JP4788519B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP4788519B2 JP4788519B2 JP2006214551A JP2006214551A JP4788519B2 JP 4788519 B2 JP4788519 B2 JP 4788519B2 JP 2006214551 A JP2006214551 A JP 2006214551A JP 2006214551 A JP2006214551 A JP 2006214551A JP 4788519 B2 JP4788519 B2 JP 4788519B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- forming
- substrate
- mask material
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 137
- 239000000758 substrate Substances 0.000 title claims description 112
- 238000004519 manufacturing process Methods 0.000 title claims description 55
- 239000000463 material Substances 0.000 claims description 52
- 230000015572 biosynthetic process Effects 0.000 claims description 47
- 239000011800 void material Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 30
- 239000013078 crystal Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 18
- 238000009271 trench method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 94
- 239000012535 impurity Substances 0.000 description 24
- 238000009792 diffusion process Methods 0.000 description 23
- 239000007789 gas Substances 0.000 description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 8
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000005049 silicon tetrachloride Substances 0.000 description 5
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 5
- 239000005052 trichlorosilane Substances 0.000 description 5
- 229910003902 SiCl 4 Inorganic materials 0.000 description 4
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 4
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000000347 anisotropic wet etching Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- JOHWNGGYGAVMGU-UHFFFAOYSA-N trifluorochlorine Chemical compound FCl(F)F JOHWNGGYGAVMGU-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
本発明の第1実施形態について説明する。図1は、本実施形態の半導体基板の断面図である。この図に示されるように、単結晶シリコンで構成されたN+型基板1の表面に単結晶シリコンで構成されたN-型層2が形成されることで、半導体基板が構成されている。この半導体基板には、N+型基板1のアライメント領域、具体的にはデバイス形成領域とは異なる位置において、N+型基板1の内部にボイド3が形成されている。このボイド3は、例えば等間隔に複数個形成されている。
本発明の第2実施形態について説明する。図3は、本実施形態の半導体基板の断面図である。この図に示されるように、単結晶シリコンで構成されたN+型基板21の表面に単結晶シリコンで構成されたN-型層22が形成され、このN-型層22に対して形成したトレンチ23内に不純物拡散層24が形成されることで、半導体基板が構成されている。この半導体基板には、N-型層22のアライメント領域において、N-型層22の内部にボイド25が形成されている。このボイド25は、例えば等間隔に複数個形成されている。
本発明の第3実施形態について説明する。本実施形態は、第2実施形態に示したアライメントマークとして用いるボイド25を形成するためのトレンチ31と、高アスペクト比の不純物拡散層24を形成するためのトレンチ23とを同時に形成するものである。したがって、以下、本実施形態のうち第2実施形態と異なる点について説明するが、その他に関しては第2実施形態と同様であるため、説明を省略する。
本発明の第4実施形態について説明する。本実施形態は、第2実施形態に示したアライメントマークとして用いるボイド25を形成するためのトレンチ31を、高アスペクト比の不純物拡散層24を形成するためのトレンチ23の後に形成するものである。したがって、以下、本実施形態のうち第2実施形態と異なる点について説明するが、その他に関しては第2実施形態と同様であるため、説明を省略する。
上記第1実施形態において、半導体基板として図1に示す構造、具体的にはN+型基板1の表面にN-型層2を形成した状態のものを例に挙げて説明したが、半導体基板として図2(f)の工程までを行ったもの、つまり、トレンチ4に不純物拡散層5を形成したものを用いることもできる。同様に、第2実施形態では、トレンチ23を形成する前の状態、つまり図4(b)に示す工程までを行ったものを半導体基板として用いることもできる。
Claims (8)
- 単結晶半導体で構成された基板(1)を用意する工程と、
前記基板の上に、該基板のうちのデバイス形成領域とは異なるアライメント領域に開口部が形成されたマスク材(10)を配置する工程と、
前記マスク材で覆った状態で前記基板をエッチングし、前記アライメント領域にアライメントマーク形成用トレンチ(11)を形成する工程と、
前記アライメントマーク形成用トレンチにボイド(3)が形成されるようにしつつ、前記基板の表面に単結晶で構成された半導体層(2)を形成する工程と、を含んでいることを特徴とする半導体基板の製造方法。 - 前記アライメントマーク形成用トレンチを形成する工程では、該アライメントマーク形成用トレンチの幅を1〜50μmとすることを特徴とする請求項1に記載の半導体基板の製造方法。
- 単結晶半導体で構成された基板(21)を用意する工程と、
前記基板の表面に単結晶で構成された半導体層(22)を形成する工程と、
前記半導体層の上に、該半導体層のうちのデバイス形成領域とは異なるアライメント領域に開口部が形成された第1マスク材(30)を配置する工程と、
前記第1マスク材で覆った状態で前記半導体層をエッチングし、前記アライメント領域にアライメントマーク形成用トレンチ(31)を形成する工程と、
前記第1マスク材を除去したのち、前記半導体層の表面に、該半導体層のうちの前記デバイス形成領域に開口部が形成された第2マスク材(32)を配置する工程と、
前記第2マスク材で覆った状態で前記半導体層をエッチングし、前記デバイス形成領域にデバイス用トレンチ(23)を形成する工程と、
前記第2マスク材を除去したのち、前記アライメントマーク形成用トレンチにボイド(25)が形成されるようにしつつ、前記デバイス用トレンチ内を埋設するようにエピタキシャル膜(33)を形成する工程と、
前記エピタキシャル膜のうち前記デバイス用トレンチ外に形成された部分を平坦化処理する工程と、を含んでいることを特徴とする半導体基板の製造方法。 - 単結晶半導体で構成された基板(21)を用意する工程と、
前記基板の表面に単結晶で構成された半導体層(22)を形成する工程と、
前記半導体層の表面に、該半導体層のうちの前記デバイス形成領域に開口部が形成された第1マスク材(32)を配置する工程と、
前記第1マスク材で覆った状態で前記半導体層をエッチングし、前記デバイス形成領域にデバイス用トレンチ(23)を形成する工程と、
前記第1マスク材を除去したのち、前記半導体層の上に、該半導体層のうちのデバイス形成領域とは異なるアライメント領域に開口部が形成された第2マスク材(30)を配置する工程と、
前記第2マスク材で覆った状態で前記半導体層をエッチングし、前記アライメント領域にアライメントマーク形成用トレンチ(31)を形成する工程と、
前記第2マスク材を除去したのち、前記アライメントマーク形成用トレンチにボイド(25)が形成されるようにしつつ、前記デバイス用トレンチ内を埋設するようにエピタキシャル膜(33)を形成する工程と、
前記エピタキシャル膜のうち前記デバイス用トレンチ外に形成された部分を平坦化処理する工程と、を含んでいることを特徴とする半導体基板の製造方法。 - 前記アライメントマーク形成用トレンチを形成する工程では、該アライメントマーク形成用トレンチの深さを前記デバイス用トレンチの幅よりも深くすることを特徴とする請求項3または4に記載の半導体基板の製造方法。
- 前記アライメントマーク形成用トレンチを形成する工程では、前記基板までエッチングされるように該アライメントマーク形成用トレンチを深くすることを特徴とする請求項5に記載の半導体基板の製造方法。
- 単結晶半導体で構成された基板(21)を用意する工程と、
前記基板の表面に単結晶で構成された半導体層(22)を形成する工程と、
前記半導体層の上に、該半導体層のうちのデバイス形成領域およびアライメント領域の双方に開口部が形成されたマスク材(30)を配置する工程と、
前記マスク材で覆った状態で前記半導体層をエッチングし、前記アライメント領域にアライメントマーク形成用トレンチ(31)を形成すると同時に、前記デバイス形成領域にデバイス用トレンチ(23)を形成する工程と、
前記マスク材を除去したのち、前記アライメントマーク形成用トレンチにボイド(25)が形成されるようにしつつ、前記デバイス用トレンチ内を埋設するようにエピタキシャル膜(33)を形成する工程と、
前記エピタキシャル膜のうち前記デバイス用トレンチ外に形成された部分を平坦化処理する工程と、を含んでいることを特徴とする半導体基板の製造方法。 - 前記アライメントマーク形成用トレンチを形成する工程では、該アライメントマーク形成用トレンチの幅を前記デバイス用トレンチの幅よりも小さくすることを特徴とする請求項3ないし7のいずれか1つに記載の半導体基板の製造方法。
Priority Applications (13)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006214551A JP4788519B2 (ja) | 2006-08-07 | 2006-08-07 | 半導体基板の製造方法 |
US12/089,497 US20090273102A1 (en) | 2005-10-06 | 2006-10-05 | Semiconductor Substrate and Method for Manufacturing the Same |
DE112006002626T DE112006002626B4 (de) | 2005-10-06 | 2006-10-05 | Halbleitersubstrat und Verfahren zu dessen Herstellung |
KR1020107000759A KR100950232B1 (ko) | 2005-10-06 | 2006-10-05 | 반도체 기판의 제조 방법 |
CN200680036884XA CN101278377B (zh) | 2005-10-06 | 2006-10-05 | 半导体衬底及其制造方法 |
DE112006004215T DE112006004215B4 (de) | 2005-10-06 | 2006-10-05 | Verfahren zur Herstellung eines Halbleitersubstrats |
CN2009102169066A CN101853786B (zh) | 2005-10-06 | 2006-10-05 | 半导体衬底的制造方法 |
PCT/JP2006/319933 WO2007040255A1 (ja) | 2005-10-06 | 2006-10-05 | 半導体基板およびその製造方法 |
KR1020087009941A KR100997153B1 (ko) | 2005-10-06 | 2006-10-05 | 반도체 기판 및 그 제조 방법 |
US12/964,141 US8835276B2 (en) | 2005-10-06 | 2010-12-09 | Method for manufacturing semiconductor substrate |
US14/448,347 US9034721B2 (en) | 2005-10-06 | 2014-07-31 | Method for manufacturing semiconductor substrate |
US14/448,370 US20140342535A1 (en) | 2005-10-06 | 2014-07-31 | Method for manufacturing semiconductor substrate |
US14/448,372 US8956947B2 (en) | 2005-10-06 | 2014-07-31 | Method for manufacturing semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006214551A JP4788519B2 (ja) | 2006-08-07 | 2006-08-07 | 半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008041942A JP2008041942A (ja) | 2008-02-21 |
JP4788519B2 true JP4788519B2 (ja) | 2011-10-05 |
Family
ID=39176627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006214551A Active JP4788519B2 (ja) | 2005-10-06 | 2006-08-07 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4788519B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008268874A (ja) * | 2007-03-23 | 2008-11-06 | Nec Corp | 標識体及びその製造方法 |
JP5397253B2 (ja) * | 2010-02-11 | 2014-01-22 | 株式会社デンソー | 半導体基板の製造方法 |
TWI701797B (zh) * | 2019-07-05 | 2020-08-11 | 力晶積成電子製造股份有限公司 | 標記的製造方法 |
US11581264B2 (en) * | 2019-08-21 | 2023-02-14 | Micron Technology, Inc. | Electronic devices comprising overlay marks, memory devices comprising overlay marks, and related methods |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2566179B1 (fr) * | 1984-06-14 | 1986-08-22 | Commissariat Energie Atomique | Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement |
JP3363496B2 (ja) * | 1991-11-20 | 2003-01-08 | キヤノン株式会社 | 半導体装置及びその製造方法 |
JPH08139190A (ja) * | 1994-11-11 | 1996-05-31 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2685028B2 (ja) * | 1995-05-31 | 1997-12-03 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2001093977A (ja) * | 1999-09-21 | 2001-04-06 | Toshiba Corp | 半導体装置の製造方法 |
JP3485081B2 (ja) * | 1999-10-28 | 2004-01-13 | 株式会社デンソー | 半導体基板の製造方法 |
US6579738B2 (en) * | 2000-12-15 | 2003-06-17 | Micron Technology, Inc. | Method of alignment for buried structures formed by surface transformation of empty spaces in solid state materials |
US6440816B1 (en) * | 2001-01-30 | 2002-08-27 | Agere Systems Guardian Corp. | Alignment mark fabrication process to limit accumulation of errors in level to level overlay |
JP3913564B2 (ja) * | 2002-01-31 | 2007-05-09 | 富士電機ホールディングス株式会社 | 超接合半導体素子の製造方法 |
JP3915984B2 (ja) * | 2003-06-17 | 2007-05-16 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
JP2005019898A (ja) * | 2003-06-27 | 2005-01-20 | Denso Corp | 半導体基板およびその製造方法 |
JP4539052B2 (ja) * | 2003-08-06 | 2010-09-08 | 富士電機システムズ株式会社 | 半導体基板の製造方法 |
JP3967701B2 (ja) * | 2003-09-10 | 2007-08-29 | 沖電気工業株式会社 | 半導体装置 |
JP4773716B2 (ja) * | 2004-03-31 | 2011-09-14 | 株式会社デンソー | 半導体基板の製造方法 |
JP3961503B2 (ja) * | 2004-04-05 | 2007-08-22 | 株式会社Sumco | 半導体ウェーハの製造方法 |
-
2006
- 2006-08-07 JP JP2006214551A patent/JP4788519B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008041942A (ja) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100997153B1 (ko) | 반도체 기판 및 그 제조 방법 | |
KR20210024423A (ko) | 홀을 구비한 구조체를 형성하기 위한 방법 | |
JP4865290B2 (ja) | 半導体基板の製造方法 | |
JP4879545B2 (ja) | 半導体基板の製造方法 | |
JP2005019898A (ja) | 半導体基板およびその製造方法 | |
CN101278377B (zh) | 半导体衬底及其制造方法 | |
JP4924440B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2007201499A (ja) | 半導体基板およびその製造方法 | |
JP2007096137A (ja) | 半導体基板の製造方法およびエピタキシャル成長装置 | |
JP4788519B2 (ja) | 半導体基板の製造方法 | |
US20110147883A1 (en) | Semiconductor body with a buried material layer and method | |
JP5217118B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5556851B2 (ja) | 半導体装置の製造方法 | |
TWI435409B (zh) | 深溝槽絕緣結構之製法 | |
JP5397253B2 (ja) | 半導体基板の製造方法 | |
JP5566987B2 (ja) | 半導体基板の製造方法 | |
US6063691A (en) | Shallow trench isolation (STI) fabrication method for semiconductor device | |
US20170154808A1 (en) | Substrates with Buried Isolation Layers and Methods of Formation Thereof | |
JP2005057147A (ja) | 半導体装置の製造方法 | |
JP2015216235A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110704 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4788519 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |