JP6055795B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6055795B2
JP6055795B2 JP2014131022A JP2014131022A JP6055795B2 JP 6055795 B2 JP6055795 B2 JP 6055795B2 JP 2014131022 A JP2014131022 A JP 2014131022A JP 2014131022 A JP2014131022 A JP 2014131022A JP 6055795 B2 JP6055795 B2 JP 6055795B2
Authority
JP
Japan
Prior art keywords
trench
gas
concentration
film formation
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014131022A
Other languages
English (en)
Other versions
JP2016009815A (ja
Inventor
貴規 山本
貴規 山本
健次 中嶋
健次 中嶋
小澤　隆弘
隆弘 小澤
小山　貴之
貴之 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2014131022A priority Critical patent/JP6055795B2/ja
Priority to US14/699,560 priority patent/US9184044B1/en
Publication of JP2016009815A publication Critical patent/JP2016009815A/ja
Application granted granted Critical
Publication of JP6055795B2 publication Critical patent/JP6055795B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Description

本明細書で開示される技術は、半導体装置の製造方法に関する。
例えば、トレンチ型絶縁ゲートを有する半導体装置又はｐ型コラムとｎ型コラムが交互に配置されるスーパージャンクション構造を有する半導体装置が開発されている。このような半導体装置を製造するためには、化学気相成長技術を利用して、基板に形成されているトレンチを埋め込む埋込工程が必要とされる。
トレンチ内に成膜される半導体膜の成膜速度がトレンチの奥部よりも入口部で速くなると、トレンチの入口部が半導体膜で塞がれ、トレンチ内にボイドが発生する。このようなボイドは、半導体装置の電気的特性を悪化させる。
特許文献１は、原料ガスとハロゲン化物ガスの２種類の反応ガスを基板に供給してトレンチを埋め込む技術を開示する。この技術では、ハロゲン化物ガスがエッチングガスとして作用することにより、トレンチの入口部における半導体膜の成膜速度が低下する。これにより、半導体膜の成膜速度がトレンチの奥部よりも入口部で遅くなり、トレンチの入口部が半導体膜で塞がれることが抑えられ、トレンチ内のボイドの発生が抑えられる。
特開２００５−３１７９０５号公報
特許文献１の技術では、原料ガスに加えてハロゲン化物ガスを用意する必要があり、製造コストが高くなるという問題がある。本明細書は、低い製造コストでトレンチ内のボイドの発生が抑えられる半導体装置の製造方法を提供する。
本明細書で開示される半導体装置の製造方法は、トレンチが形成されている基板に単一の反応ガスのみを供給してトレンチを埋め込む埋込工程を備える。反応ガスは、成膜に寄与する中間生成物とエッチングに寄与する中間生成物に分解する種類である。反応ガスのガス濃度と成膜速度の関係には、ガス濃度の増加に対して成膜速度が低下する濃度逆勾配条件が存在する。埋込工程は、濃度逆勾配条件下で実施される。
上記製造方法で用いられる反応ガスは、成膜に寄与する中間生成物とエッチングに寄与する中間生成物に分解する種類である。このような反応ガスのガス濃度と成膜速度の関係には、ガス濃度の増加に対して成膜速度が低下する濃度逆勾配条件が存在する。埋込工程は、この濃度逆勾配条件を利用することを特徴とする。基板に供給される反応ガスは、トレンチ内に気相拡散するので、トレンチ内の反応ガスのガス濃度については、トレンチの入口部よりも奥部が薄い。反応ガスがトレンチの入口部で先に消費されるので、トレンチ内の反応ガスのガス濃度については、トレンチの入口部よりも奥部が薄い。このため、埋込工程を濃度逆勾配条件下で実施すると、トレンチの奥部の成膜速度が相対的に速くなり、トレンチの入口部の成膜速度が相対的に遅くなる。このように、上記製造方法の埋込工程では、トレンチの入口部が半導体膜で塞がれることが抑えられ、トレンチ内のボイドの発生が抑えられる。上記製造方法の埋込工程は、単一の反応ガスのみを用いており、エッチングガスを別に用意する必要がないので、製造コストが低い。上記製造方法は、低い製造コストでトレンチ内のボイドの発生を抑えることができる。
図１は、半導体装置の要部断面図であり、トレンチ型絶縁ゲートの製造過程を示す。 図２は、半導体装置の要部断面図であり、トレンチ型絶縁ゲートの製造過程を示す。 図３は、ＴＣＳ濃度と成膜速度の関係を示す。 図４は、本実施例の製造方法で形成されたトレンチ型絶縁ゲートの断面の電子顕微鏡写真を示す。 図５は、比較例の製造方法で形成されたトレンチ型絶縁ゲートの断面の電子顕微鏡写真を示す。 図６は、成膜速度の成膜温度依存性（アレニウスプロット）を示す。 図７は、回転速度が５０ｒｐｍのときのＴＣＳ濃度と成膜速度のシミュレーション結果を示す。 図８は、回転速度が９００ｒｐｍのときのＴＣＳ濃度と成膜速度のシミュレーション結果を示す。
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
本明細書で開示される半導体装置の製造方法は、トレンチを埋め込む埋込工程を備えていてもよい。トレンチは、半導体装置の製造過程で様々な目的で必要とされる。一例では、トレンチは、トレンチ型絶縁ゲートを形成する目的で必要とされる。あるいは、トレンチは、ｐ型コラムとｎ型コラムが交互に配置されるスーパージャンクション構造を形成する目的で必要とされる。これらの例は一例であり、本明細書で開示される半導体装置の製造方法は、他の目的で必要とされているトレンチの埋込工程に適用可能である。
ここで、本明細書の「反応ガス」という用語は、基板の表面で化学反応を生じるガスであり、例えば、成膜反応に寄与するガス及びエッチング反応に寄与するガスを含む概念で用いられる。本明細書の「原料ガス」という用語は、基板の表面に成膜される半導体膜の原料を含むガスである。このため、「反応ガス」という用語は、「原料ガス」を含む概念で用いられる。
本明細書で開示される半導体装置の製造方法の埋込工程は、トレンチが形成されている基板に単一の反応ガスのみを供給してもよい。換言すれば、単一の原料ガスのみを供給し、他の反応ガスを供給しない、ということができる。ここで、基板とは、典型的には半導体基板である。半導体基板の材料は、例えば、シリコン系材料、炭化珪素系材料及び窒化ガリウム系材料を含む。基板に供給される単一の反応ガスは、成膜に寄与する中間生成物とエッチングに寄与する中間生成物に分解する種類である。即ち、埋込工程で供給される反応ガスは１種類のみであるが、その反応ガスは、少なくとも成膜に寄与する中間生成物とエッチングに寄与する中間生成物を生成する。例えば、トレンチをシリコンで埋め込む場合、反応ガスは、成膜に寄与するシラン系ガスとエッチングに寄与するハロゲン化物ガスに分解する種類が望ましい。一例では、反応ガスがトリクロロシランであってもよい。反応ガスのガス濃度と成膜速度の関係には、ガス濃度の増加に対して成膜速度が低下する濃度逆勾配条件が存在している。埋込工程は、濃度逆勾配条件下で実施される。
埋込工程の成膜温度は、反応律速と供給律速の間の遷移領域で実施されてもよい。成膜温度が遷移領域に設定されていると、成膜速度が速くなり、トレンチが短期間で埋め込まれる。さらに、成膜温度が遷移領域に設定されている埋込工程は、基板を回転させながら実施されてもよい。これにより、成膜速度がさらに速くなり、トレンチがさらに短期間で埋め込まれる。
以下、図面を参照してトレンチ型絶縁ゲートを有する半導体装置を製造する方法を説明する。半導体装置は、例えば、ＩＧＢＴ又はＭＯＳＦＥＴのパワーデバイスである。以下では、半導体装置の製造方法のうちのトレンチ型絶縁ゲートを形成する工程を説明する。半導体装置の製造方法のうちのトレンチ型絶縁ゲートの形成工程以外の工程は、既知の製造技術を利用することができる。
図１に示されるように、主面に複数のトレンチ１２が形成されているシリコン単結晶の半導体基板１０が準備される。複数のトレンチ１２は、例えば、反応性イオンエッチング技術を利用して、半導体基板１０の主面に形成される。一例では、複数のトレンチ１２の各々は、幅１２Ｗが１０００ｎｍであり、深さ１２Ｄが５０００ｎｍである。半導体基板１０の主面及びトレンチ１２の内壁は、熱酸化膜１４で被膜されている。熱酸化膜１４は、例えば熱酸化技術を利用して、半導体基板１０の主面及びトレンチ１２の内壁に形成される。一例では、熱酸化膜１４の膜厚は、１００ｎｍである。
次に、図２に示されるように、化学気相成長技術を利用して、半導体基板１０のトレンチ１２内にシリコン膜１６が成膜される。以下、この埋込工程について詳細する。
埋込工程では、単一の反応ガスとキャリアガスが半導体基板１０に供給される。反応ガスは、トリクロロシランガス（ＳｉＨＣｌ３：以下、「ＴＣＳガス」という）である。キャリアガスは、水素である。ＴＣＳガスは、化学気相成長装置の反応室内に供給されると、下記式（１）に示すように、反応が進行する。
ここで、ＳｉＣｌ２は成膜に寄与する中間生成物であり、ＨＣｌはエッチングに寄与する中間生成物である。上式（１）に示すように、ＴＣＳガスのガス濃度（以下、ＴＣＳ濃度という）が増加すると、ＳｉＣｌ２の濃度も増加し、成膜速度が増加する。ところが、ＴＣＳ濃度が所定濃度を超えると、ＳｉＣｌ２の消費に伴ってＨＣｌの濃度が相対的に増加する。このため、ＨＣｌによるエッチング反応又は式（１）の分解反応の逆方向の反応が起こり、成膜速度が低下する。
図３に、トレンチが形成されていないシリコン基板上にシリコン膜を成膜したときのＴＣＳ濃度と成膜速度の関係の一例を示す。この例の成膜条件は、成膜温度が９５０℃、反応室内圧力が５００Ｔｏｒｒ、シリコン基板の回転速度が９００ｒｐｍである。
図３に示されるように、ＴＣＳ濃度が薄い範囲では、ＴＣＳ濃度の増加に依存してシリコン膜の成膜速度も増加する。ところが、ＴＣＳ濃度が約３％を超える濃い範囲では、ＴＣＳ濃度の増加に依存してシリコン膜の成膜速度が低下する。このように、ＴＣＳガスは、ＴＣＳ濃度が約３％を超える範囲において、ＴＣＳ濃度の増加に対して成膜速度が低下する濃度逆勾配条件を有する。なお、ＴＣＳガスは、成膜温度が８５０℃及び１０００℃においても、濃度逆勾配条件を有することが確認されている。
本実施例の埋込工程は、上記した濃度逆勾配条件で実施される。図４に、濃度逆勾配条件の埋込工程で形成されたトレンチ型絶縁ゲートの断面を示す。図５に、濃度逆勾配条件ではない条件（ＴＣＳ濃度が薄い範囲であり、以下、濃度順勾配条件という）の埋込工程で形成されたトレンチ型絶縁ゲートの断面を示す。具体的には、濃度逆勾配条件は、ＴＣＳ濃度が７．５％、成膜温度が９５０℃、反応室内圧力が５００Ｔｏｒｒ、半導体基板１０の回転速度が９００ｒｐｍである。濃度順勾配条件は、ＴＣＳ濃度が１％、成膜温度が９５０℃、反応室内圧力が５００Ｔｏｒｒ、半導体基板１０の回転速度が９００ｒｐｍである。
半導体基板１０に供給されるＴＣＳガスは、トレンチ１２内に気相拡散する。このため、ＴＣＳ濃度については、トレンチ１２の入口部よりも奥部が薄くなる。したがって、埋込工程が濃度順勾配条件で実施されると、トレンチ１２の入口部のＴＣＳ濃度が相対的に濃いので成膜速度が相対的に速くなり、トレンチ１２の奥部のＴＣＳ濃度が相対的に薄いので成膜速度が相対的に遅くなる。これにより、図５に示されるように、濃度順勾配条件の埋込工程で形成されるトレンチ型絶縁ゲートでは、トレンチ１２の入口部がシリコン膜１６で塞がれ、トレンチ１２内にボイドが発生する。
一方、埋込工程が濃度逆勾配条件で実施されると、トレンチ１２の入口部のＴＣＳ濃度が相対的に濃いので成膜速度が相対的に遅くなり、トレンチ１２の奥部のＴＣＳ濃度が相対的に薄いので成膜速度が相対的に速くなる。これにより、図４に示されるように、濃度逆勾配条件の埋込工程で形成されるトレンチ型絶縁ゲートでは、トレンチ１２の入口部がシリコン膜１６で塞がれることが抑えられ、トレンチ内のボイドの発生が抑えられる。
シリコン膜１６の成膜速度がトレンチ１２の入口部よりも奥部で速くなるためには、トレンチ１２の入口部と奥部の双方で濃度逆勾配条件となるように制御する必要がある。具体的には、トレンチ１２の入口部と奥部のＴＣＳ濃度の差を考慮し、半導体基板１０に供給するＴＣＳ濃度を制御する。例えば、アスペクト比の大きいトレンチ１２の場合、トレンチ１２の入口部と奥部のガス濃度の差が大きくなる。このような場合は、半導体基板１０に供給するＴＣＳ濃度を十分に濃くすることで、トレンチ１２の奥部においても濃度逆勾配条件となるように制御することが可能である。なお、上記した本実施例では、トレンチ１２のアスペクト比が約５であると考えられ、供給されるＴＣＳ濃度が７．５％であると考えられる。この場合、トレンチ１２の入口部のＴＣＳ濃度が約７％であると考えられ、トレンチ１２の奥部のＴＣＳ濃度が約４％であると考えられ、いずれも濃度逆勾配条件に制御されていると考えられる。
以下、本実施例の特徴を列記する。
（１）本実施例の埋込工程では、単一のＴＣＳガスのみが供給されるので、製造コストが低い。本実施例の埋込工程は、低い製造コストでボイドフリーなシリコン膜１６で埋め込まれたトレンチ１２を形成することができる。
（２）例えば、成膜温度が反応律速となる低い温度範囲で埋込工程が実施されると、トレンチの入口部と奥部の成膜速度が等しくなるので、トレンチをボイドフリーなシリコン膜で埋め込むことができる。しかしながら、そのような低い温度範囲では、シリコン膜の成膜速度が極めて遅い。一方、本実施例の埋込工程では、成膜温度が９５０℃という高い温度である。図６に示されるように、９５０℃の成膜温度は、供給律速と反応律速の間の遷移領域である。本実施例の埋込工程では、成膜温度が遷移領域に設定されているので、シリコン膜の成膜速度が速いという特徴を有する。ここで、図６には、半導体基板の回転速度を変更して半導体基板の表面のガス境界層の厚みを変更した場合を示す。「境界層薄」は、半導体基板の表面のガス境界層が薄い場合であり、半導体基板の回転速度が３０００ｒｐｍである。「境界層厚」は、半導体基板の表面のガス境界層が厚い場合であり、半導体基板を回転させていない場合である。「境界層中」は、半導体基板の表面のガス境界層が薄い場合と厚い場合の中間であり、半導体基板の回転速度が９００ｒｐｍである。このように、成膜温度が遷移領域に設定されている場合、半導体基板の回転速度を増加してガス境界層が薄くなると、成膜速度がさらに速くなる。本実施例の埋込工程は、遷移領域に設定された成膜温度で半導体基板を回転させながら実施されるので、シリコン膜の成膜速度が極めて速い。
（３）図７及び図８に、半導体基板の回転速度を変更した場合の成膜速度をシミュレーションした結果を示す。図７が半導体基板の回転速度が５０ｒｐｍの例であり、図８が半導体基板の回転速度が９００ｒｐｍである。図７及び図８に示すように、半導体基板を回転させると、濃度逆勾配がより大きくなる。このことから、半導体基板を回転させて埋込工程を実施すると、トレンチの入口部の成膜速度がトレンチの奥部の成膜速度よりも顕著に遅くなる。これにより、ボイドの発生が効果的に抑えられ、高品質なシリコン膜でトレンチを埋め込むことができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体基板
１２：トレンチ
１４：熱酸化膜
１６：シリコン膜

Claims (4)

  1. 半導体装置の製造方法であって、
    トレンチが形成されている基板に単一の反応ガスのみを供給して前記トレンチを埋め込む埋込工程を備えており、
    前記反応ガスは、成膜に寄与するシラン系ガスとエッチングに寄与するハロゲン化物ガスに分解する種類であり、
    前記反応ガスのガス濃度と成膜速度の関係には、前記ガス濃度の増加に対して前記成膜速度が低下する濃度逆勾配条件が存在しており、
    前記埋込工程は、前記濃度逆勾配条件下で実施され、前記トレンチの入口部の成膜速度が奥部の成膜速度よりも遅くなる、製造方法。
  2. 前記埋込工程の成膜温度は、反応律速と供給律速の間の遷移領域で実施される、請求項１に記載の製造方法。
  3. 前記埋込工程は、前記基板を回転させながら実施される、請求項２に記載の製造方法。
  4. 前記反応ガスは、トリクロロシランである、請求項１〜３のいずれか一項に記載の製造方法。
JP2014131022A 2014-06-26 2014-06-26 半導体装置の製造方法 Active JP6055795B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014131022A JP6055795B2 (ja) 2014-06-26 2014-06-26 半導体装置の製造方法
US14/699,560 US9184044B1 (en) 2014-06-26 2015-04-29 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014131022A JP6055795B2 (ja) 2014-06-26 2014-06-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016009815A JP2016009815A (ja) 2016-01-18
JP6055795B2 true JP6055795B2 (ja) 2016-12-27

Family

ID=54363549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014131022A Active JP6055795B2 (ja) 2014-06-26 2014-06-26 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9184044B1 (ja)
JP (1) JP6055795B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
JP4773716B2 (ja) 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
US7205187B2 (en) * 2005-01-18 2007-04-17 Tokyo Electron Limited Micro-feature fill process and apparatus using hexachlorodisilane or other chlorine-containing silicon precursor
JP5554142B2 (ja) * 2010-05-14 2014-07-23 株式会社豊田中央研究所 半導体膜の気相成長方法
JP5702622B2 (ja) * 2011-02-14 2015-04-15 株式会社Sumco トレンチ埋め込みエピタキシャル成長条件の最適化方法

Also Published As

Publication number Publication date
JP2016009815A (ja) 2016-01-18
US9184044B1 (en) 2015-11-10

Similar Documents

Publication Publication Date Title
TWI811348B (zh) 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
US10361201B2 (en) Semiconductor structure and device formed using selective epitaxial process
US8779423B2 (en) Semiconductor structures and fabrication methods including trench filling
JP4182986B2 (ja) 半導体装置とその製造方法
JP5636203B2 (ja) 半導体基板、半導体装置及び半導体基板の製造方法
US20220157945A1 (en) Sic epitaxial wafer, manufacturing apparatus of a sic epitaxial wafer, fabrication method of a sic epitaxial wafer, and semiconductor device
CN103871968B (zh) Mos晶体管的制作方法
CN102254796B (zh) 形成交替排列的p型和n型半导体薄层的方法
US9318324B2 (en) Manufacturing method of SiC epitaxial substrate, manufacturing method of semiconductor device, and semiconductor device
JP2013069964A (ja) 炭化珪素半導体装置
KR102659317B1 (ko) 보호 배리어 층을 사용하여 반도체 구조들을 제조하기 위한 장치 및 방법들
CN103943621B (zh) 浅沟槽隔离结构及其形成方法
JP2009141307A (ja) 半導体装置の製造方法
JP2015153789A (ja) ＳｉＣ基板を利用する半導体装置とその製造方法
CN106960795A (zh) Pmos晶体管的形成方法
CN105575814B (zh) 鳍式场效应晶体管及其形成方法
JP6055795B2 (ja) 半導体装置の製造方法
JP2019140258A (ja) 炭化珪素半導体装置の製造方法および炭化珪素基板の製造方法
JP6035763B2 (ja) ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法
JP5680457B2 (ja) ダイオードの製造方法
JP6125568B2 (ja) 半導体用の最適化層
JP2015149346A (ja) 半導体装置の製造方法および半導体装置
JP5643140B2 (ja) ダイオードの製造方法
US9287363B2 (en) Semiconductor device, method of manufacturing the same and power semiconductor device including the same
Ji et al. CVD Filling of Narrow Deep 4H-SiC Trenches in a Quasi-Selective Epitaxial Growth Mode

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161205

R150 Certificate of patent or registration of utility model

Ref document number: 6055795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250