JP3914785B2 - ダイオード素子 - Google Patents

ダイオード素子 Download PDF

Info

Publication number
JP3914785B2
JP3914785B2 JP2002042535A JP2002042535A JP3914785B2 JP 3914785 B2 JP3914785 B2 JP 3914785B2 JP 2002042535 A JP2002042535 A JP 2002042535A JP 2002042535 A JP2002042535 A JP 2002042535A JP 3914785 B2 JP3914785 B2 JP 3914785B2
Authority
JP
Japan
Prior art keywords
pressure
resistant
ring
narrow groove
withstand voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002042535A
Other languages
English (en)
Other versions
JP2003243671A (ja
JP2003243671A5 (ja
Inventor
瑞枝 北田
大島　　宏介
伸治 九里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2002042535A priority Critical patent/JP3914785B2/ja
Priority to US10/367,858 priority patent/US6768138B1/en
Priority to DE60322991T priority patent/DE60322991D1/de
Priority to EP03003832A priority patent/EP1339105B1/en
Priority to EP10178736.4A priority patent/EP2259325B1/en
Priority to EP03003831A priority patent/EP1341238B1/en
Priority to US10/369,101 priority patent/US7135718B2/en
Publication of JP2003243671A publication Critical patent/JP2003243671A/ja
Publication of JP2003243671A5 publication Critical patent/JP2003243671A5/ja
Application granted granted Critical
Publication of JP3914785B2 publication Critical patent/JP3914785B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はダイオードに係り、特に、細溝内に半導体結晶がエピタキシャル成長された構造を有するダイオードに関する。
【０００２】
【従来の技術】
図２１は、従来技術のダイオード１０１の平面図を示し、図２２は、図２１のＰ−Ｐ線断面図を示している。
【０００３】
このダイオード１０１は、Ｎ型のシリコン基板１１１を有している。シリコン基板１１１の表面上にはＮ型のエピタキシャル層１１２が形成されている。
【０００４】
このエピタキシャル層１１２の表面には、平面形状が矩形リング状の溝が設けられている。ここでは３本の矩形リング状の溝が設けられ、各リング状の溝は同心状に配置されており、各リング状の溝の内部に、エピタキシャル成長法で形成され、Ｐ型不純物が含まれた半導体層がそれぞれ充填されている。
【０００５】
これらの半導体層のうち、最も内側に配置された矩形リング状の半導体層を中間耐圧部１２８とし、その中間耐圧部１２８の外側に、二本の外側耐圧部１２７1、１２７2が同心状に配置されているとすると、中間耐圧部１２８の内側には、平面形状が長方形状の細溝が複数配置されている。各細溝は互いに平行に配置されている。各細溝の内部にはエピタキシャル成長法で形成され、Ｐ型不純物が含まれた半導体層からなる細溝耐圧部１２５1〜１２５3が充填されている。
【０００６】
エピタキシャル層１１２の表面には、熱酸化膜１１４とＰＳＧ膜１１５とが順次形成されている。ＰＳＧ膜１１５上には金属薄膜からなるアノード電極１１８が配置されている。熱酸化膜１１４とＰＳＧ膜１１５とには同じ位置に開口が形成されており、この開口の底部ではエピタキシャル層１１２、細溝耐圧部１２５1〜１２５3及び中間耐圧部１２８とが露出しており、アノード電極１１８と接触している。
【０００７】
このアノード電極１１８は、エピタキシャル層１１２とショットキー接合をし、細溝耐圧部１２５1〜１２５3及び中間耐圧部１２８とはオーミック接合する金属薄膜である。
【０００８】
かかる構成のダイオード１０１では、アノード電極１１８に正電圧、カソード電極１１９に負電圧を印加すると、アノード電極１１８とエピタキシャル層１１２との間のショットキー接合が順バイアスされ、アノード電極１１８からカソード電極１１９に向けて電流が流れる。
【０００９】
それとは逆に、アノード電極１１８に負電圧、カソード電極１１９に正電圧を印加すると、アノード電極１１８とエピタキシャル層１１２との間のショットキー接合と、細溝耐圧部１２５1〜１２５3及び中間耐圧部１２８と、エピタキシャル層１１２との間の各ＰＮ接合とが逆バイアスされ、電流は流れなくなる。この状態で、各ＰＮ接合からエピタキシャル層１１２内に横方向に空乏層が広がる。
【００１０】
従来では細溝耐圧部１２５1〜１２５3や中間耐圧部１２８や、外側耐圧部１２７1、１２７2の幅や間隔などを、耐圧に留意して設定しているわけではなかったため、例えば細溝耐圧部１２５1〜１２５3の長辺と中間耐圧部１２８のリング内周との間に位置するエピタキシャル層１１２が空乏化しても、細溝耐圧部１２５1〜１２５3の短辺と中間耐圧部１２８のリング内周との間に位置するエピタキシャル層１１２が空乏化しないことがあった。このため、空乏層が形成されない箇所に電界が集中してしまうことで、耐圧が低下してしまっていた。
【００１１】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、高耐圧のダイオード素子を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、第１導電型の基板と、前記基板の主面に形成された複数の溝と、前記第１導電型とは反対の導電型である第２導電型の半導体であって、前記溝内に充填された半導体充填物と、前記主面に配置された電極膜とを有し、前記電極膜と前記基板表面とが接触する部分ではショットキー接合が形成され、前記電極膜と前記半導体充填物表面とが接触する部分ではオーミック接合が形成されたダイオード素子であって、前記溝は、平面形状が四角リング形状の第１の細溝リングと、平面形状が細長長方形であって、前記第１の細溝リングのリング内周よりも内側位置に、四辺が前記第１の細溝リングのリング内周と平行に配置された複数個の長方形細溝と、前記第１の細溝リングを同心状に取り囲み、平面形状が四角リング形状の複数の第２の細溝リングとを含み、前記第１の細溝リングの内部と前記各長方形細溝の内部と前記第２の細溝リングの内部に充填された前記半導体充填物によって、１個の中間耐圧部と、複数個の細溝耐圧部と複数個の外側耐圧部とがそれぞれ構成され、前記外側耐圧部は前記電極膜とは非接触で浮遊電位に置かれ、前記各細溝耐圧部の表面と、該細溝耐圧部間に位置する前記基板表面は前記電極膜と接触され、前記細溝耐圧部と前記中間耐圧部との距離のうち、前記中間耐圧部のリング内周と対向する細溝耐圧部の長辺と前記中間耐圧部のリング内周との間の距離ａは、前記細溝耐圧部の短辺とリング内周との間の距離ｂの二倍に設定され、前記各細溝耐圧部は、該各細溝耐圧部の長辺が距離ｄをおいて互いに平行に配置され、該距離ｄは、前記中間耐圧部のリング内周と対向する細溝耐圧部の長辺と前記中間耐圧部のリング内周との間の距離ａと等しくされ、前記外側耐圧部と前記中間耐圧部のリングの幅ｗは前記細溝耐圧部の幅ｙと等しく、且つ、前記外側耐圧部のリング内周と、前記中間耐圧部のリング外周との間の距離ｃは、前記中間耐圧部のリング内周と対向する細溝耐圧部の長辺と前記中間耐圧部のリング内周との間の距離ａに等しくされたダイオード素子である。
請求項２記載の発明は、請求項１記載のダイオード素子であって、前記中間耐圧部は前記電極膜とは接触せず、浮遊電位に置かれたダイオード素子である。
請求項３記載の発明は、請求項１記載のダイオード素子であって、前記中間耐圧部は前記電極膜とは接触し、前記細溝耐圧部と同電位に置かれたダイオード素子である。
請求項４記載の発明は、請求項１乃至請求項３のいずれか１項記載のダイオード素子であって、前記外側耐圧部の間には、第２導電型の中継拡散層が配置されたダイオード素子である。
請求項５記載の発明は、請求項１乃至請求項４のいずれか１項記載のダイオード素子であって、前記外側耐圧部間の距離ｕは、前記中間耐圧部のリング内周と対向する細溝耐圧部の長辺と前記中間耐圧部のリング内周との間の距離ａと等しくされたダイオード素子である。
【００１３】
本発明のダイオード素子によれば、中間耐圧部のリング内周と対向する細溝耐圧部の長辺と中間耐圧部のリング内周との間の距離ａは、細溝耐圧部の短辺とリング内周との間の距離ｂの略二倍に設定されている。
【００１４】
このダイオード素子を図２３、図２４に示す。図２３はダイオード素子の平面図であり、図２４は図２３のＨ−Ｈ線断面図を示している。
【００１５】
このダイオード素子は、第１導電型の半導体基板１０を有し、その半導体基板１０の主面には、平面形状がリング状の細溝リングが設けられており、最も内側に位置する第１の細溝リングの内側には、長方形細溝が複数設けられている。各細溝リングは同心状に配置され、各長方形細溝は互いに平行に配置されており、各長方形細溝の内部には、第２導電型の半導体充填物から成る複数個の細溝耐圧部２５1〜２５3が形成され、各細溝リングのうち最内周の第１の細溝リングには第２導電型の半導体充填物からなる中間耐圧部２８が形成され、その外側の細溝リング内部には同じ半導体充填物からなる外側耐圧部２７1が形成されている。
【００１６】
半導体基板１０の表面には、電極膜１８が設けられている。この電極膜１８は、各細溝耐圧部２５1〜２５3の表面と接触するように配置されている。半導体基板１０の表面には、熱酸化膜１４とＰＳＧ膜１５とが順次配置され、細溝耐圧部２５1〜２５3と中間耐圧部２８との間の半導体基板１０には電極膜１８が接触しないようになっている。また、主面と反対側の半導体基板１０の表面には半導体基板１０とオーミック接合するカソード電極１９が配置されている。
【００１７】
かかるダイオード１で、第１導電型をＮ型とし、第２導電型をＰ型とし、電極膜１８に正電圧を印加するとともに、カソード電極１９に負電圧を印加すると、電極膜１８と半導体基板１０との間のショットキー接合が順バイアスされ、ショットキー接合を通って電極膜１８からカソード電極１９へと電流が流れる。このとき、各細溝耐圧部２５1〜２５3と半導体基板１０との間のＰＮ接合も順バイアスされるが、ＰＮ接合の障壁高さはショットキー接合の障壁高さよりも高いので、ＰＮ接合には電流は流れないか流れても僅かである。
【００１８】
逆に電極膜１８に負電圧を印加し、カソード電極１９に正電圧を印加すると、電極膜１８と半導体基板１０との間のショットキー接合と、細溝耐圧部２５1〜２５3と半導体基板１０との間のＰＮ接合とが逆バイアスされ、電流は流れなくなる。
【００１９】
各細溝耐圧部２５1〜２５3の間では、電極膜１８と半導体基板１０との間のショットキー接合と、細溝耐圧部２５1〜２５3と半導体基板１０との間のＰＮ接合との両方の接合から、細溝耐圧部２５1〜２５3の間の半導体基板１０内部に空乏層が広がる。他方、中間耐圧部２８のリング内周と各細溝耐圧部２５1〜２５3の間では半導体基板１０表面に電極膜１８が接触しておらず、ショットキー接合が形成されないので、細溝耐圧部２５1〜２５3と半導体基板１０の間のＰＮ接合だけから半導体基板１０の内部に空乏層が広がる。
【００２０】
図２５の符号２５は、細長矩形形状の細溝耐圧部であって、その長辺が中間耐圧部２８のリング内周と平行に隣接する一個の細溝耐圧部を示している。
【００２１】
図２５中符号２５ｄは、細溝耐圧部２５の長辺と半導体基板１０との間のＰＮ接合から外向きに広がる外向きの空乏層の端部を示しており、符号２８ｄは、中間耐圧部２８のリング内周と半導体基板１０との間のＰＮ接合から内向きに広がる内向きの空乏層の端部を示している。図２５中で、半導体基板１０と電極膜１８との間で形成されたショットキー接合から広がる空乏層は省略している。
【００２２】
一般に、基板の不純物濃度が均一であって、中間耐圧部２８と全部の細溝耐圧部２５1〜２５3とに同じ電圧が印加されれば、中間耐圧部２８から広がる空乏層の幅と、細溝耐圧部２５1〜２５3から広がる空乏層の幅は等しい。
【００２３】
従って、中間耐圧部２８から広がる空乏層と、その中間耐圧部２８に隣接する細溝耐圧部２５から広がる空乏層とが接する場合、各空乏層は、中間耐圧部２８と細溝耐圧部２５の中央の位置で接することになる。
【００２４】
中間耐圧部２８のリング内周と、その中間耐圧部２８隣接する細溝耐圧部２５の長辺との間の距離はａであるから、中間耐圧部２８から内向きに広がる空乏層の端部２８ｄと、細溝耐圧部２５の長辺から外向きに広がる空乏層の端部２５ｄとは、半分の距離(ａ／２)の位置で接する。
【００２５】
図２５中符号７０1〜７０4は、１個の細溝耐圧部２５の四隅近傍部分である角部を示しており、この角部７０1〜７０4は、各細溝耐圧部２５1〜２５3の四隅近傍にそれぞれ形成されている。
【００２６】
一般に、細溝耐圧部２５1〜２５3の長辺のうち、角部７０1〜７０4を除いた部分から外向きに広がる空乏層は、長辺と垂直な方向に伸びるが、角部７０1〜７０4では、長辺と垂直な方向に加え、短辺と垂直な方向にも伸びるため、長辺と垂直な方向への広がり量は、長辺うちの角部７０1〜７０4を除く部分に比べて小さくなるので、角部７０1〜７０4では外向きの空乏層の端部２５ｄは丸まる。
【００２７】
仮に、空乏層の四隅が丸まった状態で外向きの空乏層の端部２５ｄと内向きの空乏層の端部２８ｄの、角部７０1〜７０4を除いた長辺が、距離(ａ／２)の位置で接したと仮定すると、角部７０1〜７０4に近い部分には仮想的な不足分が生じることになる。
【００２８】
図２６は、図２５の符号３０に示した中間耐圧部２８と、そのリング内周と対向する一個の細溝耐圧部２５の部分拡大図を示している。図２６の符号８２は、角部７０1〜７０4近くの外向きの空乏層が丸まった状態で、仮に長辺と垂直な方向に距離(ａ／２)まで達したと仮定したときの外向きの空乏層の端部を示している。また、図２６で符号８１ａは、距離(ａ／２)離れた位置を示す直線である。
【００２９】
図２６の符号８１は、仮想的な不足分を示している。この仮想的な不足分８１は、細溝耐圧部２５の短辺の延長線８１ｂと、直線８１ａと、空乏層の端部８２とで囲まれた部分である。
【００３０】
この仮想的な不足分８１は、外向きの空乏層の四隅にそれぞれ一個ずつ生じるから、合計四個生じることになる。
【００３１】
図２６の符号８０は、１個の細溝耐圧部２５の短辺の垂直二等分線である直線８６と、直線８１ｂと、空乏層の端部８２とで囲まれた突出部分を示している。この突出部分８０は、細溝耐圧部２５の短辺一辺につき二個生じ、一個の細溝耐圧部２５について合計四個生じることになる。これら四個の突出部分８０の総量は、細溝耐圧部２５の短辺からはみ出した空乏層の総量と等しい。はみ出した空乏層の総量は、上述した仮想的な不足分８１の四個の合計量に等しいから、合計四個の各突出部分８０を合計四個の各仮想的な不足分８１にそれぞれ割り振ったとすると、１個の細溝耐圧部２５から広がる空乏層は、その細溝耐圧部２５の長辺と垂直な方向に長方形形状に広がり、短辺からは全く空乏層は広がらないことになる。
【００３２】
このように細溝耐圧部２５の短辺から空乏層が全く広がらない状態でも細溝耐圧部２５の短辺と中間耐圧部２８との間の基板が空乏化した状態にあるためには、中間耐圧部２８のリング内周から伸びた空乏層の端部２８ｄが、細溝耐圧部２５の短辺に達していればよい。
【００３３】
細溝耐圧部２５と、中間耐圧部２８のリング内周とからそれぞれ広がる外向き、内向きの空乏層の端部２５ｄ、２８ｄがちょうど接し、内向きの空乏層が、細溝耐圧部２５の長辺と対向する部分で距離(ａ／２)だけ伸びているときは、細溝耐圧部２５の短辺と対向する部分でも距離(ａ／２)だけ伸びている。従って、中間耐圧部２８のリング内周と、細溝耐圧部２５の短辺との距離を(ａ／２)にすれば、このとき中間耐圧部２８のリング内周から広がる空乏層の端部２８ｄは細溝耐圧部２５の短辺に達し、細溝耐圧部２５の短辺と中間耐圧部２８のリング内周との間の基板が全て空乏化した状態になる。
【００３４】
各細溝耐圧部２５は平行に配置されており、互いに隣接する各細溝耐圧部２５の両方から、その間に位置する基板にも空乏層が広がる。
【００３５】
細溝耐圧部２５と中間耐圧部２８のリング内周との間の基板が全て空乏化した状態では、細溝耐圧部２５の長辺から広がる外向きの空乏層は距離(ａ／２)だけ伸びる。
【００３６】
予め、互いに隣接する各細溝耐圧部２５の長辺間の距離を距離ａにしておけば、互いに隣接する各細溝耐圧部２５の長辺からそれぞれ広がる各空乏層の端部は、ともに距離(ａ／２)ずつ広がり、互いに隣接する各細溝耐圧部２５の中央の位置で接するので、細溝耐圧部２５と中間耐圧部２８のリング内周との間の基板が完全に空乏化したときに、互いに隣接する各細溝耐圧部２５の間の基板も完全に空乏化した状態になる。
【００３７】
以上説明したように中間耐圧部２８のリング内周と細溝耐圧部２５の長辺との間の距離をａとし、中間耐圧部２８のリング内周と細溝耐圧部２５の短辺との間の距離を(ａ／２)とし、互いに隣接する細溝耐圧部２５の間の距離をａとしておけば、中間耐圧部２８のリング内周より内側の基板は完全に空乏化する。
【００３８】
中間耐圧部２８のリング内周から空乏層が距離(ａ／２)だけ内側に広がった場合には、中間耐圧部２８のリング外周からも距離(ａ／２)だけ空乏層が外側へと広がる。
【００３９】
中間耐圧部２８のリング外周よりも外側にはリング状の外側耐圧部が配置されており、中間耐圧部２８のリング外周から距離(ａ／２)だけ空乏層が広がったときに中間耐圧部２８と外側耐圧部とが同電位であれば、外側耐圧部のリング内周から内側へ距離(ａ／２)だけ空乏層が広がる。
【００４０】
従って、中間耐圧部２８のリング外周と外側耐圧部との間の距離をａとすれば、中間耐圧部２８のリング内周から空乏層が距離(ａ／２)だけ内側に広がったときに、互いに隣接する空乏層の各端部は互いに接し、中間耐圧部と外側耐圧部との間の基板が完全に空乏化する。中間耐圧部２８のリング内周から内側の基板が完全に空乏化しているときには、中間耐圧部２８のリング内周から距離(ａ／２)だけ内側に空乏層が広がっているので、このとき外側耐圧部より内側に位置する基板は、完全に空乏化している。
【００４１】
なお、中間耐圧部２８のリング内周よりも内側のＮ型の基板が完全に空乏化すれば、中間耐圧部２８のリング内周より内側に位置するＰ型の領域である細溝耐圧部２５が完全に空乏化し、また、中間耐圧部２８の内部にも空乏層が広がる。
【００４２】
また、任意の外側耐圧部のリング内周よりも内側に位置するＮ型の基板が完全に空乏化すれば、その外側耐圧部より内側に位置するＰ型の領域、例えば外側耐圧部や中間耐圧部が完全に空乏化し、その外側耐圧部の内部にも空乏層が広がる。
【００４３】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
最初に、本発明の一実施形態に係るダイオードの製造方法について説明する。
【００４４】
図３を参照し、符号１１は、Ｎ型のシリコン基板１１を示している。このシリコン基板１１の表面上にはＮ型のエピタキシャル層１２が形成されており、その表面には熱酸化膜１３が成膜されている。このうち、シリコン基板１１とエピタキシャル層１２とは、本発明の基板の一例を構成している。
【００４５】
次に、図４に示すように、熱酸化膜１３の表面にパターニングされたレジスト膜６１を形成する。このレジスト膜６１は、平面図を図１５に示すように、平面形状が矩形リング状の開口６６1〜６６3と、平面形状が細長矩形状の開口６５1〜６５3とを複数ずつ有しており、矩形リング状の開口６６1〜６６3と、細長矩形状の開口６５1〜６５3との底部で、熱酸化膜１３が露出している。
【００４６】
ここでは、矩形リング状の開口６６1〜６６3と細長矩形状の開口６５1〜６５3とを３個ずつ有している。なお、図４は図１５のＣ−Ｃ線断面図に対応している。各矩形リング状の開口６６1〜６６3は、同心状に配置されており、最も内側の矩形リング状開口６６1の内側には、平面形状が細長矩形状の開口６５1〜６５3が配置されている。各細長矩形状の開口６５1〜６５3は、互いに平行に配置されており、各細長矩形状の開口６５1〜６５3の四辺は、最も内に配置された最内周矩形リング状開口６６1の内周よりも内側に位置している。
【００４７】
次いで、レジスト膜６１をマスクにして、熱酸化膜１３をエッチングすると、細長矩形状の開口６５1〜６５3と、各矩形リング状の開口６６1〜６６3の底部で露出した熱酸化膜１３が除去され、各細長矩形状の開口６５1〜６５3と同型状の開口と、各矩形リング状の開口６６1〜６６3と同型状の開口がそれぞれ形成される。その後レジスト膜６１を除去する。その状態を図５に示し、熱酸化膜に形成された細長矩形状の開口を符号７２1〜７２3に示し、矩形リング状の開口を符号７３1〜７３3に示す。
【００４８】
次に、この熱酸化膜１３をマスクにして、エピタキシャル層１２をエッチングすると、図６に示すように、細長矩形状の開口７２1〜７２3の底部と矩形リング状の開口７３1〜７３3底部に露出したエピタキシャル層１２が除去され、細長矩形状の開口７２1〜７２3と矩形リング状の開口７３1〜７３3の位置のそれぞれに、平面形状が細長矩形状であって、底がエピタキシャル層の内部に位置している細溝２０1〜２０3と、平面形状が矩形リング状であって、細溝２０1〜２０3と同じ深さの矩形リング状の溝２２1〜２２3とがそれぞれ形成される。これらの細溝２０1〜２０3と矩形リング状の溝２２1〜２２3とは、同じ深さで形成されている。
【００４９】
次いで、細長矩形状の細溝２０1〜２０3と矩形リング状の溝２２1〜２２3との内部に、ｐ型不純物であるボロンを添加しながらエピタキシャル層を成長させると、図７に示すように、細長矩形状の細溝２０1〜２０3の内部に、Ｐ型のエピタキシャル層からなる細長矩形状の細溝耐圧部２５1〜２５3が形成されるとともに、最内周矩形リング状溝２２1及びその外側の矩形リング状の溝２２2、２２3の内部に、Ｐ型のエピタキシャル層からなる中間耐圧部２８と、外側耐圧部２７1、２７2それぞれ形成される。
【００５０】
次に、図８に示すようにエピタキシャル層１２の表面を研磨処理して、エピタキシャル層１２の表面より上方にはみ出した細溝耐圧部２５1〜２５3、中間耐圧部２８及び外側耐圧部２７1、２７2を除去するとともに、熱酸化膜１３を除去する。
【００５１】
次いで、熱酸化処理してエピタキシャル層１２の表面に熱酸化膜１４を成膜した後、ＣＶＤ法等により熱酸化膜の表面にＰＳＧ膜を成膜する。図９の符号１４に熱酸化膜を示し、符号１５にＰＳＧ膜を示す。
【００５２】
次に、図１０に示すようにＰＳＧ膜１５の表面にパターニングされたレジスト膜６２を形成する。このレジスト膜６２は、図１６にその平面図を示すように、開口６２ａを有しており、この開口６２ａの下方位置には、少なくとも細溝耐圧部２５1〜２５3と、各細溝耐圧部２５1〜２５3との間のエピタキシャル層１２とが位置している。ここでは開口６２ａは矩形に形成され、その縁が中間耐圧部２８のリング内周とリング外周の間に位置している。なお、図１０は、図１６のＤ−Ｄ線断面図である。
【００５３】
次いで、レジスト膜６２をマスクにしてＰＳＧ膜１５と熱酸化膜１４とをエッチングし、開口６２ａから露出したＰＳＧ膜１５と熱酸化膜１４とを除去して、ＰＳＧ膜１５と熱酸化膜１４に、開口６２ａと同形状の開口６２ｂを形成し、開口６２ｂの底部で、エピタキシャル層１２と、細溝耐圧部２５1〜２５3と、中間耐圧部２８の一部を露出させる。その後レジスト膜６２を剥離した状態を図１１に示す。
【００５４】
次に、全面に金属膜１７を成膜する。図１２に示すように、この金属膜１７は、開口６２ｂの底部で露出するエピタキシャル層１２、細溝耐圧部２５1〜２５3及び中間耐圧部２８と接触し、エピタキシャル層１２とはショットキー接合を形成し、細溝耐圧部２５1〜２５3、中間耐圧部２８とはオーミック接合を形成する。
【００５５】
次いで、図１３に示すように金属膜１７の表面にパターニングされたレジスト膜６３を成膜する。このレジスト膜６３は矩形に形成され、開口６２ａと相似形であって、開口６２ｂより大きい。
【００５６】
次に、レジスト膜６３をマスクにして金属膜１７をエッチングすると、図１４に示すように露出した部分の金属膜１７が除去され、レジスト膜６３が形成された位置に、残存した金属膜からなるアノード電極１８が形成される。このアノード電極１８は本発明の電極膜の一例である。その後レジスト膜６３を剥離し、シリコン基板１１の、エピタキシャル層１２が配置された側と反対側の一表面に、シリコン基板１１とオーミック接合する金属薄膜からなるカソード電極１９を形成する。
【００５７】
以上の工程を経て、図１に平面図を示し、図２にそのＡ−Ａ線断面図を示すダイオード１が完成する。なお、図１では、簡単のためアノード電極１８は図示していない。
【００５８】
このダイオード１では、アノード電極膜１８の底部が、上述したようにＰＳＧ膜１５と熱酸化膜１４の開口６２ｂの底部で露出するエピタキシャル層１２、各細溝耐圧部２５1〜２５3及び中間耐圧部２８と接触しており、アノード電極１８に正電圧を印加するとともに、カソード電極１９に負電圧を印加すると、アノード電極１８とエピタキシャル層１２との間のショットキー接合が順バイアスされ、アノード電極１８からカソード電極１９に向けて電流が流れる。
【００５９】
このとき、細溝耐圧部２５1〜２５3とエピタキシャル層１２との間のＰＮ接合と、中間耐圧部２８とエピタキシャル層１２との間のＰＮ接合とが順バイアスされるが、ＰＮ接合に流れる電流はショットキー接合面を介して流れる電流よりもはるかに小さい。
【００６０】
それとは逆に、アノード電極１８に負電圧を印加するとともに、カソード電極１９に正電圧を印加すると、アノード電極１８とエピタキシャル層１２との間のショットキー接合と、細溝耐圧部２５1〜２５3及び中間耐圧部２８と、エピタキシャル層１２との間の各ＰＮ接合とが逆バイアスされ、電流は流れなくなる。この状態で、中間耐圧部２８の内側の、エピタキシャル層１２の表面近くでは、アノード電極１８とエピタキシャル層１２との間のショットキー接合から、エピタキシャル層１２の深さ方向へと空乏層が広がり、エピタキシャル層１２の深い部分では、中間耐圧部２８、細溝耐圧部２５1〜２５3とエピタキシャル層１２との間のＰＮ接合からエピタキシャル層１２内に横方向へと空乏層が広がる。
【００６１】
このダイオード１では、細溝耐圧部２５1〜２５3の長辺と中間耐圧部２８のリング内周との間の距離ａは、細溝耐圧部２５1〜２５3の短辺と、中間耐圧部２８のリング内周との間の距離ｂの二倍にされ、また、最内周の外側耐圧部２７1のリング内周と中間耐圧部２８のリング外周との間の距離ｃと、互いに隣接する各外側耐圧部２７1、２７2の距離ｕと、互いに隣接する各細溝耐圧部２５1〜２５3の長辺間の距離ｄは、ともに細溝耐圧部２５1の長辺と中間耐圧部２８のリング内周との間の距離ａと等しくされている。ここでは、距離ａを２．４μｍとし、リング幅ｗを０．６μｍとしている。
【００６２】
このように構成すると、中間耐圧部２８と各細溝耐圧部２５1〜２５3とから横方向に広がる空乏層により、各細溝耐圧部２５1〜２５3の長辺と中間耐圧部２８のリング内周との間のエピタキシャル層１２が空乏化したとすると、中間耐圧部２８の内側や、最内周の外側耐圧部２７1と中間耐圧部２８のリング外周との間や、互いに隣接する各外側耐圧部２７1、２７2の間に位置するエピタキシャル層１２は、中間耐圧部２８から横方向に広がる空乏層により空乏化する。
【００６３】
また、このダイオード１では、各外側耐圧部２７1、２７2と中間耐圧部２８のリング幅ｗと各細溝耐圧部２５1〜２５3の幅ｙとは互いに等しくされている。
【００６４】
空乏層は、エピタキシャル層１２内部だけではなく各細溝耐圧部２５1〜２５3、中間耐圧部２８、各外側耐圧部２７1、２７2の内部にも広がるが、各細溝耐圧部２５1〜２５3の幅ｙと、中間耐圧部２８及び各外側耐圧部２７1、２７2の幅ｗとが等しくされているので、各細溝耐圧部２５1〜２５3の内部が全て空乏化すれば、中間耐圧部２８と各外側耐圧部２７1、２７2の内部もまた全て空乏化し、最外周の外側耐圧部２７2より内側に位置するエピタキシャル層１２と、細溝耐圧部２５1〜２５3、中間耐圧部２８及び各外側耐圧部２７1、２７2の内部は全て空乏化した状態になる。
【００６５】
従って、最外周の外側耐圧部２７2より内側に位置する部分に局所的に電界が集中することはない。従って、最内周の外側耐圧部２７1より内側の部分で空乏化しない箇所がある従来の素子に比して、耐圧が高くなる。
【００６６】
なお、上述したダイオード１では、外側耐圧部２７1、２７2が二本設けられた場合について説明したが、本発明はこれに限られるものではなく、外側耐圧部２７は一本設けられていても、三本以上設けられていてもよい。外側耐圧部２７が三本以上設けられた場合には、各細溝耐圧部２５1〜２５3の長辺と中間耐圧部２８のリング内周との間の距離ａを、各細溝耐圧部２５1〜２５3の短辺と中間耐圧部２８のリング内周との間の距離ｂの二倍にし、最内周の外側耐圧部２７1のリング内周と中間耐圧部２８のリング外周との間の距離ｃと、互いに隣接する各外側耐圧部２７の間の距離ｕと、互いに隣接する各細溝耐圧部２５1〜２５3の長辺間の距離ｄを、ともに各細溝耐圧部２５1〜２５3と中間耐圧部２８との間の距離ａと等しくするとともに、中間耐圧部２８及び各外側耐圧部２７の幅ｗを全て細溝耐圧部２５の幅ｙと等しくしておけば、ダイオード１と同様に、最外周の外側耐圧部２７の内側に位置するエピタキシャル層１２と、各細溝耐圧部２５1〜２５3と、中間耐圧部２８及び各外側耐圧部２７の内部とが全て空乏化した状態になる。
【００６７】
また、本発明は上述した構成に限られるものではなく、例えば図１７に平面図を示し、図１８にそのＦ−Ｆ線断面図を示すように、上述したダイオード１に加えて、後述する中継拡散層を設けたダイオード２としてもよい。なお、図１７では、簡単のためアノード電極１８は図示していない。
【００６８】
このダイオード２では、ダイオード１と同様に、アノード電極１８は中間耐圧部２８と各細溝耐圧部２５1〜２５3とエピタキシャル層１２とに接触し、かつ最内周の外側耐圧部２７1や最外周の外側耐圧部２７2には接触していない。
【００６９】
また、ダイオード１とは異なり、中間耐圧部２８と最内周の外側耐圧部２７1の間と、互いに隣接する外側耐圧部２７1、２７2の間に位置するエピタキシャル層１２の表面には、それぞれ浅いＰ型不純物拡散層からなる中継拡散層５２ｃ、５２ｄが設けられている。ここでは、各中継拡散層５２ｃ、５２ｄは、各外側耐圧部２７1、２７2のリング内周に直接接触して配置されている。
【００７０】
かかるダイオード２で、細溝耐圧部２５1〜２５3及び中間耐圧部２８と、エピタキシャル層１２との間の各ＰＮ接合とを逆バイアスすると、中間耐圧部２８と各細溝耐圧部２５1〜２５3との間では、中間耐圧部２８と各細溝耐圧部２５1〜２５3とにはともにアノード電極１８から直接電圧が印加されるから、中間耐圧部２８と各細溝耐圧部２５1〜２５3とからは、それぞれ空乏層が安定に広がる。中間耐圧部２８から広がる空乏層は内向きにも外向きにも広がるが、このうち、外側に広がる空乏層は、最内周の外側耐圧部２７1へと広がる。
【００７１】
中間耐圧部２８と最内周の外側耐圧部２７1の間では、中継拡散層５２ｃを除くエピタキシャル層１２の幅は、中継拡散層５２ｃが設けられた部分の方が、中継拡散層５２ｃとが設けられていない部分よりも短くなっている。
【００７２】
このため、エピタキシャル層１２の幅が短くなっている部分は、幅が長い部分よりも早く空乏化するので、中継拡散層５２ｃが設けられた部分は、中継拡散層５２ｃが設けられていない部分が空乏化する電圧よりも低い電圧で空乏化する。
【００７３】
従って、空乏化したエピタキシャル層１２と中継拡散層５２ｃとを介して、最内周の外側耐圧部２７1と中間耐圧部２８とが接続され、最内周の外側耐圧部２７1の浮遊電位状態が解消される。このため、最内周の外側耐圧部２７1と、中間耐圧部２８との間のエピタキシャル層１２のうち、中継拡散層５２ｃが設けられていない部分を空乏化するのに必要な電圧より低い電圧で、最内周の外側耐圧部２７1の電位状態が安定になる。その結果、最内周の外側耐圧部２７1から広がる空乏層の広がりは安定になる。最内周の外側耐圧部２７1から広がる空乏層は、外向きにも内向きにも広がるが、このうち、外向きに広がる空乏層は、最内周の外側耐圧部２７1と隣接する最外周の外側耐圧部２７2へと広がる。
【００７４】
互いに隣接する最内周外側耐圧部２７1と最外周の外側耐圧部２７2の間のエピタキシャル層１２では、上記した中間耐圧部２８と最内周の外側耐圧部２７1との間と同様に、中継拡散層５２ｄが配置された部分は、中継拡散層５２ｄが配置されていない部分が空乏化する電圧より低い電圧で空乏化する。
【００７５】
これを要するに、ともに浮遊電位に置かれた各外側耐圧部２７1、２７2の間や、アノード電極１８に接続され、電位が固定された中間耐圧部２８と、浮遊電位に置かれた最内周の外側耐圧部２７1との間に、中継拡散層５２ｃ、５２ｄを配置するとよい。
【００７６】
上述したダイオード２では、アノード電極１８が中間耐圧部２８に接触するように配置したが、上述したダイオード２においてアノード電極１８が中間耐圧部２８と接触しないように配置した場合には、中間耐圧部２８は浮遊電位に置かれるため電位が確定せず、アノード電極１８に電圧を印加して、中間耐圧部２８から細溝耐圧部２５1〜２５3に広がる空乏層は不安定になる。
【００７７】
この場合には、ともに浮遊電位に置かれた各外側耐圧部２７1、２７2の間や、ともに浮遊電位に置かれた中間耐圧部２８と最内周の外側耐圧部２７1との間の他に、浮遊電位に置かれた中間耐圧部２８と、アノード電極１８に接続され、電位が固定された細溝耐圧部２５1〜２５3との間に中継拡散層を配置するとよい。このように構成すると、中間耐圧部２８と、細溝耐圧部２５1〜２５3の間のエピタキシャル層１２が空乏化する電圧より低い電圧で、中間耐圧部２８と細溝耐圧部２５1〜２５3との間のエピタキシャル層１２が空乏化し、中間耐圧部２８の電位状態が安定になる。
【００７８】
以上説明したように、ともに浮遊電位に置かれた拡散層同士の間や、電位が固定された拡散層と浮遊電位に置かれた拡散層との間に、中継拡散層を配置するとよい。
【００７９】
また、図１７、１８に示す構造のダイオード２では、中継拡散層を各外側耐圧部のリング内周に部分的に複数個配置したが、本発明の中継拡散層はこれに限られるものではなく、例えば中継拡散層をリング内周やリング外周の全周に配置してもよい。
【００８０】
また、上述したダイオード２では、二本の外側耐圧部２７1、２７2がある場合について説明したが、外側耐圧部は一本又は三本以上設けられていてもよい。この場合、互いに隣接する外側耐圧部の間に中継拡散層５２が配置されない部分が一つでもあると、その部分で空乏層が途切れてしまい、ブレークダウンが生じてしまうことがありうるが、互いに隣接する外側耐圧部の全ての間に中継拡散層を配置すると、最内周の外側耐圧部２７から最外周の外側耐圧部２７まで、全ての各外側耐圧部２７が空乏層で接続されるので、途中の位置でブレークダウンが生じることはない。
【００８１】
また、上述したダイオード２では、各中継拡散層５２ｃ、５２ｄが、それぞれ浮遊電位に置かれた外側耐圧部２７1、２７2のリング内周に接するように配置されているが、中継拡散層５２ｃ、５２ｄは、電位が固定された拡散層と、その外側に位置し、浮遊電位に置かれた拡散層との間に配置されていればよく、例えば電位が固定された拡散層のリング外周に接するように配置してもよいし、リング内周や外周に接することなく、互いに隣接する拡散層の間に配置されていてもよい。
【００８２】
また、上述した実施形態では、アノード電極１８が中間耐圧部２８と接触したものとしたが、本発明はこれに限られるものではなく、例えば、図１９に平面図を示し、図２０に図１９のＧ−Ｇ線断面図を示すように、各細溝耐圧部２５1〜２５3と中間耐圧部２８との間のエピタキシャル層１２表面にはアノード電極１８が接触しない点でダイオード１と異なり、他の構成についてはダイオード１と同じであるダイオード３を構成してもよい。なお、図１９では、簡単のためアノード電極１８は図示していない。
【００８３】
このように構成すると、各細溝耐圧部２５1〜２５3と中間耐圧部２８との間のエピタキシャル層１２にはショットキー接合は形成されていないので、ダイオード１と異なり、中間耐圧部２８と各細溝耐圧部２５1〜２５3の長辺との間のエピタキシャル層１２にはショットキー接合からエピタキシャル層１２の深さ方向に広がる空乏層はないが、ダイオード３は、ダイオード１と同じように中間耐圧部２８のリング内周と各細溝耐圧部２５1〜２５3とから横方向に空乏層が広がるので、これらの空乏層により、中間耐圧部２８のリング内周と各細溝耐圧部２５1〜２５3の長辺との間のエピタキシャル層１２が空乏化した状態にあれば、ダイオード１と同様に、中間耐圧部２８のリング内周と各細溝耐圧部２５1〜２５3の短辺との間のエピタキシャル層１２や、最内周の外側耐圧部２７1と中間耐圧部２８のリング外周との間のエピタキシャル層１２が空乏化し、最内周の外側耐圧部２７1より内側のエピタキシャル層１２はすべて空乏化した状態になる。
【００８４】
また、第１導電型をＮ型、第２導電型をＰ型としているが、これとは逆に第１導電型をＰ型とし、第２導電型をＮ型としてもよい。
【００８５】
【発明の効果】
電界集中が生じず、高耐圧のダイオードが得られる。
【図面の簡単な説明】
【図１】本発明の一実施形態のダイオード素子を説明する平面図
【図２】図１のＡ−Ａ線断面図
【図３】本発明の一実施形態のダイオード素子の製造工程を説明する第１の断面図
【図４】本発明の一実施形態のダイオード素子の製造工程を説明する第２の断面図
【図５】本発明の一実施形態のダイオード素子の製造工程を説明する第３の断面図
【図６】本発明の一実施形態のダイオード素子の製造工程を説明する第４の断面図
【図７】本発明の一実施形態のダイオード素子の製造工程を説明する第５の断面図
【図８】本発明の一実施形態のダイオード素子の製造工程を説明する第６の断面図
【図９】本発明の一実施形態のダイオード素子の製造工程を説明する第７の断面図
【図１０】本発明の一実施形態のダイオード素子の製造工程を説明する第８の断面図
【図１１】本発明の一実施形態のダイオード素子の製造工程を説明する第９の断面図
【図１２】本発明の一実施形態のダイオード素子の製造工程を説明する第１０の断面図
【図１３】本発明の一実施形態のダイオード素子の製造工程を説明する第１１の断面図
【図１４】本発明の一実施形態のダイオード素子の製造工程を説明する第１２の断面図
【図１５】本発明の一実施形態のダイオード素子の製造工程を説明する第１の平面図
【図１６】本発明の一実施形態のダイオード素子の製造工程を説明する第２の平面図
【図１７】本発明の中継拡散層が設けられた実施形態のダイオード素子を説明する平面図
【図１８】図１７のＦ−Ｆ線断面図
【図１９】本発明の他の実施形態の構造を説明する平面図
【図２０】図１９のＧ−Ｇ線断面図
【図２１】従来のダイオードの構造を説明する平面図
【図２２】図２１のＰ−Ｐ線断面図
【図２３】本発明のダイオード素子を説明する平面図
【図２４】図２３のＨ−Ｈ線断面図
【図２５】本発明の中間耐圧部と、そのリング内周近くに配置された一個の細溝耐圧部の配置状態を説明する平面図
【図２６】本発明の細溝耐圧部の角部近傍から広がる仮想的な空乏層を示す平面図
【符号の説明】
１……ダイオード
１１……シリコン基板
１２……エピタキシャル層
２０、２２……細溝
１８……アノード電極(電極膜)
２５1〜２５3……充填物の埋められた細溝耐圧部
２８……充填物の埋められた中間耐圧部
２７1、２７2……充填物の埋められた外側耐圧部

Claims (5)

  1. 第１導電型の基板と、
    前記基板の主面に形成された複数の溝と、
    前記第１導電型とは反対の導電型である第２導電型の半導体であって、前記溝内に充填された半導体充填物と、
    前記主面に配置された電極膜とを有し、
    前記電極膜と前記基板表面とが接触する部分ではショットキー接合が形成され、前記電極膜と前記半導体充填物表面とが接触する部分ではオーミック接合が形成されたダイオード素子であって、
    前記溝は、平面形状が四角リング形状の第１の細溝リングと、平面形状が細長長方形であって、前記第１の細溝リングのリング内周よりも内側位置に、四辺が前記第１の細溝リングのリング内周と平行に配置された複数個の長方形細溝と、前記第１の細溝リングを同心状に取り囲み、平面形状が四角リング形状の複数の第２の細溝リングとを含み、
    前記第１の細溝リングの内部と前記各長方形細溝の内部と前記第２の細溝リングの内部に充填された前記半導体充填物によって、１個の中間耐圧部と、複数個の細溝耐圧部と複数個の外側耐圧部とがそれぞれ構成され、
    前記外側耐圧部は前記電極膜とは非接触で浮遊電位に置かれ、
    前記各細溝耐圧部の表面と、該細溝耐圧部間に位置する前記基板表面は前記電極膜と接触され、
    前記細溝耐圧部と前記中間耐圧部との距離のうち、前記中間耐圧部のリング内周と対向する細溝耐圧部の長辺と前記中間耐圧部のリング内周との間の距離ａは、前記細溝耐圧部の短辺とリング内周との間の距離ｂの二倍に設定され、
    前記各細溝耐圧部は、該各細溝耐圧部の長辺が距離ｄをおいて互いに平行に配置され、該距離ｄは、前記中間耐圧部のリング内周と対向する細溝耐圧部の長辺と前記中間耐圧部のリング内周との間の距離ａと等しくされ、
    前記外側耐圧部と前記中間耐圧部のリングの幅ｗは前記細溝耐圧部の幅ｙと等しく、且つ、前記外側耐圧部のリング内周と、前記中間耐圧部のリング外周との間の距離ｃは、前記中間耐圧部のリング内周と対向する細溝耐圧部の長辺と前記中間耐圧部のリング内周との間の距離ａに等しくされたダイオード素子。
  2. 前記中間耐圧部は前記電極膜とは接触せず、浮遊電位に置かれた請求項１記載のダイオード素子。
  3. 前記中間耐圧部は前記電極膜とは接触し、前記細溝耐圧部と同電位に置かれた請求項１記載のダイオード素子。
  4. 前記外側耐圧部の間には、第２導電型の中継拡散層が配置された請求項１乃至請求項３のいずれか１項記載のダイオード素子。
  5. 前記外側耐圧部間の距離ｕは、前記中間耐圧部のリング内周と対向する細溝耐圧部の長辺と前記中間耐圧部のリング内周との間の距離ａと等しくされた請求項１乃至請求項４のいずれか１項記載のダイオード素子。
JP2002042535A 2002-02-20 2002-02-20 ダイオード素子 Expired - Fee Related JP3914785B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002042535A JP3914785B2 (ja) 2002-02-20 2002-02-20 ダイオード素子
US10/367,858 US6768138B1 (en) 2002-02-20 2003-02-19 Diode element
EP03003832A EP1339105B1 (en) 2002-02-20 2003-02-20 Diode element
EP10178736.4A EP2259325B1 (en) 2002-02-20 2003-02-20 Transistor device
DE60322991T DE60322991D1 (de) 2002-02-20 2003-02-20 Diodeanordnung
EP03003831A EP1341238B1 (en) 2002-02-20 2003-02-20 Diode device and transistor device
US10/369,101 US7135718B2 (en) 2002-02-20 2003-02-20 Diode device and transistor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002042535A JP3914785B2 (ja) 2002-02-20 2002-02-20 ダイオード素子

Publications (3)

Publication Number Publication Date
JP2003243671A JP2003243671A (ja) 2003-08-29
JP2003243671A5 JP2003243671A5 (ja) 2005-06-30
JP3914785B2 true JP3914785B2 (ja) 2007-05-16

Family

ID=27655252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002042535A Expired - Fee Related JP3914785B2 (ja) 2002-02-20 2002-02-20 ダイオード素子

Country Status (4)

Country Link
US (1) US6768138B1 (ja)
EP (1) EP1339105B1 (ja)
JP (1) JP3914785B2 (ja)
DE (1) DE60322991D1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4274771B2 (ja) * 2002-10-04 2009-06-10 新電元工業株式会社 半導体装置
US6841825B2 (en) 2002-06-05 2005-01-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP3971670B2 (ja) 2002-06-28 2007-09-05 新電元工業株式会社 半導体装置
JP3779243B2 (ja) * 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
US6966101B2 (en) * 2003-09-23 2005-11-22 Door & Window Hardware Co. Handle of a glass door
JP4623259B2 (ja) * 2003-12-05 2011-02-02 サンケン電気株式会社 ショットキバリアを有する半導体装置
JP4773716B2 (ja) 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
JP4721653B2 (ja) 2004-05-12 2011-07-13 トヨタ自動車株式会社 絶縁ゲート型半導体装置
US7238976B1 (en) * 2004-06-15 2007-07-03 Qspeed Semiconductor Inc. Schottky barrier rectifier and method of manufacturing the same
JP4940546B2 (ja) * 2004-12-13 2012-05-30 株式会社デンソー 半導体装置
JP4961686B2 (ja) * 2005-06-03 2012-06-27 株式会社デンソー 半導体装置
WO2007075996A2 (en) * 2005-12-27 2007-07-05 Qspeed Semiconductor Inc. Apparatus and method for a fast recovery rectifier structure
US7781802B2 (en) * 2006-04-28 2010-08-24 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
JP4695622B2 (ja) 2007-05-02 2011-06-08 株式会社東芝 半導体装置
JP2009059764A (ja) * 2007-08-30 2009-03-19 Panasonic Corp ショットキーバリアダイオードおよびその製造方法
TWI398022B (zh) * 2010-03-17 2013-06-01 Univ Nat Chunghsing Separation method of epitaxial substrate of photovoltaic element
JP5715461B2 (ja) * 2011-03-28 2015-05-07 新電元工業株式会社 半導体装置の製造方法
JP7147141B2 (ja) * 2017-09-11 2022-10-05 Tdk株式会社 ショットキーバリアダイオード
CN109727860A (zh) * 2017-10-30 2019-05-07 全球能源互联网研究院 一种制备碳化硅超结二极管的方法
JP7165322B2 (ja) * 2018-03-30 2022-11-04 Tdk株式会社 ショットキーバリアダイオード

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1294558B (de) 1961-06-07 1969-05-08 Westinghouse Electric Corp Hochspannungsgleichrichter und Verfahren zum Herstellen
US3391287A (en) 1965-07-30 1968-07-02 Westinghouse Electric Corp Guard junctions for p-nu junction semiconductor devices
US3541403A (en) 1967-10-19 1970-11-17 Bell Telephone Labor Inc Guard ring for schottky barrier devices
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
JPS61206262A (ja) * 1985-03-11 1986-09-12 Shindengen Electric Mfg Co Ltd 高耐圧プレ−ナ型半導体装置
JP2908818B2 (ja) * 1989-09-18 1999-06-21 株式会社日立製作所 半導体装置の製造方法
JPH0750791B2 (ja) * 1989-09-20 1995-05-31 株式会社日立製作所 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
EP0586716B1 (de) * 1992-08-10 1997-10-22 Siemens Aktiengesellschaft Leistungs-MOSFET mit verbesserter Avalanche-Festigkeit
US5241195A (en) 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
DE19740195C2 (de) * 1997-09-12 1999-12-02 Siemens Ag Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom
US6204097B1 (en) 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
JP2000312011A (ja) * 1999-04-26 2000-11-07 Rohm Co Ltd 整流用半導体装置
JP4363736B2 (ja) 2000-03-01 2009-11-11 新電元工業株式会社 トランジスタ及びその製造方法
JP3860705B2 (ja) 2000-03-31 2006-12-20 新電元工業株式会社 半導体装置
JP4865166B2 (ja) 2001-08-30 2012-02-01 新電元工業株式会社 トランジスタの製造方法、ダイオードの製造方法

Also Published As

Publication number Publication date
EP1339105B1 (en) 2008-08-20
JP2003243671A (ja) 2003-08-29
US6768138B1 (en) 2004-07-27
DE60322991D1 (de) 2008-10-02
EP1339105A3 (en) 2004-09-15
EP1339105A2 (en) 2003-08-27

Similar Documents

Publication Publication Date Title
JP3914785B2 (ja) ダイオード素子
US10236372B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US7851882B2 (en) Silicon carbide semiconductor device having junction barrier schottky diode
US7816733B2 (en) SiC semiconductor having junction barrier schottky device
EP2259325B1 (en) Transistor device
JP2008300506A (ja) ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2012023199A (ja) ショットキバリアダイオード
US20220059657A1 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP2015228513A (ja) 半導体装置およびその製造方法
JP4274771B2 (ja) 半導体装置
JP3971670B2 (ja) 半導体装置
JP6484304B2 (ja) ショットキバリアダイオード
CN104465793B (zh) 肖特基势垒二极管和用于制造肖特基势垒二极管的方法
JP2005229071A (ja) ショットキーバリアダイオード
JP2007012801A (ja) 半導体装置
JP6267108B2 (ja) ショットキーバリアダイオードとその製造方法
JP3914852B2 (ja) ダイオード素子とトランジスタ素子
JP2005136064A (ja) 半導体装置
CA1148270A (en) Mesa type semiconductor device with guard ring
JP2018067690A (ja) 半導体装置とその製造方法
JPWO2006082618A1 (ja) 半導体装置およびその製造方法
JP4406535B2 (ja) ショットキーダイオード付きトランジスタ
JP3860765B2 (ja) ダイオード素子
JP4133548B2 (ja) 半導体装置
JP2002110983A (ja) Ｍｏｓトランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041014

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041014

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060302

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061005

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070205

R150 Certificate of patent or registration of utility model

Ref document number: 3914785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140209

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees