JP2004193205A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004193205A JP2004193205A JP2002356682A JP2002356682A JP2004193205A JP 2004193205 A JP2004193205 A JP 2004193205A JP 2002356682 A JP2002356682 A JP 2002356682A JP 2002356682 A JP2002356682 A JP 2002356682A JP 2004193205 A JP2004193205 A JP 2004193205A
- Authority
- JP
- Japan
- Prior art keywords
- element isolation
- isolation film
- semiconductor device
- impurity
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】不純物を含有する素子分離膜において、当該素子分離膜を形成後の他の部材を形成する際の熱処理により、当該素子分離膜からの不純物の外方拡散を抑制することができる半導体装置および、その製造方法を提供することを目的とする。
【解決手段】基板１の表面内に形成された溝１２に素子分離膜２を充填することにより形成される素子分離構造において、素子分離膜２には不純物が含有されており、当該不純物濃度は素子分離膜２の底部より上部の方が低くくなる構造とする。
【選択図】 図２
【解決手段】基板１の表面内に形成された溝１２に素子分離膜２を充填することにより形成される素子分離構造において、素子分離膜２には不純物が含有されており、当該不純物濃度は素子分離膜２の底部より上部の方が低くくなる構造とする。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置および半導体装置の製造方法に係る発明であって、例えば、半導体基板に溝を形成し、当該溝に酸化膜を充填することにより形成されるＳＴＩ構造を有する半導体装置および当該半導体装置の製造方法に適用される。
【０００２】
【従来の技術】
一般に、シリコン基板（以下、単に基板と称す）上に形成される半導体装置において、トランジスタなどの素子間を電気的に分離するために、酸化シリコン膜などを用いた素子分離構造が形成される。
【０００３】
素子分離構造を形成するに当たり、基板を選択的に酸化するＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法は素子分離膜の微細化には不向きであるため、現在では多くの微細デバイスにおいて、基板を選択的にエッチングすることにより溝を形成し、当該溝に酸化膜を埋め込む方法（当該方法により形成される素子分離構造をＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造と呼ぶ）が採用されている。
【０００４】
しかし、デバイスの微細化がさらに進み、それに伴って素子分離構造もさらに微細化しなければならなくなると、ＳＴＩ構造を形成するに当たり基板上に形成される溝の幅がさらに狭まり、当該溝のアスペクト比はさらに増大してきている。
【０００５】
当該アスペクト比の増大した溝に対して酸化膜を埋め込むために、従来では、ＨＤＰ−ＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ−ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｏｐｏｓｉｔｉｏｎ）装置を用いて、ＣＶＤの原料ガス中にフッ素などの反応性の高い不純物を添加し、化学的にエッチングをしながら酸化膜の充填を行う手法が採用されている（例えば、特許文献１参照）。
【０００６】
当該手法により不純物が含有された酸化膜はリフロー性を有するので、基板に形成されたアスペクト比の増大した溝への当該酸化膜の埋め込み性が向上する。さらに、当該不純物が含有された酸化膜を基板に形成された溝に充填することにより、当該ＳＴＩ部と基板間の物理的ストレスを緩和する効果もある。
【０００７】
なお、近年のアスペクト比の増大した溝への酸化膜の埋め込み性を向上させるためには、酸化膜に或る程度、高濃度の不純物を含有させる必要がある。
【０００８】
しかし、当該手法で形成された酸化膜を有するＳＴＩには、不純物がＳＴＩの底部から表面にかけて高濃度の不純物が一様に含有されているので、当該ＳＴＩを形成後、例えば、ゲート絶縁膜を成膜する際に、高温の熱処理による酸化プロセスを施すと、当該不純物がＳＴＩ表面から外方拡散し、当該不純物がゲート絶縁膜中に取り込まれてしまうことがあった。
【０００９】
不純物がゲート絶縁膜中に取り込まれると、当該ゲート絶縁膜の組成が変化し、当該ゲート電極絶縁膜の電気的特性を劣化してしまう。
【００１０】
さらに、これ以外にも、高濃度の不純物が一様に含有されているＳＴＩには、プロセス面において以下に示す問題も有している。
【００１１】
当該プロセス面での問題とは、不純物が含有されている酸化膜は、フッ酸などによるウェットエッチングのレートが変動してしまい、当該エッチング処理による形状的な制御が難しくなるというものである。
【００１２】
そこで、当該各問題を解決する技術として、ＳＴＩの下層には不純物を含有した第一の酸化膜を形成し、当該第一の酸化膜に積層して、ＳＴＩの上層には不純物の含有しない第二の酸化膜を形成する、２層構造のＳＴＩが提案されている（例えば、特許文献２参照）。
【００１３】
当該２層構造のＳＴＩでは、第二の酸化膜には不純物が含有されていないので、ＳＴＩ表面からの外方拡散を抑制すことができる。
【００１４】
【特許文献１】
特開平１０−１２７１８号公報（第４図）
【特許文献２】
特開２０００−３３２０９９号公報（第４−７項、第１−４図）
【００１５】
【発明が解決しようとする課題】
しかし、２層構造のＳＴＩを形成するためには、２回のＣＶＤ工程と、１回目のＣＶＤ工程と２回目のＣＶＤ工程との間に施されるエッチング工程とを要するため、工程が複雑になっていた。
【００１６】
そこで、この発明は、酸化膜の埋め込み性が高く、後の熱処理工程による不純物の外方拡散により他の部材への悪影響がなく、簡易な工程で形成されるＳＴＩ構造を有する半導体装置および半導体装置の製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る請求項１に記載の半導体装置は、基板の表面内に形成された溝に素子分離膜が充填された溝型素子分離構造を有する半導体装置において、前記素子分離膜には不純物が含有されており、その不純物濃度は前記素子分離膜の底部より上部の方が低いことを特徴とする。
【００１８】
また、本発明に係る請求項２に記載の半導体装置では、基板の表面内に形成された溝に素子分離膜が充填された溝型素子分離構造を有する半導体装置において、前記素子分離膜には不純物が含有されており、その不純物濃度は、前記素子分離膜の底部から所定の深さまでは一定であり、当該所定の深さから上部にかけて連続的に低くなっていてもよい。
【００１９】
また、本発明に係る請求項６に記載の半導体装置の製造方法では、（ａ）基板の表面内に溝を形成する工程と、（ｂ）前記溝内に、不純物を含有した素子分離膜を充填する工程と、（ｃ）前記工程（ｂ）の後に、前記素子分離膜の上部付近の不純物濃度を下げる工程とを備えている。
【００２０】
また、本発明に係る請求項１２に記載の半導体装置の製造方法では、（ｆ）基板の表面内に溝を形成する工程と、（ｇ）原料ガス内に添加される不純物の濃度を変化させつつ、前記溝内に当該不純物を含有した素子分離膜を充填する工程とを備えるものであってもよい。
【００２１】
【発明の実施の形態】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００２２】
＜実施の形態１＞
図１は、本発明に係る半導体装置の一構成例を示す断面図である。
【００２３】
図１に示す半導体装置には、シリコン基板等の基板１の表面内において、イオン注入により形成される活性領域（図示せず）を分離するために、シリコン酸化膜等からなる、ＳＴＩ構造の素子分離膜２が形成されている。また、基板１にはゲート電極３が形成されており、素子分離膜２およびゲート電極３が形成された基板１を覆うように層間絶縁膜４が形成されている。さらに、層間絶縁膜４の上面から基板１に達するコンタクトプラグ５が形成されており、当該コンタクトプラグ５の上面と接続するように配線６が形成されている。
【００２４】
ここで、ゲート電極３は、ゲート電極部３ａとゲート絶縁膜３ｂとで構成されている。また、ゲート電極３と基板１、および素子分離膜２と基板１とにより形成される段差によってボイドが発生することなく層間絶縁膜４を形成するために、当該層間絶縁膜４の材料として、例えば酸化膜にボロンやリンをドープしたＢＰＴＥＯＳ等が用いられる。
【００２５】
さて、基板１の表面内に溝を形成し、当該溝に充填される本実施の形態に係る素子分離膜２は以下の構造を有している。
【００２６】
素子分離膜２は、例えばシリコン酸化膜に対して、フッ素、ボロン、リン、砒素、塩素、ヨウ素、臭素のいずれか、または、これらの組み合わせの不純物を含有させることにより形成されている。ここで、当該含有されている不純物濃度は、素子分離膜２の底部では高く、素子分離膜２の上部では低くなっている。この様子を図２に示す。
【００２７】
つまり、図２から分かるように、不純物濃度の分布は、素子分離膜２の底部から上部にかけて連続的に減少している。例えば、素子分離膜２の底部付近での不純物濃度は、１Ｅ１９ｃｍ−３〜１Ｅ２１ｃｍ−３程度であり、上部に近づくに連れて不純物濃度は減少していき、素子分離膜２の上部付近での不純物濃度は十分低くなっており、１Ｅ１８ｃｍ−３程度以下（今の場合、底部の不純物濃度の１０％以下程度）となっている。
【００２８】
このように、素子分離膜２はフッ素等の不純物を含有しているので、当該素子分離膜２はリフロー性を有することとなり、基板１の表面内に形成された溝への埋め込み性を向上させることができる。
【００２９】
また、素子分離膜２に含有されている不純物濃度は、当該素子分離膜２の底部に比べて上部の方が低いので、例えば後の工程でゲート絶縁膜３ｂを形成する際の熱処理工程により、当該素子分離膜２の上部からの不純物の外方拡散を抑制することができ、ゲート絶縁膜３ｂに当該外方拡散された不純物が取り込まれることも抑制することができる。したがって、ゲート絶縁膜３ｂの電気的特性の劣化も防ぐことができる。
【００３０】
さて次に、図２で示す不純物濃度分布を有する素子分離膜２の形成方法について、図３〜９の半導体装置の製造方法を示す工程断面図に基づいて具体的に説明する。
【００３１】
まずはじめに、図３（ａ）に示すように、基板１の主面上に積層構造のハードマスク１０を形成する。当該積層構造のハードマスク１０は、例えば最上面が窒化シリコン膜１０ａとして、５〜３０ｎｍ厚程度の酸化膜１０ｃ、１０〜５０ｎｍ厚程度のポリシリコン１０ｂ、３０〜２００ｎｍ厚程度の窒化シリコン１０ａの順で積層されている。
【００３２】
なお、積層構造のハードマスク１０の他の例として、図３（ｂ）に示すように、５〜３０ｎｍ厚程度の酸化膜１０ｃ、３０〜２００ｎｍ厚程度の窒化シリコン１０ａの順で積層された２層構造のものを採用してもかまわない。
【００３３】
次に、ハードマスク１０の主面上にフォトレジスト１１を形成し、リソグラフィ技術により当該フォトレジスト１１を、図４に示すような所定の形状にパターニングする。
【００３４】
次に、パターニングされたフォトレジスト１１をマスクとしてハードマスク１０をエッチングした後、フォトレジスト１１を除去し、ハードマスク１０を図５に示すような所定の形状に形成する。
【００３５】
次に、所定の形状に形成されたハードマスク１０をマスクとして、基板１を異方性エッチングすることにより、図６に示すような溝１２を形成する。当該溝１２の深さは、例えば１５０〜５００ｎｍ程度であり、当該溝１２の幅は、例えば５０〜２００ｎｍ程度である。
【００３６】
次に、前記異方性エッチングによる基板１のダメージを除去のため、および後工程でのＨＤＰ−ＣＶＤ装置によるプラズマ現象に対する保護のために、溝１２に対して熱処理を施すことにより図７に示すように、例えば５〜３０ｎｍ程度の膜厚の熱酸化膜１３を成膜する。
【００３７】
さらに、後工程で溝に充填される素子分離膜２中に含有されている不純物の基板１への拡散を防止するために、図７に示すように熱酸化膜１３の表面上からハードマスク１０の表面上にかけて、例えば５〜２０ｎｍ程度の膜厚のストッパ膜１４を形成する。当該ストッパ膜１４として、例えばシリコンオキシナイトライド膜、または窒化シリコン膜等を採用することにより、基板１への不純物の拡散を防止することができる。
【００３８】
なお、基板１への不純物の拡散が少なく（例えば、後工程で熱処理が少ない場合等）、基板１の電気的特性への影響が無視できる場合には、ストッパ膜１４の形成を省略することができる。
【００３９】
さて次に、図８に示すように、ＨＤＰ−ＣＶＤ装置を用いて素子分離膜２を、基板１の表面内に形成された溝１２内に充填する。当該素子分離膜２の充填の際、ＣＶＤの原料ガス中にフッ素などの反応性の高い不純物を添加する。添加する不純物の濃度は、当該充填処理の終始にわたって一定であり、充填後の素子分離膜２中に含有される不純物濃度は、例えば１Ｅ１９ｃｍ−３〜１Ｅ２１ｃｍ−３程度と一様に分布している。
【００４０】
なお、ＣＶＤの原料ガス中に添加する不純物として、他に、ボロン、リン、砒素、塩素、ヨウ素、臭素のいずれか、または、これらの組み合わせの不純物を採用してもよい。
【００４１】
次に、溝１２内に充填された不純物が含有された素子分離膜２に対して熱処理を施す。当該熱処理により素子分離膜２の上部から不純物が外方拡散され、素子分離膜２上部近傍の不純物濃度下げることができ、結果として深さ方向に対する不純物濃度は、図２で示した濃度分布となる。つまり、素子分離膜２の上部の不純物濃度は、当該素子分離膜２の底部の不純物濃度よりも低くなる。
【００４２】
ここで、当該熱処理は例えば、１０００〜１１００℃程度の温度で、６０〜１８０分程度の間行う。
【００４３】
最後に、不純物の外方拡散のために熱処理を施した図８で示した半導体装置に対して、通常のＣＭＰ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）プロセス等の平坦化処理を施し、その後フッ酸等を用いたウェットエッチング処理によって素子分離膜２と基板１との段差を調整することにより、最終的に図９に示すような構造の素子分離膜２を基板１内に形成する。
【００４４】
以上が、本実施の形態に係る素子分離膜２の形成方法の一例である。
【００４５】
以上のように、基板１に形成された溝１２内に素子分離膜２の充填を行う際に、ＣＶＤの原料ガス中にフッ素などの反応性の高い不純物を添加し、化学的にエッチングをしながら素子分離膜２の充填を行うことにより、当該溝１２への埋め込み性を向上させることができる。また、当該不純物を含有する素子分離膜２はリフロー性を有することとなるので、さらに埋め込み性を向上させることができる。
【００４６】
また、一様な濃度で不純物が含有されている素子分離膜２から当該不純物を外方拡散させるために、当該素子分離膜２に対して積極的に熱処理を施すことにより（特に、１０００〜１１００℃の熱処理を施すことにより）、簡易な工程で、素子分離膜２の上部の不純物濃度を底部の不純物濃度より下げることができる。
【００４７】
したがって、素子分離膜２の形成後に、例えばゲート絶縁膜３ｂの形成の際に熱処理を施したとしても、素子分離膜２からの不純物のさらなる外方拡散を抑制することができるので、ゲート絶縁膜３ｂ内に不純物が取り込まれることがなくなり、当該ゲート絶縁膜３ｂの電気的特性が劣化することもない。
【００４８】
また、素子分離膜２の整形のために施されるウェットエッチング処理の前に、当該素子分離膜２の上部の不純物濃度を下げる熱処理を施すことにより、不純物が含有されていることにより生ずるフッ酸等のウェットエッチングのレートの変動を抑制することができるので、正確な形状の素子分離膜２を整形することができる。
【００４９】
ここで、当該効果を達成するためには、当該素子分離膜２の上部の不純物濃度は、１Ｅ１８ｃｍ−３程度であることが望ましい。
【００５０】
なお、上記したようにストッパ膜１４の形成を省略した場合において、溝１２内に不純物の含有された素子分離膜２を充填する前に、図１０に示すように、不純物の含有されていない素子分離膜２と同じ材料から成る、１０〜５０ｎｍ程度の膜厚の下敷き膜１５を成膜することにより、不純物を含有した素子分離膜２と基板１との間で生じる物理的な密着性の低下を防止することができる。したがって、後工程で加わるストレス等によって、素子分離膜２が基板１から剥離することを防止することができる。
【００５１】
また、下地膜１５は上記のように不純物を含有しないものの他に、素子分離膜２の底部の不純物濃度より低い濃度の不純物を含有していても（素子分離膜２の底部の不純物濃度の１０％以下が望ましい）、同様の効果を期待することはできる。
【００５２】
また、熱酸化膜１３の膜厚を２０〜５０ｎｍ程度と膜厚化して形成することにより、当該膜厚化した熱酸化膜は下地膜の効果も奏することが可能である。
【００５３】
＜実施の形態２＞
本実施の形態に係る半導体装置が備える素子分離膜においても、実施の形態１と同様、フッ素、ボロン、リン、砒素、塩素、ヨウ素、臭素のいずれか、または、これらの組み合わせの不純物が含有されており、当該不純物濃度分布は、素子分離膜の上部より底部の方が濃度が高くなっているが、当該濃度の詳細な分布の仕方が、実施の形態１と異なる。
【００５４】
本実施の形態では、素子分離膜に含有されている深さ方向に対する不純物は、図１１に示す濃度分布で含有されている。つまり、図１１から分かるように本実施の形態の素子分離膜は、当該素子分離膜の底部より所定の深さ（例えば、１／３〜２／３程度の深さ）までの不純物濃度は一定であり、当該所定の深さから素子分離膜の上部までの不純物濃度は連続的に減少して分布している。
【００５５】
当該不純物濃度分布を有する素子分離膜の形成方法は、実施の形態１とほぼ同様であるが、溝内に一様な濃度分布（例えば、１Ｅ１９ｃｍ−３〜１Ｅ２１ｃｍ−３程度）の不純物を含有する素子分離膜を形成した後の、素子分離膜の上部から不純物を積極的に外方拡散させるための熱処理において異なる。
【００５６】
本実施の形態の素子分離膜を形成するためには、当該熱処理として、９００〜１０００℃程度の温度で、６０〜１８０分程度の時間の熱処理施す。
【００５７】
当該熱処理を施すことにより（特に、９００〜１０００℃の熱処理を施すことにより）、素子分離膜の上部からの不純物の外方拡散を促し、図１１に示す不純物濃度分布を有する素子分離膜を形成することができる。つまり、素子分離膜の底部から所定の深さ（例えば、１／３〜２／３程度の深さ）までの不純物濃度はほぼ一定（１Ｅ１９ｃｍ−３〜１Ｅ２１ｃｍ−３程度）であり、当該所定の深さから上部までの不純物濃度は徐々に減少していき、素子分離膜の上部での不純物濃度は、１Ｅ１８ｃｍ−３程度以下（今の場合、底部の濃度の１０％以下程度）の低濃度である、素子分離膜を形成することが可能となる。
【００５８】
上記で示した不純物濃度分布を有する素子分離膜を採用することにより、実施の形態１で記載した効果に加えて、以下に示す効果を得ることができる。
【００５９】
つまり、素子分離膜２の底部から所定の高さまでは、一定の高濃度の不純物が含有されているので、当該素子分離膜２が基板１に与える物理的ストレスを低くすることができ、当該ストレスに起因するトランジスタ等の素子の電流低下等の悪影響を抑制することができる。
【００６０】
なお、本実施の形態においても実施の形態１と同様に、ストッパ膜を溝内に形成しない場合において、下地膜を基板と素子分離膜との間に成膜する構成を採用してもかまわない。
【００６１】
＜実施の形態３＞
実施の形態１では、図２に示した不純物濃度分布を有する素子分離膜を形成するに当たり、不純物外方拡散のために、一様な不純物濃度を有する素子分離膜に対して積極的に熱処理を施した。本実施の形態は、別の方法を用いて図２で示した不純物濃度分布を有する素子分離膜を形成する。
【００６２】
本実施の形態の素子分離膜の形成方法は、基板の表面内に溝を形成し、当該溝内に熱酸化膜およびストッパ膜（省略してもよい）を形成するまでの工程は実施の形態１で記載した内容と同じであるが、その後のＨＤＰ−ＣＶＤ装置を用いたＣＶＤ工程による素子分離膜の形成方法において異なる。
【００６３】
つまり、基板の表面内に形成された溝内に素子分離膜を充填する際、実施の形態１では、ＣＶＤの原料ガス中に添加する不純物の濃度は、当該ＣＶＤ工程の終始にわたって一定であったが、本実施の形態では、ＣＶＤの原料ガス中に添加する不純物の濃度を、当該ＣＶＤ工程の間に変化させ、時間経過に伴う不純物濃度の変化を持たせた原料ガスを用いて、素子分離膜を形成する。
【００６４】
具体的に、図２に示す不純物濃度分布の変化の傾向に併せて、充填処理の初期段階では、ＣＶＤ原料ガスに添加する不純物濃度を高濃度とし、その後充填処理の最終段階にかけて、連続的にＣＶＤ原料ガスに添加する不純物濃度を減少させるように変化させる。
【００６５】
ここで、ＣＶＤの原料ガス中に添加する不純物としては、実施の形態１と同様、フッ素、ボロン、リン、砒素、塩素、ヨウ素、臭素のいずれか、または、これらの組み合わせの反応性の高い不純物を採用する。
【００６６】
その後、通常のＣＭＰプロセス等の平坦化処理を施し、その後フッ酸等を用いたウェットエッチング処理によって素子分離膜と基板との段差を調整することにより、図９に示すような構造の素子分離膜を基板内に形成する。
【００６７】
このように、深さ方向に濃度が変化する不純物を含有する素子分離膜を形成するに当たり、本実施の形態の方法を採用することにより、不純物の外方拡散のための積極的な熱処理を省くことができるので、工程の削減が図れる。
【００６８】
なお、ＣＶＤ工程により素子分離膜を形成した後に、不純物の外方拡散のための熱処理を施してもかまわない。これにより、工程は増えるが、素子分離膜の上部の不純物濃度をより下げることができる。
【００６９】
＜実施の形態４＞
実施の形態２では、図１１に示した不純物濃度分布を有する素子分離膜を形成するに当たり、不純物外方拡散のために、一様な不純物濃度を有する素子分離膜に対して積極的に熱処理を施した。本実施の形態は、別の方法を用いて図１１で示した不純物濃度分布を有する素子分離膜を形成する。
【００７０】
本実施の形態の素子分離膜の形成方法は、基板の表面内に溝を形成し、当該溝内に熱酸化膜およびストッパ膜（省略してもよい）を形成するまでの工程は実施の形態１で記載した内容と同じであるが、その後のＨＤＰ−ＣＶＤ装置を用いたＣＶＤ工程による素子分離膜の形成方法において異なる。
【００７１】
つまり、基板の表面内に形成された溝内に素子分離膜を充填する際、実施の形態２では、ＣＶＤの原料ガス中に添加する不純物の濃度は、当該ＣＶＤ工程の終始にわたって一定であったが、本実施の形態では、ＣＶＤの原料ガス中に添加する不純物の濃度を、当該ＣＶＤ処理の間で変化させ、時間経過に伴う不純物濃度変化を持たせた原料ガスを用いて、素子分離膜を形成する。
【００７２】
具体的に、図１１に示す不純物濃度分布の変化の傾向に併せて、充填処理の初期段階では、ＣＶＤ原料ガスに添加する不純物濃度を高濃度とし、所定の深さ（中間段階）まで素子分離膜が形成されるまで当該高濃度を維持し、所定の深さまで素子分離膜が形成されてからは、中間段階から最終段階にかけて連続的にＣＶＤ原料ガスに添加する不純物濃度を減少させるように変化させる。
【００７３】
ここで、ＣＶＤの原料ガス中に添加する不純物としては、実施の形態１と同様、フッ素、ボロン、リン、砒素、塩素、ヨウ素、臭素のいずれか、または、これらの組み合わせの反応性の高い不純物を採用する。
【００７４】
その後、通常のＣＭＰプロセス等の平坦化処理を施し、その後フッ酸等を用いたウェットエッチング処理によって素子分離膜と基板との段差を調整することにより、図９に示すような構造の素子分離膜を基板内に形成する。
【００７５】
上記のように、図１１に示すように深さ方向に濃度が変化する不純物を含有する素子分離膜を形成するに当たり、本実施の形態の方法を採用することにより、不純物の外方拡散のための積極的な熱処理を省くことができるので、工程の削減が図れる。
【００７６】
なお、ＣＶＤ工程により素子分離膜を形成した後に、不純物の外方拡散のための熱処理を施してもかまわない。これにより、工程は増えるが、素子分離膜の上部の不純物濃度をより下げることができる。
【００７７】
＜実施の形態５＞
実施の形態１，２では、図２または図１１に示した不純物濃度分布を有する素子分離膜を形成するに当たり、不純物外方拡散のための積極的な熱処理を、ＣＭＰプロセス等の平坦化処理を行う前に施していた。
【００７８】
しかし、本実施の形態では、ＣＭＰプロセス等の平坦化処理を施した後に、素子分離膜に対して不純物外方拡散のための積極的な熱処理を施すことを特徴とする。
【００７９】
ＨＤＰ−ＣＶＤ装置を用いて、不純物濃度が深さ方向に対して一様である素子分離膜２を、基板１の表面内に形成された溝内に充填するまでは、実施の形態１と同じである（図８）。
【００８０】
その後、本実施の形態では、図８に示した半導体装置に対してＣＭＰプロセス等の平坦化処理を施し、図１２の形状の製造途中の半導体装置を形成する。なお、この時点において、素子分離膜２内には不純物が、例えば１Ｅ１９ｃｍ−３〜１Ｅ２１ｃｍ−３程度の濃度で一様に含有されている。
【００８１】
上記平坦化処理後、次に、図１２で示した半導体装置に対して、含有されている不純物の外方拡散のために積極的な熱処理を施す。
【００８２】
当該熱処理において、図２で示す不純物濃度分布を有する素子分離膜２を形成する場合には、実施の形態１で記述したように、例えば１０００〜１１００℃程度の温度で、６０〜１８０分程度の間、熱処理を行う。また、図１１で示す不純物濃度分布を有する素子分離膜２を形成する場合には、実施の形態２で記述したように、例えば９００〜１０００℃程度の温度で、６０〜１８０分程度の間、熱処理を行う。
【００８３】
上記熱処理後、最後に、図１２で示した製造途中の半導体装置に対して、フッ酸等を用いたウェットエッチング処理すことにより、素子分離膜２と基板１との段差を調整を行い、図９に示すような構造の素子分離膜２を基板１内に形成する。
【００８４】
実施の形態１，２で説明した素子分離膜２の形成手順では、平坦化処理を行う前に、不純物外方拡散のための熱処理を施していたので、最も不純物濃度が低くなる表面部分が当該平坦化処理により研磨・除去される。
【００８５】
そこで、本実施の形態のように、平坦化処理により前もって余分な素子分離膜２の部分を研磨・除去した後に、不純物外方拡散のための熱処理を施すことにより、最終形状の素子分離膜２の上部の不純物濃度を、実施の形態１，２の手順で形成した場合に比べて、低くすることができる。
【００８６】
したがって、例えばゲート絶縁膜の形成の際に熱処理を施したとしても、素子分離膜２からの不純物のさらなる外方拡散をさらに抑制することができるので、ゲート絶縁膜内に不純物が取り込まれることがなくなり、当該ゲート絶縁膜３ｂの電気的特性が劣化することをさらに抑制することができる。
【００８７】
＜実施の形態６＞
実施の形態１，２では、図２または図１１に示した不純物濃度分布を有する素子分離膜を形成するに当たり、不純物外方拡散のための積極的な熱処理を施した後に、ＣＭＰプロセス等の平坦化処理、フッ酸等を用いたウェットエッチング処理を施すことにより、最終的な素子分離膜の整形が行われいてた。
【００８８】
しかし、本実施の形態では、最終的な素子分離膜の整形後（つまり、ＣＭＰプロセス等の平坦化処理およびフッ酸等を用いたウェットエッチング処理後）に、当該整形された素子分離膜に対して不純物外方拡散のための積極的な熱処理を施すことを特徴とする。
【００８９】
ＨＤＰ−ＣＶＤ装置を用いて、不純物濃度が深さ方向に対して一様である素子分離膜２を、基板１の表面内に形成された溝内に充填し、その後、当該素子分離膜２に対してＣＭＰプロセス等の平坦化処理を施し、図１２の形状の製造途中の半導体装置を形成するまでは、実施の形態５と同じである。
【００９０】
その後、本実施の形態では、図１２に示した製造途中の半導体装置に対して、フッ酸等を用いたウェットエッチング処理すことにより、素子分離膜２と基板１との段差を調整を行い、図９に示すような最終形状に整形された素子分離膜２を基板１内に形成する。なお、この時点において、素子分離膜２内には不純物が、例えば１Ｅ１９ｃｍ−３〜１Ｅ２１ｃｍ−３程度の濃度で一様に含有されている。
【００９１】
上記素子分離膜の整形処理後、次に、図９で示した形状の半導体装置に対して、含有されている不純物の外方拡散のために積極的な熱処理を施す。
【００９２】
当該熱処理において、図２で示す不純物濃度分布を有する素子分離膜２を形成する場合には、実施の形態１で記述したように、例えば１０００〜１１００℃程度の温度で、６０〜１８０分程度の間、熱処理を行う。また、図１１で示す不純物濃度分布を有する素子分離膜２を形成する場合には、実施の形態２で記述したように、例えば９００〜１０００℃程度の温度で、６０〜１８０分程度の間、熱処理を行う。
【００９３】
その後、ゲート電極等の形成へと移行する。
【００９４】
実施の形態５で説明した素子分離膜２の形成手順では、フッ酸等を用いたウェットエッチング処理により素子分離膜２の最終的な整形を行う前に、不純物外方拡散のための熱処理を施していたので、最も不純物濃度が低くなる表面部分がウェットエッチング処理により除去される。
【００９５】
そこで、本実施の形態のように、ウェットエッチング処理により前もって余分な素子分離膜２の部分を除去した後に、不純物外方拡散のための熱処理を施すことにより、最終形状の素子分離膜２の上部の不純物濃度を、実施の形態５の手順で形成した場合に比べて、低くすることができる。
【００９６】
したがって、例えばゲート絶縁膜の形成の際に熱処理を施したとしても、素子分離膜２からの不純物のさらなる外方拡散を最も抑制することができるので、ゲート絶縁膜内に不純物が最も取り込まれることがなくなり、当該ゲート絶縁膜３ｂの電気的特性が劣化することを最も抑制することができる。
【００９７】
【発明の効果】
本発明の請求項１に記載の半導体装置は、基板の表面内に形成された溝に素子分離膜が充填された溝型素子分離構造を有する半導体装置において、前記素子分離膜には不純物が含有されており、その不純物濃度は前記素子分離膜の底部より上部の方が低いので、素子分離膜形成後において例えば、ゲート絶縁膜の形成のために熱処理を施したとしても、素子分離膜からの不純物の外方拡散を抑制することができるので、ゲート絶縁膜内に不純物が取り込まれることがなくなり、当該ゲート絶縁膜の電気的特性が劣化することもない。また、素子分離膜の上部では不純物濃度が比較的低いので、不純物が含有されていることにより生ずるフッ酸等のウェットエッチングのレートの変動を抑制することができ、正確な形状の素子分離膜２を整形することができる。
【００９８】
本発明の請求項２に記載の半導体装置は、基板の表面内に形成された溝に素子分離膜が充填された溝型素子分離構造を有する半導体装置において、前記素子分離膜には不純物が含有されており、その不純物濃度は、前記素子分離膜の底部から所定の深さまでは一定であり、当該所定の深さから上部にかけて連続的に低くなっているので、請求項１に記載の半導体装置と同様な効果を得ることができる。
【００９９】
本発明の請求項６に記載の半導体装置の製造方法は、（ａ）基板の表面内に溝を形成する工程と、（ｂ）前記溝内に、不純物を含有した素子分離膜を充填する工程と、（ｃ）前記工程（ｂ）の後に、前記素子分離膜の上部付近の不純物濃度を下げる工程とを、備えているので、簡易な工程により請求項１に記載の半導体装置を製造することができる。
【０１００】
本発明の請求項１２に記載の半導体装置の製造方法は、（ｆ）基板の表面内に溝を形成する工程と、（ｇ）原料ガス内に添加される不純物の濃度を変化させつつ、前記溝内に当該不純物を含有した素子分離膜を充填する工程とを、備えているので、例えば、充填処理の初期段階よりも終了段階の方の不純物の添加濃度を変化させることにより、請求項１に記載の半導体装置を請求項７に記載の方法よりも、簡易に形成することができる。
【図面の簡単な説明】
【図１】素子分離膜を有する半導体装置の構成の一例を示す図である。
【図２】実施の形態１に係る素子分離膜に含有されている不純物濃度分布を示す図である。
【図３】半導体装置の製造工程を示す断面図である。
【図４】半導体装置の製造工程を示す断面図である。
【図５】半導体装置の製造工程を示す断面図である。
【図６】半導体装置の製造工程を示す断面図である。
【図７】半導体装置の製造工程を示す断面図である。
【図８】半導体装置の製造工程を示す断面図である。
【図９】最終整形された素子分離膜を有する製造途中の半導体装置を示す断面図である。
【図１０】溝内部において、下地膜が形成されている様子を示す断面図である。
【図１１】実施の形態２に係る素子分離膜に含有されている不純物濃度分布を示す図である。
【図１２】平坦化処理終了直後の製造途中の半導体装置を示す断面図である。
【符号の説明】
１ 基板、２ 素子分離膜、３ ゲート電極、３ａ ゲート電極部、３ｂ ゲート絶縁膜、４ 層間絶縁膜、５ コンタクトプラグ、６ 配線、１０ ハードマスク、１１ フォトレジスト、１２ 溝、１３ 熱酸化膜、１４ ストッパ膜、１５ 下地膜。
【発明の属する技術分野】
この発明は、半導体装置および半導体装置の製造方法に係る発明であって、例えば、半導体基板に溝を形成し、当該溝に酸化膜を充填することにより形成されるＳＴＩ構造を有する半導体装置および当該半導体装置の製造方法に適用される。
【０００２】
【従来の技術】
一般に、シリコン基板（以下、単に基板と称す）上に形成される半導体装置において、トランジスタなどの素子間を電気的に分離するために、酸化シリコン膜などを用いた素子分離構造が形成される。
【０００３】
素子分離構造を形成するに当たり、基板を選択的に酸化するＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法は素子分離膜の微細化には不向きであるため、現在では多くの微細デバイスにおいて、基板を選択的にエッチングすることにより溝を形成し、当該溝に酸化膜を埋め込む方法（当該方法により形成される素子分離構造をＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造と呼ぶ）が採用されている。
【０００４】
しかし、デバイスの微細化がさらに進み、それに伴って素子分離構造もさらに微細化しなければならなくなると、ＳＴＩ構造を形成するに当たり基板上に形成される溝の幅がさらに狭まり、当該溝のアスペクト比はさらに増大してきている。
【０００５】
当該アスペクト比の増大した溝に対して酸化膜を埋め込むために、従来では、ＨＤＰ−ＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ−ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｏｐｏｓｉｔｉｏｎ）装置を用いて、ＣＶＤの原料ガス中にフッ素などの反応性の高い不純物を添加し、化学的にエッチングをしながら酸化膜の充填を行う手法が採用されている（例えば、特許文献１参照）。
【０００６】
当該手法により不純物が含有された酸化膜はリフロー性を有するので、基板に形成されたアスペクト比の増大した溝への当該酸化膜の埋め込み性が向上する。さらに、当該不純物が含有された酸化膜を基板に形成された溝に充填することにより、当該ＳＴＩ部と基板間の物理的ストレスを緩和する効果もある。
【０００７】
なお、近年のアスペクト比の増大した溝への酸化膜の埋め込み性を向上させるためには、酸化膜に或る程度、高濃度の不純物を含有させる必要がある。
【０００８】
しかし、当該手法で形成された酸化膜を有するＳＴＩには、不純物がＳＴＩの底部から表面にかけて高濃度の不純物が一様に含有されているので、当該ＳＴＩを形成後、例えば、ゲート絶縁膜を成膜する際に、高温の熱処理による酸化プロセスを施すと、当該不純物がＳＴＩ表面から外方拡散し、当該不純物がゲート絶縁膜中に取り込まれてしまうことがあった。
【０００９】
不純物がゲート絶縁膜中に取り込まれると、当該ゲート絶縁膜の組成が変化し、当該ゲート電極絶縁膜の電気的特性を劣化してしまう。
【００１０】
さらに、これ以外にも、高濃度の不純物が一様に含有されているＳＴＩには、プロセス面において以下に示す問題も有している。
【００１１】
当該プロセス面での問題とは、不純物が含有されている酸化膜は、フッ酸などによるウェットエッチングのレートが変動してしまい、当該エッチング処理による形状的な制御が難しくなるというものである。
【００１２】
そこで、当該各問題を解決する技術として、ＳＴＩの下層には不純物を含有した第一の酸化膜を形成し、当該第一の酸化膜に積層して、ＳＴＩの上層には不純物の含有しない第二の酸化膜を形成する、２層構造のＳＴＩが提案されている（例えば、特許文献２参照）。
【００１３】
当該２層構造のＳＴＩでは、第二の酸化膜には不純物が含有されていないので、ＳＴＩ表面からの外方拡散を抑制すことができる。
【００１４】
【特許文献１】
特開平１０−１２７１８号公報（第４図）
【特許文献２】
特開２０００−３３２０９９号公報（第４−７項、第１−４図）
【００１５】
【発明が解決しようとする課題】
しかし、２層構造のＳＴＩを形成するためには、２回のＣＶＤ工程と、１回目のＣＶＤ工程と２回目のＣＶＤ工程との間に施されるエッチング工程とを要するため、工程が複雑になっていた。
【００１６】
そこで、この発明は、酸化膜の埋め込み性が高く、後の熱処理工程による不純物の外方拡散により他の部材への悪影響がなく、簡易な工程で形成されるＳＴＩ構造を有する半導体装置および半導体装置の製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る請求項１に記載の半導体装置は、基板の表面内に形成された溝に素子分離膜が充填された溝型素子分離構造を有する半導体装置において、前記素子分離膜には不純物が含有されており、その不純物濃度は前記素子分離膜の底部より上部の方が低いことを特徴とする。
【００１８】
また、本発明に係る請求項２に記載の半導体装置では、基板の表面内に形成された溝に素子分離膜が充填された溝型素子分離構造を有する半導体装置において、前記素子分離膜には不純物が含有されており、その不純物濃度は、前記素子分離膜の底部から所定の深さまでは一定であり、当該所定の深さから上部にかけて連続的に低くなっていてもよい。
【００１９】
また、本発明に係る請求項６に記載の半導体装置の製造方法では、（ａ）基板の表面内に溝を形成する工程と、（ｂ）前記溝内に、不純物を含有した素子分離膜を充填する工程と、（ｃ）前記工程（ｂ）の後に、前記素子分離膜の上部付近の不純物濃度を下げる工程とを備えている。
【００２０】
また、本発明に係る請求項１２に記載の半導体装置の製造方法では、（ｆ）基板の表面内に溝を形成する工程と、（ｇ）原料ガス内に添加される不純物の濃度を変化させつつ、前記溝内に当該不純物を含有した素子分離膜を充填する工程とを備えるものであってもよい。
【００２１】
【発明の実施の形態】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００２２】
＜実施の形態１＞
図１は、本発明に係る半導体装置の一構成例を示す断面図である。
【００２３】
図１に示す半導体装置には、シリコン基板等の基板１の表面内において、イオン注入により形成される活性領域（図示せず）を分離するために、シリコン酸化膜等からなる、ＳＴＩ構造の素子分離膜２が形成されている。また、基板１にはゲート電極３が形成されており、素子分離膜２およびゲート電極３が形成された基板１を覆うように層間絶縁膜４が形成されている。さらに、層間絶縁膜４の上面から基板１に達するコンタクトプラグ５が形成されており、当該コンタクトプラグ５の上面と接続するように配線６が形成されている。
【００２４】
ここで、ゲート電極３は、ゲート電極部３ａとゲート絶縁膜３ｂとで構成されている。また、ゲート電極３と基板１、および素子分離膜２と基板１とにより形成される段差によってボイドが発生することなく層間絶縁膜４を形成するために、当該層間絶縁膜４の材料として、例えば酸化膜にボロンやリンをドープしたＢＰＴＥＯＳ等が用いられる。
【００２５】
さて、基板１の表面内に溝を形成し、当該溝に充填される本実施の形態に係る素子分離膜２は以下の構造を有している。
【００２６】
素子分離膜２は、例えばシリコン酸化膜に対して、フッ素、ボロン、リン、砒素、塩素、ヨウ素、臭素のいずれか、または、これらの組み合わせの不純物を含有させることにより形成されている。ここで、当該含有されている不純物濃度は、素子分離膜２の底部では高く、素子分離膜２の上部では低くなっている。この様子を図２に示す。
【００２７】
つまり、図２から分かるように、不純物濃度の分布は、素子分離膜２の底部から上部にかけて連続的に減少している。例えば、素子分離膜２の底部付近での不純物濃度は、１Ｅ１９ｃｍ−３〜１Ｅ２１ｃｍ−３程度であり、上部に近づくに連れて不純物濃度は減少していき、素子分離膜２の上部付近での不純物濃度は十分低くなっており、１Ｅ１８ｃｍ−３程度以下（今の場合、底部の不純物濃度の１０％以下程度）となっている。
【００２８】
このように、素子分離膜２はフッ素等の不純物を含有しているので、当該素子分離膜２はリフロー性を有することとなり、基板１の表面内に形成された溝への埋め込み性を向上させることができる。
【００２９】
また、素子分離膜２に含有されている不純物濃度は、当該素子分離膜２の底部に比べて上部の方が低いので、例えば後の工程でゲート絶縁膜３ｂを形成する際の熱処理工程により、当該素子分離膜２の上部からの不純物の外方拡散を抑制することができ、ゲート絶縁膜３ｂに当該外方拡散された不純物が取り込まれることも抑制することができる。したがって、ゲート絶縁膜３ｂの電気的特性の劣化も防ぐことができる。
【００３０】
さて次に、図２で示す不純物濃度分布を有する素子分離膜２の形成方法について、図３〜９の半導体装置の製造方法を示す工程断面図に基づいて具体的に説明する。
【００３１】
まずはじめに、図３（ａ）に示すように、基板１の主面上に積層構造のハードマスク１０を形成する。当該積層構造のハードマスク１０は、例えば最上面が窒化シリコン膜１０ａとして、５〜３０ｎｍ厚程度の酸化膜１０ｃ、１０〜５０ｎｍ厚程度のポリシリコン１０ｂ、３０〜２００ｎｍ厚程度の窒化シリコン１０ａの順で積層されている。
【００３２】
なお、積層構造のハードマスク１０の他の例として、図３（ｂ）に示すように、５〜３０ｎｍ厚程度の酸化膜１０ｃ、３０〜２００ｎｍ厚程度の窒化シリコン１０ａの順で積層された２層構造のものを採用してもかまわない。
【００３３】
次に、ハードマスク１０の主面上にフォトレジスト１１を形成し、リソグラフィ技術により当該フォトレジスト１１を、図４に示すような所定の形状にパターニングする。
【００３４】
次に、パターニングされたフォトレジスト１１をマスクとしてハードマスク１０をエッチングした後、フォトレジスト１１を除去し、ハードマスク１０を図５に示すような所定の形状に形成する。
【００３５】
次に、所定の形状に形成されたハードマスク１０をマスクとして、基板１を異方性エッチングすることにより、図６に示すような溝１２を形成する。当該溝１２の深さは、例えば１５０〜５００ｎｍ程度であり、当該溝１２の幅は、例えば５０〜２００ｎｍ程度である。
【００３６】
次に、前記異方性エッチングによる基板１のダメージを除去のため、および後工程でのＨＤＰ−ＣＶＤ装置によるプラズマ現象に対する保護のために、溝１２に対して熱処理を施すことにより図７に示すように、例えば５〜３０ｎｍ程度の膜厚の熱酸化膜１３を成膜する。
【００３７】
さらに、後工程で溝に充填される素子分離膜２中に含有されている不純物の基板１への拡散を防止するために、図７に示すように熱酸化膜１３の表面上からハードマスク１０の表面上にかけて、例えば５〜２０ｎｍ程度の膜厚のストッパ膜１４を形成する。当該ストッパ膜１４として、例えばシリコンオキシナイトライド膜、または窒化シリコン膜等を採用することにより、基板１への不純物の拡散を防止することができる。
【００３８】
なお、基板１への不純物の拡散が少なく（例えば、後工程で熱処理が少ない場合等）、基板１の電気的特性への影響が無視できる場合には、ストッパ膜１４の形成を省略することができる。
【００３９】
さて次に、図８に示すように、ＨＤＰ−ＣＶＤ装置を用いて素子分離膜２を、基板１の表面内に形成された溝１２内に充填する。当該素子分離膜２の充填の際、ＣＶＤの原料ガス中にフッ素などの反応性の高い不純物を添加する。添加する不純物の濃度は、当該充填処理の終始にわたって一定であり、充填後の素子分離膜２中に含有される不純物濃度は、例えば１Ｅ１９ｃｍ−３〜１Ｅ２１ｃｍ−３程度と一様に分布している。
【００４０】
なお、ＣＶＤの原料ガス中に添加する不純物として、他に、ボロン、リン、砒素、塩素、ヨウ素、臭素のいずれか、または、これらの組み合わせの不純物を採用してもよい。
【００４１】
次に、溝１２内に充填された不純物が含有された素子分離膜２に対して熱処理を施す。当該熱処理により素子分離膜２の上部から不純物が外方拡散され、素子分離膜２上部近傍の不純物濃度下げることができ、結果として深さ方向に対する不純物濃度は、図２で示した濃度分布となる。つまり、素子分離膜２の上部の不純物濃度は、当該素子分離膜２の底部の不純物濃度よりも低くなる。
【００４２】
ここで、当該熱処理は例えば、１０００〜１１００℃程度の温度で、６０〜１８０分程度の間行う。
【００４３】
最後に、不純物の外方拡散のために熱処理を施した図８で示した半導体装置に対して、通常のＣＭＰ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）プロセス等の平坦化処理を施し、その後フッ酸等を用いたウェットエッチング処理によって素子分離膜２と基板１との段差を調整することにより、最終的に図９に示すような構造の素子分離膜２を基板１内に形成する。
【００４４】
以上が、本実施の形態に係る素子分離膜２の形成方法の一例である。
【００４５】
以上のように、基板１に形成された溝１２内に素子分離膜２の充填を行う際に、ＣＶＤの原料ガス中にフッ素などの反応性の高い不純物を添加し、化学的にエッチングをしながら素子分離膜２の充填を行うことにより、当該溝１２への埋め込み性を向上させることができる。また、当該不純物を含有する素子分離膜２はリフロー性を有することとなるので、さらに埋め込み性を向上させることができる。
【００４６】
また、一様な濃度で不純物が含有されている素子分離膜２から当該不純物を外方拡散させるために、当該素子分離膜２に対して積極的に熱処理を施すことにより（特に、１０００〜１１００℃の熱処理を施すことにより）、簡易な工程で、素子分離膜２の上部の不純物濃度を底部の不純物濃度より下げることができる。
【００４７】
したがって、素子分離膜２の形成後に、例えばゲート絶縁膜３ｂの形成の際に熱処理を施したとしても、素子分離膜２からの不純物のさらなる外方拡散を抑制することができるので、ゲート絶縁膜３ｂ内に不純物が取り込まれることがなくなり、当該ゲート絶縁膜３ｂの電気的特性が劣化することもない。
【００４８】
また、素子分離膜２の整形のために施されるウェットエッチング処理の前に、当該素子分離膜２の上部の不純物濃度を下げる熱処理を施すことにより、不純物が含有されていることにより生ずるフッ酸等のウェットエッチングのレートの変動を抑制することができるので、正確な形状の素子分離膜２を整形することができる。
【００４９】
ここで、当該効果を達成するためには、当該素子分離膜２の上部の不純物濃度は、１Ｅ１８ｃｍ−３程度であることが望ましい。
【００５０】
なお、上記したようにストッパ膜１４の形成を省略した場合において、溝１２内に不純物の含有された素子分離膜２を充填する前に、図１０に示すように、不純物の含有されていない素子分離膜２と同じ材料から成る、１０〜５０ｎｍ程度の膜厚の下敷き膜１５を成膜することにより、不純物を含有した素子分離膜２と基板１との間で生じる物理的な密着性の低下を防止することができる。したがって、後工程で加わるストレス等によって、素子分離膜２が基板１から剥離することを防止することができる。
【００５１】
また、下地膜１５は上記のように不純物を含有しないものの他に、素子分離膜２の底部の不純物濃度より低い濃度の不純物を含有していても（素子分離膜２の底部の不純物濃度の１０％以下が望ましい）、同様の効果を期待することはできる。
【００５２】
また、熱酸化膜１３の膜厚を２０〜５０ｎｍ程度と膜厚化して形成することにより、当該膜厚化した熱酸化膜は下地膜の効果も奏することが可能である。
【００５３】
＜実施の形態２＞
本実施の形態に係る半導体装置が備える素子分離膜においても、実施の形態１と同様、フッ素、ボロン、リン、砒素、塩素、ヨウ素、臭素のいずれか、または、これらの組み合わせの不純物が含有されており、当該不純物濃度分布は、素子分離膜の上部より底部の方が濃度が高くなっているが、当該濃度の詳細な分布の仕方が、実施の形態１と異なる。
【００５４】
本実施の形態では、素子分離膜に含有されている深さ方向に対する不純物は、図１１に示す濃度分布で含有されている。つまり、図１１から分かるように本実施の形態の素子分離膜は、当該素子分離膜の底部より所定の深さ（例えば、１／３〜２／３程度の深さ）までの不純物濃度は一定であり、当該所定の深さから素子分離膜の上部までの不純物濃度は連続的に減少して分布している。
【００５５】
当該不純物濃度分布を有する素子分離膜の形成方法は、実施の形態１とほぼ同様であるが、溝内に一様な濃度分布（例えば、１Ｅ１９ｃｍ−３〜１Ｅ２１ｃｍ−３程度）の不純物を含有する素子分離膜を形成した後の、素子分離膜の上部から不純物を積極的に外方拡散させるための熱処理において異なる。
【００５６】
本実施の形態の素子分離膜を形成するためには、当該熱処理として、９００〜１０００℃程度の温度で、６０〜１８０分程度の時間の熱処理施す。
【００５７】
当該熱処理を施すことにより（特に、９００〜１０００℃の熱処理を施すことにより）、素子分離膜の上部からの不純物の外方拡散を促し、図１１に示す不純物濃度分布を有する素子分離膜を形成することができる。つまり、素子分離膜の底部から所定の深さ（例えば、１／３〜２／３程度の深さ）までの不純物濃度はほぼ一定（１Ｅ１９ｃｍ−３〜１Ｅ２１ｃｍ−３程度）であり、当該所定の深さから上部までの不純物濃度は徐々に減少していき、素子分離膜の上部での不純物濃度は、１Ｅ１８ｃｍ−３程度以下（今の場合、底部の濃度の１０％以下程度）の低濃度である、素子分離膜を形成することが可能となる。
【００５８】
上記で示した不純物濃度分布を有する素子分離膜を採用することにより、実施の形態１で記載した効果に加えて、以下に示す効果を得ることができる。
【００５９】
つまり、素子分離膜２の底部から所定の高さまでは、一定の高濃度の不純物が含有されているので、当該素子分離膜２が基板１に与える物理的ストレスを低くすることができ、当該ストレスに起因するトランジスタ等の素子の電流低下等の悪影響を抑制することができる。
【００６０】
なお、本実施の形態においても実施の形態１と同様に、ストッパ膜を溝内に形成しない場合において、下地膜を基板と素子分離膜との間に成膜する構成を採用してもかまわない。
【００６１】
＜実施の形態３＞
実施の形態１では、図２に示した不純物濃度分布を有する素子分離膜を形成するに当たり、不純物外方拡散のために、一様な不純物濃度を有する素子分離膜に対して積極的に熱処理を施した。本実施の形態は、別の方法を用いて図２で示した不純物濃度分布を有する素子分離膜を形成する。
【００６２】
本実施の形態の素子分離膜の形成方法は、基板の表面内に溝を形成し、当該溝内に熱酸化膜およびストッパ膜（省略してもよい）を形成するまでの工程は実施の形態１で記載した内容と同じであるが、その後のＨＤＰ−ＣＶＤ装置を用いたＣＶＤ工程による素子分離膜の形成方法において異なる。
【００６３】
つまり、基板の表面内に形成された溝内に素子分離膜を充填する際、実施の形態１では、ＣＶＤの原料ガス中に添加する不純物の濃度は、当該ＣＶＤ工程の終始にわたって一定であったが、本実施の形態では、ＣＶＤの原料ガス中に添加する不純物の濃度を、当該ＣＶＤ工程の間に変化させ、時間経過に伴う不純物濃度の変化を持たせた原料ガスを用いて、素子分離膜を形成する。
【００６４】
具体的に、図２に示す不純物濃度分布の変化の傾向に併せて、充填処理の初期段階では、ＣＶＤ原料ガスに添加する不純物濃度を高濃度とし、その後充填処理の最終段階にかけて、連続的にＣＶＤ原料ガスに添加する不純物濃度を減少させるように変化させる。
【００６５】
ここで、ＣＶＤの原料ガス中に添加する不純物としては、実施の形態１と同様、フッ素、ボロン、リン、砒素、塩素、ヨウ素、臭素のいずれか、または、これらの組み合わせの反応性の高い不純物を採用する。
【００６６】
その後、通常のＣＭＰプロセス等の平坦化処理を施し、その後フッ酸等を用いたウェットエッチング処理によって素子分離膜と基板との段差を調整することにより、図９に示すような構造の素子分離膜を基板内に形成する。
【００６７】
このように、深さ方向に濃度が変化する不純物を含有する素子分離膜を形成するに当たり、本実施の形態の方法を採用することにより、不純物の外方拡散のための積極的な熱処理を省くことができるので、工程の削減が図れる。
【００６８】
なお、ＣＶＤ工程により素子分離膜を形成した後に、不純物の外方拡散のための熱処理を施してもかまわない。これにより、工程は増えるが、素子分離膜の上部の不純物濃度をより下げることができる。
【００６９】
＜実施の形態４＞
実施の形態２では、図１１に示した不純物濃度分布を有する素子分離膜を形成するに当たり、不純物外方拡散のために、一様な不純物濃度を有する素子分離膜に対して積極的に熱処理を施した。本実施の形態は、別の方法を用いて図１１で示した不純物濃度分布を有する素子分離膜を形成する。
【００７０】
本実施の形態の素子分離膜の形成方法は、基板の表面内に溝を形成し、当該溝内に熱酸化膜およびストッパ膜（省略してもよい）を形成するまでの工程は実施の形態１で記載した内容と同じであるが、その後のＨＤＰ−ＣＶＤ装置を用いたＣＶＤ工程による素子分離膜の形成方法において異なる。
【００７１】
つまり、基板の表面内に形成された溝内に素子分離膜を充填する際、実施の形態２では、ＣＶＤの原料ガス中に添加する不純物の濃度は、当該ＣＶＤ工程の終始にわたって一定であったが、本実施の形態では、ＣＶＤの原料ガス中に添加する不純物の濃度を、当該ＣＶＤ処理の間で変化させ、時間経過に伴う不純物濃度変化を持たせた原料ガスを用いて、素子分離膜を形成する。
【００７２】
具体的に、図１１に示す不純物濃度分布の変化の傾向に併せて、充填処理の初期段階では、ＣＶＤ原料ガスに添加する不純物濃度を高濃度とし、所定の深さ（中間段階）まで素子分離膜が形成されるまで当該高濃度を維持し、所定の深さまで素子分離膜が形成されてからは、中間段階から最終段階にかけて連続的にＣＶＤ原料ガスに添加する不純物濃度を減少させるように変化させる。
【００７３】
ここで、ＣＶＤの原料ガス中に添加する不純物としては、実施の形態１と同様、フッ素、ボロン、リン、砒素、塩素、ヨウ素、臭素のいずれか、または、これらの組み合わせの反応性の高い不純物を採用する。
【００７４】
その後、通常のＣＭＰプロセス等の平坦化処理を施し、その後フッ酸等を用いたウェットエッチング処理によって素子分離膜と基板との段差を調整することにより、図９に示すような構造の素子分離膜を基板内に形成する。
【００７５】
上記のように、図１１に示すように深さ方向に濃度が変化する不純物を含有する素子分離膜を形成するに当たり、本実施の形態の方法を採用することにより、不純物の外方拡散のための積極的な熱処理を省くことができるので、工程の削減が図れる。
【００７６】
なお、ＣＶＤ工程により素子分離膜を形成した後に、不純物の外方拡散のための熱処理を施してもかまわない。これにより、工程は増えるが、素子分離膜の上部の不純物濃度をより下げることができる。
【００７７】
＜実施の形態５＞
実施の形態１，２では、図２または図１１に示した不純物濃度分布を有する素子分離膜を形成するに当たり、不純物外方拡散のための積極的な熱処理を、ＣＭＰプロセス等の平坦化処理を行う前に施していた。
【００７８】
しかし、本実施の形態では、ＣＭＰプロセス等の平坦化処理を施した後に、素子分離膜に対して不純物外方拡散のための積極的な熱処理を施すことを特徴とする。
【００７９】
ＨＤＰ−ＣＶＤ装置を用いて、不純物濃度が深さ方向に対して一様である素子分離膜２を、基板１の表面内に形成された溝内に充填するまでは、実施の形態１と同じである（図８）。
【００８０】
その後、本実施の形態では、図８に示した半導体装置に対してＣＭＰプロセス等の平坦化処理を施し、図１２の形状の製造途中の半導体装置を形成する。なお、この時点において、素子分離膜２内には不純物が、例えば１Ｅ１９ｃｍ−３〜１Ｅ２１ｃｍ−３程度の濃度で一様に含有されている。
【００８１】
上記平坦化処理後、次に、図１２で示した半導体装置に対して、含有されている不純物の外方拡散のために積極的な熱処理を施す。
【００８２】
当該熱処理において、図２で示す不純物濃度分布を有する素子分離膜２を形成する場合には、実施の形態１で記述したように、例えば１０００〜１１００℃程度の温度で、６０〜１８０分程度の間、熱処理を行う。また、図１１で示す不純物濃度分布を有する素子分離膜２を形成する場合には、実施の形態２で記述したように、例えば９００〜１０００℃程度の温度で、６０〜１８０分程度の間、熱処理を行う。
【００８３】
上記熱処理後、最後に、図１２で示した製造途中の半導体装置に対して、フッ酸等を用いたウェットエッチング処理すことにより、素子分離膜２と基板１との段差を調整を行い、図９に示すような構造の素子分離膜２を基板１内に形成する。
【００８４】
実施の形態１，２で説明した素子分離膜２の形成手順では、平坦化処理を行う前に、不純物外方拡散のための熱処理を施していたので、最も不純物濃度が低くなる表面部分が当該平坦化処理により研磨・除去される。
【００８５】
そこで、本実施の形態のように、平坦化処理により前もって余分な素子分離膜２の部分を研磨・除去した後に、不純物外方拡散のための熱処理を施すことにより、最終形状の素子分離膜２の上部の不純物濃度を、実施の形態１，２の手順で形成した場合に比べて、低くすることができる。
【００８６】
したがって、例えばゲート絶縁膜の形成の際に熱処理を施したとしても、素子分離膜２からの不純物のさらなる外方拡散をさらに抑制することができるので、ゲート絶縁膜内に不純物が取り込まれることがなくなり、当該ゲート絶縁膜３ｂの電気的特性が劣化することをさらに抑制することができる。
【００８７】
＜実施の形態６＞
実施の形態１，２では、図２または図１１に示した不純物濃度分布を有する素子分離膜を形成するに当たり、不純物外方拡散のための積極的な熱処理を施した後に、ＣＭＰプロセス等の平坦化処理、フッ酸等を用いたウェットエッチング処理を施すことにより、最終的な素子分離膜の整形が行われいてた。
【００８８】
しかし、本実施の形態では、最終的な素子分離膜の整形後（つまり、ＣＭＰプロセス等の平坦化処理およびフッ酸等を用いたウェットエッチング処理後）に、当該整形された素子分離膜に対して不純物外方拡散のための積極的な熱処理を施すことを特徴とする。
【００８９】
ＨＤＰ−ＣＶＤ装置を用いて、不純物濃度が深さ方向に対して一様である素子分離膜２を、基板１の表面内に形成された溝内に充填し、その後、当該素子分離膜２に対してＣＭＰプロセス等の平坦化処理を施し、図１２の形状の製造途中の半導体装置を形成するまでは、実施の形態５と同じである。
【００９０】
その後、本実施の形態では、図１２に示した製造途中の半導体装置に対して、フッ酸等を用いたウェットエッチング処理すことにより、素子分離膜２と基板１との段差を調整を行い、図９に示すような最終形状に整形された素子分離膜２を基板１内に形成する。なお、この時点において、素子分離膜２内には不純物が、例えば１Ｅ１９ｃｍ−３〜１Ｅ２１ｃｍ−３程度の濃度で一様に含有されている。
【００９１】
上記素子分離膜の整形処理後、次に、図９で示した形状の半導体装置に対して、含有されている不純物の外方拡散のために積極的な熱処理を施す。
【００９２】
当該熱処理において、図２で示す不純物濃度分布を有する素子分離膜２を形成する場合には、実施の形態１で記述したように、例えば１０００〜１１００℃程度の温度で、６０〜１８０分程度の間、熱処理を行う。また、図１１で示す不純物濃度分布を有する素子分離膜２を形成する場合には、実施の形態２で記述したように、例えば９００〜１０００℃程度の温度で、６０〜１８０分程度の間、熱処理を行う。
【００９３】
その後、ゲート電極等の形成へと移行する。
【００９４】
実施の形態５で説明した素子分離膜２の形成手順では、フッ酸等を用いたウェットエッチング処理により素子分離膜２の最終的な整形を行う前に、不純物外方拡散のための熱処理を施していたので、最も不純物濃度が低くなる表面部分がウェットエッチング処理により除去される。
【００９５】
そこで、本実施の形態のように、ウェットエッチング処理により前もって余分な素子分離膜２の部分を除去した後に、不純物外方拡散のための熱処理を施すことにより、最終形状の素子分離膜２の上部の不純物濃度を、実施の形態５の手順で形成した場合に比べて、低くすることができる。
【００９６】
したがって、例えばゲート絶縁膜の形成の際に熱処理を施したとしても、素子分離膜２からの不純物のさらなる外方拡散を最も抑制することができるので、ゲート絶縁膜内に不純物が最も取り込まれることがなくなり、当該ゲート絶縁膜３ｂの電気的特性が劣化することを最も抑制することができる。
【００９７】
【発明の効果】
本発明の請求項１に記載の半導体装置は、基板の表面内に形成された溝に素子分離膜が充填された溝型素子分離構造を有する半導体装置において、前記素子分離膜には不純物が含有されており、その不純物濃度は前記素子分離膜の底部より上部の方が低いので、素子分離膜形成後において例えば、ゲート絶縁膜の形成のために熱処理を施したとしても、素子分離膜からの不純物の外方拡散を抑制することができるので、ゲート絶縁膜内に不純物が取り込まれることがなくなり、当該ゲート絶縁膜の電気的特性が劣化することもない。また、素子分離膜の上部では不純物濃度が比較的低いので、不純物が含有されていることにより生ずるフッ酸等のウェットエッチングのレートの変動を抑制することができ、正確な形状の素子分離膜２を整形することができる。
【００９８】
本発明の請求項２に記載の半導体装置は、基板の表面内に形成された溝に素子分離膜が充填された溝型素子分離構造を有する半導体装置において、前記素子分離膜には不純物が含有されており、その不純物濃度は、前記素子分離膜の底部から所定の深さまでは一定であり、当該所定の深さから上部にかけて連続的に低くなっているので、請求項１に記載の半導体装置と同様な効果を得ることができる。
【００９９】
本発明の請求項６に記載の半導体装置の製造方法は、（ａ）基板の表面内に溝を形成する工程と、（ｂ）前記溝内に、不純物を含有した素子分離膜を充填する工程と、（ｃ）前記工程（ｂ）の後に、前記素子分離膜の上部付近の不純物濃度を下げる工程とを、備えているので、簡易な工程により請求項１に記載の半導体装置を製造することができる。
【０１００】
本発明の請求項１２に記載の半導体装置の製造方法は、（ｆ）基板の表面内に溝を形成する工程と、（ｇ）原料ガス内に添加される不純物の濃度を変化させつつ、前記溝内に当該不純物を含有した素子分離膜を充填する工程とを、備えているので、例えば、充填処理の初期段階よりも終了段階の方の不純物の添加濃度を変化させることにより、請求項１に記載の半導体装置を請求項７に記載の方法よりも、簡易に形成することができる。
【図面の簡単な説明】
【図１】素子分離膜を有する半導体装置の構成の一例を示す図である。
【図２】実施の形態１に係る素子分離膜に含有されている不純物濃度分布を示す図である。
【図３】半導体装置の製造工程を示す断面図である。
【図４】半導体装置の製造工程を示す断面図である。
【図５】半導体装置の製造工程を示す断面図である。
【図６】半導体装置の製造工程を示す断面図である。
【図７】半導体装置の製造工程を示す断面図である。
【図８】半導体装置の製造工程を示す断面図である。
【図９】最終整形された素子分離膜を有する製造途中の半導体装置を示す断面図である。
【図１０】溝内部において、下地膜が形成されている様子を示す断面図である。
【図１１】実施の形態２に係る素子分離膜に含有されている不純物濃度分布を示す図である。
【図１２】平坦化処理終了直後の製造途中の半導体装置を示す断面図である。
【符号の説明】
１ 基板、２ 素子分離膜、３ ゲート電極、３ａ ゲート電極部、３ｂ ゲート絶縁膜、４ 層間絶縁膜、５ コンタクトプラグ、６ 配線、１０ ハードマスク、１１ フォトレジスト、１２ 溝、１３ 熱酸化膜、１４ ストッパ膜、１５ 下地膜。
Claims (14)
- 基板の表面内に形成された溝に素子分離膜が充填された溝型素子分離構造を有する半導体装置において、
前記素子分離膜には不純物が含有されており、その不純物濃度は、前記素子分離膜の底部から上部にかけて連続的に低くなっている、
ことを特徴とする半導体装置。 - 基板の表面内に形成された溝に素子分離膜が充填された溝型素子分離構造を有する半導体装置において、
前記素子分離膜には不純物が含有されており、その不純物濃度は、前記素子分離膜の底部から所定の深さまでは一定であり、当該所定の深さから上部にかけて連続的に低くなっている、
ことを特徴とする半導体装置。 - 前記素子分離膜の上部の前記不純物濃度は、１Ｅ１８ｃｍ−３以下である、
ことを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。 - 前記不純物は、
フッ素、ボロン、リン、砒素、塩素、ヨウ素、臭素のいずれか、または、これらの組み合わせである、
ことを特徴とする請求項１ないし請求項３のいずれかに記載の半導体装置。 - 前記溝内において、前記基板と前記素子分離膜との間に設けられる下地膜をさらに備えており、
当該下地膜は、前記素子分離膜と同じ材料よりなり、かつ、不純物を含有しないか、または、前記素子分離膜の底部以下の不純物濃度の不純物を含有している、
ことを特徴とする請求項１ないし請求項４のいずれかに記載の半導体装置。 - （ａ）基板の表面内に溝を形成する工程と、
（ｂ）前記溝内に、不純物を含有した素子分離膜を充填する工程と、
（ｃ）前記工程（ｂ）の後に、前記素子分離膜の上部付近の不純物濃度を下げる工程とを、
備えることを特徴とする半導体装置の製造方法。 - 前記工程（ｃ）は、熱処理を施す工程である、
ことを特徴とする請求項６に記載の半導体装置の製造方法。 - 前記工程（ｃ）は、
１０００〜１１００℃で熱処理を施すことにより、前記不純物濃度を前記素子分離膜の底部から上部にかけて連続的に低くする工程である、
ことを特徴とする請求項７に記載の半導体装置の製造方法。 - 前記工程（ｃ）は、
９００〜１０００℃で熱処理を施すことにより、前記不純物濃度を前記素子分離膜の底部から所定の深さまでは一定とし、当該所定の深さから上部にかけて連続的に低くする工程である、
ことを特徴とする請求項７に記載の半導体装置の製造方法。 - （ｄ）前記工程（ｂ）の後に、前記素子分離膜の上部を平坦化する工程を、
さらに備え、
前記工程（ｃ）は、前記工程（ｄ）の後に施す、
ことを特徴とする請求項６ないし請求項９のいずれかに記載の半導体装置の製造方法。 - 前記工程（ｃ）は、前記素子分離膜の最終形状の整形が行われた後に施す、
ことを特徴とする請求項６ないし請求項１０のいずれかに記載の半導体装置の製造方法。 - （ｆ）基板の表面内に溝を形成する工程と、
（ｇ）原料ガス内に添加される不純物の濃度を変化させつつ、前記溝内に当該不純物を含有した素子分離膜を充填する工程とを、
備えることを特徴とする半導体装置の製造方法。 - 前記工程（ｇ）において、前記添加される不純物濃度の変化は、
前記素子分離膜の充填処理の初期段階から最終段階にかけて、連続的に濃度を低下させるものである、
ことを特徴とする請求項１２に記載の半導体装置の製造方法。 - 前記工程（ｇ）において、前記添加される不純物濃度の変化は、
前記素子分離膜の充填処理の初期段階から所定の中間段階にかけては濃度変化はなく、当該所定の中間段階から最終段階にかけて、連続的に濃度を低下させるものである、
ことを特徴とする請求項１２に記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002356682A JP2004193205A (ja) | 2002-12-09 | 2002-12-09 | 半導体装置および半導体装置の製造方法 |
| US10/453,590 US20040108524A1 (en) | 2002-12-09 | 2003-06-04 | Semiconductor device and method of manufacturing the same |
| TW092119936A TW200410317A (en) | 2002-12-09 | 2003-07-22 | Semiconductor device and method of manufacturing the same |
| KR1020030050235A KR20040050826A (ko) | 2002-12-09 | 2003-07-22 | 반도체 장치 및 반도체 장치의 제조 방법 |
| CNA031278590A CN1507031A (zh) | 2002-12-09 | 2003-08-12 | 半导体器件和半导体器件的制造方法 |
| DE10337061A DE10337061A1 (de) | 2002-12-09 | 2003-08-12 | Halbleiterbaugruppe und Herstellungsverfahren dafür |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002356682A JP2004193205A (ja) | 2002-12-09 | 2002-12-09 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004193205A true JP2004193205A (ja) | 2004-07-08 |
Family
ID=32463416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002356682A Pending JP2004193205A (ja) | 2002-12-09 | 2002-12-09 | 半導体装置および半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20040108524A1 (ja) |
| JP (1) | JP2004193205A (ja) |
| KR (1) | KR20040050826A (ja) |
| CN (1) | CN1507031A (ja) |
| DE (1) | DE10337061A1 (ja) |
| TW (1) | TW200410317A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073749A (ja) * | 2004-09-01 | 2006-03-16 | Ishikawajima Harima Heavy Ind Co Ltd | 半導体装置の製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265015B2 (en) * | 2005-06-30 | 2007-09-04 | Promos Technologies Inc. | Use of chlorine to fabricate trench dielectric in integrated circuits |
| JP2009076637A (ja) * | 2007-09-20 | 2009-04-09 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US8658486B2 (en) * | 2012-05-23 | 2014-02-25 | International Business Machines Corporation | Forming facet-less epitaxy with a cut mask |
| US20150048477A1 (en) * | 2013-08-16 | 2015-02-19 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3271453B2 (ja) * | 1994-12-28 | 2002-04-02 | 三菱電機株式会社 | 半導体装置における素子分離領域の形成方法 |
| US6069058A (en) * | 1997-05-14 | 2000-05-30 | United Semiconductor Corp. | Shallow trench isolation for semiconductor devices |
| JP3519589B2 (ja) * | 1997-12-24 | 2004-04-19 | 株式会社ルネサステクノロジ | 半導体集積回路の製造方法 |
| US6004864A (en) * | 1998-02-25 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Ion implant method for forming trench isolation for integrated circuit devices |
-
2002
- 2002-12-09 JP JP2002356682A patent/JP2004193205A/ja active Pending
-
2003
- 2003-06-04 US US10/453,590 patent/US20040108524A1/en not_active Abandoned
- 2003-07-22 TW TW092119936A patent/TW200410317A/zh unknown
- 2003-07-22 KR KR1020030050235A patent/KR20040050826A/ko not_active Application Discontinuation
- 2003-08-12 CN CNA031278590A patent/CN1507031A/zh active Pending
- 2003-08-12 DE DE10337061A patent/DE10337061A1/de not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073749A (ja) * | 2004-09-01 | 2006-03-16 | Ishikawajima Harima Heavy Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1507031A (zh) | 2004-06-23 |
| TW200410317A (en) | 2004-06-16 |
| KR20040050826A (ko) | 2004-06-17 |
| DE10337061A1 (de) | 2004-07-15 |
| US20040108524A1 (en) | 2004-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI644395B (zh) | Semiconductor device and method of manufacturing same | |
| US7682927B2 (en) | Method of manufacturing semiconductor device | |
| US6069058A (en) | Shallow trench isolation for semiconductor devices | |
| KR100307000B1 (ko) | 반도체 장치 및 그 제조 공정 | |
| US20030211713A1 (en) | Semiconductor device and method for manufacturing | |
| JPH02304947A (ja) | 半導体デバイスの製造方法 | |
| JP2009099909A (ja) | 半導体装置の製造方法 | |
| US10347626B2 (en) | High quality deep trench oxide | |
| JP5121102B2 (ja) | 半導体装置の製造方法 | |
| JPH0574927A (ja) | 半導体装置の製造方法 | |
| JP3877672B2 (ja) | 半導体装置の製造方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JP2004193205A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR19980081850A (ko) | 집적 회로와 그 제조 방법 | |
| JP2005353892A (ja) | 半導体基板、半導体装置及びその製造方法 | |
| US20030181014A1 (en) | Method of manufacturing semiconductor device with STI | |
| JP2004152851A (ja) | 半導体装置の製造方法 | |
| KR100501641B1 (ko) | 반도체 소자의 웰 형성방법 | |
| JP2007142311A (ja) | 半導体装置及びその製造方法 | |
| JP4549039B2 (ja) | 半導体集積回路の製造方法 | |
| KR100627552B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR101708292B1 (ko) | 반도체 장치 제조방법 | |
| JP2009182270A (ja) | 半導体装置及びその製造方法 | |
| JP2007165925A (ja) | 半導体装置の製造方法 | |
| JP2009283493A (ja) | 半導体装置の製造方法 |