JP4594280B2 - 偏向リソグラフィーのためのアライメントマークおよびその検出方法 - Google Patents

偏向リソグラフィーのためのアライメントマークおよびその検出方法 Download PDF

Info

Publication number
JP4594280B2
JP4594280B2 JP2006243001A JP2006243001A JP4594280B2 JP 4594280 B2 JP4594280 B2 JP 4594280B2 JP 2006243001 A JP2006243001 A JP 2006243001A JP 2006243001 A JP2006243001 A JP 2006243001A JP 4594280 B2 JP4594280 B2 JP 4594280B2
Authority
JP
Japan
Prior art keywords
elements
alignment
alignment mark
orientation direction
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006243001A
Other languages
English (en)
Other versions
JP2007073970A (ja
Inventor
アロイス，グットマン
サジャン，マロッキー
チャンドラセカール，サルマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2007073970A publication Critical patent/JP2007073970A/ja
Application granted granted Critical
Publication of JP4594280B2 publication Critical patent/JP4594280B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、集積回路の製造に関し、特に、偏向リソグラフィーを用いた集積回路の製造方法において使用されるマークおよびその検出方法に関するものである。
従来から、半導体ウエハ上での集積回路の製造方法については、高精度が一般に要求されている。従来では、外寸が、４５ｎｍおよびそれ未満となってきているので、僅かなアライメント（位置合わせ）のズレが、使用不可のウエハを生じる結果となる。集積回路は、一般に、複数の積層された各層の形成により製造されるので、上記各層の内の一層の位置のズレでも、動作不良の集積回路を生じるという結果になる。
アライメントのズレは、不適切にアライメント調整されたツールや、不適切にアライメント調製されたウエハなどの幾つかの原因から生じる。
不適切にアライメント調整されたツールとは、上記製造方法の工程にて使用されるツールであって、幾つかの参照部材に基づくアライメントがズレた、半導体ウエハのためのホルダや、光リソグラフィー装置のための光学システムである。上記参照部材は、上記製造方法における、工程または参照装置（高品質装置）において、他のツールとして使用されることもある。
不適切にアライメント調整されたウエハとは、ホルダや製造装置内に適切に挿入されていないウエハである。
誤ってアライメントされた上記ツールやウエハは、意図された位置と相違する位置に形成された集積回路部分や、適切の形成された集積回路部分と不適切に形成された集積回路の他の部分を含むといったエラーを結果として生じる。
アライメントマークが、ツールやウエハを光学的にアライメントするために例えば、露光用ツール等として使用される。例えば、ツールをアライメントすること、高精度なウエハを保持するための参照ツールが、アライメントされるツールのためのアライメント情報を提供するために使用される。ウエハをアライメントするために、上記ウエハ上にて、アライメントマーク類が、アライメント情報を提供するために使用される。
従来から提案されているアライメントマーク類が、機械的なシフトの誤差や、レンズ倍率の誤差を検出するために使用される。
しかしながら、従来技術の第一の問題点では、レンズ収差が、顕著なアライメントの誤差を生じ、従来技術がカバーするターゲット（アライメント対象物）は、レンズ収差の誤差を正確に捕捉できなかった点が挙げられる。
従来技術の第二の問題点は、従来から提案されているアライメントマーク類が、偏向を使用することについて、うまく利用できないことである。
本発明に係る好ましい各実施例は、偏向リソグラフィーを用いた集積回路の製造方法において使用されるアライメントマークおよびその検出方法を提供するものであり、上記各実施例によって、上記の各問題点は、一般的に解決されまたは回避され、技術的な利点が概略的に達成される。
本発明に係る好ましい実施例によれば、集積回路の製造方法において使用される、アライメントマークが提供される。上記アライメントマークは、基板上にて、第１オリエンテーション方向に沿って配置された、第一構成要素型を有する複数の各第１素子と、上記基板上にて、第２オリエンテーション方向に沿って配置された、第二構成要素型を有する複数の各第２素子とを含み、上記第１オリエンテーション方向と上記第２オリエンテーション方向とは互いに実質的に直交しており、互いに隣り合う各素子は、それぞれ、互いに異なる構成要素型であり、上記複数の各第１素子、および上記複数の各第２素子は、それぞれ、４つの各素子からなる各グループに分けて配置されており、４つの各素子からなるグループ毎に、上記複数の各第１素子からの２つの各素子、および上記複数の各第２素子からの２つの各素子を備え、上記４つの各素子からなる各グループは、垂直方向の各列にて配置されており、上記垂直方向の各列は、水平方向に並べられている。
本発明に係る好ましい他の実施例によれば、アライメントマークが提供される。上記アライメントマークは、基板上に並べられ、３つに分割された、第１部分、第２部分および第３部分を有し、上記第１部分および上記第３部分は、同一のオリエンテーション方向に配置された各素子を含み、上記第２部分は、上記第１部分および上記第３部分の各素子に対して直交するオリエンテーション方向の各素子を含み、上記第１部分、上記第２部分および上記第３部分は、全て同一のオリエンテーション方向の各サブ素子を含む。
本発明に係る好ましいさらに他の実施例によれば、ターゲット（アライメント対象物）上のアライメントマークを検出するための検出方法が提供される。上記検出方法は、上記ターゲットに光を照射する工程と、上記ターゲットからの光の画像を捕捉する工程と、上記アライメントマークの位置を決定するように上記画像データを処理する工程とを含む。上記アライメントマークは、第一構成要素型の、複数の各第１素子と、第二構成要素型の、複数の各第２素子とを含む。
本発明の好ましい一実施例の利点は、上記アライメントマークが、機械的なシフトの誤差や、レンズ倍率の誤差、レンズ収差の誤差に起因する、層の位置ズレを測定するために、集積回路の製造方法において使用できることである。
本発明の好ましい一実施例の他の利点は、上記アライメントマークが、製造のツール類やウエハ類のアライメントにために使用できることである。
本発明の好ましい一実施例のさらに他の利点は、上記アライメントマークが、水平方向と垂直方向の偏向の双方と共に使用され得ることである。このことは、アライメントマークの複数種の設計を要求するよりも、むしろ、アライメントマークについて、単一種の設計を使用できるので、アライメントマークの設計および使用を簡素化できる。
後述する本発明の詳細な説明が、より良く理解されるように、上述した、本発明の各特徴や各技術的に利点については、かなり広く概略的な説明となっている。本発明の請求項に主題を形成する、本発明の他の特徴や各利点については、本明細書にて後述されるであろう。
開示された技術思想や、特有の各実施例は、本発明の同じ目的を実行するために、他の構造や他の工程を設定したり、変更したりするための基礎として容易に利用できることは、当業者にとって自明なことである。添付された本請求項に記載の、本発明の精神と権利範囲から離れない範囲で、同等な構成については、当業者であれば容易に認識されるであろう。
本発明に係るアライメントマークは、第一構成要素型の、複数の各第１素子と、第二構成要素型の、複数の各第２素子とを含む。上記第一構成要素型は、第１オリエンテーション方向に沿って配置され、第二構成要素型は、第１オリエンテーション方向に対し直交する第２オリエンテーション方向に沿って配置されており、互いに隣り合う各素子は、互いに異なる構成要素型である構成である。
それゆえ、上記構成は、第１オリエンテーション方向と第２オリエンテーション方向とが互いに直交しており、互いに隣り合う各素子は、互いに異なる構成要素型であるので、機械的なシフトの誤差や、レンズ倍率の誤差、レンズ収差の誤差に起因する、層の位置ズレを測定することができる。
この結果、上記構成は、従来に対して、レンズ収差の誤差に起因する、層の位置ズレも検出できるため、半導体製造における、製造用ツール類や、半導体ウエハ類のアライメントを簡素化できるので、上記アライメント時間を短縮化できて、上記半導体の歩留りを維持しながら、上記半導体のコストを低減できるという効果を奏する。
本発明および本発明の各利点に関する、より一層完全な理解のために、本明細書に添付した各図面と共に後述する発明の詳細な説明に部材番号が付与されている。
本発明の好ましい各実施形態に係る製造方法および検出方法について以下にそれぞれ詳述する。本発明は、種々な各状況において実体化され得る、多くの応用可能な各技術思想を提供することが明らかであろう。後述された、特定された各実施形態は、本発明の製造方法および検出方法の特定の各方法を単に図示するものであって、本発明の権利範囲を限定するものではない。
本発明は、特定の状況での好ましい各実施形態に関して説明されている。上記特定の状況とは、偏向のリソグラフィーを利用する半導体の製造方法にであり、上記半導体の製造方法において使用するためのツールおよびウエハのアライメントを用いる半導体の製造方法である。本発明は、非偏向を利用するリソグラフィーを含む、他の半導体の製造方法にも応用できる。
図１ａ、図１ｂには、本発明の好ましい一実施例に基づく、Ｘ軸およびＹ軸でのアライメントを決定するための、各アライメントマークをそれぞれ示す平面図がそれぞれ示されている。Ｘ軸および／またはＹ軸でのアライメントの決定は、１または複数の各アライメントマークを含む対象物（ターゲット）上での、１軸または２軸に対応された各アライメントマークの検出を含む。
図１ａは、Ｘ軸でのアライメントを測定するためのアライメントマーク１００を示す。上記アライメントマーク１００は、第１の垂直方向構成要素１１０、および第２の垂直方向構成要素１２０といった複数の各垂直方向構成要素を含む。第１の垂直方向構成要素１１０は、サブ構成要素１１５といった、垂直方向（第１のオリエンテーション方向、第１偏向方向）に沿って延びる帯状の各サブ構成要素を含む。第２の垂直方向構成要素１２０は、サブ構成要素１２５といった、水平方向（第２のオリエンテーション方向、第２偏向方向）に沿って延びる帯状の各サブ構成要素を含む。
上記アライメントマーク１００は、第１の垂直方向構成要素１１０と、第２の垂直方向構成要素１２０とを、水平方向に沿って交互に入れ替えとなるパターンから形成されてもよい。上記アライメントマーク１００における、垂直方向の配置は、Ｘ軸でのアライメントの決定を補助するために使用される、さらなる情報を提供するものである。上記アライメントマーク１００は、少なくとも２つの互いに異なる各構成要素を含むことを必要としている。
図１ｂは、Ｙ軸でのアライメントを測定するためのアライメントマーク１５０を示す。上記アライメントマーク１５０は、第１の水平方向構成要素１６０、および第２の水平方向構成要素１７０といった複数の各水平方向構成要素を含む。第１の水平方向構成要素１６０は、サブ構成要素１６５といった、水平方向に沿って延びる帯状の各サブ構成要素を含む。第２の水平方向構成要素１７０は、サブ構成要素１７５といった、垂直方向に沿って延びる帯状の各サブ構成要素を含む。
上記アライメントマーク１５０は、第１の水平方向構成要素１６０と、第２の水平方向構成要素１７０とを、垂直方向に沿って交互に入れ替えとなるパターンから形成されてもよい。上記アライメントマーク１５０における、水平方向の配置は、Ｙ軸でのアライメントの決定を補助するために使用される、さらなる情報を提供するものである。上記アライメントマーク１５０は、少なくとも２つの互いに異なる各構成要素を含むことを必要としている。一つの構成要素は、垂直方向に沿って延びる各サブ構成要素を有し、他の構成要素は、水平方向に沿って延びる各サブ構成要素を有する。
上記各垂直方向構成要素および各水平方向構成要素の寸法については、上記各構成要素を生成するために使用される素材、上記各構成要素を生成するために使用される製造技術などといった各ファクターに応じて設定してもよい。例えば、上記アライメントマークが、４５ナノメートル寸法技術を特徴とする製造技術での多結晶素材からなるとき、上記各サブ構成要素の幅は、ほぼ６０ナノメータが好ましく、上記各サブ構成要素のピッチは、ほぼ１４０ナノメータが好ましい。その上、上記各構成要素は、ほぼ８マイクロメータの距離にて互いに離間していることが望ましい。
アライメントマークに含まれる情報量は、上記アライメントマークの各構成要素の複雑さに依存させてもよい。図１ａ、図１ｂに示されている上記各アライメントマーク１００、１５０は、比較的簡素なパターンを有している。より多くの情報を含むアライメントマーク類は、より大きな効果を生み出す。それは、上記アライメントマーク類が、使用され得るより小さく、より少なくでき、アライメントを決定するために必要とされる捕捉された画像量をより少なくできるからである。
図１ａ、図１ｂ（それらに続く各図）に示されている上記各アライメントマークは、フォトマスクを偏向を用いて照射することによって、半導体ウエハの一層（層状物）に形成され得る。水平方向に沿った偏向により照射されたとき、水平方向に沿った各サブ構成要素（例えばサブ構成要素１２５（図１ａ）といった）が、層状物を形成するために使用されるフォトレジスト層上にてパターン化される。パターニング後、上記層状物は、上記フォトレジスト層の非露光部分を洗浄、除去し、上記層状物上に構造物を堆積するなどの各操作により完了させることができる。上記アライメントマークは、上記層状物に続く各層の製造において、アライメントを決定するために使用されてもよい。
上記各アライメントマークは、水平方向に沿った偏向による単一の照射と、垂直方向に沿った偏向による単一の照射とを有する偏向の複数の各露光を用いて形成されてもよい。水平方向に沿った構造（垂直方向に沿った構造）と共に、水平方向に沿った偏向（垂直方向に沿った偏向）の使用は、ＴＥ分極や、Ｓ分極のようなものが参考となる。代わりに、水平方向に沿った偏向、および垂直方向に沿った偏向との双方を含む単一の露光を用いることもできる。水平方向に沿った偏向、および垂直方向に沿った偏向との双方を同時に使用する一技術は、四極の光照射のようなものが参考となる。水平方向に沿った偏向、および垂直方向に沿った偏向との双方を同時に露光する、他の照射方法も可能である。
図２ａ、図２ｂでは、本発明の好ましい一実施形態に係る、Ｘ軸およびＹ軸でのアライメントの測定に使用するための、各アライメントマークがそれぞれ図示されている。上記各アライメントマークは、図１ａ、図１ｂに示す各アライメントマークと比べて、より多くの情報を含んでいる。
図２ａには、アライメントマーク２００が示されている。上記アライメントマーク２００は、Ｘ軸でのアライメントに使用するための、垂直方向に沿って延びた各垂直方向構成要素を有している。各垂直方向構成要素としては、第１の垂直方向構成要素２１０や、第２の垂直方向構成要素２２０などが挙げられる。
上記垂直方向構成要素毎に、例えば、上記第１の垂直方向構成要素２１０は、サブ構成要素２１５およびサブ構成要素２１７といった各サブ構成要素を含んでいる。サブ構成要素２１５といった一サブ構成要素は、水平方向に沿って延びるものであってもよく、一方、サブ構成要素２１７といった、他のサブ構成要素は、垂直方向に沿って延びるものであってもよい。
上記アライメントマーク２００の構成要素毎は、交互に入れ替えられて配置された各サブ構成要素からなっていてもよい。上記構成要素毎は、交互に入れ替えられて配置された各サブ構成要素について、互いに異なる配置をそれぞれ有していてもよいし、互いに同一の配置をそれぞれ有していてもよいし、また互いに異なる配置と、互いに同一の配置との間でのどのような組み合わせでもよい。
図２ｂには、アライメントマーク２５０が示されている。上記アライメントマーク２５０は、Ｙ軸でのアライメントに使用するための、水平方向に沿って延びた各水平方向構成要素を有している。
各水平方向構成要素としては、第１の水平方向構成要素２６０や、第２の水平方向構成要素２７０などが挙げられる。上記水平方向構成要素毎に、例えば、上記第１の水平方向構成要素２６０は、サブ構成要素２６５およびサブ構成要素２６７といった各サブ構成要素を含んでいる。サブ構成要素２６５といった一サブ構成要素は、垂直方向に沿って延びるものであってもよく、一方、サブ構成要素２６７といった、他のサブ構成要素は、水平方向に沿って延びるものであってもよい。
上記アライメントマーク２５０の構成要素毎は、交互に入れ替えられて配置された各サブ構成要素からなっていてもよい。上記構成要素毎は、交互に入れ替えられて配置された各サブ構成要素について、互いに異なる配置をそれぞれ有していてもよいし、互いに同一の配置をそれぞれ有していてもよいし、また互いに異なる配置と、互いに同一の配置との間でのどのような組み合わせでもよい。
図３ａ、図３ｂでは、本発明の好ましい一実施形態に係る、Ｘ軸およびＹ軸でのアライメントの測定に使用するための、各アライメントマークがそれぞれ図示されている。上記各アライメントマークは、図２ａ、図２ｂに示す各アライメントマークと比べて、より多くの情報を含んでいる。
図３ａには、アライメントマーク３００が示されている。上記アライメントマーク３００は、Ｘ軸でのアライメントに使用するための、垂直方向に沿って延びた各垂直方向構成要素を有している。各垂直方向構成要素としては、垂直方向構成要素３１０などが挙げられる。
上記垂直方向構成要素毎に、例えば、上記垂直方向構成要素３１０は、サブ構成要素３１５の複数の各コピー（互いに同一な各パターン）を含んでいる。次に、上記サブ構成要素３１５は、個々の各領域３１６、３１７、３１８、３１９を含んでいる。上記個々の各領域の各サブ構成要素は、それらの隣り合う各領域において、互いに異なる方向に沿って延びている。例えば、領域３１６と領域３１８とは、垂直方向に沿って延びている一方、領域３１７と領域３１９とは、水平方向に沿って延びるものである。サブ領域３１７内に４つの各領域が配置された例を図示したが、本発明の精神または権利範囲を変更すること無しに、異なる数の各領域を配置することができる。
図３ｂには、アライメントマーク３５０が示されている。上記アライメントマーク３５０は、Ｙ軸でのアライメントに使用するための、水平方向に沿って延びた各水平方向構成要素を有している。
各水平方向構成要素としては、水平方向構成要素３６０などが挙げられる。上記水平方向構成要素毎に、例えば、上記水平方向構成要素３６０は、サブ構成要素３１５の複数の各コピーを含んでいる。
次に、上記サブ構成要素３１５は、個々の各領域３１６、３１７、３１８、３１９を含んでいる。上記個々の各領域の各サブ構成要素は、それらの隣り合う各領域において、互いに異なる方向に沿って延びている。例えば、領域３１６と領域３１８とは、垂直方向に沿って延びている一方、領域３１７と領域３１９とは、水平方向に沿って延びるものである。
各図１ａ、１ｂ、２ａ、２ｂ、３ａ、３ｂにそれぞれ示された上記各アライメントマークは、それぞれ、Ｘ軸およびＹ軸のアライメントを個々に決定するための別々の各工程において使用され得る。Ｘ軸およびＹ軸の双方にてアライメントを決定するために、２つの別々の各工程が必要とされてもよい。
高密度で低コストの集積回路の製造方法では、生産時間を増加させるために、準備期間を最小化することが望ましい。それらの状況下において、単一の工程によりＸ軸およびＹ軸の双方にてアライメントを決定させるために、単一のアライメントマークを用いることが望ましい。単一の工程の使用は、準備期間を大幅に減少させることができる。特に、アライメントマークの画像データの捕捉に長時間必要な場合は、上記減少が顕著である。
図４ａないし図４ｃは、本発明の好ましい一実施例に基づく、単一の操作にて、Ｘ軸およびＹ軸の双方でのアライメントの測定に使用するための、各アライメントマークを図示するものである。
図４ａは、アライメントマーク４００を図示するものである。上記アライメントマーク４００は、単一の操作にて、Ｘ軸およびＹ軸の双方でのアライメントの測定に使用され得る物である。上記単一の操作は、画像の捕捉と、上記画像のデータを演算処理することとを含むことができる。
上記アライメントマーク４００は、第１の垂直方向構成要素４０５、および第２の垂直方向構成要素４１０といった複数の各垂直方向構成要素を含む第１部分４０１を備えている。第１の垂直方向構成要素４０５は、サブ構成要素４０７といった、水平方向に沿って延びる帯状の各サブ構成要素からなっていてもよい。一方、第２の垂直方向構成要素４１０は、サブ構成要素４１２といった、垂直方向に沿って延びる帯状の各サブ構成要素からなっていてもよい。
上記アライメントマーク４００の第１部分４０１は、水平方向に沿って延びる各サブ構成要素を有する一構成要素（例えば、第１の垂直方向構成要素４０５）と、垂直方向に沿って延びる各サブ構成要素を有する他の構成要素（例えば、第２の垂直方向構成要素４１０）というように、少なくとも２つの各構成要素を含むことを必要としている。もし、第１部分４０１が、２を超える数の各構成要素を含む場合、上記各構成要素は、サブ構成要素が交互に入れ替わって配置された方向に沿って配置される必要がある。
代わりに、同様なサブ構成要素の配置方向を備えた各構成要素が、それらが互いに隣り合うように配置されてもよい。さらに、他の好ましい実施形態では、上記各構成要素は、ランダムの配置に、または擬似ランダムの配置にて構築されていてもよい。
上記アライメントマーク４００は、また、第２部分４０２を含んでもよい。第２部分４０２は、第１の水平方向構成要素４１５、および第２の水平方向構成要素４２０といった複数の各水平方向構成要素を含む。第１の水平方向構成要素４１５は、サブ構成要素４１７といった、水平方向に沿って延びる帯状の各サブ構成要素を含む。第２の水平方向構成要素４２０は、サブ構成要素４２２といった、垂直方向に沿って延びる帯状の各サブ構成要素を含む。
上記アライメントマーク４００の第２部分４０２は、水平方向に沿って延びる各サブ構成要素を有する一構成要素（例えば、第１の水平方向構成要素４１５）と、垂直方向に沿って延びる各サブ構成要素を有する他の構成要素（例えば、第２の水平方向構成要素４２０）というように、少なくとも２つの各構成要素を含むことを必要としている。もし、第２部分４０２が、２を超える数の各構成要素を含む場合、上記各構成要素は、サブ構成要素が交互に入れ替わって配置された方向に沿って配置される必要がある。
代わりに、同様なサブ構成要素の配置方向を備えた各構成要素が、それらが互いに隣り合うように配置されてもよい。さらに、他の好ましい実施形態では、上記各構成要素は、ランダムの配置に、または擬似ランダムの配置にて構築されていてもよい。
上記アライメントマーク４００は、また、第３部分４０３を含んでもよい。本発明の好ましい実施形態によれば、第３部分４０３は、上記第１部分４０１と同様に、複数の各垂直方向構成要素を含む。上記第３部分４０３は、上記第１部分４０１と同様の数の各構成要素を有し、同様な配置により構築されている。
代わりに、上記第３部分４０３は、上記第１部分４０１と異なる数の各構成要素を有し、上記第３部分４０３の各構成要素を、上記第１部分４０１と異なるように配置することも可能である。図４ａでは、上記アライメントマーク４００は、各水平方向構成要素を備えた第２部分４０２を、第１部分４０１および第３部分４０３（両者とも各垂直方向構成要素を備える）の間に位置させて有するように図示されている。
代替のアライメントマークとして、各垂直方向構成要素を備えた第２部分を、第１部分および第３部分の間に位置させて有したアライメントマークであってもよい。上記第１部分および第３部分の両者とも各水平方向構成要素をそれぞれ備える。
本発明のさらに他の好ましい実施形態では、アライメントマークは、各水平方向構成要素を備えた部分と、各垂直方向構成要素を備えた部分との２つの各部分のみを有するものであってもよい。
図４ｂは、アライメントマーク４３０を図示するものである。上記アライメントマーク４３０は、単一の操作にて、Ｘ軸およびＹ軸の双方でのアライメントの測定に使用され得るものである。上記アライメントマーク４３０は、垂直方向構成要素４３５といった複数の各垂直方向構成要素を含む第１部分４３１を備えている。
上記垂直方向構成要素４３５は、第１のサブ構成要素４３７および第２のサブ構成要素４３８といった複数の各サブ構成要素を順番に交互に含んでいる。第１のサブ構成要素４３７は、水平方向に沿って延びるものであってもよく、一方、第２のサブ構成要素４３８は、垂直方向に沿って延びるものであってもよい。
上記垂直方向構成要素４３５の複数の各サブ構成要素は、図４ｂに示すように、交互に配置されていてもよい。上記第１部分４３１では、３つの各垂直方向構成要素を備えたことが図示されているが、上記アライメントマーク４３０の各実施形態では、異なる数、例えば１つ、２つ、４つなどの垂直方向構成要素を備えることも可能である。
その上、上記垂直方向構成要素毎の、複数の各サブ構成要素の配置は、互いに同一であってもよく、また、上記第１部分４３１の上記垂直方向構成要素毎に互いに異なる配置をそれぞれ有していてもよい。
上記アライメントマーク４３０は、また、第２部分４３２を含んでいる。上記第２部分４３２は、水平方向構成要素４４０といった複数の各水平方向構成要素を含む。上記水平方向構成要素４４０は、第１のサブ構成要素４４２および第２のサブ構成要素４４３といった複数の各サブ構成要素を含んでいる。上記第１のサブ構成要素４４２は、垂直方向に沿って延びるものである。上記第２のサブ構成要素４４３は、水平方向に沿って延びるものである。
上記水平方向構成要素４４０の複数の各サブ構成要素は、図４ｂに示すように、交互に配置されていてもよい。上記第２部分４３２では、５つの各水平方向構成要素を備えたことが図示されているが、上記アライメントマーク４３０の各実施形態では、異なる数、例えば１つ、２つ、３つ、４つなどの数の水平方向構成要素を備えることも可能である。
上記アライメントマーク４３０は、また、第３部分４３３を含んでもよい。本発明の好ましい実施形態によれば、第３部分４３３は、上記第１部分４３１と同様の配向方向の各構成要素を含むことができる。上記第３部分４３３の各構成要素は互いに同一の方向に配置されていてもよいが、上記第３部分４３３は、必ずしも、上記第１部分４３１と同様の数の各構成要素を有する必要がなく、同様な配置により構築されている必要もない。
図４ｂでは、上記アライメントマーク４３０は、各水平方向構成要素を備えた第２部分４３２を、各垂直方向構成要素を備えた第１部分４３１および第３部分４３３の間に位置させて有するように図示されている。
しかしながら、第２部分４３２を、各垂直方向構成要素を備えたものにできる一方、第１部分４３１および第３部分４３３を、各水平方向構成要素を備えたものにできる。さらに、上記３つの各部分（第１部分４３１、第２部分４３２および第３部分４３３）毎に、異なる数の構成要素や、異なるサブ構成要素の配置を有していてもよい。
図４ｃは、アライメントマーク４５０を図示するものである。上記アライメントマーク４５０は、垂直方向構成要素４５５といった、複数の各垂直方向構成要素を含む第１部分４５１を含んでいる。
上記垂直方向構成要素４５５は、サブ構成要素４５７の複数の各コピー（互いに同一な各パターン）を含んでいる。次に、上記サブ構成要素４５７は、個々の各領域４５８、４５９、４６０、４６１を含んでいる。領域４５８と領域４６０とは、垂直方向に沿って延びている一方、領域４５９と領域４６１とは、水平方向に沿って延びるものである。図４ｃでは、同一数の各サブ領域４５７を有するように示したが、第１部分４５１内の各垂直方向構成要素毎に互いに異なる数の各サブ領域４５７を有するように、第１部分４５１を形成することも可能である
上記アライメントマーク４５０は、また、第２部分４５２を含んでいる。上記第２部分４５２は、水平方向構成要素４６５といった複数の各水平方向構成要素を含む。上記アライメントマーク４５０の第１部分４５１の各垂直方向構成要素と同様に、上記第２部分における、水平方向構成要素４６４といった各水平方向構成要素は、サブ構成要素４５７の複数の各コピー（互いに同一な各パターン）を含んでいる。
さらに、上記アライメントマーク４５０は、第１部分と同様な、各垂直方向構成要素を含む第３部分４５３を備えている。上記第３部分４５３は、上記第１部分４５１と同様な数の各垂直方向構成要素を含んでいてもよいし、異なる数の各垂直方向構成要素を有していていてもよい。
図４ｃでは、上記アライメントマーク４５０は、各水平方向構成要素を備えた第２部分４５２を、各垂直方向構成要素をそれぞれ備えた第１部分４５１および第３部分４５３の間に位置させて有するように図示されている。
しかしながら、第２部分４５２を、各垂直方向構成要素を備えたものにできる一方、第１部分４５１および第３部分４５３を、各水平方向構成要素を備えたものにできる。さらに、上記３つの各部分（第１部分４５１、第２部分４５２および第３部分４５３）毎に、異なる数の各構成要素を有していてもよい。
ウエハ類やツール類の適切なアライメントは、集積回路類の適切な製造に対して重要です。しかしながら、半導体類やウエハ状の各層の形成に関わる一般的に必要な期間が極めて大きいので、個々の各ウエハのアライメントに充てて利用できる時間は多くない。上記各ウエハのアライメントに充てられる時間は、結果として得られる製品の歩留りを増大化するが、その歩留りの増加は、製造される集積回路の全体としての生産量の減少という犠牲により達成される。
半導体の製造に使用されるツール類は、この上なく極めて精度が高いものであり、かつ正確な較正や配置を要求するものである。上記ツール類は、それらを最良の状態に維持するためには、周期的にしか、較正、配置される必要があるので、製造される各集積回路の生産量に対し悪影響を与えないで、上記ツール類の仕事を実行するために、より多くの時間が費やされることになる。偏向リソグラフィーにおいて、水平方向の偏向成分、および垂直方向の偏向成分とが、別々に画像化されるので、ツールの較正（アライメントなど）はさらに重要である。別々の水平方向および垂直方向の各偏向成分に対するアライメントマーク類は、アライメント工程での必要な精度上昇を提供できる。
図５ａ、図５ｂでは、別々の水平方向および垂直方向の各偏向成分に対するアライメントマーク類を図示している。本発明の好ましい実施形態に係る、上記アライメントマーク類は、製造ツール類のアライメントのために使用できる。図５ａ、図５ｂに示される上記アライメントマーク類は、単一の操作にて、Ｘ軸およびＹ軸の双方でのアライメントの決定するために使用され得るものである。
図５ａに示されるアライメントマーク５００は、ツール類やウエハ類のアライメントにおいて使用されるためのものである。上記アライメントマーク５００は、ウエハ類、製造用ツール類などの位置合わせのために使用され得る。
しかしながら、上記アライメントマーク５００は、アライメントにおいて、より高精度を達成するためにアライメント工程の時間に費やす時間を長くできれば、製造用ツール類アライメントのために理想的に好適な精度の程度を提供できるものである。
上記アライメントマーク５００は、複数の各部分（図４ａないし図４ｃに示されたアライメントマークと同様に）を含んでいる。複数の各部分は、アライメントのターゲットに対する、互いに異なる各軸に沿った特定的なアライメントに使用され得る。
例えば、第１部分５０１は、垂直方向構成要素５０５といった複数の各垂直方向構成要素を含む。上記垂直方向構成要素５０５は、サブ構成要素５０７といった、各垂直方向サブ構成要素から形成されている。
第２部分５０２は、水平方向構成要素５１０といった複数の各水平方向構成要素を含む。上記水平方向構成要素５１０は、サブ構成要素５１２といった、各垂直方向サブ構成要素から形成されている。最後に、第３部分５０３は、上記第１部分と同様な、各垂直方向構成要素から形成されている。
上記アライメントマーク５００内の全ての各構成要素は、各垂直方向サブ構成要素により形成されている。上記各垂直方向サブ構成要素は、垂直方向の偏向によりフォトレジスト層上にてパターン化されて形成されたものである。
第１部分５０１、第２部分５０２および第３部分５０３内の各構成要素の配向方向には、本発明の精神と権利範囲を逸脱しない範囲にて入れ替えることが可能である。
図５ｂに示されるアライメントマーク５５０は、ツール類やウエハ類のアライメントにおいて使用されるためのものである。上記アライメントマーク５００（図５ａ）と同様に、上記アライメントマーク５５０は、３つの各部分に分けることができる。
第１部分５５１は、垂直方向構成要素５５５といった複数の各垂直方向構成要素を含む。第２部分５５２は、水平方向構成要素５６０といった複数の各水平方向構成要素を含む。第３部分５５３は、上記第１部分と同様に、各垂直方向構成要素を含む。
しかしながら、上記アライメントマーク５００の各構成要素が、各垂直方向サブ構成要素により形成されていたが、上記アライメントマーク５５０の各構成要素は、例えば、サブ構成要素５５７やサブ構成要素５６２といった、各水平方向サブ構成要素により形成されている。
各アライメントマークのペアでの使用は、製造用ツール類および／またはウエハ類のＸ軸およびＹ軸の双方の各方向に沿ったアライメントの決定を可能にする。一方の配向方向（水平方向または素直方向）を有する各構成要素の使用は、アライメントを決定するために使用され得るアライメント情報量を大きく提供できる。双方の各配向方向（水平方向および素直方向の双方）を有する各構成要素が使用されるとき、アライメントマークに存在するアライメント情報量は、一方の配向方向を有する各構成要素をで、ほぼ同一サイズのアライメントマークのアライメント情報量の、ほぼ１．５倍である。
アライメントマーク類の画像の捕捉については、幾つかの異なる方法にて得ることができる。アライメントマーク類の画像の捕捉のための第１の方法は、画像ベースシステム（画像の光強度ベースシステムと一般には記述されている）を使用することである。画像ベースシステムでは、電荷結合素子（ＣＣＤ）といった画像センサが、単一の操作にて、上記アライメントマーク類の画像を捕捉する。このような捕捉は、カメラにより写真を取る場合と同様である。各図１ａ、１ｂ、２ａ、２ｂ、３ａ、３ｂ、４ａ、４ｂ、４ｃ、５ａ、５ｂにて説明された上記各アライメントマークは、種々な画像ベースシステム類にてそれぞれ使用され得る。
アライメントマーク類の画像の捕捉のための第２の方法は、上記アライメントマーク類を横切るように走査して、上記アライメントマーク類からの回折された光を捕捉することである（回折光ベースシステムと一般に記述されている）。上記回折光ベースシステムでは、例えば、レーザにより、上記アライメントマーク類を含む表面を横切るように走査し、センサによって、上記表面からの回折された光を捕捉することができる。上記回折光ベースシステムにて使用される上記アライメントマーク類は、アライメントの性能を最適化するために、画像ベースシステムにて使用されるアライメントマーク類に対して異なっていてもよい。
図６ａないし図６ｃは、それぞれ、偏向リソグラフィーでの回折光ベースのアライメントシステムにて使用される、本発明の好ましい実施形態に基づくアライメントマーク類を示している。
図６ａには、回折光ベースのアライメントシステムを使用して、Ｘ軸のアライメントを決定するためのアライメントマーク６００が示されている。上記アライメントマーク６００は、垂直方向構成要素６０５といった各垂直方向構成要素を有している。垂直方向構成要素毎は、水平方向の配向または垂直方向の配向の各サブ構成要素から形成されている。例えば、サブ構成要素６０７は、垂直方向の配向を有し、サブ構成要素６０８は、水平方向の配向を有している。図６ａでは、サブ構成要素の配向方向について、特定の配置を示したが、本発明の精神または権利範囲を阻害しない範囲内にて上記サブ構成要素の配向方向を変更できる。
本発明の好ましい実施形態によれば、上記各構成要素や各サブ構成要素のピッチや幅は、上記アライメントマーク６００を形成するための素材や設計ルールに近い値に維持すべきである。例えば、もし、多結晶シリコンなどの多結晶素材が、４５ナノメータの製造プロセスにて、上記アライメントマーク６００の形成のために使用されるときには、上記各サブ構成要素の線幅は、約６０ナノメータにできる一方、ピッチは、約１４０ナノメータにできる。異なる向きの互いに隣り合う上記各サブ構成要素の間のピッチは、約８マイクロメータとすべきであり、一方、互いに隣り合う各垂直方向構成要素の間の距離は、約２０マイクロメータとすべきである。
図６ｂには、回折光ベースのアライメントシステムを使用して、Ｙ軸のアライメントを決定するためのアライメントマーク６２０が示されている。上記アライメントマーク６２０は、水平方向構成要素６２５といった各水平方向構成要素を有している。水平方向構成要素毎は、水平方向の配向（サブ構成要素６２７など）または垂直方向（サブ構成要素６２８など）の配向の各サブ構成要素から形成されている。図６ｂに示すように、各サブ構成要素は、それらの配向方向が、一つの水平方向構成要素内にて交互に入れ替わって配置されている。しかしながら、他の各サブ構成要素の配置についても可能である。例えば、同一の配向方向の各サブ構成要素を、ペアとすることができる。
図６ｃでは、回折光ベースのアライメントシステムを使用して、Ｘ軸およびＹ軸のアライメントを決定するためのアライメントマーク６４０が示されている。上記アライメントマーク６４０は、垂直方向構成要素６４５といった各垂直方向構成要素を有している。垂直方向構成要素毎は、サブ構成要素６４７の繰り返された各コピーから形成されている。
上記サブ構成要素６４７は、個々に配向された各領域を含んでいる。上記各領域としては、例えば、領域６４８、領域６４９、領域６５０および領域６５１である。領域６４８、および領域６５０は、垂直方向に配向されている。領域６４９、および領域６５１は、水平方向に配向されている。
本発明の好ましい実施形態によれば、上記アライメントマーク６４０は、その大きさが、上記アライメントマーク６４０を形成するための素材や設計ルールに対し、可能なかぎり近い値に維持されるように設定される。例えば、もし、多結晶シリコンなどの多結晶素材を４５ナノメータの製造プロセスにて、上記アライメントマーク６００の形成のために使用されるためには、上記各サブ構成要素の線幅は、約６０ナノメータにできる一方、ピッチは、約１４０ナノメータにできる。
図７ａないし図７ｃでは、本発明の好ましい実施形態に基づく、アライメントマーク類の使用のための各手順が図示されている。図７ａに示されるフローチャートは、製造用ツール類、半導体ウエハ類などを位置合わせするためのアライメントマーク類の使用のための手順７００が示されている。上記手順７００は、製造用ツール類を制御したり、半導体ウエハ類を位置合わせしたりなどを担う製造制御装置によって実行されるものであってもよい。
代わりに、上記手順７００は、製造用ツール類、半導体ウエハ類などの位置合わせにおいて生じる、各イベント（行事）をそれらの順番にて記述した、例えばソフトウエアであってもよい。
図７ａでは、上記手順７００でのアライメント操作を実行するために必要な上記操作の前に実行される各行事や各操作については図示されていない。それら前に実行される各行事や各操作は、半導体ウエハをホルダに載置し、ウエハ用層のフォトマスクを所定位置に配置し、製造装置に電源を入れるなどのことを含むが、それらに限定されない。
製造用ツール類、半導体ウエハ類、またはウエハ上層の位置合わせが必要となったとき直ちに、ターゲット（半導体ウエハなど）の走査（または、画像化）が、光（非偏向でも偏向でもよい）によって提供される光照射が実行されることにより、アライメントマークの存在を発見するために実行される（ブロック７５０）。
上記ターゲットへの光照射は、上記ターゲットの全体に対し光照射した後、ＣＣＤ等といった光学センサにより、上記ターゲットの画像を捕捉する。このような画像の捕捉は、上記ターゲットを写真にとることに似ている。
代わりに、上記ターゲットの第１部分を、上記光源により光照射し、光学センサにより画像を捕捉することもできる。上記ターゲットの第１部分の画像を捕捉した後、直ちに上記アライメントマークを含む第２部分に対して光照射し、第２画像を捕捉することも可能である。このことを繰り返して、上記ターゲットの全体に対し、順次、光照射し、それら各光照射部分に対応する各画像の捕捉を完了する。
このような捕捉は、光学スキャナにより、上記ターゲットを横切るように光源を移動して、上記ターゲットを、順次、走査し、上記ターゲットの各光照射部分の各画像を光学センサにより捕捉することに類似している。
上記ターゲットの各画像を捕捉するための、異なる各技術について、それぞれ後述されている。
光照射されたターゲットの各画像が捕捉された後、上記捕捉された画像データは、上記アライメントマークを検出することによって、製造用ツール類、半導体ウエハ類、またはウエハ上の層の位置合わせを決定するために処理される（ブロック７１０）。上記データ処理は、上記アライメントマークを検出するために使用される（ブロック７１５）。
もし、上記アライメントマークが検出できないときには、上記ターゲットの画像捕捉を繰り返す。このような画像捕捉の繰り返しのとき、異なる光や、上記処理のための各パラメータの異なるセットを用いてもよい。
一方、上記アライメントマークを検出したときには、上記アライメントマークに対して、上記ツール類、半導体ウエハ類などを位置合わせすることが可能となる。
上記アライメントマークの設定に応じて、上記手順７００を用いて実行されるアライメント工程は、一軸（Ｘ軸またはＹ軸の何れか一方）のためのアライメント情報を提供できるものであってもよい。
もし、Ｘ軸およびＹ軸の双方の各軸方向に沿ったアライメントが希望されるときには、第１のアライメント工程では提供できないアライメント情報のための軸のためのアライメント情報を提供する他のアライメントマークにより、アライメント工程を繰り返す必要が有る場合がある。もし、用いたアライメントマークが、双方の各軸方向のアライメント情報を提供できるときには、上記アライメント工程は一度しか必要としない場合もある。
図７ｂには、光強度ベースのアライメント処理と一般に記述されている、光（偏向または非偏向）により照射されたターゲットの各画像を捕捉するための技術についての、より詳しい説明が示されている。図７ｂに示された技術は、図７ａに示されたブロック７０５の実施態様であってもよい。上記ターゲットは、最初に、その全体を光によって照射され（ブロック７４０）、その後、画像センサが上記ターゲットからの反射光を捕捉する（ブロック７４２）。正確なアライメント情報を得るために、２以上の各アライメントマークを使用することが必要なときがある。
図７ｃでは、回折光ベースのアライメント処理として一般に記述されている、レーザ光により光照射されるターゲットの各画像を捕捉するための技術について、詳細に説明されている。
図７ｃに示される技術では、図７ａに示されたブロック７０５の他の実施態様であってもよい。上記ターゲットの第１部分が、最初に、光源によって光照射され（ブロック７５０）、その後、画像センサが、上記ターゲットの第１部分からの回折された光を捕捉する（ブロック７５２）。上記画像を捕捉した（ブロック７５２）後、上記光源は、上記ターゲットの第２部分が光照射されるように移動され（ブロック７５４）、上記ターゲットの第２部分の画像が捕捉される（ブロック７５２）。上記光源は、上記ターゲットの全てが光照射されるまで、上記ターゲット上を移動され、上記ターゲットの各部の画像がそれぞれ捕捉される。繰り返しますが、正確なアライメント情報を得るために、２以上の各アライメントマークを使用することが必要なときがある。
本発明と、その各利点については詳細に説明されているが、添付された本願の各請求項により規定される本発明の精神と権利範囲から逸脱しない範囲にて、本発明は、本願明細書において、種々な、変更、置換および変形が可能なことについては理解されるべきである。
その上、本願発明の権利範囲は、本願明細書に記載された、工程、装置、製造、それらの組み合わせ、手段、各方法および各ステップにより限定されることについて意図されていない。当業者にとって、本発明の開示から容易に明らかとなる、工程、装置、製造、それらの組み合わせ、手段、各方法および各ステップが、それらが今存在していても、後に発展されたものであっても、本願明細書に記載された各実施形態に対応して実質的に同一の機能を発現し、または実質的に同一の結果を達成できるのであれば、本発明に基づき、本発明に対し利用できるものである。したがって、本願の添付された各請求項の各発明は、上述した工程、装置、製造、それらの組み合わせ、手段、各方法および各ステップを、上記各発明の権利範囲内に包含することが意図されている。
本発明の偏向リソグラフィーのためのアライメントマークおよびその検出方法は、半導体製造における、製造用ツール類や、半導体ウエハ類のアライメントを簡素化できるので、上記アライメント時間を短縮化でき、上記半導体の歩留りを維持しながら、上記半導体のコストを低減できることによって、半導体の製造分野に好適に利用できる。
本発明の好ましい一実施例に基づく、Ｘ軸のアライメントの測定に使用するための、各アライメントマークの平面図である。 本発明の好ましい一実施例に基づく、Ｙ軸のアライメントの測定に使用するための、各アライメントマークの平面図である。 本発明の好ましい一実施例に基づく、Ｘ軸のアライメントの測定に使用するための、他の各アライメントマークの平面図である。 本発明の好ましい一実施例に基づく、Ｙ軸のアライメントの測定に使用するための、他の各アライメントマークの平面図である。 本発明の好ましい一実施例に基づく、Ｘ軸のアライメントの測定に使用するための、さらに他の各アライメントマークの平面図である。 本発明の好ましい一実施例に基づく、Ｙ軸のアライメントの測定に使用するための、さらに他の各アライメントマークの平面図である。 本発明の好ましい一実施例に基づく、単一の操作にて、Ｘ軸およびＹ軸の双方でのアライメントの測定に使用するための、組み合わせの各アライメントマークの平面図である。 本発明の好ましい一実施例に基づく、単一の操作にて、Ｘ軸およびＹ軸の双方でのアライメントの測定に使用するための、他の組み合わせの各アライメントマークの平面図である。 本発明の好ましい一実施例に基づく、単一の操作にて、Ｘ軸およびＹ軸の双方でのアライメントの測定に使用するための、さらに他の組み合わせの各アライメントマークの平面図である。 本発明の好ましい一実施例に基づく、単一の操作にて、Ｘ軸およびＹ軸の双方でのアライメントの測定に使用するための、さらに他の組み合わせの各アライメントマークの平面図である。 本発明の好ましい一実施例に基づく、単一の操作にて、Ｘ軸およびＹ軸の双方でのアライメントの測定に使用するための、さらに他の組み合わせの各アライメントマークの平面図である。 本発明の好ましい一実施例に基づく、回折を基礎とするアライメントシステムでの単一の操作にて、Ｘ軸およびＹ軸の双方でのアライメントの測定に使用するための、さらに他の組み合わせの各アライメントマークの平面図である。 本発明の好ましい一実施例に基づく、回折を基礎とするアライメントシステムでの単一の操作にて、Ｘ軸およびＹ軸の双方でのアライメントの測定に使用するための、さらに他の組み合わせの各アライメントマークの平面図である。 本発明の好ましい一実施例に基づく、回折を基礎とするアライメントシステムでの単一の操作にて、Ｘ軸およびＹ軸の双方でのアライメントの測定に使用するための、さらに他の組み合わせの各アライメントマークの平面図である。 本発明の好ましい一実施例に基づく、アライメントの各工程の手順を示すフローチャートである。 本発明の好ましい一実施例に基づく、アライメントの各工程の手順を示す他のフローチャートである。 本発明の好ましい一実施例に基づく、アライメントの各工程の手順を示すさらに他のフローチャートである。
符号の説明
１００ アライメントマーク
１１０ 第１の垂直方向構成要素（第１素子）
１２０ 第２の垂直方向構成要素（第２素子）
１１５ 垂直方向（第１オリエンテーション方向）のサブ構成要素（第一構成要素型）
１２０ 水平方向（第２オリエンテーション方向）のサブ構成要素（第二構成要素型）

Claims (12)

  1. 基板上にて、第１オリエンテーション方向に沿って配置された、第一構成要素型を有する複数の各第１素子と、
    上記基板上にて、第２オリエンテーション方向に沿って配置された、第二構成要素型を有する複数の各第２素子とを含み、
    上記第１オリエンテーション方向と上記第２オリエンテーション方向とは互いに実質的に直交しており、
    互いに隣り合う各素子は、それぞれ、互いに異なる構成要素型であり、
    上記複数の各第１素子、および上記複数の各第２素子は、それぞれ、４つの各素子からなる各グループに分けて配置されており、
    ４つの各素子からなるグループ毎に、上記複数の各第１素子からの２つの各素子、および上記複数の各第２素子からの２つの各素子を備え、
    上記４つの各素子からなる各グループは、垂直方向の各列にて配置されており、
    上記垂直方向の各列は、水平方向に並べられている、集積回路製造に使用するためのアライメントマーク。
  2. 基板上にて、第１オリエンテーション方向に沿って配置された、第一構成要素型を有する複数の各第１素子と、
    上記基板上にて、第２オリエンテーション方向に沿って配置された、第二構成要素型を有する複数の各第２素子とを含み、
    上記第１オリエンテーション方向と上記第２オリエンテーション方向とは互いに実質的に直交しており、
    互いに隣り合う各素子は、それぞれ、互いに異なる構成要素型であり、
    上記複数の各第１素子、および上記複数の各第２素子は、それぞれ、４つの各素子からなる各グループに分けて配置されており、
    ４つの各素子からなるグループ毎に、上記複数の各第１素子からの２つの各素子、および上記複数の各第２素子からの２つの各素子を備え、
    上記４つの各素子からなる各グループは、水平方向の各行にて配置されており、
    上記水平方向の各行は、垂直方向に並べられている、集積回路製造に使用するためのアライメントマーク。
  3. 基板上にて、第１オリエンテーション方向に沿って配置された、第一構成要素型を有する複数の各第１素子と、
    上記基板上にて、第２オリエンテーション方向に沿って配置された、第二構成要素型を有する複数の各第２素子とを含み、
    上記第１オリエンテーション方向と上記第２オリエンテーション方向とは互いに実質的に直交しており、
    互いに隣り合う各素子は、それぞれ、互いに異なる構成要素型であり、
    ３つに分割された、第１部分、第２部分および第３部分を有し、
    上記第１部分は、上記第３部分と同一のオリエンテーション方向の各素子を含み、
    上記第２部分は、上記第１部分および上記第３部分の各素子に対して直交するオリエンテーション方向の各素子を含み、
    上記第１部分および上記第３部分は、垂直方向に沿って配置されている、上記複数の各第１素子および上記複数の各第２素子を含む、集積回路製造に使用するためのアライメントマーク。
  4. 基板上にて、第１オリエンテーション方向に沿って配置された、第一構成要素型を有する複数の各第１素子と、
    上記基板上にて、第２オリエンテーション方向に沿って配置された、第二構成要素型を有する複数の各第２素子とを含み、
    上記第１オリエンテーション方向と上記第２オリエンテーション方向とは互いに実質的に直交しており、
    互いに隣り合う各素子は、それぞれ、互いに異なる構成要素型であり、
    ３つに分割された、第１部分、第２部分および第３部分を有し、
    上記第１部分は、上記第３部分と同一のオリエンテーション方向の各素子を含み、
    上記第２部分は、上記第１部分および上記第３部分の各素子に対して直交するオリエンテーション方向の各素子を含み、
    上記第１部分および上記第３部分は、垂直方向に沿った各列にて交互に配置されている、上記複数の各第１素子および上記複数の各第２素子を含む、集積回路製造に使用するためのアライメントマーク。
  5. 基板上にて、第１オリエンテーション方向に沿って配置された、第一構成要素型を有する複数の各第１素子と、
    上記基板上にて、第２オリエンテーション方向に沿って配置された、第二構成要素型を有する複数の各第２素子とを含み、
    上記第１オリエンテーション方向と上記第２オリエンテーション方向とは互いに実質的に直交しており、
    互いに隣り合う各素子は、それぞれ、互いに異なる構成要素型であり、
    ３つに分割された、第１部分、第２部分および第３部分を有し、
    上記第１部分は、上記第３部分と同一のオリエンテーション方向の各素子を含み、
    上記第２部分は、上記第１部分および上記第３部分の各素子に対して直交するオリエンテーション方向の各素子を含み、
    上記第１部分および上記第３部分は、４つの各素子からなる各グループにて配置されており、
    ４つの各素子からなるグループ毎に、上記複数の各第１素子からの２つの各素子、および上記複数の各第２素子からの２つの各素子を備え、
    上記４つの各素子からなる各グループは、素直方向の各列にて配置されている、集積回路製造に使用するためのアライメントマーク。
  6. 半導体製造用ツール類、半導体ウエハ類、およびウエハ状のマスク層類からなる群から選択された少なくとも一つの位置情報を決定するために使用される、請求項１ないし５の何れか１項に記載のアライメントマーク。
  7. 偏向リソグラフィーを用いた集積回路製造に使用される、請求項１ないし６の何れか１項に記載のアライメントマーク。
  8. ターゲット上の請求項１ないし７の何れか１項に記載のアライメントマークを検出するための検出方法であって、
    上記ターゲットに光を照射する工程と、
    上記ターゲットからの光の画像を捕捉する工程と、
    上記アライメントマークの位置を決定するために上記画像のデータを処理する工程とを含む、アライメントマークを検出するための検出方法。
  9. 上記照射する工程は、上記ターゲットの全体に光を照射する、請求項８に記載のアライメントマークを検出するための検出方法。
  10. 上記照射する工程は、上記ターゲットの第１部分に光を照射し、その後、上記画像を捕捉し、
    上記照射する工程は、さらに上記ターゲットの第２部分に光を照射する、請求項８または９に記載のアライメントマークを検出するための検出方法。
  11. 上記照射する工程と上記捕捉する工程とは、上記ターゲットの全体に光が照射されるまで繰り返される、請求項１０に記載のアライメントマークを検出するための検出方法。
  12. アライメント情報は、互いに直交した２つの各軸でのアライメント情報が必要とされ、
    上記アライメントマークが、第１軸のためのアライメント情報を提供するものであるとき、
    さらに、第２軸のアライメント情報を提供する第２アライメントマークのための、照射する工程、捕捉する工程、処理する工程を繰り返すことを含む、請求項８ないし１１の何れか１項に記載のアライメントマークを検出するための検出方法。
JP2006243001A 2005-09-07 2006-09-07 偏向リソグラフィーのためのアライメントマークおよびその検出方法 Active JP4594280B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/221,202 US7687925B2 (en) 2005-09-07 2005-09-07 Alignment marks for polarized light lithography and method for use thereof

Publications (2)

Publication Number Publication Date
JP2007073970A JP2007073970A (ja) 2007-03-22
JP4594280B2 true JP4594280B2 (ja) 2010-12-08

Family

ID=37763305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006243001A Active JP4594280B2 (ja) 2005-09-07 2006-09-07 偏向リソグラフィーのためのアライメントマークおよびその検出方法

Country Status (3)

Country Link
US (3) US7687925B2 (ja)
JP (1) JP4594280B2 (ja)
DE (2) DE102006062963B3 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092246A (ja) * 2001-09-17 2003-03-28 Canon Inc アライメントマーク及びアライメント装置とその方法、及び露光装置、デバイスの製造方法
DE102004014676B4 (de) * 2004-03-25 2009-05-14 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung
KR100715280B1 (ko) * 2005-10-01 2007-05-08 삼성전자주식회사 오버레이 키를 이용하는 오버레이 정밀도 측정 방법
US7532305B2 (en) * 2006-03-28 2009-05-12 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method using overlay measurement
US7898662B2 (en) * 2006-06-20 2011-03-01 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
JP2008053618A (ja) * 2006-08-28 2008-03-06 Canon Inc 露光装置及び方法並びに該露光装置を用いたデバイス製造方法
US7724370B2 (en) * 2007-03-01 2010-05-25 Asml Netherlands B.V. Method of inspection, a method of manufacturing, an inspection apparatus, a substrate, a mask, a lithography apparatus and a lithographic cell
US7808638B2 (en) * 2007-07-13 2010-10-05 Kla-Tencor Corporation Scatterometry target and method
KR100906050B1 (ko) * 2007-10-16 2009-07-03 주식회사 동부하이텍 정렬 마크
SG153747A1 (en) * 2007-12-13 2009-07-29 Asml Netherlands Bv Alignment method, alignment system and product with alignment mark
NL1036476A1 (nl) * 2008-02-01 2009-08-04 Asml Netherlands Bv Alignment mark and a method of aligning a substrate comprising such an alignment mark.
US7820458B2 (en) * 2008-02-13 2010-10-26 Infineon Technologies Ag Test structures and methods
WO2010009930A1 (en) * 2008-06-02 2010-01-28 Asml Netherlands B.V. Sub-wavelength segmentation in measurement targets on substrates
US8084872B2 (en) * 2008-07-01 2011-12-27 Macronix International Co., Ltd. Overlay mark, method of checking local aligmnent using the same and method of controlling overlay based on the same
JP5623033B2 (ja) 2009-06-23 2014-11-12 ルネサスエレクトロニクス株式会社 半導体装置、リソグラフィ方法、及び半導体装置の製造方法
US8502324B2 (en) * 2009-10-19 2013-08-06 Freescale Semiconductor, Inc. Semiconductor wafer having scribe lane alignment marks for reducing crack propagation
US8329360B2 (en) * 2009-12-04 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of providing overlay
NL2006451A (en) * 2010-05-06 2011-11-08 Asml Netherlands Bv Production of an alignment mark.
US8503699B2 (en) * 2011-06-01 2013-08-06 Infineon Technologies Ag Plate, transducer and methods for making and operating a transducer
US8723341B2 (en) 2011-12-21 2014-05-13 Nan Ya Technology Corporation Alignment mark and method of manufacturing the same
US8692393B2 (en) * 2012-06-12 2014-04-08 Macronix International Co., Ltd. Alignment mark design for semiconductor device
CN108196434B (zh) * 2012-07-10 2021-04-23 株式会社尼康 曝光装置、曝光方法、器件制造方法及标记
US8822343B2 (en) * 2012-09-04 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced FinFET process overlay mark
US20140240705A1 (en) * 2013-02-27 2014-08-28 Kabushiki Kaisha Toshiba Semiconductor device, reticle method for checking position misalignment and method for manufacturing position misalignment checking mark
JP6465540B2 (ja) * 2013-07-09 2019-02-06 キヤノン株式会社 形成方法及び製造方法
KR102119290B1 (ko) * 2014-02-12 2020-06-05 케이엘에이 코포레이션 부정확도를 감소시키고 콘트라스트를 유지하는 충전 요소를 갖는 계측 타겟
US20150276382A1 (en) * 2014-03-27 2015-10-01 United Microelectronics Corp. Measurement mark structure
NL2017466A (en) * 2015-09-30 2017-04-05 Asml Netherlands Bv Metrology method, target and substrate
CN108139696B (zh) 2015-10-15 2020-12-01 Asml荷兰有限公司 形貌测量***
US9653404B1 (en) * 2016-08-23 2017-05-16 United Microelectronics Corp. Overlay target for optically measuring overlay alignment of layers formed on semiconductor wafer
WO2018215173A1 (en) * 2017-05-24 2018-11-29 Asml Holding N.V. Alignment mark for two-dimensional alignment in an alignment system
US11784077B2 (en) * 2019-12-18 2023-10-10 Micron Technology, Inc. Wafer overlay marks, overlay measurement systems, and related methods
JP2022147419A (ja) * 2021-03-23 2022-10-06 キオクシア株式会社 テンプレート、被加工部材、及びアライメント方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088156A (ja) * 1994-06-16 1996-01-12 Nikon Corp 露光方法及び該露光方法に使用されるマスク
JPH10189443A (ja) * 1996-11-07 1998-07-21 Nikon Corp 位置検出用マーク、マーク検出方法及びその装置並びに露光装置
JP2000252203A (ja) * 1999-03-03 2000-09-14 Nikon Corp アライメントマーク及びアライメント方法
JP2001102285A (ja) * 1999-09-28 2001-04-13 Toshiba Corp 位置合わせマーク
US6239031B1 (en) * 1998-11-03 2001-05-29 Advanced Micro Devices, Inc. Stepper alignment mark structure for maintaining alignment integrity
JP2003007614A (ja) * 2001-05-23 2003-01-10 Asml Netherlands Bv 位置決めマークを備えた基板、マスクを設計する方法、コンピュータ・プログラム、位置決めマークを露光するマスク、デバイス製造方法、およびこれらによって製造されるデバイス
WO2003069276A1 (fr) * 2002-02-15 2003-08-21 Nikon Corporation Procede de mesure de position, procede d'exposition, et procede de production de dispositif
JP2004508711A (ja) * 2000-08-30 2004-03-18 ケーエルエー−テンカー・コーポレーション 重ね合わせマーク、重ね合わせマークの設計方法および重ね合わせ測定の方法
JP2004282017A (ja) * 2002-09-20 2004-10-07 Asml Netherlands Bv リソグラフィ装置の位置決めシステムおよび方法
JP2004348050A (ja) * 2003-05-26 2004-12-09 Toshiba Corp フォトマスク、検査方法及び半導体装置の製造方法
JP2005197731A (ja) * 2003-12-30 2005-07-21 Asml Netherlands Bv オーバーレイ検出器
JP2007096292A (ja) * 2005-09-01 2007-04-12 Infineon Technologies Ag 偏光リソグラフィーのためのオーバーレイターゲット

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2710935B2 (ja) * 1987-08-08 1998-02-10 三菱電機株式会社 半導体装置
US4893163A (en) * 1988-03-28 1990-01-09 International Business Machines Corporation Alignment mark system for electron beam/optical mixed lithography
JP2530080B2 (ja) * 1992-03-14 1996-09-04 株式会社東芝 半導体製造装置の評価装置およびその評価方法
JPH06137830A (ja) * 1992-10-23 1994-05-20 Canon Inc 干渉計測方法及び干渉計測装置
US6153886A (en) * 1993-02-19 2000-11-28 Nikon Corporation Alignment apparatus in projection exposure apparatus
US6624433B2 (en) 1994-02-22 2003-09-23 Nikon Corporation Method and apparatus for positioning substrate and the like
US5601957A (en) 1994-06-16 1997-02-11 Nikon Corporation Micro devices manufacturing method comprising the use of a second pattern overlying an alignment mark to reduce flattening
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5656550A (en) 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5777392A (en) * 1995-03-28 1998-07-07 Nec Corporation Semiconductor device having improved alignment marks
US5841520A (en) * 1995-08-09 1998-11-24 Nikon Corporatioin Exposure apparatus and method that use mark patterns to determine image formation characteristics of the apparatus prior to exposure
US5810609A (en) 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US6023338A (en) * 1996-07-12 2000-02-08 Bareket; Noah Overlay alignment measurement of wafers
US5700732A (en) * 1996-08-02 1997-12-23 Micron Technology, Inc. Semiconductor wafer, wafer alignment patterns and method of forming wafer alignment patterns
KR19980042190A (ko) * 1996-11-07 1998-08-17 요시다쇼이치로 위치검출용 마크, 마크 검출방법 및 그 장치, 및 노광장치
SG80657A1 (en) 1997-01-23 2001-05-22 Seiko Epson Corp Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
JPH10330983A (ja) 1997-05-30 1998-12-15 Fukuda Metal Foil & Powder Co Ltd 電解銅箔及びその製造方法
US5923996A (en) * 1997-06-02 1999-07-13 Taiwan Semiconductor Manufacturing Company, Ltd Method to protect alignment mark in CMP process
KR100543836B1 (ko) 1997-08-19 2006-01-23 가부시키가이샤 히타치세이사쿠쇼 멀티칩 모듈 구조체 및 그 제작 방법
KR100691296B1 (ko) 1997-10-17 2007-03-12 이비덴 가부시키가이샤 패키지기판
US6160622A (en) * 1997-12-29 2000-12-12 Asm Lithography, B.V. Alignment device and lithographic apparatus comprising such a device
WO1999056308A1 (fr) * 1998-04-28 1999-11-04 Nikon Corporation Systeme d'exposition et procede de production d'un microdispositif
US6228743B1 (en) * 1998-05-04 2001-05-08 Motorola, Inc. Alignment method for semiconductor device
WO2000024057A1 (en) * 1998-10-20 2000-04-27 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with a grating and an at least partially recessed oxide pattern
JP3914654B2 (ja) 1999-03-17 2007-05-16 株式会社ルネサステクノロジ 半導体装置
US6258625B1 (en) 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
US6342735B1 (en) * 1999-09-01 2002-01-29 International Business Machines Corporation Dual use alignment aid
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
EP1182508B1 (de) * 2000-08-14 2012-12-12 Vistec Electron Beam GmbH Verfahren zum Belichten eines aus mehreren Ebenen bestehenden Layouts auf einem Wafer
US6462575B1 (en) 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
US7068833B1 (en) 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US7317531B2 (en) * 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
US6486954B1 (en) * 2000-09-01 2002-11-26 Kla-Tencor Technologies Corporation Overlay alignment measurement mark
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
JP4613416B2 (ja) 2000-11-28 2011-01-19 日本電気株式会社 半導体装置およびその実装方法
US6388322B1 (en) 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
US6699624B2 (en) * 2001-02-27 2004-03-02 Timbre Technologies, Inc. Grating test patterns and methods for overlay metrology
JP3970546B2 (ja) 2001-04-13 2007-09-05 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
US6550666B2 (en) 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US6683723B2 (en) * 2002-06-13 2004-01-27 Eastman Kodak Company Solid immersion lens array and methods for producing and using solid immersion lens array with fiducial marks
US6815308B2 (en) * 2002-08-15 2004-11-09 Micron Technology, Inc. Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates
KR20040026530A (ko) 2002-09-25 2004-03-31 삼성전자주식회사 반도체 패키지 및 그를 이용한 적층 패키지
US6803668B2 (en) 2002-11-22 2004-10-12 International Business Machines Corporation Process-robust alignment mark structure for semiconductor wafers
SG108975A1 (en) 2003-07-11 2005-02-28 Asml Netherlands Bv Marker structure for alignment or overlay to correct pattern induced displacement, mask pattern for defining such a marker structure and lithographic projection apparatus using such a mask pattern
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7176043B2 (en) 2003-12-30 2007-02-13 Tessera, Inc. Microelectronic packages and methods therefor
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US8207604B2 (en) 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
TWI311211B (en) * 2004-04-13 2009-06-21 Au Optronics Corp Liquid crystal display panel with marks for checking breaking accuracy by visual inspection
US7259828B2 (en) * 2004-05-14 2007-08-21 Asml Netherlands B.V. Alignment system and method and device manufactured thereby
US7315087B2 (en) * 2004-06-23 2008-01-01 Intel Corporation Angled elongated features for improved alignment process integration
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7207807B2 (en) * 2004-12-02 2007-04-24 Tyco Electronics Corporation Noise canceling differential connector and footprint
US7323784B2 (en) * 2005-03-17 2008-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. Top via pattern for bond pad structure
US7625679B2 (en) * 2005-09-23 2009-12-01 Applied Materials, Inc. Method of aligning a particle-beam-generated pattern to a pattern on a pre-patterned substrate

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088156A (ja) * 1994-06-16 1996-01-12 Nikon Corp 露光方法及び該露光方法に使用されるマスク
JPH10189443A (ja) * 1996-11-07 1998-07-21 Nikon Corp 位置検出用マーク、マーク検出方法及びその装置並びに露光装置
US6239031B1 (en) * 1998-11-03 2001-05-29 Advanced Micro Devices, Inc. Stepper alignment mark structure for maintaining alignment integrity
JP2000252203A (ja) * 1999-03-03 2000-09-14 Nikon Corp アライメントマーク及びアライメント方法
JP2001102285A (ja) * 1999-09-28 2001-04-13 Toshiba Corp 位置合わせマーク
JP2004508711A (ja) * 2000-08-30 2004-03-18 ケーエルエー−テンカー・コーポレーション 重ね合わせマーク、重ね合わせマークの設計方法および重ね合わせ測定の方法
JP2003092257A (ja) * 2001-05-23 2003-03-28 Asml Netherlands Bv 実質的に透過性のプロセス層に整列マークを備える基板、上記マークを露出するためのマスク、デバイス製造方法、およびそれによって製造したデバイス
JP2003007614A (ja) * 2001-05-23 2003-01-10 Asml Netherlands Bv 位置決めマークを備えた基板、マスクを設計する方法、コンピュータ・プログラム、位置決めマークを露光するマスク、デバイス製造方法、およびこれらによって製造されるデバイス
WO2003069276A1 (fr) * 2002-02-15 2003-08-21 Nikon Corporation Procede de mesure de position, procede d'exposition, et procede de production de dispositif
JP2004282017A (ja) * 2002-09-20 2004-10-07 Asml Netherlands Bv リソグラフィ装置の位置決めシステムおよび方法
JP2004348050A (ja) * 2003-05-26 2004-12-09 Toshiba Corp フォトマスク、検査方法及び半導体装置の製造方法
JP2005197731A (ja) * 2003-12-30 2005-07-21 Asml Netherlands Bv オーバーレイ検出器
JP2007096292A (ja) * 2005-09-01 2007-04-12 Infineon Technologies Ag 偏光リソグラフィーのためのオーバーレイターゲット

Also Published As

Publication number Publication date
US20120208341A1 (en) 2012-08-16
US20100128270A1 (en) 2010-05-27
DE102006040275B4 (de) 2013-03-07
DE102006062963B3 (de) 2017-11-16
US8377800B2 (en) 2013-02-19
DE102006040275A1 (de) 2007-03-15
US8183129B2 (en) 2012-05-22
US7687925B2 (en) 2010-03-30
US20070052113A1 (en) 2007-03-08
JP2007073970A (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
JP4594280B2 (ja) 偏向リソグラフィーのためのアライメントマークおよびその検出方法
JP4451867B2 (ja) 偏光リソグラフィーのためのオーバーレイターゲット
US7666559B2 (en) Structure and method for determining an overlay accuracy
JP7249994B2 (ja) フォトリソグラフィマスクを整列させる方法及び半導体材料のウェファの集積回路を製造する対応する工程
US7473502B1 (en) Imaging tool calibration artifact and method
TWI752237B (zh) 疊加度量衡方法及系統
JP2006140294A (ja) 半導体基板、半導体装置の製造方法及び半導体装置の試験方法
CN113161277A (zh) 晶片叠对标记、叠对测量***及相关方法
US7245351B2 (en) Alignment mark for coarse alignment and fine alignment of a semiconductor wafer in an exposure tool
CN111352318A (zh) 一种基于暗场莫尔条纹的对准检测与控制的超分辨光刻装置
JP2005197338A (ja) 位置合わせ方法及び処理装置
JP2006278799A (ja) 位置計測方法及び該位置計測方法を使用したデバイス製造方法
CN116997863B (zh) 多分辨率叠加计量目标
JP7454325B1 (ja) モアレパターンを形成するオーバーレイマーク、これを用いたオーバーレイ測定方法、オーバーレイ測定装置、及び半導体素子の製造方法
JP2005167030A (ja) マスクおよび露光方法
US20240118606A1 (en) Improved targets for diffraction-based overlay error metrology
CN117980827A (zh) 使用分开目标的拼接误差的测量
TW202303661A (zh) 用於電子束疊對之疊對記號設計
TW202234175A (zh) 檢測裝置、檢測方法、程式、微影裝置、及物品製造方法
JP2003318089A (ja) 露光位置精度解析方法、露光位置精度解析用パターン、露光マスク、および露光装置
JP2005203386A (ja) 位置合わせ方法、位置合わせ装置及び露光装置
JPH10260010A (ja) マーク計測方法及び装置
JPH08321534A (ja) 重ね合わせ精度測定方法およびそれに用いる重ね合わせ精度測定用マーク
JP2012195378A (ja) マーク検出方法及び露光方法
JP2006165042A (ja) 転写装置、転写方法、及び、検査装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4594280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250