KR100715280B1 - 오버레이 키를 이용하는 오버레이 정밀도 측정 방법 - Google Patents

오버레이 키를 이용하는 오버레이 정밀도 측정 방법 Download PDF

Info

Publication number
KR100715280B1
KR100715280B1 KR1020050092637A KR20050092637A KR100715280B1 KR 100715280 B1 KR100715280 B1 KR 100715280B1 KR 1020050092637 A KR1020050092637 A KR 1020050092637A KR 20050092637 A KR20050092637 A KR 20050092637A KR 100715280 B1 KR100715280 B1 KR 100715280B1
Authority
KR
South Korea
Prior art keywords
mark
image
pitch
overlay
delete delete
Prior art date
Application number
KR1020050092637A
Other languages
English (en)
Other versions
KR20070037522A (ko
Inventor
유도열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050092637A priority Critical patent/KR100715280B1/ko
Priority to JP2006258479A priority patent/JP2007103928A/ja
Priority to US11/527,592 priority patent/US7804596B2/en
Priority to CN2006101420180A priority patent/CN101005061B/zh
Publication of KR20070037522A publication Critical patent/KR20070037522A/ko
Application granted granted Critical
Publication of KR100715280B1 publication Critical patent/KR100715280B1/ko
Priority to US12/805,725 priority patent/US20100315094A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

반도체 기판 상에 형성된 제1 박막과 제2 박막 사이에서 오버레이 키를 이용하여 오버레이 정밀도를 측정하는 방법에 있어서, 상기 제1 박막에는 제1 방향으로 연장하는 다수의 제1 패턴들을 포함하며 제1 피치를 갖는 제1 마크가 형성되며, 상기 제2 박막 상에는 상기 제1 마크와 인접하며 상기 제1 방향과 실질적으로 동일한 방향으로 연장하는 다수의 제2 패턴들을 포함하며 상기 제1 피치와 실질적으로 동일한 제2 피치를 갖는 제2 마크가 형성된다. 상기 오버레이 정밀도는 상기 제1 마크 및 상기 제2 마크로부터 제1 이미지 및 제2 이미지를 각각 획득하고, 상기 제1 이미지 및 상기 제2 이미지 상에 제3 피치를 갖는 가상 이미지를 중첩시킴으로써 형성된 제1 간섭 무늬와 제2 간섭 무늬의 위치 정보를 이용하여 산출될 수 있다.

Description

오버레이 키를 이용하는 오버레이 정밀도 측정 방법 {Method of measuring overlay accuracy using an overlay key}
도 1은 본 발명의 일 실시예에 따른 오버레이 키를 설명하기 위한 평면도이다.
도 2 및 도 3은 도 1에 도시된 오버레이 키를 설명하기 위한 단면도들이다.
도 4는 본 발명의 다른 실시예에 따른 오버레이 키를 설명하기 위한 평면도이다.
도 5 및 도 6은 도 4에 도시된 오버레이 키를 설명하기 위한 단면도들이다.
도 7 내지 도 9는 본 발명의 또 다른 실시예들에 따른 오버레이 키를 설명하기 위한 평면도들이다.
도 10 내지 도 13은 본 발명의 도 7에 도시된 오버레이 키의 형성 방법을 설명하기 위한 평면도들 및 단면도들이다.
도 14는 도 1에 도시된 오버레이 키를 이용하여 오버레이 정밀도를 측정하는 방법을 설명하기 위한 순서도이다.
도 15는 도 1에 도시된 제1 마크 및 제2 마크로부터 획득된 제1 이미지 및 제2 이미지와 가상 이미지(hypothetical image)를 설명하기 위한 개략도이다.
도 16은 도 15에 도시된 제1 이미지 및 제2 이미지와 가상 이미지의 중첩에 의해 형성된 제1 간섭 무늬와 제2 간섭 무늬를 설명하기 위한 개략도이다.
도 17은 도 1에 도시된 제1 마크 및 제2 마크로부터 획득된 제1 이미지 및 제2 이미지와 가상 이미지의 중첩에 의해 형성된 간섭 무늬들의 다른 예를 보여주는 개략도이다.
도 18은 도 1에 도시된 오버레이 키의 제2 마크의 회전에 따른 간섭 무늬들의 변화를 보여주는 개략도이다.
도 19는 도 3에 도시된 제1 마크 및 제2 마크로부터 획득된 제1 이미지 및 제2 이미지와 가상 이미지의 중첩에 의해 형성된 제1 간섭 무늬와 제2 간섭 무늬를 설명하기 위한 개략도이다.
도 20은 도 3에 도시된 제1 마크 및 제2 마크로부터 획득된 제1 이미지 및 제2 이미지와 가상 이미지의 중첩에 의해 형성된 간섭 무늬들의 다른 예를 보여주는 개략도이다.
도 21은 도 3에 도시된 오버레이 키의 제2 마크가 회전된 경우의 간섭 무늬들의 변화를 보여주는 개략도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 반도체 기판 12 : 스크라이브 레인
14 : 제1 박막 16 : 제2 박막
100 : 오버레이 키 110 : 제1 마크
112 : 제1 패턴 120 : 제2 마크
122 : 제2 패턴 610 : 제1 이미지
620 : 제2 이미지 630 : 가상 이미지
640 : 제1 간섭 무늬 650 : 제2 간섭 무늬
본 발명은 반도체 제조 공정에서 오버레이 키(overlay key)를 이용하여 오버레이 정밀도를 측정하는 방법에 관한 것이다. 보다 상세하게는, 반도체 제조 공정에서 기판 상에 복층으로 형성되는 회로 패턴들 사이에서 오버레이 키를 이용하여 오버레이 정밀도를 측정하는 방법에 관한 것이다.
일반적으로, 반도체 장치는 실리콘웨이퍼와 같은 반도체 기판 상에 전기적인 회로 패턴들을 갖는 박막들을 반복적으로 형성함으로써 제조될 수 있다. 상기 박막들은 화학 기상 증착, 물리 기상 증착, 원자층 증착 등과 같은 다양한 박막 형성 공정을 통해 형성될 수 있으며, 상기 회로 패턴들은 사진 식각 공정을 통해 형성될 수 있다.
상기 박막들 사이의 오버레이 정밀도는 상기 박막들에 형성된 오버레이 키를 이용하여 측정될 수 있다. 일반적인 오버레이 키는 하부막에 형성된 하부 오버레이 패턴과 상부막에 형성된 상부 오버레이 패턴을 포함하며, 상기 오버레이 키는 박스 인 박스(box in box) 형태를 갖는다. 상기 오버레이 키에 대한 예들은 일본공개특허 제2002-246285호, 한국공개특허 제2004-46854호, 한국공개특허 제2002-72044호 등에 개시되어 있다.
상기 오버레이 정밀도는 상기 하부 오버레이 패턴과 상부 오버레이 패턴 사이의 정렬 정밀도를 측정함으로써 결정될 수 있으며, 오버레이 정밀도에 기초하여 사진 공정에서 기판과 포토 마스크(또는 레티클(reticle))의 정렬 보정값이 결정된다.
한편, 반도체 장치의 집적도가 증가됨에 따라, 상기 오버레이 정밀도 측정의 중요성이 점차 증대되고 있으며 개선된 오버레이 정밀도 측정을 위한 새로운 형태의 오버레이 키와 이를 이용한 오버레이 정밀도 측정 방법이 요구되고 있다.
본 발명의 목적은 새로운 형태를 갖는 오버레이 키를 이용하여 오버레이 정밀도를 측정하는 방법을 제공하는데 있다.
삭제
삭제
본 발명의 목적을 달성하기 위한 일 측면에 따르면, 제1 박막에 형성되고 제1 방향으로 연장하는 다수의 제1 패턴들을 포함하며 제1 피치를 갖는 제1 마크와, 제2 박막 상에 형성되고 상기 제1 마크와 인접하며 상기 제1 방향과 동일한 방향으로 연장하는 다수의 제2 패턴들을 포함하며 상기 제1 피치와 동일한 제2 피치를 갖는 제2 마크를 이용하는 오버레이 정밀도 측정 방법은, 상기 제1 마크 및 상기 제2 마크로부터 제1 이미지 및 제2 이미지를 각각 획득하는 단계와, 상기 제1 이미지 및 상기 제2 이미지 상에 제3 피치를 갖는 가상 이미지를 중첩시키는 단계와, 상기 제1 이미지와 가상 이미지의 중첩에 의해 형성된 제1 간섭 무늬와 상기 제2 이미지와 가상 이미지의 중첩에 의해 형성된 제2 간섭 무늬의 위치 정보를 이용하여 상기 제1 박막과 제2 박막 사이의 오버레이 정밀도를 산출하는 단계를 포함할 수 있다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명의 일 실시예에 따르면, 상기 가상 이미지는 상기 제1 방향과 실질적으로 동일한 방향으로 연장하는 라인 앤드 스페이스 형태를 갖는다. 상기 가상 이미지의 상기 제3 피치는 상기 제1 피치와 다르며, 상기 제1 피치와 상기 제3 피치의 비는 약 1 : 0.5 내지 1.5 정도로 결정될 수 있다.
상기 제1 마크와 상기 제2 마크는 상기 제1 방향으로 서로 인접하여 배치되며, 상기 오버레이 정밀도는 상기 오버레이 정밀도는 상기 제1 간섭 무늬와 상기 제2 간섭 무늬 사이의 위상 차이에 기초하여 산출될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제1 마크와 상기 제2 마크는 상기 제1 방향에 대하여 실질적으로 수직하는 제2 방향으로 서로 인접하여 배치되며, 상기 오버레이 정밀도는 상기 제1 간섭 무늬와 상기 제2 간섭 무늬 사이의 파형 변화에 기초하여 산출될 수 있다.
본 발명의 또 다른 실시예에 의하면, 상기 가상 이미지는 상기 제1 방향을 기준으로 기울어진 제2 방향으로 연장하는 라인 앤드 스페이스 형태를 가질 수 있다.
상기와 같은 본 발명의 실시예들에 따르면, 오버레이 키의 마크들로부터 획득된 이미지들과 가상 이미지의 중첩에 의해 형성된 간섭 무늬들을 이용하여 오버레이 정밀도를 보다 용이하고 정확하게 측정할 수 있다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. 그러나, 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 도는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.
도 1은 본 발명의 일 실시예에 따른 오버레이 키를 설명하기 위한 평면도이며, 도 2 및 도 3은 도 1에 도시된 오버레이 키를 설명하기 위한 단면도들이다.
도 1 내지 도 3을 참조하면, 실리콘웨이퍼와 같은 반도체 기판(10)은 다수의 소자 형성 영역들을 가지며, 상기 소자 형성 영역들은 수직으로 교차하는 다수의 스크라이브 레인들(scribe lanes; 12)에 의해 구획된다. 상기 기판(10) 상에는 제1 박막(14)과 제2 박막(16)이 형성되어 있으며, 오버레이 키(100)는 상기 제1 박막(14)에 형성된 제1 회로 패턴(미도시)과 상기 제2 박막(16)에 형성될 제2 회로 패턴(미도시) 사이의 오버레이 정밀도를 측정하기 위하여 사용된다. 상기 오버레이 키(100)는 상기 제1 박막(14)에 형성된 제1 마크(110)와 상기 제2 박막(16) 상에 형성된 제2 마크(120)를 포함하며, 상기 스크라이브 레인(12) 상에 형성된다.
상기 제1 마크(110)는 상기 제1 박막(14)에 반복적으로 형성된 제1 패턴들(112)을 포함하며 제1 피치(P11)를 갖는다. 특히, 상기 제1 마크(110)는 일직선으로 연장하는 라인 앤드 스페이스(line and space) 형태를 갖는다. 상기 제1 피치(P11)는 약 200㎚ 내지 2㎛ 정도일 수 있다. 예를 들면, 상기 제1 피치(P11)는 약 1㎛ 정도일 수 있다.
상기 제2 박막(16)은 상기 제1 박막(14) 상에 형성되어 있으며, 상기 제2 박막(16) 상에는 상기 제2 박막(16)을 패터닝하기 위한 포토레지스트 패턴(미도시)과 상기 제2 마크(120)가 형성되어 있다.
상기 제2 마크(120)는 상기 제1 마크(110)에 인접하도록 형성되어 있으며 반복적으로 형성된 제2 패턴들(122)을 포함한다. 또한, 상기 제2 마크(120)는 상기 제1 피치(P11)와 실질적으로 동일한 제2 피치(P12)를 갖는다. 특히, 상기 제2 마크(120)는 상기 제1 마크(110)의 연장 방향과 실질적으로 동일한 방향으로 연장하며 라인 앤드 스페이스 형태를 갖는다.
상기 제1 패턴들(112)과 제2 패턴들(122)은 각각 사각 박스 형태로 배열되며, 상기 제1 마크(110)와 제2 마크(120)는 상기 제1 패턴들(112)과 제2 패턴들(122)의 측면들이 서로 인접하도록 상기 기판(10)의 표면 방향을 따라 배치된다. 특히, 도시된 바에 의하면, 상기 제1 마크(110)와 제2 마크(120)는 상기 제1 패턴들(112) 및 제2 패턴들(122)의 연장 방향으로 서로 인접하게 배치될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 오버레이 키를 설명하기 위한 평면도이고, 도 5 및 도 6은 도 4에 도시된 오버레이 키를 설명하기 위한 단면도들이다.
도 4 내지 도 6을 참조하면, 반도체 기판(20) 상에는 제1 회로 패턴(미도시)을 갖는 제1 박막(24)이 형성되어 있으며, 제2 박막(26)은 상기 제1 박막(24) 상에 형성되어 있다. 상기 제2 박막(26) 상에는 상기 제2 박막(26)을 패터닝하여 제2 회로 패턴(미도시)을 형성하기 위한 포토레지스트 패턴(미도시)이 형성되어 있다.
상기 제1 회로 패턴과 제2 회로 패턴 사이의 오버레이 정밀도를 측정하기 위한 오버레이 키(200)는 상기 제1 박막(24)에 형성된 제1 마크(210)와 상기 제2 박막(26) 상에 형성된 제2 마크(220)를 포함하며, 상기 제1 마크(210)와 제2 마크(220)는 스크라이브 레인 상에 배치된다.
상기 제1 마크(210)는 상기 제1 박막(24)에 제1 방향으로 반복적으로 형성된 제1 패턴들(212)을 포함하며 제1 피치(P21)를 갖는다. 특히, 상기 제1 마크(210)는 제1 방향에 대하여 수직하는 제2 방향으로 연장하는 라인 앤드 스페이스(line and space) 형태를 갖는다. 상기 제1 피치(P21)는 약 200㎚ 내지 2㎛ 정도일 수 있다. 예를 들면, 상기 제1 피치(P21)는 약 1㎛ 정도일 수 있다.
상기 제2 마크(220)는 상기 제1 마크(210)에 인접하도록 형성되어 있으며 상기 제1 방향으로 반복적으로 형성된 제2 패턴들(222)을 포함한다. 또한, 상기 제2 마크(220)는 상기 제1 피치(P21)와 실질적으로 동일한 제2 피치(P22)를 갖는다. 특히, 상기 제2 마크(220)는 상기 제2 방향으로 연장하며 라인 앤드 스페이스 형태를 갖는다.
상기 제1 패턴들(212)과 제2 패턴들(222)은 각각 사각 박스 형태로 배열되며, 상기 제1 마크(210)와 제2 마크(220)는 상기 제1 방향으로 서로 인접하게 배치되어 있다.
도 7은 본 발명의 또 다른 실시예에 따른 오버레이 키를 설명하기 위한 평면도이다.
도 7을 참조하면, 반도체 기판(30) 상에는 제1 회로 패턴을 갖는 제1 박막이 형성되어 있으며, 패터닝될 제2 박막이 상기 제1 박막 상에 형성되어 있다. 상기 제2 박막 상에는 상기 제2 박막을 패터닝하기 위한 포토레지스트 패턴이 형성되어 있다. 한편, 오버레이 키(300)는 상기 기판(30)의 스크라이브 레인(32) 상에 형성되어 있으며, 상기 제1 박막에 형성된 제1 마크(310)와 제2 마크(320) 및 상기 제2 박막 상에 형성된 제3 마크(330)와 제4 마크(340)를 포함한다.
상기 제1 마크(310)는 제1 방향으로 연장하는 다수의 제1 패턴들(312)을 포함하며 제1 피치(P31)를 갖는다. 제2 마크(320)는 상기 제1 방향에 대하여 실질적으로 수직하는 제2 방향으로 연장하는 다수의 제2 패턴들(322)을 포함하며 제2 피치(P32)를 갖는다. 상기 제1 피치(P31)는 상기 제2 피치(P32)와 동일할 수 있다. 그러나, 경우에 따라서 상기 제1 피치(P31)와 제2 피치(P32)는 서로 다를 수도 있다.
상기 제3 마크(330)는 상기 제1 마크(310)와 인접하도록 상기 제2 박막 상에 형성되며, 상기 제1 방향과 실질적으로 동일한 방향으로 연장하는 다수의 제3 패턴들(332)을 포함한다. 또한, 상기 제3 마크(330)는 제1 피치(P31)와 실질적으로 동일한 제3 피치(P33)를 갖는다.
상기 제4 마크(340)는 상기 제2 마크(320)와 인접하도록 상기 제2 박막 상에 형성되며, 상기 제2 방향과 실질적으로 동일한 방향으로 연장하는 다수의 제4 패턴들(342)을 포함한다. 또한, 상기 제4 마크(340)는 제2 피치(P32)와 실질적으로 동일한 제4 피치(P34)를 갖는다.
도시된 바에 의하면, 상기 제3 마크(330)와 제4 마크(340)는 상기 제1 방향으로 상기 제1 마크(310)와 제2 마크(320)에 각각 인접하도록 배치되어 있다.
그러나, 상기 제3 마크(330)는 상기 제1 방향으로 상기 제1 마크(310)에 인접하여 배치될 수 있으며, 상기 제4 마크(340)는 상기 제2 방향으로 상기 제2 마크(320)에 인접하여 배치될 수 있다. 또한, 상기 제3 마크(330)는 상기 제2 방향으로 상기 제1 마크(310)에 인접하여 배치될 수 있으며, 상기 제4 마크(340)는 상기 제1 방향으로 상기 제2 마크(320)에 인접하여 배치될 수 있다.
이 밖에, 상기 마크들의 배치 예들은 다양하게 변화될 수 있으며, 도 8 및 도 9에는 상기 마크들의 배치 예들이 도시되어 있다. 그러나, 도시된 마크들의 배치 예들에 의해 본 발명의 범위가 한정되지는 않는다.
도 8을 참조하면, 제1 마크(410)는 제1 방향으로 연장하는 제1 스크라이브 레인 상에 위치되며, 제2 마크(420)는 상기 제1 방향에 대하여 수직하는 제2 방향으로 연장하는 제2 스크라이브 레인 상에 위치된다. 상기 제1 마크(410)는 상기 제1 방향으로 연장하며, 제2 마크(420)는 상기 제2 방향으로 연장한다.
제3 마크(430)는 상기 제1 방향으로 상기 제1 마크(410)에 인접하여 배치되며, 제4 마크(440)는 상기 제2 방향으로 상기 제2 마크(420)에 인접하여 배치된다. 상기 제3 마크(430)는 상기 제1 방향으로 연장하며, 상기 제4 마크(440)는 상기 제2 방향으로 연장한다.
도 9를 참조하면, 제1 마크(510)는 제1 방향으로 연장하는 제1 스크라이브 레인 상에 위치되며, 제2 마크(520)는 상기 제1 방향에 수직하는 제2 방향으로 연장하는 제2 스크라이브 레인 상에 위치된다. 상기 제1 마크(510)는 상기 제2 방향으로 연장하며, 제2 마크(520)는 상기 제1 방향으로 연장한다.
제3 마크(530)는 상기 제1 방향으로 상기 제1 마크(510)에 인접하여 배치되며, 제4 마크(540)는 상기 제2 방향으로 상기 제2 마크(520)에 인접하여 배치된다. 상기 제3 마크(530)는 상기 제2 방향으로 연장하며, 상기 제4 마크(540)는 상기 제1 방향으로 연장한다.
도 10 내지 도 13은 본 발명의 도 7에 도시된 오버레이 키의 형성 방법을 설명하기 위한 평면도들 및 단면도들이다.
도 10 및 도 11을 참조하면, 반도체 기판(30) 상에 제1 회로 패턴(미도시)과 오버레이 정밀도 측정을 위한 제1 마크(310) 및 제2 마크(320)를 갖는 제1 박막(34)을 형성한다. 상기 제1 박막(34)은 도전성 물질 또는 절연성 물질로 이루어질 수 있으며, 화학 기상 증착, 물리 기상 증착, 원자층 증착과 같은 통상의 박막 증착 공정을 통해 형성될 수 있다.
상기 제1 회로 패턴과 제1 마크(310) 및 제2 마크(320)는 상기 제1 박막(34) 상에 마스크 패턴을 형성하고, 상기 마스크 패턴을 식각 마스크로 사용하는 이방성 식각을 통해 형성될 수 있다. 상기 마스크 패턴은 포토레지스트 패턴일 수 있다. 이와 다르게, 상기 마스크 패턴은 포토레지스트 패턴을 이용하여 형성된 질화막 패턴일 수도 있다.
상기 제1 마크(310) 및 제2 마크(320)는 상기 기판(30)의 스크라이브 레인(32) 상에 형성될 수 있다. 상기 제1 마크(310)는 제1 방향으로 연장하고 라인 앤드 스페이스 형태를 갖는 다수의 제1 패턴들(312)을 포함하며 제1 피치(P31)를 갖는다. 상기 제2 마크(320)는 상기 제1 방향에 대하여 실질적으로 수직하는 제2 방향으로 연장하고 라인 앤드 스페이스 형태를 갖는 다수의 제2 패턴들(322)을 포함하며 제2 피치(P32)를 갖는다.
도 12 및 도 13을 참조하면, 상기 제1 박막(34) 상에 제2 박막(36)을 형성한 후, 상기 제2 박막(36)을 패터닝하기 위한 포토레지스트 패턴(미도시)과 오버레이 정밀도 측정을 위한 제3 마크(330) 및 제4 마크(340)를 상기 제2 박막(36) 상에 형성한다. 상기 제2 박막(36)의 패터닝에 의해 제2 회로 패턴이 상기 제2 박막(36)에 형성될 수 있으며, 상기 제1, 제2, 제3 및 제4 마크(310, 320, 330, 340)는 상기 제1 회로 패턴과 제2 회로 패턴의 정렬을 위해 사용된다.
상기 제3 마크(330) 및 제4 마크(340)는 포토레지스트로 이루어질 수 있으며, 상기 제1 마크(310) 및 제2 마크(320)에 각각 인접하도록 형성된다.
상기 제3 마크(330)는 상기 제1 방향과 실질적으로 동일한 방향으로 연장하는 다수의 제3 패턴들(332)을 포함하며, 상기 제1 피치(P31)와 실질적으로 동일한 제3 피치(P33)를 갖는다. 상기 제4 마크(340)는 상기 제2 방향과 실질적으로 동일한 방향으로 연장하는 다수의 제4 패턴들(342)을 포함하며, 상기 제2 피치(P32)와 실질적으로 동일한 제4 피치(P34)를 갖는다.
상기 제2 박막(36)은 도전성 물질 또는 절연성 물질로 이루어질 수 있으며, 해당 기술 분야에서 널리 알려진 통상의 증착 기술을 이용하여 형성될 수 있다. 상기 포토레지스트 패턴, 상기 제3 마크(330) 및 상기 제4 마크(340)는 해당 기술 분야에서 널리 알려진 포토리소그래피 공정을 이용하여 형성될 수 있다.
도 14는 도 1에 도시된 오버레이 키를 이용하여 오버레이 정밀도를 측정하는 방법을 설명하기 위한 순서도이고, 도 15는 도 1에 도시된 제1 마크 및 제2 마크로부터 획득된 제1 이미지 및 제2 이미지와 가상 이미지(hypothetical image)를 설명하기 위한 개략도이며, 도 16은 도 15에 도시된 제1 이미지 및 제2 이미지와 가상 이미지의 중첩에 의해 형성된 제1 간섭 무늬와 제2 간섭 무늬를 설명하기 위한 개략도이다.
도 1, 도 14 내지 도 16을 참조하면, 단계 S100에서, 기판(10) 상에 형성된 제1 마크(110) 및 제2 마크(120)로부터 제1 이미지(610) 및 제2 이미지(620)를 획득한다. 구체적으로, 상기 제1 이미지(610) 및 제2 이미지(620)는 광학 현미경을 통해 획득될 수 있다.
상기 제1 마크(110)는 제1 피치(P11)를 갖고 제1 방향으로 연장하는 라인 앤드 스페이스 형태의 제1 패턴들(112)을 포함하며, 상기 제2 마크(120)는 상기 제1 피치(P11)와 실질적으로 동일한 제2 피치(P12)를 가지며 상기 제1 방향과 실질적으로 동일한 제2 방향으로 연장하는 라인 앤드 스페이스 형태의 제2 패턴들(122)을 포함한다.
단계 S110에서, 상기 제1 이미지(610) 및 제2 이미지(620) 상에 상기 제1 피치(P11)와 다른 제5 피치(P5)를 갖는 가상 이미지(630)를 중첩시킨다. 상기 가상 이미지(630)는 상기 제1 방향과 실질적으로 동일한 방향으로 연장하는 라인 앤드 스페이스 형태를 갖는다. 특히, 상기 제1 피치(P11)에 대한 상기 제5 피치(P5)의 비는 약 0.5 내지 1.5 정도로 결정될 수 있다. 예를 들면, 상기 제1 피치(P11)가 약 1㎛인 경우, 상기 제5 피치(P5)는 약 0.8㎛ 또는 약 1.2㎛ 정도일 수 있다.
단계 S120에서, 상기 제1 이미지(610)와 상기 제3 이미지(630)의 중첩에 의해 형성된 제1 간섭 무늬(640)와 상기 제2 이미지(620)와 상기 제3 이미지(630)의 중첩에 의해 형성된 제2 간섭 무늬(650)의 위치 정보로부터 오버레이 정밀도를 산출한다. 상기 제1 간섭 무늬(640) 및 제2 간섭 무늬(650)는 상기 제1 피치(P11)와 제5 피치(P5) 사이의 차이에 의해 형성될 수 있다.
상기 제1 간섭 무늬(640)와 제2 간섭 무늬(650)는 각각 일정하게 반복되는 형태를 갖는다. 그러나, 제2 간섭 무늬(650)는 상기 제1 방향에 대하여 실질적으로 수직하는 제2 방향으로의 오버레이 정밀도에 따라 제1 간섭 무늬(640)로부터 상기 제2 방향으로 이동(shift)되어 나타난다. 즉, 상기 제1 간섭 무늬(640)와 제2 간섭 무늬(650) 사이의 위상 차이로부터 오버레이 정밀도가 산출될 수 있다.
상기 제1 간섭 무늬(640)와 제2 간섭 무늬(650)를 이용한 오버레이 정밀도의 측정 범위는 상기 제1 피치(P11)보다 작다. 이는 상기 제2 마크(120)가 상기 제1 피치(P11)만큼 제1 마크(110)로부터 어긋난 경우, 상기 제1 간섭 무늬(640)와 제2 간섭 무늬(650) 사이의 위상 차이는 발생되지 않는다.
따라서, 상기 제1 간섭 무늬(640)와 제2 간섭 무늬(650) 사이의 위상 차이를 이용한 오버레이 정밀도 측정은 상기 제1 이미지(610)와 제2 이미지(620)를 이용한 일차 오버레이 정밀도 측정을 수행한 후에 수행되는 것이 바람직하다. 구체적으로, 상기 오버레이 정밀도는 상기 제1 이미지(610)와 제2 이미지(620)의 어긋난 정도를 일차적으로 측정하고 상기 제1 간섭 무늬(640)와 제2 간섭 무늬(650)를 이용하여 이차적으로 상기 어긋난 정도를 산출함으로써 보다 정밀하게 측정될 수 있다.
도 17은 도 1에 도시된 제1 마크 및 제2 마크로부터 획득된 제1 이미지 및 제2 이미지와 가상 이미지의 중첩에 의해 형성된 간섭 무늬들의 다른 예를 보여주는 개략도이다.
도 17에 도시된 바에 의하면, 가상 이미지(630a)는 제1 이미지(610)의 연장 방향(제1 방향)을 기준으로 약 2°만큼 기울어져 있으며, 상기 기울어진 가상 이미지(630a)와 제1 이미지(610) 및 제2 이미지(620)의 중첩에 의해 형성된 제1 간섭 무늬(640a)와 제2 간섭 무늬(650a)의 위상 차이로부터 상기 제1 방향에 대하여 수직하는 제2 방향으로의 오버레이 정밀도를 산출할 수 있다.
상기와 같이 기울어진 가상 이미지(630a)를 사용하는 경우, 상기 기울어진 가상 이미지(630a)의 제5 피치는 상기 제1 피치(P11)와 실질적으로 동일할 수 있다. 또한, 상기 가상 이미지의 기울기는 오버레이 정밀도 측정의 신뢰도를 향상시키기 위하여 다양하게 변경될 수 있다.
도 18은 도 1에 도시된 오버레이 키의 제2 마크가 회전된 경우의 간섭 무늬들의 변화를 보여주는 개략도이다.
도 18에 도시된 바와 같이, 제2 마크(120)가 제1 마크(110)를 기준으로 약 1°만큼 회전된 경우, 오버레이 정밀도는 제1 이미지(610)와 회전된 제2 이미지(620a) 및 가상 이미지(630)의 중첩에 의해 형성된 제1 간섭 무늬(640)와 제2 간섭 무늬(650b)를 이용하여 쉽게 산출될 수 있다.
도 19는 도 4에 도시된 제1 마크 및 제2 마크로부터 획득된 제1 이미지 및 제2 이미지와 가상 이미지의 중첩에 의해 형성된 제1 간섭 무늬와 제2 간섭 무늬를 설명하기 위한 개략도이다.
도 19를 참조하면, 도 4에 도시된 제1 마크(210)로부터 획득된 제1 이미지(710)는 제2 방향으로 연장하며 제1 피치(P21)를 갖는다. 또한, 도 4에 도시된 제2 마크(220)로부터 획득된 제2 이미지(720)는 상기 제2 방향과 실질적으로 동일한 방향으로 연장하며 상기 제1 피치(P21)와 실질적으로 동일한 제2 피치(P22)를 갖는다. 상기 제1 이미지(710)와 제2 이미지(720)는 상기 제2 방향에 대하여 실질적으로 수직하는 제1 방향으로 서로 인접하여 배치된다.
상기 제1 피치(P21)와 다른 제5 피치를 갖고 상기 제2 방향으로 연장하는 가상 이미지(730)를 상기 제1 이미지(710) 및 제2 이미지(720)와 중첩시킬 경우, 형성되는 제1 간섭 무늬(740)와 제2 간섭 무늬(750) 사이의 거리 변화는 상기 제1 방향으로 상기 제2 이미지(720)가 상기 제1 이미지(710)로부터 어긋난 정도를 나타낸다. 구체적으로, 상기 제1 간섭 무늬(740)와 제2 간섭 무늬(750)의 밝기 변화는 일정한 파형을 갖는다. 그러나, 제1 이미지(710)와 제2 이미지(720) 사이에서 파형의 변화가 발생되며, 상기 파형 변화로부터 상기 제1 방향으로의 오버레이 정밀도를 산출할 수 있다.
도 20은 도 4에 도시된 제1 마크 및 제2 마크로부터 획득된 제1 이미지 및 제2 이미지와 가상 이미지의 중첩에 의해 형성된 간섭 무늬들의 다른 예를 보여주는 개략도이다.
도 20에 도시된 바에 의하면, 가상 이미지(730a)는 제1 이미지(710)의 연장 방향(제2 방향)을 기준으로 약 5°만큼 기울어져 있으며, 상기 기울어진 가상 이미지(730a)와 제1 이미지(710) 및 제2 이미지(720)의 중첩에 의해 형성된 제1 간섭 무늬(740a)와 제2 간섭 무늬(750a)의 위상 차이로부터 상기 제2 방향에 대하여 수직하는 제1 방향으로의 오버레이 정밀도를 산출할 수 있다. 구체적으로, 상기 위상 차이는 상기 제1 방향으로 상기 제1 이미지(710)와 제2 이미지(720) 사이의 간격 변화에 따라 변화되므로, 상기 위상 차이에 따라 상기 제1 방향으로의 오버레이 정밀도가 용이하게 산출될 수 있다.
도 21은 도 4에 도시된 오버레이 키의 제2 마크가 회전된 경우의 간섭 무늬들의 변화를 보여주는 개략도이다.
도 21에 도시된 바와 같이, 제2 마크(220)가 제1 마크(210)를 기준으로 약 1°만큼 회전된 경우, 오버레이 정밀도는 제1 이미지(710)와 회전된 제2 이미지(720a) 및 가상 이미지(730)의 중첩에 의해 형성된 제1 간섭 무늬(740)와 제2 간섭 무늬(750b)를 이용하여 쉽게 산출될 수 있다.
한편, 도 7 내지 도 9에 도시된 오버레이 키들을 이용하여 오버레이 정밀도를 산출하는 방법들은 도 15 내지 도 21을 참조하여 설명된 바와 실질적으로 동일하므로 이에 대한 추가적인 상세 설명은 생략한다.
상기와 같은 본 발명의 실시예들에 따르면, 오버레이 키의 마크들로부터 획득된 이미지들과 가상 이미지의 중첩에 의해 형성된 간섭 무늬들을 이용하여 오버레이 정밀도를 보다 용이하고 정확하게 측정할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (28)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제1 박막에 형성되고 제1 방향으로 연장하는 다수의 제1 패턴들을 포함하며 제1 피치를 갖는 제1 마크와, 제2 박막 상에 형성되고 상기 제1 마크와 인접하며 상기 제1 방향과 동일한 방향으로 연장하는 다수의 제2 패턴들을 포함하며 상기 제1 피치와 동일한 제2 피치를 갖는 제2 마크를 이용하는 오버레이 정밀도 측정 방법에 있어서,
    상기 제1 마크 및 상기 제2 마크로부터 제1 이미지 및 제2 이미지를 각각 획득하는 단계;
    상기 제1 이미지 및 상기 제2 이미지 상에 제3 피치를 갖는 가상 이미지를 중첩시키는 단계; 및
    상기 제1 이미지와 가상 이미지의 중첩에 의해 형성된 제1 간섭 무늬와 상기 제2 이미지와 가상 이미지의 중첩에 의해 형성된 제2 간섭 무늬의 위치 정보를 이용하여 상기 제1 박막과 제2 박막 사이의 오버레이 정밀도를 산출하는 단계를 포함하는 것을 특징으로 하는 오버레이 측정 방법.
  22. 제21항에 있어서, 상기 가상 이미지는 상기 제1 방향과 동일한 방향으로 연장하는 라인 앤드 스페이스 형태를 갖는 것을 특징으로 하는 오버레이 측정 방법.
  23. 제22항에 있어서, 상기 제3 피치는 상기 제1 피치와 다르며, 상기 제1 피치 와 상기 제3 피치의 비는 1 : 0.5 내지 1.5인 것을 특징으로 하는 오버레이 측정 방법.
  24. 제22항에 있어서, 상기 제1 마크와 상기 제2 마크는 상기 제1 방향으로 서로 인접하여 배치되는 것을 특징으로 하는 오버레이 측정 방법.
  25. 제24항에 있어서, 상기 오버레이 정밀도는 상기 제1 간섭 무늬와 상기 제2 간섭 무늬 사이의 위상 차이에 기초하여 산출되는 것을 특징으로 하는 오버레이 측정 방법.
  26. 제22항에 있어서, 상기 제1 마크와 상기 제2 마크는 상기 제1 방향에 대하여 수직하는 제2 방향으로 서로 인접하여 배치되는 것을 특징으로 하는 오버레이 측정 방법.
  27. 제26항에 있어서, 상기 오버레이 정밀도는 상기 제1 간섭 무늬와 상기 제2 간섭 무늬 사이의 파형 변화에 기초하여 산출되는 것을 특징으로 하는 오버레이 측정 방법.
  28. 제21항에 있어서, 상기 가상 이미지는 상기 제1 방향을 기준으로 기울어진 제2 방향으로 연장하는 라인 앤드 스페이스 형태를 갖는 것을 특징으로 하는 오버 레이 측정 방법.
KR1020050092637A 2005-10-01 2005-10-01 오버레이 키를 이용하는 오버레이 정밀도 측정 방법 KR100715280B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050092637A KR100715280B1 (ko) 2005-10-01 2005-10-01 오버레이 키를 이용하는 오버레이 정밀도 측정 방법
JP2006258479A JP2007103928A (ja) 2005-10-01 2006-09-25 オーバーレイキー、これの形成方法、及びこれを用いるオーバーレイ精度の測定方法
US11/527,592 US7804596B2 (en) 2005-10-01 2006-09-27 Overlay key, method of forming the overlay key and method of measuring overlay accuracy using the overlay key
CN2006101420180A CN101005061B (zh) 2005-10-01 2006-09-30 覆盖键标,其形成方法及使用其测量覆盖精确度的方法
US12/805,725 US20100315094A1 (en) 2005-10-01 2010-08-17 Overlay key, method of forming the overlay key and method of measuring overlay accuracy using the overlay key

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050092637A KR100715280B1 (ko) 2005-10-01 2005-10-01 오버레이 키를 이용하는 오버레이 정밀도 측정 방법

Publications (2)

Publication Number Publication Date
KR20070037522A KR20070037522A (ko) 2007-04-05
KR100715280B1 true KR100715280B1 (ko) 2007-05-08

Family

ID=37951973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050092637A KR100715280B1 (ko) 2005-10-01 2005-10-01 오버레이 키를 이용하는 오버레이 정밀도 측정 방법

Country Status (4)

Country Link
US (2) US7804596B2 (ko)
JP (1) JP2007103928A (ko)
KR (1) KR100715280B1 (ko)
CN (1) CN101005061B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021158255A1 (en) * 2020-02-07 2021-08-12 Kla Corporation Non-orthogonal target and method for using the same in measuring misregistration of semiconductor devices

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7440105B2 (en) * 2002-12-05 2008-10-21 Kla-Tencor Technologies Corporation Continuously varying offset mark and methods of determining overlay
US7898662B2 (en) 2006-06-20 2011-03-01 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
NL2002932A1 (nl) * 2008-06-02 2009-12-03 Asml Netherlands Bv Sub-wavelength segmentation in measurement targets on substrates.
US8143731B2 (en) * 2009-07-14 2012-03-27 Nanya Technology Corp. Integrated alignment and overlay mark
KR101670458B1 (ko) * 2010-06-25 2016-10-28 삼성전자주식회사 오버레이 계측 방법
KR20120000846A (ko) * 2010-06-28 2012-01-04 삼성전자주식회사 웨이퍼의 정렬 방법 및 공정 모니터링 방법
EP2458441B1 (en) * 2010-11-30 2022-01-19 ASML Netherlands BV Measuring method, apparatus and substrate
US9709903B2 (en) * 2011-11-01 2017-07-18 Kla-Tencor Corporation Overlay target geometry for measuring multiple pitches
US8736084B2 (en) * 2011-12-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for E-beam in-chip overlay mark
KR102094974B1 (ko) * 2013-03-08 2020-03-30 삼성전자주식회사 오버레이 계측 방법
US11366397B2 (en) 2013-07-10 2022-06-21 Qoniac Gmbh Method and apparatus for simulation of lithography overlay
US10379447B2 (en) * 2013-07-10 2019-08-13 Qoniac Gmbh Method and apparatus for simulation of lithography overlay
JP2015032611A (ja) * 2013-07-31 2015-02-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9490154B2 (en) 2015-01-15 2016-11-08 Applied Materials, Inc. Method of aligning substrate-scale mask with substrate
CN106154764B (zh) * 2015-04-23 2018-03-30 中芯国际集成电路制造(上海)有限公司 套刻测量装置
NL2017466A (en) * 2015-09-30 2017-04-05 Asml Netherlands Bv Metrology method, target and substrate
US9470987B1 (en) * 2015-10-22 2016-10-18 United Microelectronics Corp. Overlay mask
KR102165459B1 (ko) 2016-03-28 2020-10-14 가부시키가이샤 닛폰 쇼쿠바이 흡수제 및 그의 제조 방법, 그리고 흡수제를 사용한 흡수성 물품
US10705435B2 (en) 2018-01-12 2020-07-07 Globalfoundries Inc. Self-referencing and self-calibrating interference pattern overlay measurement
CN110690194B (zh) * 2018-07-05 2021-11-02 联华电子股份有限公司 对准标记结构的制作方法
CN110494969B (zh) * 2019-06-27 2020-08-25 长江存储科技有限责任公司 在形成三维存储器器件的阶梯结构中的标记图案
CN114341739A (zh) * 2019-08-30 2022-04-12 Asml控股股份有限公司 计量***和方法
US11256177B2 (en) 2019-09-11 2022-02-22 Kla Corporation Imaging overlay targets using Moiré elements and rotational symmetry arrangements
CN112631090B (zh) * 2019-09-24 2022-09-27 长鑫存储技术有限公司 套刻标记和套刻误差测试方法
US11686576B2 (en) 2020-06-04 2023-06-27 Kla Corporation Metrology target for one-dimensional measurement of periodic misregistration
CN112510017A (zh) * 2020-12-15 2021-03-16 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
US11796925B2 (en) 2022-01-03 2023-10-24 Kla Corporation Scanning overlay metrology using overlay targets having multiple spatial frequencies
KR102460132B1 (ko) * 2022-07-19 2022-10-31 (주)오로스 테크놀로지 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 소자의 제조방법
KR102545517B1 (ko) 2022-10-17 2023-06-20 (주)오로스 테크놀로지 모아레 패턴을 형성하는 오버레이 마크, 이를 이용한 오버레이 측정 방법, 오버레이 측정 장치, 및 반도체 소자의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004090978A2 (en) * 2003-04-08 2004-10-21 Aoti Operating Company, Inc. Overlay metrology mark

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438413A (en) * 1993-03-03 1995-08-01 Kla Instruments Corporation Process for measuring overlay misregistration during semiconductor wafer fabrication
US5808742A (en) * 1995-05-31 1998-09-15 Massachusetts Institute Of Technology Optical alignment apparatus having multiple parallel alignment marks
JPH10186634A (ja) 1996-12-27 1998-07-14 Asahi Kasei Micro Syst Kk フォトマスク
US6150231A (en) 1998-06-15 2000-11-21 Siemens Aktiengesellschaft Overlay measurement technique using moire patterns
US6628406B1 (en) * 2000-04-20 2003-09-30 Justin L. Kreuzer Self referencing mark independent alignment sensor
JP2001351842A (ja) * 2000-06-05 2001-12-21 Canon Inc 位置検出方法、位置検出装置、露光装置、デバイス製造方法、半導体製造工場および露光装置の保守方法
US6710876B1 (en) * 2000-08-14 2004-03-23 Kla-Tencor Technologies Corporation Metrology system using optical phase
US7009704B1 (en) * 2000-10-26 2006-03-07 Kla-Tencor Technologies Corporation Overlay error detection
JP2002246285A (ja) 2001-02-15 2002-08-30 Nec Kansai Ltd パターン重ね合わせ精度測定装置および方法
KR100399597B1 (ko) 2001-03-08 2003-09-26 삼성전자주식회사 오버레이 키 및 그의 제조방법과 이를 이용한 오버레이측정방법
US7190823B2 (en) 2002-03-17 2007-03-13 United Microelectronics Corp. Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
US7170604B2 (en) * 2002-07-03 2007-01-30 Tokyo Electron Limited Overlay metrology method and apparatus using more than one grating per measurement direction
KR20040046854A (ko) 2002-11-28 2004-06-05 주식회사 하이닉스반도체 반도체 소자의 오버레이 측정 방법
US7687925B2 (en) * 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004090978A2 (en) * 2003-04-08 2004-10-21 Aoti Operating Company, Inc. Overlay metrology mark

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021158255A1 (en) * 2020-02-07 2021-08-12 Kla Corporation Non-orthogonal target and method for using the same in measuring misregistration of semiconductor devices
US11409205B2 (en) 2020-02-07 2022-08-09 Kla Corporation Non-orthogonal target and method for using the same in measuring misregistration of semiconductor devices

Also Published As

Publication number Publication date
CN101005061A (zh) 2007-07-25
US20070077503A1 (en) 2007-04-05
KR20070037522A (ko) 2007-04-05
CN101005061B (zh) 2011-07-27
US20100315094A1 (en) 2010-12-16
JP2007103928A (ja) 2007-04-19
US7804596B2 (en) 2010-09-28

Similar Documents

Publication Publication Date Title
KR100715280B1 (ko) 오버레이 키를 이용하는 오버레이 정밀도 측정 방법
US7190824B2 (en) Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
US5982044A (en) Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates
JP3630269B2 (ja) 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法
KR100519252B1 (ko) 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법
US11043460B2 (en) Measurement method of overlay mark structure
US20110300713A1 (en) Overlay vernier key and method for fabricating the same
JP3511552B2 (ja) 重ね合わせ測定マークおよび測定方法
KR100392744B1 (ko) 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
KR100306705B1 (ko) 반도체장치 및 그 제조방법
US20190081005A1 (en) Semiconductor device manufacturing method and semiconductor wafer
CN113534626B (zh) 用于套刻精度测量的标记***及量测方法
JPH1174189A (ja) マスクの位置ずれ検出用マーク
JP2513540Y2 (ja) アライメント測定装置
KR100375290B1 (ko) 웨이퍼 패턴 오차의 요인 해석 방법 및 사진 제판용마스크의 제조 장치
KR100608385B1 (ko) 반도체 소자 제조용 중첩도 측정 패턴
JP2006147898A (ja) 位置合わせ精度検出方法
JP2017134292A (ja) 半導体装置の製造方法及びマスクの形成方法
JP4845005B2 (ja) 半導体装置及びその製造方法
KR100349106B1 (ko) 반도체 미세 패턴 변위 측정 방법
JPS588132B2 (ja) 集積回路製造方法
JP2001155983A (ja) 半導体装置およびその製造方法
JPH0547621A (ja) 半導体製造プロセスにおけるマスク合わせ方法
JP2004031542A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee