CN113161277A - 晶片叠对标记、叠对测量***及相关方法 - Google Patents

晶片叠对标记、叠对测量***及相关方法 Download PDF

Info

Publication number
CN113161277A
CN113161277A CN202011508435.9A CN202011508435A CN113161277A CN 113161277 A CN113161277 A CN 113161277A CN 202011508435 A CN202011508435 A CN 202011508435A CN 113161277 A CN113161277 A CN 113161277A
Authority
CN
China
Prior art keywords
wafer
overlay
pattern
region
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011508435.9A
Other languages
English (en)
Inventor
D·S·弗罗斯特
R·T·豪斯利
D·S·普拉特
T·D·伽韦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113161277A publication Critical patent/CN113161277A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G06T7/73—Determining position or orientation of objects or cameras using feature-based methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本申请案涉及晶片叠对标记及叠对测量***及相关方法。一种用于确定叠对测量的方法包含使晶片定向以将叠对标记的图案的线的部分与其中照明源在所述晶片处发射光的方向对准及对准所述图案的所述线的其它部分以在垂直于其中所述照明源在所述晶片处发射光的所述方向的方向上延伸。所述方法包含经由成像仪传感器捕获所述晶片的至少一个图像。所述方法也包含确定所述叠对标记的区域的对比度且确定所述叠对标记的位置。叠对标记包含定义列阵列的图案。每一列包含彼此平行定向且在列的第一区域内在第一方向上延伸且在所述列的第二区域内在第二不同方向上延伸的一组连续线。

Description

晶片叠对标记、叠对测量***及相关方法
交叉参考
本申请案主张2019年12月18日申请的“晶片叠对标记、叠对测量***及相关方法(Wafer Overlay Marks,Overlay Measurement Systems,and Related Methods)”的第16/719,366号美国专利申请案的申请日期的优先权。
技术领域
本公开大体涉及晶片叠对标记及叠对测量***。另外，本公开涉及叠对标记，其包含最小到没有中断的连续图案。
背景技术
光刻设备是将预期图案施加到衬底，通常施加到块体半导体衬底(例如，半导体晶片)的目标部分上的机器。例如，可在半导体装置的制造中使用光刻设备。在所述例项中，在此项技术中称为掩膜或光罩的图案化装置可用于从晶片的有源表面上的个别材料层级产生将形成在裸片位置上的电路图案。此图案可转移到晶片(例如，硅晶片)上的目标部分(例如，包含一个或若干裸片位置的部分)上。图案转印通常经由成像到设置在晶片上的辐射敏感材料(即，光阻剂)层上来实现。一般来说，晶片将含有对应于经连续图案化的裸片位置的邻近目标部分的网格。在光刻工艺中，通常期望经常测量所产生的特征(即，结构)及其在晶片上的位置，例如用于工艺控制及验证。已知用于进行此类测量的各种工具，包含扫描电子显微镜(其通常用于测量临界尺寸(CD))及用于测量叠对的工具(测量半导体装置中的两个层对准的精度)。叠对可根据两个层之间的错位程度来描述，例如，参考1nm的测量叠对可描述两个层横向错位达1nm的情境。测量叠对的常规光学方法通常包含使用光学显微镜及测量光谱及/或衍射图案。测量叠对的额外常规光学方法通常包含用来自光学显微镜的经捕获图像测量叠对。常规叠对标记一般并入图案中断(不包含图案的区域)以产生光学对比度。但是，图案中断通常在处理期间被破坏，这对叠对测量产生不利影响。
发明内容
本公开的一或多项实施例包含一种确定晶片的关注层级与所述晶片的参考层级之间的叠对测量(例如，位置偏移)的方法。所述方法可包含使晶片在叠对度量测量***内定向(例如，旋转晶片卡盘上的晶片)以将叠对标记的图案的线的部分与其中所述叠对度量测量***的照明源在所述晶片处发射光(例如，辐射)的方向对准。此外，使所述晶片定向可包含对准所述叠对标记的所述图案的所述线的其它部分以在垂直于其中所述叠对度量测量***的所述照明源在所述晶片处发射光的所述方向的方向上延伸。所述方法进一步包含经由所述照明源在所述晶片处发光，且经由所述叠对度量测量***的成像仪传感器捕获所述晶片的至少一个图像。所述方法也包含至少部分基于所述捕获至少一个图像来确定所述叠对标记的区域的对比度，且基于所述经确定对比度，确定所述叠对标记的位置。此外，所述方法可包含经由上文描述的方法确定所述晶片的参考层级的叠对标记的位置及所述晶片的关注层级的叠对标记的位置。此外，基于所述叠对标记的所述经确定位置，所述叠对度量测量***可确定晶片的所述参考层级与所述关注层级之间的位置偏移。
本公开的一些实施例包含叠对标记，其用于确定晶片的所述参考层级与所述关注层级之间的位置偏移。所述叠对标记可包含定义列阵列的图案，每一列包括一组平行条形标记，其中每一条形标记通过间隔标记与邻近条形标记间隔开。此外，所述列阵列的每一列内的所述图案可包含彼此平行定向且在相应列的每一条形标记内在第一方向上延伸且在所述相应列的每一间隔标记内在第二不同方向上延伸的一组线。所述组线的每一线可为连续的且可从所述相应列的最上区域延伸到所述相应列的最下区域。此外，所述第一方向可垂直于所述第二方向。
本公开的一或多项实施例包含叠对度量测量***。所述叠对度量测量***可包含：衬底支撑件，其用于支撑晶片；照明源，其用于在第一方向上在所述晶片处发射光；成像仪传感器，其经配置以至少辨识晶片上的可见元件的位置；控制器，其可操作地耦合到所述衬底支撑件、所述成像仪传感器及所述照明源。所述控制器可包含至少一个处理器及至少一个在其上存储指令的非暂时性计算机可读存储媒体，所述指令在由所述至少一个处理器执行时引起所述控制器：引起所述支撑衬底以使所述晶片相对于默认位置旋转以：将所述晶片的参考层级上的叠对标记的图案的第一区域的线与所述第一方向对准；且使邻近所述叠对标记的所述图案的所述第一区域的第二区域的线在垂直于所述第一方向的第二方向上延伸；使所述照明源在所述第一方向上在所述晶片处发射光；使所述成像仪传感器捕获所述晶片的至少一个图像；且至少部分基于所述捕获至少一个图像，基于所述叠对标记的所述第一区域及所述第二区域的经检测对比度区分所述叠对标记的所述图案的所述第一区域与所述第二区域。
本公开的进一步实施例包含在晶片上形成叠对标记的图案的方法。所述方法可包含形成叠对标记的列的条形标记及形成所述叠对标记的列的间隔标记。形成所述列的所述条形标记可包含形成从相应列的第一横向端延伸到所述相应列的第二相对横向端的平行线。形成所述列的所述间隔标记可包含在邻近条形标记之间形成从所述相应列的所述第一横向端延伸到所述相应列的所述第二相对横向端的平行分段线。
附图说明
为详细理解本公开，应结合附图参考下列具体实施方式，附图中，一般用相同元件符号指示相同元件，且其中：
图1说明根据本公开的一或多项实施例的叠对度量测量***的示意图；
图2A是根据本公开的一或多项实施例的晶片的简化俯视图；
图2B是根据本公开的一或多项实施例的在其上形成有叠对标记的晶片的部分的简化俯视图；
图2C是根据本公开的一或多项实施例的如由成像仪传感器检测的叠对标记的简化视图；
图3A是根据本公开的一或多项实施例的叠对标记的部分(例如，列)的图案的示意图；
图3B是如由叠对度量测量***确定的对比度曲线的示意性表示；
图4A是根据本公开的一或多项实施例的叠对标记的部分(例如，列)的图案的示意图；
图4B是如由叠对度量测量***确定的对比度曲线的示意性表示；
图5A是根据本公开的一或多项实施例的叠对标记的部分(例如，列)的图案的示意图；
图5B是如由叠对度量测量***确定的对比度曲线的示意性表示；
图5C是图5A的叠对标记的图案的放大部分视图。
图5D是图5C的图案的放大部分视图；
图5E是图5A的图案的部分的设计视图；
图6A是根据本公开的一或多项实施例的叠对标记的部分(例如，列)的图案的示意图；
图6B是如由叠对度量测量***确定的对比度曲线的示意性表示；
图7是根据本公开的一或多项实施例的用于确定晶片的参考层级与关注层级之间的叠对测量的方法的流程图；
图8是根据本公开的一或多项实施例的用于形成叠对标记的方法的流程图；
图9是根据本公开的一或多项实施例的用于形成叠对标记的方法的流程图；及
图10是根据本公开的一或多项实施例的用于形成叠对标记的方法的流程图。
具体实施方式
本文呈现的说明并非任何叠对测量***、叠对标记及其任何组件的实际视图，而仅仅是理想化表示，其用来描述本发明的实施例。
如本文中使用，“一”、“一个”及“所述”后的单数形式希望也包含复数形式，除非上下文另有明确指示。
如本文所使用，关于材料、结构、特征或方法动作的术语“可”指示预期将其用于实施本公开的实施例，且此术语优先于更具限制性的术语“是”使用，以避免暗示可与之结合使用的其它兼容材料、结构特征或方法应或必须排除。
如本文所使用，任何关系术语(例如“第一”、“第二”、“上方”、“上”等)用于清晰且方便地理解本公开及附图，且不隐含或依赖于任何特定的偏好或顺序，除非上下文另外清楚地指示。例如，这些术语可指代在常规定向中的叠对测量***、叠对标记、晶片及/或晶片钳的元件的定向。此外，这些术语可指代如附图中说明的叠对测量***、叠对标记、晶片及/或晶片钳的元件的定向。
如本文中使用，参考给定参数、性质或条件的术语“大体上”在一定程度上意指及包含所属领域的一般技术人员将理解以小变化程度(例如在可接受制造公差内)满足给定参数、性质或条件。举例来说，取决于大体上满足的特定参数、性质或条件，所述参数、性质或条件可为至少90.0％满足，至少95.0％满足，至少99.0％满足，或甚至至少99.9％满足。
如本文所使用，用于参考给定参数的术语“大约”包含所述值，且具有上下文规定的含义(例如，其包含与给定参数的测量相关联的误差程度，以及由制造公差引起的变化等)。
如本文所使用，术语“晶片”意指及包含在其上及其中部分或完全制造包含微米及纳米尺度的特征尺寸的结构的材料。此类材料包含常规半导体(例如，硅)晶片，以及其它半导体材料以及其它材料的块体衬底。为了方便起见，此类材料将在下文称为“晶片”。形成于此类材料上的实例结构可包含(例如)集成电路(有源及无源)、MEMS装置及其组合。
下文参考半导体装置描述特定实施例的许多细节。术语“半导体装置”自始至终用于包含各种制造物品，包含例如个别集成电路裸片、成像仪裸片、传感器裸片及/或具有其它半导体特征的裸片。下文描述的设备及工艺的实施例可用于测量包括晶片上的集成电路及因此从晶片单切的个别裸片或若干裸片的组件的材料的层级之间的叠对。晶片(例如，半导体装置形式)可为包括裸片位置的未单切硅或重新填充有先前单切裸片的载体晶片。经重新填充的载体晶片可包含粘性模塑料(例如，柔性黏合剂)，其由具有相当于装置晶片的周边形状的周边形状的大体刚性框架包围，且横向分离的单切元件(例如，裸片)由模塑料包围。
本公开的一些实施例包含叠对度量测量***，其经配置用于确定晶片的关注层级与半导体装置衬底(例如，晶片或包括半导体材料的其它块体衬底)的参考层级之间的叠对测量(例如，测量叠对)。叠对度量测量***可利用光学显微镜成像或散射测量***来确定半导体装置的所关注层级(本文中称为“关注层级”)(例如，覆盖一或多个其它层级的半导体装置的顶部材料层级)上的叠对标记(例如，可光学检测叠对标记)的位置。例如，配准***可利用光学显微镜成像或散射测量***来经由光学方法确定晶片的暴露表面上或穿过透明或半透明材料的叠对标记或其它元件(例如，导电通孔端)的位置。此外，虽然本文描述特定光学显微镜成像或散射测量***，但本公开不限于此，且叠对度量测量***可包含用于定位可见叠对标记且执行叠对测量的任何常规光学扫描仪。另外，叠对度量测量***可利用光学显微镜成像或散射测量***来确定放置在晶片的下层级(例如，本文中称为“参考层级”)内的叠对标记的位置。此外，基于参考层级的叠对标记及关注层级的叠对标记的经确定位置，叠对度量测量***可确定计算晶片的关注层级与参考层级之间的位置偏移(例如，及叠对测量)。
本公开的一或多项实施例包含一种确定晶片的关注层级与所述晶片的参考层级之间的叠对测量(例如，位置偏移)的方法。所述方法可包含使晶片在叠对度量测量***内定向(例如，旋转晶片卡盘上的晶片)以将叠对标记的图案的线的部分与其中所述叠对度量测量***的照明源在所述晶片处发射光(例如，辐射)的方向对准。此外，使所述晶片定向可包含对准所述叠对标记的所述图案的所述线的其它部分以在垂直于其中所述叠对度量测量***的所述照明源在所述晶片处发射光的所述方向的方向上延伸。所述方法进一步包含经由所述照明源在所述晶片处发射光，且经由所述叠对度量测量***的成像仪传感器捕获所述晶片的至少一个图像。所述方法也包含至少部分基于所述捕获至少一个图像来确定所述叠对标记的区域的对比度，且基于所述经确定对比度，确定所述叠对标记的位置。此外，所述方法可包含经由上文描述的方法确定所述晶片的参考层级的叠对标记的位置及所述晶片的关注层级的叠对标记的位置。此外，基于所述叠对标记的所述经确定位置，所述叠对度量测量***可确定晶片的所述参考层级与所述关注层级之间的位置偏移。
本公开的一些实施例包含叠对标记，其用于确定晶片的所述参考层级与所述关注层级之间的位置偏移。所述叠对标记可包含定义列阵列的图案，每一列包括一组平行条形标记，其中每一条形标记通过间隔标记与邻近条形标记间隔开。此外，所述列阵列的每一列内的所述图案可包含彼此平行定向且在相应列的每一条形标记内在第一方向上延伸且在所述相应列的每一间隔标记内在第二不同方向上延伸的一组线。所述组线的每一线可为连续的且可从所述相应列的最上区域延伸到所述相应列的最下区域。此外，所述第一方向可垂直于所述第二方向。
本文描述的所述叠对标记及用于形成叠对标记的图案优于常规叠对标记及图案。例如，常规叠对标记通常包含图案中的中断(例如，缺失图案)来在光学检测时协助区分图案的部分(例如，条形标记)。但是，这些中断(或定义中断的图案的边缘)通常在常规处理过程期间被破坏。被破坏的中断对后续叠对测量产生不利影响。但是，本公开的叠对标记及用于形成叠对标记的图案不包含上文描述的中断，且至少大体上是连续的。此外，归因于本文描述的形状及设计，当经由成像仪***扫描时，图案维持图案的部分的可检测性及可区分性(例如，光学对比度)。因此，因为本公开的叠对标记及用于形成叠对标记的图案无需用于检测叠对标记的部分的中断，所以本公开的叠对标记及用于形成叠对标记的图案可提供更稳健且可靠的叠对标记，其可比常规叠对标记更好地承受后续处理。因此，本公开的叠对标记及用于形成叠对标记的图案可导致更精确的叠对测量，此导致更好的处理及更高品质的半导体装置。
图1是根据本公开的一或多项实施例的叠对度量测量***100的示意图。如展示，叠对度量测量***100可配置为具有额外组件的光刻***，如本文描述，但是本公开并不限于此。叠对度量测量***100可用于对准半导体装置，确定晶片的叠对测量且相对于处理工具对处理中的半导体晶片执行配准(例如，对准)操作，且如果配置用于额外功能(例如，通过光罩光刻暴露材料)，那么对晶片执行用于半导体制造的工艺。因此，将了解，本发明技术不限于叠对度量测量***本身，而且也适用于需要晶片的精确叠对测量的半导体处理工具。作为非限制性实例，本发明技术可也用于激光切割及钻孔工具、锯、3-D印刷工具以及需要在处理中的晶片的各种材料(例如，层级)之间进行叠对标记及叠对测量的其它工艺中的恰当对准的工艺及***中。为了说明，叠对度量测量***100包含光学显微镜成像或散射测量***，其包含串联布置的图像传感器102、照明源103、聚光透镜104、偏光器110及衬底支撑件112。如上所述，一些上述组件使叠对度量测量***100能够执行处理动作。
如在图1中展示，控制器118可操作地耦合到叠对度量测量***100的图像传感器102、照明源103、聚光镜104、偏光器110及衬底(例如，晶片)支撑件112以用于监测或控制这些组件的操作。虽然在图1中未展示，但叠对度量测量***100还可包含衬底传送站、结构支撑件(例如，偏光器支撑件等)、位置传感器(例如散射计)、浸沒罩、支撑致动器(例如，电动机)及/或其它合适的机械及/或电气组件。一般来说，控制器118可经配置以在半导体制造工艺之前、期间及/或之后控制叠对度量测量***100的晶片及/或组件的移动。例如，晶片114可经历光阻剂沉积、经由光源及光罩图案化、显影、烘烤、清洁及/或其它合适的处理，且叠对度量测量***100可用于在这些工艺之前、期间及/或之后测量叠对及/或对准与叠对度量测量***100相关联的晶片114及/或工具或其它组件。
控制器118可包含耦合到存储器122的处理器120及输入/输出组件124。处理器120可包含微处理器、场可编程门阵列及/或其它合适的逻辑装置。存储器122可包含易失性及/或非易失性媒体(例如，ROM、RAM、磁盘存储媒体、光学存储媒体、快闪存储器装置及/或其它合适的存储媒体)及/或经配置以存储数据的其它类型的计算机可读存储媒体。存储器122可存储用于对准、边缘检测、滤波器、形状辨识、确定由图像传感器102检测到的光学对比度的算法，以供处理器120执行。在一些实施例中，处理器120可经配置以将数据发送到可操作地耦合(例如，通过因特网)到控制器118的计算装置(例如，服务器或个人计算机)。输入/输出组件124可包含显示器、触摸屏、键盘、鼠标及/或其它适当类型的输入/输出装置，其经配置以接受来自操作员的输入并向操作员提供输出。
在一些实施例中，叠对度量测量***100可利用图像传感器102以捕获从晶片反射的光，并将捕获的图像数据发送到控制器118，在控制器118中，所述图像数据存储在存储器122中，由处理器120处理，及/或发送到输入/输出组件124。在一些实施例中，图像传感器102可经配置以捕获不在可见光谱中的辐射，例如UV光或红外辐射。或者，图像传感器102可经配置以在可见及不可见辐射光谱中捕获晶片的成像数据，并将此成像数据发送到控制器118。尽管图1中未展示，但是图像传感器102可包含透镜、孔隙、图像感测组件、数字信号处理器及模拟或数字输出。尽管在图1中的照明源103上方展示图像传感器102，但在一些实施例中，图像传感器102可与衬底支撑件112横向隔开，并且镜可经定位以将代表晶片表面形貌的光反射到图像传感器102中。
另外，照明源103可包含紫外光源(例如，荧光灯)、激光源(例如，氟化氩准分子激光)及/或其它合适的电磁辐射发射源。在特定实施例中，照明源103可经配置以按单个频率产生大致相干照明。在其它实施例中，照明源103也可至少部分不相干。在进一步实施例中，照明源103还可经配置以按多个频率产生照明。
聚光镜104及偏光器110可用于将辐射(例如，辐射图案)投射到晶片114上。在一些实施例中，偏光器110可经配置以在辐射到达晶片114之前将来自照明源103的辐射(例如，光)偏光。例如，叠对度量测量***100可包含2017年8月29日发布的赵等人的美国专利案9,748,128中描述的光学扫描仪的至少部分。
如下文更详细描述，叠对度量测量***100可利用光学显微镜成像或散射测量***(例如，图像传感器102)来确定半导体装置的受关注的层级(本文中称为“关注层级”)(例如，覆盖一或多个其它层级的半导体装置的顶部材料层级)上的叠对标记(例如，可光学检测叠对标记)的位置。例如，叠对度量测量***100可利用光学显微镜成像或散射测量***(例如，图像传感器102)来经由常规光学方法确定晶片的暴露表面上或穿过透明或半透明材料的叠对标记或其它元件(例如，导电通孔端)的位置。此外，虽然本文描述特定光学显微镜成像或散射测量***(例如，图像传感器102)，但本公开不限于此，且叠对度量测量***100可包含用于定位可见叠对标记且执行叠对测量的任何常规光学扫描仪。
此外，叠对度量测量***100可利用晶片114的参考层级内的叠对标记的经确定位置及关注层级中叠对标记的经确定位置(经由光学显微镜成像或散射测量***获得)来计算关注层级与参考层级之间的位置偏移(即，叠对测量)。
衬底支撑件112可经配置以载送及/或移动晶片114。衬底支撑件112(其亦可特性化为平台或载物台)可包含真空卡盘、机械卡盘及/或其它合适的支撑装置。尽管在图1中未展示，但是叠对度量测量***100可包含至少一个致动器，其经配置以相对于响应传感器132及/或光叠对度量测量***100的其它组件横向(如由X轴所指示)、侧向(如由Y轴所指示)及/或垂直(如Z轴所指示)移动衬底支撑件112。如本文使用，图1中描绘的X轴、Y轴及Z轴定义笛卡尔空间。在特定实施例中，衬底支撑件112还可包含位置监测器(未展示)(例如线性编码器)，其经配置以监测沿着X轴、Y轴及/或Z轴的衬底支撑件112的位置。另外，旋转编码器可用来监测晶片围绕Z轴的的旋转位置。即使在图1中仅展示一个衬底支撑件112，但是在特定实施例中，叠对度量测量***100可包含具有大致类似于或不同于衬底支撑件112的结构及/或功能的两个、三个或任何期望数量的衬底支撑件，使得多个晶片可快速地移入及移出与度量测量***100的剩余部分的对准。在操作中，根据本发明的方面，控制器118可用于定位衬底支撑件112，以使晶片114与相关联于叠对度量测量***100的工具或其它组件恰当对准。
图2A是根据本公开的一或多项实施例的晶片114的示意性俯视图。图2B是根据本公开的一或多项实施例的在其上形成有一或多个叠对标记204的晶片114的部分(例如，半导体装置、晶片114的经单切部分等)的放大示意图。图2C是根据本公开的一或多项实施例的如经由光学成像仪***(例如，成像仪传感器102)检测的叠对标记204的放大示意图。
一起参考图2A到2C，在一些实施例中，叠对标记204可形成在晶片114的参考层级及/或关注层级上。例如，晶片114的参考层级可包含放置在晶片114的参考层级内的第一组叠对标记204且关注层级可包含形成在晶片114的关注层级中或上的第二组叠对标记204。在一些实施例中，一或多个额外层级可放置在关注层级与参考层级之间。此外，如此项技术中已知，可通过确定参考层级上的叠对标记204的质心及关注层上的相关叠对标记204的质心并确定质心之间的偏移来进行叠对测量。
在一或多项实施例中，每一叠对标记204可包含定义列208的阵列206的材料及/或不存在材料的图案，所述列208包含在垂直于相应列208的高度的方向上延伸且具有在邻近条形标记210之间界定的间隔标记211的一组平行条形标记210。换句话说，每一列208可包含条形标记210及间隔标记211的堆叠。在一些实施例中，叠对标记204的上区域212可包含在第一方向214上(在图2C中描绘的定向上垂直)延伸的一或多个列208(例如，两个邻近列)及在第二方向216上(在图2C中描绘的定向上水平)延伸的一或多个列(例如，两个邻近列)。此外，叠对标记204的下区域218也可包含在第一方向214上(在图2C中描绘的定向上垂直)延伸的一或多个列208(例如，两个邻近列)及在第二方向216上(在图2C中描绘的定向上水平)延伸的一或多个列(例如，两个邻近列)。叠对标记204、列208、条形标记210及间隔标记211在下文中关于图3A到5D更详细描述。
在一或多项实施例中，叠对标记204可包括用于可经由常规光学扫描仪检测且可见的叠对标记204的常规材料(例如，可由所述材料形成)。此外，叠对标记204可经由常规***形成。例如，叠对标记204可包含填充材料、凹槽、镀层或通常用于形成叠对标记204的任何其它结构类型中的一或多者。但是，如关于图3A到5D进一步详细讨论，用于形成本公开的叠对标记204的结构及图案可在维持叠对标记204内的对比度(即，光学对比度)可变性时将图案的中断最小化，这改进叠对标记的耐久性，同时维持叠对标记的可检测性。
图3A展示定义叠对标记的列308的条形标记310的实例性图案302(例如，光空间图案)。图3B展示可经由成像***(例如，图1的成像仪传感器102)且经由图像捕获及图像分析从图3A的叠对标记检测的实例性对比度曲线。图案302可经由任何常规方法(例如，材料沉积)形成在晶片114上(例如，转移到晶片114)。在一或多项实施例中，图案302可包含彼此平行定向的一组线304。所述组线304可沿着列208的高度的长度定义邻近区域306a、306b、306c、306d等。在一些实施例中，所述组线304可在第一区域306a内以相对于列308的纵轴的第一角度纵向延伸，且所述组线304可在邻近区域306b内以相对于列308的纵轴的第二角度纵向延伸。在一些实施例中，第一角度可为45°且第二角度可为135°。鉴于前文，所述组线304可在第一区域306a内在第一方向上延伸，且在第二、邻近区域306b中在第二、不同方向上延伸，其中第一方向垂直于第二、不同方向。此外，线304延伸的角度可在区域306之间交替。鉴于前文，所述组线304每一线可具有周期性形状。
仍参考图3A，如下面进一步详细描述，叠对度量测量***100可利用偏光(及/或偏光效应)来检测及区分图案302的部分。特定来说，在操作中，叠对度量测量***100(例如，叠对度量测量***100的照明源103)可在晶片114处在平行于其中所述组线304在图案302的第二、邻近区域306b(或第一区域306a)内延伸的方向的方向上发射光。因此，第一区域306a(或第二、邻近区域306b)内的所述组线304可在垂直于其中在晶片114处发射光的方向的方向上延伸。此外，使所述组线304的部分在平行于其中在晶片114处发射光的方向的方向上延伸且使所述组线304的其它部分在垂直于其中在晶片114处发射光的方向的方向上延伸可在叠对度量测量***100的光检测成像仪传感器中产生偏光效应。例如，叠对标记的图案302可充当偏光滤光器及/或对反射光具有偏光效应。在此类实施例中，在晶片114处在平行于所述组线304的方向上发射的光正常地反射回及/或衍射，而在晶片114处在垂直于所述组线304的方向上发射的光至少部分被吸收及/或以不同方式反射回及/或衍射，从而在所述组线304的部分之间产生经检测对比度差。鉴于前文，经由偏光，叠对度量测量***100将第二、邻近区域306b(或第一区域306a)的可检测对比度改变为低于或接近低于可检测电平，且将第一区域306a(或第二、邻近区域306b)的可检测对比度改变为增加的电平。
在一或多项实施例中，叠对度量测量***100可在晶片114处发射线性偏光。在额外实施例中，叠对度量测量***100可包含使由成像仪传感器102检测的反射光偏光的偏光滤光器。在进一步实施例中，可使由晶片114反射的光的部分偏光(例如，因反射偏光)。
鉴于前文，可在所述组线304(例如，条形标记的集合)在垂直于其中在晶片114处发射光的方向的方向上延伸的区域中识别(例如，检测)对比度的第一电平，且可在所述组线304(例如，条形标记的集合)在平行于其中在晶片114处发射光的方向的方向上延伸的区域中识别(例如，检测)对比度的第二电平。因此，如本文更详细地描述，当经由成像仪传感器102检测时，其中定义条形标记集合(例如，列308)的图案302的线304在第一方向上延伸的区域可与其中定义条形标记集合的图案302的线304在第二方向上延伸的区域区分。例如，在图3B中描绘在扫描过程期间可由扫描图3A的叠对标记的叠对度量测量***100检测的实例性对比度曲线。此外，如下文更详细描述，利用叠对标记的每一列308的对比度曲线，叠对度量测量***100可确定叠对标记的质心的位置，且可利用质心的位置以进行晶片114的层级之间的叠对测量。
鉴于前文，在操作中，照明源103可在晶片114处发射光，且图像传感器102(例如，光学显微镜)可检测(例如，捕获)叠对标记的图像(例如，返回到图像传感器102的光)。此外，叠对度量测量***100可通过分析叠对标记的图像以经由常规方法确定对比度曲线来测量/确定跨扫描距离的对比度电平。在一或多项实施例中，具有以第一角度延伸的线304的区域306a可经检测为具有第一对比度的第一区域，其中第一区域具有与区域306a的形状相同的形状，且具有以第二角度延伸的线304的区域306b可经检测为具有第二、不同对比度的第二区域，其中第二区域具有与区域306b的形状相同的形状。由于不同的对比度，可检测且确定区域306的形状及位置，且如下文更详细地讨论，可检测且确定叠对标记(例如，图2C中描绘的列集合)的形状及位置。此外，在一些例项中，当定义外填充部分307(例如，围绕列308并与列308隔开的区域)的线在平行于其中在晶片114处发射光的方向的方向上延伸时，外填充部分307可经由对比度检测变得不可检测或几乎不可检测。
仍参考图3A，在一些实施例中，叠对标记的图案302的一或多个区域306可通过叠对度量测量***100检测为条形标记310(例如，图2C中描绘的条形标记210)。例如，在一些实施例中，具有以第一角度延伸的线304的区域306可检测为条形标记310(例如，类似于条形标记310的形状)，且具有以第二角度延伸的线304的区域306可检测为条形标记310之间的间隔。
在一或多项实施例中，区域306可具有沿着列308的高度的方向的至少大体上相等的宽度。此外，至少一些线304可从区域306的最上区域到最下区域至少大体上是连续的。例如，至少一些线304可从列308的一个纵向端延伸到列308的另一纵向端。因此，图案302可从列308的最上区域到最下区域至少大体上是连续的。在一或多项实施例中，区域306(例如，叠对标记的图案)可通过图案的中断(例如，不存在任何图案)与晶片114的图案的剩余部分分离。
图4A展示定义叠对标记的列408的条形标记410的实例性图案402(例如，光空间图案)。图4B展示可经由成像仪***(例如，图1的成像仪传感器102)从图4A的叠对标记检测的实例性对比度曲线。类似于上文关于图3A及3B描述的图案302，图案402可经由任何常规方法形成在晶片114上(例如，转移到晶片114)，且图案402可包含彼此平行定向的一组线404。所述组线404可沿着列408的高度的长度定义邻近区域406a、406b、406c、406d等。在一些实施例中，所述组线404可在第一区域406a内以相对于列的纵轴的第一角度纵向延伸，且所述组线404可在邻近区域406b内以相对于列的纵轴的第二角度纵向延伸。在一些实施例中，第一角度可为45°且第二角度可为135°。鉴于前文，所述组线404可在第一区域406a内在第一方向上延伸，且在邻近区域406b中在第二、不同方向上延伸，其中第一方向垂直于第二、不同方向。此外，线404延伸的角度可在区域406之间交替。鉴于前文，所述组线404的每一线可具有周期性形状。
以相同于上文关于图3A及3B所描述的方式，叠对度量测量***100可利用偏光(及/或偏光效应)来检测图案402。例如，叠对度量测量***100可利用偏光来检测所述组线404的区域406a、406b、406c、406d等的对比度电平，且可确定代表列408的对比度曲线。
在一些实施例中，图案402的区域406中的一或多者可由叠对度量测量***100检测为条形标记410。例如，在一些实施例中，具有以第一角度延伸的线404的区域406可检测为条形标记410，且具有以第二角度延伸的线404的区域406可检测为条形标记410之间的间隔。
在一或多项实施例中，表示条形标记410的区域406可具有沿着列408的高度的方向的至少大体上相等的宽度。此外，表示条形标记410的区域406之间的区域406(即，间隔区域)的宽度可小于表示条形标记410的区域406的宽度。此外，至少一些线404可从区域406的最上区域到最下区域至少大体上是连续的。例如，至少一些线404可从列408的一个纵向端延伸到列408的另一纵向端。因此，图案402可从列408的最上区域到最下区域至少大体上是连续的。在一或多项实施例中，区域406(例如，叠对标记的图案402)可通过图案402的中断(例如，不存在任何图案)与晶片114的图案的剩余部分分离。
图5A展示根据本公开的一或多项实施例的定义叠对标记的列508的条形标记510的实例性图案502(例如，光空间图案)。图5B展示可经由成像仪***(例如，图1的成像仪传感器102)从图5A的叠对标记检测的实例性对比度曲线。图5C展示图案502的条形标记510的部分及间隔标记511的部分的放大视图。图5D展示图5C的条形标记510及间隔标记511的部分的又进一步放大视图。图5E描绘图案502的部分的设计的示意图。
一起参考图5A到5E，在一些实施例中，图案502可包含由间隔标记511分离的条形标记510。每一条形标记510可包含从列508的第一横向侧延伸到列508的相对、第二横向侧的平行线514(例如，多个平行线)。在一或多项实施例中，平行线504可在垂直于列508的高度的方向上延伸。在一些实施例中，平行线504之间的间隔可小于平行线504本身的宽度，使得条形标记510内的图案502沿着条形标记510的宽度大体上是连续的。
此外，每一间隔标记511可包含平行分段线506。每一分段线516可包含区段518。另外，每个分段线516的区段518可与相应间隔标记511的其它分段线516的相关区段518对准。因此，平行分段线516之间的相关区段的集合可形成相应列508。在一或多项实施例中，每一分段线516的每一区段518的纵向长度可明显长于邻近区段518之间的间隔。例如，每一区段518可具有在约0.20μm与约0.25μm的范围内的纵向长度。例如，每一区段518可具有在约0.217μm与约0.240μm的范围内的纵向长度。在一些实施例中，区段518的长度可变化。例如，外区段(即，平行线514附近的区段)的长度可更短，且内区段(即，远离平行线514的区段)的长度可更长。另外，邻近区段518之间的距离可在约0.08μm与约0.10μm的范围内。例如，邻近区段518之间的距离可约为0.0945μm。此外，条形标记510的最后一个平行线504与间隔标记511的第一分段线516之间的距离可为大于条形标记510的邻***行线504之间及间隔标记511的邻近分段线516之间的距离的距离。在一些实施例中，条形标记510的邻***行线504之间的距离可变化。但是，不存在图案502内的条形标记510与间隔标记511之间的图案502的中断。
图案502可经由任何常规方法形成在晶片114上(例如，转移到晶片114)。另外，图案502可包含用于经由常规光学扫描仪可检测且可见且由常规方法形成的叠对标记的常规材料。例如，图案502可包含填充材料、凹槽、镀层或通常用于形成叠对标记204的任何其它结构类型。
在一或多项实施例中，当经由常规方法扫描并且当识别/确定叠对标记的列508的图案502的对比度曲线时，条形标记510的图案502与间隔标记511的图案502的差异可产生条形标记510与间隔标记511之间的可区分电平的对比度，如在图5B中展示。但是，由于邻***行线504之间的间隔、邻近分段线506之间的间隔以及平行线与分段线之间的间隔不变，所以图案至少大体上是连续的，且不包含在处理期间容易受到损坏的图案的任何中断。
图6A展示根据本公开的一或多项实施例的定义叠对标记的列608的常规条形标记610的实例性图案602(例如，光空间图案)。图6B展示可经由成像仪***(例如，图1的成像仪传感器102)从图6A的叠对标记检测的实例性对比度曲线。图案602可包含常规条形标记610，但可具有延伸填充图案612，其接触并至少大体上填充常规条形标记610之间的空间。常规条形标记610可包含平行线。图案602可通过上文关于图3A到5E描述的任何方式及方法形成，且可包含本文描述的任何材料及图案结构。此外，可经由本文描述的任何方式扫描且检测图案602。
图7展示根据本公开的一或多项实施例的用于检测叠对标记的位置且用于确定叠对测量的实例性方法700的流程图。
在一些实施例中，方法700可包含使叠对度量测量***100(图1)的晶片卡盘上的晶片旋转，如在图7的动作702中展示。在一或多项实施例中，晶片可具有形成于晶片的参考层级及晶片的关注层级上的叠对标记。例如，叠对标记可包含上文关于图3A到4B描述的任何叠对标记。特定来说，叠对标记可包含定义列的条形标记的光空间图案。此外，图案可包含定义邻近区域的线组，其中线在表示条形标记的区域内以相对于列的纵轴的第一角度延伸，且其中线以相对于表示标记之间的空间的列区域的纵轴的第二角度纵向延伸。第一及第二角度可包含上文关于图3A到4B描述的任何角度。
在一些实施例中，使晶片旋转可包含使晶片绕中心轴旋转相对于默认位置(例如晶片卡盘的默认位置)的角度。例如，使晶片旋转可包含使晶片旋转等于上文关于图3A及4A描述的第一角度的角度。例如，使晶片旋转可包含使晶片旋转45°。在其它实施例中，使晶片旋转可包含使晶片旋转15°、30°、60°、75°、90°或任何其它角度。在一或多项实施例中，晶片可旋转到使得由叠对度量测量***100发射的光(下文描述)将在垂直于以第一角度延伸的图案的线的部分的方向上且在平行于以第二角度延伸的图案的线的部分的方向上发射的位置。或者，代替使晶片旋转或除了使晶片旋转外，方法700也可包含使叠对度量测量***100(图1)的偏光器110旋转，使得由叠对度量测量***100发射的偏光(下文描述)将在垂直于以第一角度延伸的图案的线的部分的方向上且在平行于以第二角度延伸的图案的线的部分的方向上发射。
方法700可进一步包含在晶片处发光，如在图7的动作704中展示。例如，如上文提及，叠对度量测量***100可在晶片处在垂直于以第一角度延伸的叠对标记的图案的线的部分的方向上且在平行于以第二角度延伸的叠对标记的图案的线的部分的方向上发射光。光可包含上文描述的任何类型的光及/或辐射。
在晶片处发射光之后，方法700可包含捕获晶片的图像数据(例如，至少一个图像)，如在图7的动作706中展示。例如，叠对度量测量***100可经由任何常规方式经由成像仪传感器(例如，成像仪传感器102)捕获晶片的至少一个图像。
至少部分基于晶片的经捕获的至少一个图像，方法700可包含确定晶片的叠对标记的对比度曲线，如在图7的动作708中展示。例如，叠对度量测量***100可经由常规方法确定晶片的参考层级上的叠对标记的对比度曲线及晶片的关注层级上的相关叠对标记的对比度曲线。
在确定晶片的叠对标记的对比度曲线之后，方法700可包含至少部分基于对比度曲线确定叠对标记的质心的位置，如在图7的动作710中展示。例如，叠对度量测量***100可经由常规方法确定晶片的参考层级上的第一叠对标记的质心的位置及晶片的关注层级上的第二叠对标记的质心的位置。在其它实施例中，叠对度量测量***100可识别叠对标记的侧、边缘、点或任何其它特征。此外，基于叠对标记的质心及/或特征的经确定位置，可计算且确定叠对标记的位置及定向。
响应于确定叠对标记的质心(或任何其它特征)的位置，方法可包含计算晶片的关注层级与参考层级之间的位置偏移(例如，叠对测量)，如在图7的动作712中展示。例如，基于参考层级的第一叠对标记及关注层级的第二叠对标记的质心(或任何其它特征)的位置，叠对度量测量***100可经由常规方法计算或可用于计算位置偏移。作为非限制性实例，方法700可包含经由2004年8月17日发布的巴根斯托斯(Baggenstoss)的美国专利案6,779,171、2004年8月17日发布的鲍斯(Bowes)的美国专利案6,778,275及/或2008年12月9日发布的鲍斯(Bowes)的美国专利案7,463,367中描述的任何方法基于两个叠对标记计算位置偏移。除了计算偏移外，可应用各种数学模型以内插及外推获得的数据，以产生叠对的几何模型。
在一些实施例中，图7的动作702到712的任一者可重复多次以计算晶片的关注层级与参考层级之间的位置偏移。在一些实施例中，可将进一步叠对标记应用到更高关注层级，且可重复图7的动作702到712以重新校准晶片对准且进行进一步叠对测量。处理给定批次晶片时的经验数据可用于确定根据本公开执行叠对测量最有用的频率及层级。
另外，方法700可包含基于经计算的位置偏移(即，叠对测量)调整对晶片的未来半导体制造工艺。例如，叠对度量测量***100可用于经由常规方法基于经计算的位置偏移来调整在未来工艺中的相对晶片及工具位置，例如形成覆盖材料层级、图案化、蚀刻等。
图8展示根据本公开的一或多项实施例的用于在晶片上形成叠对标记的实例性方法800的流程图。在一些实施例中，方法800可包含在晶片上形成图案的至少一个线以在图案的第一区域内在第一方向上延伸，如在图8的动作802中展示。例如，光刻***可在晶片的表面上形成叠对标记的图案的至少一个线。在一或多项实施例中，第一方向可以相对于图案的列的纵轴的角度延伸。第一角度可在0°到90°的范围内。例如，第一角度可约为45°。
在一些实施例中，在晶片上形成图案可包含经由常规方法在晶片上沉积材料、经由常规方法在晶片内形成凹槽、以常规方法电镀晶片、干蚀刻工艺、薄膜沉积工艺、化学机械抛光工艺等。例如，在一些实施例中，晶片上的图案可包含填充材料或任何其它常规材料。在一些实施例中，在晶片上形成图案可包含由一或多个其它工艺分离的多个步骤。例如，图案的部分可形成于形成图案的第一步骤下游。
方法800可进一步包含在晶片上形成图案的至少一个线以在邻近图案的第一区域的第二区域内在第二方向上延伸，如在图8的动作804中展示。例如，光刻***可在晶片的表面上形成叠对标记的图案的至少一个线。此外，第二方向可垂直于第一方向。因此，第一区域内的图案的至少一个线的部分可与第二区域内的图案的至少一个线的部分形成90°角。此外，第二方向可以相对于图案的列的纵轴的角度延伸。第二角度可在90°到180°的范围内。例如，第一角度可约为135°。
在一或多项实施例中，第二区域可在图案的列设计的纵轴的方向上紧邻于第一区域。此外，在一些实施例中，第一及第二区域可沿着图案的列设计的纵轴具有大体上相同的宽度。在其它实施例中，第一及第二区域可沿着图案的列设计的纵轴具有不同(例如，可变)的宽度。
此外，方法800可包含重复动作802及804以形成定义图案的列的一组邻近区域，如在图8的动作806中展示。例如，光刻***可重复动作802及804以形成一组邻近区域以定义图案的列。另外，图案的至少一个线的方向可贯穿区域交替。例如，至少一条线可在第一区域内在第一方向上延伸、在第二区域内在第二方向上延伸、在第三区域内在第一方向上延伸、在第四区域内在第二方向上延伸等。此外，重复动作802及804可包含形成至少一条线以贯穿图案的列的区域连续。同样地，重复动作802及804可包含形成至少一个线以具有周期性形状。
一起参考动作802到806，在一些实施例中，方法800可包含根据动作802到806形成一组平行线以定义如上文关于图3A到4B描述的条形标记及间隔标记。
图9展示根据本公开的一或多项实施例的用于在晶片上形成叠对标记的实例性方法900的流程图。在一些实施例中，方法900可包含在晶片上在图案的第一区域内形成所述图案的多个平行线，如在图9的动作902中展示。例如，光刻***可在晶片的表面上形成叠对标记的图案的多个平行线。在一些实施例中，多个平行线可从图案的列设计的第一横向侧延伸到图案的列设计的相对、第二横向侧。在一或多项实施例中，形成平行线可包含形成在垂直于列设计的高度的方向上延伸的平行线。在一些实施例中，形成平行线可包含形成在其之间具有间隔的平行线，所述间隔小于平行线自身的宽度，使得由平行线形成的图案贯穿第一区域大体上是连续的。
在一或多项实施例中，方法900可包含在晶片上在图案的第二区域内形成所述图案的多个平行分段线，如在图9的动作904中展示。例如，光刻***可在晶片的表面上形成叠对标记的图案的多个平行分段线。在一些实施例中，多个分段平行线可从图案的列设计的第一横向侧延伸到图案的列设计的相对、第二横向侧。在一或多项实施例中，形成平行分段线可包含形成平行分段线使得每一分段线的区段与第二区域内的其它分段线的相关区段对准。另外，形成平行分段线可包含形成平行分段线使得每一分段线的每一区段的纵向长度明显长于分段线的邻近区段之间的间隔。
另外，动作904可包含在晶片的表面上形成平行分段线，使得第二区域内的分段线平行于第一区域的平行线。此外，动作904可包含形成平行分段线，使得第一区域的邻***行线与第二区域的分段线之间的距离可为与第一区域的邻***行线之间的距离及第二区域的邻近分段线之间的距离相同的距离。因此，不存在第一区域(例如，条形标记)与第二区域(例如，间隔标记)之间的图案的中断。
在一或多项实施例中，第二区域可在图案的列设计的纵轴的方向上紧邻于第一区域。此外，在一些实施例中，第一及第二区域可沿着图案的列设计的纵轴具有大体上相同的宽度。在其它实施例中，第一及第二区域可沿着图案的列设计的纵轴具有不同(例如，可变)的宽度。
在一些实施例中，方法900可包含重复动作902及904以形成定义图案的列的邻近区域组，如在图9的动作906中展示。例如，光刻***可重复动作902及904以形成一组邻近区域以定义图案的列。在一些实施例中，光刻***可在第一区域内形成多个平行线，在第二区域内形成多个平行分段线，在第三区域内形成多个平行线，在第四区域内形成多个平行分段线等。此外，重复动作902及904可包含形成贯穿列的区域至少大体上连续的图案，而无区域之间的图案的中断。
一起参考动作902到906，在一些实施例中，方法900可包含形成图案以定义如上文关于图5A到5E描述的条形标记及间隔标记。
图10展示根据本公开的一或多项实施例的用于在晶片上形成叠对标记的实例性方法1000的流程图。在一些实施例中，方法1000可包含在晶片上形成至少两个平行条形标记，如在图10的动作1002中展示。例如，光刻***可在晶片上形成至少两个平行条形标记。在一或多项实施例中，光刻***可根据常规方法形成至少两个平行条形标记。
方法1000可进一步包含在至少两个平行条形标记之间形成延伸填充图案，如在图10的动作1004中展示。例如，光刻***可在至少两个平行条形标记之间形成延伸填充图案。在一或多项实施例中，动作1004可包含形成接触至少两个平行条形标记的每一者且至少大体上填充至少两个平行条形标记的邻近条形标记之间的空间的延伸填充图案。
此外，方法1000可包含重复动作1002及1004以形成定义列的一组邻近条形标记，如在图9的动作1006中展示。例如，光刻***可重复动作1002及1004以形成如上文关于图6A及6B描述的条形标记及延伸填充图案。
一起参考图1到10，本文描述的叠对标记及用于形成叠对标记的图案优于常规叠对标记及图案。例如，常规叠对标记通常包含图案的中断(例如，不存在图案)来协助区分图案的部分(例如，条形标记)。但是，这些中断(或定义中断的图案的边缘)通常在常规处理过程期间被破坏。被破坏的中断对叠对测量产生不利影响。但是，本公开的叠对标记及用于形成叠对标记的图案不包含上文描述的中断，且至少大体上是连续的。此外，归因于本文描述的形状及设计，当经由成像仪***扫描时，图案维持图案的部分的可检测性及可区分性(例如，光学对比度)。因此，因为叠对标记及用于形成叠对标记的图案无需用于检测叠对标记的部分的中断，所以本公开的叠对标记及用于形成叠对标记的图案可提供更稳健且可靠的叠对标记，其可比常规叠对标记更好地承受处理。因此，本公开的叠对标记及用于形成叠对标记的图案可导致更精确的叠对测量，此导致更好的处理及更高品质的半导体装置。
本公开的一或多项实施例包含一种确定晶片的关注层级与所述晶片的参考层级之间的叠对测量(例如，位置偏移)的方法。所述方法可包含使晶片在叠对度量测量***内定向(例如，使晶片卡盘上的晶片旋转)以将叠对标记的图案的线的部分与其中所述叠对度量测量***的照明源在所述晶片处发射光(例如，辐射)的方向对准。此外，使所述晶片定向可包含对准所述叠对标记的所述图案的所述线的其它部分以在垂直于其中所述叠对度量测量***的所述照明源在所述晶片处发射光的所述方向的方向上延伸。所述方法进一步包含经由所述照明源在所述晶片处发射光，且经由所述叠对度量测量***的成像仪传感器捕获所述晶片的至少一个图像。所述方法也包含至少部分基于所述捕获至少一个图像确定所述叠对标记的区域的对比度，且基于所述经确定对比度，确定所述叠对标记的位置。此外，所述方法可包含经由上文描述的方法确定所述晶片的参考层级的叠对标记的位置及所述晶片的关注层级的叠对标记的位置。此外，基于所述叠对标记的所述经确定位置，所述叠对度量测量***可确定晶片的所述参考层级与所述关注层级之间的位置偏移。
本公开的一些实施例包含叠对标记，其用于确定晶片的所述参考层级与所述关注层级之间的位置偏移。所述叠对标记可包含定义列阵列的图案，每一列包括一组平行条形标记，其中每一条形标记通过间隔标记与邻近条形标记间隔开。此外，所述列阵列的每一列内的所述图案可包含彼此平行定向且在相应列的每一条形标记内在第一方向上延伸且在所述相应列的每一间隔标记内在第二不同方向上延伸的一组线。所述组线的每一线可为连续的且可从所述相应列的最上区域延伸到所述相应列的最下区域。此外，所述第一方向可垂直于所述第二方向。
本公开的一或多项实施例包含叠对度量测量***。所述叠对度量测量***可包含：衬底支撑件，其用于支撑晶片；照明源，其用于在第一方向上在所述晶片处发射光；成像仪传感器，其经配置以至少辨识晶片上的可见元件的位置；控制器，其可操作地耦合到所述衬底支撑件、所述成像仪传感器及所述照明源。所述控制器可包含至少一个处理器及至少一个在其上存储指令的非暂时性计算机可读存储媒体，所述指令在由所述至少一个处理器执行时引起所述控制器以：引起所述支撑衬底以使所述晶片相对于默认位置旋转以：将所述晶片的参考层级上的叠对标记的图案的第一区域的线与所述第一方向对准；且使邻近所述叠对标记的所述图案的所述第一区域的第二区域的线在垂直于所述第一方向的第二方向上延伸；使所述照明源在所述第一方向上在所述晶片处发射光；使所述成像仪传感器捕获所述晶片的至少一个图像；且至少部分基于所述捕获至少一个图像，基于所述叠对标记的所述第一区域及所述第二区域的经检测对比度区分所述叠对标记的所述第一区域与所述第二区域。
本公开的进一步实施例包含在晶片上形成叠对标记的图案的方法。所述方法可包含形成叠对标记的列的条形标记及形成所述叠对标记的列的间隔标记。形成所述列的所述条形标记可包含形成从相应列的第一横向端延伸到所述相应列的第二相对横向端的平行线。形成所述列的所述间隔标记可包含在邻近条形标记之间形成从所述相应列的所述第一横向端延伸到所述相应列的所述第二相对横向端的平行分段线。
下文陈述本公开的额外非限制性实例性实施例。
实施例1。一种方法，其包括：使晶片定向以将叠对标记的图案的第一区域的线与其中照明源在所述晶片处发射光的方向对准；经由所述照明源在所述晶片处发射光；经由成像仪传感器捕获所述晶片的至少一个图像；及至少部分基于所述经捕获的至少一个图像，确定其中所述图案的线与其中所述照明源在所述晶片处发射光的所述方向不对准的所述叠对标记的所述图案的第二区域的对比度，且确定所述叠对标记的所述图案的所述第一区域的对比度。
实施例2。根据实施例1所述的方法，其中使所述晶片定向包括使所述晶片相对于所述晶片的默认位置旋转约45°，以便将所述叠对标记的所述图案的所述第一区域的所述线与其中所述照明源在所述晶片处发射光的所述方向对准。
实施例3。根据实施例1及2中任一项所述的方法，其中使所述晶片定向包括使所述晶片相对于所述晶片的默认位置旋转约45°，以便使所述叠对标记的所述图案的所述第二区域的所述线在垂直于其中所述照明源在所述晶片处发射光的所述方向的方向上延伸。
实施例4。根据实施例1到3中任一项所述的方法，其进一步包括至少部分基于所述第一及第二区域的所述经确定对比度，确定所述叠对标记的质心的位置。
实施例5。根据实施例4所述的方法，其进一步包括至少部分基于所述叠对标记的所述质心的所述经确定位置确定所述叠对标记相对于形成在所述晶片的另一层级上的另一配准的的位置偏移。
实施例6。根据实施例1到5中任一项所述的方法，其中确定所述叠对标记的所述图案的所述第一及第二区域的对比度包括确定所述第二区域与所述晶片的周围区域之间的对比度电平，其高于所述第一区域与所述晶片的所述周围区域之间的对比度电平。
实施例7。根据实施例1到6中任一项所述的方法，其中使晶片定向以使叠对标记的所述图案的所述第一区域的线与其中所述照明源在所述晶片处发射光的所述方向对准且经由所述照明源在所述晶片处发射光在经由所述第一区域或所述第二区域中的至少一者的所述成像仪传感器成像时实现偏光滤光器。
实施例8。根据实施例1到7中任一项所述的方法，其中进一步包括至少部分基于所述第一及第二区域的所述经确定对比度，确定所述叠对标记的至少一个条形标记的位置及形状。
实施例9。根据实施例1到8中任一项所述的方法，其中进一步包括至少部分基于所述第一及第二区域的所述经确定对比度，确定所述叠对标记的条形标记的至少一个列的位置及形状。
实施例10。一种晶片的叠对标记，其包括：定义列阵列的图案，每一列包括一组平行条形标记，其中每一条形标记通过间隔标记与邻近条形标记间隔开，且其中所述列阵列的每一列内的所述图案包括彼此平行定向且在相应列的每一条形标记内在第一方向上延伸且在所述相应列的每一间隔标记中在第二、不同方向上延伸的一组线，其中所述组线的每一线是连续的且从所述相应列的最上区域延伸到所述相应列的最下区域。
实施例11。根据实施例10所述的晶片的叠对标记，其中所述第一方向垂直于所述第二、不同方向。
实施例12。根据实施例10及11中任一项所述的晶片的叠对标记，其中所述第一方向以相对于所述相应列的纵轴的45°角延伸，且其中所述第二、不同方向以相对于所述相应列的纵轴的135°角延伸。
实施例13。根据实施例10到12中任一项所述的晶片的叠对标记，其中所述图案的所述线组的每一线包括周期性形状。
实施例14。根据实施例10到13中任一项所述的晶片的叠对标记，其中在所述相应列的纵轴的方向上的所述相应列的每一条形标记的宽度至少大体上等于在所述相应列的纵轴的方向上的所述相应列的每一间隔标记的宽度。
实施例15。根据实施例10到14中任一项所述的晶片的叠对标记，其中在所述相应列的纵轴的方向上的所述相应列的每一条形标记的宽度大于在所述相应列的纵轴的方向上的所述相应列的每一间隔标记的宽度。
实施例16。根据实施例10到15中任一项所述的晶片的叠对标记，其中所述图案包括填充材料、凹槽或镀层中的一或多者。
实施例17。一种叠对度量测量***，其包括：衬底支撑件，其用于支撑晶片；照明源，其用于在第一方向上在所述晶片处发射光；成像仪传感器，其经配置以至少辨识晶片上的可见元件的位置；及控制器，其可操作地耦合到所述衬底支撑件、所述成像仪传感器及所述照明源，所述控制器包括：至少一个处理器；及至少一个在其上存储指令的非暂时性计算机可读存储媒体，所述指令在由所述至少一个处理器执行时引起所述控制器以：引起所述支撑衬底以使所述晶片相对于默认位置旋转以：将所述晶片的参考层级上的叠对标记的图案的第一区域的线与所述第一方向对准；且使邻近所述叠对标记的所述图案的所述第一区域的第二区域的线在垂直于所述第一方向的第二方向上延伸；使所述照明源在所述第一方向上在所述晶片处发射光；使所述成像仪传感器捕获所述晶片的至少一个图像；且至少部分基于所述捕获至少一个图像，基于所述叠对标记的所述第一区域及所述第二区域的经检测对比度区分所述叠对标记的所述图案的所述第一区域与所述第二区域。
实施例18。根据实施例17所述的叠对度量测量***，其中所述控制器进一步包括指令，所述指令在由所述至少一个处理器执行时使所述控制器至少部分基于所述第一区域及所述第二区域的所述经检测对比度来确定所述晶片的所述参考层级上的所述叠对标记的质心的位置。
实施例19。根据实施例18所述的叠对度量测量***，其中所述控制器进一步包括指令，所述指令在由所述至少一个处理器执行时使所述控制器：确定所述晶片的关注层级上的另一叠对标记的另一质心的位置；且基于所述参考层级上的所述叠对标记的所述经确定位置及所述关注层级上的所述叠对标记的所述经确定位置，确定所述晶片的所述关注层级与所述参考层级之间的位置偏移。
实施例20。根据实施例17到19中任一项所述的叠对度量测量***，其中将所述晶片的所述参考层级上的所述叠对标记的所述图案的第一区域的线与所述第一方向对准包括使所述晶片相对于所述晶片的默认位置旋转45°。
实施例21。根据实施例17到20中任一项所述的叠对度量测量***，其中将所述晶片的所述参考层级上的所述叠对标记的所述图案的第一区域的线与所述第一方向对准使由所述照明源发射的光产生偏光效应，从而引起所述叠对标记的所述第二区域内的所述线相比于所述叠对标记的所述第一区域内的所述线具有更高的经由所述成像仪传感器的可检测性。
实施例22。一种在晶片上形成叠对标记的图案的方法，所述方法包括：形成叠对标记的列的条形标记，包括形成从相应列的第一横向端延伸到所述相应列的第二相对横向端的平行线；及形成所述叠对标记的列的间隔标记，包括在邻近条形标记之间形成从所述相应列的所述第一横向端延伸到所述相应列的所述第二相对横向端的平行分段线。
实施例23。根据实施例22所述的方法，其进一步包括在邻***行线与平行分段线之间形成间隔使之与邻***行线之间的间隔宽度相同。
实施例24。根据实施例22及23中任一项所述的方法，其中形成所述平行分段线包括形成每一分段线的区段以具有大于所述分段线的邻近区段之间的距离的纵向长度。
实施例25。根据实施例22到24中任一项所述的方法，其进一步包括每列至少六个条形标记及至少五个间隔标记。
实施例26。根据实施例22到25中任一项所述的方法，其中形成条形标记及形成间隔标记包括将填充材料沉积在所述晶片的表面上。
上文描述且在附图中说明的本公开的实施例不限制本公开的范围，其由所附权利要求书及其合法等效物的范围所涵盖。任何等效实施例在本公开的范围内。实际上，所属领域的技术人员将根据描述明白除了本文展示且描述外的本公开的各种修改，例如所描述的元件的替代性有用组合。此类修改及实施例也落在所附权利要求书及等效物的范围内。

Claims (26)

1.一种方法，其包括：
使晶片定向以将叠对标记的图案的第一区域的线与其中照明源在所述晶片处发射光的方向对准；
经由所述照明源在所述晶片处发射光；
经由成像仪传感器捕获所述晶片的至少一个图像；及
至少部分基于所述经捕获的至少一个图像，确定其中所述图案的线与其中所述照明源在所述晶片处发射光的所述方向不对准的所述叠对标记的所述图案的第二区域的对比度，且确定所述叠对标记的所述图案的所述第一区域的对比度。
2.根据权利要求1所述的方法，其中使所述晶片定向包括使所述晶片相对于所述晶片的默认位置旋转约45°，以便将所述叠对标记的所述图案的所述第一区域的所述线与其中所述照明源在所述晶片处发射光的所述方向对准。
3.根据权利要求1所述的方法，其中使所述晶片定向包括使所述晶片相对于所述晶片的默认位置旋转约45°，以便使所述叠对标记的所述图案的所述第二区域的所述线在垂直于其中所述照明源在所述晶片处发射光的所述方向的方向上延伸。
4.根据权利要求1所述的方法，其进一步包括至少部分基于所述第一及第二区域的所述经确定对比度，确定所述叠对标记的质心的位置。
5.根据权利要求4所述的方法，其进一步包括至少部分基于所述叠对标记的所述质心的所述经确定位置确定所述叠对标记相对于形成在所述晶片的另一层级上的另一配准的位置偏移。
6.根据权利要求1到5中任一权利要求所述的方法，其中确定所述叠对标记的所述图案的所述第一及第二区域的对比度包括确定所述第二区域与所述晶片的周围区域之间的对比度电平，其高于所述第一区域与所述晶片的所述周围区域之间的对比度电平。
7.根据权利要求1到5中任一权利要求所述的方法，其中使晶片定向以使叠对标记的所述图案的所述第一区域的线与其中所述照明源在所述晶片处发射光的所述方向对准且经由所述照明源在所述晶片处发射光在经由所述第一区域或所述第二区域中的至少一者的所述图像传感器成像时实现偏光滤光器。
8.根据权利要求1到5中任一权利要求所述的方法，其中进一步包括至少部分基于所述第一及第二区域的所述经确定对比度，确定所述叠对标记的至少一个条形标记的位置及形状。
9.根据权利要求1到5中任一权利要求所述的方法，其中进一步包括至少部分基于所述第一及第二区域的所述经确定对比度，确定所述叠对标记的条形标记的至少一个列的位置及形状。
10.一种晶片的叠对标记，其包括：
定义列阵列的图案，每一列包括一组平行条形标记，其中每一条形标记通过间隔标记与邻近条形标记间隔开，且其中所述列阵列的每一列内的所述图案包括彼此平行定向且在相应列的每一条形标记内在第一方向上延伸且在所述相应列的每一间隔标记中在第二不同方向上延伸的一组线，其中所述线组的每一线是连续的且从所述相应列的最上区域延伸到所述相应列的最下区域。
11.根据权利要求10所述的晶片的叠对标记，其中所述第一方向垂直于所述第二不同方向。
12.根据权利要求10所述的晶片的叠对标记，其中所述第一方向以相对于所述相应列的纵轴的45°角延伸，且其中所述第二不同方向以相对于所述相应列的所述纵轴的135°角延伸。
13.根据权利要求10所述的晶片的叠对标记，其中所述图案的所述线组的每一线包括周期性形状。
14.根据权利要求10所述的晶片的叠对标记，其中在所述相应列的纵轴的方向上的所述相应列的每一条形标记的宽度至少大体上等于在所述相应列的纵轴的方向上的所述相应列的每一间隔标记的宽度。
15.根据权利要求10到14中任一权利要求所述的晶片的叠对标记，其中在所述相应列的纵轴的方向上的所述相应列的每一条形标记的宽度大于在所述相应列的纵轴的方向上的所述相应列的每一间隔标记的宽度。
16.根据权利要求10到14中任一权利要求所述的晶片的叠对标记，其中所述图案包括填充材料、凹槽或镀层中的一或多者。
17.一种叠对度量测量***，其包括：
衬底支撑件，其用于支撑晶片；
照明源，其用于在第一方向上在所述晶片处发射光；
成像仪传感器，其经配置以至少辨识晶片上的可见元件的位置；及
控制器，其可操作地耦合到所述衬底支撑件、所述成像仪传感器及所述照明源，所述控制器包括：
至少一个处理器；及
在其上存储指令的至少一个非暂时性计算机可读存储媒体，所述指令在由所述至少一个处理器执行时使所述控制器：
引起所述支撑衬底使所述晶片相对于默认位置旋转以：
将所述晶片的参考层级上的叠对标记的图案的第一区域的线与所述第一方向对准；且
使邻近所述叠对标记的所述图案的所述第一区域的第二区域的线在垂直于所述第一方向的第二方向上延伸；
使所述照明源在所述第一方向上在所述晶片处发射光；
使所述成像仪传感器捕获所述晶片的至少一个图像；且
至少部分基于所述捕获至少一个图像，基于所述叠对标记的所述第一区域及所述第二区域的经检测对比度区分所述叠对标记的所述图案的所述第一区域与所述第二区域。
18.根据权利要求17所述的叠对度量测量***，其中所述控制器进一步包括指令，所述指令在由所述至少一个处理器执行时使所述控制器至少部分基于所述第一区域及所述第二区域的所述经检测对比度来确定所述晶片的所述参考层级上的所述叠对标记的质心的位置。
19.根据权利要求18所述的叠对度量测量***，其中所述控制器进一步包括指令，所述指令在由所述至少一个处理器执行时使所述控制器：
确定所述晶片的关注层级上的另一叠对标记的另一质心的位置；且
基于所述参考层级上的所述叠对标记的所述经确定位置及所述关注层级上的所述叠对标记的所述经确定位置，确定所述晶片的所述关注层级与所述参考层级之间的位置偏移。
20.根据权利要求17到19中任一权利要求所述的叠对度量测量***，其中将所述晶片的所述参考层级上的所述叠对标记的所述图案的第一区域的线与所述第一方向对准包括使所述晶片相对于所述晶片的默认位置旋转45°。
21.根据权利要求17到19中任一权利要求所述的叠对度量测量***，其中将所述晶片的所述参考层级上的所述叠对标记的所述图案的第一区域的线与所述第一方向对准使由所述照明源发射的光产生偏光效应，从而引起所述叠对标记的所述第二区域内的所述线相比于所述叠对标记的所述第一区域内的所述线具有经由所述成像仪传感器的更高可检测性。
22.一种在晶片上形成叠对标记的图案的方法，所述方法包括：
形成叠对标记的列的条形标记，包括形成从相应列的第一横向端延伸到所述相应列的第二相对横向端的平行线；及
形成所述叠对标记的列的间隔标记，包括在邻近条形标记之间形成从所述相应列的所述第一横向端延伸到所述相应列的所述第二相对横向端的平行分段线。
23.根据权利要求22所述的方法，其进一步包括在邻***行线与平行分段线之间形成间隔，其与邻***行线之间的间隔宽度相同。
24.根据权利要求22所述的方法，其中形成所述平行分段线包括形成每一分段线的区段以具有大于所述分段线的邻近区段之间的距离的纵向长度。
25.根据权利要求22所述的方法，其进一步包括每列至少六个条形标记及至少五个间隔标记。
26.根据权利要求22到25中任一权利要求所述的方法，其中形成条形标记及形成间隔标记包括将填充材料沉积在所述晶片的表面上。
CN202011508435.9A 2019-12-18 2020-12-18 晶片叠对标记、叠对测量***及相关方法 Pending CN113161277A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/719,366 2019-12-18
US16/719,366 US11784077B2 (en) 2019-12-18 2019-12-18 Wafer overlay marks, overlay measurement systems, and related methods

Publications (1)

Publication Number Publication Date
CN113161277A true CN113161277A (zh) 2021-07-23

Family

ID=76439272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011508435.9A Pending CN113161277A (zh) 2019-12-18 2020-12-18 晶片叠对标记、叠对测量***及相关方法

Country Status (2)

Country Link
US (1) US11784077B2 (zh)
CN (1) CN113161277A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809929B (zh) * 2022-04-08 2023-07-21 南亞科技股份有限公司 具有疊對標記的半導體元件結構

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI799267B (zh) * 2022-02-25 2023-04-11 南亞科技股份有限公司 疊對測量設備
US20230273590A1 (en) * 2022-02-25 2023-08-31 Nanya Technology Corporation Method and system of operating overlay measuring

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030021467A1 (en) * 2000-08-30 2003-01-30 Michael Adel Overlay marks, methods of overlay mark design and methods of overlay measurements
US7046361B1 (en) * 2002-04-04 2006-05-16 Nanometrics Incorporated Positioning two elements using an alignment target with a designed offset
US20090195768A1 (en) * 2008-02-01 2009-08-06 Asml Netherlands B.V. Alignment Mark and a Method of Aligning a Substrate Comprising Such an Alignment Mark
CN102171618A (zh) * 2008-10-06 2011-08-31 Asml荷兰有限公司 使用二维目标的光刻聚焦和剂量测量
CN103913960A (zh) * 2013-01-02 2014-07-09 台湾积体电路制造股份有限公司 用于光刻对准的***和方法
US20190137893A1 (en) * 2017-11-07 2019-05-09 Asml Netherlands B.V. Metrology Apparatus and a Method of Determining a Characteristic of Interest

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172409B1 (en) * 1997-06-27 2001-01-09 Cypress Semiconductor Corp. Buffer grated structure for metrology mark and method for making the same
US5982044A (en) * 1998-04-24 1999-11-09 Vanguard International Semiconductor Corporation Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates
US6037671A (en) * 1998-11-03 2000-03-14 Advanced Micro Devices, Inc. Stepper alignment mark structure for maintaining alignment integrity
US6440612B1 (en) 1999-09-01 2002-08-27 Micron Technology, Inc. Field correction of overlay error
US7009704B1 (en) 2000-10-26 2006-03-07 Kla-Tencor Technologies Corporation Overlay error detection
JP2002252157A (ja) * 2001-02-22 2002-09-06 Sony Corp マスク作製用部材およびその製造方法ならびにマスクおよびその製造方法ならびに露光方法ならびに半導体装置の製造方法
US20030002043A1 (en) 2001-04-10 2003-01-02 Kla-Tencor Corporation Periodic patterns and technique to control misalignment
US6778275B2 (en) 2002-02-20 2004-08-17 Micron Technology, Inc. Aberration mark and method for estimating overlay error and optical aberrations
IL148566A (en) 2002-03-07 2007-06-17 Nova Measuring Instr Ltd Method and system for measuring overlap accuracy
US6815308B2 (en) * 2002-08-15 2004-11-09 Micron Technology, Inc. Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates
US6803668B2 (en) * 2002-11-22 2004-10-12 International Business Machines Corporation Process-robust alignment mark structure for semiconductor wafers
JP4260587B2 (ja) 2003-09-18 2009-04-30 株式会社日立ハイテクノロジーズ パターン欠陥検査装置
US7463367B2 (en) 2004-07-13 2008-12-09 Micron Technology, Inc. Estimating overlay error and optical aberrations
US7687925B2 (en) * 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
US8440372B2 (en) * 2011-02-03 2013-05-14 Micrel, Inc. Single field zero mask for increased alignment accuracy in field stitching
KR101976152B1 (ko) 2011-02-10 2019-05-09 케이엘에이-텐코 코포레이션 오버레이 계측의 콘트라스트 증강을 위한 구조화 조명
JP2013120872A (ja) * 2011-12-08 2013-06-17 Toshiba Corp 重ね合わせ計測方法
JP6025346B2 (ja) 2012-03-05 2016-11-16 キヤノン株式会社 検出装置、露光装置及びデバイスを製造する方法
US10620530B2 (en) * 2017-07-31 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple-mask multiple-exposure lithography and masks
TWI742148B (zh) * 2017-08-28 2021-10-11 聯華電子股份有限公司 對準標記及其測量方法
US10859924B2 (en) * 2017-11-15 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device and system for performing the same
US10461038B1 (en) * 2018-08-31 2019-10-29 Micron Technology, Inc. Methods of alignment marking semiconductor wafers, and semiconductor packages having portions of alignment markings
US11251096B2 (en) * 2018-09-05 2022-02-15 Micron Technology, Inc. Wafer registration and overlay measurement systems and related methods
KR102669151B1 (ko) * 2018-10-08 2024-05-27 삼성전자주식회사 조합된 모델 함수를 산출하는 방법, 리소그래피 장치 세팅 방법, 리소그래피 방법, 리소그래피 장치
JP2022147786A (ja) * 2021-03-23 2022-10-06 キオクシア株式会社 テンプレート、被加工部材、及びアライメント方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030021467A1 (en) * 2000-08-30 2003-01-30 Michael Adel Overlay marks, methods of overlay mark design and methods of overlay measurements
US7046361B1 (en) * 2002-04-04 2006-05-16 Nanometrics Incorporated Positioning two elements using an alignment target with a designed offset
US20090195768A1 (en) * 2008-02-01 2009-08-06 Asml Netherlands B.V. Alignment Mark and a Method of Aligning a Substrate Comprising Such an Alignment Mark
CN102171618A (zh) * 2008-10-06 2011-08-31 Asml荷兰有限公司 使用二维目标的光刻聚焦和剂量测量
CN103913960A (zh) * 2013-01-02 2014-07-09 台湾积体电路制造股份有限公司 用于光刻对准的***和方法
US20190137893A1 (en) * 2017-11-07 2019-05-09 Asml Netherlands B.V. Metrology Apparatus and a Method of Determining a Characteristic of Interest

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809929B (zh) * 2022-04-08 2023-07-21 南亞科技股份有限公司 具有疊對標記的半導體元件結構

Also Published As

Publication number Publication date
US11784077B2 (en) 2023-10-10
US20210193493A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
CN113161277A (zh) 晶片叠对标记、叠对测量***及相关方法
JP4594280B2 (ja) 偏向リソグラフィーのためのアライメントマークおよびその検出方法
JP6320387B2 (ja) 埋設ｓｅｍ構造オーバーレイ標的を用いたｏｖｌのためのデバイス相関計測法（ｄｃｍ）
TWI603422B (zh) 使用基板幾何以判定基板分析取樣之方法及裝置
KR100643226B1 (ko) 리소그래피 투영장치에서의 포커스 스폿 모니터링
JP4451867B2 (ja) 偏光リソグラフィーのためのオーバーレイターゲット
US20130107259A1 (en) Overlay target geometry for measuring multiple pitches
US10712674B2 (en) Method of determining an overlay error, manufacturing method and system for manufacturing of a multilayer semiconductor device, and semiconductor device manufactured thereby
TWI646409B (zh) 位階感測器設備、測量橫跨基板之構形變化的方法、測量關於微影製程的物理參數之變化的方法及微影設備
US11966171B2 (en) Method for producing overlay results with absolute reference for semiconductor manufacturing
US20190072496A1 (en) Methods and apparatus for monitoring a manufacturing process, inspection apparatus, lithographic system, device manufacturing method
CN106154741B (zh) 掩模板、散焦量的测试方法及其测试***
KR100368032B1 (ko) 반도체 웨이퍼의 위치맞춤방법
US7939224B2 (en) Mask with registration marks and method of fabricating integrated circuits
JP2007305696A (ja) 位置決め装置の精度測定方法
JP7339826B2 (ja) マーク位置決定方法、リソグラフィー方法、物品製造方法、プログラムおよびリソグラフィー装置
CN115628685B (zh) 关键尺寸的测量方法、设备及关键尺寸的分级定位方法
KR20190046680A (ko) 마이크로리소그라픽 마스크, 그러한 마스크의 구조의 이미지의 에지 위치를 결정하기 위한 방법 및 그러한 방법을 실행하기 위한 시스템
JP2006278799A (ja) 位置計測方法及び該位置計測方法を使用したデバイス製造方法
US20230384698A1 (en) Substrate level sensing in a lithographic apparatus
JP3919689B2 (ja) 露光方法、素子の製造方法および露光装置
CN117980827A (zh) 使用分开目标的拼接误差的测量
KR20240092801A (ko) 이미지 기반 오버레이 측정용 오버레이 마크, 이를 이용한 오버레이 측정 방법, 오버레이 측정 장치, 및 반도체 소자의 제조방법
TW202340850A (zh) 用於提升目標置放精確度之疊對目標設計
CN117546092A (zh) 基于衍射的叠对误差计量的改进目标

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination