JP3970546B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3970546B2 JP3970546B2 JP2001115256A JP2001115256A JP3970546B2 JP 3970546 B2 JP3970546 B2 JP 3970546B2 JP 2001115256 A JP2001115256 A JP 2001115256A JP 2001115256 A JP2001115256 A JP 2001115256A JP 3970546 B2 JP3970546 B2 JP 3970546B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- sides
- semiconductor device
- alignment
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アライメントマークを有する半導体装置およびアライメントマークを有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、露光装置を用いて半導体基板上にマスクパターンに形成された回路パターンを転写する工程を繰り返して半導体装置が製造される。
【０００３】
この露光工程では、下地層に設けられたアライメントマークを用いて位置合わせが行われる。このアライメントマークが、露光装置で認識され、マスクとのアライメントが行われた後に露光が行われる。
【０００４】
アライメントマークは例えば、矩形形状の外形と、この外形を規定する辺部分の間に等間隔に設けられた３本のスリットとからなる形状のものがある。このスリットにより、照射されたレーザー光が回折、散乱される。
【０００５】
このような、段差を有するアライメントマークは以下のように形成される。
【０００６】
まず、シリコン基板上に被膜が形成され、その後、リソグラフィーエッチングのプロセスでこの被膜に回路パターンが形成されると同時にアライメントマークが形成される。
【０００７】
アライメントマークの形成されたシリコン基板上には次工程で加工される被膜が形成され、その被膜上にホトレジストが塗布される。
【０００８】
露光装置において、シリコン基板を載せたステージの移動によりシリコン基板に照射したレーザー光を移動させアライメントマークに照射する。その反射光はアライメントマークに設けられた３本のスリットでそれぞれ回折、散乱する。この反射光は、入射光と同じ光路を戻るが、途中で分離され、露光装置に設けられた検出器で検出される。この検出器に入射される回折光によりアライメントマークの位置が認識される。
【０００９】
このようにして認識されたシリコン基板上のアライメントマーク位置とマスクの原点座標の差分を求め、露光する位置が補正される。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述した従来のアライメントマークの形状の場合、複数のスリットのうち、アライメントマークの外形を規定する辺に最も近いスリットと外形を規定する辺との間隔が、互いに等間隔に設けられた３本のスリット間の間隔と等しくなる場合がある。この場合、外形を規定する辺による露光光の回折、散乱を、スリットによる露光光の回折、散乱と誤認識してしまう可能性がある。
【００１１】
本発明では、アライメントマークの外形を規定する辺をアライメントマーク内に設けられたスリットと誤認識することなく、確実にアライメントできるアライメントマークを有する半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の半導体装置では、上記課題を解決するために、半導体基板上に形成されたアライメントマークが、外形を規定する１対の凹凸を有する辺と、この外形を規定する１対の辺間に１対の辺と実質的に平行な部分を有するパターンとを備えた構成となっている。
【００１３】
【発明の実施の形態】
以下、図１および図２を用いて本発明の第１の実施形態について説明する。
【００１４】
図１は本願発明の第１の実施形態のアライメントマークを示す上面図である。この図１において、アライメントマーク１は、半導体ウエハ２に形成されたグリッドライン３上に形成される。グリッドライン３は、半導体ウエハ２に形成される複数の回路素子領域６間に形成される領域であり、個々の半導体チップに分割する際にはこのグリッドライン３の部分で切断される。このグリッドライン３は、例えば１００μｍの幅で形成される。
【００１５】
また、アライメントマーク１は、回路素子領域６に形成される各層のパターンの位置合わせに用いられる。
【００１６】
アライメントマーク１は、グリッドライン３の延在方向と実質的に平行に配置される１対の辺を有する長方形である。大きさは、例えば、１８０×７０μｍ程度に形成される。この１対の辺には、凹部４および凸部５が連続的に設けられている。すなわち、１対の辺に凹部４と凸部５とが交互に連続してジグザグに設けられている。この凹部４と凸部５のピッチおよび、凹部４と凸部５との段差は例えば、それぞれ５〜１０μｍ程度に形成される。
【００１７】
この１対の辺は、例えば、互いに７０μｍ程度の間隔を有しており、その間には例えば同じ形状の３本のアライメントパターン７が形成されている。本実施形態では、このアライメントパターン７は、アライメントマーク１内に形成されたスリットである。このアライメントパターン７は、互いに平行に、かつ、等間隔に配置される。さらに、これらアライメントパターン７は、凹部４、凸部５が形成された辺と実質的に平行に配置される。
【００１８】
アライメントパターン７は、例えば、幅１〜５μｍ、長さ４０μｍ程度で形成される。また、アライメントパターン７は、互いに１２μｍ程度の幅で形成される。
【００１９】
図２（Ａ）は、図１におけるＡ−Ａ’すなわち、アライメントマーク１の、グリッドライン３の延在方向と平行に配置された辺における凹部５に対応する断面図である。
【００２０】
また、図２（Ｂ）は、図１におけるＢ−Ｂ’すなわち、アライメントマーク１の、グリッドライン３の延在方向と平行に配置された辺における凸部４に対応する断面図である。
【００２１】
アライメントマーク１は、下地層１０上に形成される。下地層１０は特に限定されるものではなく、例えばシリコン基板、導電層、層間絶縁膜等であっても構わない。下地層１０上に、アライメントマーク１が形成される被膜、レジスト膜が順に形成され、このレジスト膜を露光、現像することにより、素子領域に所定のパターンのレジストを残存させるとともに、グリッドラインにアライメントマーク１に対応するレジストを残存させる。この残存するレジスト膜をマスクとしてアライメントマーク１が形成される被膜をエッチングすることにより、素子領域上に所定のパターンを形成するとともに、グリッドラインにアライメントマーク１が形成される。このアライメントマーク１が形成される被膜は、導電層、絶縁層何れでも構わないが、下地層１０の材料、用途に合わせて適宜決められる。
【００２２】
例えば、下地層１０がゲート電極を形成する多結晶シリコンであれば、アライメントマーク１が形成される被膜は、例えば二酸化シリコンなどの層間絶縁膜が用いられる。
【００２３】
図２（Ａ）、図２（Ｂ）に示されるように、凹部４で切断した断面と、凸部５で切断した断面とでは、アライメントパターン７とアライメントマーク１の外形を規定する辺までの距離が異なっている。すなわち、凹部４で切断した断面では、アライメントパターン７からアライメントマークの外形を規定する辺までの距離が、凸部５で切断した断面よりもその距離が短くなっている。
【００２４】
このアライメントマーク１を用いてアライメントを行う場合、露光装置は、アライメントパターン７に対して、一定の領域のデータを平均化してアライメント波形として検出する。図２（Ｃ）は、この検出した波形を示している。ここで、露光装置においては、例えば、アライメントマークを画像で取り込み、この取り込んだ画像の一定の領域におけるデータが認識され、平均化が行われる。この一定の領域には、凹部４、凸部５が含まれていなければならない。
【００２５】
アライメントマーク１の外形を規定する辺部分については、図２（Ａ）に示される凹部４に対応する領域の波形は、実線１２で示される波形となる。
【００２６】
また、図２（Ｂ）に示される凸部５に対応する領域の波形は、破線１３で示される波形となる。ここで、縦軸は露光装置の検出するアライメント光の強度が示され、横軸はアライメントした位置が図２（Ａ）および図２（Ｂ）に対応して示されている。
【００２７】
これら凹部４および凸部５を含む一定の領域のデータを平均化したアライメント波形が図２（Ｄ）に示される。アライメントパターン７の部分は凹部４、凸部５ともに同じ位置であるため、平均化しても波形に変化はないが、周辺部分においては凹部４および凸部５に対応して波形にずれが生じるため、互いに波形が相殺される。
【００２８】
したがって、露光装置の検出するアライメント波形は、アライメントマーク部の周辺領域の段差における検出波形のピーク高さＨ２が、アライメントパターン７部分におけるピーク高さＨ１よりも小さくなる。
【００２９】
また、周辺領域の段差における検出波形のピーク幅Ｗ２が、アライメントパターン７部分におけるピーク幅Ｗ１よりも大きくなる。
【００３０】
このため、露光装置においてアライメントを行う際に、アライメントパターン７とアライメントマークの外形を規定する辺部分における段差とを同じパターンと誤認識することがなくなる。
【００３１】
次に、図３、図４、図５を用いて本発明の第２の実施形態を説明する。なお、第１の実施形態と同一構成については同一符号を付し、詳細な説明を省略する。
【００３２】
図３は、露光マスクに形成されたマスクパターンの内、アライメントマーク部分のマスクパターン２０が示されている。
【００３３】
このマスクパターン２０は、外形を規定する辺部分に凹部２１および凸部２２が連続的に設けられている。この凹部２１および凸部２２のピッチＰ１は、露光装置の解像限界以下に設定する。このピッチＰ１は、露光装置の解像力の半分程度に設定することが望ましい。例えば、０．５０μｍの解像力を有する露光装置であれば、その半分程度の０．２０〜０．３０μｍに設定することが望ましい。
【００３４】
また、マスクパターン２０には、アライメントパターンに対応する開口部２３も設けられている。
【００３５】
このような露光マスクを用いてアライメントマークを形成する被膜上に形成されたホトレジストに対して露光、現像を行い、ホトレジストパターンを形成する。
【００３６】
このホトレジストパターンは、外形を規定する辺部分において、解像限界以下のピッチで設けられた凹部２１および凸部２２の影響で完全には解像されずに膜べりして残る。
【００３７】
図４には、このホトレジストパターンを用いてアライメントマークを形成する被膜をエッチングした状態が示されている。アライメントマーク２５の外形を規定する辺部分２６は、なだらかな段差を有する形状となっている。また、第１の実施形態と同様に、外形を規定する辺部分２６間には、複数のスリット状のアライメントパターン７が互いに平行に、かつ、等間隔に形成されている。
【００３８】
図５（Ａ）は、図４におけるＡ−Ａ’で切断した断面図である。アライメントマーク２５は下地層２８上に形成されている。アライメントマーク２５の外形を規定する辺部分２６においては、アライメントパターン７部分の段差と比較してなだらかな段差を有している。
【００３９】
このような段差を有するアライメントパターン７を露光装置において検出する場合、アライメントマーク２５の外形を規定する辺部分２６においてはコントラストがぼやけて認識される。
【００４０】
これにより、露光装置の検出するアライメント波形は、図５（Ｂ）に示すように、アライメントマーク２５の外形を規定する辺部分２６における段差部分に対応するピーク高さＨ３は、アライメントパターン７のピーク高さＨ１よりも小さくなる。
【００４１】
また、辺部分２６における段差部分に対応するピーク幅Ｗ３は、アライメントパターン７におけるピーク幅Ｗ１よりも大きくなる。
【００４２】
このため、露光装置においてアライメントを行う際に、アライメントパターン７とアライメントマークの外形を規定する辺部分における段差とを同じパターンと誤認識することがなくなる。
【００４３】
第２の実施形態では、アライメントマークの外形を規定する辺部分になだらかな段差を設けるために、なだらかな段差を設けたい部分に対応する露光マスクの部分に解像限界以下のピッチを有する凹部および凸部を設けた。
【００４４】
なだらかな段差を設ける方法としては上述した方法以外にも、例えば以下のような方法がある。
【００４５】
図６は、この変形例を示す図であり、露光マスクのアライメントマーク部分が示されている。
【００４６】
この図６に示すように、アライメントマークを形成するマスクパターン３０の外形を規定する辺に沿って、ラインパターン３２を設ける。このラインパターン３２とマスクパターン３０とのピッチＰ１およびラインパターンの幅Ｗ４を解像限界以下とすることにより、外形を規定する辺がなだらかなアライメントマークを形成することができる。
【００４７】
また、図７に示すように、ラインパターン３２を複数設けることも可能である。この場合、ラインパターン３２とマスクパターン３０とのピッチＰ３およびラインパターン３２間のピッチＰ３、およびラインパターン３２の幅Ｗ５はいずれも解像限界以下とする。
【００４８】
このように、ラインパターン３２を複数設けることにより、アライメントマークの外形を規定する辺部分における段差を、よりなだらかにすることができる。また、解像限界の小さい露光装置を用いる場合には、ラインパターン３２が一本では十分になだらかにできない場合もある、その場合は、ラインパターン３２を複数設けることが有用である。
【００４９】
【発明の効果】
本発明に係る半導体装置では、アライメントマークにおける、アライメントパターンと平行する辺に凹凸を設けている。このため、露光装置においてアライメントを行う際に、アライメントパターンとアライメントマークの外形を規定する辺部分における段差とを同じパターンと誤認識することがなくなる。
【００５０】
また、アライメントマークの外形を規定する辺部分における段差を、アライメントパターン部分における段差よりもなだらかになるようにしている。このため、露光装置においてアライメントを行う際に、アライメントパターンとアライメントマークの外形を規定する辺部分における段差とを同じパターンと誤認識することがなくなる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるアライメントマークを示す平面図である。
【図２】本発明の第１の実施形態におけるアライメントマークの断面図である。
【図３】本発明の第２の実施形態におけるマスクパターンを示す図である。
【図４】本発明の第２の実施形態におけるアライメントマークを示す平面図である。
【図５】本発明の第２の実施形態におけるアライメントマークの断面図である。
【図６】本発明の第２の実施形態におけるマスクパターンの変形例を示す図である。
【図７】本発明の第２の実施形態におけるマスクパターンの変形例を示す図である。
【符号の説明】
１ アライメントマーク
２ 半導体ウエハ
３ グリッドライン
４ 凹部
５ 凸部
６ 回路素子領域
７ アライメントパターン
１０ 下地層
１２ 凹部に対応する波形
１３ 凸部に対応する波形
【発明の属する技術分野】
本発明は、アライメントマークを有する半導体装置およびアライメントマークを有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、露光装置を用いて半導体基板上にマスクパターンに形成された回路パターンを転写する工程を繰り返して半導体装置が製造される。
【０００３】
この露光工程では、下地層に設けられたアライメントマークを用いて位置合わせが行われる。このアライメントマークが、露光装置で認識され、マスクとのアライメントが行われた後に露光が行われる。
【０００４】
アライメントマークは例えば、矩形形状の外形と、この外形を規定する辺部分の間に等間隔に設けられた３本のスリットとからなる形状のものがある。このスリットにより、照射されたレーザー光が回折、散乱される。
【０００５】
このような、段差を有するアライメントマークは以下のように形成される。
【０００６】
まず、シリコン基板上に被膜が形成され、その後、リソグラフィーエッチングのプロセスでこの被膜に回路パターンが形成されると同時にアライメントマークが形成される。
【０００７】
アライメントマークの形成されたシリコン基板上には次工程で加工される被膜が形成され、その被膜上にホトレジストが塗布される。
【０００８】
露光装置において、シリコン基板を載せたステージの移動によりシリコン基板に照射したレーザー光を移動させアライメントマークに照射する。その反射光はアライメントマークに設けられた３本のスリットでそれぞれ回折、散乱する。この反射光は、入射光と同じ光路を戻るが、途中で分離され、露光装置に設けられた検出器で検出される。この検出器に入射される回折光によりアライメントマークの位置が認識される。
【０００９】
このようにして認識されたシリコン基板上のアライメントマーク位置とマスクの原点座標の差分を求め、露光する位置が補正される。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述した従来のアライメントマークの形状の場合、複数のスリットのうち、アライメントマークの外形を規定する辺に最も近いスリットと外形を規定する辺との間隔が、互いに等間隔に設けられた３本のスリット間の間隔と等しくなる場合がある。この場合、外形を規定する辺による露光光の回折、散乱を、スリットによる露光光の回折、散乱と誤認識してしまう可能性がある。
【００１１】
本発明では、アライメントマークの外形を規定する辺をアライメントマーク内に設けられたスリットと誤認識することなく、確実にアライメントできるアライメントマークを有する半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の半導体装置では、上記課題を解決するために、半導体基板上に形成されたアライメントマークが、外形を規定する１対の凹凸を有する辺と、この外形を規定する１対の辺間に１対の辺と実質的に平行な部分を有するパターンとを備えた構成となっている。
【００１３】
【発明の実施の形態】
以下、図１および図２を用いて本発明の第１の実施形態について説明する。
【００１４】
図１は本願発明の第１の実施形態のアライメントマークを示す上面図である。この図１において、アライメントマーク１は、半導体ウエハ２に形成されたグリッドライン３上に形成される。グリッドライン３は、半導体ウエハ２に形成される複数の回路素子領域６間に形成される領域であり、個々の半導体チップに分割する際にはこのグリッドライン３の部分で切断される。このグリッドライン３は、例えば１００μｍの幅で形成される。
【００１５】
また、アライメントマーク１は、回路素子領域６に形成される各層のパターンの位置合わせに用いられる。
【００１６】
アライメントマーク１は、グリッドライン３の延在方向と実質的に平行に配置される１対の辺を有する長方形である。大きさは、例えば、１８０×７０μｍ程度に形成される。この１対の辺には、凹部４および凸部５が連続的に設けられている。すなわち、１対の辺に凹部４と凸部５とが交互に連続してジグザグに設けられている。この凹部４と凸部５のピッチおよび、凹部４と凸部５との段差は例えば、それぞれ５〜１０μｍ程度に形成される。
【００１７】
この１対の辺は、例えば、互いに７０μｍ程度の間隔を有しており、その間には例えば同じ形状の３本のアライメントパターン７が形成されている。本実施形態では、このアライメントパターン７は、アライメントマーク１内に形成されたスリットである。このアライメントパターン７は、互いに平行に、かつ、等間隔に配置される。さらに、これらアライメントパターン７は、凹部４、凸部５が形成された辺と実質的に平行に配置される。
【００１８】
アライメントパターン７は、例えば、幅１〜５μｍ、長さ４０μｍ程度で形成される。また、アライメントパターン７は、互いに１２μｍ程度の幅で形成される。
【００１９】
図２（Ａ）は、図１におけるＡ−Ａ’すなわち、アライメントマーク１の、グリッドライン３の延在方向と平行に配置された辺における凹部５に対応する断面図である。
【００２０】
また、図２（Ｂ）は、図１におけるＢ−Ｂ’すなわち、アライメントマーク１の、グリッドライン３の延在方向と平行に配置された辺における凸部４に対応する断面図である。
【００２１】
アライメントマーク１は、下地層１０上に形成される。下地層１０は特に限定されるものではなく、例えばシリコン基板、導電層、層間絶縁膜等であっても構わない。下地層１０上に、アライメントマーク１が形成される被膜、レジスト膜が順に形成され、このレジスト膜を露光、現像することにより、素子領域に所定のパターンのレジストを残存させるとともに、グリッドラインにアライメントマーク１に対応するレジストを残存させる。この残存するレジスト膜をマスクとしてアライメントマーク１が形成される被膜をエッチングすることにより、素子領域上に所定のパターンを形成するとともに、グリッドラインにアライメントマーク１が形成される。このアライメントマーク１が形成される被膜は、導電層、絶縁層何れでも構わないが、下地層１０の材料、用途に合わせて適宜決められる。
【００２２】
例えば、下地層１０がゲート電極を形成する多結晶シリコンであれば、アライメントマーク１が形成される被膜は、例えば二酸化シリコンなどの層間絶縁膜が用いられる。
【００２３】
図２（Ａ）、図２（Ｂ）に示されるように、凹部４で切断した断面と、凸部５で切断した断面とでは、アライメントパターン７とアライメントマーク１の外形を規定する辺までの距離が異なっている。すなわち、凹部４で切断した断面では、アライメントパターン７からアライメントマークの外形を規定する辺までの距離が、凸部５で切断した断面よりもその距離が短くなっている。
【００２４】
このアライメントマーク１を用いてアライメントを行う場合、露光装置は、アライメントパターン７に対して、一定の領域のデータを平均化してアライメント波形として検出する。図２（Ｃ）は、この検出した波形を示している。ここで、露光装置においては、例えば、アライメントマークを画像で取り込み、この取り込んだ画像の一定の領域におけるデータが認識され、平均化が行われる。この一定の領域には、凹部４、凸部５が含まれていなければならない。
【００２５】
アライメントマーク１の外形を規定する辺部分については、図２（Ａ）に示される凹部４に対応する領域の波形は、実線１２で示される波形となる。
【００２６】
また、図２（Ｂ）に示される凸部５に対応する領域の波形は、破線１３で示される波形となる。ここで、縦軸は露光装置の検出するアライメント光の強度が示され、横軸はアライメントした位置が図２（Ａ）および図２（Ｂ）に対応して示されている。
【００２７】
これら凹部４および凸部５を含む一定の領域のデータを平均化したアライメント波形が図２（Ｄ）に示される。アライメントパターン７の部分は凹部４、凸部５ともに同じ位置であるため、平均化しても波形に変化はないが、周辺部分においては凹部４および凸部５に対応して波形にずれが生じるため、互いに波形が相殺される。
【００２８】
したがって、露光装置の検出するアライメント波形は、アライメントマーク部の周辺領域の段差における検出波形のピーク高さＨ２が、アライメントパターン７部分におけるピーク高さＨ１よりも小さくなる。
【００２９】
また、周辺領域の段差における検出波形のピーク幅Ｗ２が、アライメントパターン７部分におけるピーク幅Ｗ１よりも大きくなる。
【００３０】
このため、露光装置においてアライメントを行う際に、アライメントパターン７とアライメントマークの外形を規定する辺部分における段差とを同じパターンと誤認識することがなくなる。
【００３１】
次に、図３、図４、図５を用いて本発明の第２の実施形態を説明する。なお、第１の実施形態と同一構成については同一符号を付し、詳細な説明を省略する。
【００３２】
図３は、露光マスクに形成されたマスクパターンの内、アライメントマーク部分のマスクパターン２０が示されている。
【００３３】
このマスクパターン２０は、外形を規定する辺部分に凹部２１および凸部２２が連続的に設けられている。この凹部２１および凸部２２のピッチＰ１は、露光装置の解像限界以下に設定する。このピッチＰ１は、露光装置の解像力の半分程度に設定することが望ましい。例えば、０．５０μｍの解像力を有する露光装置であれば、その半分程度の０．２０〜０．３０μｍに設定することが望ましい。
【００３４】
また、マスクパターン２０には、アライメントパターンに対応する開口部２３も設けられている。
【００３５】
このような露光マスクを用いてアライメントマークを形成する被膜上に形成されたホトレジストに対して露光、現像を行い、ホトレジストパターンを形成する。
【００３６】
このホトレジストパターンは、外形を規定する辺部分において、解像限界以下のピッチで設けられた凹部２１および凸部２２の影響で完全には解像されずに膜べりして残る。
【００３７】
図４には、このホトレジストパターンを用いてアライメントマークを形成する被膜をエッチングした状態が示されている。アライメントマーク２５の外形を規定する辺部分２６は、なだらかな段差を有する形状となっている。また、第１の実施形態と同様に、外形を規定する辺部分２６間には、複数のスリット状のアライメントパターン７が互いに平行に、かつ、等間隔に形成されている。
【００３８】
図５（Ａ）は、図４におけるＡ−Ａ’で切断した断面図である。アライメントマーク２５は下地層２８上に形成されている。アライメントマーク２５の外形を規定する辺部分２６においては、アライメントパターン７部分の段差と比較してなだらかな段差を有している。
【００３９】
このような段差を有するアライメントパターン７を露光装置において検出する場合、アライメントマーク２５の外形を規定する辺部分２６においてはコントラストがぼやけて認識される。
【００４０】
これにより、露光装置の検出するアライメント波形は、図５（Ｂ）に示すように、アライメントマーク２５の外形を規定する辺部分２６における段差部分に対応するピーク高さＨ３は、アライメントパターン７のピーク高さＨ１よりも小さくなる。
【００４１】
また、辺部分２６における段差部分に対応するピーク幅Ｗ３は、アライメントパターン７におけるピーク幅Ｗ１よりも大きくなる。
【００４２】
このため、露光装置においてアライメントを行う際に、アライメントパターン７とアライメントマークの外形を規定する辺部分における段差とを同じパターンと誤認識することがなくなる。
【００４３】
第２の実施形態では、アライメントマークの外形を規定する辺部分になだらかな段差を設けるために、なだらかな段差を設けたい部分に対応する露光マスクの部分に解像限界以下のピッチを有する凹部および凸部を設けた。
【００４４】
なだらかな段差を設ける方法としては上述した方法以外にも、例えば以下のような方法がある。
【００４５】
図６は、この変形例を示す図であり、露光マスクのアライメントマーク部分が示されている。
【００４６】
この図６に示すように、アライメントマークを形成するマスクパターン３０の外形を規定する辺に沿って、ラインパターン３２を設ける。このラインパターン３２とマスクパターン３０とのピッチＰ１およびラインパターンの幅Ｗ４を解像限界以下とすることにより、外形を規定する辺がなだらかなアライメントマークを形成することができる。
【００４７】
また、図７に示すように、ラインパターン３２を複数設けることも可能である。この場合、ラインパターン３２とマスクパターン３０とのピッチＰ３およびラインパターン３２間のピッチＰ３、およびラインパターン３２の幅Ｗ５はいずれも解像限界以下とする。
【００４８】
このように、ラインパターン３２を複数設けることにより、アライメントマークの外形を規定する辺部分における段差を、よりなだらかにすることができる。また、解像限界の小さい露光装置を用いる場合には、ラインパターン３２が一本では十分になだらかにできない場合もある、その場合は、ラインパターン３２を複数設けることが有用である。
【００４９】
【発明の効果】
本発明に係る半導体装置では、アライメントマークにおける、アライメントパターンと平行する辺に凹凸を設けている。このため、露光装置においてアライメントを行う際に、アライメントパターンとアライメントマークの外形を規定する辺部分における段差とを同じパターンと誤認識することがなくなる。
【００５０】
また、アライメントマークの外形を規定する辺部分における段差を、アライメントパターン部分における段差よりもなだらかになるようにしている。このため、露光装置においてアライメントを行う際に、アライメントパターンとアライメントマークの外形を規定する辺部分における段差とを同じパターンと誤認識することがなくなる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるアライメントマークを示す平面図である。
【図２】本発明の第１の実施形態におけるアライメントマークの断面図である。
【図３】本発明の第２の実施形態におけるマスクパターンを示す図である。
【図４】本発明の第２の実施形態におけるアライメントマークを示す平面図である。
【図５】本発明の第２の実施形態におけるアライメントマークの断面図である。
【図６】本発明の第２の実施形態におけるマスクパターンの変形例を示す図である。
【図７】本発明の第２の実施形態におけるマスクパターンの変形例を示す図である。
【符号の説明】
１ アライメントマーク
２ 半導体ウエハ
３ グリッドライン
４ 凹部
５ 凸部
６ 回路素子領域
７ アライメントパターン
１０ 下地層
１２ 凹部に対応する波形
１３ 凸部に対応する波形
Claims (16)
- 半導体基板上にアライメントマークが形成された半導体装置において、
前記アライメントマークは、凹凸を有する互いに平行に配置される１対の辺と、前記１対の辺間に前記１対の辺と実質的に平行に配置される前記アライメントマーク内に設けられた複数のスリット状のアライメントパターンとを備えている連続する外周辺を有する膜から構成されることを特徴とする半導体装置。 - 請求項１記載の半導体装置において、前記複数のアライメントパターンは前記１対の辺間に実質的に等間隔に配置されることを特徴とする半導体装置。
- 請求項１記載の半導体装置において、さらに前記１対の辺と直交する方向に延在する辺間に、この直交する辺と実質的に平行な複数のアライメントパターンを含むことを特徴とする半導体装置。
- 請求項１記載の半導体装置において、前記凹凸は、前記一対の辺の一端から他端に亙って凹部と凸部とが交互に繰り返して形成されることを特徴とする半導体装置。
- 基板上に、凹凸を有する互いに平行に配置される１対の辺と、前記１対の辺間に前記１対の辺と実質的に平行に配置される複数のスリット状のアライメントパターンとを備えたアライメントマークを形成する工程と、
前記アライメントパターンにおける前記１対の辺の前記凹部に対応する部分と、前記アライメントパターンにおける前記１対の辺の前記凸部に対応する部分とを用いて前記アライメントマークの位置合わせを行う工程とを含むことを特徴とする半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法において、前記アライメントマークの位置合わせを行う工程は、前記アライメントパターンにおける前記１対の辺の前記凹部に対応する部分と、前記アライメントパターンにおける前記１対の辺の前記凸部に対応する部分とを含む領域の複数箇所における検出結果を平均化して行うことを特徴とする半導体装置の製造方法。
- 基板上に第１の層を形成する工程と、
前記第１の層上に第１のレジスト層を形成する工程と、
互いに平行な１対の辺部分に露光装置の解像限界以下のパターンと、前記前記１対の辺部分間に前記１対の辺部分と略平行な部分を有する複数のスリット状のパターンとを有するマスクパターンの形成されたマスクを用いて前記第１のレジスト層を露光する工程と、
露光された前記第１のレジスト層を現像し、前記マスクパターンの前記１対の辺部分に対応する前記第１のレジスト層の領域に完全に解像されずに膜べりして残る部分を有するレジストパターンを得る工程と、
前記レジストパターンをマスクにして前記第１の層をエッチングすることにより前記第１の層にアライメントマークを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項７記載の半導体装置の製造方法において、前記解像限界以下のパターンは、前記辺部分に設けられた解像限界以下のピッチを有する凹凸であることを特徴とする半導体装置の製造方法。
- 請求項７記載の半導体装置の製造方法において、前記解像限界以下のパターンは、前記辺部分と略平行に設けられるとともに、前記辺部分と解像限界以下の間隔で設けられた解像限界以下の幅を有するラインパターンであることを特徴とする半導体装置の製造方法。
- 請求項７記載の半導体装置の製造方法において、前記解像限界以下のパターンは、前記辺部分とそれぞれ略平行に設けられるとともに、前記辺部分とそれぞれ解像限界以下の間隔で設けられたそれぞれ解像限界以下の幅を有する複数のパターンであることを特徴とする半導体装置の製造方法。
- 請求項７記載の半導体装置の製造方法において、前記１対の辺部分間に設けられたパターンは、互いに平行に延在し、かつ、互いに等間隔に配置された複数のラインパターンからなることを特徴とする半導体装置の製造方法。
- 請求項７記載の半導体装置の製造方法において、さらに、エッチングされた前記第１の層上に第２の層を形成する工程と、前記第２の層上に第２のレジスト層を形成する工程とを含み、前記アライメントマークを用いて前記第２のレジスト層に対する露光マスクの位置合わせを行うことを特徴とする半導体装置の製造方法。
- 半導体基板上にアライメントマークが形成された半導体装置において、
前記アライメントマークは、互いに平行に配置される１対の辺と、前記１対の辺間に前記１対の辺と実質的に平行に配置される複数のスリット状のアライメントパターンとを備え、
前記１対の辺部分における段差は前記アライメントパターン部分の段差と比較してなだらかな段差であることを特徴とする半導体装置。 - 請求項１３記載の半導体装置において、前記複数のアライメントパターンは前記１対の辺間に実質的に等間隔に配置されることを特徴とする半導体装置。
- 請求項１３記載の半導体装置において、さらに前記１対の辺と直交する方向に延在する辺間に、この直交する辺と実質的に平行な複数のアライメントパターンを含むことを特徴とする半導体装置。
- 請求項１３記載の半導体装置において、前記複数のアライメントパターンは前記１対の辺間に実質的に等間隔に配置され、最外側の前記アライメントパターンと前記辺との間隔は前記辺間の間隔と実質的に等しいことを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001115256A JP3970546B2 (ja) | 2001-04-13 | 2001-04-13 | 半導体装置及び半導体装置の製造方法 |
| US10/119,320 US6661105B2 (en) | 2001-04-13 | 2002-04-10 | Alignment mark structure |
| US10/700,565 US6953733B2 (en) | 2001-04-13 | 2003-11-05 | Method of manufacturing alignment mark and aligning method using the same |
| US11/004,105 US7045909B2 (en) | 2001-04-13 | 2004-12-06 | Alignment mark structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001115256A JP3970546B2 (ja) | 2001-04-13 | 2001-04-13 | 半導体装置及び半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007117613A Division JP4225358B2 (ja) | 2007-04-26 | 2007-04-26 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002313698A JP2002313698A (ja) | 2002-10-25 |
| JP3970546B2 true JP3970546B2 (ja) | 2007-09-05 |
Family
ID=18966183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001115256A Expired - Fee Related JP3970546B2 (ja) | 2001-04-13 | 2001-04-13 | 半導体装置及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6661105B2 (ja) |
| JP (1) | JP3970546B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092246A (ja) * | 2001-09-17 | 2003-03-28 | Canon Inc | アライメントマーク及びアライメント装置とその方法、及び露光装置、デバイスの製造方法 |
| US6930017B2 (en) | 2003-08-21 | 2005-08-16 | Micron Technology, Inc. | Wafer Cleaning method and resulting wafer |
| US7629259B2 (en) * | 2005-06-21 | 2009-12-08 | Lam Research Corporation | Method of aligning a reticle for formation of semiconductor devices |
| US7687925B2 (en) * | 2005-09-07 | 2010-03-30 | Infineon Technologies Ag | Alignment marks for polarized light lithography and method for use thereof |
| US7323374B2 (en) * | 2005-09-19 | 2008-01-29 | International Business Machines Corporation | Dense chevron finFET and method of manufacturing same |
| JP2007214352A (ja) * | 2006-02-09 | 2007-08-23 | Elpida Memory Inc | 重ね合わせ測定マーク及びそのパターン形成方法 |
| WO2008117355A1 (ja) * | 2007-03-22 | 2008-10-02 | Pioneer Corporation | 半導体基板製造装置、半導体基板製造方法及び半導体基板 |
| JP5217527B2 (ja) * | 2008-03-12 | 2013-06-19 | 富士通セミコンダクター株式会社 | 電子デバイス |
| TWI413872B (zh) * | 2010-08-30 | 2013-11-01 | Zhen Ding Technology Co Ltd | 電路板標記系統及其使用方法 |
| CN108196434B (zh) * | 2012-07-10 | 2021-04-23 | 株式会社尼康 | 曝光装置、曝光方法、器件制造方法及标记 |
| JP6326916B2 (ja) * | 2013-04-23 | 2018-05-23 | 大日本印刷株式会社 | インプリント用モールドおよびインプリント方法 |
| JP6361238B2 (ja) * | 2013-04-23 | 2018-07-25 | 大日本印刷株式会社 | インプリント用モールドおよびインプリント方法 |
| JP6084143B2 (ja) * | 2013-09-30 | 2017-02-22 | ソニーセミコンダクタソリューションズ株式会社 | 半導体デバイスおよび製造方法、並びに電子機器 |
| KR102311479B1 (ko) * | 2014-04-01 | 2021-10-13 | 다이니폰 인사츠 가부시키가이샤 | 임프린트용 몰드 및 임프린트 방법 |
| JP2017055007A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5412676A (en) | 1977-06-30 | 1979-01-30 | Fujitsu Ltd | Position matching method for electron beam exposure |
| JP2585607B2 (ja) | 1987-07-03 | 1997-02-26 | 株式会社日立製作所 | 半導体ウエハ |
| JP2754609B2 (ja) * | 1988-06-08 | 1998-05-20 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2773147B2 (ja) * | 1988-08-19 | 1998-07-09 | 株式会社ニコン | 露光装置の位置合わせ装置及び方法 |
| JP2855868B2 (ja) | 1990-03-12 | 1999-02-10 | 富士通株式会社 | レーザトリミング用位置合わせマーク、半導体装置及び半導体装置の製造方法 |
| EP0446857B1 (en) | 1990-03-12 | 1996-07-24 | Fujitsu Limited | Alignment mark, in particular for semiconductor device |
| FR2667440A1 (fr) * | 1990-09-28 | 1992-04-03 | Philips Nv | Procede pour realiser des motifs d'alignement de masques. |
| JP3239976B2 (ja) * | 1994-09-30 | 2001-12-17 | 株式会社東芝 | アライメントマーク、半導体装置の製造方法および半導体装置 |
| JP2842360B2 (ja) * | 1996-02-28 | 1999-01-06 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5700732A (en) | 1996-08-02 | 1997-12-23 | Micron Technology, Inc. | Semiconductor wafer, wafer alignment patterns and method of forming wafer alignment patterns |
| JPH1064796A (ja) * | 1996-08-23 | 1998-03-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| EP0849955A3 (en) * | 1996-12-17 | 2000-05-03 | Lg Electronics Inc. | Device and method for generating a composite color signal with digital QAM |
| US5956564A (en) * | 1997-06-03 | 1999-09-21 | Ultratech Stepper, Inc. | Method of making a side alignment mark |
| JP3553327B2 (ja) * | 1997-07-25 | 2004-08-11 | 沖電気工業株式会社 | 半導体基板のアライメントマーク及びその製造方法 |
| US5919714A (en) * | 1998-05-06 | 1999-07-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Segmented box-in-box for improving back end overlay measurement |
| US6037671A (en) * | 1998-11-03 | 2000-03-14 | Advanced Micro Devices, Inc. | Stepper alignment mark structure for maintaining alignment integrity |
| JP3016776B1 (ja) * | 1999-01-14 | 2000-03-06 | 沖電気工業株式会社 | アライメントパタ―ンの形成方法及びマスクとの合わせ精度測定方法 |
| US6344698B2 (en) * | 1999-02-22 | 2002-02-05 | International Business Machines Corporation | More robust alignment mark design |
| JP3371852B2 (ja) | 1999-07-09 | 2003-01-27 | 日本電気株式会社 | レチクル |
-
2001
- 2001-04-13 JP JP2001115256A patent/JP3970546B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-10 US US10/119,320 patent/US6661105B2/en not_active Expired - Fee Related
-
2003
- 2003-11-05 US US10/700,565 patent/US6953733B2/en not_active Expired - Fee Related
-
2004
- 2004-12-06 US US11/004,105 patent/US7045909B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020149122A1 (en) | 2002-10-17 |
| US7045909B2 (en) | 2006-05-16 |
| US6661105B2 (en) | 2003-12-09 |
| US20050095802A1 (en) | 2005-05-05 |
| US6953733B2 (en) | 2005-10-11 |
| US20040092081A1 (en) | 2004-05-13 |
| JP2002313698A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3970546B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100249414B1 (ko) | 상관기능을 이용한 오버레이 측정 방법 | |
| US5786267A (en) | Method of making a semiconductor wafer with alignment marks | |
| US5250983A (en) | Photo reticle for fabricating a semiconductor device | |
| JPH0210716A (ja) | アライメント・マークの形成方法及びアライテント・マークを有する半導体ウエハ | |
| JP2002528895A (ja) | 表面に格子と少なくとも部分的に凹部形状のオキサイドパターンとを備えているシリコン基体に半導体装置を製造する方法 | |
| US6271602B1 (en) | Method for reducing the susceptibility to chemical-mechanical polishing damage of an alignment mark formed in a semiconductor substrate | |
| KR100500469B1 (ko) | 정렬마크와 이를 이용하는 노광정렬시스템 및 그 정렬방법 | |
| JP2723508B2 (ja) | 電子線直接描画のためのアライメント方法 | |
| JP3615430B2 (ja) | 認識マーク | |
| KR100282992B1 (ko) | 전자빔 노출을 위해서 마스크 패턴을 추출하는 방법 | |
| JP4225358B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0722179B2 (ja) | 半導体ウエ−ハの位置合せマ−クの形成方法 | |
| EP1280009A2 (en) | Photolithographic structuring method | |
| JP2010153697A (ja) | 半導体装置及びアライメントマークの検出方法 | |
| KR100457223B1 (ko) | 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 | |
| JPH0770453B2 (ja) | 半導体装置の製造方法 | |
| JP2004319637A (ja) | アライメントマークの形成方法およびそれを用いた半導体装置の製造方法 | |
| EP0631316A2 (en) | Semiconductor device comprising an alignment mark, method of manufacturing the same and aligning method | |
| JP3617223B2 (ja) | アライメント方法 | |
| KR100209737B1 (ko) | 반도체 장치의 얼라인 타겟 형성방법 | |
| KR100668730B1 (ko) | 반도체 소자의 오버레이 키 | |
| KR920006747B1 (ko) | 중첩 정확도 향상을 위한 리소그라피(lithography) 공정방법 | |
| JP2004031542A (ja) | 半導体装置の製造方法 | |
| JPH10256138A (ja) | 重ね合わせ測定マーク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040716 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070606 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |