JP4276373B2 - 電気光学装置の検査用回路、電気光学装置および電子機器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学装置の検査方法、電気光学装置の検査用回路、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
近年、各種の電子機器の表示装置として、液晶装置に代表される電気光学装置が広く普及しつつある。この種の電気光学装置は、例えば、複数の走査線およびデータ線が形成された素子基板と、これに対向して電気光学物質を挟持する対向基板と、走査線およびデータ線の各交差に対応して配設された画素とを有する構成が一般的である。
【０００３】
かかる電気光学装置の製造工程において、上記走査線やデータ線といった配線の断線または短絡、もしくは画素に含まれるスイッチング素子等の欠陥（以下、これらを総称して単に「欠陥」という。）の発生を完全に排除することは極めて困難であり、ある程度の確率で欠陥が発生してしまうのは避けられない。このため、製造された電気光学装置について上記欠陥の有無を検査する必要がある。従来より、このような検査の方法として、例えば検査対象となる電気光学装置に所定のテストパターンを表示させるとともに、表示されたテストパターンを目視またはＣＣＤカメラ等によって観察することにより、各画素が正常に点灯しているか否かを判定するといった方法が知られている。
【０００４】
【発明が解決しようとする課題】
しかしながら、例えば、表示の高精細化に伴って各画素の面積が極めて小さくなった場合、目視やＣＣＤカメラによってこれらの画素の各々を正確に認識することは困難である。また、画素の欠陥に起因して、画素に実際に与えられた電圧が所期の電圧と異なっているような場合、この結果発生する表示濃度の差までも認識するの困難であるため、かかる画素の欠陥を発見することは難しい。このように、従来の検査方法を用いた場合、その検査の正確さを十分に確保するのには限界があるのが現状であった。
【０００５】
本発明は、以上説明した事情に鑑みてなされたものであり、配線や電極等の欠陥の有無について正確な検査を行うことができる電気光学装置の検査方法、検査用回路、電気光学装置および電子機器を提供することを目的としている。
【０００８】
上記課題を解決するため、本発明は、複数の走査線と複数のデータ線との交差の各々に対応して設けられて容量の一端をなす画素電極と、前記画素電極と前記データ線との間に介挿された画素スイッチング素子と前記画素電極に接続された電気光学素子を具備する電気光学装置について、前記画素スイッチング素子をオンさせることにより前記画素電極にデータ信号を与えた後、当該画素電極に印加された電圧が当該データ信号に応じた電圧に対応するか否かを判定するために、前記画素電極に印加された電圧を読出信号線に出力させる回路であって、前記複数の各データ線と前記読出信号線との間に介挿された複数の検査スイッチング素子と、論理レベルの変化を伴う周期的な動作指示信号に基づいて複数の制御信号を並列に出力する出力手段と、当該出力手段と前記検査スイッチング素子間に挿入された複数の遅延回路を有し、前記動作指示信号のレベル変化のタイミングよりも遅れたタイミングで、前記検査スイッチング素子を一水平期間内に順次オンさせる制御回路を設けたことを特徴とする。
【０００９】
かかる検査用回路を用いれば、読出信号線に供給された電圧が、画素電極に与えられたデータ信号に応じた電圧であるか否かを判定することにより、電気光学装置の欠陥の有無について正確な検査を行うことができる。さらに、この検査用回路によれば、画素電極に印加された電圧を読出信号線に出力させるタイミングと、動作指示信号のレベル変化のタイミングとが異なっているので、動作指示信号のレベル変化のタイミングでノイズが発生した場合であっても、画素電極に印加された電圧を正確に検知することができる。したがって、この検査用回路を用いれば、ノイズ発生の影響を受けることなく正確な検査を行うことができる。なお、この検査用回路は、電気光学装置を構成する基板上に当該電気光学装置の一部として形成されるものであってもよいし、電気光学装置とは別体の検査装置として用いられるものであってもよい。
【００１０】
この検査用回路においては、前記制御回路が、前記動作指示信号のレベル変化のタイミングよりも、当該動作指示信号の周期の８分の１ないし４分の１に相当する時間だけ遅れたタイミングで、前記検査スイッチング素子をオンさせる構成が望ましい。すなわち、検査スイッチング素子をオンさせるタイミングを、動作指示信号の周期の２分の１に相当する時間だけ遅らせた場合には、読出信号線に供給された電圧とノイズとが重複してしまい、画素電極に印加された電圧を正確に検知することができない。また、上記ノイズは時間軸上に所定の幅をもって発生する。これらの事情を考慮すると、ノイズの影響を排除して、画素電極に印加された電圧を正確に検知するためには、検査スイッチング素子をオンさせるタイミングを、上記の範囲内とすることが望ましいのである。
【００１１】
さらに、上記検査用回路にあっては、前記制御回路に対して前記動作指示信号を入力するための入力端子と、前記読出信号線の出力端子とが、当該制御回路を挟んで反対の位置に設けられた構成が望ましい。こうすれば、読出信号線のうち上記入力端子側に引き出される部分を短くすることができるから、当該読出信号線と動作指示信号を供給するための配線との間に生じる容量結合に起因して発生するノイズを低減することができるという利点がある。
【００１２】
また、前記制御回路が、前記動作指示信号に基づいてレベル変化する制御信号を出力する出力手段と、前記制御信号のレベル変化のタイミングを、前記動作指示信号のレベル変化のタイミングよりも遅らせるタイミング変更手段とを具備する構成も望ましい。この場合、出力手段としては、例えば、動作指示信号たるクロック信号に基づいて動作するシフトレジスタや、動作指示信号たるアドレス信号に基づいて動作するアドレスデコーダ等を用いることができる。一方、タイミング変更手段としては、例えば制御信号を遅延させる遅延手段等を用いることができる。
【００１４】
なお、上記検査用回路は、当該検査用回路を備えた電気光学装置としても実施可能である。すなわち、この電気光学装置においては、複数の走査線と複数のデータ線との交差の各々に対応して設けられて容量の一端をなす画素電極と、前記画素電極と前記データ線との間に介挿された画素スイッチング素子と、前記画素スイッチング素子をオンさせることにより前記画素電極にデータ信号を与えた後、当該画素電極に印加された電圧が当該データ信号に応じた電圧に対応するか否かを判定するために、前記画素電極に印加された電圧を読出信号線に出力させる検査用回路とを具備し、前記検査用回路は、前記データ線と前記読出信号線との間に介挿された検査スイッチング素子と、論理レベルの変化を伴う周期的な動作指示信号に基づいて動作する制御回路であって、当該動作指示信号のレベル変化のタイミングよりも遅れたタイミングで、前記検査スイッチング素子をオンさせる制御回路とを備えることを特徴とする。この電気光学装置においては、前記読出信号線に出力された電圧と前記画素電極に与えられたデータ信号に応じた電圧を比較し、その比較結果に基づき、前記複数の走査線または複数のデータ線の断線あるいは短絡、および前記画素スイッチング素子の欠陥を判定することが望ましい。
【００１５】
この電気光学装置においても、上記検査用回路について示したのと同様、前記制御回路が、前記動作指示信号のレベル変化のタイミングよりも、当該動作指示信号の周期の８分の１ないし４分の１に相当する時間だけ遅れたタイミングで、前記検査スイッチング素子をオンさせる構成や、前記制御回路に対して前記動作指示信号を入力するための入力端子と前記読出信号線の出力端子とを制御回路に対して反対側に設けた構成等を採用することにより、より正確な検査を実現することができる。
【００１６】
また、上記電気光学装置における容量を、前記画素電極を一端とし、対向電極を他端とし、電気光学物質を挟持したものとすることが考えられる。この場合、画素電極と対向電極との間に電気光学物質を挟持して電気光学容量が形成された段階の電気光学装置について検査がなされることとなる。また、画素電極に印加される電圧に応じた電荷を蓄積するための容量として、一端が前記画素電極に接続され、他端が容量線に接続された蓄積容量を具備する構成としてもよい。こうすれば、電気光学容量が形成される前、すなわち画素電極と対向電極との間に電気光学物質が挟持される前段階の電気光学装置に対しても検査を行うことができる。もっとも、上述した電気光学容量および蓄積容量が形成されていなくても、データ信号に応じた電圧が画素電極に対して印加された結果、当該画素電極を一端とする容量に当該電圧に応じた電荷が蓄積されるのであれば、その容量の態様はいかなるものであってもよい。
【００１７】
なお、上述した電気光学装置は、これを備えた電子機器という態様によって実施可能である。上述したように、かかる電気光学装置に対しては正確な検査を行うことができるので、この電気光学装置を備えた電子機器にあっても高い信頼性を確保することができる。
【００１８】
【発明の実施の形態】
以下、図面を参照して、本発明の実施形態に係る電気光学装置について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲内で任意に変更可能である。なお、以下に示す電気光学装置は、電気光学物質として液晶を用い、その電気光学的な変化により表示を行う液晶装置である。
【００１９】
＜Ａ：実施形態の構成＞
まず、図１は、本実施形態に係る電気光学装置の構成を示す斜視図であり、図２は、図１におけるＡ−Ａ’線の断面図である。これらの図に示すように、電気光学装置１００は、素子基板１０１と対向基板１０２とがスペーサ１０３を含むシール材１０４を介して貼り合わされ、両基板の間に電気光学物質たる液晶１０５が封入された構成となっている。なお、本実施形態においては、素子基板１０１および対向基板１０２が、ガラスや石英、半導体などの光透過性を有する材料により構成されるものとする。この場合、背面側からの光を観察側に出射させることにより、いわゆる透過型表示がなされることとなる。もっとも、これらの基板として不透明な基板を用い、観察側からの入射光を反射させて反射型表示を行うようにしてもよい。
【００２０】
図２に示すように、素子基板１０１における内側（液晶１０５側）の表面のうち、シール材１０４の内側に相当する領域には、各種の素子や画素電極１０６等が形成されている。さらに、素子基板１０１のうち対向基板１０２から張り出した部分の表面には、後述する走査線駆動回路１、データ線駆動回路２および検査用回路３と、これらの各回路に対して外部装置から各種の信号を入力するための端子（図示略）とが形成されている。検査用回路３は、この電気光学装置１００における画素等の欠陥の有無を検査する際に用いられる回路である。
【００２１】
一方、対向基板１０２の内側表面には、その全面にわたって対向電極１０７が設けられている。また、対向基板１０２における内側表面には、画素電極１０６と対向する着色層（カラーフィルタ）や、各画素電極１０６の間隙部分と対向する遮光膜等が必要に応じて設けられるが、本発明とは直接関係がないためその図示を省略している。また、素子基板１０１および対向基板１０２の内側表面は、液晶１０５の分子の長軸方向が両基板間で連続的に捻れるようにラビング処理された配向膜により覆われる一方、両基板の外側表面にはラビング処理に応じた偏光子がそれぞれ設けられる（いずれも図示略）。なお、図２においては、便宜的に、画素電極１０６や対向電極１０７等に厚みを持たせているが、実際には、これらの各部は基板に対して十分に無視できるほど薄い。
【００２２】
次に、図３を参照して、本実施形態に係る電気光学装置１００の電気的な構成を説明する。
同図に示すように、電気光学装置１００は、Ｘ（行）方向に延在するｍ本の走査線４−１、４−２、……、４−ｍと、Ｙ（列）方向に延在するｎ本のデータ線５−１、５−２、……、５−ｎとを有する。各走査線４−ｉ（１≦ｉ≦ｍ）の一端は走査線駆動回路１に接続されている。また、各データ線５−ｊ（１≦ｊ≦ｎ）の一端はデータ線駆動回路２に接続され、他端は検査用回路３に接続されている。さらに、これらの走査線４−ｉとデータ線５−ｊとの各交差に対応して画素６が設けられている。つまり、本実施形態における画素６は、ｍ行ｎ列のマトリクス状に配列する。
【００２３】
走査線駆動回路１は、いわゆるＹシフトレジスタと呼ばれるものである。すなわち、走査線駆動回路１は、所定のクロック信号にしたがってパルス信号をシフトし、ｍ本の走査線４−１、４−２、……、４−ｍの各々を各水平走査期間ごとに選択する走査信号Ｇ１、Ｇ２、……、Ｇｍを出力する。
【００２４】
データ線駆動回路２は、外部装置から供給されるクロック信号ＣＬＫ、反転クロック信号ＣＬＫＢ、スタートパルスＳＰ、画像データＶＩＤ、ラッチパルスＬＰに応じて、データ線５−１、５−２、……、５−ｎにデータ信号ＤＴを供給するための回路であり、シフトレジスタ２１、第１ラッチ回路２２および第２ラッチ回路２３を有する。本実施形態におけるデータ線駆動回路２は、Ｘ方向に並ぶｎ個の画素６（１行分の画素６）に対し、画像データＶＩＤに応じたデータ信号ＤＴを１水平走査期間内に一斉に与える線順次駆動を行う。
【００２５】
次に、各画素６は、画素スイッチング素子６１と容量６２とを有する。なお、本実施形態においては画素スイッチング素子６１としてＴＦＴ（Thin Film Transistor）を用いた場合を例示する。各画素スイッチング素子６１は、データ線５−ｊと画素電極１０６との間に介挿され、そのゲートが接続された走査線４−ｉが選択されている場合、すなわち走査線４−ｉに供給される走査信号Ｇｉがアクティブレベル（Ｈレベル）である場合にオン状態となる。
【００２６】
各画素６の容量６２は、液晶容量６２１と蓄積容量６２２とからなる。液晶容量６２１は、画素電極１０６と対向電極１０７とによって液晶１０５を挟持した構成となっている。蓄積容量６２２は、画素電極１０６に一端が接続され、一定の電圧が印加される容量線１０８（例えば電源の低位側電位に接続されている）に他端が接続された容量であり、液晶容量６２１によって保持された電荷のリークを防止する役割を担っている。
【００２７】
かかる構成の下、画素スイッチング素子６１がオン状態となっている間に、データ線駆動回路２からデータ線５−ｊに対してデータ信号ＤＴが出力されると、当該データ信号ＤＴの電圧が画素電極１０６に印加され、この電圧に応じた電荷が液晶容量６２１および蓄積容量６２２に蓄積される。一方、容量６２にデータ信号ＤＴに応じた電荷が蓄積された状態で画素スイッチング素子６１をオン状態とすることにより、当該画素６の液晶容量６２１および蓄積容量６２２に蓄積された電荷に応じた電圧がデータ線５−ｊに出力される。
【００２８】
次に、検査用回路３は、各容量６２に蓄積された電荷に応じた電圧を、外部装置に対して出力するための回路であり、データ線５−１、５−２、……、５−ｎの本数に対応するｎ段のシフトレジスタ３２と、データ線５−１、５−２、……、５−ｎに対応して設けられたｎ個の遅延回路３３−ｊ、およびｎ個の検査スイッチング素子３４−ｊ（１≦ｊ≦ｎ）と、読出信号線３５とを有する。
【００２９】
シフトレジスタ３２は、図示しない外部装置から入力端子３１を介して供給される検査用スタートパルスＴＳＰを、検査用クロック信号ＴＣＫおよびこれを反転した検査用反転クロック信号ＴＣＫＢに従ってシフトし、互いにアクティブレベルが重複しない信号Ｔａ１、Ｔａ２、……、Ｔａｎを遅延回路３３−１、３３−２、……、３３−ｎに対してそれぞれ出力する。このシフトレジスタ３２は、検査用クロック信号ＴＣＫおよび検査用反転クロック信号ＴＣＫＢの各々が供給される配線として、入力端子３１からＸ方向に延在する２本のクロック供給線３２１を有している。
【００３０】
各遅延回路３３−ｊは、シフトレジスタ３２から出力された信号Ｔａｊの立ち上がりのタイミングが、検査用クロック信号ＴＣＫまたは検査用反転クロック信号ＴＣＫＢのレベル変化のタイミング（すなわち立ち上がりまたは立ち下がりのタイミング）と異なるように当該信号Ｔａｊを遅延させ、信号Ｔｂｊとして検査スイッチング素子３４−ｊに出力する。なお、本実施形態においては、シフトレジスタ３２から出力された信号Ｔａｊが、検査用クロック信号ＴＣＫ（または検査用反転クロックＴＣＫＢ）の１／８周期に相当する時間Ｄだけ遅延回路３３−ｊによって遅延されるものとする。
【００３１】
各検査スイッチング素子３４−ｊは、一端がデータ線５−ｊに接続され、他端が読出信号線３５に接続されており、遅延回路３３−ｊから出力される信号Ｔｂｊに応じてオン状態またはオフ状態となる。具体的には、各検査スイッチング素子３４−ｊは、遅延回路３３−ｊからの信号Ｔｂｊがアクティブレベルである間にオン状態となる。そして、検査スイッチング素子３４−ｊがオン状態になると、データ線５−ｊの電圧が当該検査スイッチング素子３４−ｊを介して読出信号線３５に出力される。
【００３２】
読出信号線３５はＸ方向に延在する配線であり、上述したすべての検査スイッチング素子３４−１、３４−２、……、３４−ｎの一端が接続されている。また、図３に示すように、この読出信号線３５の一端には出力端子３５１が形成されている。出力端子３５１は、読出信号線３５の電圧に応じた読出信号ＲＳを外部装置に対して出力するための端子である。ここで、出力端子３５１は、当該検査用回路３に対して入力端子３１とは反対側に位置するようになっている。すなわち、図３を例に採れば、出力端子３５１は検査用回路３の左側に位置する一方、入力端子３１は検査用回路３の右側に位置するといった具合である。かかる構成を採る結果、図３に示すように、読出信号線３５における出力端子３５１とは反対側（図３中の右側）の端部を、入力端子３１の近傍にまで引き出す必要がなくなる。
【００３３】
＜Ｂ：実施形態の動作＞
次に、電気光学装置１００について検査を行う場合の動作について説明する。この検査方法においては、まず、画像データＶＩＤに応じたデータ信号ＤＴの電圧を画素電極１０６に印加し、液晶容量６２１および蓄積容量６２２の双方にこの電圧に応じた電荷を蓄積させる。なお、本実施形態においては、説明の便宜上、すべての画素６に対して同一のデータ信号ＤＴが与えられる（つまり、すべての容量６２に同一の電荷が蓄積される）ものとする。その後、各画素６ごとに、容量６２に蓄積された電荷に応じた電圧を読出信号線３５に出力し、この電圧に応じた読出信号ＲＳを出力端子３５１から外部装置に出力する。そして、この読出信号ＲＳに基づいて、画素６、走査線４−１、４−２、……、４−ｎ、またはデータ線５−１、５−２、……、５−ｎの欠陥の有無を判定する。以下、これらの処理について詳述する。
【００３４】
図４は、画像データＶＩＤに応じたデータ信号ＤＴの電圧を各画素６の画素電極１０６に印加するための動作を示すタイミングチャートである。同図に示すように、ある水平走査期間Ｈａ０の開始タイミングにおいて、データ線駆動回路２内のシフトレジスタ２１にスタートパルスＳＰが与えられる。シフトレジスタ２１は、このスタートパルスＳＰをクロック信号ＣＬＫおよび反転クロック信号ＣＬＫＢにしたがってシフトし、当該水平走査期間Ｈａ０内において互いにアクティブレベルが重複しない信号Ｓａ１、Ｓａ２、……、Ｓａｎを出力する。一方、第１ラッチ回路２２は、シフトレジスタ２１から供給される信号Ｓａ１、Ｓａ２、……、Ｓａｎの各々の立ち下がりにおいて、外部装置から供給される画像データＶＩＤを順次ラッチする。これにより、当該水平走査期間Ｈａ０の終了時において、１行分の画素６の各々に与えられるべき画像データＶＩＤが、信号Ｓｂ１、Ｓｂ２、……、Ｓｂｎとして第２ラッチ回路２３に出力されることとなる。
【００３５】
そして、次の水平走査期間Ｈａ１において、図３における上から１本目の走査線４−１に対して供給される走査信号Ｇ１がアクティブレベルになると、当該走査線４−１に接続された１行分の画素６の画素スイッチング素子６１がすべてオン状態となる。一方、この水平走査期間Ｈａ１の開始タイミングにおいて、データ線駆動回路２内の第２ラッチ回路２３に対してラッチパルスＬＰが与えられる。このラッチパルスＬＰの立ち下がりにおいて、第２ラッチ回路２３は、第１ラッチ回路２２によって点順次的にラッチされた信号Ｓｂ１、Ｓｂ２、……、Ｓｂｎを、データ信号ＤＴとしてすべてのデータ線５−１、５−２、……、５−ｎに一斉に出力する。また、このデータ信号ＤＴの出力と並行して、図３において上から２本目の走査線４−２に対応する１行分の画素６に与えられるべき画像データＶＩＤが、第１ラッチ回路２２によって点順次的にラッチされる。
【００３６】
ここで、上記のように、画像データＶＩＤに応じたデータ信号ＤＴが一斉に出力される期間においては、上から１行目の画素６の画素スイッチング素子６１がオン状態となっている。この結果、これらｎ個の画素６の画素電極１０６には、当該時点においてデータ線駆動回路２から出力されているデータ信号ＤＴの電圧が印加される。これにより、各画素６の容量６２には、対応するデータ線５−ｊに出力されたデータ信号ＤＴの電圧に応じた電荷が蓄積される。
【００３７】
以後同様の動作が、ｍ本目の走査線４−ｍに対応する走査信号Ｇｍが出力されるまで繰り返される。この結果、ｍ×ｎ個すべての画素６の容量６２にデータ信号ＤＴの電圧に応じた電荷が蓄積されることとなる。
【００３８】
この後、各容量６２に蓄積された電荷に応じた電圧を、各画素６ごとに読出信号線３５に出力するための処理が実行される。以下、図５を参照して、この処理について詳述する。
【００３９】
まず、上記のようにして全画素６の容量６２にデータ信号ＤＴに応じた電荷が蓄積された後の水平走査期間Ｈｂ１において、走査線４−１に出力される走査信号Ｇ１がアクティブレベルとなり、この結果、当該走査線４−１に接続された１行分の画素６の画素スイッチング素子６１がすべてオン状態となる。
【００４０】
一方、図５に示すように、この水平走査期間Ｈｂ１の開始タイミングにおいて、検査用回路３内のシフトレジスタ３２に検査用スタートパルスＴＳＰが与えられる。シフトレジスタ３２は、この検査用スタートパルスＴＳＰを検査用クロック信号ＴＣＫおよび検査用反転クロック信号ＴＣＫＢにしたがってシフトすることにより、当該水平走査期間Ｈｂ１内において相互にアクティブレベルが重複しない信号Ｔａ１、Ｔａ２、……、Ｔａｎを遅延回路３３−１、３３−２、……、３３−ｎに対してそれぞれ出力する。
【００４１】
各遅延回路３３−１、３３−２、……、３３−ｎは、図５に示すように、シフトレジスタ３２から出力される信号Ｔａ１、Ｔａ２、……、Ｔａｎを、それぞれ検査用クロック信号ＴＣＫまたは検査用反転クロック信号ＴＣＫＢの１／８周期に相当する時間Ｄだけ遅延させ、この結果得られた信号Ｔｂ１、Ｔｂ２、……、Ｔｂｎを検査スイッチング素子３４−１、３４−２、……、３４−ｎにそれぞれ出力する。この結果、図５に示すように、１水平走査期間Ｈｂ１内において、検査スイッチング素子３４−１、３４−２、……、３４−ｎの各々が、検査用クロック信号ＴＣＫまたは検査用反転クロック信号ＴＣＫＢのレベル変化のタイミングよりも時間Ｄだけ遅れたタイミングで択一的に順次オン状態となる。
【００４２】
ここで、上記のように、水平走査期間Ｈｂ１内においては、上から１行目の画素６の画素スイッチング素子６１がオン状態となっている。したがって、信号Ｔｂｊがアクティブレベルとなることによって検査スイッチング素子３４−ｊがオン状態になると、当該検査スイッチング素子３４−ｊに接続されたデータ線５−ｊと上から１本目の走査線４−１との交差に対応する画素６について、その液晶容量６２１および蓄積容量６２２に蓄積された電荷に応じた電圧が、当該データ線５−ｊおよび検査スイッチング素子３４−ｊを介して読出信号線３５に出力される。このような動作が、水平走査期間Ｈｂ１内において検査スイッチング素子３４−１、３４−２、……、３４−ｎの各々がオン状態となるたびに行われるのである。この結果、各スイッチング素子３４−ｊがオン状態となるたびに、読出信号ＲＳの電圧は、走査線４−１とデータ線５−ｊとの交差に対応する画素６の容量６２に蓄積された電荷に応じた電圧となる。つまり、理想的には、図５に示す読出信号ＲＳ’が出力端子３５１から外部装置に出力されるのである。ただし、図５に示す読出信号ＲＳ’の波形はあくまで理想的な波形であって、実際に出力端子３５１から出力される読出信号ＲＳの波形は、図５に示すようにノイズＮを含んでいる。すなわち、検査用クロック信号ＴＣＫおよび検査用反転クロック信号ＴＣＫＢの各々が供給されるシフトレジスタ３２内の各クロック供給線３２１と読出信号線３５との間に生じる容量結合に起因して、出力端子３５１から出力される読出信号ＲＳには、当該検査用クロック信号ＴＣＫおよび検査用反転クロック信号ＴＣＫＢのレベル変化のタイミング近傍で発生するノイズＮが含まれる。
【００４３】
一方、上記水平走査期間Ｈｂ１が終了すると、続く水平走査期間Ｈｂ２、Ｈｂ３、……、Ｈｂｍにおいても同様の動作がなされる。すなわち、ある走査信号Ｇｉがアクティブレベルとなる水平走査期間Ｈｂｉにおいては、走査線４ｉに対応するｉ行目の各容量６２に蓄積された電荷に応じた電圧（つまり、画素電極１０６に印加されている電圧）が、検査用クロック信号ＴＣＫのレベル変化のタイミングよりも時間Ｄだけ遅れたタイミングで、読出信号線３５に順次出力される。この結果、読出信号ＲＳは、各画素６について出力された電圧を反映し、かつノイズＮを含む信号として出力端子３５１から出力されるのである。
【００４４】
かかる処理がすべての容量６２について終了すると、この結果得られた読出信号ＲＳに基づいて当該電気光学装置における欠陥の有無が判定される。すなわち、まず、各検査スイッチング素子３４−１、３４−２、……、３４−ｎがオン状態となった各期間における読出信号ＲＳの電圧を検出する。こうして検出された各電圧は、ｍ×ｎ個の画素６の各々の容量６２に蓄積されていた電荷に応じた電圧である。そして、各画素６ごとに、当該画素６の容量６２に蓄積されていた電荷に応じた電圧と、当該画素に対して与えられたデータ信号ＤＴの電圧とを比較することにより、画素６や走査線４−１、４−２、……、４−ｍ、データ線５−１、５−２、……、５−ｎの各々における欠陥の有無を判定するのである。例えば、ある画素６の容量６２に蓄積されていた電荷に応じた電圧が、データ信号ＤＴに応じた電圧と比較して著しく小さい場合には、この画素６について何らかの欠陥があるものと判定することができる。また、１行分の画素６すべての容量６２に蓄積されていた電荷に応じた電圧が、これらの各画素に対して与えられたデータ信号ＤＴの電圧と比較して著しく小さい場合には、これらの画素６が接続された走査線４−ｉに断線等の欠陥が生じているものと判定することができる。同様に、１列分の画素６すべての容量６２に蓄積された電荷に応じた電圧と、これらの画素６に与えられたデータ信号ＤＴの電圧とを比較すれば、欠陥を有するデータ線５−ｊを特定することも可能である。そして、何らかの欠陥が生じていると判定された電気光学装置１００については不良品と判断する一方、何ら欠陥が生じていないと判定された電気光学装置１００については良品と判断する。
【００４５】
このように、本実施形態によれば、各画素６の容量６２に蓄積された電荷に応じた電圧に基づいて欠陥の有無が判定されるようになっているため、電気光学装置１００の画素６、走査線４−１、４−２、……、４−ｍおよびデータ線５−１、５−２、……、５−ｎの各々について、その欠陥の有無を正確に検査することができる。さらに、本実施形態によれば、画素６の容量６２に蓄積された電荷に応じた電圧を、各画素６ごとに読出信号線３５に出力するようになっているため、欠陥を有する画素６を多数の画素６のなかから特定することができる。同様に、欠陥を有する走査線４−ｉまたはデータ線５−ｊを、多数の走査線４−１、４−２、……、４−ｎまたはデータ線５−１、５−２、……、５−ｎのなかから特定することができる。
【００４６】
また、上述したように、読出信号ＲＳには、検査用クロック信号ＴＣＫおよび検査用反転クロック信号ＴＣＫＢのレベル変化に同期したノイズＮが含まれることとなるが、本実施形態によれば、かかるノイズの影響を抑えて正確な検査を行うことができるという利点がある。以下、この効果について詳述する。
【００４７】
ここで、上記と同様の検査を行うためには、図６に示す構成の検査用回路３’を用いることも一応考えられる。すなわち、この検査用回路３’は、図３に示した遅延回路３３−ｊを備えず、シフトレジスタ３２からの出力信号Ｔａ１、Ｔａ２、……、Ｔａｎが直接検査スイッチング素子３４−１、３４−２、……、３４−ｎに出力される点、および出力端子３５１とシフトレジスタ３２の入力端子３１とが検出回路３’の同じ側に配設されている点において本実施形態に係る検査装置３と異なっている（図３参照）。
【００４８】
各容量６２に蓄積された電荷に応じた電圧を、かかる検査用回路３’を用いて読出信号線３５に出力する場合、各信号の波形は図７に示すようになる。すなわち、この検査用回路３’においては、シフトレジスタ３２から直接供給される信号Ｔａｊによって検査スイッチング素子３４−ｊの開閉が制御されるため、検査スイッチング素子３４−ｊがオフ状態からオン状態に切り換わるタイミング（つまり、信号Ｔａ−ｊがアクティブレベルに変化するタイミング）と、検査用クロック信号ＴＣＫのレベル変化のタイミングとが概ね一致する。つまり、各容量６２から読出信号線３５に対して電圧が出力されるタイミングと、検査用クロック信号ＴＣＫのレベル変化のタイミングとが極めて近くなってしまい、この結果、出力端子３５１に出力される信号ＲＳ’’において、各容量６２から出力された電圧とノイズＮとが重複してしまう。このため、各容量６２に蓄積された電荷に応じた電圧を正確に検出することが困難となり、正確な検査が妨げられてしまうのである。
【００４９】
これに対し、本実施形態に係る検査用回路３によれば、シフトレジスタ３２と各検査スイッチング素子３４−ｊとの間に介挿された遅延回路３３−ｊにより、検査スイッチング素子３４−ｊがオン状態になるタイミングと、検査用クロック信号ＴＣＫのレベル変化のタイミングとを異ならせるようにしている。このため、図５に示したように、読出信号ＲＳにおいて、各容量６２から出力された電圧とノイズＮとが重複する事態が回避される。したがって、各容量６２に蓄積された電荷に応じた電圧を正確に検出することができ、図６に示した検査用回路３’と比較して正確な検査を実現することができるのである。
【００５０】
さらに、図６に示した検査用回路３’においては、出力端子３５１がシフトレジスタ３２の入力端子３１と同じ側に配設されているため、読出信号線３５を入力端子３１の近傍に至るように延在して形成する必要がある。つまり、読出信号線３５と各クロック供給線３２１とが並行する部分を比較的長くせざるを得ず、この部分における容量結合に起因して生じるノイズＮが増大する結果となる。
【００５１】
これに対し、本実施形態においては、出力端子３５１が、検査用回路３に対して入力端子３１の反対側に配設されている。このため、図３に示したように、読出信号線３５のうち入力端子３１側に引き出される部分を短くすることができる。換言すれば、容量結合が発生する部分を少なくすることができるので、図６に示した構成と比較して、読出信号ＲＳに現われるノイズを低減することができ、ひいては正確な検査を実現することができるのである。
【００５２】
＜Ｃ：変形例＞
以上この発明の一実施形態について説明したが、上記実施形態はあくまでも例示であり、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。
【００５３】
（１）上記実施形態においては、素子基板１０１および対向基板１０２をシール材１０４を介して貼り合わせて液晶１０５を封入した後の電気光学装置１００を検査の対象としたが、両基板を貼り合わせる前の段階の電気光学装置１００（素子基板１０１）に対して検査を行うようにしてもよい。ただし、この場合、液晶容量６２１が未だ形成されていない状態（つまり、画素電極１０６のみが形成された状態）であるから、検査においては各画素６の蓄積容量６２２が用いられることとなる。具体的には、まず、データ線駆動回路２から各画素６に対してデータ信号ＤＴを出力して、当該各画素６の画素電極１０６に対して当該データ信号ＤＴに応じた電圧を印加し、この電圧に応じた電荷を蓄積容量６２２に蓄積させる。そしてその後、各画素６ごとに蓄積容量６２２に蓄積された電荷に応じた電圧（すなわち、画素電極１０６に印加された電圧）を読出信号線３５に出力し、読出信号ＲＳとして出力端子３５１から出力するのである。本変形例においても、上記実施形態と同様の効果が得られる。さらに、本実施形態によれば、基板の貼り合わせおよび液晶１０５の封入を行う前の段階で画素６等の欠陥の有無を判別することができるから、製造コストを低減することができるという利点が得られる。
【００５４】
このように、本発明においては、必ずしも液晶容量６２１および蓄積容量６２２の双方からなる容量６２に対してデータ信号ＤＴに応じて電荷を蓄積させる必要はない。要は、画素電極１０６に対してデータ信号ＤＴに応じた電圧を印加した後、この電圧を読出信号線３５に出力できる構成であればよいのである。
【００５５】
（２）上記実施形態においては、各データ線５−ｊの一端にのみデータ線駆動回路２が配設された電気光学装置１００を例示したが、例えば図８に示すように、各データ線５−ｊの一端に第１データ線駆動回路２ａが配設され、他端に第２データ線駆動回路２ｂが配設された電気光学装置１００にも本発明を適用可能である。この場合、同図に示すように、第２データ線駆動回路２ｂと、当該第２データ線駆動回路２ｂに最も近い１行分の画素６との間に、上記実施形態に係る検査用回路３を設ける構成とすればよい。あるいは、第１データ線駆動回路２ａと、当該第１データ線駆動回路２ａに最も近い１行分の画素６との間に検査用回路３を設けてもよい。
【００５６】
ここで、図８に示したように、複数のデータ線５−１、５−２、……、５−ｎを跨ぐように検査用回路３を設けた場合、検査用回路３のシフトレジスタ３２内のクロック供給線３２１と、各データ線５−ｊとが交差することとなる。このため、クロック供給線３２１と読出信号線３５との間のみならず、クロック供給線３２１と各データ線５−ｊとの間にも容量結合が生じる。したがって、図８に示した構成を採った場合には、図３に示した構成を採った場合と比較して読出信号ＲＳに含まれるノイズが大きくなる。このようにノイズが大きい場合であっても、本発明によれば、各画素６の容量６２から読出信号線３５に対して電圧が出力されるタイミングと、検査用クロック信号ＴＣＫまたは検査用反転クロック信号ＴＣＫＢのレベル変化のタイミングとを異ならせることができるので、正確な検査を行うことができる。なお、上記に加えて、一対の走査線駆動回路を走査線４−ｉの両側にそれぞれ配設した電気光学装置や、点順次駆動方式のデータ線駆動回路を用いた電気光学装置にも本発明を適用できるのは言うまでもない。
【００５７】
（３）上記実施形態においては、検査用回路３を素子基板１０１上に形成した場合を例示したが、検査用回路３を電気光学装置１００とは別体として設けることも考えられる。すなわち、図９に示すように、電気光学装置１００には検査用回路３を設けず、上記実施形態に示した検査用回路３を備えた検査装置７を用いて検査を行うのである。同図に示す検査装置７は、検査用回路３を収容した筐体７１と、検査用回路３が備える各検査スイッチング素子３４−ｊの一端に電気的に接続されたプローブ７２とを具備している。このような検査装置７を用いて検査を行う場合、各プローブ７２を各データ線５−ｊの一部である検査対象部７３にそれぞれ接続させた状態で各検査スイッチング素子３４−ｊを順次オン状態とし、これにより各画素６の容量６２に蓄積された電荷に応じた電圧を読出信号線３５に出力することにより、上記実施形態と同様の検査を実行することができ、上記実施形態と同様の効果が得られる。さらに、かかる構成とすれば、製造対象となる電気光学装置１００の各々に検査用回路３を作り込む必要がなく、共通の検査装置７を用いて複数の電気光学装置１００の検査を行うことができるので、製造コストの低減を図ることができる。また、上記実施形態において検査用回路３が形成されたスペースの分だけ電気光学装置１００を小型化することもできる。
【００５８】
（４）上記実施形態においては、検査用回路３が１本の読出信号線３５のみを備える場合を例示したが、読出信号線３５の本数および出力端子３５１の個数はこれに限られるものではない。例えば、図１０に示すように、２本の読出信号線３５ａおよび３５ｂと、読出信号線３５ａから読出信号ＲＳ１を出力するための出力端子３５１ａと、読出信号線３５ｂから読出信号ＲＳ２を出力するための出力端子３５１ｂとが設けられた構成も考えられる。この構成を採った場合、同図に示すように、左から数えて奇数番目の検査スイッチング素子３４−ｊの一端を読出信号線３５ａに接続する一方、左から数えて偶数番目の検査スイッチング素子３４−ｊ＋１の一端を読出信号線３５ｂに接続する構成としてもよい。
【００５９】
（５）上記実施形態においては、読出信号線３５の出力端子３５１をシフトレジスタ３２の入力端子３１と反対側に設け、かつ各容量６２から読出信号線３５への電圧の出力タイミングを検査用クロック信号ＴＣＫのレベル変化のタイミングと異ならせるようにしたが、これらのうちのいずれか一方のみを採用してもよい。すなわち、例えば読出信号線３５への電圧の出力タイミングを検査用クロック信号ＴＣＫのレベル変化のタイミングと異ならせるだけで、ノイズの影響を抑えて十分に正確な検査を実現できるのであれば、敢えて出力端子３５１を入力端子３１と反対側に設ける必要はない。逆の場合も同様である。
【００６０】
（６）上記実施形態においては、検査用回路３の検査スイッチング素子３４−ｊを点順次的にオン状態とするためにシフトレジスタ３２を用いたが、このシフトレジスタ３２に代えて、例えばアドレスデコーダを用いることもできる。すなわち、複数のデータ線５−１、５−２、……、５−ｎのうち与えられたアドレス信号に応じたいずれかの検査スイッチング素子３４−ｊに対してアクティブレベルの信号を出力可能なアドレスデコーダを用い、いずれかの検査スイッチング素子３４−ｊを任意に選択できるようにしてもよい。この場合、いずれかのスイッチング素子３４−ｊを指定する読み出しアドレスに応じてレベル変化を繰り返すアドレス信号のレベル変化のタイミングと、各容量６２からの電圧の出力のタイミング（つまり、検査スイッチング素子３４−ｊをオン状態とするタイミング）とを異ならせればよい。このように、本発明における「動作指示信号」は、常に一定の周期でレベル変化を繰り返すクロック信号に限られるものではなく、上述したアドレス信号のような信号をも含む概念である。つまり、本発明における「動作指示信号」は、レベル変化を繰り返す信号であって、検査用回路内の動作を規定する信号であればよい。
【００６１】
また、上記実施形態においては、検査スイッチング素子３４−ｊをオン状態にするタイミングと検査用クロック信号ＴＣＫのレベル変化のタイミングとを異ならせるための手段として遅延回路３３−ｊを用いたが、かかる機能を実現するための手段は遅延回路３３−ｊに限られない。
【００６２】
このように、検査用回路３の構成は、上記実施形態または各変形例に例示した構成に限られない。つまり、本発明における「検査用回路」は、上記動作指示信号に基づいて動作し、かつ、当該動作指示信号のレベル変化のタイミングとは異なるタイミングで、各画素６の容量６２に蓄積された電荷に応じた電圧を読出信号線３５に出力可能な回路であれば、いかなる構成であってもよいのである。
【００６３】
（７）上記実施形態においては、遅延回路３３−ｊによる遅延時間Ｄを検査用クロック信号ＴＣＫの１／８周期に相当する時間に設定したが、これ以外の時間に設定してもよいことはいうまでもない。要は、各容量６２からの電圧の出力タイミングと検査用クロック信号ＴＣＫのレベル変化のタイミングとを異ならせることにより、各画素６の容量６２に蓄積されていた電荷に応じた電圧を、ノイズを含む読出信号ＲＳから検出できれば、双方のタイミングを異ならせる程度はいかなるものであってもよい。
【００６４】
もっとも、時間Ｄを検査用クロック信号ＴＣＫの１／２周期に相当する時間に設定した場合、図７に示した場合と同様に、各容量６２からの電圧の出力タイミングと検査用クロック信号ＴＣＫのレベル変化のタイミング（つまり、ノイズの発生タイミング）とが一致してしまう結果となる。また、図５や図７に示したように、ノイズＮは時間軸上に所定の幅をもって発生する。これらの事情を考慮すると、ノイズの影響を有効に回避して検査の正確さを確保するためには、上述した時間Ｄを検査用クロック信号ＴＣＫの１／８周期ないし１／４周期に設定することが望ましい。
【００６５】
また、上記実施形態においては、ｍ×ｎ個のすべての画素６の容量６２に、データ信号ＤＴに応じた同一の電荷を蓄積させるようにしたが、一部の画素６に対してのみかかる電荷を蓄積させるようにしてもよいし、または各画素６ごとに異なる電圧のデータ信号ＤＴを与えて、各々の容量６２に異なる電荷を蓄積させるようにしてもよい。
【００６６】
（８）上記実施形態においては、電気光学装置１００として液晶装置を例示したが、本発明を適用できるのはこれに限られない。例えば、本発明を適用可能な電気光学装置としては、液晶装置のほかにも、エレクトロルミネッセンス（ＥＬ）や、プラズマ発行や電子放出による蛍光などを用いて、その電気光学効果により表示を行う種々の電気光学装置が考えられる。この際、電気光学物質としては、ＥＬ、ミラーデバイス、ガス、蛍光体などとなる。なお、電気光学物質としてＥＬを用いた場合、ＥＬが素子基板１０１における画素電極１０６と対向電極１０７との間に介在することとなるので、液晶装置にあっては必要であった対向基板１０２は不要となる。
【００６７】
＜Ｄ：電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器のいくつかについて説明する。
【００６８】
＜１：モバイル型コンピュータ＞
まず、図１１を参照して、上述した電気光学装置１００をモバイル型のパーソナルコンピュータに適用した例について説明する。同図に示すように、コンピュータ４００は、キーボード４０１を備えた本体部４０２と、表示部として用いられる電気光学装置１００とを備えている。なお、この電気光学装置の背面には、視認性を高めるためのバックライトユニット（図示略）が設けられている。
【００６９】
＜２：携帯電話機＞
次に、図１２を参照して、上述した電気光学装置１００を携帯電話機の表示部に適用した例について説明する。同図に示すように、携帯電話機４１０は、複数の操作ボタン４１１のほか、受話口４１２、送話口４１３とともに、上述した電気光学装置１００を備える。
【００７０】
本発明に係る電気光学装置によれば、各画素や走査線・データ線の欠陥の有無について正確な検査を行うことができるから、これが組み込まれた電子機器においても、高い信頼性を担保することができる。なお、本発明に係る電気光学装置を適用可能な電子機器としては、上述したモバイル型コンピュータおよび携帯電話機のほかにも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器、電気光学装置をライトバルブとして備えたプロジェクタ等が挙げられる。
【００７１】
【発明の効果】
以上説明したように、本発明によれば、電気光学装置の配線や電極等の欠陥の有無について正確な検査を行うことができるという効果が得られる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る電気光学装置の構成を示す平面図である。
【図２】 図１におけるＡ−Ａ’線視断面図である。
【図３】 同電気光学装置の電気的な構成を示すブロック図である。
【図４】 同電気光学装置において各画素の容量に電荷を蓄積する際の動作を示すタイミングチャートである。
【図５】 同電気光学装置において各画素の容量に蓄積された電荷に応じた電圧を検出する際の動作を示すタイミングチャートである。
【図６】 同電気光学装置とは別の構成を採る他の液晶装置の構成を示すブロック図である。
【図７】 上記他の電気光学装置において検出される、各画素の容量に蓄積された電荷に応じた電圧の波形を説明するためのタイミングチャートである。
【図８】 本発明の変形例に係る電気光学装置の電気的な構成を示すブロック図である。
【図９】 本発明の変形例に係る電気光学装置の検査用回路の構成を示すブロック図である。
【図１０】 本発明の変形例に係る電気光学装置の電気的な構成を示すブロック図である。
【図１１】 本発明に係る電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１２】 同電気光学装置を適用した電子機器の一例たる携帯電話機の構成を示す斜視図である。
【符号の説明】
１……走査線駆動回路、２……データ線駆動回路、２１……シフトレジスタ、２２……第１ラッチ回路、２３……第２ラッチ回路、３……検査用回路、３１……入力端子、３２……シフトレジスタ（出力手段）、３２１……クロック供給線、３３−ｊ（１≦ｊ≦ｎ）……遅延回路（タイミング変更手段）、３４−ｊ（１≦ｊ≦ｎ）……検査スイッチング素子、３５……読出信号線、３５１……出力端子、４−ｉ（１≦ｉ≦ｍ）……走査線、５−ｊ（１≦ｊ≦ｎ）……データ線、６……画素、６１……画素スイッチング素子、６２……容量、６２１……液晶容量、６２２……蓄積容量、７……検査装置、７１……筐体、７２……プローブ、１００……電気光学装置、１０１……素子基板、１０２……対向基板、１０３……スペーサ、１０４……シール材、１０５……液晶（電気光学物質）、１０６……画素電極、１０７……対向電極、１０８……容量線。

Claims (8)

1. 複数の走査線と複数のデータ線との交差の各々に対応して設けられて容量の一端をなす画素電極と、前記画素電極と前記データ線との間に介挿された画素スイッチング素子と前記画素電極に接続された電気光学素子を具備する電気光学装置について、前記画素スイッチング素子をオンさせることにより前記画素電極にデータ信号を与えた後、当該画素電極に印加された電圧が当該データ信号に応じた電圧に対応するか否かを判定するために、前記画素電極に印加された電圧を読出信号線に出力させる電気光学装置の検査用回路であって、
   前記複数の各データ線と前記読出信号線との間に介挿された複数の検査スイッチング素子と、
   論理レベルの変化を伴う周期的な検査用クロック信号またはアドレス信号に基づいて指定された前記検査スイッチング素子に制御信号を出力する出力手段と、当該出力手段と前記複数の各検査スイッチング素子間に挿入され、前記複数の各データ線に対応して設けられた複数の遅延回路とを有する制御回路であって、前記検査用クロック信号またはアドレス信号のレベル変化のタイミングよりも遅れたタイミングで、指定された前記検査スイッチング素子をオンさせる制御回路と、
   を具備することを特徴とする電気光学装置の検査用回路。
2. 前記制御回路は、前記検査用クロック信号または前記アドレス信号のレベル変化のタイミングよりも、当該検査用クロック信号または当該アドレス信号の周期の８分の１ないし４分の１に相当する時間だけ遅れたタイミングで、前記検査スイッチング素子をオンさせることを特徴とする請求項１に記載の電気光学装置の検査用回路。
3. 前記制御回路に対して前記検査用クロック信号を入力するための入力端子と、前記読出信号線の出力端子とは、当該制御回路を挟んで反対の位置に設けられていることを特徴とする請求項２に記載の電気光学装置の検査用回路。
4. 請求項１に記載の検査用回路を備えることを特徴とする電気光学装置。
5. 前記検査用回路は、前記読出信号線に出力された電圧と前記画素電極に与えられたデータ信号に応じた電圧を比較し、その比較結果に基づき、前記複数の走査線または複数のデータ線の断線あるいは短絡、および前記画素スイッチング素子の欠陥を判定することを特徴とする請求項４に記載の電気光学装置。
6. 前記画素電極と、対向電極に挟持された液晶を具備したことを特徴とする請求項４または５に記載の電気光学装置。
7. 一端が前記画素電極に接続され、他端が容量線に接続された蓄積容量を具備することを特徴とする請求項５または６に記載の電気光学装置。
8. 請求項４ないし７のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。

Images