JP3989756B2 - 表示装置およびその走査回路検査方法 - Google Patents
表示装置およびその走査回路検査方法 Download PDFInfo
- Publication number
- JP3989756B2 JP3989756B2 JP2002075055A JP2002075055A JP3989756B2 JP 3989756 B2 JP3989756 B2 JP 3989756B2 JP 2002075055 A JP2002075055 A JP 2002075055A JP 2002075055 A JP2002075055 A JP 2002075055A JP 3989756 B2 JP3989756 B2 JP 3989756B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- scanning
- shift
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/30—Accessing single arrays
- G11C29/32—Serial access; Scan testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0283—Arrangement of drivers for different directions of scanning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S345/00—Computer graphics processing and selective visual display systems
- Y10S345/904—Display with fail/safe testing feature
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、走査回路が正常に動作しているか否かを判定することができる表示装置およびその走査回路検査方法に関するものである。
【０００２】
【従来の技術】
従来、表示装置としての、ドライバモノシリック型の液晶表示装置は、一般に、ビデオデータをシフトレジスタで制御したアナログスイッチを介してサンプリングする。
【０００３】
例えば、図１１（ａ）に示すように、液晶表示装置は、画素部の各画素において画素容量ＣLC・補助容量ＣSが接続され、行状に配された複数のゲートラインと列状に配された複数のデータラインとの交差部にＴＦＴ（Thin Film Transistor）を備えている。ゲートラインはゲートドライバに、データラインはソースドライバに接続されている。
【０００４】
また、ＴＦＴと液晶層を介して対向するように、対向電極が配されている。対向電極には対向電圧ＶCOMが印加され、液晶を駆動する。
【０００５】
ゲートドライバは、ゲートパルスを順次出力し、各ゲートラインを順次走査して一水平期間ごとに１行分の画素を選択する。
【０００６】
また、ソースドライバは、シフトレジスタを用いて一水平期間内で各データラインを順次走査し、ビデオデータをサンプリングして選択された１行分の画素に点順次で書き込む。これにより、画像の表示が可能となる。
【０００７】
ここで、ソースドライバは、図１１（ｂ）に示すように、シフトレジスタとアナログスイッチとを備えている。
【０００８】
このような通常の表示と同様に、ドライバの不良を検査するときには、ソースドライバに入力されたビデオデータＶvideo1・Ｖvideo2をシフトレジスタで制御した図示しないアナログスイッチを介してサンプリングする。
【０００９】
即ち、ドライバの不良の検査は、通常の表示のときと同様に、上記ドライバを動作させ画素にデータを書き込んだ後、再びドライバを動作させ各々の画素に保持した電荷を、アナログスイッチを介して読み出す。これにより、画素欠陥とあわせてドライバの不良を検査・判定している。
【００１０】
しかしながら、この検査法では、プロジェクション用など小型高精細の表示装置のように、画素容量が小さく、読み出す電荷が微少となるにつれ、Ｓ／Ｎ比の低下、検査の精度低下を招来する。また、Ｓ／Ｎ比改善のため測定回数を増加したとしても、検査が長時間化するなどの問題があった。
【００１１】
また、ドライバの動作不良を、画素欠陥のあらわれ方の特徴から判断するため、データ処理に時間を要し、検査効率低下の原因になっていた。
【００１２】
そこで、図１０・１２に示すように、ドライバの走査回路を２個備え、パッドを用いてドライバ回路（走査回路）の検査を行う構成の表示装置が提案されている。
【００１３】
このように、ドライバ回路を２個備えることにより、冗長性を有し、例えば２つあるうちの一方のドライバ回路に故障があったとしても、他方のライバ回路が正常に動作していれば、表示装置全体としては、何ら問題ない。
【００１４】
また、図１２に示すように、ゲートドライバ１０１・ソースドライバ１０２内またはその周辺部にパッド１０３…を設け、このパッド１０３…に上記ドライバにおける走査回路の最終段の出力を引き出しておき、ここに検査用のプローブを当てて信号を検出することにより、検査の精度向上、および検査効率向上を図っていた。
【００１５】
あるいは、特願平６−１９４４２１号公報に記載されているように、複数の被検査回路部に対し、複数の機能検査に必要な検査回路部を内蔵する。また、その検査回路部は、検査機能に対応する情報を格納しておく手段と、被検査回路の構成情報を検査回路部に伝達する手段とを有する。これにより、検査回路部の構成および検査手段を簡単化することができ、ＢＩＳＴ（Built−In Self Test）を効率的に行うことができる。
【００１６】
【発明が解決しようとする課題】
しかしながら、上記図１２に示す構成では、検査専用のパッド１０３を複数個設ける必要がある。また、図１０に示すように、ゲートドライバ回路を２個備えることで、必要な検査専用のパッドの数も多くなる。
【００１７】
このような場合、特に、小型高精細パネル、モバイル機器、あるいはプロジェクション用などの小型高精細の表示装置などでは、ドライバ部の面積に厳しい制約にもかかわらず、大きな面積のパッドを形成しなければならないこととなる。また、配線の引き回しの制約や、後述するＥＳＤに対する保護の観点から、プローブカードの針を、外部からの駆動信号入力端子接続パッドとは配列が大きく異なるパッドに対応させる必要がある。
【００１８】
さらに、大面積のパッドが直接論理回路に接続されているため、このパッド１０３…がアンテナとしてはたらき、ＥＳＤ（Electrostatic Discharge：静電放電）による損傷が生じやすい。
【００１９】
また、上記公報の構成では、機能検査のための複雑な検査回路を形成する必要がある。ドライバモノシリック型の液晶表示装置などでは、表示画面部の微細加工レベルと面積とに基づき必要とされる加工精度、およびドライバの回路構成を考えると、このような検査回路用を内蔵することは実用的ではなく、より効果的な検査法が必要である。
【００２０】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、面積の増加や回路の複雑化を伴うことなく、確実かつ高速に走査回路の良否判定を行うことができる表示装置およびその走査回路検査方法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の表示装置は、上記の課題を解決するために、マトリクス状に配置される画素を線順次に選択して走査するためのゲートドライバと、上記選択されたラインの画素にデータ信号を供給するためのソースドライバとを備え、上記ゲートドライバおよび上記ソースドライバのうちの少なくとも一方のドライバが基板上にモノリシックに形成された表示装置において、上記両ドライバのうち、モノリシックに形成された上記ドライバの走査回路には、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期して、モノリシックに形成された上記ドライバの走査回路でシフトされるスタートパルスとが一定の周期で入力され、上記スタートパルスと、該スタートパルスに対応するシフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とが、第１の論理回路に入力され、該第１の論理回路からの第１の出力により走査回路の検査を行うことを特徴としている。
【００２２】
上記の構成によれば、スタートパルスと、シフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とを用いて、走査回路の検査を行っている。
【００２３】
これにより、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【００２４】
従って、確実に走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができる。
【００２５】
また、ドライバが基板上にモノリシックに形成されていることより、ドライバ（駆動回路）の走査回路を、スイッチング素子と同一プロセスで形成することができる。これにより、例えば、駆動回路ＬＳＩを後から別途設ける必要がなくなり、製造コストの削減および実装工程の簡略化を図ることができる。
【００２６】
上記の表示装置は、モノリシックに形成されたドライバはシフト方向を双方向に切り替える切替手段を備え、上記ドライバの走査回路には、クロック信号とスタートパルスとが入力され、各々のシフト方向における各第１の出力は第２の論理回路に入力され、該第２の論理回路からの第２の出力により走査回路の検査を行うことが好ましい。
【００２７】
上記の構成によれば、双方向における走査回路の良否判定を確実に行うことができる。
【００２８】
本発明の表示装置は、上記の課題を解決するために、マトリクス状に配置される画素を線順次に選択して走査するためのゲートドライバと、上記選択されたラインの画素にデータ信号を供給するためのソースドライバとが基板上にモノリシックに形成された表示装置において、シフト方向を双方向に切り替える切替手段を備える上記両ドライバの各走査回路には、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期して上記走査回路でシフトされるスタートパルスとが一定の周期で入力され、上記ゲートドライバの走査回路へのスタートパルスと、該ゲートドライバの走査回路へのスタートパルスに対応するシフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とが、上記シフト方向ごとにそれぞれ第１論理回路に入力され、上記各々のシフト方向における各第１論理回路からの各第１出力は共に第２論理回路に入力される一方、上記ソースドライバの走査回路へのスタートパルスと、該ソースドライバの走査回路へのスタートパルスに対応するシフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とが、上記シフト方向ごとにそれぞれ第３論理回路に入力され、上記各々のシフト方向における各第３論理回路からの各第３出力は共に第４論理回路に入力され、上記第２出力と上記第４出力とは、第５論理回路に入力され、該第５論理回路の第５出力により上記両走査回路の検査を行うことを特徴としている。
【００２９】
上記の構成によれば、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【００３０】
従って、確実に走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができる。
【００３１】
これにより、例えば小型高精細パネル、モバイル機器、あるいはプロジェクション用などの小型高精細の表示装置などにおいても、面積の増加や回路の複雑化を伴うことなく、確実に走査回路の良否判定を行うことができる。
【００３２】
上記の表示装置は、第５出力が接続された検査用端子を備えていることが好ましい。
【００３３】
上記の構成によれば、一部あるいは全ての走査回路の最終段の出力を簡単な構成の論理回路を通して、１本の信号として１個の検査用端子（例えば、パッド）に出力することができる。従って、例えば検査用端子にプローブ針を当てることにより、容易に、走査回路の良否判定を行うことができる。
【００３４】
本発明の表示装置は、上記の課題を解決するために、マトリクス状に配置される画素を線順次に選択して走査するためのゲートドライバと、上記選択されたラインの画素にデータ信号を供給するためのソースドライバとが基板上にモノリシックに形成された表示装置において、上記両ドライバのうち少なくとも一方は、シフト方向を双方向に切り替える切替手段と、いずれかのシフト方向の最終段の出力とスタートパルスとを選択するアナログスイッチとを備え、上記両ドライバの各走査回路には、シフト方向ごとに、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期して上記走査回路でシフトされるスタートパルスとが一定の周期で入力され、上記両走査回路の最終段からの出力は、共に論理回路に入力され、該論理回路の出力により上記両走査回路の検査を行うことを特徴としている。
【００３５】
上記の構成によれば、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【００３６】
従って、簡単な構成で、確実に双方向における走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができる。
【００３７】
上記の表示装置は、走査回路の検査において、上記スタートパルスが入力されてから予め設定された時間後の、上記検査に用いるための上記走査回路および上記論理回路からの出力のうち最終の出力を検出することにより、上記走査回路が正常に動作しているか否かを判定することが好ましい。
【００３８】
即ち、スタートパルスが入力されてから予め設定された時間後の最終の出力が、その前後の時間における該最終の出力とは異なる所定の値となる場合に、走査回路は正常に動作していると判定することが好ましい。
【００３９】
具体的には、第１の論理回路は、ＮＡＮＤゲートとインバータとから、第２の論理回路はＮＯＲゲートからなり、かつ、スタートパルスのシフト方向最終段の出力が０または１のとき、スタートパルスが入力されてから予め設定された時間後の第２の出力が１または０であり、その前後の時間における第２の出力が０または１である場合に、走査回路は正常に動作していると判定される。
【００４０】
あるいは、第１論理回路および第３論理回路は、ＮＡＮＤゲートとインバータとから、第２論理回路および第４論理回路はＮＯＲゲートから、第５論理回路はExclusive ORからなり、各スタートパルスが入力されてから予め設定された時間後の、各スタートパルスに対応する第１出力および第３出力が１であり、第２出力および第４出力が０であるとき、その前後の時間における第１出力および第３出力が０であり、第２出力および第４出力が１である場合に、両走査回路は正常に動作していると判定される。
【００４１】
上記の構成によれば、論理回路に簡単な判定機能をもたせることができ、予め設定されたタイミングである出力が出るか否かにより、走査回路が正常に動作しているか否かを判定することができる。
【００４２】
従って、走査回路の良否を高速、かつ、精度良く判定することができる。
【００４３】
上記の表示装置は、シフト方向最終段の出力を、所定の段数だけさらにシフトさせることにより、予め設定された時間遅延させる遅延手段を備えていることが好ましい。
【００４４】
上記の構成によれば、簡単な構成で、スタートパルスと、シフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とを用いて、走査回路の検査を行うことができる。
【００４５】
上記の表示装置は、遅延手段は、シフトレジスタであることが好ましい。
【００４６】
上記の構成によれば、簡単な構成で、走査回路が双方向にシフト可能とすることができる。
【００４７】
上記の表示装置は、論理回路がExclusive ORからなり、スタートパルスが入力されてから予め設定された時間後の出力が１であり、その前後の時間における出力が０である場合に、両走査回路は正常に動作していると判定されることが好ましい。
【００４８】
上記の構成によれば、予め設定されたタイミングである出力が出るか否かにより、走査回路が正常に動作しているか否かを判定することができる。
【００４９】
従って、走査回路の良否を高速、かつ、精度良く判定することができる。
【００５０】
上記の表示装置は、入力される表示モード切替信号によって切替可能な複数の表示モードを有し、表示モード切替信号がある特定の組み合わせで入力されたときには、論理回路の出力を両走査回路の動作に影響しない信号配線における信号端子に出力し、かつ、信号配線に入力される本来の信号を該信号配線から切り離すことにより、予め設定されたタイミングにおける出力を用いて両走査回路が正常に動作しているか否かを判定することが好ましい。
【００５１】
上記の構成によれば、表示モード切替信号の組み合わせにより、走査回路の良否判定を行うモードとすることができる。また、あるタイミングでの出力に応じて、走査回路の良否判定を行うことができる。
【００５２】
従って、簡単な構成で、走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができる。
【００５３】
上記の表示装置は、表示モード切替信号が入力される第１ＮＯＲゲートと、表示モード切替信号が全て０であるときにのみ、第１ＮＯＲゲートからの出力が入力される第２ＮＯＲゲートとを備え、第１ＮＯＲゲートからの出力およびその反転出力により駆動されるアナログスイッチにより、第１ＮＯＲゲートからの出力が０のとき第２ＮＯＲゲートへの入力がすべてプルアップされ、かつ、表示モード切替信号が第１ＮＯＲゲートから第２ＮＯＲゲートに入力された後は、その後表示モード切替信号が異なる組み合わせに変化しても、第２ＮＯＲゲートがアナログスイッチにより切り離されていることにより、第２ＮＯＲゲートの入力状態が容量に一定期間保持されることが好ましい。
【００５４】
上記の構成によれば、検査用端子を新たに設ける必要が無く、走査回路の動作の検査を行うことができる。
【００５５】
従って、特に、小型高精細パネル、モバイル機器、あるいはプロジェクション用などの小型高精細の液晶表示装置など、新たな端子を設けるスペースが小さな場合にも、走査回路の良否の判定を高速かつ確実に行うことができる。
【００５６】
本発明の表示装置は、上記の課題を解決するために、マトリクス状に配置される画素を線順次に選択して走査するためのゲートドライバと、上記選択されたラインの画素にデータ信号を供給するためのソースドライバとを備え、上記ゲートドライバおよび上記ソースドライバのうちの少なくとも一方のドライバが基板上にモノリシックに形成された表示装置において、モノリシックに形成された上記ドライバは上記シフト方向を双方向に切り替える切替手段を備え、上記両ドライバのうち、モノリシックに形成された上記ドライバの走査回路には、上記双方向それぞれに対応して、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期して、モノリシックに形成された上記ドライバの走査回路でシフトされるスタートパルスとが一定の周期で入力され、上記スタートパルスが第１方向にシフトされ、第１方向最終段まで転送された後、上記切替手段は、シフト方向を第１方向から第２方向に切り替え、さらに、上記第１方向最終段まで転送された上記シフトデータは、一時ラッチ回路に保持され、あるいは、上記第２方向へシフトするデータとして上記走査回路に直接入力されて、上記クロック信号に同期して上記第２方向にシフトされ、上記第２方向最終段（即ち、第１方向の入力側）まで転送されたシフトデータを用いて上記走査回路の検査を行うことを特徴としている。
【００５７】
上記の構成によれば、空間的にシフトデータの入力側に判定のもととなる信号が戻ってくる。このため、走査回路の良否判定、即ち、走査回路が双方向において正常に動作しているか否かの判定を行うことができ、かつ、検査のための余分な端子や長い信号のとり回し配線をなくすことにより、配線の複雑化を回避することができる。
【００５８】
上記の表示装置は、第２方向最終段まで転送されたシフトデータと、モノリシックに形成されたドライバの走査回路に、シフトデータとなったスタートパルスの次に入力されたスタートパルスとを、比較または判定論理回路へ入力することにより、走査回路が正常に動作しているか否かを判定することが好ましい。
【００５９】
上記の構成によれば、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【００６０】
従って、走査回路の良否判定、即ち、走査回路が双方向において正常に動作しているか否かの判定を確実に行うことができる。
【００６１】
上記の表示装置は、第２方向最終段まで転送されたシフトデータにおいて、該シフトデータとなったスタートパルスが入力されてから予め設定された時間後に、所定の値が出力されるか否かにより、走査回路が正常に動作しているか否かを判定することが好ましい。
【００６２】
上記の構成によれば、例えば、出力が１であるはずのタイミングで０が検出されたり、あるいは、出力が０であるはずのタイミングで１が検出されたりすることにより、走査回路が正常に動作していないことを確認することができる。
【００６３】
また、ドライバを、基板上における画素アレイ領域の周辺部の僅かな領域に作り込むことができる。従って、ＴＡＢ実装方式や、ＣＯＧ実装方式により駆動回路ＬＳＩを接続する場合と比較すると、基板の小額縁化を図ることができ、これにより、表示装置の小型化を図ることができる。
【００６４】
上記の表示装置は、走査回路が、金属触媒により結晶成長を促進した多結晶シリコンまたはポリシリコンからなることが好ましい。
【００６５】
上記の構成によれば、６００℃以下の低いプロセス温度で、基板上に走査回路を形成することができる。
【００６６】
上記の表示装置は、液晶、電気泳動、または有機エレクトロルミネッセンス（有機ＥＬ（ＯＬＥＤ）を用いて画素の表示を行うことが好ましい。
【００６７】
上記の構成によれば、例えば、液晶表示装置や、エレクトロルミネッセンス表示装置などとすることができる。
【００６８】
上記の表示装置は、スタートパルスとシフトデータのシフト方向最終段の出力との位相差を検出する位相差検出手段を備えていることが好ましい。
【００６９】
上記の構成によれば、スタートパルスと、シフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とを用いて、走査回路の検査を精度良く行うことができる。
【００７０】
上記の表示装置は、切替手段が、クロックトインバータであり、クロックトインバータへの入力値に基づいて、シフト方向が切り替えられることが好ましい。
【００７１】
上記の構成によれば、双方向における走査回路の良否を判定することができる。
【００７２】
上記の表示装置は、走査回路の出力がマルチプレクサにより分割されることが好ましい。
【００７３】
上記の構成によれば、シフトレジスタの段数に対する走査信号出力数を増やすことができ、スペースの縮小を図ることができる。また、パルス出力の重なりを任意に設定することができる。
【００７４】
本発明の走査回路検査方法は、上記の課題を解決するために、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期してシフトされるスタートパルスとを、一定の周期でドライバの走査回路に入力し、スタートパルスと、該スタートパルスに対応するシフトデータのシフト方向最終段の出力とを用いて論理計算し、その結果に基づいて上記走査回路が正常に動作しているか否かを判定することを特徴としている。
【００７５】
上記の構成によれば、スタートパルスと、シフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とを用いて、走査回路の検査を行っている。
【００７６】
これにより、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【００７７】
従って、確実に走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができる。
【００７８】
上記の走査回路検査方法は、シフトデータのシフト方向が双方向に切替可能な場合、スタートパルスと、該スタートパルスに対応するシフトデータのシフト方向最終段の出力とを用いて、各シフト方向において論理計算し、各シフト方向に対応した計算結果を用いてさらに論理計算することにより、走査回路が正常に動作しているか否かを判定することが好ましい。
【００７９】
上記の構成によれば、双方向における走査回路の良否判定を確実に行うことができる。
【００８０】
上記の走査回路検査方法は、２つの走査回路の各々において、論理計算をした後、それらの計算結果を用いて、さらに論理計算することにより、両走査回路が正常に動作しているか否かを判定することが好ましい。
【００８１】
上記の構成によれば、例えば小型高精細パネル、モバイル機器、あるいはプロジェクション用などの小型高精細の表示装置などにおいても、面積の増加や回路の複雑化を伴うことなく、確実に走査回路の良否判定を行うことができる。
【００８２】
本発明の走査回路検査方法は、上記の課題を解決するために、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期してシフトされるスタートパルスとを、一定の周期でドライバの走査回路に入力し、シフトデータを第１方向にシフトし、該第１方向における最終段まで転送した後、一時ラッチ回路に保持し、シフト方向を上記第１方向とは反対方向の第２方向に切り替え、上記第１方向における最終段まで転送されたシフトデータをさらに、上記第２方向にシフトし、該第２方向における最終段の出力と、次のスタートパルスとを用いて上記走査回路が正常に動作しているか否かを判定することを特徴としている。
【００８３】
上記の構成によれば、双方向における走査回路の良否判定を確実に行うことができる。
【００８４】
【発明の実施の形態】
〔実施の形態１〕
本発明の表示装置に関する実施の一形態について図１ないし図６、および図９に基づいて説明すれば以下の通りである。
【００８５】
本実施の形態における液晶表示装置（表示装置）は、アクティブマトリクス基板と対向基板とが、液晶層を挟んで、対向配置されている。また、液晶表示装置は、画素がマトリクス状に配され、画素アレイ部を構成している。
【００８６】
アクティブマトリクス基板は、図９に示すように、ガラス基板（絶縁性基板）９０、薄膜トランジスタ（以下、ＴＦＴ：Thin Film Transistorと称する）９９、画素電極９２、ゲート線、データ線、層間絶縁膜９４、および補助容量配線（以下、ＣＳ配線と称する）９３を有している。
【００８７】
なお、ＴＦＴ９９は、ゲート線のゲート電極９１、データ線のデータ電極、チャネル層、ゲート絶縁膜９５、ＣＧ−Ｓｉ膜９８、金属配線１００などにより構成されている。
【００８８】
さらに、ガラス基板９０上には、図１に示すように、ゲート線に接続されたゲート走査回路（走査回路）を有するゲートドライバ（ドライバ）１と、データ線に接続されたソース走査回路（走査回路）を有するソースドライバ（ドライバ）２とが、モノリシックに形成されている。ゲート走査回路およびソース走査回路は、それぞれシフトレジスタからなる。
【００８９】
また、対向基板上には対向電極が配されており、画素電極９２と共に液晶を駆動する。
【００９０】
ここで、液晶の駆動原理について説明する。
【００９１】
液晶表示装置は、画面を表示するために、表示データを、ゲート線に沿って順次走査する。
【００９２】
例えば、あるゲート線を水平走査する場合、そのゲート線にＴＦＴ９９をＯＮ状態にするゲート電圧が印加される。このとき、その他のゲート線はＴＦＴ９９をＯＦＦ状態にするゲート電圧が印加されている。こうして、ゲート線の水平走査のときには、そのゲート線のみのＴＦＴ９９がＯＮ状態となり、データ線に印加されている信号電圧がソース電極からドレイン電極を経て、ゲート線の画素電極９２に加わる。
【００９３】
このとき、画素電極９２に与えられた電荷が電荷蓄積容量に蓄積される。こうして画素電極９２に印加された画素電圧と、対向電極に印加された対向電圧との電位差によって、各々の画素電極９２上の液晶は駆動される。
【００９４】
表示画面全体を一回走査する１フレーム期間中、即ち、次のゲート電圧が印加されるまでは、そのときの画素電圧が電荷蓄積容量によって保持され、液晶は駆動されている。なお、１フレーム期間とは、液晶パネルにおいて、１表示画面を上から下まで１回垂直走査することをいう。
【００９５】
このようにして、ゲート線から順次走査し、このときすべてのデータ線にそれぞれの画素の駆動状態に合わせた信号電圧を印加していけば、必要な画素をすべて表示することができる。
【００９６】
以下、ゲートドライバ１およびソースドライバ２の構成、および、それらのドライバ１・２を構成する、ゲート走査回路およびソース走査回路が正常に動作しているか否かの検査について図１を用いて説明する。ここで、ゲートドライバ１およびソースドライバ２は、それぞれ双方向の走査が可能である。
【００９７】
ゲートドライバ１へは、入力パッド（駆動信号入力端子）５を介して、ソースドライバ２へは、入力パッド（駆動信号入力端子）４を介してそれぞれ外部から信号が入力される。
【００９８】
ゲートドライバ１には、クロックＧ−ＣＫ（ＣＫ）およびスタートパルスＧ−ＳＰが入力される。ゲートドライバ１におけるシフトレジスタ（走査回路）では、クロックＧ−ＣＫに同期して、まず、スタートパルスＧ−ＳＰ（ＳＰ）がシフトデータとして１段目からｍ段目（最終段）までシフトされる。ここで、シフトデータのシフト方向最終段、即ち、ここではｍ段目から（最終）の出力は、図４に示すように、予め設定された時間遅延してなされる。
【００９９】
そして、そのｍ段目からの出力は、ＮＡＮＤゲート１３とインバータ１４とからなる第１論理回路（第１の論理回路）に入力される。
【０１００】
さらに、走査方向切替信号により、シフト方向が（第１方向から第２方向に）切り替えられ、ゲートドライバ１におけるシフトレジスタでは、クロックＧ−ＣＫに同期して、スタートパルスＧ−ＳＰがシフトデータとしてｍ段目から１段目（最終段）までシフトされる。ここで、シフトデータのシフト方向最終段、即ち、ここでは１段目からの出力は、予め設定された時間遅延してなされる。
【０１０１】
そして、その１段目からの出力は、ＮＡＮＤゲート１１とインバータ１２とからなる第１論理回路に入力される。
【０１０２】
また、インバータ１２からの出力（第１出力）およびインバータ１４からの出力（第１出力、第１の出力）は、ＮＯＲゲート１５からなる第２論理回路（第２の論理回路）に入力される。
【０１０３】
一方、ソースドライバ２には、クロックＳ−ＣＫ（ＣＫ）およびスタートパルスＳ−ＳＰ（スタートパルス）が入力される。ソースドライバ２におけるシフトレジスタでは、クロックＳ−ＣＫに同期して、まず、スタートパルスＳ−ＳＰ（ＳＰ）がシフトデータとして１段目からｎ段目（最終段）までシフトされる。ここで、シフトデータのシフト方向最終段、即ち、ここではｎ段目からの出力は、図４に示すように、予め設定された時間遅延してなされる。
【０１０４】
そして、そのｎ段目からの出力は、ＮＡＮＤゲート２３とインバータ２４とからなる第３論理回路（第１の論理回路）に入力される。
【０１０５】
さらに、シフトレジスタにより、シフト方向が切り替えられ、ソースドライバ２におけるシフトレジスタでは、クロックＳ−ＣＫに同期して、スタートパルスＳ−ＳＰがシフトデータとしてｎ段目から１段目（最終段）までシフトされる。ここで、シフトデータのシフト方向最終段、即ち、ここでは１段目からの出力は、予め設定された時間遅延してなされる。
【０１０６】
そして、その１段目からの出力は、ＮＡＮＤゲート２１とインバータ２２とからなる第３論理回路に入力される。
【０１０７】
また、インバータ２２からの出力（第３出力）およびインバータ２４からの出力（第３出力、第１の出力）は、ＮＯＲゲート２５からなる第４論理回路（第２の論理回路）に入力される。
【０１０８】
その後、ＮＯＲゲート１５からの出力（第２出力）およびＮＯＲゲート２５からの出力（第４出力）は、ＥＸ−ＯＲ（Exclusive OR：排他的論理和）３０からなる第５論理回路に入力される。ＥＸ−ＯＲ３０の出力（第５出力、検査出力信号）は、検査用パッド（検査用端子）３に入力され、外部に取り出される。
【０１０９】
即ち、ゲートドライバ１およびソースドライバ２のいずれも双方向走査に対応している場合、ゲートドライバ１からのＮＯＲゲート出力とソースドライバ２からのＮＯＲゲート出力とをＥＸ−ＯＲ３０に入力し、このＥＸ−ＯＲ３０の出力を、通常の入力パッド４・５と並設された検査用パッド３に接続しておく。
【０１１０】
そして、走査回路が正常に動作しているか否かという良否の判定は、この検査用パッド３にプローブ針を当てて観測し、予め設定したタイミングでの検査用パッド３からの出力（最終の出力）と、その前後の時間における出力との同異により、例えば、予め設定したタイミングで１が出力され、それ以外のタイミングでは０が出力されていることを確かめることにより、することができる。
【０１１１】
なお、走査回路の良否の判定は、これに限定されるものではなく、例えば、ＮＯＲゲート１５・２５の出力を直接プローブ針を当てて観測して行ってもかまわない。
【０１１２】
また、直接ＮＡＮＤゲート１１またはＮＡＮＤゲート１３、ＮＡＮＤゲート２１またはＮＡＮＤゲート２３、あるいは、インバータ１２またはインバータ１４、インバータ２２またはインバータ２４の出力を観測することによって、走査回路の良否の判定を行ってもかまわない。この場合、双方向走査に対応していないドライバにも適用することができる。
【０１１３】
上記論理回路における組み合わせは、同様の論理が最終的に実現できるものであれば上述したものに限定されるものではない。また、正論理に限定されるものではなく、負論理の信号に対しても同様の機能を持たせることもできる。
【０１１４】
ここで、ドライバ１・２における双方向走査は、図２に示す構成のシフトレジスタによって行う。ここで、Ｒは、シフト方向が図中左から右向き、Ｌは、シフト方向が図中右から左向き、φは制御信号であることを示す。
【０１１５】
入力されたスタートパルスＳＰは、クロックＣＫの１／２の周期でシフトし、出力するシフトデータのパルス幅はクロックの１周期分となる。通常は、隣接するパルスが重ならないように、隣接出力間でＮＡＮＤゲートを通す、あるいは、分周回路を通すなどの手段により、出力するシフトデータのパルス幅をクロックＣＫの１／２周期となるように設定している。
【０１１６】
シフトデータのシフト方向最終段の出力を、予め設定された時間遅延させるための遅延回路は、図２に示すシフトレジスタと同様のシフトレジスタで形成でき、必要な遅延時間に対応する段数を形成しておけばよい。
【０１１７】
なお、双方向走査を実現するための手段は、上記シフトレジスタに限定されるものではなく、図３（ａ）（ｂ）に示すフリップフロップを用い、その入力と出力とをアナログスイッチによりつなぎかえてもよい。
【０１１８】
また、ドライバ１・２は、双方向走査できるものに特に限定されるものではなく、一方向のみの走査を行うものでもかまわない。
【０１１９】
以下に、アクティブマトリクス基板の製造工程の一例について説明する。
【０１２０】
まず、絶縁性の例えばガラス基板９０上の全面に、ａ−Ｓｉ層を堆積した後、Ｓｉ表面を親水性にするために、薄い酸化膜を形成し、その上に酢酸Ｎｉ水溶液をスピンコートする。
【０１２１】
次に、６００℃で約１２時間固相成長を行い、その上にＳｉＯ2膜を堆積し、デバイスの活性領域を形成する部分以外の酸化膜を除去する。
【０１２２】
その後、酸化膜をマスクに、上記ａ−Ｓｉ層の一部の領域に高濃度のＰ+イオンを注入し（１５ｋｅＶ、５×１０15ｃｍ-2）、６００℃で１２時間熱処理を行う。その後、ＳｉＯ2膜を除去し、再度Ｓｉ上全面にＳｉＯ2膜を堆積し、９５０℃で約２時間塩酸を含む酸化雰囲気で約３０分酸化処理を行う。そして、デバイスの活性領域となる部分を残し、不要なＳｉ膜を除去する。
【０１２３】
これにより、ＴＦＴおよびドライバ１・２の走査回路が、金属触媒により結晶成長を促進した多結晶シリコンである連続粒界結晶シリコンを含むこととなる。
【０１２４】
以降は、通常の良く知られたポリシリコンＴＦＴ形成プロセスと同様のプロセスにより、順次、ゲート絶縁膜９５、ゲート電極、Ｎ+（Ｐ+イオン）およびＰ+（Ｂ+イオン）注入、ＳｉＯ2およびＢＰＳＧからなる平坦化膜９７、コンタクトホール９７ａ、金属（ＡｌＳｉ）配線１００、ＳｉＮｘ膜９６、およびＳｉＯ2からなる層間絶縁膜９４、遮光膜、ビアホール９４ａ、ＩＴＯやＩＺＯからなり透明電極である画素電極９２を順次形成する。これにより、走査回路および表示部のＴＦＴ９９を形成する。
【０１２５】
なお、平坦化膜９７におけるＢＰＳＧは、アクリル樹脂やポリイミドなどの樹脂であってもかまわない。
【０１２６】
このように、金属触媒により結晶化を促進して得られた連続粒界結晶シリコン（ＣＧ−Ｓｉ：Continuous Grain Silicon）からなるＴＦＴ９９は、従来の高温ポリシリコンＴＦＴの移動度が約１００ｃｍ2／Ｖ・ｓｅｃであったのに対し、約２〜２．５倍の移動度を有する。
【０１２７】
なお、ＴＦＴおよびドライバ１・２の走査回路は、ＣＧ−Ｓｉに限定されるものではなく、ｐ−Ｓｉ（ポリシリコン）からなるものであっても、走査回路の良否判定については、上記と同様の効果が得られる。
【０１２８】
また、ドライバ１・２における双方向走査の走査方向（シフト方向）切り替えは、図２あるいは図３に示すように、クロックトインバータのＬ・Ｒへの信号、あるいは、アナログスイッチの設定を切り替えてもかまわない。入力と最終段出力との切り替えは、図５に示すように、アナログスイッチ５１・５２を用いて行ってもかまわない。
【０１２９】
アナログスイッチ５１・５２は、電子回路部からの走査方向切替信号に基づいてアナログスイッチ５１…、あるいは、アナログスイッチ５２…のいずれかが選択され、ＯＮになる。
【０１３０】
アナログスイッチ５１…がＯＮのとき、ゲートドライバ１ではスタートパルスＧ−ＳＰがシフトデータとして１段目からｍ段目（最終段）までシフトされる。また、ソースドライバ２ではスタートパルスＳ−ＳＰがシフトデータとして１段目からｎ段目（最終段）までシフトされる。
【０１３１】
そして、ゲートドライバ１におけるｍ段目からの出力と、ソースドライバ２におけるｎ段目からの出力とが、ＥＸ−ＯＲ（論理回路）５０に入力され、論理計算される。
【０１３２】
そして、スタートパルスＳ−ＳＰまたはスタートパルスＧ−ＳＰが入力されてから予め設定された時間後のＥＸ−ＯＲ５０からの出力（出力）が１であり、その前後の時間における出力が０である場合に、ゲート走査回路およびソース走査回路は正常に動作していると判定される。
【０１３３】
一方、アナログスイッチ５２…がＯＮのときも、アナログスイッチ５１…がＯＮのときと同様に（ただし、走査方向はアナログスイッチ５１…がＯＮのときと反対方向）論理計算され、走査回路の良否が判定される。
【０１３４】
また、図６に示すように、図１に示すＮＡＮＤゲート２１およびインバータ２２と並列にＥＸ−ＯＲ６１を、ＮＡＮＤゲート２３およびインバータ２４と並列にＥＸ−ＯＲ６２を接続し、さらに、インバータ２２からの出力とＥＸ−ＯＲ６１からの出力とをＮＯＲゲート６３に、インバータ２４からの出力とＥＸ−ＯＲ６２からの出力とをＮＯＲゲート６４に入力し、ＮＯＲゲート６３からの出力とＮＯＲゲート６４からの出力とをＥＸ−ＯＲ６５に入力することにより、走査回路の良否判定を行ってもかまわない。
【０１３５】
これにより、ゲート走査回路およびソース走査回路のうちのいずれかが正常に動作せず、所定の値（例えば「１」）が出力されるべきタイミング以外で該所定値（この場合「１」）が出力されることを検出することができる。
【０１３６】
なお、本実施の形態は、表示装置として液晶表示装置を用いて説明したが、特に限定されるものではなく、他の電気泳動、あるいは有機ＥＬ（エレクトロルミネッセンス）などの発光ダイオードを用いた表示装置でも同様の効果が得られる。
【０１３７】
また、上記走査回路の出力は、マルチプレクサにより分割されていてもかまわない。これにより、スペースの縮小およびシフトレジスタの段数の低減を図ることができる。また、より広い範囲で、走査回路の検査を行うことができる。
【０１３８】
さらに、走査回路において、入力されたスタートパルスとそれに対応するシフトデータのシフト方向最終段の出力との位相差を検出する位相差検出手段を備えていてもかまわない。
【０１３９】
これにより、スタートパルスと、シフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とを用いて、走査回路の検査を精度良く行うことができる。
【０１４０】
〔実施の形態２〕
本発明の他の実施の形態について図７に基づいて説明すれば、以下の通りである。なお、本実施の形態において、実施の形態１における構成要素と同等の機能を有する構成要素については、同一の符号を付記してその説明を省略する。
【０１４１】
本実施の形態に係る液晶表示装置は、図７に示すように、実施の形態１において図１に示した構成と同様、シフト方向が双方向に切り替え可能なゲートドライバ１・ソースドライバ２、および入力パッド４・５を備えている。
【０１４２】
ゲートドライバ１・ソースドライバ２からは、そのシフト方向に対応してその最終段から出力されるが、入力される走査方向切替信号に応じて、双方向のうちどちらかのシフト方向に対応する出力が、アナログスイッチによって選択される。
【０１４３】
選択された出力は、そのまま、あるいは遅延してＥＸ−ＯＲ７６に入力される。
【０１４４】
また、本実施の形態においては、３種類の表示モード切替信号（ＭＯＤＥ１信号、ＭＯＤＥ２信号、ＭＯＤＥ３信号（図７中ＭＯＤＥ１、ＭＯＤＥ２、ＭＯＤＥ３））に基づいて、３種類の画像表示フォーマット（表示モード）を切り替えて用いる。ここでは、３種類の表示モード切替信号がすべて０の組み合わせで入力パッド７５…に入力されたときに、表示モード切替回路の配線の途中から分岐して、３入力のＮＯＲゲート（第２ＮＯＲゲート）７２に入力されて、テストモードに切り替えられる。３種類の表示モード切替信号の組み合わせの一例を以下の表１に示す。
【０１４５】
【表１】
【０１４６】
ここで、ＭＯＤＥ１信号、ＭＯＤＥ２信号、ＭＯＤＥ３信号は表示切替用のＤＣレベルである。また、表１中に「×」とあるのは、この部分のみ例えばブランキング時にパルス信号が出ることをさす。このとき、例えば画面の上下領域（非表示領域）の走査出力が全てＯＮ（Ｈ）の状態になり、これにより、画素には黒の表示データが書き込まれる。
【０１４７】
即ち、テストモードの場合、３種類の表示モード切替信号は、ＮＯＲゲート７１（第１ＮＯＲゲート）の出力により駆動されるアナログスイッチを介して、ＮＯＲゲート７２に入力される。
【０１４８】
そして、ＮＯＲゲート７２の出力により、走査回路の動作に影響しない特定の信号線、ここでは、プリチャージ制御線からＰＣＧ（プリチャージ制御信号）が切り離され、そのかわりにＥＸ−ＯＲ７６の出力が、プリチャージ制御線の入力端子７４にアナログスイッチを介して接続される。
【０１４９】
ここで、ＮＯＲゲート７２の各入力には、メモリ用の小さいキャパシタ（非補助容量）７３が接続されている。このため、テストモードが設定された後、いずれかの入力パッド７５に１が入力され、ＮＯＲゲート７２が３種類の表示モード切替信号からアナログスイッチで切り離されても、キャパシタ７３の容量により、テストモードに設定された状態が維持される。その後、十分な時間が経過した後、テストモードは自動的に通常の動作モード（ＭＯＤＥ１〜３）に復帰する。
【０１５０】
上記ＥＸ−ＯＲ７６の出力は、テストモードに設定された場合のみ入力端子７４に自動的に出力される。入力端子７４にプローブ針を当てて信号を観察することにより、ＥＸ−ＯＲ７６の出力が、予め設定されたタイミング１であり、それ以外では０であるか否かを検出することにより、走査回路の良否判定を行うことができる。即ち、出力が１であるはずのタイミングで０が検出されたり、あるいは、出力が０であるはずのタイミングで１が検出されたりすることにより、走査回路が正常に動作していないことが確認できる。
【０１５１】
これにより、検査用端子を新たに設ける必要が無く、走査回路の動作の検査を行うことができる。
【０１５２】
従って、特に、小型高精細パネル、モバイル機器、あるいはプロジェクション用などの小型高精細の液晶表示装置など、新たな端子を設けるスペースが小さな場合にも、走査回路の良否の判定を高速かつ確実に行うことができる。
【０１５３】
なお、上述した表示モード切替信号の組み合わせは、単なる一例であり、本実施の形態に記載の組み合わせに限定されるものではない。
【０１５４】
〔実施の形態３〕
本発明のさらに他の実施の形態について図８に基づいて説明すれば、以下の通りである。なお、本実施の形態において、実施の形態１における構成要素と同等の機能を有する構成要素については、同一の符号を付記してその説明を省略する。
【０１５５】
本実施の形態に係る液晶表示装置は、図８に示すように、実施の形態１において図１に示した構成と同様、シフト方向が双方向に切り替え可能なゲートドライバ１・ソースドライバ２、検査用パッド３および入力パッド４・５を備えている。
【０１５６】
ゲートドライバ１に、クロックＧ−ＣＫおよびスタートパルスＧ−ＳＰが入力され、シフト方向が第１方向にセットされると、ゲートドライバ１におけるシフトレジスタでは、クロックＧ−ＣＫに同期して、まず、スタートパルスＧ−ＳＰがシフトデータとして１段目からｍ段目（第１方向における最終段）までシフトされる。なお、このときスイッチ８４がＯＮ、スイッチ８５がＯＦＦとなっている。また、例えば、検査をしない設定で、逆方向走査のときは、スイッチ８４をＯＦＦ、スイッチ８５をＯＮに設定する。
【０１５７】
そのｍ段目からの出力はラッチ回路に保持されることにより一時ラッチされる。そして、シフト方向が第１方向とは反対方向の第２方向に切り替えられる、即ちラッチされていた出力を入力とし、順次クロックＧ−ＣＫに同期して、シフトデータとしてｍ段目から１段目（最終段、第２方向における最終段）までシフトされる。
【０１５８】
そして、最終段、即ち、１段目まで転送されたシフトデータは、ラッチ回路により一時ラッチされ、次のスタートパルスＧ−ＳＰとともにＮＡＮＤゲート８１に入力され、論理計算される。
【０１５９】
一方、ソースドライバ２においても、ゲートドライバ１と同様に、ｎ段目まで転送されたシフトデータが一時ラッチされた後、再び入力されて、１段目まで転送される。そして、１段目まで転送されたシフトデータは、一時ラッチされ、次のスタートパルスＳ−ＳＰとともにＮＡＮＤゲート８２に入力され、論理計算される。
【０１６０】
そして、ＮＡＮＤゲート８１からの出力とＮＡＮＤゲート８２からの出力とは、ＥＸ−ＯＲ８０に入力され論理計算される。
【０１６１】
ＥＸ−ＯＲ８０の出力が予め設定されたタイミングで１であり、それ以外では０であるか否かを検出することにより、走査回路の良否判定を行うことができる。即ち、出力が１であるはずのタイミングで０が検出されたり、あるいは、出力が０であるはずのタイミングで１が検出されたりすることにより、走査回路が正常に動作していないことが確認できる。
【０１６２】
なお、ｍ段目およびｎ段目におけるシフトデータの一時ラッチは、水平および垂直のブランキングに対応させてタイミングを調節するもので、ブランキング時間がない場合は、行っても行わなくてもかまわない。
【０１６３】
また、ＮＡＮＤゲート８１・８２を用いることなく、シフトデータとスタートパルスとの比較を行うことにより、走査回路の良否判定を行ってもかまわない。
【０１６４】
【発明の効果】
本発明の表示装置は、以上のように、ゲートドライバおよびソースドライバのうち、モノリシックに形成されたドライバの走査回路には、クロック信号と、一定の幅を有し、シフトデータとしてクロック信号に同期して、モノリシックに形成されたドライバの走査回路でシフトされるスタートパルスとが一定の周期で入力され、スタートパルスと、該スタートパルスに対応するシフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とが、第１の論理回路に入力され、該第１の論理回路からの第１の出力により走査回路の検査を行う構成である。
【０１６５】
これにより、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【０１６６】
従って、確実に走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができる。
【０１６７】
また、ドライバが基板上にモノリシックに形成されていることより、ドライバ（駆動回路）の走査回路を、スイッチング素子と同一プロセスで形成することができる。これにより、例えば、駆動回路ＬＳＩを後から別途設ける必要がなくなり、製造コストの削減および実装工程の簡略化を図ることができるといった効果を奏する。
【０１６８】
本発明の表示装置は、モノリシックに形成されたドライバはシフト方向を双方向に切り替える切替手段を備え、ドライバの走査回路には、クロック信号とスタートパルスとが入力され、各々のシフト方向における各第１の出力は第２の論理回路に入力され、該第２の論理回路からの第２の出力により走査回路の検査を行う構成である。
【０１６９】
これにより、上記の構成によれば、双方向における走査回路の良否判定を確実に行うことができるといった効果を奏する。
【０１７０】
本発明の表示装置は、シフト方向を双方向に切り替える切替手段を備えるゲートドライバおよびソースドライバの各走査回路には、クロック信号と、一定の幅を有し、シフトデータとしてクロック信号に同期して走査回路でシフトされるスタートパルスとが一定の周期で入力され、ゲートドライバの走査回路へのスタートパルスと、該ゲートドライバの走査回路へのスタートパルスに対応するシフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とが、シフト方向ごとにそれぞれ第１論理回路に入力され、各々のシフト方向における各第１論理回路からの各第１出力は共に第２論理回路に入力される一方、ソースドライバの走査回路へのスタートパルスと、該ソースドライバの走査回路へのスタートパルスに対応するシフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とが、上記シフト方向ごとにそれぞれ第３論理回路に入力され、各々のシフト方向における各第３論理回路からの各第３出力は共に第４論理回路に入力され、第２出力と第４出力とは、第５論理回路に入力され、該第５論理回路の第５出力により両走査回路の検査を行う構成である。
【０１７１】
これにより、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【０１７２】
従って、確実に走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができる。
【０１７３】
この結果、例えば小型高精細パネル、モバイル機器、あるいはプロジェクション用などの小型高精細の表示装置などにおいても、面積の増加や回路の複雑化を伴うことなく、確実に走査回路の良否判定を行うことができるといった効果を奏する。
【０１７４】
本発明の表示装置は、第５出力が接続された検査用端子を備えている構成である。
【０１７５】
これにより、一部あるいは全ての走査回路の最終段の出力を簡単な構成の論理回路を通して、１本の信号として１個の検査用端子（例えば、パッド）に出力することができる。従って、例えば検査用端子にプローブ針を当てることにより、容易に、走査回路の良否判定を行うことができるといった効果を奏する。
【０１７６】
本発明の表示装置は、ゲートドライバおよびソースドライバのうち少なくとも一方は、シフト方向を双方向に切り替える切替手段と、いずれかのシフト方向の最終段の出力とスタートパルスとを選択するアナログスイッチとを備え、両ドライバの各走査回路には、シフト方向ごとに、クロック信号と、一定の幅を有し、シフトデータとしてクロック信号に同期して走査回路でシフトされるスタートパルスとが一定の周期で入力され、両走査回路の最終段からの出力は、共に論理回路に入力され、該論理回路の出力により両走査回路の検査を行う構成である。
【０１７７】
これにより、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【０１７８】
従って、簡単な構成で、確実に双方向における走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができるといった効果を奏する。
【０１７９】
本発明の表示装置は、走査回路の検査において、スタートパルスが入力されてから予め設定された時間後の、検査に用いるための走査回路および論理回路からの出力のうち最終の出力を検出することにより、走査回路が正常に動作しているか否かを判定する構成である。
【０１８０】
即ち、スタートパルスが入力されてから予め設定された時間後の最終の出力が、その前後の時間における該最終の出力とは異なる所定の値となる場合に、走査回路は正常に動作していると判定する構成である。
【０１８１】
具体的には、第１の論理回路は、ＮＡＮＤゲートとインバータとから、第２の論理回路はＮＯＲゲートからなり、かつ、スタートパルスのシフト方向最終段の出力が０または１のとき、スタートパルスが入力されてから予め設定された時間後の第２の出力が１または０であり、その前後の時間における第２の出力が０または１である場合に、走査回路は正常に動作していると判定される構成である。
【０１８２】
あるいは、第１論理回路および第３論理回路は、ＮＡＮＤゲートとインバータとから、第２論理回路および第４論理回路はＮＯＲゲートから、第５論理回路はExclusive ORからなり、各スタートパルスが入力されてから予め設定された時間後の、各スタートパルスに対応する第１出力および第３出力が１であり、第２出力および第４出力が０であるとき、その前後の時間における第１出力および第３出力が０であり、第２出力および第４出力が１である場合に、両走査回路は正常に動作していると判定される構成である。
【０１８３】
これにより、論理回路に簡単な判定機能をもたせることができ、予め設定されたタイミングである出力が出るか否かにより、走査回路が正常に動作しているか否かを判定することができる。
【０１８４】
従って、走査回路の良否を高速、かつ、精度良く判定することができるといった効果を奏する。
【０１８５】
本発明の表示装置は、シフト方向最終段の出力を、所定の段数だけさらにシフトさせることにより、予め設定された時間遅延させる遅延手段を備えている構成である。
【０１８６】
これにより、簡単な構成で、スタートパルスと、シフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とを用いて、走査回路の検査を行うことができるといった効果を奏する。
【０１８７】
本発明の表示装置は、遅延手段は、シフトレジスタである構成である。
【０１８８】
これにより、簡単な構成で、走査回路が双方向にシフト可能とすることができるといった効果を奏する。
【０１８９】
本発明の表示装置は、論理回路がExclusive ORからなり、スタートパルスが入力されてから予め設定された時間後の出力が１であり、その前後の時間における出力が０である場合に、両走査回路は正常に動作していると判定される構成である。
【０１９０】
これにより、予め設定されたタイミングである出力が出るか否かにより、走査回路が正常に動作しているか否かを判定することができる。
【０１９１】
従って、走査回路の良否を高速、かつ、精度良く判定することができるといった効果を奏する。
【０１９２】
本発明の表示装置は、入力される表示モード切替信号によって切替可能な複数の表示モードを有し、表示モード切替信号がある特定の組み合わせで入力されたときには、論理回路の出力を両走査回路の動作に影響しない信号配線における信号端子に出力し、かつ、信号配線に入力される本来の信号を該信号配線から切り離すことにより、予め設定されたタイミングにおける出力を用いて両走査回路が正常に動作しているか否かを判定する構成である。
【０１９３】
これにより、表示モード切替信号の組み合わせにより、走査回路の良否判定を行うモードとすることができる。また、あるタイミングでの出力に応じて、走査回路の良否判定を行うことができる。
【０１９４】
従って、簡単な構成で、走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができるといった効果を奏する。
【０１９５】
本発明の表示装置は、表示モード切替信号が入力される第１ＮＯＲゲートと、表示モード切替信号が全て０であるときにのみ、第１ＮＯＲゲートからの出力が入力される第２ＮＯＲゲートとを備え、第１ＮＯＲゲートからの出力およびその反転出力により駆動されるアナログスイッチにより、第１ＮＯＲゲートからの出力が０のとき第２ＮＯＲゲートへの入力がすべてプルアップされ、かつ、表示モード切替信号が第１ＮＯＲゲートから第２ＮＯＲゲートに入力された後は、その後表示モード切替信号が異なる組み合わせに変化しても、第２ＮＯＲゲートがアナログスイッチにより切り離されていることにより、第２ＮＯＲゲートの入力状態が容量に一定期間保持される構成である。
【０１９６】
これにより、検査用端子を新たに設ける必要が無く、走査回路の動作の検査を行うことができる。
【０１９７】
従って、特に、小型高精細パネル、モバイル機器、あるいはプロジェクション用などの小型高精細の液晶表示装置など、新たな端子を設けるスペースが小さな場合にも、走査回路の良否の判定を高速かつ確実に行うことができるといった効果を奏する。
【０１９８】
本発明の表示装置は、モノリシックに形成されたドライバはシフト方向を双方向に切り替える切替手段を備え、ゲートドライバおよびソースドライバのうち、モノリシックに形成されたドライバの走査回路には、双方向それぞれに対応して、クロック信号と、一定の幅を有し、シフトデータとしてクロック信号に同期して、モノリシックに形成されたドライバの走査回路でシフトされるスタートパルスとが一定の周期で入力され、スタートパルスが第１方向にシフトされ、第１方向最終段まで転送された後、切替手段は、シフト方向を第１方向から第２方向に切り替え、さらに、第１方向最終段まで転送されたシフトデータは、一時ラッチ回路に保持され、あるいは、第２方向へシフトするデータとして走査回路に直接入力されて、クロック信号に同期して第２方向にシフトされ、第２方向最終段（即ち、第１方向の入力側）まで転送されたシフトデータを用いて走査回路の検査を行う構成である。
【０１９９】
これにより、空間的にシフトデータの入力側に判定のもととなる信号が戻ってくる。このため、走査回路の良否判定、即ち、走査回路が双方向において正常に動作しているか否かの判定を行うことができ、かつ、検査のための余分な端子や長い信号のとり回し配線をなくすことにより、配線の複雑化を回避することができるといった効果を奏する。
【０２００】
本発明の表示装置は、第２方向最終段まで転送されたシフトデータと、モノリシックに形成されたドライバの走査回路に、シフトデータとなったスタートパルスの次に入力されたスタートパルスとを、比較または判定論理回路へ入力することにより、走査回路が正常に動作しているか否かを判定する構成である。
【０２０１】
これにより、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【０２０２】
従って、走査回路の良否判定、即ち、走査回路が双方向において正常に動作しているか否かの判定を確実に行うことができるといった効果を奏する。
【０２０３】
本発明の表示装置は、第２方向最終段まで転送されたシフトデータにおいて、該シフトデータとなったスタートパルスが入力されてから予め設定された時間後に、所定の値が出力されるか否かにより、走査回路が正常に動作しているか否かを判定することが好ましい。
【０２０４】
これにより、例えば、出力が１であるはずのタイミングで０が検出されたり、あるいは、出力が０であるはずのタイミングで１が検出されたりすることにより、走査回路が正常に動作していないことを確認することができる。
【０２０５】
また、ドライバを、基板上における画素アレイ領域の周辺部の僅かな領域に作り込むことができる。従って、ＴＡＢ実装方式や、ＣＯＧ実装方式により駆動回路ＬＳＩを接続する場合と比較すると、基板の小額縁化を図ることができ、これにより、表示装置の小型化を図ることができるといった効果を奏する。
【０２０６】
本発明の表示装置は、走査回路が、金属触媒により結晶成長を促進した多結晶シリコンまたはポリシリコンからなる構成である。
【０２０７】
これにより、６００℃以下の低いプロセス温度で、基板上に走査回路を形成することができるといった効果を奏する。
【０２０８】
本発明の表示装置は、液晶、電気泳動、または有機エレクトロルミネッセンスを用いて画素の表示を行う構成である。
【０２０９】
これにより、例えば、液晶表示装置や、エレクトロルミネッセンス表示装置などとすることができるといった効果を奏する。
【０２１０】
本発明の表示装置は、スタートパルスとシフトデータのシフト方向最終段の出力との位相差を検出する位相差検出手段を備えていることが好ましい。
【０２１１】
上記の構成によれば、スタートパルスと、シフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とを用いて、位相差を出力する位相差検出手段により、走査回路の良否判定ができるといった効果を奏する。
【０２１２】
本発明の表示装置は、切替手段が、クロックトインバータであり、クロックトインバータへの入力値に基づいて、シフト方向が切り替えられる構成である。
【０２１３】
これにより、一部のクロックトインバータをＯＦＦとすることでシフト方向が切り替えられ、双方向における走査回路の良否を判定することができるといった効果を奏する。
【０２１４】
本発明の表示装置は、走査回路の出力がマルチプレクサにより分割される構成である。
【０２１５】
これにより、シフトレジスタの段数に対する走査信号出力数を増やすことができ、スペースの縮小を図ることができる。また、パルス出力の重なりを任意に設定することができるといった効果を奏する。
【０２１６】
本発明の走査回路検査方法は、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期してシフトされるスタートパルスとを、一定の周期でドライバの走査回路に入力し、スタートパルスと、該スタートパルスに対応するシフトデータのシフト方向最終段の出力とを用いて論理計算し、その結果に基づいて上記走査回路が正常に動作しているか否かを判定する構成である。
【０２１７】
これにより、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【０２１８】
従って、確実に走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができるといった効果を奏する。
【０２１９】
本発明の走査回路検査方法は、シフトデータのシフト方向が双方向に切替可能な場合、スタートパルスと、該スタートパルスに対応するシフトデータのシフト方向最終段の出力とを用いて、各シフト方向において論理計算し、各シフト方向に対応した計算結果を用いてさらに論理計算することにより、走査回路が正常に動作しているか否かを判定する構成である。
【０２２０】
これにより、双方向における走査回路の良否判定を確実に行うことができるといった効果を奏する。
【０２２１】
本発明の走査回路検査方法は、２つの走査回路の各々において、論理計算をした後、それらの計算結果を用いて、さらに論理計算することにより、両走査回路が正常に動作しているか否かを判定する構成である。
【０２２２】
これにより、例えば小型高精細パネル、モバイル機器、あるいはプロジェクション用などの小型高精細の表示装置などにおいても、面積の増加や回路の複雑化を伴うことなく、確実に走査回路の良否判定を行うことができるといった効果を奏する。
【０２２３】
本発明の走査回路検査方法は、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期してシフトされるスタートパルスとを、一定の周期でドライバの走査回路に入力し、シフトデータを第１方向にシフトし、該第１方向における最終段まで転送した後、一時ラッチ回路に保持し、シフト方向を上記第１方向とは反対方向の第２方向に切り替え、上記第１方向における最終段まで転送されたシフトデータをさらに、上記第２方向にシフトし、該第２方向における最終段の出力と、次のスタートパルスとを用いて上記走査回路が正常に動作しているか否かを判定する構成である。
【０２２４】
これにより、双方向における走査回路の良否判定を確実に行うことができるといった効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る液晶表示装置の概略構成を示す回路図である。
【図２】シフトレジスタの構成を示す回路図である。
【図３】（ａ）は、フリップフロップの構成を示す回路図であり、（ｂ）は、（ａ）に示すＡの構成を示す回路図である。
【図４】スタートパルスのシフト方向における駆動動作を示すタイミングチャートである。
【図５】シフト方向の切り替えに、アナログスイッチを用いる場合の構成を示す回路図である
【図６】図１に示すソースドライバに、ＮＯＲゲートおよびＥＸ−ＯＲをさらに接続した場合の回路図である。
【図７】本発明の実施の他の一形態に係る液晶表示装置の概略構成を示す回路図である。
【図８】本発明の実施のさらに他の一形態に係る液晶表示装置の概略構成を示す回路図である。
【図９】液晶表示装置の概略の構成を示す断面図である。
【図１０】従来の液晶表示装置の概略構成を示す回路図である。
【図１１】（ａ）は、従来の他の液晶表示装置の概略構成を示す回路図であり、（ｂ）は、（ａ）に示すシフトレジスタの構成を示す回路図である。である。
【図１２】従来のさらに他の液晶表示装置の概略構成を示す回路図である。
【符号の説明】
１ ゲートドライバ（ドライバ）
２ ソースドライバ（ドライバ）
３ 検査用パッド（検査用端子）
１１ ＮＡＮＤゲート（第１論理回路）
１２ インバータ（第１論理回路）
１３ ＮＡＮＤゲート（第１論理回路、第１の論理回路）
１４ インバータ（第１論理回路、第１の論理回路）
１５ ＮＯＲゲート（第２論理回路、第２の論理回路）
２１ ＮＡＮＤゲート（第３論理回路）
２２ インバータ（第３論理回路）
２３ ＮＡＮＤゲート（第３論理回路、第１の論理回路）
２４ インバータ（第３論理回路、第１の論理回路）
２５ ＮＯＲゲート（第４論理回路、第２の論理回路）
３０ ＥＸ−ＯＲ（第５論理回路）
５０ ＥＸ−ＯＲ（論理回路）
７１ ＮＯＲゲート（第１ＮＯＲゲート）
７２ ＮＯＲゲート（第２ＮＯＲゲート）
７６ ＥＸ−ＯＲ
８１ ＮＡＮＤゲート
８２ ＮＡＮＤゲート
【発明の属する技術分野】
本発明は、走査回路が正常に動作しているか否かを判定することができる表示装置およびその走査回路検査方法に関するものである。
【０００２】
【従来の技術】
従来、表示装置としての、ドライバモノシリック型の液晶表示装置は、一般に、ビデオデータをシフトレジスタで制御したアナログスイッチを介してサンプリングする。
【０００３】
例えば、図１１（ａ）に示すように、液晶表示装置は、画素部の各画素において画素容量ＣLC・補助容量ＣSが接続され、行状に配された複数のゲートラインと列状に配された複数のデータラインとの交差部にＴＦＴ（Thin Film Transistor）を備えている。ゲートラインはゲートドライバに、データラインはソースドライバに接続されている。
【０００４】
また、ＴＦＴと液晶層を介して対向するように、対向電極が配されている。対向電極には対向電圧ＶCOMが印加され、液晶を駆動する。
【０００５】
ゲートドライバは、ゲートパルスを順次出力し、各ゲートラインを順次走査して一水平期間ごとに１行分の画素を選択する。
【０００６】
また、ソースドライバは、シフトレジスタを用いて一水平期間内で各データラインを順次走査し、ビデオデータをサンプリングして選択された１行分の画素に点順次で書き込む。これにより、画像の表示が可能となる。
【０００７】
ここで、ソースドライバは、図１１（ｂ）に示すように、シフトレジスタとアナログスイッチとを備えている。
【０００８】
このような通常の表示と同様に、ドライバの不良を検査するときには、ソースドライバに入力されたビデオデータＶvideo1・Ｖvideo2をシフトレジスタで制御した図示しないアナログスイッチを介してサンプリングする。
【０００９】
即ち、ドライバの不良の検査は、通常の表示のときと同様に、上記ドライバを動作させ画素にデータを書き込んだ後、再びドライバを動作させ各々の画素に保持した電荷を、アナログスイッチを介して読み出す。これにより、画素欠陥とあわせてドライバの不良を検査・判定している。
【００１０】
しかしながら、この検査法では、プロジェクション用など小型高精細の表示装置のように、画素容量が小さく、読み出す電荷が微少となるにつれ、Ｓ／Ｎ比の低下、検査の精度低下を招来する。また、Ｓ／Ｎ比改善のため測定回数を増加したとしても、検査が長時間化するなどの問題があった。
【００１１】
また、ドライバの動作不良を、画素欠陥のあらわれ方の特徴から判断するため、データ処理に時間を要し、検査効率低下の原因になっていた。
【００１２】
そこで、図１０・１２に示すように、ドライバの走査回路を２個備え、パッドを用いてドライバ回路（走査回路）の検査を行う構成の表示装置が提案されている。
【００１３】
このように、ドライバ回路を２個備えることにより、冗長性を有し、例えば２つあるうちの一方のドライバ回路に故障があったとしても、他方のライバ回路が正常に動作していれば、表示装置全体としては、何ら問題ない。
【００１４】
また、図１２に示すように、ゲートドライバ１０１・ソースドライバ１０２内またはその周辺部にパッド１０３…を設け、このパッド１０３…に上記ドライバにおける走査回路の最終段の出力を引き出しておき、ここに検査用のプローブを当てて信号を検出することにより、検査の精度向上、および検査効率向上を図っていた。
【００１５】
あるいは、特願平６−１９４４２１号公報に記載されているように、複数の被検査回路部に対し、複数の機能検査に必要な検査回路部を内蔵する。また、その検査回路部は、検査機能に対応する情報を格納しておく手段と、被検査回路の構成情報を検査回路部に伝達する手段とを有する。これにより、検査回路部の構成および検査手段を簡単化することができ、ＢＩＳＴ（Built−In Self Test）を効率的に行うことができる。
【００１６】
【発明が解決しようとする課題】
しかしながら、上記図１２に示す構成では、検査専用のパッド１０３を複数個設ける必要がある。また、図１０に示すように、ゲートドライバ回路を２個備えることで、必要な検査専用のパッドの数も多くなる。
【００１７】
このような場合、特に、小型高精細パネル、モバイル機器、あるいはプロジェクション用などの小型高精細の表示装置などでは、ドライバ部の面積に厳しい制約にもかかわらず、大きな面積のパッドを形成しなければならないこととなる。また、配線の引き回しの制約や、後述するＥＳＤに対する保護の観点から、プローブカードの針を、外部からの駆動信号入力端子接続パッドとは配列が大きく異なるパッドに対応させる必要がある。
【００１８】
さらに、大面積のパッドが直接論理回路に接続されているため、このパッド１０３…がアンテナとしてはたらき、ＥＳＤ（Electrostatic Discharge：静電放電）による損傷が生じやすい。
【００１９】
また、上記公報の構成では、機能検査のための複雑な検査回路を形成する必要がある。ドライバモノシリック型の液晶表示装置などでは、表示画面部の微細加工レベルと面積とに基づき必要とされる加工精度、およびドライバの回路構成を考えると、このような検査回路用を内蔵することは実用的ではなく、より効果的な検査法が必要である。
【００２０】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、面積の増加や回路の複雑化を伴うことなく、確実かつ高速に走査回路の良否判定を行うことができる表示装置およびその走査回路検査方法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の表示装置は、上記の課題を解決するために、マトリクス状に配置される画素を線順次に選択して走査するためのゲートドライバと、上記選択されたラインの画素にデータ信号を供給するためのソースドライバとを備え、上記ゲートドライバおよび上記ソースドライバのうちの少なくとも一方のドライバが基板上にモノリシックに形成された表示装置において、上記両ドライバのうち、モノリシックに形成された上記ドライバの走査回路には、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期して、モノリシックに形成された上記ドライバの走査回路でシフトされるスタートパルスとが一定の周期で入力され、上記スタートパルスと、該スタートパルスに対応するシフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とが、第１の論理回路に入力され、該第１の論理回路からの第１の出力により走査回路の検査を行うことを特徴としている。
【００２２】
上記の構成によれば、スタートパルスと、シフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とを用いて、走査回路の検査を行っている。
【００２３】
これにより、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【００２４】
従って、確実に走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができる。
【００２５】
また、ドライバが基板上にモノリシックに形成されていることより、ドライバ（駆動回路）の走査回路を、スイッチング素子と同一プロセスで形成することができる。これにより、例えば、駆動回路ＬＳＩを後から別途設ける必要がなくなり、製造コストの削減および実装工程の簡略化を図ることができる。
【００２６】
上記の表示装置は、モノリシックに形成されたドライバはシフト方向を双方向に切り替える切替手段を備え、上記ドライバの走査回路には、クロック信号とスタートパルスとが入力され、各々のシフト方向における各第１の出力は第２の論理回路に入力され、該第２の論理回路からの第２の出力により走査回路の検査を行うことが好ましい。
【００２７】
上記の構成によれば、双方向における走査回路の良否判定を確実に行うことができる。
【００２８】
本発明の表示装置は、上記の課題を解決するために、マトリクス状に配置される画素を線順次に選択して走査するためのゲートドライバと、上記選択されたラインの画素にデータ信号を供給するためのソースドライバとが基板上にモノリシックに形成された表示装置において、シフト方向を双方向に切り替える切替手段を備える上記両ドライバの各走査回路には、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期して上記走査回路でシフトされるスタートパルスとが一定の周期で入力され、上記ゲートドライバの走査回路へのスタートパルスと、該ゲートドライバの走査回路へのスタートパルスに対応するシフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とが、上記シフト方向ごとにそれぞれ第１論理回路に入力され、上記各々のシフト方向における各第１論理回路からの各第１出力は共に第２論理回路に入力される一方、上記ソースドライバの走査回路へのスタートパルスと、該ソースドライバの走査回路へのスタートパルスに対応するシフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とが、上記シフト方向ごとにそれぞれ第３論理回路に入力され、上記各々のシフト方向における各第３論理回路からの各第３出力は共に第４論理回路に入力され、上記第２出力と上記第４出力とは、第５論理回路に入力され、該第５論理回路の第５出力により上記両走査回路の検査を行うことを特徴としている。
【００２９】
上記の構成によれば、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【００３０】
従って、確実に走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができる。
【００３１】
これにより、例えば小型高精細パネル、モバイル機器、あるいはプロジェクション用などの小型高精細の表示装置などにおいても、面積の増加や回路の複雑化を伴うことなく、確実に走査回路の良否判定を行うことができる。
【００３２】
上記の表示装置は、第５出力が接続された検査用端子を備えていることが好ましい。
【００３３】
上記の構成によれば、一部あるいは全ての走査回路の最終段の出力を簡単な構成の論理回路を通して、１本の信号として１個の検査用端子（例えば、パッド）に出力することができる。従って、例えば検査用端子にプローブ針を当てることにより、容易に、走査回路の良否判定を行うことができる。
【００３４】
本発明の表示装置は、上記の課題を解決するために、マトリクス状に配置される画素を線順次に選択して走査するためのゲートドライバと、上記選択されたラインの画素にデータ信号を供給するためのソースドライバとが基板上にモノリシックに形成された表示装置において、上記両ドライバのうち少なくとも一方は、シフト方向を双方向に切り替える切替手段と、いずれかのシフト方向の最終段の出力とスタートパルスとを選択するアナログスイッチとを備え、上記両ドライバの各走査回路には、シフト方向ごとに、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期して上記走査回路でシフトされるスタートパルスとが一定の周期で入力され、上記両走査回路の最終段からの出力は、共に論理回路に入力され、該論理回路の出力により上記両走査回路の検査を行うことを特徴としている。
【００３５】
上記の構成によれば、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【００３６】
従って、簡単な構成で、確実に双方向における走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができる。
【００３７】
上記の表示装置は、走査回路の検査において、上記スタートパルスが入力されてから予め設定された時間後の、上記検査に用いるための上記走査回路および上記論理回路からの出力のうち最終の出力を検出することにより、上記走査回路が正常に動作しているか否かを判定することが好ましい。
【００３８】
即ち、スタートパルスが入力されてから予め設定された時間後の最終の出力が、その前後の時間における該最終の出力とは異なる所定の値となる場合に、走査回路は正常に動作していると判定することが好ましい。
【００３９】
具体的には、第１の論理回路は、ＮＡＮＤゲートとインバータとから、第２の論理回路はＮＯＲゲートからなり、かつ、スタートパルスのシフト方向最終段の出力が０または１のとき、スタートパルスが入力されてから予め設定された時間後の第２の出力が１または０であり、その前後の時間における第２の出力が０または１である場合に、走査回路は正常に動作していると判定される。
【００４０】
あるいは、第１論理回路および第３論理回路は、ＮＡＮＤゲートとインバータとから、第２論理回路および第４論理回路はＮＯＲゲートから、第５論理回路はExclusive ORからなり、各スタートパルスが入力されてから予め設定された時間後の、各スタートパルスに対応する第１出力および第３出力が１であり、第２出力および第４出力が０であるとき、その前後の時間における第１出力および第３出力が０であり、第２出力および第４出力が１である場合に、両走査回路は正常に動作していると判定される。
【００４１】
上記の構成によれば、論理回路に簡単な判定機能をもたせることができ、予め設定されたタイミングである出力が出るか否かにより、走査回路が正常に動作しているか否かを判定することができる。
【００４２】
従って、走査回路の良否を高速、かつ、精度良く判定することができる。
【００４３】
上記の表示装置は、シフト方向最終段の出力を、所定の段数だけさらにシフトさせることにより、予め設定された時間遅延させる遅延手段を備えていることが好ましい。
【００４４】
上記の構成によれば、簡単な構成で、スタートパルスと、シフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とを用いて、走査回路の検査を行うことができる。
【００４５】
上記の表示装置は、遅延手段は、シフトレジスタであることが好ましい。
【００４６】
上記の構成によれば、簡単な構成で、走査回路が双方向にシフト可能とすることができる。
【００４７】
上記の表示装置は、論理回路がExclusive ORからなり、スタートパルスが入力されてから予め設定された時間後の出力が１であり、その前後の時間における出力が０である場合に、両走査回路は正常に動作していると判定されることが好ましい。
【００４８】
上記の構成によれば、予め設定されたタイミングである出力が出るか否かにより、走査回路が正常に動作しているか否かを判定することができる。
【００４９】
従って、走査回路の良否を高速、かつ、精度良く判定することができる。
【００５０】
上記の表示装置は、入力される表示モード切替信号によって切替可能な複数の表示モードを有し、表示モード切替信号がある特定の組み合わせで入力されたときには、論理回路の出力を両走査回路の動作に影響しない信号配線における信号端子に出力し、かつ、信号配線に入力される本来の信号を該信号配線から切り離すことにより、予め設定されたタイミングにおける出力を用いて両走査回路が正常に動作しているか否かを判定することが好ましい。
【００５１】
上記の構成によれば、表示モード切替信号の組み合わせにより、走査回路の良否判定を行うモードとすることができる。また、あるタイミングでの出力に応じて、走査回路の良否判定を行うことができる。
【００５２】
従って、簡単な構成で、走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができる。
【００５３】
上記の表示装置は、表示モード切替信号が入力される第１ＮＯＲゲートと、表示モード切替信号が全て０であるときにのみ、第１ＮＯＲゲートからの出力が入力される第２ＮＯＲゲートとを備え、第１ＮＯＲゲートからの出力およびその反転出力により駆動されるアナログスイッチにより、第１ＮＯＲゲートからの出力が０のとき第２ＮＯＲゲートへの入力がすべてプルアップされ、かつ、表示モード切替信号が第１ＮＯＲゲートから第２ＮＯＲゲートに入力された後は、その後表示モード切替信号が異なる組み合わせに変化しても、第２ＮＯＲゲートがアナログスイッチにより切り離されていることにより、第２ＮＯＲゲートの入力状態が容量に一定期間保持されることが好ましい。
【００５４】
上記の構成によれば、検査用端子を新たに設ける必要が無く、走査回路の動作の検査を行うことができる。
【００５５】
従って、特に、小型高精細パネル、モバイル機器、あるいはプロジェクション用などの小型高精細の液晶表示装置など、新たな端子を設けるスペースが小さな場合にも、走査回路の良否の判定を高速かつ確実に行うことができる。
【００５６】
本発明の表示装置は、上記の課題を解決するために、マトリクス状に配置される画素を線順次に選択して走査するためのゲートドライバと、上記選択されたラインの画素にデータ信号を供給するためのソースドライバとを備え、上記ゲートドライバおよび上記ソースドライバのうちの少なくとも一方のドライバが基板上にモノリシックに形成された表示装置において、モノリシックに形成された上記ドライバは上記シフト方向を双方向に切り替える切替手段を備え、上記両ドライバのうち、モノリシックに形成された上記ドライバの走査回路には、上記双方向それぞれに対応して、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期して、モノリシックに形成された上記ドライバの走査回路でシフトされるスタートパルスとが一定の周期で入力され、上記スタートパルスが第１方向にシフトされ、第１方向最終段まで転送された後、上記切替手段は、シフト方向を第１方向から第２方向に切り替え、さらに、上記第１方向最終段まで転送された上記シフトデータは、一時ラッチ回路に保持され、あるいは、上記第２方向へシフトするデータとして上記走査回路に直接入力されて、上記クロック信号に同期して上記第２方向にシフトされ、上記第２方向最終段（即ち、第１方向の入力側）まで転送されたシフトデータを用いて上記走査回路の検査を行うことを特徴としている。
【００５７】
上記の構成によれば、空間的にシフトデータの入力側に判定のもととなる信号が戻ってくる。このため、走査回路の良否判定、即ち、走査回路が双方向において正常に動作しているか否かの判定を行うことができ、かつ、検査のための余分な端子や長い信号のとり回し配線をなくすことにより、配線の複雑化を回避することができる。
【００５８】
上記の表示装置は、第２方向最終段まで転送されたシフトデータと、モノリシックに形成されたドライバの走査回路に、シフトデータとなったスタートパルスの次に入力されたスタートパルスとを、比較または判定論理回路へ入力することにより、走査回路が正常に動作しているか否かを判定することが好ましい。
【００５９】
上記の構成によれば、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【００６０】
従って、走査回路の良否判定、即ち、走査回路が双方向において正常に動作しているか否かの判定を確実に行うことができる。
【００６１】
上記の表示装置は、第２方向最終段まで転送されたシフトデータにおいて、該シフトデータとなったスタートパルスが入力されてから予め設定された時間後に、所定の値が出力されるか否かにより、走査回路が正常に動作しているか否かを判定することが好ましい。
【００６２】
上記の構成によれば、例えば、出力が１であるはずのタイミングで０が検出されたり、あるいは、出力が０であるはずのタイミングで１が検出されたりすることにより、走査回路が正常に動作していないことを確認することができる。
【００６３】
また、ドライバを、基板上における画素アレイ領域の周辺部の僅かな領域に作り込むことができる。従って、ＴＡＢ実装方式や、ＣＯＧ実装方式により駆動回路ＬＳＩを接続する場合と比較すると、基板の小額縁化を図ることができ、これにより、表示装置の小型化を図ることができる。
【００６４】
上記の表示装置は、走査回路が、金属触媒により結晶成長を促進した多結晶シリコンまたはポリシリコンからなることが好ましい。
【００６５】
上記の構成によれば、６００℃以下の低いプロセス温度で、基板上に走査回路を形成することができる。
【００６６】
上記の表示装置は、液晶、電気泳動、または有機エレクトロルミネッセンス（有機ＥＬ（ＯＬＥＤ）を用いて画素の表示を行うことが好ましい。
【００６７】
上記の構成によれば、例えば、液晶表示装置や、エレクトロルミネッセンス表示装置などとすることができる。
【００６８】
上記の表示装置は、スタートパルスとシフトデータのシフト方向最終段の出力との位相差を検出する位相差検出手段を備えていることが好ましい。
【００６９】
上記の構成によれば、スタートパルスと、シフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とを用いて、走査回路の検査を精度良く行うことができる。
【００７０】
上記の表示装置は、切替手段が、クロックトインバータであり、クロックトインバータへの入力値に基づいて、シフト方向が切り替えられることが好ましい。
【００７１】
上記の構成によれば、双方向における走査回路の良否を判定することができる。
【００７２】
上記の表示装置は、走査回路の出力がマルチプレクサにより分割されることが好ましい。
【００７３】
上記の構成によれば、シフトレジスタの段数に対する走査信号出力数を増やすことができ、スペースの縮小を図ることができる。また、パルス出力の重なりを任意に設定することができる。
【００７４】
本発明の走査回路検査方法は、上記の課題を解決するために、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期してシフトされるスタートパルスとを、一定の周期でドライバの走査回路に入力し、スタートパルスと、該スタートパルスに対応するシフトデータのシフト方向最終段の出力とを用いて論理計算し、その結果に基づいて上記走査回路が正常に動作しているか否かを判定することを特徴としている。
【００７５】
上記の構成によれば、スタートパルスと、シフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とを用いて、走査回路の検査を行っている。
【００７６】
これにより、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【００７７】
従って、確実に走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができる。
【００７８】
上記の走査回路検査方法は、シフトデータのシフト方向が双方向に切替可能な場合、スタートパルスと、該スタートパルスに対応するシフトデータのシフト方向最終段の出力とを用いて、各シフト方向において論理計算し、各シフト方向に対応した計算結果を用いてさらに論理計算することにより、走査回路が正常に動作しているか否かを判定することが好ましい。
【００７９】
上記の構成によれば、双方向における走査回路の良否判定を確実に行うことができる。
【００８０】
上記の走査回路検査方法は、２つの走査回路の各々において、論理計算をした後、それらの計算結果を用いて、さらに論理計算することにより、両走査回路が正常に動作しているか否かを判定することが好ましい。
【００８１】
上記の構成によれば、例えば小型高精細パネル、モバイル機器、あるいはプロジェクション用などの小型高精細の表示装置などにおいても、面積の増加や回路の複雑化を伴うことなく、確実に走査回路の良否判定を行うことができる。
【００８２】
本発明の走査回路検査方法は、上記の課題を解決するために、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期してシフトされるスタートパルスとを、一定の周期でドライバの走査回路に入力し、シフトデータを第１方向にシフトし、該第１方向における最終段まで転送した後、一時ラッチ回路に保持し、シフト方向を上記第１方向とは反対方向の第２方向に切り替え、上記第１方向における最終段まで転送されたシフトデータをさらに、上記第２方向にシフトし、該第２方向における最終段の出力と、次のスタートパルスとを用いて上記走査回路が正常に動作しているか否かを判定することを特徴としている。
【００８３】
上記の構成によれば、双方向における走査回路の良否判定を確実に行うことができる。
【００８４】
【発明の実施の形態】
〔実施の形態１〕
本発明の表示装置に関する実施の一形態について図１ないし図６、および図９に基づいて説明すれば以下の通りである。
【００８５】
本実施の形態における液晶表示装置（表示装置）は、アクティブマトリクス基板と対向基板とが、液晶層を挟んで、対向配置されている。また、液晶表示装置は、画素がマトリクス状に配され、画素アレイ部を構成している。
【００８６】
アクティブマトリクス基板は、図９に示すように、ガラス基板（絶縁性基板）９０、薄膜トランジスタ（以下、ＴＦＴ：Thin Film Transistorと称する）９９、画素電極９２、ゲート線、データ線、層間絶縁膜９４、および補助容量配線（以下、ＣＳ配線と称する）９３を有している。
【００８７】
なお、ＴＦＴ９９は、ゲート線のゲート電極９１、データ線のデータ電極、チャネル層、ゲート絶縁膜９５、ＣＧ−Ｓｉ膜９８、金属配線１００などにより構成されている。
【００８８】
さらに、ガラス基板９０上には、図１に示すように、ゲート線に接続されたゲート走査回路（走査回路）を有するゲートドライバ（ドライバ）１と、データ線に接続されたソース走査回路（走査回路）を有するソースドライバ（ドライバ）２とが、モノリシックに形成されている。ゲート走査回路およびソース走査回路は、それぞれシフトレジスタからなる。
【００８９】
また、対向基板上には対向電極が配されており、画素電極９２と共に液晶を駆動する。
【００９０】
ここで、液晶の駆動原理について説明する。
【００９１】
液晶表示装置は、画面を表示するために、表示データを、ゲート線に沿って順次走査する。
【００９２】
例えば、あるゲート線を水平走査する場合、そのゲート線にＴＦＴ９９をＯＮ状態にするゲート電圧が印加される。このとき、その他のゲート線はＴＦＴ９９をＯＦＦ状態にするゲート電圧が印加されている。こうして、ゲート線の水平走査のときには、そのゲート線のみのＴＦＴ９９がＯＮ状態となり、データ線に印加されている信号電圧がソース電極からドレイン電極を経て、ゲート線の画素電極９２に加わる。
【００９３】
このとき、画素電極９２に与えられた電荷が電荷蓄積容量に蓄積される。こうして画素電極９２に印加された画素電圧と、対向電極に印加された対向電圧との電位差によって、各々の画素電極９２上の液晶は駆動される。
【００９４】
表示画面全体を一回走査する１フレーム期間中、即ち、次のゲート電圧が印加されるまでは、そのときの画素電圧が電荷蓄積容量によって保持され、液晶は駆動されている。なお、１フレーム期間とは、液晶パネルにおいて、１表示画面を上から下まで１回垂直走査することをいう。
【００９５】
このようにして、ゲート線から順次走査し、このときすべてのデータ線にそれぞれの画素の駆動状態に合わせた信号電圧を印加していけば、必要な画素をすべて表示することができる。
【００９６】
以下、ゲートドライバ１およびソースドライバ２の構成、および、それらのドライバ１・２を構成する、ゲート走査回路およびソース走査回路が正常に動作しているか否かの検査について図１を用いて説明する。ここで、ゲートドライバ１およびソースドライバ２は、それぞれ双方向の走査が可能である。
【００９７】
ゲートドライバ１へは、入力パッド（駆動信号入力端子）５を介して、ソースドライバ２へは、入力パッド（駆動信号入力端子）４を介してそれぞれ外部から信号が入力される。
【００９８】
ゲートドライバ１には、クロックＧ−ＣＫ（ＣＫ）およびスタートパルスＧ−ＳＰが入力される。ゲートドライバ１におけるシフトレジスタ（走査回路）では、クロックＧ−ＣＫに同期して、まず、スタートパルスＧ−ＳＰ（ＳＰ）がシフトデータとして１段目からｍ段目（最終段）までシフトされる。ここで、シフトデータのシフト方向最終段、即ち、ここではｍ段目から（最終）の出力は、図４に示すように、予め設定された時間遅延してなされる。
【００９９】
そして、そのｍ段目からの出力は、ＮＡＮＤゲート１３とインバータ１４とからなる第１論理回路（第１の論理回路）に入力される。
【０１００】
さらに、走査方向切替信号により、シフト方向が（第１方向から第２方向に）切り替えられ、ゲートドライバ１におけるシフトレジスタでは、クロックＧ−ＣＫに同期して、スタートパルスＧ−ＳＰがシフトデータとしてｍ段目から１段目（最終段）までシフトされる。ここで、シフトデータのシフト方向最終段、即ち、ここでは１段目からの出力は、予め設定された時間遅延してなされる。
【０１０１】
そして、その１段目からの出力は、ＮＡＮＤゲート１１とインバータ１２とからなる第１論理回路に入力される。
【０１０２】
また、インバータ１２からの出力（第１出力）およびインバータ１４からの出力（第１出力、第１の出力）は、ＮＯＲゲート１５からなる第２論理回路（第２の論理回路）に入力される。
【０１０３】
一方、ソースドライバ２には、クロックＳ−ＣＫ（ＣＫ）およびスタートパルスＳ−ＳＰ（スタートパルス）が入力される。ソースドライバ２におけるシフトレジスタでは、クロックＳ−ＣＫに同期して、まず、スタートパルスＳ−ＳＰ（ＳＰ）がシフトデータとして１段目からｎ段目（最終段）までシフトされる。ここで、シフトデータのシフト方向最終段、即ち、ここではｎ段目からの出力は、図４に示すように、予め設定された時間遅延してなされる。
【０１０４】
そして、そのｎ段目からの出力は、ＮＡＮＤゲート２３とインバータ２４とからなる第３論理回路（第１の論理回路）に入力される。
【０１０５】
さらに、シフトレジスタにより、シフト方向が切り替えられ、ソースドライバ２におけるシフトレジスタでは、クロックＳ−ＣＫに同期して、スタートパルスＳ−ＳＰがシフトデータとしてｎ段目から１段目（最終段）までシフトされる。ここで、シフトデータのシフト方向最終段、即ち、ここでは１段目からの出力は、予め設定された時間遅延してなされる。
【０１０６】
そして、その１段目からの出力は、ＮＡＮＤゲート２１とインバータ２２とからなる第３論理回路に入力される。
【０１０７】
また、インバータ２２からの出力（第３出力）およびインバータ２４からの出力（第３出力、第１の出力）は、ＮＯＲゲート２５からなる第４論理回路（第２の論理回路）に入力される。
【０１０８】
その後、ＮＯＲゲート１５からの出力（第２出力）およびＮＯＲゲート２５からの出力（第４出力）は、ＥＸ−ＯＲ（Exclusive OR：排他的論理和）３０からなる第５論理回路に入力される。ＥＸ−ＯＲ３０の出力（第５出力、検査出力信号）は、検査用パッド（検査用端子）３に入力され、外部に取り出される。
【０１０９】
即ち、ゲートドライバ１およびソースドライバ２のいずれも双方向走査に対応している場合、ゲートドライバ１からのＮＯＲゲート出力とソースドライバ２からのＮＯＲゲート出力とをＥＸ−ＯＲ３０に入力し、このＥＸ−ＯＲ３０の出力を、通常の入力パッド４・５と並設された検査用パッド３に接続しておく。
【０１１０】
そして、走査回路が正常に動作しているか否かという良否の判定は、この検査用パッド３にプローブ針を当てて観測し、予め設定したタイミングでの検査用パッド３からの出力（最終の出力）と、その前後の時間における出力との同異により、例えば、予め設定したタイミングで１が出力され、それ以外のタイミングでは０が出力されていることを確かめることにより、することができる。
【０１１１】
なお、走査回路の良否の判定は、これに限定されるものではなく、例えば、ＮＯＲゲート１５・２５の出力を直接プローブ針を当てて観測して行ってもかまわない。
【０１１２】
また、直接ＮＡＮＤゲート１１またはＮＡＮＤゲート１３、ＮＡＮＤゲート２１またはＮＡＮＤゲート２３、あるいは、インバータ１２またはインバータ１４、インバータ２２またはインバータ２４の出力を観測することによって、走査回路の良否の判定を行ってもかまわない。この場合、双方向走査に対応していないドライバにも適用することができる。
【０１１３】
上記論理回路における組み合わせは、同様の論理が最終的に実現できるものであれば上述したものに限定されるものではない。また、正論理に限定されるものではなく、負論理の信号に対しても同様の機能を持たせることもできる。
【０１１４】
ここで、ドライバ１・２における双方向走査は、図２に示す構成のシフトレジスタによって行う。ここで、Ｒは、シフト方向が図中左から右向き、Ｌは、シフト方向が図中右から左向き、φは制御信号であることを示す。
【０１１５】
入力されたスタートパルスＳＰは、クロックＣＫの１／２の周期でシフトし、出力するシフトデータのパルス幅はクロックの１周期分となる。通常は、隣接するパルスが重ならないように、隣接出力間でＮＡＮＤゲートを通す、あるいは、分周回路を通すなどの手段により、出力するシフトデータのパルス幅をクロックＣＫの１／２周期となるように設定している。
【０１１６】
シフトデータのシフト方向最終段の出力を、予め設定された時間遅延させるための遅延回路は、図２に示すシフトレジスタと同様のシフトレジスタで形成でき、必要な遅延時間に対応する段数を形成しておけばよい。
【０１１７】
なお、双方向走査を実現するための手段は、上記シフトレジスタに限定されるものではなく、図３（ａ）（ｂ）に示すフリップフロップを用い、その入力と出力とをアナログスイッチによりつなぎかえてもよい。
【０１１８】
また、ドライバ１・２は、双方向走査できるものに特に限定されるものではなく、一方向のみの走査を行うものでもかまわない。
【０１１９】
以下に、アクティブマトリクス基板の製造工程の一例について説明する。
【０１２０】
まず、絶縁性の例えばガラス基板９０上の全面に、ａ−Ｓｉ層を堆積した後、Ｓｉ表面を親水性にするために、薄い酸化膜を形成し、その上に酢酸Ｎｉ水溶液をスピンコートする。
【０１２１】
次に、６００℃で約１２時間固相成長を行い、その上にＳｉＯ2膜を堆積し、デバイスの活性領域を形成する部分以外の酸化膜を除去する。
【０１２２】
その後、酸化膜をマスクに、上記ａ−Ｓｉ層の一部の領域に高濃度のＰ+イオンを注入し（１５ｋｅＶ、５×１０15ｃｍ-2）、６００℃で１２時間熱処理を行う。その後、ＳｉＯ2膜を除去し、再度Ｓｉ上全面にＳｉＯ2膜を堆積し、９５０℃で約２時間塩酸を含む酸化雰囲気で約３０分酸化処理を行う。そして、デバイスの活性領域となる部分を残し、不要なＳｉ膜を除去する。
【０１２３】
これにより、ＴＦＴおよびドライバ１・２の走査回路が、金属触媒により結晶成長を促進した多結晶シリコンである連続粒界結晶シリコンを含むこととなる。
【０１２４】
以降は、通常の良く知られたポリシリコンＴＦＴ形成プロセスと同様のプロセスにより、順次、ゲート絶縁膜９５、ゲート電極、Ｎ+（Ｐ+イオン）およびＰ+（Ｂ+イオン）注入、ＳｉＯ2およびＢＰＳＧからなる平坦化膜９７、コンタクトホール９７ａ、金属（ＡｌＳｉ）配線１００、ＳｉＮｘ膜９６、およびＳｉＯ2からなる層間絶縁膜９４、遮光膜、ビアホール９４ａ、ＩＴＯやＩＺＯからなり透明電極である画素電極９２を順次形成する。これにより、走査回路および表示部のＴＦＴ９９を形成する。
【０１２５】
なお、平坦化膜９７におけるＢＰＳＧは、アクリル樹脂やポリイミドなどの樹脂であってもかまわない。
【０１２６】
このように、金属触媒により結晶化を促進して得られた連続粒界結晶シリコン（ＣＧ−Ｓｉ：Continuous Grain Silicon）からなるＴＦＴ９９は、従来の高温ポリシリコンＴＦＴの移動度が約１００ｃｍ2／Ｖ・ｓｅｃであったのに対し、約２〜２．５倍の移動度を有する。
【０１２７】
なお、ＴＦＴおよびドライバ１・２の走査回路は、ＣＧ−Ｓｉに限定されるものではなく、ｐ−Ｓｉ（ポリシリコン）からなるものであっても、走査回路の良否判定については、上記と同様の効果が得られる。
【０１２８】
また、ドライバ１・２における双方向走査の走査方向（シフト方向）切り替えは、図２あるいは図３に示すように、クロックトインバータのＬ・Ｒへの信号、あるいは、アナログスイッチの設定を切り替えてもかまわない。入力と最終段出力との切り替えは、図５に示すように、アナログスイッチ５１・５２を用いて行ってもかまわない。
【０１２９】
アナログスイッチ５１・５２は、電子回路部からの走査方向切替信号に基づいてアナログスイッチ５１…、あるいは、アナログスイッチ５２…のいずれかが選択され、ＯＮになる。
【０１３０】
アナログスイッチ５１…がＯＮのとき、ゲートドライバ１ではスタートパルスＧ−ＳＰがシフトデータとして１段目からｍ段目（最終段）までシフトされる。また、ソースドライバ２ではスタートパルスＳ−ＳＰがシフトデータとして１段目からｎ段目（最終段）までシフトされる。
【０１３１】
そして、ゲートドライバ１におけるｍ段目からの出力と、ソースドライバ２におけるｎ段目からの出力とが、ＥＸ−ＯＲ（論理回路）５０に入力され、論理計算される。
【０１３２】
そして、スタートパルスＳ−ＳＰまたはスタートパルスＧ−ＳＰが入力されてから予め設定された時間後のＥＸ−ＯＲ５０からの出力（出力）が１であり、その前後の時間における出力が０である場合に、ゲート走査回路およびソース走査回路は正常に動作していると判定される。
【０１３３】
一方、アナログスイッチ５２…がＯＮのときも、アナログスイッチ５１…がＯＮのときと同様に（ただし、走査方向はアナログスイッチ５１…がＯＮのときと反対方向）論理計算され、走査回路の良否が判定される。
【０１３４】
また、図６に示すように、図１に示すＮＡＮＤゲート２１およびインバータ２２と並列にＥＸ−ＯＲ６１を、ＮＡＮＤゲート２３およびインバータ２４と並列にＥＸ−ＯＲ６２を接続し、さらに、インバータ２２からの出力とＥＸ−ＯＲ６１からの出力とをＮＯＲゲート６３に、インバータ２４からの出力とＥＸ−ＯＲ６２からの出力とをＮＯＲゲート６４に入力し、ＮＯＲゲート６３からの出力とＮＯＲゲート６４からの出力とをＥＸ−ＯＲ６５に入力することにより、走査回路の良否判定を行ってもかまわない。
【０１３５】
これにより、ゲート走査回路およびソース走査回路のうちのいずれかが正常に動作せず、所定の値（例えば「１」）が出力されるべきタイミング以外で該所定値（この場合「１」）が出力されることを検出することができる。
【０１３６】
なお、本実施の形態は、表示装置として液晶表示装置を用いて説明したが、特に限定されるものではなく、他の電気泳動、あるいは有機ＥＬ（エレクトロルミネッセンス）などの発光ダイオードを用いた表示装置でも同様の効果が得られる。
【０１３７】
また、上記走査回路の出力は、マルチプレクサにより分割されていてもかまわない。これにより、スペースの縮小およびシフトレジスタの段数の低減を図ることができる。また、より広い範囲で、走査回路の検査を行うことができる。
【０１３８】
さらに、走査回路において、入力されたスタートパルスとそれに対応するシフトデータのシフト方向最終段の出力との位相差を検出する位相差検出手段を備えていてもかまわない。
【０１３９】
これにより、スタートパルスと、シフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とを用いて、走査回路の検査を精度良く行うことができる。
【０１４０】
〔実施の形態２〕
本発明の他の実施の形態について図７に基づいて説明すれば、以下の通りである。なお、本実施の形態において、実施の形態１における構成要素と同等の機能を有する構成要素については、同一の符号を付記してその説明を省略する。
【０１４１】
本実施の形態に係る液晶表示装置は、図７に示すように、実施の形態１において図１に示した構成と同様、シフト方向が双方向に切り替え可能なゲートドライバ１・ソースドライバ２、および入力パッド４・５を備えている。
【０１４２】
ゲートドライバ１・ソースドライバ２からは、そのシフト方向に対応してその最終段から出力されるが、入力される走査方向切替信号に応じて、双方向のうちどちらかのシフト方向に対応する出力が、アナログスイッチによって選択される。
【０１４３】
選択された出力は、そのまま、あるいは遅延してＥＸ−ＯＲ７６に入力される。
【０１４４】
また、本実施の形態においては、３種類の表示モード切替信号（ＭＯＤＥ１信号、ＭＯＤＥ２信号、ＭＯＤＥ３信号（図７中ＭＯＤＥ１、ＭＯＤＥ２、ＭＯＤＥ３））に基づいて、３種類の画像表示フォーマット（表示モード）を切り替えて用いる。ここでは、３種類の表示モード切替信号がすべて０の組み合わせで入力パッド７５…に入力されたときに、表示モード切替回路の配線の途中から分岐して、３入力のＮＯＲゲート（第２ＮＯＲゲート）７２に入力されて、テストモードに切り替えられる。３種類の表示モード切替信号の組み合わせの一例を以下の表１に示す。
【０１４５】
【表１】
ここで、ＭＯＤＥ１信号、ＭＯＤＥ２信号、ＭＯＤＥ３信号は表示切替用のＤＣレベルである。また、表１中に「×」とあるのは、この部分のみ例えばブランキング時にパルス信号が出ることをさす。このとき、例えば画面の上下領域（非表示領域）の走査出力が全てＯＮ（Ｈ）の状態になり、これにより、画素には黒の表示データが書き込まれる。
【０１４７】
即ち、テストモードの場合、３種類の表示モード切替信号は、ＮＯＲゲート７１（第１ＮＯＲゲート）の出力により駆動されるアナログスイッチを介して、ＮＯＲゲート７２に入力される。
【０１４８】
そして、ＮＯＲゲート７２の出力により、走査回路の動作に影響しない特定の信号線、ここでは、プリチャージ制御線からＰＣＧ（プリチャージ制御信号）が切り離され、そのかわりにＥＸ−ＯＲ７６の出力が、プリチャージ制御線の入力端子７４にアナログスイッチを介して接続される。
【０１４９】
ここで、ＮＯＲゲート７２の各入力には、メモリ用の小さいキャパシタ（非補助容量）７３が接続されている。このため、テストモードが設定された後、いずれかの入力パッド７５に１が入力され、ＮＯＲゲート７２が３種類の表示モード切替信号からアナログスイッチで切り離されても、キャパシタ７３の容量により、テストモードに設定された状態が維持される。その後、十分な時間が経過した後、テストモードは自動的に通常の動作モード（ＭＯＤＥ１〜３）に復帰する。
【０１５０】
上記ＥＸ−ＯＲ７６の出力は、テストモードに設定された場合のみ入力端子７４に自動的に出力される。入力端子７４にプローブ針を当てて信号を観察することにより、ＥＸ−ＯＲ７６の出力が、予め設定されたタイミング１であり、それ以外では０であるか否かを検出することにより、走査回路の良否判定を行うことができる。即ち、出力が１であるはずのタイミングで０が検出されたり、あるいは、出力が０であるはずのタイミングで１が検出されたりすることにより、走査回路が正常に動作していないことが確認できる。
【０１５１】
これにより、検査用端子を新たに設ける必要が無く、走査回路の動作の検査を行うことができる。
【０１５２】
従って、特に、小型高精細パネル、モバイル機器、あるいはプロジェクション用などの小型高精細の液晶表示装置など、新たな端子を設けるスペースが小さな場合にも、走査回路の良否の判定を高速かつ確実に行うことができる。
【０１５３】
なお、上述した表示モード切替信号の組み合わせは、単なる一例であり、本実施の形態に記載の組み合わせに限定されるものではない。
【０１５４】
〔実施の形態３〕
本発明のさらに他の実施の形態について図８に基づいて説明すれば、以下の通りである。なお、本実施の形態において、実施の形態１における構成要素と同等の機能を有する構成要素については、同一の符号を付記してその説明を省略する。
【０１５５】
本実施の形態に係る液晶表示装置は、図８に示すように、実施の形態１において図１に示した構成と同様、シフト方向が双方向に切り替え可能なゲートドライバ１・ソースドライバ２、検査用パッド３および入力パッド４・５を備えている。
【０１５６】
ゲートドライバ１に、クロックＧ−ＣＫおよびスタートパルスＧ−ＳＰが入力され、シフト方向が第１方向にセットされると、ゲートドライバ１におけるシフトレジスタでは、クロックＧ−ＣＫに同期して、まず、スタートパルスＧ−ＳＰがシフトデータとして１段目からｍ段目（第１方向における最終段）までシフトされる。なお、このときスイッチ８４がＯＮ、スイッチ８５がＯＦＦとなっている。また、例えば、検査をしない設定で、逆方向走査のときは、スイッチ８４をＯＦＦ、スイッチ８５をＯＮに設定する。
【０１５７】
そのｍ段目からの出力はラッチ回路に保持されることにより一時ラッチされる。そして、シフト方向が第１方向とは反対方向の第２方向に切り替えられる、即ちラッチされていた出力を入力とし、順次クロックＧ−ＣＫに同期して、シフトデータとしてｍ段目から１段目（最終段、第２方向における最終段）までシフトされる。
【０１５８】
そして、最終段、即ち、１段目まで転送されたシフトデータは、ラッチ回路により一時ラッチされ、次のスタートパルスＧ−ＳＰとともにＮＡＮＤゲート８１に入力され、論理計算される。
【０１５９】
一方、ソースドライバ２においても、ゲートドライバ１と同様に、ｎ段目まで転送されたシフトデータが一時ラッチされた後、再び入力されて、１段目まで転送される。そして、１段目まで転送されたシフトデータは、一時ラッチされ、次のスタートパルスＳ−ＳＰとともにＮＡＮＤゲート８２に入力され、論理計算される。
【０１６０】
そして、ＮＡＮＤゲート８１からの出力とＮＡＮＤゲート８２からの出力とは、ＥＸ−ＯＲ８０に入力され論理計算される。
【０１６１】
ＥＸ−ＯＲ８０の出力が予め設定されたタイミングで１であり、それ以外では０であるか否かを検出することにより、走査回路の良否判定を行うことができる。即ち、出力が１であるはずのタイミングで０が検出されたり、あるいは、出力が０であるはずのタイミングで１が検出されたりすることにより、走査回路が正常に動作していないことが確認できる。
【０１６２】
なお、ｍ段目およびｎ段目におけるシフトデータの一時ラッチは、水平および垂直のブランキングに対応させてタイミングを調節するもので、ブランキング時間がない場合は、行っても行わなくてもかまわない。
【０１６３】
また、ＮＡＮＤゲート８１・８２を用いることなく、シフトデータとスタートパルスとの比較を行うことにより、走査回路の良否判定を行ってもかまわない。
【０１６４】
【発明の効果】
本発明の表示装置は、以上のように、ゲートドライバおよびソースドライバのうち、モノリシックに形成されたドライバの走査回路には、クロック信号と、一定の幅を有し、シフトデータとしてクロック信号に同期して、モノリシックに形成されたドライバの走査回路でシフトされるスタートパルスとが一定の周期で入力され、スタートパルスと、該スタートパルスに対応するシフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とが、第１の論理回路に入力され、該第１の論理回路からの第１の出力により走査回路の検査を行う構成である。
【０１６５】
これにより、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【０１６６】
従って、確実に走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができる。
【０１６７】
また、ドライバが基板上にモノリシックに形成されていることより、ドライバ（駆動回路）の走査回路を、スイッチング素子と同一プロセスで形成することができる。これにより、例えば、駆動回路ＬＳＩを後から別途設ける必要がなくなり、製造コストの削減および実装工程の簡略化を図ることができるといった効果を奏する。
【０１６８】
本発明の表示装置は、モノリシックに形成されたドライバはシフト方向を双方向に切り替える切替手段を備え、ドライバの走査回路には、クロック信号とスタートパルスとが入力され、各々のシフト方向における各第１の出力は第２の論理回路に入力され、該第２の論理回路からの第２の出力により走査回路の検査を行う構成である。
【０１６９】
これにより、上記の構成によれば、双方向における走査回路の良否判定を確実に行うことができるといった効果を奏する。
【０１７０】
本発明の表示装置は、シフト方向を双方向に切り替える切替手段を備えるゲートドライバおよびソースドライバの各走査回路には、クロック信号と、一定の幅を有し、シフトデータとしてクロック信号に同期して走査回路でシフトされるスタートパルスとが一定の周期で入力され、ゲートドライバの走査回路へのスタートパルスと、該ゲートドライバの走査回路へのスタートパルスに対応するシフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とが、シフト方向ごとにそれぞれ第１論理回路に入力され、各々のシフト方向における各第１論理回路からの各第１出力は共に第２論理回路に入力される一方、ソースドライバの走査回路へのスタートパルスと、該ソースドライバの走査回路へのスタートパルスに対応するシフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とが、上記シフト方向ごとにそれぞれ第３論理回路に入力され、各々のシフト方向における各第３論理回路からの各第３出力は共に第４論理回路に入力され、第２出力と第４出力とは、第５論理回路に入力され、該第５論理回路の第５出力により両走査回路の検査を行う構成である。
【０１７１】
これにより、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【０１７２】
従って、確実に走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができる。
【０１７３】
この結果、例えば小型高精細パネル、モバイル機器、あるいはプロジェクション用などの小型高精細の表示装置などにおいても、面積の増加や回路の複雑化を伴うことなく、確実に走査回路の良否判定を行うことができるといった効果を奏する。
【０１７４】
本発明の表示装置は、第５出力が接続された検査用端子を備えている構成である。
【０１７５】
これにより、一部あるいは全ての走査回路の最終段の出力を簡単な構成の論理回路を通して、１本の信号として１個の検査用端子（例えば、パッド）に出力することができる。従って、例えば検査用端子にプローブ針を当てることにより、容易に、走査回路の良否判定を行うことができるといった効果を奏する。
【０１７６】
本発明の表示装置は、ゲートドライバおよびソースドライバのうち少なくとも一方は、シフト方向を双方向に切り替える切替手段と、いずれかのシフト方向の最終段の出力とスタートパルスとを選択するアナログスイッチとを備え、両ドライバの各走査回路には、シフト方向ごとに、クロック信号と、一定の幅を有し、シフトデータとしてクロック信号に同期して走査回路でシフトされるスタートパルスとが一定の周期で入力され、両走査回路の最終段からの出力は、共に論理回路に入力され、該論理回路の出力により両走査回路の検査を行う構成である。
【０１７７】
これにより、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【０１７８】
従って、簡単な構成で、確実に双方向における走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができるといった効果を奏する。
【０１７９】
本発明の表示装置は、走査回路の検査において、スタートパルスが入力されてから予め設定された時間後の、検査に用いるための走査回路および論理回路からの出力のうち最終の出力を検出することにより、走査回路が正常に動作しているか否かを判定する構成である。
【０１８０】
即ち、スタートパルスが入力されてから予め設定された時間後の最終の出力が、その前後の時間における該最終の出力とは異なる所定の値となる場合に、走査回路は正常に動作していると判定する構成である。
【０１８１】
具体的には、第１の論理回路は、ＮＡＮＤゲートとインバータとから、第２の論理回路はＮＯＲゲートからなり、かつ、スタートパルスのシフト方向最終段の出力が０または１のとき、スタートパルスが入力されてから予め設定された時間後の第２の出力が１または０であり、その前後の時間における第２の出力が０または１である場合に、走査回路は正常に動作していると判定される構成である。
【０１８２】
あるいは、第１論理回路および第３論理回路は、ＮＡＮＤゲートとインバータとから、第２論理回路および第４論理回路はＮＯＲゲートから、第５論理回路はExclusive ORからなり、各スタートパルスが入力されてから予め設定された時間後の、各スタートパルスに対応する第１出力および第３出力が１であり、第２出力および第４出力が０であるとき、その前後の時間における第１出力および第３出力が０であり、第２出力および第４出力が１である場合に、両走査回路は正常に動作していると判定される構成である。
【０１８３】
これにより、論理回路に簡単な判定機能をもたせることができ、予め設定されたタイミングである出力が出るか否かにより、走査回路が正常に動作しているか否かを判定することができる。
【０１８４】
従って、走査回路の良否を高速、かつ、精度良く判定することができるといった効果を奏する。
【０１８５】
本発明の表示装置は、シフト方向最終段の出力を、所定の段数だけさらにシフトさせることにより、予め設定された時間遅延させる遅延手段を備えている構成である。
【０１８６】
これにより、簡単な構成で、スタートパルスと、シフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とを用いて、走査回路の検査を行うことができるといった効果を奏する。
【０１８７】
本発明の表示装置は、遅延手段は、シフトレジスタである構成である。
【０１８８】
これにより、簡単な構成で、走査回路が双方向にシフト可能とすることができるといった効果を奏する。
【０１８９】
本発明の表示装置は、論理回路がExclusive ORからなり、スタートパルスが入力されてから予め設定された時間後の出力が１であり、その前後の時間における出力が０である場合に、両走査回路は正常に動作していると判定される構成である。
【０１９０】
これにより、予め設定されたタイミングである出力が出るか否かにより、走査回路が正常に動作しているか否かを判定することができる。
【０１９１】
従って、走査回路の良否を高速、かつ、精度良く判定することができるといった効果を奏する。
【０１９２】
本発明の表示装置は、入力される表示モード切替信号によって切替可能な複数の表示モードを有し、表示モード切替信号がある特定の組み合わせで入力されたときには、論理回路の出力を両走査回路の動作に影響しない信号配線における信号端子に出力し、かつ、信号配線に入力される本来の信号を該信号配線から切り離すことにより、予め設定されたタイミングにおける出力を用いて両走査回路が正常に動作しているか否かを判定する構成である。
【０１９３】
これにより、表示モード切替信号の組み合わせにより、走査回路の良否判定を行うモードとすることができる。また、あるタイミングでの出力に応じて、走査回路の良否判定を行うことができる。
【０１９４】
従って、簡単な構成で、走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができるといった効果を奏する。
【０１９５】
本発明の表示装置は、表示モード切替信号が入力される第１ＮＯＲゲートと、表示モード切替信号が全て０であるときにのみ、第１ＮＯＲゲートからの出力が入力される第２ＮＯＲゲートとを備え、第１ＮＯＲゲートからの出力およびその反転出力により駆動されるアナログスイッチにより、第１ＮＯＲゲートからの出力が０のとき第２ＮＯＲゲートへの入力がすべてプルアップされ、かつ、表示モード切替信号が第１ＮＯＲゲートから第２ＮＯＲゲートに入力された後は、その後表示モード切替信号が異なる組み合わせに変化しても、第２ＮＯＲゲートがアナログスイッチにより切り離されていることにより、第２ＮＯＲゲートの入力状態が容量に一定期間保持される構成である。
【０１９６】
これにより、検査用端子を新たに設ける必要が無く、走査回路の動作の検査を行うことができる。
【０１９７】
従って、特に、小型高精細パネル、モバイル機器、あるいはプロジェクション用などの小型高精細の液晶表示装置など、新たな端子を設けるスペースが小さな場合にも、走査回路の良否の判定を高速かつ確実に行うことができるといった効果を奏する。
【０１９８】
本発明の表示装置は、モノリシックに形成されたドライバはシフト方向を双方向に切り替える切替手段を備え、ゲートドライバおよびソースドライバのうち、モノリシックに形成されたドライバの走査回路には、双方向それぞれに対応して、クロック信号と、一定の幅を有し、シフトデータとしてクロック信号に同期して、モノリシックに形成されたドライバの走査回路でシフトされるスタートパルスとが一定の周期で入力され、スタートパルスが第１方向にシフトされ、第１方向最終段まで転送された後、切替手段は、シフト方向を第１方向から第２方向に切り替え、さらに、第１方向最終段まで転送されたシフトデータは、一時ラッチ回路に保持され、あるいは、第２方向へシフトするデータとして走査回路に直接入力されて、クロック信号に同期して第２方向にシフトされ、第２方向最終段（即ち、第１方向の入力側）まで転送されたシフトデータを用いて走査回路の検査を行う構成である。
【０１９９】
これにより、空間的にシフトデータの入力側に判定のもととなる信号が戻ってくる。このため、走査回路の良否判定、即ち、走査回路が双方向において正常に動作しているか否かの判定を行うことができ、かつ、検査のための余分な端子や長い信号のとり回し配線をなくすことにより、配線の複雑化を回避することができるといった効果を奏する。
【０２００】
本発明の表示装置は、第２方向最終段まで転送されたシフトデータと、モノリシックに形成されたドライバの走査回路に、シフトデータとなったスタートパルスの次に入力されたスタートパルスとを、比較または判定論理回路へ入力することにより、走査回路が正常に動作しているか否かを判定する構成である。
【０２０１】
これにより、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【０２０２】
従って、走査回路の良否判定、即ち、走査回路が双方向において正常に動作しているか否かの判定を確実に行うことができるといった効果を奏する。
【０２０３】
本発明の表示装置は、第２方向最終段まで転送されたシフトデータにおいて、該シフトデータとなったスタートパルスが入力されてから予め設定された時間後に、所定の値が出力されるか否かにより、走査回路が正常に動作しているか否かを判定することが好ましい。
【０２０４】
これにより、例えば、出力が１であるはずのタイミングで０が検出されたり、あるいは、出力が０であるはずのタイミングで１が検出されたりすることにより、走査回路が正常に動作していないことを確認することができる。
【０２０５】
また、ドライバを、基板上における画素アレイ領域の周辺部の僅かな領域に作り込むことができる。従って、ＴＡＢ実装方式や、ＣＯＧ実装方式により駆動回路ＬＳＩを接続する場合と比較すると、基板の小額縁化を図ることができ、これにより、表示装置の小型化を図ることができるといった効果を奏する。
【０２０６】
本発明の表示装置は、走査回路が、金属触媒により結晶成長を促進した多結晶シリコンまたはポリシリコンからなる構成である。
【０２０７】
これにより、６００℃以下の低いプロセス温度で、基板上に走査回路を形成することができるといった効果を奏する。
【０２０８】
本発明の表示装置は、液晶、電気泳動、または有機エレクトロルミネッセンスを用いて画素の表示を行う構成である。
【０２０９】
これにより、例えば、液晶表示装置や、エレクトロルミネッセンス表示装置などとすることができるといった効果を奏する。
【０２１０】
本発明の表示装置は、スタートパルスとシフトデータのシフト方向最終段の出力との位相差を検出する位相差検出手段を備えていることが好ましい。
【０２１１】
上記の構成によれば、スタートパルスと、シフトデータのシフト方向最終段の出力であって、予め設定された時間遅延してなされた出力とを用いて、位相差を出力する位相差検出手段により、走査回路の良否判定ができるといった効果を奏する。
【０２１２】
本発明の表示装置は、切替手段が、クロックトインバータであり、クロックトインバータへの入力値に基づいて、シフト方向が切り替えられる構成である。
【０２１３】
これにより、一部のクロックトインバータをＯＦＦとすることでシフト方向が切り替えられ、双方向における走査回路の良否を判定することができるといった効果を奏する。
【０２１４】
本発明の表示装置は、走査回路の出力がマルチプレクサにより分割される構成である。
【０２１５】
これにより、シフトレジスタの段数に対する走査信号出力数を増やすことができ、スペースの縮小を図ることができる。また、パルス出力の重なりを任意に設定することができるといった効果を奏する。
【０２１６】
本発明の走査回路検査方法は、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期してシフトされるスタートパルスとを、一定の周期でドライバの走査回路に入力し、スタートパルスと、該スタートパルスに対応するシフトデータのシフト方向最終段の出力とを用いて論理計算し、その結果に基づいて上記走査回路が正常に動作しているか否かを判定する構成である。
【０２１７】
これにより、ある一定の幅を有するパルスを検査に用いる検査信号とし、論理計算するため、途中で他のパルスなどがあったとしても、それを誤って検査信号として認識することはない。
【０２１８】
従って、確実に走査回路の良否判定、即ち、走査回路が正常に動作しているか否かの判定を行うことができるといった効果を奏する。
【０２１９】
本発明の走査回路検査方法は、シフトデータのシフト方向が双方向に切替可能な場合、スタートパルスと、該スタートパルスに対応するシフトデータのシフト方向最終段の出力とを用いて、各シフト方向において論理計算し、各シフト方向に対応した計算結果を用いてさらに論理計算することにより、走査回路が正常に動作しているか否かを判定する構成である。
【０２２０】
これにより、双方向における走査回路の良否判定を確実に行うことができるといった効果を奏する。
【０２２１】
本発明の走査回路検査方法は、２つの走査回路の各々において、論理計算をした後、それらの計算結果を用いて、さらに論理計算することにより、両走査回路が正常に動作しているか否かを判定する構成である。
【０２２２】
これにより、例えば小型高精細パネル、モバイル機器、あるいはプロジェクション用などの小型高精細の表示装置などにおいても、面積の増加や回路の複雑化を伴うことなく、確実に走査回路の良否判定を行うことができるといった効果を奏する。
【０２２３】
本発明の走査回路検査方法は、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期してシフトされるスタートパルスとを、一定の周期でドライバの走査回路に入力し、シフトデータを第１方向にシフトし、該第１方向における最終段まで転送した後、一時ラッチ回路に保持し、シフト方向を上記第１方向とは反対方向の第２方向に切り替え、上記第１方向における最終段まで転送されたシフトデータをさらに、上記第２方向にシフトし、該第２方向における最終段の出力と、次のスタートパルスとを用いて上記走査回路が正常に動作しているか否かを判定する構成である。
【０２２４】
これにより、双方向における走査回路の良否判定を確実に行うことができるといった効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る液晶表示装置の概略構成を示す回路図である。
【図２】シフトレジスタの構成を示す回路図である。
【図３】（ａ）は、フリップフロップの構成を示す回路図であり、（ｂ）は、（ａ）に示すＡの構成を示す回路図である。
【図４】スタートパルスのシフト方向における駆動動作を示すタイミングチャートである。
【図５】シフト方向の切り替えに、アナログスイッチを用いる場合の構成を示す回路図である
【図６】図１に示すソースドライバに、ＮＯＲゲートおよびＥＸ−ＯＲをさらに接続した場合の回路図である。
【図７】本発明の実施の他の一形態に係る液晶表示装置の概略構成を示す回路図である。
【図８】本発明の実施のさらに他の一形態に係る液晶表示装置の概略構成を示す回路図である。
【図９】液晶表示装置の概略の構成を示す断面図である。
【図１０】従来の液晶表示装置の概略構成を示す回路図である。
【図１１】（ａ）は、従来の他の液晶表示装置の概略構成を示す回路図であり、（ｂ）は、（ａ）に示すシフトレジスタの構成を示す回路図である。である。
【図１２】従来のさらに他の液晶表示装置の概略構成を示す回路図である。
【符号の説明】
１ ゲートドライバ（ドライバ）
２ ソースドライバ（ドライバ）
３ 検査用パッド（検査用端子）
１１ ＮＡＮＤゲート（第１論理回路）
１２ インバータ（第１論理回路）
１３ ＮＡＮＤゲート（第１論理回路、第１の論理回路）
１４ インバータ（第１論理回路、第１の論理回路）
１５ ＮＯＲゲート（第２論理回路、第２の論理回路）
２１ ＮＡＮＤゲート（第３論理回路）
２２ インバータ（第３論理回路）
２３ ＮＡＮＤゲート（第３論理回路、第１の論理回路）
２４ インバータ（第３論理回路、第１の論理回路）
２５ ＮＯＲゲート（第４論理回路、第２の論理回路）
３０ ＥＸ−ＯＲ（第５論理回路）
５０ ＥＸ−ＯＲ（論理回路）
７１ ＮＯＲゲート（第１ＮＯＲゲート）
７２ ＮＯＲゲート（第２ＮＯＲゲート）
７６ ＥＸ−ＯＲ
８１ ＮＡＮＤゲート
８２ ＮＡＮＤゲート
Claims (22)
- マトリクス状に配置される画素を線順次に選択して走査するためのゲートドライバと、上記選択されたラインの画素にデータ信号を供給するためのソースドライバとを備え、上記ゲートドライバおよび上記ソースドライバのうちの少なくとも一方のドライバが基板上にモノリシックに形成された表示装置において、
モノリシックに形成された上記ドライバは上記シフト方向を双方向に切り替える切替手段を備え、
上記両ドライバのうち、モノリシックに形成された上記ドライバの走査回路には、上記双方向それぞれに対応して、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期して、モノリシックに形成された上記ドライバの走査回路でシフトされるスタートパルスとが一定の周期で入力され、
上記シフト方向ごとにそれぞれ、上記スタートパルスと、該スタートパルスに対応するシフトデータのシフト方向最終段の出力であって、遅延回路で所定時間遅延された出力とが、ＮＡＮＤゲートとインバータとからなる第１の論理回路に入力され、上記各々のシフト方向における各第１論理回路からの各第１出力は共にＮＯＲゲートからなる第２の論理回路に入力され、該第２の論理回路からの第２の出力により走査回路の検査を行うことを特徴とする表示装置。 - マトリクス状に配置される画素を線順次に選択して走査するためのゲートドライバと、上記選択されたラインの画素にデータ信号を供給するためのソースドライバとが基板上にモノリシックに形成された表示装置において、
シフト方向を双方向に切り替える切替手段を備える上記両ドライバの各走査回路には、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期して上記走査回路でシフトされるスタートパルスとが一定の周期で入力され、
上記ゲートドライバの走査回路へのスタートパルスと、該ゲートドライバの走査回路へのスタートパルスに対応するシフトデータのシフト方向最終段の出力であって、遅延回路で所定時間遅延された出力とが、上記シフト方向ごとにそれぞれ、ＮＡＮＤゲートとインバータとからなる第１論理回路に入力され、
上記各々のシフト方向における各第１論理回路からの各第１出力は共にＮＯＲゲートからなる第２論理回路に入力される一方、
上記ソースドライバの走査回路へのスタートパルスと、該ソースドライバの走査回路へのスタートパルスに対応するシフトデータのシフト方向最終段の出力であって、遅延回路で所定時間遅延された出力とが、上記シフト方向ごとにそれぞれ、ＮＡＮＤゲートとインバータとからなる第３論理回路に入力され、
上記各々のシフト方向における各第３論理回路からの各第３出力は共にＮＯＲゲートからなる第４論理回路に入力され、
上記第２出力と上記第４出力とは、Exclusive OR からなる第５論理回路に入力され、該第５論理回路の第５出力により上記両走査回路の検査を行うことを特徴とする表示装置。 - 上記第５出力が接続された検査用端子を備えていることを特徴とする請求項２に記載の表示装置。
- マトリクス状に配置される画素を線順次に選択して走査するためのゲートドライバと、上記選択されたラインの画素にデータ信号を供給するためのソースドライバとが基板上にモノリシックに形成された表示装置において、
両ドライバのうち少なくとも一方は、シフト方向を双方向に切り替える切替手段と、該切替手段による走査方向切替信号に基づいて、いずれかのシフト方向の最終段の出力とスタートパルスとを選択するアナログスイッチとを備え、
上記両ドライバの各走査回路には、シフト方向ごとに、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期して上記走査回路でシフトされるスタートパルスとが一定の周期で入力され、
上記両走査回路の最終段からの出力は、Exclusive OR からなる論理回路に入力され、該論理回路の出力により上記両走査回路の検査を行うことを特徴とする表示装置。 - 上記走査回路の検査は、上記スタートパルスが入力され遅延回路で所定時間遅延後の、上記検査に用いるための上記走査回路および上記論理回路からの出力のうち最終の出力を検出することにより、上記走査回路が正常に動作しているか否かを判定することを特徴とする請求項１ないし４のいずれか１項に記載の表示装置。
- 上記スタートパルスが入力され遅延回路で所定時間遅延後の上記最終の出力が、その前後の時間における該最終の出力とは異なる所定の値となる場合に、上記走査回路は正常に動作していると判定することを特徴とする請求項５に記載の表示装置。
- 上記第１の論理回路は、ＮＡＮＤゲートとインバータとから、上記第２の論理回路はＮＯＲゲートからなり、かつ、上記スタートパルスのシフト方向最終段の出力が０または１のとき、
上記スタートパルスが入力され遅延回路で所定時間遅延後の上記第２の出力が１または０であり、その前後の時間における上記第２の出力が０または１である場合に、上記走査回路は正常に動作していると判定されることを特徴とする請求項１に記載の表示装置。 - 上記第１論理回路および上記第３論理回路は、ＮＡＮＤゲートとインバータとから、上記第２論理回路および上記第４論理回路はＮＯＲゲートから、上記第５論理回路はExclusive ORからなり、
上記各スタートパルスが入力され遅延回路で所定時間遅延後の、上記各スタートパルスに対応する上記第１出力および第３出力が１であり、上記第２出力および第４出力が０であるとき、その前後の時間における上記第１出力および第３出力が０であり、上記第２出力および第４出力が１である場合に、上記両走査回路は正常に動作していると判定されることを特徴とする請求項２または３に記載の表示装置。 - 上記遅延回路は、上記シフト方向最終段の出力を、所定の段数だけさらにシフトさせることにより、上記所定時間遅延させることを特徴とする請求項１ないし８のいずれか１項に記載の表示装置。
- 上記遅延回路は、シフトレジスタであることを特徴とする請求項９に記載の表示装置。
- 上記 Exclusive OR からなる上記論理回路は、上記スタートパルスが入力され遅延回路で所定時間遅延後の上記出力が１であり、その前後の時間における上記出力が０である場合に、上記両走査回路は正常に動作していると判定されることを特徴とする請求項４に記載の表示装置。
- 入力される表示モード切替信号によって切替可能な複数の表示モードを有し、
上記表示モード切替信号がある特定の組み合わせで入力されたときには、上記論理回路の出力を上記両走査回路の動作に影響しない信号配線における信号端子に出力し、かつ、上記信号配線に入力される本来の信号を該信号配線から切り離すことにより、予め設定されたタイミングにおける上記出力を用いて上記両走査回路が正常に動作しているか否かを判定することを特徴とする請求項４に記載の表示装置。 - 上記表示モード切替信号が入力される第１ＮＯＲゲートと、上記表示モード切替信号が全て０であるときにのみ、上記第１ＮＯＲゲートからの出力が入力される第２ＮＯＲゲートとを備え、
上記第１ＮＯＲゲートからの出力およびその反転出力により駆動されるアナログスイッチにより、上記第１ＮＯＲゲートからの出力が０のとき上記第２ＮＯＲゲートへの入力がすべてプルアップされ、かつ、上記表示モード切替信号が上記第１ＮＯＲゲートから上記第２ＮＯＲゲートに入力された後は、その後上記表示モード切替信号が異なる組み合わせに変化しても、上記第２ＮＯＲゲートがアナログスイッチにより切り離されていることにより、上記第２ＮＯＲゲートの入力状態が容量に一定期間保持されることを特徴とする請求項１２に記載の表示装置。 - マトリクス状に配置される画素を線順次に選択して走査するためのゲートドライバと、上記選択されたラインの画素にデータ信号を供給するためのソースドライバとを備え、上記ゲートドライバおよび上記ソースドライバのうちの少なくとも一方のドライバが基板上にモノリシックに形成された表示装置において、
モノリシックに形成された上記ドライバは上記シフト方向を双方向に切り替える切替手段を備え、
上記両ドライバのうち、モノリシックに形成された上記ドライバの走査回路には、上記双方向それぞれに対応して、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期して、モノリシックに形成された上記ドライバの走査回路でシフトされるスタートパルスとが一定の周期で入力され、
上記スタートパルスが第１方向にシフトされ、第１方向最終段まで転送された後、上記切替手段は、シフト方向を第１方向から第２方向に切り替え、
さらに、上記第１方向最終段まで転送された上記シフトデータは、一時ラッチ回路に保持され、あるいは、上記第２方向へシフトするデータとして上記走査回路に直接入力されて、上記クロック信号に同期して上記第２方向にシフトされ、
上記第２方向最終段まで転送されたシフトデータを用いて上記走査回路の検査を行うことを特徴とする表示装置。 - 上記第２方向最終段まで転送されたシフトデータと、モノリシックに形成された上記ドライバの走査回路に、上記シフトデータとなったスタートパルスの次に入力されたスタートパルスとを、比較または判定論理回路へ入力することにより、走査回路が正常に動作しているか否かを判定することを特徴とする請求項１４に記載の表示装置。
- 上記第２方向最終段まで転送されたシフトデータにおいて、該シフトデータとなったスタートパルスが入力され所定時間後に、所定の値が出力されるか否かにより、上記走査回路が正常に動作しているか否かを判定することを特徴とする請求項１４に記載の表示装置。
- 上記走査回路は、金属触媒により結晶成長を促進した多結晶シリコンまたはポリシリコンからなることを特徴とする請求項１ないし１６のいずれか１項に記載の表示装置。
- 液晶、電気泳動、または有機エレクトロルミネッセンスを用いて画素の表示を行うことを特徴とする請求項１ないし１７のいずれか１項に記載の表示装置。
- 上記切替手段は、クロックトインバータであり、
該クロックトインバータへの入力値に基づいて、上記シフト方向が切り替えられることを特徴とする請求項１，２，４，１４のいずれか１項に記載の表示装置。 - シフト方向を双方向に切替可能とし、
上記双方向それぞれに対応して、クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期してシフトされるスタートパルスとを、一定の周期でドライバの走査回路に入力し、
上記スタートパルスと、該スタートパルスに対応するシフトデータのシフト方向最終段の出力とを用いて、各シフト方向において、ＮＡＮＤゲートとインバータとによる論理計算し、各シフト方向に対応した計算結果を用いてさらにＮＯＲゲートによる論理計算することにより、その結果に基づいて上記走査回路が正常に動作しているか否かを判定することを特徴とする走査回路検査方法。 - ２つの走査回路の各々において、上記論理計算をした後、それらの計算結果を用いて、さらにExclusive OR による論理計算することにより、上記両走査回路が正常に動作しているか否かを判定することを特徴とする請求項２０に記載の走査回路検査方法。
- クロック信号と、一定の幅を有し、シフトデータとして上記クロック信号に同期してシフトされるスタートパルスとを、一定の周期でドライバの走査回路に入力し、
シフトデータを第１方向にシフトし、該第１方向における最終段まで転送した後、一時ラッチ回路に保持し、シフト方向を上記第１方向とは反対方向の第２方向に切り替え、上記第１方向における最終段まで転送されたシフトデータをさらに、上記第２方向にシフトし、
該第２方向における最終段の出力と、次のスタートパルスとを用いて上記走査回路が正常に動作しているか否かを判定することを特徴とする走査回路検査方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002075055A JP3989756B2 (ja) | 2002-03-18 | 2002-03-18 | 表示装置およびその走査回路検査方法 |
| US10/378,342 US6909304B2 (en) | 2002-03-18 | 2003-03-03 | Display device and scanning circuit testing method |
| TW092105897A TWI257518B (en) | 2002-03-18 | 2003-03-18 | Display device and scanning circuit testing method |
| US11/124,463 US7525530B2 (en) | 2002-03-18 | 2005-05-05 | Display device and scanning circuit testing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002075055A JP3989756B2 (ja) | 2002-03-18 | 2002-03-18 | 表示装置およびその走査回路検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003271109A JP2003271109A (ja) | 2003-09-25 |
| JP3989756B2 true JP3989756B2 (ja) | 2007-10-10 |
Family
ID=28035351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002075055A Expired - Fee Related JP3989756B2 (ja) | 2002-03-18 | 2002-03-18 | 表示装置およびその走査回路検査方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6909304B2 (ja) |
| JP (1) | JP3989756B2 (ja) |
| TW (1) | TWI257518B (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI304964B (en) * | 2002-10-22 | 2009-01-01 | Toppoly Optoelectronics Corp | Panel of flat panel display having embedded test circuit |
| JP2004198928A (ja) | 2002-12-20 | 2004-07-15 | Seiko Epson Corp | 液晶駆動用ドライバ及びそのドライブ方法 |
| TWI223713B (en) * | 2003-03-31 | 2004-11-11 | Toppoly Optoelectronics Corp | Method and system for testing driver circuits of AMOLED |
| JP4559712B2 (ja) * | 2003-06-11 | 2010-10-13 | 東芝モバイルディスプレイ株式会社 | アレイ基板およびアレイ基板の検査方法 |
| KR20050037303A (ko) * | 2003-10-18 | 2005-04-21 | 삼성오엘이디 주식회사 | 예비 충전이 선택적으로 수행되는 전계발광 디스플레이패널의 구동방법 |
| US8013816B2 (en) * | 2004-06-30 | 2011-09-06 | Samsung Mobile Display Co., Ltd. | Light emitting display |
| TWI285358B (en) * | 2004-07-30 | 2007-08-11 | Sunplus Technology Co Ltd | TFT LCD source driver with built in test circuit and method for testing the same |
| CN100359556C (zh) * | 2004-09-13 | 2008-01-02 | 凌阳科技股份有限公司 | 内建测试电路的源极驱动器及其测试方法 |
| US7429970B2 (en) * | 2005-01-11 | 2008-09-30 | Tpo Displays Corp. | Method for testing drive circuit, testing device and display device |
| JP4600147B2 (ja) * | 2005-05-20 | 2010-12-15 | エプソンイメージングデバイス株式会社 | 検査回路、電気光学装置および電子機器 |
| JP4929650B2 (ja) * | 2005-08-23 | 2012-05-09 | 富士ゼロックス株式会社 | 画像表示装置、及び画像表示方法 |
| TWI325576B (en) * | 2006-03-01 | 2010-06-01 | Au Optronics Corp | Asymmetric display panel and image inversion method thereof |
| KR20080010837A (ko) * | 2006-07-28 | 2008-01-31 | 삼성전자주식회사 | 박막 트랜지스터 기판의 불량 검사 모듈 및 방법 |
| CN100460934C (zh) * | 2007-01-11 | 2009-02-11 | 友达光电股份有限公司 | 液晶显示器面板的测试方法 |
| TWI400682B (zh) * | 2008-05-15 | 2013-07-01 | Au Optronics Corp | 液晶顯示面板的驅動裝置與方法 |
| CN102144253B (zh) * | 2008-10-10 | 2013-07-03 | 夏普株式会社 | 显示装置及其驱动方法 |
| JP5632584B2 (ja) * | 2009-02-05 | 2014-11-26 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置 |
| KR20100124617A (ko) * | 2009-05-19 | 2010-11-29 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치 |
| KR101146983B1 (ko) * | 2010-02-12 | 2012-05-23 | 삼성모바일디스플레이주식회사 | 표시 장치, 표시 구동 장치, 및 표시 장치 구동 방법 |
| CN102486909B (zh) * | 2010-12-06 | 2014-03-26 | 群康科技(深圳)有限公司 | 显示器 |
| JP6286142B2 (ja) * | 2013-06-20 | 2018-02-28 | ラピスセミコンダクタ株式会社 | 表示装置、及びソースドライバ |
| JP6367566B2 (ja) * | 2014-01-31 | 2018-08-01 | ラピスセミコンダクタ株式会社 | 表示デバイスのドライバ |
| US9781800B2 (en) | 2015-05-21 | 2017-10-03 | Infineon Technologies Ag | Driving several light sources |
| US9974130B2 (en) | 2015-05-21 | 2018-05-15 | Infineon Technologies Ag | Driving several light sources |
| WO2018051943A1 (ja) * | 2016-09-13 | 2018-03-22 | シャープ株式会社 | 表示装置 |
| US9918367B1 (en) | 2016-11-18 | 2018-03-13 | Infineon Technologies Ag | Current source regulation |
| DE102017201101A1 (de) * | 2017-01-24 | 2018-07-26 | Zf Friedrichshafen Ag | Verfahren und Vorrichtung zum Betreiben eines Displays |
| US11408938B2 (en) | 2019-02-12 | 2022-08-09 | Siemens Industry Software Inc. | Bidirectional scan cells for single-path reversible scan chains |
| JP7423990B2 (ja) * | 2019-11-11 | 2024-01-30 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| KR20210085236A (ko) * | 2019-12-30 | 2021-07-08 | 엘지디스플레이 주식회사 | 게이트 구동 회로, 및 이를 포함하는 영상 표시 장치 |
| TWI744928B (zh) * | 2020-06-02 | 2021-11-01 | 友達光電股份有限公司 | 接線檢測模組與檢測電路 |
| US11783739B2 (en) * | 2020-09-10 | 2023-10-10 | Apple Inc. | On-chip testing architecture for display system |
| CN112349230B (zh) * | 2020-12-04 | 2022-06-21 | 厦门天马微电子有限公司 | 显示面板及其检测方法、显示装置 |
| EP4371104A1 (en) * | 2021-07-14 | 2024-05-22 | Google LLC | Backplane and method for pulse width modulation |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6028688A (ja) | 1983-07-28 | 1985-02-13 | 日本電気株式会社 | 表示制御装置の検査装置 |
| JPH0746122B2 (ja) * | 1987-04-21 | 1995-05-17 | 日本電気株式会社 | 半導体集積論理回路 |
| US5173864A (en) * | 1988-08-20 | 1992-12-22 | Kabushiki Kaisha Toshiba | Standard cell and standard-cell-type integrated circuit |
| JPH0290744A (ja) | 1988-09-27 | 1990-03-30 | Toshiba Corp | 通信システム自己診断装置 |
| JPH0353540A (ja) | 1989-07-20 | 1991-03-07 | Nec Corp | 集積回路 |
| US5282234A (en) * | 1990-05-18 | 1994-01-25 | Fuji Photo Film Co., Ltd. | Bi-directional shift register useful as scanning registers for active matrix displays and solid state image pick-up devices |
| JPH0460690A (ja) | 1990-06-29 | 1992-02-26 | Matsushita Electric Ind Co Ltd | 情報表示システム |
| US5113134A (en) * | 1991-02-28 | 1992-05-12 | Thomson, S.A. | Integrated test circuit for display devices such as LCD's |
| JPH04278987A (ja) | 1991-03-07 | 1992-10-05 | G T C:Kk | 表示デバイス用走査回路 |
| JPH04325999A (ja) | 1991-04-25 | 1992-11-16 | Sanyo Electric Co Ltd | シフトレジスタのテスト回路 |
| EP0520558A1 (en) | 1991-06-27 | 1992-12-30 | Koninklijke Philips Electronics N.V. | Phase locked loop and digital phase comparator for use in a phase-locked loop |
| JPH055866A (ja) | 1991-06-28 | 1993-01-14 | Sharp Corp | アクテイブマトリクス基板の検査方法 |
| US5453991A (en) * | 1992-03-18 | 1995-09-26 | Kabushiki Kaisha Toshiba | Integrated circuit device with internal inspection circuitry |
| JP2844284B2 (ja) | 1992-08-26 | 1999-01-06 | 名古屋電機工業株式会社 | 情報表示装置 |
| US5859627A (en) * | 1992-10-19 | 1999-01-12 | Fujitsu Limited | Driving circuit for liquid-crystal display device |
| JP3298955B2 (ja) | 1992-12-24 | 2002-07-08 | 川崎マイクロエレクトロニクス株式会社 | 半導体装置 |
| JP3312423B2 (ja) * | 1993-06-21 | 2002-08-05 | ソニー株式会社 | 平面表示装置、アクティブマトリクス基板および検査方法 |
| JPH0850796A (ja) | 1993-11-29 | 1996-02-20 | Sanyo Electric Co Ltd | シフトレジスタおよび表示装置 |
| JP3203971B2 (ja) | 1994-08-19 | 2001-09-04 | ソニー株式会社 | 表示素子 |
| DE19540146B4 (de) * | 1994-10-27 | 2012-06-21 | Nec Corp. | Flüssigkristallanzeige vom aktiven Matrixtyp mit Treibern für Multimedia-Anwendungen und Ansteuerverfahren dafür |
| JPH08262994A (ja) | 1995-03-20 | 1996-10-11 | Fujitsu General Ltd | 表示パネル |
| JP3011047B2 (ja) | 1995-04-14 | 2000-02-21 | 日本電気株式会社 | 位相比較回路 |
| JPH0962232A (ja) | 1995-08-29 | 1997-03-07 | Sony Corp | 液晶表示装置 |
| JP3434410B2 (ja) | 1996-05-30 | 2003-08-11 | 株式会社リコー | インクジェット記録装置 |
| US5854615A (en) | 1996-10-03 | 1998-12-29 | Micron Display Technology, Inc. | Matrix addressable display with delay locked loop controller |
| US6191770B1 (en) * | 1997-12-11 | 2001-02-20 | Lg. Philips Lcd Co., Ltd. | Apparatus and method for testing driving circuit in liquid crystal display |
| JP3520756B2 (ja) | 1998-02-03 | 2004-04-19 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、電気光学装置及び電子機器 |
| JP2000227784A (ja) * | 1998-07-29 | 2000-08-15 | Seiko Epson Corp | 電気光学装置の駆動回路および電気光学装置 |
| JP2000089191A (ja) | 1998-09-10 | 2000-03-31 | Toshiba Corp | 液晶表示装置 |
| JP2000131708A (ja) | 1998-10-27 | 2000-05-12 | Fujitsu Ltd | 液晶表示装置 |
| JP3469116B2 (ja) * | 1999-01-28 | 2003-11-25 | シャープ株式会社 | 表示用駆動装置およびそれを用いた液晶モジュール |
| JP2000352726A (ja) | 1999-06-14 | 2000-12-19 | Matsushita Electric Ind Co Ltd | アクティブマトリックス液晶表示装置およびその検査回路 |
| JP4276373B2 (ja) * | 2000-12-07 | 2009-06-10 | セイコーエプソン株式会社 | 電気光学装置の検査用回路、電気光学装置および電子機器 |
| JP4562938B2 (ja) * | 2001-03-30 | 2010-10-13 | シャープ株式会社 | 液晶表示装置 |
| JP2003216126A (ja) | 2002-01-25 | 2003-07-30 | Toshiba Corp | 駆動回路、電極基板及び平面表示装置 |
-
2002
- 2002-03-18 JP JP2002075055A patent/JP3989756B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-03 US US10/378,342 patent/US6909304B2/en not_active Expired - Lifetime
- 2003-03-18 TW TW092105897A patent/TWI257518B/zh not_active IP Right Cessation
-
2005
- 2005-05-05 US US11/124,463 patent/US7525530B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050206606A1 (en) | 2005-09-22 |
| JP2003271109A (ja) | 2003-09-25 |
| US20030173991A1 (en) | 2003-09-18 |
| TW200402583A (en) | 2004-02-16 |
| US6909304B2 (en) | 2005-06-21 |
| US7525530B2 (en) | 2009-04-28 |
| TWI257518B (en) | 2006-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3989756B2 (ja) | 表示装置およびその走査回路検査方法 | |
| JP3385301B2 (ja) | データ信号線駆動回路および画像表示装置 | |
| US6243069B1 (en) | Liquid crystal display with image reading function, image reading method and manufacturing method | |
| US20080012842A1 (en) | Image display device comprising first and second gate driver circuits formed on single substrate | |
| TWI383361B (zh) | 驅動電路、液晶裝置、電子機器及液晶裝置之驅動方法 | |
| US9317151B2 (en) | Low complexity gate line driver circuitry | |
| US20170263204A1 (en) | Display device and method for driving same | |
| KR20160027558A (ko) | 표시 장치 | |
| JP2001282205A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| US9953603B2 (en) | Display device and method for driving same | |
| JPH05188395A (ja) | 液晶表示素子 | |
| US7173589B2 (en) | Display device | |
| JPH01130131A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
| JP2005251335A (ja) | シフトレジスタ回路及びその駆動制御方法並びに駆動制御装置 | |
| US10241369B2 (en) | Display device | |
| JP5399008B2 (ja) | 画像表示装置 | |
| JP2017067959A (ja) | 表示装置及びテレビジョン受像機 | |
| JP4630410B2 (ja) | 液晶表示装置 | |
| JP2008287258A (ja) | 電子ペーパー装置及びその駆動回路並びにその製造方法 | |
| JPH05307167A (ja) | アクティブマトリクスパネル | |
| JP2000089191A (ja) | 液晶表示装置 | |
| JP2517842B2 (ja) | 表示装置 | |
| JP2000056334A (ja) | 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置 | |
| JP2002162947A (ja) | 表示装置 | |
| JP3823577B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070308 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070718 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |