JPH10333649A - 電圧選択回路、液晶駆動回路および半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 配線の短絡や断線などの検査を短時間で行う
ことができる電圧選択回路、液晶駆動回路および半導体
装置を提供する。 【解決手段】 本発明の液晶駆動回路は、ｎ個のＤフリ
ップフロップからなるシフトレジスタ１１と、制御信号
出力回路１２と、トランスファーゲートと、検査時にシ
フトレジスタ１１の動作を切り替える第１の検査制御回
路１と、検査時に制御信号出力回路１２の動作を切り換
える第２のテスト制御回路２とを備える。検査時には、
第１の検査制御回路１は、シフトレジスタ１１をインバ
ータチェーンとして動作させ、第２のテスト制御回路２
は、シフトレジスタ１１の出力に応じてトランスファー
ゲートのいずれかをオンさせる。これにより、基準クロ
ックやフレーム信号に無関係に回路の検査を行うことが
でき、検査時間を大幅に短縮できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シフトレジスタに
入力されたシリアル入力信号の論理とフレーム信号の論
理とに基づいて所望の電圧を選択して出力する電圧選択
回路、液晶駆動回路および半導体装置に関し、特に、液
晶パネルを反転駆動するための電圧を選択して出力する
回路などを対象とする。

【０００２】

【従来の技術】液晶パネルを駆動する場合に、パネル内
の液晶層に対して常に同じ方向に電圧を印加すると、液
晶の配列が固まって液晶の動きが鈍くなり、黒ずんだ表
示になる。このため、液晶層に印加する電圧を、例えば
１フレーム（１画面）単位で反転させる反転駆動方式を
採用した液晶表示装置が提案されている。

【０００３】図２は従来の反転駆動方式の液晶表示装置
の一部を構成する駆動回路（ＬＣＤドライバー）の回路
図である。図２の回路は、基準クロックＣＬＫに基づい
て画素データを順にシフトさせるシフトレジスタ１１
と、シフトレジスタ１１の各出力端ごとに設けられる制
御信号出力回路１２と、トランスファーゲート１３ａ〜
１３ｄとを備える。図２の回路は、１画素分のブロック
１０を示しており、実際には、図示の回路がｎ個縦続接
続され、回路全体が半導体基板上に形成される。シフト
レジスタ１１は、クロックトインバータ１１１〜１１４
とインバータ１１５，１１６とからなるＤフリップフロ
ップを組み合わせて構成され、図示の一点鎖線部は１個
のＤフリップフロップの構成を示している。

【０００４】制御信号出力回路１２は、４つのＮＡＮＤ
ゲート１２１〜１２４とインバータ１２５〜１２９とで
構成され、シフトレジスタ１１の出力論理とフレーム信
号ＦＲの論理とに応じて、トランスファーゲート１３ａ
〜１３ｄをオン・オフ制御するための制御信号ＳＥＬ１
〜ＳＥＬ４の論理を切り換える。より具体的には、制御
信号出力回路１２は、４つの制御信号ＳＥＬ１〜ＳＥＬ
４のうち、いずれか１つの制御信号のみをローレベルに
設定する。

【０００５】トランスファーゲート１３ａ〜１３ｄの各
入力端子には、それぞれ異なる電圧が印加され、制御信
号出力回路１２からの制御信号ＳＥＬ１〜ＳＥＬ４のい
ずれかがローレベルになると、対応するトランスファー
ゲートがオンして、入力端子に印加された電圧が出力端
子から出力される。

【０００６】次に、図２の液晶駆動回路の動作を説明す
る。図２のシフトレジスタ１１には、不図示の液晶パネ
ルに表示するための画素データＩＮが表示画素順にシリ
アル入力される。シフトレジスタ１１は、画素データ１
１を、基準クロックＣＬＫに同期させて並列出力する。

【０００７】一方、制御信号出力回路１２には、液晶パ
ネルの画面ごとに論理が反転するフレーム信号ＦＲが入
力される。制御信号出力回路１２は、シフトレジスタ１
１の各出力端子の論理と、フレーム信号ＦＲの論理とに
基づいて、ＮＡＮＤゲート１２１〜１２４から制御信号
ＳＥＬ１〜ＳＥＬ４を出力する。

【０００８】これら制御信号ＳＥＬ１〜ＳＥＬ４は、そ
れぞれ対応するトランスファーゲート１３ａ〜１３ｄに
入力され、トランスファーゲート１３ａ〜１３ｄは、対
応するＮＡＮＤゲートの出力がローレベルのときにオン
状態になり、オンになると、トランスファーゲートの入
力端子に印加された電圧はその出力端子から出力され
る。

【０００９】例えば、シフトレジスタ１１の出力がハイ
レベルでフレーム信号ＦＲがローレベルの場合には、ト
ランスファーゲート１３ａがオンして電圧Ｖ４が出力さ
れる。また、シフトレジスタ１１の出力とフレーム信号
ＦＲがともにハイレベルの場合には、トランスファーゲ
ート１３ｂがオンして電圧Ｖ３が出力される。また、シ
フトレジスタ１１の出力とフレーム信号ＦＲがともにロ
ーレベルの場合には、トランスファーゲート１３ｃがオ
ンして電圧Ｖ２が出力される。また、シフトレジスタ１
１の出力がローレベルでフレーム信号ＦＲがハイレベル
の場合には、トランスファーゲート１３ｄがオンして電
圧Ｖ１が出力される。

【００１０】このように、図２の液晶駆動回路は、液晶
パネルに印加する電圧を画面ごとに切り替えており、あ
る画面を表示するときに電圧Ｖ１，Ｖ２を印加した場合
には、次の画面では電圧Ｖ３，Ｖ４を印加し、以後、電
圧Ｖ１，Ｖ２と電圧Ｖ３，Ｖ４を画面ごとに交互に印加
する。これにより、液晶層の同じ方向にのみ電圧が印加
されなくなり、液晶の配列が固まる等の不具合が起きな
くなる。

【００１１】ところで、最近の液晶パネルは解像度が高
くなる傾向にあり、高解像度の液晶パネルを駆動するた
めには、液晶駆動回路の出力端子数を増やさざるを得
ず、端子数の増加に伴って配線の短絡や断線などの不具
合も起こりやすくなる。

【００１２】このため、図２に示す従来の液晶駆動回路
は、回路を組んだ後に、配線の短絡や断線を検査してい
た。具体的な検査方法としては、例えば、液晶駆動回路
の出力端子からハイレベルの信号とローレベルの信号を
交互に出力する、いわゆる千鳥出力による検査を行って
いた。。

【００１３】

【発明が解決しようとする課題】しかしながら、シフト
レジスタ１１に入力された画素データが、シフトレジス
タ１１を構成するすべてのＤフリップフロップに行き渡
らないと検査を行えないため、シフトレジスタ１１のビ
ット数が多いほど検査に時間がかかるという問題があ
る。検査に時間がかかると、その分、単位時間当たりに
製造可能な液晶駆動回路の数も制限されるため、チップ
コストも高くなるおそれがある。

【００１４】本発明は、このような点に鑑みてなされた
ものであり、その目的は、配線の短絡や断線などの検査
を短時間で行うことができる電圧選択回路、液晶駆動回
路および半導体装置を提供することにある。

【００１５】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明は、外部から入力されるシリア
ル入力信号を基準クロックに基づいて順にシフトさせ、
シフトさせた前記シリアル入力信号を並列出力するシフ
トレジスタと、前記シフトレジスタの出力論理と、外部
から入力されるフレーム信号の論理とに応じて変化する
複数の制御信号を出力する制御信号出力回路と、前記制
御信号のそれぞれに対応して設けられ、それぞれの入力
端子に印加された電圧を出力するか否かを前記制御信号
の論理に応じて切り替える複数の電圧スイッチ回路とを
備えた電圧選択回路において、外部からテスト指示信号
が入力されたときに、前記シフトレジスタに入力された
前記シリアル入力信号を、前記基準クロックのタイミン
グとは無関係に、ほぼリアルタイムに前記シフトレジス
タから並列出力させる第１のテスト制御回路と、前記テ
スト指示信号が入力されたときに、前記シフトレジスタ
の出力論理に応じて特定の前記電圧スイッチ回路のみが
オンするように前記制御信号出力回路を制御する第２の
テスト制御回路とを備える。

【００１６】請求項２の発明は、液晶パネルの表示画素
順に並んだシリアル入力信号を基準クロックに基づいて
順にシフトさせ、シフトさせた前記シリアル入力信号を
並列出力するシフトレジスタと、前記シフトレジスタの
出力論理と、外部から入力されるフレーム信号の論理と
に応じて変化する複数の制御信号を出力する制御信号出
力回路と、前記制御信号のそれぞれに対応して設けら
れ、それぞれの入力端子に印加された電圧を出力するか
否かを前記制御信号の論理に応じて切り替える複数の電
圧スイッチ回路とを備え、前記電圧スイッチ回路のいず
れかから出力された電圧に基づいて液晶パネルを駆動す
る液晶駆動回路において、外部からテスト指示信号が入
力されたときに、前記シフトレジスタに入力された前記
シリアル入力信号を、前記基準クロックのタイミングと
は無関係に、ほぼリアルタイムに前記シフトレジスタか
ら並列出力させる第１のテスト制御回路と、前記テスト
指示信号が入力されたときに、前記シフトレジスタの出
力論理に応じて特定の前記電圧スイッチ回路のみがオン
するように前記制御信号出力回路を制御する第２のテス
ト制御回路とを備える。

【００１７】請求項３の発明は、請求項２の液晶駆動回
路において、前記複数の電圧スイッチ回路および前記制
御信号出力回路は、前記シフトレジスタの各出力端子ご
とに設けられ、前記制御信号出力回路はそれぞれ、前記
シフトレジスタの対応する出力端子の論理と前記フレー
ム信号の論理とに基づいて、対応する前記複数個の電圧
スイッチ回路のうちいずれか１つを選択する。

【００１８】請求項４の発明は、請求項２または３に記
載の液晶駆動回路において、前記シフトレジスタは、ク
ロックトインバータとインバータとを含んで構成され、
前記第１のテスト制御回路は、前記テスト指示信号が入
力された場合には、前記シフトレジスタが等価的にイン
バータが複数直列接続された回路として動作するよう
に、前記クロックトインバータの制御端子の信号論理を
固定させる。

【００１９】請求項５の発明は、請求項２〜４のいずれ
かに記載の液晶駆動回路において、前記シフトレジスタ
の各出力端子ごとに設けられる前記複数の電圧スイッチ
回路の出力端子は互いに接続されて外部出力端子とさ
れ、前記テスト指示信号が入力された場合には、隣接す
る前記外部出力端子から互いに異なるレベルの電圧を出
力させる。

【００２０】請求項６の発明は、請求項２〜５のいずれ
かに記載の液晶駆動回路において、前記テスト指示信号
が入力された場合には、前記第２のテスト制御回路は、
前記シフトレジスタの出力論理に応じて２つの前記電圧
スイッチ回路のいずれかをオンさせ、前記シフトレジス
タには、ハイレベルとローレベルを交互に繰り返す前記
シリアル入力信号が入力される。

【００２１】請求項７の発明は、請求項２〜６のいずれ
かに記載の液晶駆動回路において、前記フレーム信号
は、液晶パネルの１画面ごとに論理が反転する信号であ
り、前記シフトレジスタの各出力端子ごとに、４個の前
記電圧スイッチ回路が設けられ、前記制御信号出力回路
は、前記電圧スイッチ回路を２個ずつ組にして、画面ご
とに交互にオンさせる。

【００２２】請求項８の発明は、請求項７に記載の液晶
駆動回路において、前記シフトレジスタの各出力端子ご
とに、第１〜第４の前記電圧スイッチ回路が設けられ、
前記制御信号出力回路は、前記シフトレジスタの出力が
ハイレベルで前記フレーム信号がローレベルのときに前
記第１の電圧スイッチ回路をオンさせる第１の論理回路
と、前記シフトレジスタの出力がハイレベルで前記フレ
ーム信号がハイレベルのときに前記第２の電圧スイッチ
回路をオンさせる第２の論理回路と、前記シフトレジス
タの出力がローレベルで前記フレーム信号がローレベル
のときに前記第３の電圧スイッチ回路をオンさせる第３
の論理回路と、前記シフトレジスタの出力がローレベル
で前記フレーム信号がハイレベルのときに前記第４の電
圧スイッチ回路をオンさせる第４の論理回路とを備え
る。

【００２３】請求項９の発明は、請求項２〜８のいずれ
かに記載の液晶駆動回路において、前記電圧スイッチ回
路は、トランスファーゲートである。

【００２４】請求項１０の発明は、請求項１に記載の電
圧選択回路または請求項２〜９のいずれかに記載の液晶
駆動回路を半導体基板上に形成するものである。

【００２５】請求項１，２の発明を、例えば図１に対応
づけて説明すると、「シフトレジスタ」は図１のシフト
レジスタ１１に、「制御信号出力回路」は制御信号出力
回路１２に、「電圧スイッチ回路」はトランスファーゲ
ート１３ａ〜１３ｄに、「第１のテスト制御回路」は第
１のテスト制御回路１に、「第２のテスト制御回路」は
第２のテスト制御回路２に、それぞれ対応する。また、
「テスト指示信号」とは、テスト信号TESTがハイレベル
の状態を意味する。

【００２６】請求項８の発明を、例えば図１に対応づけ
て説明すると、「第１の論理回路」は図１のNANDゲート
121 に、「第２の論理回路」はNANDゲート122 に、「第
３の論理回路」はNANDゲート123 に、「第４の論理回
路」はNANDゲート124 に、それぞれ対応する。

【００２７】

【発明の実施の形態】以下、本発明を適用した電圧選択
回路、液晶駆動回路および半導体装置について、図面を
参照しながら具体的に説明する。以下では、本発明の一
実施形態として、アクティブマトリクス型の液晶パネル
を駆動する液晶駆動回路の構成および動作を説明する。

【００２８】図１は、液晶駆動回路の一実施形態の回路
図である。図１の液晶駆動回路は、アクティブマトリク
ス型の液晶パネルを反転駆動するものであり、回路全体
が半導体基板上に形成される。図１では、図２と共通す
る部分には同一符号を付しており、以下では、相違点を
中心に説明する。

【００２９】図１の回路は、図２と同様に、ｎ個のＤフ
リップフロップからなるシフトレジスタ１１と、制御信
号出力回路１２と、トランスファーゲート１３ａ〜１３
ｄとを備える。この他、図１の回路は新たに、検査時に
シフトレジスタ１１の動作を切り替える第１のテスト制
御回路１と、検査時に制御信号出力回路１２の動作を切
り換える第２のテスト制御回路２とを備える。

【００３０】図１では、２画素分のシフトレジスタ１
１、制御信号出力回路１２およびトランスファーゲート
１３ａ〜１３ｄを１つのブロック１００とし、このよう
なブロック１００をｎ個縦続接続した例を示している。

【００３１】各ブロック１００内の第１のテスト制御回
路１は、ＮＯＲゲートＧ１と、ＮＡＮＤゲートＧ２と、
インバータINV1〜INV3とを有し、第２のテスト制御回路
２は、ＮＯＲゲートとＧ３、ＮＡＮＤゲートＧ４と、イ
ンバータINV4〜INV6とを有する。第１のテスト制御回路
１には、検査を指示するテスト信号TESTと、画素データ
INをシフトさせる基準クロックCLK とが入力される。ま
た、第２のテスト制御回路２には、テスト信号TESTと、
画面単位で論理が反転するフレーム信号FRとが入力され
る。

【００３２】次に、図１の制御信号出力回路１２の動作
を説明する。テスト信号TESTがローレベルの場合には、
第１のテスト制御回路１は出力Ｆ１とＦ４に基準クロッ
クCLK をそのまま出力し、出力Ｆ２とＦ３に基準クロッ
クCLK の反転信号を出力する。また、第２のテスト制御
回路２は出力Ｇ１とＧ３にフレーム信号ＦＲをそのまま
出力し、出力Ｇ２とＧ４にフレーム信号ＦＲの反転信号
を出力する。したがって、図１の回路は、図２の回路と
同じように動作する。一方、テスト信号TESTがハイレベ
ルの場合、すなわち回路の接続検査を行う場合には、第
１のテスト制御回路１は出力Ｆ１とＦ４をハイレベルに
固定し、出力Ｆ２とＦ３をローレベルに固定する。した
がって、シフトレジスタ１１を構成する各Ｄフリップフ
ロップのクロックトインバータは単なるインバータとし
て作用し、各Ｄフリップフロップは等価的に４つのイン
バータが直列接続された回路として動作する。

【００３３】また、テスト信号TESTがハイレベルの場合
には、第２のテスト制御回路２は出力Ｇ１とＧ３をハイ
レベルに固定し、出力Ｇ２とＧ４をローレベルに固定す
る。したがって、制御信号出力回路１２内のＮＡＮＤゲ
ート１２１，１２３の出力は常にローレベルになるのに
対し、ＮＡＮＤゲート１２２，１２４の出力は、シフト
レジスタ１１の出力端子の論理に応じて変化する。この
ため、トランスファーゲート１３ａ，１３ｃは常にオフ
し、トランスファーゲート１３ｂはシフトレジスタ１１
の出力がハイレベルのときにオンし、トランスファーゲ
ート１３ｄはシフトレジスタ１１の出力がローレベルの
ときにオンする。

【００３４】このように、図１の制御信号出力回路１２
は、テスト信号TESTがハイレベルになると、基準クロッ
クCLK やフレーム信号FRに無関係に動作し、画素データ
INがハイレベルのときはトランスファーゲート１３ｂが
オンし、画素データINがローレベルのときはトランスフ
ァーゲート１３ｄがオンする。したがって、液晶駆動回
路の出力端子からは、画素データINがハイレベルのとき
はトランスファーゲート１３ｂの入力端子に印加された
電圧Ｖ３が出力され、画素データINがローレベルのとき
はトランスファーゲート１３ｄの入力端子に印加された
電圧Ｖ１が出力される。

【００３５】例えば、液晶駆動回路の出力端子間の短絡
・断線検査を行う場合には、画素データINとしてハイレ
ベルとローレベルが交互に繰り返される信号を入力し、
トランスファーゲート１３ｂ，１３ｄの入力端子にそれ
ぞれ異なるレベルの電圧を印加すれば、制御信号出力回
路１２の出力端子の電圧レベルを交互に変化させること
ができ、いわゆる千鳥出力による検査が可能となり、短
絡や断線を起こしているか否かを簡易かつ正確に確認で
きるようになる。

【００３６】また、図１の回路では、検査時にシフトレ
ジスタ１１を単なるインバータチェーンとして働かせて
いるため、シフトレジスタ１１内のすべてのＤフリップ
フロップに画素データが行き渡るまでに時間がかから
ず、従来に比べて検査時間を大幅に削減できる。すなわ
ち、検査用の画素データをシフトレジスタ１１に入力し
てから、検査結果が液晶駆動回路から出力されるまでの
時間を図２の回路に比べて大幅に短くできる。

【００３７】上述した実施形態では、液晶パネルを駆動
する液晶駆動回路に本発明を適用した例を説明したが、
本発明は、複数種類の電圧の中からいずれかを選択する
電圧選択回路に幅広く適用できる。

【００３８】また、図１では、検査時にトランスファー
ゲートをオンにしているが、どのトランジスタをオンに
するかは任意に変更可能である。また、図１では、シフ
トレジスタ１１の各出力端子ごとに、トランスファーゲ
ートを４つ設けた例を示したが、各出力端子ごとに何個
のトランスファーゲートを設けるかは任意に変更可能で
ある。

【００３９】

【発明の効果】以上詳細に説明したように、本発明によ
れば、外部からテスト指示信号が入力されると、シフト
レジスタに入力されたシリアル入力信号を、基準クロッ
クとは無関係に、ほぼリアルタイムに出力するようにし
たため、テスト結果が得られるまでの時間を短くでき、
テスト時間を大幅に短縮できる。すなわち、テスト指示
信号が入力された場合には、シリアル入力信号が入力さ
れるのとほぼ同時に、シフトレジスタから並列データを
出力するようにしたため、シフトレジスタを構成するレ
ジスタ数によってテスト時間が変化しなくなり、特に、
レジスタ数が多い場合、すなわちシフトレジスタの出力
端子数が多い場合に、よりテスト時間を短縮できる。

【００４０】また、テスト指示信号が入力された場合に
は、フレーム信号の論理に無関係に、シフトレジスタ１
１の出力論理に応じて特定の電圧スイッチ回路のみをオ
ンさせるようにしたため、テスト時には外部からフレー
ム信号を入力する必要がなくなり、テストを簡略化でき
る。

【図面の簡単な説明】

【図１】液晶駆動回路の一実施形態の回路図。

【図２】従来の反転駆動方式の液晶駆動回路の回路図。

【符号の説明】

１ 第１のテスト制御回路 ２ 第２のテスト制御回路 １１ シフトレジスタ １２ 制御信号出力回路 １３ａ〜１３ｄ トランスファーゲート

Claims (10)

【特許請求の範囲】
1. 【請求項１】外部から入力されるシリアル入力信号を基
   準クロックに基づいて順にシフトさせ、シフトさせた前
   記シリアル入力信号を並列出力するシフトレジスタと、 前記シフトレジスタの出力論理と、外部から入力される
   フレーム信号の論理とに応じて変化する複数の制御信号
   を出力する制御信号出力回路と、 前記制御信号のそれぞれに対応して設けられ、それぞれ
   の入力端子に印加された電圧を出力するか否かを前記制
   御信号の論理に応じて切り替える複数の電圧スイッチ回
   路とを備えた電圧選択回路において、 外部からテスト指示信号が入力されたときに、前記シフ
   トレジスタに入力された前記シリアル入力信号を、前記
   基準クロックのタイミングとは無関係に、ほぼリアルタ
   イムに前記シフトレジスタから並列出力させる第１のテ
   スト制御回路と、 前記テスト指示信号が入力されたときに、前記シフトレ
   ジスタの出力論理に応じて特定の前記電圧スイッチ回路
   のみがオンするように前記制御信号出力回路を制御する
   第２のテスト制御回路とを備えることを特徴とする電圧
   選択回路。
2. 【請求項２】液晶パネルの表示画素順に並んだシリアル
   入力信号を基準クロックに基づいて順にシフトさせ、シ
   フトさせた前記シリアル入力信号を並列出力するシフト
   レジスタと、 前記シフトレジスタの出力論理と、外部から入力される
   フレーム信号の論理とに応じて変化する複数の制御信号
   を出力する制御信号出力回路と、 前記制御信号のそれぞれに対応して設けられ、それぞれ
   の入力端子に印加された電圧を出力するか否かを前記制
   御信号の論理に応じて切り替える複数の電圧スイッチ回
   路とを備え、前記電圧スイッチ回路のいずれかから出力
   された電圧に基づいて液晶パネルを駆動する液晶駆動回
   路において、 外部からテスト指示信号が入力されたときに、前記シフ
   トレジスタに入力された前記シリアル入力信号を、前記
   基準クロックのタイミングとは無関係に、ほぼリアルタ
   イムに前記シフトレジスタから並列出力させる第１のテ
   スト制御回路と、 前記テスト指示信号が入力されたときに、前記シフトレ
   ジスタの出力論理に応じて特定の前記電圧スイッチ回路
   のみがオンするように前記制御信号出力回路を制御する
   第２のテスト制御回路とを備えることを特徴とする液晶
   駆動回路。
3. 【請求項３】前記複数の電圧スイッチ回路および前記制
   御信号出力回路は、前記シフトレジスタの各出力端子ご
   とに設けられ、 前記制御信号出力回路はそれぞれ、前記シフトレジスタ
   の対応する出力端子の論理と前記フレーム信号の論理と
   に基づいて、対応する前記複数個の電圧スイッチ回路の
   うちいずれか１つを選択することを特徴とする請求項２
   に記載の液晶駆動回路。
4. 【請求項４】前記シフトレジスタは、クロックトインバ
   ータとインバータとを含んで構成され、前記第１のテス
   ト制御回路は、前記テスト指示信号が入力された場合に
   は、前記シフトレジスタが等価的にインバータが複数直
   列接続された回路として動作するように、前記クロック
   トインバータの制御端子の信号論理を固定させることを
   特徴とする請求項２または３に記載の液晶駆動回路。
5. 【請求項５】前記シフトレジスタの各出力端子ごとに設
   けられる前記複数の電圧スイッチ回路の出力端子は互い
   に接続されて外部出力端子とされ、 前記テスト指示信号が入力された場合には、隣接する前
   記外部出力端子から互いに異なるレベルの電圧を出力さ
   せることを特徴とする請求項２〜４のいずれかに記載の
   液晶駆動回路。
6. 【請求項６】前記テスト指示信号が入力された場合に
   は、前記第２のテスト制御回路は、前記シフトレジスタ
   の出力論理に応じて２つの前記電圧スイッチ回路のいず
   れかをオンさせ、前記シフトレジスタには、ハイレベル
   とローレベルを交互に繰り返す前記シリアル入力信号が
   入力されることを特徴とする請求項２〜５に記載の液晶
   駆動回路。
7. 【請求項７】前記フレーム信号は、液晶パネルの１画面
   ごとに論理が反転する信号であり、 前記シフトレジスタの各出力端子ごとに、４個の前記電
   圧スイッチ回路が設けられ、 前記制御信号出力回路は、前記電圧スイッチ回路を２個
   ずつ組にして、画面ごとに交互にオンさせることを特徴
   とする請求項２〜６のいずれかに記載の液晶駆動回路。
8. 【請求項８】前記シフトレジスタの各出力端子ごとに、
   第１〜第４の前記電圧スイッチ回路が設けられ、前記制
   御信号出力回路は、 前記シフトレジスタの出力がハイレベルで前記フレーム
   信号がローレベルのときに前記第１の電圧スイッチ回路
   をオンさせる第１の論理回路と、 前記シフトレジスタの出力がハイレベルで前記フレーム
   信号がハイレベルのときに前記第２の電圧スイッチ回路
   をオンさせる第２の論理回路と、 前記シフトレジスタの出力がローレベルで前記フレーム
   信号がローレベルのときに前記第３の電圧スイッチ回路
   をオンさせる第３の論理回路と、 前記シフトレジスタの出力がローレベルで前記フレーム
   信号がハイレベルのときに前記第４の電圧スイッチ回路
   をオンさせる第４の論理回路とを備えることを特徴とす
   る請求項７に記載の液晶駆動回路。
9. 【請求項９】前記電圧スイッチ回路は、トランスファー
   ゲートであることを特徴とする請求項２〜８のいずれか
   に記載の液晶駆動回路。
10. 【請求項１０】請求項１に記載の電圧選択回路または請
    求項２〜９のいずれかに記載の液晶駆動回路を半導体基
    板上に形成したことを特徴とする半導体装置。