JP4163180B2 - クロックデータリカバリー回路 - Google Patents

クロックデータリカバリー回路 Download PDF

Info

Publication number
JP4163180B2
JP4163180B2 JP2004571325A JP2004571325A JP4163180B2 JP 4163180 B2 JP4163180 B2 JP 4163180B2 JP 2004571325 A JP2004571325 A JP 2004571325A JP 2004571325 A JP2004571325 A JP 2004571325A JP 4163180 B2 JP4163180 B2 JP 4163180B2
Authority
JP
Japan
Prior art keywords
clock
input data
data
phase difference
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004571325A
Other languages
English (en)
Other versions
JPWO2004098120A1 (ja
Inventor
洋史 戸塚
仁之 田上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2004098120A1 publication Critical patent/JPWO2004098120A1/ja
Application granted granted Critical
Publication of JP4163180B2 publication Critical patent/JP4163180B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0041—Delay of data signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

この発明は、通信システム等に用いられるクロックデータリカバリー回路に関するものであり、詳細には、リターン・トゥ・ゼロ（ＲＺ：Return-to-Zero）データに基づいてクロックを生成し、データの識別を行うクロックデータリカバリー回路に関するものである。
第１３図は、たとえば、A. Pottbacker他「A Si Bipolar Phase and Frequency Detector IC for Clock Extraction up to 8Gb/s」(IEEE Journal of Solid State Circuits, vol. SC-27 pp1747-1751 (1992))に示されているノン・リターン・トゥ・ゼロ（ＮＲＺ：Non Return-to-Zero）データ用の従来のクロックデータリカバリー回路の構成を示すブロック図である。
第１３図に示した従来のクロックデータリカバリー回路は、位相比較器１００と、ローパスフィルタ（以下ＬＰＦとする）２００と、電圧制御発振器（以下ＶＣＯとする）３００と、データ識別器４００とを備えている。
位相比較器１００は、入力データＤＩＮとＶＣＯ３００で生成されたクロックＣＬＫ１との位相を比較して、これら２つの信号の位相差を検出する。そして、検出した位相差をアナログ値で示した位相差信号ＦＥＯ１をＬＰＦ２００に出力する。ＬＰＦ２００は、位相差信号ＦＥＯ１の高周波成分を除去して平滑化した電圧制御信号をＶＣＯ３００に出力する。ＶＣＯ３００は、電圧制御信号に基づいて発振周波数を調整してクロックＣＬＫ１を生成し、生成したクロックＣＬＫ１を位相比較器１００とデータ識別器４００とに出力する。データ識別器４００は、ＶＣＯ３００で生成されたクロックＣＬＫ１に基づいて入力データＤＩＮが“０”であるのか“１”であるのかを識別する。
第１４図は、第１３図に示した位相比較器１００の構成を示すブロック図である。位相比較器１００は、第１のサンプル・ホールド回路１１０と、第２のサンプル・ホールド回路１２０と、セレクタ１３０とを備えている。
第１のサンプル・ホールド回路１１０は、入力データＤＩＮが“Ｈ”の期間クロックＣＬＫ１の電圧値をサンプリングし、入力データＤＩＮの立下りでクロックＣＬＫ１の電圧値をホールドする。
第２のサンプル・ホールド回路１２０は、入力データＤＩＮが“Ｌ”の期間クロックＣＬＫ１の電圧値をサンプリングし、入力データＤＩＮの立ち上がりでクロックＣＬＫ１の電圧値をホールドする。
セレクタ１３０は、入力データＤＩＮが“Ｈ”の場合には第２のサンプル・ホールド回路１２０の出力ＳＨＯ２を、入力データＤＩＮが“Ｌ”の場合には第１のサンプル・ホールド回路１１０の出力ＳＨＯ１を選択し、選択した信号を位相差信号ＦＥＯ１として出力する。
つぎに、従来のクロックデータリカバリー回路の動作を説明する。まず、第１５図のタイミングチャートを参照して、位相比較器１００の動作を説明する。第１５図のタイミングチャートは、ＶＣＯ３００が生成したクロックＣＬＫ１の位相が入力データＤＩＮの位相よりも早い場合を示している。また、入力データＤＩＮは、ＮＲＺデータで“Ｈ”、“Ｌ”、“Ｌ”、“Ｈ”、“Ｌ”、“Ｈ”、すなわち“１”、“０”、“０”、“１”、“０”、“１”の順に入力されている。
入力データＤＩＮが“Ｌ”から“Ｈ”に変化すると、第１のサンプル・ホールド回路１１０は、クロックＣＬＫ１の電圧値のサンプリングを開始する。また、第２のサンプル・ホールド回路１２０は入力データＤＩＮの立ち上がりの瞬間のクロックＣＬＫ１の電圧値をホールドする。そして、入力データＤＩＮが“Ｈ”の期間、セレクタ１３０は、第２のサンプル・ホールド回路１２０の出力ＳＨＯ２を選択して、選択した第２のサンプル・ホールド回路１２０の出力ＳＨＯ２を位相差信号ＦＥＯ１として出力する。
入力データＤＩＮが“Ｈ”から“Ｌ”に変化すると、第１のサンプル・ホールド回路１１０は入力データＤＩＮの立下りの瞬間のクロックＣＬＫ１の電圧値をホールドし、第２のサンプル・ホールド回路１２０はクロックＣＬＫ１の電圧値のサンプリングを開始する。そして、入力データＤＩＮが“Ｌ”の期間、セレクタ１３０は、第１のサンプル・ホールド回路１１０の出力ＳＨＯ１を選択して、選択した第１のサンプル・ホールド回路１１０出力ＳＨＯ１を位相差信号ＦＥＯ１として出力する。
このように位相比較器１００は、入力データＤＩＮの変化点（立ち上がりと立下り）で入力データＤＩＮとクロックＣＬＫ１の立ち上がりとの位相差を検出して、検出した位相差の情報をアナログ値で示した位相差信号ＦＥＯ１として出力する。
つぎに、従来のクロックデータリカバリー回路の動作を説明する。位相比較器１００は、上述したように入力データＤＩＮとＶＣＯ３００で生成されたクロック１との位相を比較して、これら２つの信号の位相差を検出する。そして、検出した位相差をアナログ値とした位相差信号ＦＥＯ１をＬＰＦ２００に出力する。
ＬＰＦ２００は、位相差信号ＦＥＯ１の高周波成分を除去して平滑化した電圧制御信号をＶＣＯ３００に出力する。ＶＣＯ３００は、電圧制御信号に基づいて発振周波数を調整してクロックＣＬＫ１を生成する。すなわち、位相比較器１００において検出した入力データＤＩＮの変化点とクロックＣＬＫ１の立ち上がりとの位相差に基づいて発振周波数を調整することで、入力データＤＩＮとクロックＣＬＫ１の立ち上がりの位相を合わせこむ。ＶＣＯ３００は、生成したクロックＣＬＫ１を位相比較器１００とデータ識別器４００とに出力する。
データ識別器４００は、クロックＣＬＫ１の立下りで入力データＤＩＮが“１”であるのか“０”であるのかを識別する。そして、識別したデータを識別データとして出力する。位相比較器１００とデータ識別器４００とに入力される入力データＤＩＮ信号は同一信号であるので、電圧制御信号に基づいて発振周波数を調整して生成されたクロックＣＬＫ１の立下り位相は、データ識別器４００に入力される入力データＤＩＮのビット中央の位相と一致している。したがって、データ識別器４００は、第１６図（ａ）に示すように、クロックＣＬＫ１の立下りで入力データＤＩＮを識別すれば、入力データＤＩＮの最適識別点となるビット中央で入力データＤＩＮを識別することができる。
しかしながら、通信システムで扱う入力データはＮＲＺデータとは限らない。ここで、上記従来技術のクロックデータリカバリー回路の入力データにＲＺデータを入力したとする。第１７図のタイミングチャートを参照して、入力データＤＩＮにＲＺデータを入力した場合の位相比較器１００の動作を説明する。
第１７図のタイミングチャートにおいても、上述した入力データＤＩＮにＮＲＺデータを用いた場合と同様に、ＶＣＯ３００が生成したクロックＣＬＫ１の位相が入力データＤＩＮの位相よりも早くなっており、入力データＤＩＮにはＲＺデータで“１００１０１”が入力されているものとする。
入力データＤＩＮが“Ｌ”から“Ｈ”に変化すると、第１のサンプル・ホールド回路１１０は、クロックＣＬＫ１の電圧値のサンプリングを開始し、第２のサンプル・ホールド回路１２０は入力データＤＩＮの立ち上がりの瞬間のクロックＣＬＫ１の電圧値をホールドする。そして、入力データＤＩＮが“Ｈ”の期間、セレクタ１３０は、第２のサンプル・ホールド回路１２０の出力ＳＨＯ２を選択して、選択した第２のサンプル・ホールド回路１２０の出力ＳＨＯ２を位相差信号ＦＥＯ１として出力する。
入力データＤＩＮが“Ｈ”から“Ｌ”に変化すると、第１のサンプル・ホールド回路１１０は入力データＤＩＮの立下りの瞬間のクロックＣＬＫ１の電圧値をホールドし、第２のサンプル・ホールド回路１２０はクロックＣＬＫ１の電圧値のサンプリングを開始する。そして、入力データＤＩＮが“Ｌ”の期間、セレクタ１３０は、第１のサンプル・ホールド回路１１０の出力ＳＨＯ１を選択して、選択した第１のサンプル・ホールド回路１１０出力ＳＨＯ１を位相差信号ＦＥＯ１として出力する。
ＶＣＯ３００で生成されたクロックＣＬＫ１の位相が入力データＤＩＮの位相よりも早くなっているため、入力データＤＩＮが“Ｈ”から“Ｌ”に変化した場合、第１７図に示すように、入力データＤＩＮの立下りの瞬間のクロックＣＬＫ１は“Ｈ”のままである。そのため、第１のサンプル・ホールド回路１１０の出力ＳＨＯ１と第２のサンプル・ホールド回路１２０の出力ＳＨＯ２とが異なる値となる。
本来、入力データＤＩＮとクロックＣＬＫ１とが固定した位相関係にある場合には、位相比較器１００の出力である位相差信号ＦＥＯ１も固定されていなければならない。
しかしながら、上記従来技術のクロックデータリカバリー回路にＲＺデータを入力した場合、第１７図において一点鎖線で示した望まれる位相差信号ＦＥＯ１の値と実際にセレクタ１３０が出力する位相差信号ＦＥＯ１とにずれが生じてしまう。
また、ＶＣＯ３００で生成されたクロックＣＬＫ１の位相が入力データＤＩＮの位相よりも早くなっている場合、位相差信号ＦＥＯ１のずれは、入力データＤＩＮが“Ｌ”の期間継続する。すなわち、位相差信号ＦＥＯ１のずれの期間は、入力データＤＩＮに依存して変化する。
このように上記従来技術のクロックデータリカバリー回路にＲＺデータを入力した場合、データを識別するクロックを生成するための位相差信号にずれが生じるとともに、そのずれの期間が入力データに依存しているため、データを識別するクロックの位相が揺らいでしまい、入力データを正確に識別することができないという問題がある。
本発明は、上記に鑑みてなされたものであって、ＲＺデータの入力データを安定して識別することができるクロックデータリカバリー回路を提供することを目的としている。
本発明にかかるクロックデータリカバリー回路にあっては、電圧制御発振器が生成したクロックに基づいて入力データを識別するデータ識別器と、前記入力データを分周する分周器と、前記電圧制御発振器が生成したクロックと前記分周器において分周された入力データとの位相差を検出して、該検出した位相差を無くすための位相差信号を生成する位相比較器と、前記位相差信号の高周波成分を除去して平滑した電圧制御信号を出力するローパスフィルタと、前記電圧制御信号に基づいて発振周波数を調整して前記クロックを生成して、前記データ識別器と前記位相比較器とに出力する前記電圧制御発振器とを備え、前記電圧制御発振器が生成したクロックを所定の時間だけ遅延させた遅延クロックを生成する可変遅延器を前記電圧制御発振器と前記位相比較器との間にさらに備え、前記位相比較器は、前記遅延クロックと前記分周器において分周された入力データとの位相差を検出して前記位相差信号を生成し、前記入力データのデューティー比に基づいて前記電圧制御発振器が生成したクロックを遅延させる遅延時間を決定して、該決定した遅延時間を前記可変遅延器に出力するデューティー比検出器をさらに備えたことを特徴とする。
この発明によれば、分周した入力データと生成したクロックとの位相を比較して位相差を検出し、検出した位相差を無くすための位相差信号に基づいて発振周波数を調整して入力データの位相に合わせたクロックを生成し、生成したクロックに基づいて入力データを識別するようにしている。
本発明をより詳細に説術するために、添付の図面に従ってこれを説明する。
実施の形態１．
第１図〜第３図を用いて、この発明の実施の形態１を説明する。第１図は、この発明における実施の形態１のクロックデータリカバリー回路の構成を示すブロック図である。この発明における実施の形態１のクロックデータリカバリー回路は、位相比較器１と、ローパスフィルタ（以下ＬＰＦとする）２と、電圧制御発振器（以下ＶＣＯとする）３と、データ識別器４と、分周器５とを備えている。
分周器５は、たとえば、Ｔフリップフロップなどを用いて、入力データＲＺ−ＤＡＴＡの周波数を１／２に分周する。そして、分周入力データＲＺ−ＤＡＴＡ１を位相比較器１に出力する。具体的には、分周器５は、入力データＲＺ−ＤＡＴＡの立ち上がりを検出する毎に分周入力データＲＺ−ＤＡＴＡ１を反転して、位相比較器１に出力する。
位相比較器１は、分周入力データＲＺ−ＤＡＴＡ１とＶＣＯ３で生成されたクロックＣＬＫとの位相を比較して、これら２つの信号の位相差を検出する。そして、検出した位相差をアナログ値で示した位相差信号ＦＥＯをＬＰＦ２に出力する。ＬＰＦ２は、位相差信号ＦＥＯの高周波成分を除去して平坦化した電圧制御信号をＶＣＯ３に出力する。ＶＣＯ３は、電圧制御信号に基づいて発振周波数を調整してクロックＣＬＫを生成し、生成したクロックＣＬＫを位相比較器１とデータ識別器４とに出力する。データ識別器４は、ＶＣＯ３で生成されたクロックＣＬＫに基づいて入力データＲＺ−ＤＡＴＡが“０”であるのか“１”であるのかを識別する。
第２図は、第１図に示したＶＣＯ３の構成を示すブロック図である。位相比較器１は、第１のサンプル・ホールド回路１１と、第２のサンプル・ホールド回路１２と、セレクタ１３とを備えている。
第１のサンプル・ホールド回路１１は、分周入力データＲＺ−ＤＡＴＡ１が“Ｈ”の期間クロックＣＬＫの電圧値をサンプリングし、分周入力データＲＺ−ＤＡＴＡ１の立下りでクロックＣＬＫの電圧値をホールドする。
第２のサンプル・ホールド回路１２は、分周入力データＲＺ−ＤＡＴＡ１が“Ｌ”の期間クロックＣＬＫの電圧値をサンプリングし、分周入力データＲＺ−ＤＡＴＡ１の立ち上がりでクロックＣＬＫの電圧値をホールドする。
セレクタ１３は、分周入力データＲＺ−ＤＡＴＡ１が“Ｈ”の場合には第２のサンプル・ホールド回路１２の出力ＳＨ２を、分周入力データＲＺ−ＤＡＴＡ１が“Ｌ”の場合には第１のサンプル・ホールド回路１１の出力ＳＨ１を選択し、選択した信号を位相差信号ＦＥＯとして出力する。
つぎに、この発明における実施の形態１のクロックデータリカバリー回路の動作を説明する。まず、第３図のタイミングチャートを参照して、分周器５および位相比較器１の動作を説明する。第３図のタイミングチャートは、ＶＣＯ３で生成されたクロックＣＬＫの位相が入力データＲＺ−ＤＡＴＡの位相よりも早い場合を示しており、入力データＲＺ−ＤＡＴＡは、ＲＺ信号で“Ｈ”、“Ｌ”、“Ｌ”、“Ｈ”、“Ｌ”、“Ｈ”、すなわち“１”、“０”、“０”、“１”、“０”、“１”の順に入力されている。
入力データＲＺ−ＤＡＴＡが“Ｌ”から“Ｈ”に変化すると、分周器５は、入力データＲＺ−ＤＡＴＡの立ち上がりを検出して、分周入力データＲＺ−ＤＡＴＡ１を反転する。すなわち、分周器５は、入力データＲＺ−ＤＡＴＡの立ち上がり毎に、分周入力データＲＺ−ＤＡＴＡ１を“Ｌ”から“Ｈ”、または“Ｈ”から“Ｌ”にする。
分周入力データＲＺ−ＤＡＴＡ１が“Ｌ”から“Ｈ”に変化した場合、第１のサンプル・ホールド回路１１は、クロックＣＬＫの電圧値のサンプリングを開始する。また、第２のサンプル・ホールド回路１２は、分周入力データＲＺ−ＤＡＴＡ１の立ち上がりの瞬間のクロックＣＬＫの電圧値をホールドする。そして、分周入力データＲＺ−ＤＡＴＡ１が“Ｈ”の期間、セレクタ１３は、第２のサンプル・ホールド回路１２の出力ＳＨ２を選択して、選択した第２のサンプル・ホールド回路１２の出力ＳＨ２を位相差信号ＦＥＯとして出力する。
分周入力データＲＺ−ＤＡＴＡ１が“Ｈ”から“Ｌ”に変化した場合、第１のサンプル・ホールド回路１１は、分周入力データＲＺ−ＤＡＴＡ１の立下がりの瞬間のクロックＣＬＫの電圧値をホールドする。また、第２のサンプル・ホールド回路１２は、クロックＣＬＫの電圧値のサンプリングを開始する。そして、分周入力データＲＺ−ＤＡＴＡ１が“Ｌ”の期間、セレクタ１３は、第１のサンプル・ホールド回路１１の出力ＳＨ１を選択して、位相差信号ＦＥＯとして出力する。
このように位相比較器１は、入力データＲＺ−ＤＡＴＡが“Ｈ”になるごとに、第１のサンプル・ホールド回路１１の出力ＳＨ１と第２のサンプル・ホールド回路１２の出力ＳＨ２とを切り替えて、位相差信号ＦＥＯを出力する。すなわち、入力データＲＺ−ＤＡＴＡに“Ｈ”が入力された時の入力データＲＺ−ＤＡＴＡの立ち上がりとクロックＣＬＫの立ち上がりとの位相差を検出して、検出した位相差の情報をアナログ値で示した位相差信号ＦＥＯを出力する。
つぎに、クロックデータリカバリー回路の動作を説明する。分周器５は、入力データＲＺ−ＤＡＴＡの立ち上がりを検出して、分周入力データＲＺ−ＤＡＴＡ１を反転する。位相比較器１は、分周入力データＲＺ−ＤＡＴＡ１とＶＣＯ３で生成されたクロックＣＬＫとの位相を比較して、分周入力データＲＺ−ＤＡＴＡ１とＶＣＯ３で生成されたクロックＣＬＫの位相差を検出する。そして、検出した位相差をアナログ値で示した位相差信号ＦＥＯをＬＰＦ２に出力する。ＬＰＦ２は、位相差信号ＦＥＯの高周波成分を除去して平滑化した電圧制御信号をＶＣＯ３に出力する。
ＶＣＯ３は、電圧制御信号に基づいて発振周波数を調整してクロックＣＬＫを生成する。すなわち、位相比較器１において検出した入力データＲＺ−ＤＡＴＡの立ち上がりとクロックＣＬＫの立ち上がりとの位相差に基づいて発振周波数を調整することで、入力データＲＺ−ＤＡＴＡの立ち上がりとクロックＣＬＫの立ち上がりの位相を合わせこむ。ＶＣＯ３は、生成したクロックＣＬＫを位相比較器１とデータ識別器４とに出力する。
データ識別器４は、クロックＣＬＫの立下りで入力データＲＺ−ＤＡＴＡが“１”であるのか“０”であるのかを識別する。そして、識別したデータを識別データとして出力する。位相比較器１に入力される分周入力データＲＺ−ＤＡＴＡ１は、分周器５において入力データＲＺ−ＤＡＴＡの立ち上がりに同期して分周されている。したがって、第１６図（ｂ）に示すように、クロックＣＬＫの立下りで入力データＲＺ−ＤＡＴＡを識別すれば、入力データＲＺ−ＤＡＴＡを識別することができる。
このようにこの実施の形態１では、入力データを分周した分周入力データと生成したクロックとの位相を比較して位相差を検出し、検出した位相差を無くすための位相差信号に基づいて発振周波数を調整して入力データの位相に合わせたクロックを生成し、生成したクロックに基づいて入力データを識別するようにしているため、入力データをＲＺデータで入力した場合において、位相差信号のずれを抑制することができ、入力データに依存した位相揺らぎのないクロックを用いて入力データを識別することができる。
実施の形態２．
第４図および第５図を用いて、この発明の実施の形態２を説明する。実施の形態１では、入力データを分周した分周入力データの変化点にＶＣＯが生成するクロックの立ち上がりエッジを合わせるようにしたため、位相揺らぎのないクロックを用いて入力データを識別するようにした。しかしながら、第１６図（ｂ）に示したように、データを識別するクロックの立下りは、入力データの最適識別点とはずれているため、入力データのデューティー比の変動によっては、データを正しく識別することができない場合がある。
このような問題を改善するために、この実施の形態２では、ＶＣＯが生成するクロックの位相を調整して、クロックの立下りを入力データの最適識別点に合わせるものである。
第４図は、この発明における実施の形態２のクロックデータリカバリー回路の構成を示すブロック図である。この発明における実施の形態２のクロックデータリカバリー回路は、実施の形態１のクロックデータリカバリー回路のＶＣＯ３と位相比較器１との間に、可変遅延器６が追加されている。第１図に示した実施の形態１のクロックデータリカバリー回路と同じ機能を持つ構成部分には同一符号を付し、重複する説明は省略する。
可変遅延器６は、調整端子から入力される調整信号に基づいて、ＶＣＯ３から入力されるクロックＣＬＫを遅延させた遅延クロックＣＬＫＤを位相比較器１に出力する。
位相比較器１は、分周器５において分周された入力データＲＺ−ＤＡＴＡの立ち上がりに同期した分周入力データＲＺ−ＤＡＴＡ１と入力されたクロックの立ち上がりの位相差を検出する。したがって、第１６図（ｃ）に示すように、ＶＣＯ３が生成するクロックＣＬＫの立下りを入力データＲＺ−ＤＡＴＡの最適識別点（入力データＲＺ−ＤＡＴＡのビット幅の中央）に調整するためには位相比較器１に入力するクロックを調整する必要がある。
ここで、入力データＲＺ−ＤＡＴＡと可変遅延器６が出力する遅延クロックＣＬＫＤの位相はロック状態（位相が合っている）ものとする。第５図に示すように、入力データＲＺ−ＤＡＴＡのビット幅をＷ、クロックＣＬＫの周期をＴとすると、クロックＣＬＫの立下りが入力データＲＺ−ＤＡＴＡの最適識別点と一致させるために必要なクロックＣＬＫに対する遅延クロックＣＬＫＤの遅延量ｄｅｌａｙは、
ｄｅｌａｙ＝Ｔ／２−Ｗ／２
で表される。したがって、可変遅延器６は、ＶＣＯ３で生成されたクロックＣＬＫを、Ｔ／２−Ｗ／２だけ遅延させた遅延クロックＣＬＫＤを位相比較器１に出力すればよい。したがって、可変遅延器６の調整端子にＶＣＯ３で生成されたクロックＣＬＫを、Ｔ／２−Ｗ／２だけ遅延させるような調整信号を入力する。
つぎに、この発明における実施の形態２のクロックデータリカバリー回路の動作を説明する。可変遅延器６は、調整端子から入力される調整信号に基づいてＶＣＯ３で生成されたクロックＣＬＫを遅延させた遅延クロックＣＬＫＤを位相比較器１に出力する。位相比較器１は、分周器５において分周された入力データＲＺ−ＤＡＴＡの立ち上がりに同期した分周入力データＲＺ−ＤＡＴＡ１と遅延クロックＣＬＫＤとの位相を比較して、分周入力データＲＺ−ＤＡＴＡ１とＶＣＯ３で生成されたクロックＣＬＫの位相差を検出する。そして、検出した位相差をアナログ値で示した位相差信号ＦＥＯをＬＰＦ２に出力する。ＬＰＦ２は、位相差信号ＦＥＯの高周波成分を除去して平滑化した電圧制御信号をＶＣＯ３に出力する。ＶＣＯ３は、電圧制御信号に基づいて発振周波数を調整してクロックＣＬＫを生成して、生成したクロックＣＬＫを可変遅延器６とデータ識別器４とに出力する。データ識別器４は、クロックＣＬＫの立下りで入力データＲＺ−ＤＡＴＡが“１” であるのか“０”であるのかを識別する。そして、識別したデータを識別データとして出力する。
このようにこの実施の形態２では、可変遅延器は、外部から入力される調整時間だけＶＣＯが生成したクロックを遅延させた遅延クロックを生成し、位相比較器は、遅延クロックと入力データを分周した分周入力データとの位相を比較するようにしたため、入力データのデューティー比に応じた最適識別点にＶＣＯが生成するクロックの立下りを合わせることができる。
実施の形態３．
第６図および第７図を用いて、この発明の実施の形態３を説明する。実施の形態２では、位相比較器において位相を比較する分周入力データを基準としてクロックを遅延させることで、ＶＣＯが生成するクロックの立下りを入力データの最適識別点に合わせるようにした。この実施の形態３では、位相比較器に入力するクロックを基準として分周入力データを遅延させることで、ＶＣＯが生成するクロックの立下りを入力データの最適識別点に合わせるものである。
第６図は、この発明における実施の形態３のクロックデータリカバリー回路の構成を示すブロック図である。この発明における実施の形態３のクロックデータリカバリー回路は、第１図に示した実施の形態１のクロックデータリカバリー回路の分周器５と位相比較器１との間に、可変遅延器６ａが追加されている。第１図に示した実施の形態１のクロックデータリカバリー回路と同じ機能を持つ構成部分には同一符号を付し、重複する説明は省略する。
可変遅延器６ａは、調整端子から入力される調整信号に基づいて分周器５から入力された分周入力データＲＺ−ＤＡＴＡ１を遅延させた遅延分周入力データＲＺ−ＤＡＴＡ２を位相比較器１に出力する。
ここで、ＶＣＯ３が生成するクロックＣＬＫと可変遅延器６ａが出力する遅延分周入力データＲＺ−ＤＡＴＡ２の位相はロック状態であるものとする。第７図に示すように、入力データＲＺ−ＤＡＴＡのビット幅をＷ、クロックＣＬＫの周期をＴとすると、クロックＣＬＫの立下りを入力データＲＺ−ＤＡＴＡの最適識別点と一致させるために必要な分周入力データＲＺ−ＤＡＴＡ１に対する遅延分周入力データＲＺ−ＤＡＴＡ２の遅延量ｄｅｌａｙは、
ｄｅｌａｙ＝Ｔ／２＋Ｗ／２
で表される。したがって、可変遅延器６ａは、分周器５で分周された分周入力データＲＺ−ＤＡＴＡ１を、Ｔ／２＋Ｗ／２だけ遅延させた遅延分周入力データＲＺ−ＤＡＴＡ２を位相比較器１に出力すればよい。したがって、可変遅延器６ａの調整端子に分周器５で分周された分周入力データＲＺ−ＤＡＴＡ１を、Ｔ／２＋Ｗ／２だけ遅延させるような調整信号を入力する。
つぎに、この発明における実施の形態３のクロックデータリカバリー回路の動作を説明する。分周器５は、入力データＲＺ−ＤＡＴＡの立ち上がりを検出して、分周入力データＲＺ−ＤＡＴＡ１を反転する。可変遅延器６ａは、調整端子から入力される調整信号に基づいて、分周入力データＲＺ−ＤＡＴＡ１を遅延させた遅延分周入力データＲＺ−ＤＡＴＡ２を位相比較器１に出力する。位相比較器１は、遅延分周入力データＲＺ−ＤＡＴＡ２の変化点において遅延分周入力データＲＺ−ＤＡＴＡ２とＶＣＯ３で生成されたクロックＣＬＫの位相差を検出する。そして、検出した位相差をアナログ値で示した位相差信号ＦＥＯをＬＰＦ２に出力する。ＬＰＦ２は、位相差信号ＦＥＯの高周波成分を除去して平滑化した電圧制御信号をＶＣＯ３に出力する。ＶＣＯ３は、電圧制御信号に基づいて発振周波数を調整してクロックＣＬＫを生成して、生成したクロックＣＬＫをデータ識別器４に出力する。データ識別器４は、クロックＣＬＫの立下りで入力データＲＺ−ＤＡＴＡが“１”であるのか“０”であるのかを識別する。そして、識別したデータを識別データとして出力する。
このようにこの実施の形態３では、可変遅延器は、外部から入力される調整時間だけ入力データを分周した分周入力データを遅延させた遅延分周入力データを生成し、位相比較器は、ＶＣＯが生成したクロックと遅延分周入力データとの位相を比較するようにしたため、入力データのデューティー比に応じた最適識別点にＶＣＯが生成するクロックの立下りを合わせることができる。
実施の形態４．
第８図および第９図を用いて、この発明の実施の形態４を説明する。実施の形態３および実施の形態４では、位相比較器１の入力の一方を基準として、もう一方を遅延させることでデータを識別するクロックの立下りを入力データの最適識別点に調整するようにした。この実施の形態４では、識別される入力データを遅延させることでデータを識別するクロックの立下りを最適識別点に調整するようにしたものである。
第８図は、この発明における実施の形態４のクロックデータリカバリー回路の構成を示すブロック図である。この発明における実施の形態４のクロックデータリカバリー回路は、実施の形態１のクロックデータリカバリー回路のデータ識別器４の前段に、可変遅延器６ｂが追加されている。第１図に示した実施の形態１のクロックデータリカバリー回路と同じ機能を持つ構成部分には同一符号を付し、重複する説明は省略する。
可変遅延器６ｂは、調整端子から入力される調整信号に基づいて入力データＲＺ−ＤＡＴＡを遅延させた遅延入力データＲＺ−ＤＡＴＡ３をデータ識別器４に出力する。
ここで、位相比較器１に入力される入力データＲＺ−ＤＡＴＡとＶＣＯ３が生成したクロックＣＬＫの位相はロック状態であるものとする。第９図に示すように、入力データＲＺ−ＤＡＴＡのビット幅をＷとすると、クロックＣＬＫの立下りが入力データＲＺ−ＤＡＴＡの最適識別点と一致させるために必要な分周入力データＲＺ−ＤＡＴＡ１に対する遅延分周入力データＲＺ−ＤＡＴＡ２の遅延量ｄｅｌａｙは、
ｄｅｌａｙ＝Ｗ／２
で表される。したがって、可変遅延器６ｂは、入力データＲＺ−ＤＡＴＡを、ＴＷ／２だけ遅延させた遅延入力データＲＺ−ＤＡＴＡ３をデータ識別器４に出力すればよい。したがって、可変遅延器６ｂの調整端子に分周器５で分周された入力データＲＺ−ＤＡＴＡを、Ｗ／２だけ遅延させるような調整信号を入力する。
つぎに、この発明における実施の形態４のクロックデータリカバリー回路の動作を説明する。分周器５は、入力データＲＺ−ＤＡＴＡの立ち上がりを検出して、分周入力データＲＺ−ＤＡＴＡ１を反転する。位相比較器１は、分周入力データＲＺ−ＤＡＴＡ１の変化点において分周入力データＲＺ−ＤＡＴＡ１とＶＣＯ３で生成されたクロックＣＬＫの位相差を検出する。そして、検出した位相差をアナログ値で示した位相差信号ＦＥＯをＬＰＦ２に出力する。ＬＰＦ２は、位相差信号ＦＥＯの高周波成分を除去して平滑化した電圧制御信号をＶＣＯ３に出力する。ＶＣＯ３は、電圧制御信号に基づいて発振周波数を調整してクロックＣＬＫを生成して、生成したクロックＣＬＫをデータ識別器４に出力する。
可変遅延器６ｂは、調整端子から入力される調整信号に基づいて、入力データＲＺ−ＤＡＴＡを遅延させた遅延入力データＲＺ−ＤＡＴＡ３をデータ識別器４に出力する。データ識別器４は、クロックＣＬＫの立下りで入力データＲＺ−ＤＡＴＡが“１” であるのか“０”であるのかを識別する。そして、識別したデータを識別データとして出力する。
このようにこの実施の形態４では、可変遅延器は、外部から入力される調整時間だけ入力データを遅延させた遅延入力データを生成し、データ識別器は、ＶＣＯで生成したクロックの立下りで遅延入力データを識別するようにしたため、入力データのデューティー比に応じた最適識別点にＶＣＯが生成するクロックの立下りを合わせることができる。
実施の形態５．
第１０図を用いて、この発明の実施の形態５を説明する。実施の形態２では、可変遅延器おいてＶＣＯが生成したクロックを遅延させる遅延量を外部から入力するようにしていた。この実施の形態５では、可変遅延器に入力する遅延量をクロックデータリカバリー回路内で生成するものである。
第１０図は、この発明における実施の形態５のクロックデータリカバリー回路の構成を示すブロック図である。この発明における実施の形態５のクロックデータリカバリー回路は、実施の形態３のクロックデータリカバリー回路にデューティー比検出器７が追加されている。第４図に示した実施の形態３のクロックデータリカバリー回路と同じ機能を持つ構成部分には同一符号を付し、重複する説明は省略する。
デューティー比検出器７は、入力データＲＺ−ＤＡＴＡのデューティー比、すなわち、ビット幅を検出する。そして、可変遅延器６においてクロックＣＬＫを遅延させる遅延量を算出して、算出した遅延量を可変遅延器６の調整端子に出力する。
実施の形態２で説明したように、入力データＲＺ−ＤＡＴＡのビット幅をＷ、クロックＣＬＫの周期をＴとすると、可変遅延器６に与える遅延量は、「Ｔ／２＋Ｗ／２」である。したがって、デューティー比検出器７は、検出した入力データＲＺ−ＤＡＴＡのビット幅に基づいて、Ｔ／２＋Ｗ／２の遅延量を算出して、可変遅延器６に出力する。
実施の形態５のクロックデータリカバリー回路の動作については、実施の形態３において可変遅延器６に外部から入力されていた調整信号を、デューティー比検出器７が算出する以外同様となるので、ここではその説明を省略する。
このようにこの実施の形態５では、デューティー比検出器が、入力データのビット幅を検出して、ＶＣＯが生成するクロックの立下りを入力データの最適識別点に合わせるための遅延量を算出するようにしているため、外部で遅延量を設定することなく、入力データのデューティー比に応じた最適識別点にＶＣＯが生成するクロックの立下りを合わせることができる。
なお、第６図に示した実施の形態３のクロックデータリカバリー回路にデューティー比検出器を備え、デューティー比検出器が、入力データビット幅を検出して分周入力データをＴ／２＋Ｗ／２だけ遅延させる遅延値を算出し、算出した遅延値を可変遅延器６ａの調整端子に出力するようにしても、外部で遅延量を設定することなく、入力データのデューティー比に応じた最適識別点にＶＣＯが生成するクロックの立下りを合わせることができる。
また、第８図にしめした実施の形態４のクロックデータリカバリー回路にデューティー比検出器を備え、デューティー比検出器が、入力データＲＺ−ＤＡＴＡビット幅を検出して入力データＲＺ−ＤＡＴＡをＷ／２だけ遅延させる遅延値を算出し、算出した遅延値を可変遅延器６ｂの調整端子に出力するようにしても、外部で遅延量を設定することなく、入力データのデューティー比に応じた最適識別点にＶＣＯが生成するクロックの立下りを合わせることができる。
実施の形態６．
第１１図および第１２図を用いて、この発明の実施の形態６を説明する。第１１図は、この発明における実施の形態６のクロックデータリカバリー回路の構成を示すブロック図である。この発明における実施の形態６のクロックデータリカバリー回路は、分周器８５、位相比較器８１、ＬＰＦ８２およびＶＣＯ８３を有する第１のクロック生成回路８と、分周器９５、位相比較器９１、ＬＰＦ９２およびＶＣＯ９３を有する第２のクロック生成回路９と、位相合成器１０と、データ識別器４とで構成される。
第１のクロック生成回路８は、入力データＲＺ−ＤＡＴＡの立ち上がりエッジと位相が一致するクロックＣＬＫＲを生成する。
分周器８５は、たとえば、Ｔフリップフロップなどを用いて、入力データＲＺ−ＤＡＴＡの立ち上がりを検出する毎に分周入力データＲＺ−ＤＡＴＡＲを反転して、位相比較器８１に出力する。
位相比較器８１は、分周入力データＲＺ−ＤＡＴＡＲとＶＣＯ８３で生成されたクロックＣＬＫＲとの位相を比較して、これら２つの信号の位相差を検出する。そして、検出した位相差をアナログ値で示した位相差信号ＦＥＯＲをＬＰＦ８２に出力する。なお、位相比較器９１の構成については、第２図に示した実施の形態１の位相比較器１と同様となるので、ここではその説明を省略する。
ＬＰＦ８２は、位相差信号ＦＥＯＲの高周波成分を除去して平坦化した電圧制御信号をＶＣＯ８３に出力する。ＶＣＯ８３は、電圧制御信号に基づいて発振周波数を調整してクロックＣＬＫＲを生成し、生成したクロックＣＬＫＲを位相比較器８１と位相合成器１０とに出力する。
第２のクロック生成回路９は、入力データＲＺ−ＤＡＴＡの立下りエッジと位相が一致するクロックＣＬＫＲを生成する。
分周器９５は、たとえば、Ｔフリップフロップなどを用いて、入力データＲＺ−ＤＡＴＡの立下りを検出する毎に分周入力データＲＺ−ＤＡＴＡＦを反転して、位相比較器９１に出力する。
位相比較器９１は、分周入力データＲＺ−ＤＡＴＡＦとＶＣＯ９３で生成されたクロックＣＬＫＦとの位相を比較して、これら２つの信号の位相差を検出する。そして、検出した位相差をアナログ値で示した位相差信号ＦＥＯＦをＬＰＦ９２に出力する。なお、位相比較器９１の構成については、第２図に示した実施の形態１の位相比較器１と同様となるので、ここではその説明を省略する。
ＬＰＦ９２は、位相差信号ＦＥＯＲの高周波成分を除去して平坦化した電圧制御信号をＶＣＯ９３に出力する。ＶＣＯ９３は、電圧制御信号に基づいて発振周波数を調整してクロックＣＬＫＦを生成し、生成したクロックＣＬＫＲを位相比較器９１と位相合成器１０とに出力する。
位相合成器１０は、第１のクロック生成回路８で生成したクロックＣＬＫＲと第２のクロック生成回路９で生成したクロックＣＬＫＦとを合成する。そして、合成したクロックを反転させたクロックＣＬＫＭをデータ識別器４に出力する。
データ識別器４は、位相合成器１０で合成されたクロックＣＬＫＭに基づいて入力データＲＺ−ＤＡＴＡが“０”であるのか“１”であるのかを識別する。
つぎに、第１２図のタイミングチャートを参照して、この実施の形態６のクロックデータリカバリー回路の動作を説明する。なお、第１のクロック生成回路８が入力データＲＺ−ＤＡＴＡの立ち上がりと位相の一致するクロックＣＬＫＲを生成する動作、および第２のクロック生成回路９が入力データＲＺ−ＤＡＴＡの立下りと位相の一致するクロックＣＬＫＦを生成する動作については、実施の形態１の分周器５、位相比較器１、ＬＰＦ２およびＶＣＯ３でクロックＣＬＫを生成する動作と同様となるので、ここではその説明を省略する。
ここで、第１のクロック生成回路８と第２のクロック生成回路９はロック状態であるものとする。すなわち、位相比較器８１に入力される分周器８５の出力である分周入力データＲＺ−ＤＡＴＡＲの立ち上がりおよび立下りと、ＶＣＯ８１で生成されるクロックＣＬＫＲの立ち上がりとが一致しており、位相比較器９１に入力される分周器９５の出力である分周入力データＲＺ−ＤＡＴＡＦの立ち上がりおよび立下りと、ＶＣＯ９１で生成されるクロックＣＬＫＦの立ち上がりとが一致しているものとする。
第１２図に示すように、第１のクロック生成回路８の分周器８５は、入力データＲＺ−ＤＡＴＡの立ち上がりを検出して出力である分周入力データＲＺ−ＤＡＴＡＲを反転し、第２のクロック生成回路９の分周器９５は、入力データＲＺ−ＤＡＴＡの立下りを検出して出力である分周入力データＲＺ−ＤＡＴＡＦを反転する。すなわち、第２のクロック生成回路９の分周入力データＲＺ−ＤＡＴＡＦは、第１のクロック生成回路９の分周入力データＲＺ−ＤＡＴＡＲに対して、入力データＲＺ−ＤＡＴＡのビット幅分の遅延している。
第１のクロック生成回路８と第２のクロック生成回路９はともにロック状態であるので、第２のクロック生成回路９で生成されたクロックＣＬＫＦは、第１のクロック生成回路で生成されたクロックＣＬＫＲに対して入力データＲＺ−ＤＡＴＡのビット幅分の遅延している。位相合成器１０は、これら２つのクロックＣＬＫＲとクロックＣＬＫＦを合成する。そして、合成したクロックを反転させたクロックＣＬＫＭをデータ識別器４に出力する。すなわち、位相合成器１０は、入力データＲＺ−ＤＡＴＡの立ち上がりとクロックの立ち上がりが一致しているクロックＣＬＫＲと、入力データＲＺ−ＤＡＴＡの立下りとクロックの立下りが一致しているクロックＣＬＫＦとを合成し、さらに反転することで、入力データＲＺ−ＤＡＴＡの最適識別点にクロックの立下りをあわせこんだクロックＣＬＫＭを生成する。
データ識別器４は、クロックＣＬＫＭの立下りで入力データＲＺ−ＤＡＴＡが“１” であるのか“０”であるのかを識別する。そして、識別したデータを識別データとして出力する。
このようにこの実施の形態６では、第１のクロック生成回路は、第１のクロック生成回路内の分周器が入力データの立ち上がりでデータを反転させて生成した分周入力データの変化点に位相を合わせた第１のクロックを生成し、第２のクロック生成回路は、第２のクロック生成回路内の分周器が入力データの立下りでデータを反転させて生成した分周入力データの変化点に位相を合わせた第２のクロックを生成し、位相合成器が、第１のクロックと第２のクロックを合成したクロックを反転させデータを識別するためのクロックを生成するようにしているため、常に入力データのデューティー比に応じた最適識別点でデータを識別することができる。
以上のように、本発明にかかるクロックデータリカバリー回路は、入力データを識別するためのクロックを入力データから生成する必要のある通信システムに有用であり、特に、入力データにＲＺデータを用いる通信システムに適している。
第１図は、この発明における実施の形態１のクロックデータリカバリー回路の構成を示すブロック図である。 第２図は、第１図に示した位相比較器の構成を示すブロック図である。 第３図は、この発明における実施の形態１のクロックデータリカバリー回路の動作を説明するためのタイミングチャートである。 第４図は、この発明における実施の形態２のクロックデータリカバリー回路の構成を示すブロック図である。 第５図は、この発明における実施の形態２のデータリカバリー回路の動作を説明するためのタイミングチャートである。 第６図は、この発明における実施の形態３のクロックデータリカバリー回路の構成を示す図である。 第７図は、この発明における実施の形態３のクロックデータリカバリー回路の動作を説明するためのタイミングチャートである。 第８図は、この発明における実施の形態４のクロックデータリカバリー回路の構成を示すブロック図である。 第９図は、この発明における実施の形態４のデータリカバリー回路の動作を説明するためのタイミングチャートである。 第１０図は、この発明における実施の形態５のデータリカバリー回路の構成を示すブロック図である。 第１１図は、この発明における実施の形態６のクロックデータリカバリー回路の構成を示すブロック図である。 第１２図は、この発明における実施の形態６のクロックデータリカバリー回路の動作を説明するためのタイミングチャートである。 第１３図は、従来のクロックデータリカバリー回路の構成を示すブロック図である。 第１４図は、第１３図に示した位相比較器の構成を示すブロック図である。 第１５図は、従来のクロックデータリカバリー回路の動作を説明するためのタイミングチャートである。 第１６図は、データとクロックの位相関係を示す図である。 第１７図は、従来のクロックデータリカバリー回路の動作を説明するためのタイミングチャートである。
符号の説明
１ 位相比較器
２ ＬＰＦ
３ ＶＣＯ
４ データ識別器
５ 分周器
６ 可変遅延器
７ デューティー比検出器

Claims (4)

  1. 電圧制御発振器が生成したクロックに基づいて入力データを識別するデータ識別器と、
    前記入力データを分周する分周器と、
    前記電圧制御発振器が生成したクロックと前記分周器において分周された入力データとの位相差を検出して、該検出した位相差を無くすための位相差信号を生成する位相比較器と、
    前記位相差信号の高周波成分を除去して平滑した電圧制御信号を出力するローパスフィルタと、
    前記電圧制御信号に基づいて発振周波数を調整して前記クロックを生成して、前記データ識別器と前記位相比較器とに出力する前記電圧制御発振器と、
    を備え、
    前記電圧制御発振器が生成したクロックを所定の時間だけ遅延させた遅延クロックを生成する可変遅延器を前記電圧制御発振器と前記位相比較器との間にさらに備え、
    前記位相比較器は、前記遅延クロックと前記分周器において分周された入力データとの位相差を検出して前記位相差信号を生成し、
    前記入力データのデューティー比に基づいて前記電圧制御発振器が生成したクロックを遅延させる遅延時間を決定して、該決定した遅延時間を前記可変遅延器に出力するデューティー比検出器をさらに備えたことを特徴とするクロックデータリカバリー回路。
  2. 電圧制御発振器が生成したクロックに基づいて入力データを識別するデータ識別器と、
    前記入力データを分周する分周器と、
    前記電圧制御発振器が生成したクロックと前記分周器において分周された入力データとの位相差を検出して、該検出した位相差を無くすための位相差信号を生成する位相比較器と、
    前記位相差信号の高周波成分を除去して平滑した電圧制御信号を出力するローパスフィルタと、
    前記電圧制御信号に基づいて発振周波数を調整して前記クロックを生成して、前記データ識別器と前記位相比較器とに出力する前記電圧制御発振器と、
    を備え、
    前記分周器において分周された入力データを所定の時間だけ遅延させた遅延分周入力データを生成する可変遅延器を前記分周器と前記位相比較器との間にさらに備え、
    前記位相比較器は、前記電圧制御発振器が生成したクロックと前記遅延分周入力データとの位相差を検出して前記位相差信号を生成し、
    前記入力データのデューティー比に基づいて前記分周器において分周された入力データを遅延させる遅延時間を決定して、該決定した遅延時間を前記可変遅延器に出力するデューティー比検出器をさらに備えたことを特徴とするクロックデータリカバリー回路。
  3. 電圧制御発振器が生成したクロックに基づいて入力データを識別するデータ識別器と、
    前記入力データを分周する分周器と、
    前記電圧制御発振器が生成したクロックと前記分周器において分周された入力データとの位相差を検出して、該検出した位相差を無くすための位相差信号を生成する位相比較器と、
    前記位相差信号の高周波成分を除去して平滑した電圧制御信号を出力するローパスフィルタと、
    前記電圧制御信号に基づいて発振周波数を調整して前記クロックを生成して、前記データ識別器と前記位相比較器とに出力する前記電圧制御発振器と、
    を備え、
    前記入力データを所定の時間だけ遅延させた遅延入力データを生成する可変遅延器を前記データ識別器の前段にさらに備え、
    前記データ識別器は、前記電圧制御発振器が生成したクロックに基づいて前記遅延入力データを識別し、
    前記入力データのデューティー比に基づいて前記入力データを遅延させる遅延時間を決定して、該決定した遅延時間を前記可変遅延器に出力するデューティー比検出器をさらに備えたことを特徴とするクロックデータリカバリー回路。
  4. 入力データの立ち上がりに同期した第１のクロックを生成する第１のクロック生成回路と、
    前記入力データの立下りに同期した第２のクロックを生成する第２のクロック生成回路と、
    前記第１のクロックと前記第２のクロックとを合成して、該第１のクロックと該第２のクロックとの中間位相のクロックをデータ識別器に出力する位相合成器と、
    前記中間位相のクロックに基づいて前記入力データを識別するデータ識別器と、
    を備え、
    前記第１のクロック生成回路は、
    前記入力データの立ち上がりで該入力データを分周する第１の分周器と、
    前記第１のクロックと前記第１の分周器において分周された入力データとの位相差を検出して、該検出した位相差を無くすための第１の位相差信号を生成する第１の位相比較器と、
    前記第１の位相差信号の高周波成分を除去して平滑した第１の電圧制御信号を出力する第１のローパスフィルタと、
    前記第１の電圧制御信号に基づいて発振周波数を調整して前記第１のクロックを生成して、前記位相合成器と前記第１の位相比較器とに出力する第１の電圧制御発振器と、
    を備え、
    前記第２のクロック生成回路は、
    前記入力データの立下りで該入力データを分周する第２の分周器と、
    前記第２のクロックと前記第２の分周器において分周された入力データとの位相差を検出して、該検出した位相差を無くすための第２の位相差信号を生成する第２の位相比較器と、
    前記第２の位相差信号の高周波成分を除去して平滑した第２の電圧制御信号を出力する第２のローパスフィルタと、
    前記第２の電圧制御信号に基づいて発振周波数を調整して前記第２のクロックを生成して、前記位相合成器と前記第２の位相比較器とに出力する第２の電圧制御発振器と、
    を備えたことを特徴とするクロックデータリカバリー回路。
JP2004571325A 2003-05-01 2003-05-01 クロックデータリカバリー回路 Expired - Fee Related JP4163180B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/005584 WO2004098120A1 (ja) 2003-05-01 2003-05-01 クロックデータリカバリー回路

Publications (2)

Publication Number Publication Date
JPWO2004098120A1 JPWO2004098120A1 (ja) 2006-07-13
JP4163180B2 true JP4163180B2 (ja) 2008-10-08

Family

ID=33398156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004571325A Expired - Fee Related JP4163180B2 (ja) 2003-05-01 2003-05-01 クロックデータリカバリー回路

Country Status (5)

Country Link
US (1) US7489757B2 (ja)
EP (1) EP1619819A4 (ja)
JP (1) JP4163180B2 (ja)
CN (1) CN100521597C (ja)
WO (1) WO2004098120A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006028695A2 (en) * 2004-09-07 2006-03-16 Magiq Technologies, Inc. Systems and methods for multiplexing qkd channels
US7436921B1 (en) * 2004-11-05 2008-10-14 Rockwell Collins, Inc. Frequency sampling phase detector
DE102005018950B4 (de) * 2004-12-01 2011-04-14 Wired Connections LLC, Wilmington Vorrichtung und Verfahren zur Phasensynchronisation mit Hilfe eines Mikrocontrollers
FR2880482B1 (fr) * 2004-12-30 2007-04-27 Cit Alcatel Dispositif de conversion d'un signal transmis en un signal numerique
JP4418954B2 (ja) * 2005-05-27 2010-02-24 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー データ・パターン発生装置
US7873133B2 (en) * 2005-06-30 2011-01-18 Infinera Corporation Recovery of client clock without jitter
US7593497B2 (en) * 2005-10-31 2009-09-22 Teradyne, Inc. Method and apparatus for adjustment of synchronous clock signals
US7646840B2 (en) * 2005-12-08 2010-01-12 Infineon Technologies Ag Clock recovery circuit and a memory device employing the same
CN101657966B (zh) * 2007-03-20 2012-05-30 株式会社爱德万测试 时钟数据恢复电路、方法及测试装置
US7983361B2 (en) * 2007-04-26 2011-07-19 Mediatek Inc. Clock data recovery circuit
TWI385927B (zh) * 2007-09-14 2013-02-11 Realtek Semiconductor Corp 時間交錯式時脈資料回復電路及方法
JP2009231896A (ja) * 2008-03-19 2009-10-08 Fujitsu Ltd 受信装置および受信方法
US8015429B2 (en) 2008-06-30 2011-09-06 Intel Corporation Clock and data recovery (CDR) method and apparatus
JP5276928B2 (ja) * 2008-08-29 2013-08-28 株式会社日立製作所 信号再生回路向け位相比較回路及び信号再生回路向け位相比較回路を備える光通信装置
JP5711949B2 (ja) * 2010-12-03 2015-05-07 ローム株式会社 シリアルデータの受信回路、受信方法およびそれらを用いたシリアルデータの伝送システム、伝送方法
CN103051337B (zh) * 2011-10-17 2016-06-22 联发科技股份有限公司 占空比校正装置及相关方法
CN102859927B (zh) * 2012-05-10 2015-03-11 华为技术有限公司 数据时钟恢复模块和数据时钟恢复方法
JP2014140100A (ja) * 2013-01-21 2014-07-31 Sony Corp 位相比較回路及びデータ受信装置
JP5794352B2 (ja) 2013-05-29 2015-10-14 株式会社デンソー 受信装置及び受信ビット列の同一値ビット数検出方法
JP5751290B2 (ja) 2013-07-11 2015-07-22 株式会社デンソー データ受信装置及び受信ビット列の同一値ビット長判定方法
CN104300966A (zh) * 2013-07-16 2015-01-21 智微科技股份有限公司 能校正自身频率的芯片上振荡方法以及芯片上振荡装置
US9281934B2 (en) * 2014-05-02 2016-03-08 Qualcomm Incorporated Clock and data recovery with high jitter tolerance and fast phase locking
US9130807B1 (en) * 2014-07-01 2015-09-08 Xilinx, Inc. Data recovery unit (DRU) based on free running oversampling with zero-latency loop
JP6476659B2 (ja) * 2014-08-28 2019-03-06 富士通株式会社 信号再生回路および信号再生方法
TWI569582B (zh) * 2015-09-04 2017-02-01 晨星半導體股份有限公司 時脈資料回復裝置、時脈資料回復方法及相位偵測器
KR20180072170A (ko) * 2016-12-21 2018-06-29 주식회사 실리콘웍스 디스플레이 장치의 클럭 복원 회로
KR102534241B1 (ko) * 2018-11-05 2023-05-22 에스케이하이닉스 주식회사 위상 감지 회로, 이를 포함하는 클럭 생성 회로 및 반도체 장치
KR20210103823A (ko) * 2020-02-14 2021-08-24 에스케이하이닉스 주식회사 기계 학습 기술을 이용하는 클록 및 데이터 복구 장치 및 그 훈련 방법
CN115001486A (zh) * 2021-03-01 2022-09-02 中兴通讯股份有限公司 时钟数据恢复电路及时钟数据恢复方法

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570944B2 (en) * 2001-06-25 2003-05-27 Rambus Inc. Apparatus for data recovery in a synchronous chip-to-chip system
AU549343B2 (en) * 1981-06-08 1986-01-23 British Telecommunications Public Limited Company Phase locking
US4464771A (en) * 1982-04-02 1984-08-07 Motorola, Inc. Phase-locked loop circuit arrangement
JPS5977633A (ja) * 1982-10-26 1984-05-04 Nippon Gakki Seizo Kk デイスク再生装置におけるクロツク再生回路
JPS61114628A (ja) * 1984-11-08 1986-06-02 Fujitsu Ltd デ−タ弁別回路
US4611230A (en) * 1984-12-18 1986-09-09 Zenith Electronics Corporation Vertical video centering control system
JPS61171320U (ja) * 1985-04-15 1986-10-24
JPH01284036A (ja) * 1988-05-10 1989-11-15 Nec Corp タイミング抽出回路
US5036298A (en) * 1990-04-26 1991-07-30 Analog Devices, Inc. Clock recovery circuit without jitter peaking
EP0614283B1 (en) * 1993-03-01 1997-10-29 Nippon Telegraph And Telephone Corporation Phase lock loop circuit using a sample and hold switch circuit
JP2859082B2 (ja) * 1993-05-17 1999-02-17 日本電気アイシーマイコンシステム株式会社 ビットクロック再生装置
US5436938A (en) * 1993-08-19 1995-07-25 Northern Telecom Limited Phase error detector for a phase locked loop
US5504751A (en) * 1994-11-07 1996-04-02 Motorola Inc. Method and apparatus for extracting digital information from an asynchronous data stream
US5687202A (en) * 1995-04-24 1997-11-11 Cyrix Corporation Programmable phase shift clock generator
US5953386A (en) * 1996-06-20 1999-09-14 Lsi Logic Corporation High speed clock recovery circuit using complimentary dividers
JP3956062B2 (ja) * 1996-07-30 2007-08-08 ソニー株式会社 再生装置および方法
KR100214503B1 (ko) * 1996-09-02 1999-08-02 구본준 피에이엠방식 통신장치의 타이밍 복구회로
JPH10145348A (ja) 1996-09-13 1998-05-29 Nec Corp クロック抽出回路
US6002282A (en) * 1996-12-16 1999-12-14 Xilinx, Inc. Feedback apparatus for adjusting clock delay
JP2954070B2 (ja) * 1997-03-26 1999-09-27 日本電気アイシーマイコンシステム株式会社 デジタルｐｌｌ回路
US6028903A (en) * 1997-03-31 2000-02-22 Sun Microsystems, Inc. Delay lock loop with transition recycling for clock recovery of NRZ run-length encoded serial data signals
JP2993559B2 (ja) * 1997-03-31 1999-12-20 日本電気株式会社 位相同期回路
JP3072833B2 (ja) * 1997-05-23 2000-08-07 日本電気株式会社 ディジタルｐｌｌ回路
JP3745517B2 (ja) * 1997-10-20 2006-02-15 富士通株式会社 タイミング回路
JP3199027B2 (ja) * 1998-05-11 2001-08-13 日本電気株式会社 デューティ測定回路、データ識別システム、データ信号再生システム、デューティ測定方法、データ識別方法、及びデータ信号再生方法
US6236697B1 (en) * 1998-05-28 2001-05-22 Integrated Device Technology, Inc. Clock recovery for multiple frequency input data
US6463109B1 (en) * 1998-08-25 2002-10-08 Vitesse Semiconductor Corporation Multiple channel adaptive data recovery system
DE19840241C1 (de) * 1998-09-03 2000-03-23 Siemens Ag Digitaler PLL (Phase Locked Loop)-Frequenzsynthesizer
US6470060B1 (en) * 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
JP3344353B2 (ja) * 1999-03-16 2002-11-11 日本電気株式会社 位相同期ループ回路と受信システム
JP3356136B2 (ja) * 1999-10-19 2002-12-09 日本電気株式会社 Ｐｌｌ回路
JP2001197049A (ja) * 2000-01-14 2001-07-19 Fujitsu Ltd クロック再生回路及びこれを用いた光信号受信器
JP3921321B2 (ja) * 2000-01-27 2007-05-30 株式会社ルネサステクノロジ 記録メディア読み出しシステム
JP4446070B2 (ja) * 2000-04-11 2010-04-07 エルピーダメモリ株式会社 Ｄｌｌ回路、それを使用する半導体装置及び遅延制御方法
US6509773B2 (en) * 2000-04-28 2003-01-21 Broadcom Corporation Phase interpolator device and method
EP1158680B1 (en) * 2000-05-19 2005-02-16 Yazaki Corporation Phase comparator and clock recovery circuit
US6901126B1 (en) * 2000-06-30 2005-05-31 Texas Instruments Incorporated Time division multiplex data recovery system using close loop phase and delay locked loop
AU2001275880A1 (en) * 2000-07-10 2002-01-21 Silicon Laboratories, Inc. Digitally-synthesized loop filter circuit particularly useful for a phase locked loop
US6977975B1 (en) * 2000-07-17 2005-12-20 Lsi Logic Corporation Digital clock recovery PPL
JP3647364B2 (ja) * 2000-07-21 2005-05-11 Ｎｅｃエレクトロニクス株式会社 クロック制御方法及び回路
US6351165B1 (en) * 2000-08-21 2002-02-26 Exar Corporation Digital jitter attenuator using an accumulated count of phase differences
KR100346837B1 (ko) * 2000-09-02 2002-08-03 삼성전자 주식회사 클럭 스큐에 의한 에러를 최소화하는 데이타 복원 장치 및그 방법
US6738922B1 (en) * 2000-10-06 2004-05-18 Vitesse Semiconductor Corporation Clock recovery unit which uses a detected frequency difference signal to help establish phase lock between a transmitted data signal and a recovered clock signal
WO2002039586A2 (en) * 2000-11-13 2002-05-16 Primarion, Inc. Method and system for synchronizing an output signal to a data signal
KR20020057697A (ko) * 2001-01-05 2002-07-12 윤종용 범용 직렬 버스용 클록 복원 회로
US7050512B1 (en) * 2001-01-08 2006-05-23 Pixelworks, Inc. Receiver architecture
JP2002217723A (ja) * 2001-01-23 2002-08-02 Mitsubishi Electric Corp 小数点分周方式ｐｌｌ周波数シンセサイザ
WO2002062004A1 (en) * 2001-02-01 2002-08-08 Vitesse Semiconductor Corporation Rz recovery
JP4504580B2 (ja) * 2001-02-20 2010-07-14 ルネサスエレクトロニクス株式会社 逓倍ｐｌｌ回路
JP3652995B2 (ja) * 2001-03-16 2005-05-25 日本電気株式会社 クロックデータ再生回路の識別電圧制御回路と識別電圧制御方法及び光受信装置、識別電圧制御プログラム
JP4542286B2 (ja) * 2001-06-06 2010-09-08 富士通株式会社 並列信号自動位相調整回路
US6856206B1 (en) * 2001-06-25 2005-02-15 Silicon Laboratories, Inc. Method and apparatus for acquiring a frequency without a reference clock
US7167533B2 (en) * 2001-06-30 2007-01-23 Intel Corporation Apparatus and method for communication link receiver having adaptive clock phase shifting
TW527775B (en) * 2001-07-24 2003-04-11 Via Tech Inc High-frequency clock generator with low frequency clock generator
US7180966B2 (en) * 2001-10-26 2007-02-20 International Business Machines Corporation Transition detection, validation and memorization circuit
JP2003152694A (ja) * 2001-11-14 2003-05-23 Mitsubishi Electric Corp データ・クロック再生装置
US6507294B1 (en) * 2002-01-10 2003-01-14 Applied Micro Circuits Corporation System and method for measuring pseudorandom NRZ data stream rates
GB2385728B (en) * 2002-02-26 2006-07-12 Fujitsu Ltd Clock recovery circuitry
US7162002B2 (en) * 2002-03-01 2007-01-09 Broadcom Corporation Phase-interpolator based PLL frequency synthesizer
US20030179842A1 (en) * 2002-03-22 2003-09-25 Kane Michael G. Digital pattern sequence generator
US6806750B1 (en) * 2002-04-23 2004-10-19 National Semiconductor Corporation Method and system for clock deskewing using a continuously calibrated delay element in a phase-locked loop
US7386085B2 (en) * 2002-05-30 2008-06-10 Broadcom Corporation Method and apparatus for high speed signal recovery
US7197102B2 (en) * 2002-06-07 2007-03-27 International Business Machines Corporation Method and apparatus for clock-and-data recovery using a secondary delay-locked loop
TWI300292B (ja) * 2002-06-07 2008-08-21 Media Tek Inc
US7136444B2 (en) * 2002-07-25 2006-11-14 Intel Corporation Techniques to regenerate a signal
US7170964B2 (en) * 2002-08-07 2007-01-30 Broadcom Corporation Transition insensitive timing recovery method and apparatus
US6973147B2 (en) * 2002-09-04 2005-12-06 Intel Corporation Techniques to adjust a signal sampling point
US7151814B1 (en) * 2002-11-07 2006-12-19 Applied Micro Circuits Corporation Hogge phase detector with adjustable phase output
TW589831B (en) * 2002-12-05 2004-06-01 Via Tech Inc Multi-port network interface circuit and related method for triggering transmission signals of multiple ports with clocks of different phases
GB2397956B (en) * 2003-01-29 2005-11-30 Phyworks Ltd Phase detector
US7200196B2 (en) * 2003-04-24 2007-04-03 Texas Instruments Incorporated Interpolation based timing recovery

Also Published As

Publication number Publication date
WO2004098120A1 (ja) 2004-11-11
CN100521597C (zh) 2009-07-29
EP1619819A1 (en) 2006-01-25
CN1666456A (zh) 2005-09-07
EP1619819A4 (en) 2010-08-04
US7489757B2 (en) 2009-02-10
JPWO2004098120A1 (ja) 2006-07-13
US20050213696A1 (en) 2005-09-29

Similar Documents

Publication Publication Date Title
JP4163180B2 (ja) クロックデータリカバリー回路
KR20160074969A (ko) 지연 고정 루프 회로
JP2007082154A (ja) データ再生回路
US20070075877A1 (en) Method of recovering digital data from a clocked serial input signal and clocked data recovery circuit
US10756742B1 (en) Clock recovery circuit and receiving device
JP2012049863A (ja) 半導体装置
JP2007142748A (ja) クロックデータ復元装置
JP4586730B2 (ja) クロックデータ再生回路
WO2015161431A1 (zh) Lvds数据恢复方法及电路
JP3623948B2 (ja) ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法
EP1841059B1 (en) Phase comparator
US7561653B2 (en) Method and apparatus for automatic clock alignment
US6337650B1 (en) System and method for regenerating clock signal
US20070230646A1 (en) Phase recovery from forward clock
JPH11261547A (ja) オーバーサンプリング型クロックリカバリ回路
JP3931477B2 (ja) クロック再生／識別装置
JP4331081B2 (ja) クロック・データリカバリ回路
JP3559781B2 (ja) 位相同期回路
CN115514360A (zh) 时钟和数据恢复电路
JP2005086789A (ja) クロックデータリカバリ回路
JP3039526B2 (ja) Ｐｌｌ回路
KR20080051662A (ko) 데이터 속도의 1/4 주파수 클럭을 사용하는 고속의 클럭 및데이터 복원 회로 및 방법
JP2005150890A (ja) 位相比較器、位相同期ループ回路、およびクロック・データ・リカバリ回路
JP3908764B2 (ja) 位相比較利得検出回路、誤同期検出回路及びｐｌｌ回路
JP4849470B2 (ja) 周波数／位相比較器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees