JP5276928B2 - 信号再生回路向け位相比較回路及び信号再生回路向け位相比較回路を備える光通信装置 - Google Patents
信号再生回路向け位相比較回路及び信号再生回路向け位相比較回路を備える光通信装置 Download PDFInfo
- Publication number
- JP5276928B2 JP5276928B2 JP2008220787A JP2008220787A JP5276928B2 JP 5276928 B2 JP5276928 B2 JP 5276928B2 JP 2008220787 A JP2008220787 A JP 2008220787A JP 2008220787 A JP2008220787 A JP 2008220787A JP 5276928 B2 JP5276928 B2 JP 5276928B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase
- clock
- din
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title description 19
- 238000004891 communication Methods 0.000 title description 17
- 230000008929 regeneration Effects 0.000 title description 3
- 238000011069 regeneration method Methods 0.000 title description 3
- 230000010363 phase shift Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 description 58
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 28
- 238000010586 diagram Methods 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 101150018075 sel-2 gene Proteins 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
また、図13に示した特許文献1で開示されたハーフレート構成対応のトラックホールド方式の位相比較回路は、受信データ信号DINの立ち上がりエッジが、クロック信号CLKの立ち上がりあるいは立ち下がりのどちらかに位置すること前提としている。ところが、CLKがシンボルレートの1/Nである1/Nレート構成においては、受信データ信号DINの立ち上がりエッジが、1つのクロック信号に対しては、立ち上がりエッジあるいは立ち下がりエッジのどちらにも位置しないことがある。したがって、図13に示した特許文献1で開示されたハーフレート構成対応のトラックホールド方式の位相比較回路は、1/Nレート構成に使用することができないという問題がある。
SerDesが入出力する電気信号と、ファイバ上の光信号の間の変換を行う光フロントエンド部1402で構成される。
CLK クロック信号
DOUT 再生データ信号
AND 論理積回路
FF フリップフロップ回路
SEL DINパルス識別信号
LPF ローパスフィルタ回路
VCO 電圧制御発振回路
Claims (3)
- デジタル入力信号とクロック信号との位相差信号を出力する位相比較回路において、
前記クロック信号は、Nを2以上の整数として、周期が前記入力信号のN倍であり、互いに1/N周期ずつ位相がずれたN個のクロック信号で構成されており、
前記N個のクロック信号をそれぞれ保持するN個の第一の信号保持手段(606)と、
前記N個のクロック信号それぞれについて、前記N個の第一の信号保持手段(606)への導通および非導通を制御するN個の第一の信号切り替え手段(605)と、
前記N個の第一の信号保持手段の出力信号を保持する一つの第二の信号保持手段(603)と、
前記N個の第一の信号保持手段の出力信号(606)それぞれについて、前記第二の信号保持手段への導通および非導通を制御するN個の第二の信号切り替え手段(608)と、
を備え、
前記第二の信号保持手段(603)の出力を、位相差信号として出力するものであり、
前記N個の第一の信号切り替え手段(605)は、ある時刻における前記入力信号が第一の論理値であるときに導通し、前記ある時刻における入力信号が前記第一の論理値とは異なる第二の論理値であるときに非導通となるように構成され、
前記入力信号と、前記N個のクロック信号が入力されて、前記N個の第二の信号切り替え手段(608)それぞれの導通および非導通を制御するN本の識別信号を出力する識別信号出力(106)を有し、
前記N本の識別信号は、前記N個の第二の信号切り替え手段(608)の信号を個別に切り替えるためのものであり、前記ある時刻における入力信号が前記第二の論理値であるときに前記N個の第二の信号切り替え手段のうち1個が導通し、前記ある時刻における入力信号が前記第一の論理値であるときに前記N個の第二の信号切り替え手段の全てが非導通となる信号であることを特徴とする位相比較回路。 - 請求項1に記載の位相比較回路であって、
前記識別信号出力手段は、
前記N個のクロック信号中、それぞれ互いに位相が(1/2 − 1/N)周期ずれた関係にあるN組の2つのクロック信号の組の論理積をそれぞれ出力するN個の第一の論理積回路と、
前記N個の第一の論理積回路の出力信号それぞれを、前記入力信号又は前記入力信号の反転信号に基づいてラッチする、N個のエッジトリガフリップフロップ回路又はレベルトリガラッチ回路と
を有することを特徴とする位相比較回路。 - 請求項2に記載の位相比較回路であって、
前記識別信号出力手段は、
前記N個のエッジトリガフリップフロップ回路又はレベルトリガラッチ回路の出力信号それぞれと、前記入力信号又は前記入力信号の反転信号と、の論理積をそれぞれ出力するN個の第二の論理積回路、
を備えることを特徴とする位相比較回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008220787A JP5276928B2 (ja) | 2008-08-29 | 2008-08-29 | 信号再生回路向け位相比較回路及び信号再生回路向け位相比較回路を備える光通信装置 |
US12/538,250 US8483579B2 (en) | 2008-08-29 | 2009-08-10 | Phase detector circuit for clock and data recovery circuit and optical communication device having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008220787A JP5276928B2 (ja) | 2008-08-29 | 2008-08-29 | 信号再生回路向け位相比較回路及び信号再生回路向け位相比較回路を備える光通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010056989A JP2010056989A (ja) | 2010-03-11 |
JP5276928B2 true JP5276928B2 (ja) | 2013-08-28 |
Family
ID=41725615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008220787A Expired - Fee Related JP5276928B2 (ja) | 2008-08-29 | 2008-08-29 | 信号再生回路向け位相比較回路及び信号再生回路向け位相比較回路を備える光通信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8483579B2 (ja) |
JP (1) | JP5276928B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5499635B2 (ja) * | 2009-10-29 | 2014-05-21 | 日本電気株式会社 | 多相クロック発生回路 |
US8497708B2 (en) * | 2011-05-06 | 2013-07-30 | National Semiconductor Corporation | Fractional-rate phase frequency detector |
US9927489B2 (en) * | 2014-01-15 | 2018-03-27 | International Business Machines Corporation | Testing integrated circuit designs containing multiple phase rotators |
US9385893B2 (en) | 2014-01-23 | 2016-07-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Modular low power serializer-deserializer |
KR20160008698A (ko) * | 2014-07-14 | 2016-01-25 | 삼성전자주식회사 | 하이브리드 클럭 데이터 복구 회로, 및 이를 포함하는 시스템 |
JP6476659B2 (ja) * | 2014-08-28 | 2019-03-06 | 富士通株式会社 | 信号再生回路および信号再生方法 |
US9490964B2 (en) | 2014-11-26 | 2016-11-08 | Qualcomm Incorporated | Symbol transition clocking clock and data recovery to suppress excess clock caused by symbol glitch during stable symbol period |
JP6554956B2 (ja) * | 2015-07-14 | 2019-08-07 | 富士通株式会社 | 位相検出回路および信号再生回路 |
US10572416B1 (en) | 2016-03-28 | 2020-02-25 | Aquantia Corporation | Efficient signaling scheme for high-speed ultra short reach interfaces |
US11088876B1 (en) | 2016-03-28 | 2021-08-10 | Marvell Asia Pte, Ltd. | Multi-chip module with configurable multi-mode serial link interfaces |
US10447506B1 (en) | 2016-04-01 | 2019-10-15 | Aquantia Corp. | Dual-duplex link with independent transmit and receive phase adjustment |
JP6912702B2 (ja) * | 2017-02-20 | 2021-08-04 | 富士通株式会社 | Cdr回路及び受信回路 |
US10908636B2 (en) * | 2017-10-31 | 2021-02-02 | Sandisk Technologies Llc | Skew correction for source synchronous systems |
WO2019171585A1 (ja) * | 2018-03-09 | 2019-09-12 | 三菱電機株式会社 | Pll回路 |
US11855056B1 (en) | 2019-03-15 | 2023-12-26 | Eliyan Corporation | Low cost solution for 2.5D and 3D packaging using USR chiplets |
US10931287B1 (en) * | 2019-08-22 | 2021-02-23 | Micron Technology, Inc. | Phase locked loop circuit |
US11855043B1 (en) | 2021-05-06 | 2023-12-26 | Eliyan Corporation | Complex system-in-package architectures leveraging high-bandwidth long-reach die-to-die connectivity over package substrates |
US11842986B1 (en) | 2021-11-25 | 2023-12-12 | Eliyan Corporation | Multi-chip module (MCM) with interface adapter circuitry |
US11841815B1 (en) | 2021-12-31 | 2023-12-12 | Eliyan Corporation | Chiplet gearbox for low-cost multi-chip module applications |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5022057A (en) * | 1988-03-11 | 1991-06-04 | Hitachi, Ltd. | Bit synchronization circuit |
JPH04207520A (ja) * | 1990-11-30 | 1992-07-29 | Fujitsu Ltd | 非同期クロックパルスの同期化方式 |
ATE232317T1 (de) * | 1997-10-10 | 2003-02-15 | Rambus Inc | Verfahren und vorrichtung zur ausfallsicheren resynchronisation mit minimaler latenzzeit |
EP1172962A3 (en) * | 2000-07-13 | 2003-09-03 | Tektronix, Inc. | Bit rate agile clock recovery circuit |
JP2003134096A (ja) * | 2001-10-29 | 2003-05-09 | Toshiba Corp | データ抽出回路 |
US6941484B2 (en) * | 2002-03-01 | 2005-09-06 | Intel Corporation | Synthesis of a synchronization clock |
JP3781704B2 (ja) | 2002-08-23 | 2006-05-31 | エヌティティエレクトロニクス株式会社 | クロックデータリカバリ回路 |
CN1252924C (zh) | 2002-05-30 | 2006-04-19 | Ntt电子株式会社 | 相位比较电路和时钟数据恢复电路以及收发器电路 |
EP1619819A4 (en) | 2003-05-01 | 2010-08-04 | Mitsubishi Electric Corp | CLOCK DATA RECOVERY CIRCUIT |
JP2004008821A (ja) * | 2003-10-09 | 2004-01-15 | Heiwa Corp | パチンコ機の遊技盤 |
CN100364231C (zh) * | 2003-11-20 | 2008-01-23 | 松下电器产业株式会社 | 半导体装置 |
JP2005210540A (ja) * | 2004-01-26 | 2005-08-04 | Hitachi Ltd | 半導体集積回路装置 |
JP4708242B2 (ja) * | 2006-03-28 | 2011-06-22 | 三菱電機株式会社 | 位相比較器 |
JP4983178B2 (ja) | 2006-09-15 | 2012-07-25 | 富士通株式会社 | 差動四位相偏移変調光受信回路 |
JP2008294730A (ja) * | 2007-05-24 | 2008-12-04 | Sony Corp | 信号処理装置および方法、並びにプログラム |
JP4972580B2 (ja) | 2008-02-19 | 2012-07-11 | 株式会社日立製作所 | クロック再生回路 |
-
2008
- 2008-08-29 JP JP2008220787A patent/JP5276928B2/ja not_active Expired - Fee Related
-
2009
- 2009-08-10 US US12/538,250 patent/US8483579B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8483579B2 (en) | 2013-07-09 |
JP2010056989A (ja) | 2010-03-11 |
US20100054760A1 (en) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5276928B2 (ja) | 信号再生回路向け位相比較回路及び信号再生回路向け位相比較回路を備える光通信装置 | |
US8374305B2 (en) | Clock recovery circuit and data recovery circuit | |
US10326620B2 (en) | Methods and systems for background calibration of multi-phase parallel receivers | |
JP4063392B2 (ja) | 信号伝送システム | |
US8698528B2 (en) | CDR circuit, reception circuit, and electronic device | |
US10200218B2 (en) | Multi-stage sampler with increased gain | |
CN111512369A (zh) | 多通道数据接收器的时钟数据恢复 | |
JP2007256127A (ja) | レシーバ回路及びレシーバ回路試験方法 | |
US9705510B2 (en) | CDR control circuit, CDR circuit, and CDR control method | |
US8169347B2 (en) | Parallel-to-serial converter and parallel data output device | |
JP4481326B2 (ja) | 信号伝送システム | |
JP5364518B2 (ja) | 信号処理回路 | |
JP4331081B2 (ja) | クロック・データリカバリ回路 | |
US8983013B2 (en) | Signal processing circuit and signal processing method | |
JP5724394B2 (ja) | 受信回路、伝送システムおよび受信方法 | |
WO2018217786A1 (en) | Multi-stage sampler with increased gain | |
US20120126854A1 (en) | Frequency regeneration circuit and frequency regeneration method | |
JP2005150890A (ja) | 位相比較器、位相同期ループ回路、およびクロック・データ・リカバリ回路 | |
WO2010103626A1 (ja) | クロック生成回路およびそれを備えた信号再生回路 | |
JP5649496B2 (ja) | バーストcdr回路およびバースト信号から入力データ信号を再生する方法 | |
US20120126865A1 (en) | Clock regeneration circuit | |
KR100681041B1 (ko) | 직렬 데이터 수신 회로 및 방법. | |
KR100846871B1 (ko) | 저전력 데이터 복원 장치 | |
US7761494B2 (en) | Receiving module and receiver having the same | |
JP2001268061A (ja) | ビット同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130520 |
|
LAPS | Cancellation because of no payment of annual fees |