JPS5977633A - デイスク再生装置におけるクロツク再生回路 - Google Patents
デイスク再生装置におけるクロツク再生回路Info
- Publication number
- JPS5977633A JPS5977633A JP57187792A JP18779282A JPS5977633A JP S5977633 A JPS5977633 A JP S5977633A JP 57187792 A JP57187792 A JP 57187792A JP 18779282 A JP18779282 A JP 18779282A JP S5977633 A JPS5977633 A JP S5977633A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock
- reproducing
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/24—Arrangements for providing constant relative speed between record carrier and head
- G11B19/247—Arrangements for providing constant relative speed between record carrier and head using electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明はビデオディスク、ディジタルオーディオディ
スク等のディスク丹生装置ニおいて、ディスクの情報ビ
ット再生信号から、再生クロック信号を再生するクロッ
ク再生回路に関し1、ディスク情報ビット再生信号と再
生クロック信号との位相誤差を検出して再生クロックの
位相を市l制御する場合において、位相誤差の方向およ
び程度に応じた極性および大きさの位相誤麿イ6号が優
られるよりにしたものである。 ディスク再生装置において、ディスクの情報ピット再生
信号から再生される再生クロック信号は、CLV (線
速度一定)方式の回転制御やイぎ号(Ji;7m処理に
利用される。第1図はディスク書/+装Mの全体の構成
を不すものである。 第1図において、ディスクlはターンテーブル2上に載
置されてディスク回転モータ3eζより駆動される。光
年式ビックアップヘンド4は内部に半導体レーザ、光学
系、受光素子、フォーカスili制御コイル5、トラッ
キング1lil制御コイル6等を収各し、封切レンズ7
からレーザ光をディスク1の記*[l照射するとともに
、その反射光を対物レンズ7?通して受光する。光学式
ピンクアップヘッド4はツイードモータ8によりディス
ク1の使方向に送られる。 光学式ピックアップヘッド7で検出されたディスク情報
ピッM%生信号はプリアンプ9、AGC(Auto G
a1n Control ) 19J路10および波形
整形回路l】を介して復調回路12に送り込筐れる。 フォーカスサーボ回路13は受光(N号にもとづいてレ
ーザ光の焦点のずれを検出し1、ディスク1の記録面上
に焦点を結ぶようVCフォーカス1ηB卸コイル5を駆
動する。 トラッキングサーボ回路14は、情報ビット再生(3号
にもとづいてトラッキング変位検出回路15でビット列
に対するレーザ光のずれ?検出し2、そのずれを補正す
るようにトラッキング1ffll mllコイル6を駆
動する。ディスクの再生が進み、トラッキング変位が大
きくrLってトラッキング1ttll #コイル6では
対処し2@れすくすった場合は、トラッキング変位検出
回路24がフィードリクエスト1g号を出し1、システ
ムコントロール回路37からフィードモータ電動回路4
0を介し、てフィードモータ8を#IA切する。 波形整形回路1]の出力イg号は、復調回路12に送ら
れるほか、CLV方式のディスク回転サーボにおける検
出信号の作成に利用される。すなわち、波形整形回路1
1の出力信号はクロック再生回路16にD口元られ、こ
こでクロック信号が再生きれる。同期信号検出回路エフ
では彼形贅形1回路l】の出力信号に含まれている同期
づ百号を偵出し、その11号を出力する。同期信号検出
zW617から出力された同期信号は、分周回路18で
分周され、位相比較回路19に加えられる。位相比較回
路19はこの信号と、マスタクロック発生回路加から発
生されるマスタクロツタを分周回路2】で分周した信号
とを位相比叙し、これらの位相が一致するよりにディス
ク回転サーボ回路四を介してディスク回転モータ3を市
制御する。 復調回路12ではE F M (Elght to F
ourtesnModulation )変調されて記
録されているディスク1の信号をもとの8ビツトの信号
17](Ji!^;Mシ5、また結合ビットや同IA1
百号rzどの不安なものを取り外す。データ市11−回
路か、エラー訂正回路27、メモリ回!!3郡では、復
調回路12から出力されるイぎ号(インタリーズされて
Δ己録されているディスク1の信号)をディインタリー
プしてもとの信号に直し1、エラーの有無を調べ、エラ
ーがあるものについてはエラー訂正回路部でエラー訂正
を行ない、訂正不能rLものについては補正を行なう。 1だ、訂正、補正の終った信号を前記再生クロック信号
のタイミングでメモ+711121路四に一旦記憶し2
、これを前記マスタクロックのタイミングで読出すこと
により、データ整列とターンテーブル2のtPJ転むら
吸収を行なっている。 メモリ凹w528から読出されん号(石チャンネル信号
とにチャンネル信号ン時分割的に父互に配列した信号)
はD/1&換岳四、(資)にそれぞれ加えられ、マスタ
クロックのタイミングで左右各チャンネルに分離されて
もとのアナログ信号(音声信号ンに変換される。 サブコード検出回路36は復aMlu路12で復調され
た信号の中からサブコード(アドレス、曲査、時間コー
ドなどンを検出し、システムコントロール回路37FC
送る。システムコントロール回路37は操作キーあで指
定されるアドレス、曲査等をデコーダ39を介して入力
し、上記検出されたサブコードと比較して、それらが一
致するようにフィードモータ駆動回路40を介してフィ
ードモータ8を駆動する。またシステムコントロール回
路37は検出されたサブコードを枢動回路41を介し、
て辰ボ部42に表示する。 ディジタルオーディオディスクの再生装Vは全体が以上
のように構成されている。 ところで、MjJ記クロりク再生口路16は、例えば第
2図に示すよつ1cWIt成されている。第2図におい
て、クロンク検出し!l!回路部は波形整形回路l]の
出力信号からクロックを検出する。このクロックは周期
に做少rxばらつきを含んでいるため、−吐周波数一屯
圧(F’−V)変換器;)1で周波数に応じた電圧に変
換し、この電圧で電圧制御形発振器(VCO)52を駆
動することにより、周期のそろったクロック信号を舟て
いる。位相誤差検出回路53は波形整形lPl路11の
出力(情報ビットs生信号)とvCOの出力とを比較し
、それらの位相か一致するよ#:IVcVCO52を制
御する。これによりVCO52からは情報ピント再生(
17号に同期した再生クロック信号が出力される。 第3図は第2図の位相誤差検出回路53の従来における
構成例を示すものである。第3図の位相誤差検出回路5
3は、Dフリツプフロツゾ回路54vcおいて成形整形
回路l]の出力をVCO52の出力で遅延し1、排他旧
オア回路:)5において波形整形回路11の出力とDフ
リツプフロツゾ回路54のQ出力の排他的論理和をとり
、排他的オア回路間の出力な、抵抗R1とコンデンサC
1で構成された時定数回路で平滑し1、この平滑出力に
応じてVCO52を市制御するようにし、たものである
。 第4図(a) 〜(e)は第3図に(a) 〜(e)で
yr< L−たに]−分のが0になるように行rLえば
よいことになる。しかし・このようにすると、(&)と
(、)の1西号の位相誤差をスヘて(e)の16号の位
相を進ませる方向のll1lJ#によって補正すること
になり、遅らせる方向の割(1かないため、P1→P2
→P3→P4とし、だいに位相誤差が小さくなって、P
5の同期がとれた状態になっても、ちょっと行き過ぎる
とP6に下すように、再び(b)の信号が1周期遅れた
ことになり、(、Jの16号が大きくなってしまう。し
、たがってはじめの状態に戻って再び(b)の信号を進
1ぜろ・511呻かなされることになり、いつ4でたっ
ても安定し、た同期状態か鍔られない欠点がある。 また、第4図KP2で示す状四が(a)と(b)の信号
が同期した状態であると規定し、た場合は、そのときの
(eJの1圧を基準として(e)の直圧がそれよりも大
さいときは(b)の信号の位相を進ませ、小格いときは
(blの信号の位相を遅らせるように市制御すればよい
ことvcする。し、かし2、このよりにすると、(eJ
のべ圧は(d)の(Hg号を平滑したものであるから、
同じ同期状態といっても、(d)の発生類jJj ((
alのディスク情報ピント再生1g号の反転頻度)VC
よって(−の値が穎なってくるので、(e)の゛1比が
上記基準値に一致し7ても、必ずしも(a)と(bJの
信号が開明した状態とはならない。 この発明は、上述の点に鑑みてなされたもので、再生ク
ロックの位相を進ませる方向と背らせる方向の両方向の
lll1l@lによってディスクの1官報ピット古生信
号と再生クロック信号の同期をとるようにするとともに
、この1間御における基準の′幅圧が同期状態によって
一義1Gに定凍るようにして、安定した再生クロックが
得られるようにしたディスク再生装置におけるクロック
再生回路を提供し、ようとするものである。 この発明においては、例えば前dピ第4図の場合はP2
の状態を同期状・態として規定している。このように規
定すると、第4図のPlは(b)の再生クロックの位相
が遅れた状態、P3は(b)の信号の位相が進んだ状昨
とr(−る。第5図(A) 、 (Bl 、 (C1は
第4図のPl、P2.P3の状態をそれぞれ抜き出し。 て示したものである。第5図(A) 、 (B) 、
(Clにおいて(at 、 (bl 、 (Jはそれぞ
れ第4図(aJ 、 (b) 、 tdJである。 ここで、(+1)の敵影整形出力に対する(b)の再生
クロックの位相Th差を、極性で位相誤差の方向を示し
。 (進んでいる場合を+、遅れている場合を−)、パルス
幅で位相誤差の敵を示すと、第5図tA) 、 (Bl
。 (C)V?−それぞれ(f)で示すよりVCなる。すな
わち、第5図(AJの場合は位相が01遅れているので
、位相誤差は極性が−で、幅θ1のパルスで表わされる
。 また、第5図(B)の場合は開明し、ているので、位相
誤差は0の1まである。また、第5図(C1の場合は位
相が02運んでいるので、位相誤差は悼性が十で、幅θ
2のパルスで表わされる。 ここで、第5図の(d)の信号[(fJの(W号を加算
すると(g)に示すようにrxる。この(g)の信号は
位相の期のパルス幅を待つ信号(以下、再生クロック上
周期1百号といつ)である。すなわら、第4図(d)の
信号(第3図め回路で排池的オアl!21路、)5から
出力される1g号ンは、第4図のP2?同期挾り七と規
定した場合、位相誤差のほかに再生クロックΣ周期信号
を含んだものとなる。したがって、第4図(dJの信号
から再生クロック1周期信号成分を除去すれは、位相誤
差情報のみを含む1ぎ号が慢られる。 この発明は、以上の原理を利用し5たもので、前記第3
図と同様にディスク情報ビット再生イ=号と再生クロッ
ク信号とにより丹生りロック1周期信号を含む誤差1g
号を作成するとともに、別個に再て再生クロックΣ周期
信号を打消すことにより、JA差信号のみを取出せるよ
うにしたものである。 このような構成によれば、誤差(g号として位相の進み
、遅れに応じて極性の異なる4g号を取出すことができ
、位相を進ませる方向の制御と遅らせる方向の2方向の
訓#によって容易に同期をとることができる。萱だ、誤
差信号Oの状態を同期状態とするので、ディスク情報ピ
ット再生信号の反転類m−によって同期状態における誤
差1g号の変動をなくすことができる。よって、Cれら
のCとから、安定し、た再生クロックを優ることができ
る。 以下、この発明の実施例を冷付図
スク等のディスク丹生装置ニおいて、ディスクの情報ビ
ット再生信号から、再生クロック信号を再生するクロッ
ク再生回路に関し1、ディスク情報ビット再生信号と再
生クロック信号との位相誤差を検出して再生クロックの
位相を市l制御する場合において、位相誤差の方向およ
び程度に応じた極性および大きさの位相誤麿イ6号が優
られるよりにしたものである。 ディスク再生装置において、ディスクの情報ピット再生
信号から再生される再生クロック信号は、CLV (線
速度一定)方式の回転制御やイぎ号(Ji;7m処理に
利用される。第1図はディスク書/+装Mの全体の構成
を不すものである。 第1図において、ディスクlはターンテーブル2上に載
置されてディスク回転モータ3eζより駆動される。光
年式ビックアップヘンド4は内部に半導体レーザ、光学
系、受光素子、フォーカスili制御コイル5、トラッ
キング1lil制御コイル6等を収各し、封切レンズ7
からレーザ光をディスク1の記*[l照射するとともに
、その反射光を対物レンズ7?通して受光する。光学式
ピンクアップヘッド4はツイードモータ8によりディス
ク1の使方向に送られる。 光学式ピックアップヘッド7で検出されたディスク情報
ピッM%生信号はプリアンプ9、AGC(Auto G
a1n Control ) 19J路10および波形
整形回路l】を介して復調回路12に送り込筐れる。 フォーカスサーボ回路13は受光(N号にもとづいてレ
ーザ光の焦点のずれを検出し1、ディスク1の記録面上
に焦点を結ぶようVCフォーカス1ηB卸コイル5を駆
動する。 トラッキングサーボ回路14は、情報ビット再生(3号
にもとづいてトラッキング変位検出回路15でビット列
に対するレーザ光のずれ?検出し2、そのずれを補正す
るようにトラッキング1ffll mllコイル6を駆
動する。ディスクの再生が進み、トラッキング変位が大
きくrLってトラッキング1ttll #コイル6では
対処し2@れすくすった場合は、トラッキング変位検出
回路24がフィードリクエスト1g号を出し1、システ
ムコントロール回路37からフィードモータ電動回路4
0を介し、てフィードモータ8を#IA切する。 波形整形回路1]の出力イg号は、復調回路12に送ら
れるほか、CLV方式のディスク回転サーボにおける検
出信号の作成に利用される。すなわち、波形整形回路1
1の出力信号はクロック再生回路16にD口元られ、こ
こでクロック信号が再生きれる。同期信号検出回路エフ
では彼形贅形1回路l】の出力信号に含まれている同期
づ百号を偵出し、その11号を出力する。同期信号検出
zW617から出力された同期信号は、分周回路18で
分周され、位相比較回路19に加えられる。位相比較回
路19はこの信号と、マスタクロック発生回路加から発
生されるマスタクロツタを分周回路2】で分周した信号
とを位相比叙し、これらの位相が一致するよりにディス
ク回転サーボ回路四を介してディスク回転モータ3を市
制御する。 復調回路12ではE F M (Elght to F
ourtesnModulation )変調されて記
録されているディスク1の信号をもとの8ビツトの信号
17](Ji!^;Mシ5、また結合ビットや同IA1
百号rzどの不安なものを取り外す。データ市11−回
路か、エラー訂正回路27、メモリ回!!3郡では、復
調回路12から出力されるイぎ号(インタリーズされて
Δ己録されているディスク1の信号)をディインタリー
プしてもとの信号に直し1、エラーの有無を調べ、エラ
ーがあるものについてはエラー訂正回路部でエラー訂正
を行ない、訂正不能rLものについては補正を行なう。 1だ、訂正、補正の終った信号を前記再生クロック信号
のタイミングでメモ+711121路四に一旦記憶し2
、これを前記マスタクロックのタイミングで読出すこと
により、データ整列とターンテーブル2のtPJ転むら
吸収を行なっている。 メモリ凹w528から読出されん号(石チャンネル信号
とにチャンネル信号ン時分割的に父互に配列した信号)
はD/1&換岳四、(資)にそれぞれ加えられ、マスタ
クロックのタイミングで左右各チャンネルに分離されて
もとのアナログ信号(音声信号ンに変換される。 サブコード検出回路36は復aMlu路12で復調され
た信号の中からサブコード(アドレス、曲査、時間コー
ドなどンを検出し、システムコントロール回路37FC
送る。システムコントロール回路37は操作キーあで指
定されるアドレス、曲査等をデコーダ39を介して入力
し、上記検出されたサブコードと比較して、それらが一
致するようにフィードモータ駆動回路40を介してフィ
ードモータ8を駆動する。またシステムコントロール回
路37は検出されたサブコードを枢動回路41を介し、
て辰ボ部42に表示する。 ディジタルオーディオディスクの再生装Vは全体が以上
のように構成されている。 ところで、MjJ記クロりク再生口路16は、例えば第
2図に示すよつ1cWIt成されている。第2図におい
て、クロンク検出し!l!回路部は波形整形回路l]の
出力信号からクロックを検出する。このクロックは周期
に做少rxばらつきを含んでいるため、−吐周波数一屯
圧(F’−V)変換器;)1で周波数に応じた電圧に変
換し、この電圧で電圧制御形発振器(VCO)52を駆
動することにより、周期のそろったクロック信号を舟て
いる。位相誤差検出回路53は波形整形lPl路11の
出力(情報ビットs生信号)とvCOの出力とを比較し
、それらの位相か一致するよ#:IVcVCO52を制
御する。これによりVCO52からは情報ピント再生(
17号に同期した再生クロック信号が出力される。 第3図は第2図の位相誤差検出回路53の従来における
構成例を示すものである。第3図の位相誤差検出回路5
3は、Dフリツプフロツゾ回路54vcおいて成形整形
回路l]の出力をVCO52の出力で遅延し1、排他旧
オア回路:)5において波形整形回路11の出力とDフ
リツプフロツゾ回路54のQ出力の排他的論理和をとり
、排他的オア回路間の出力な、抵抗R1とコンデンサC
1で構成された時定数回路で平滑し1、この平滑出力に
応じてVCO52を市制御するようにし、たものである
。 第4図(a) 〜(e)は第3図に(a) 〜(e)で
yr< L−たに]−分のが0になるように行rLえば
よいことになる。しかし・このようにすると、(&)と
(、)の1西号の位相誤差をスヘて(e)の16号の位
相を進ませる方向のll1lJ#によって補正すること
になり、遅らせる方向の割(1かないため、P1→P2
→P3→P4とし、だいに位相誤差が小さくなって、P
5の同期がとれた状態になっても、ちょっと行き過ぎる
とP6に下すように、再び(b)の信号が1周期遅れた
ことになり、(、Jの16号が大きくなってしまう。し
、たがってはじめの状態に戻って再び(b)の信号を進
1ぜろ・511呻かなされることになり、いつ4でたっ
ても安定し、た同期状態か鍔られない欠点がある。 また、第4図KP2で示す状四が(a)と(b)の信号
が同期した状態であると規定し、た場合は、そのときの
(eJの1圧を基準として(e)の直圧がそれよりも大
さいときは(b)の信号の位相を進ませ、小格いときは
(blの信号の位相を遅らせるように市制御すればよい
ことvcする。し、かし2、このよりにすると、(eJ
のべ圧は(d)の(Hg号を平滑したものであるから、
同じ同期状態といっても、(d)の発生類jJj ((
alのディスク情報ピント再生1g号の反転頻度)VC
よって(−の値が穎なってくるので、(e)の゛1比が
上記基準値に一致し7ても、必ずしも(a)と(bJの
信号が開明した状態とはならない。 この発明は、上述の点に鑑みてなされたもので、再生ク
ロックの位相を進ませる方向と背らせる方向の両方向の
lll1l@lによってディスクの1官報ピット古生信
号と再生クロック信号の同期をとるようにするとともに
、この1間御における基準の′幅圧が同期状態によって
一義1Gに定凍るようにして、安定した再生クロックが
得られるようにしたディスク再生装置におけるクロック
再生回路を提供し、ようとするものである。 この発明においては、例えば前dピ第4図の場合はP2
の状態を同期状・態として規定している。このように規
定すると、第4図のPlは(b)の再生クロックの位相
が遅れた状態、P3は(b)の信号の位相が進んだ状昨
とr(−る。第5図(A) 、 (Bl 、 (C1は
第4図のPl、P2.P3の状態をそれぞれ抜き出し。 て示したものである。第5図(A) 、 (B) 、
(Clにおいて(at 、 (bl 、 (Jはそれぞ
れ第4図(aJ 、 (b) 、 tdJである。 ここで、(+1)の敵影整形出力に対する(b)の再生
クロックの位相Th差を、極性で位相誤差の方向を示し
。 (進んでいる場合を+、遅れている場合を−)、パルス
幅で位相誤差の敵を示すと、第5図tA) 、 (Bl
。 (C)V?−それぞれ(f)で示すよりVCなる。すな
わち、第5図(AJの場合は位相が01遅れているので
、位相誤差は極性が−で、幅θ1のパルスで表わされる
。 また、第5図(B)の場合は開明し、ているので、位相
誤差は0の1まである。また、第5図(C1の場合は位
相が02運んでいるので、位相誤差は悼性が十で、幅θ
2のパルスで表わされる。 ここで、第5図の(d)の信号[(fJの(W号を加算
すると(g)に示すようにrxる。この(g)の信号は
位相の期のパルス幅を待つ信号(以下、再生クロック上
周期1百号といつ)である。すなわら、第4図(d)の
信号(第3図め回路で排池的オアl!21路、)5から
出力される1g号ンは、第4図のP2?同期挾り七と規
定した場合、位相誤差のほかに再生クロックΣ周期信号
を含んだものとなる。したがって、第4図(dJの信号
から再生クロック1周期信号成分を除去すれは、位相誤
差情報のみを含む1ぎ号が慢られる。 この発明は、以上の原理を利用し5たもので、前記第3
図と同様にディスク情報ビット再生イ=号と再生クロッ
ク信号とにより丹生りロック1周期信号を含む誤差1g
号を作成するとともに、別個に再て再生クロックΣ周期
信号を打消すことにより、JA差信号のみを取出せるよ
うにしたものである。 このような構成によれば、誤差(g号として位相の進み
、遅れに応じて極性の異なる4g号を取出すことができ
、位相を進ませる方向の制御と遅らせる方向の2方向の
訓#によって容易に同期をとることができる。萱だ、誤
差信号Oの状態を同期状態とするので、ディスク情報ピ
ット再生信号の反転類m−によって同期状態における誤
差1g号の変動をなくすことができる。よって、Cれら
のCとから、安定し、た再生クロックを優ることができ
る。 以下、この発明の実施例を冷付図
【川を参照し、て説明
する。 ′fJ6図は第2図のクロック再生回路16における位
相誤f検出回路53にこの発明な適用した場合の一実施
例を示すものである。第6図において、位相誤差信号十
再生クロック1周期倍号検出回路6゜は、例えば前6〔
シ第3図のようCc慴戟される回路で、波形整形回路1
1の出力信号(7′イスク狛報ピント再生信号〕とVC
O52からの再生クロックとを人力L7、再生クロッフ
ッ周期信gを含む位相誤差信号を出力する。再生クロッ
ク1周期信号構出回路61は位相誤差信号十再生りロッ
ク1周M1g号恢出回路ω内でパルス信号が発生さ牙[
るごと[再生クロツタの7周期のパルス幅を持つ)ぐル
ス信号な発生ずる。これら両口烙印、 61において発
生されるieルス1g号はそれぞれの内部において乎f
#される。 こnら平滑された・信号は減n器62において会或され
て、丹生りロンク7周期化号成分が打71′Iされて、
誤差1g号成分のみが抽出される。し、たがって、この
信号でVCO52Y +uthtL1すれは、VCO5
2D’ ;は波形整形回路l】の出力信号に同期した再
生クロツク1百号がf外られる。 第7図は第6図の回路の具体例をホしたものである。渠
7図において、位相誤点十再生タロンクiMII勘侶号
演信号路60は第3図と同様に捕1戎さ11゜Dフリツ
プフロツfLg回路70Vcおいて波形整形回路l】の
出力をVCo 52力)らの再生クロックで遅延し1、
排他的オア回路71において波形整形回路11の出力と
Dフリツプフロツゾ回路72のQ出力の排他的、M埋和
をとり、再生クロック7周期倍号が含まれた位相誤差信
号が作成される。この信号は抵抗R2とコンデンサC2
で構成される時定数回路で平滑して出力される。 再生クロックL周期信号検出し!!+路61&まDフリ
ツゾフロツプ回路72を具え、そのD入力vcFIrI
記フリップフロップ回路70のQ出力を入力し1、クロ
ック入力[p+生ジクロツクインバータ73で反転した
信号を人力する。これにより、Dフリップフロップ回路
72からは、フリツゾフロツyull!+路70のQ出
力を再生クロックの1周期遅延した13号が出力される
。排他的オア回路73ではDフリップフロップ回路70
、720両Q出力を人力し、それらの排他同調理和を
とって今生クロックΣ周期信号す12わら、Dフリップ
フロップ回路70のQ出力が反転するたひに再生クロッ
クの1周期のパルス1隔のパルスを発生する1g号を出
力する。排他的オア回路73の出力は抵抗R3とコンデ
ンサC3で構成される時点数回路で平滑されて出力され
る。 路ωおよび再生クロックi周期信号検出回路61の出力
はオペアンf74と抵抗R4〜R7を組合せて構成され
る減算回路62に人力される。これにより、古学クロッ
クi周期信号は打消されて、減、tWup路62711
・らは位相誤差情報のみを含む信号が出力される。 $8図C13〜(j)は第7図vr (a)〜(jJで
示し7た各部の波形である。ここでは、(b)に示す再
生クロックの位相がPlの都れている状態から位相を進
ぬる開側jが行なわれて、P3で同期し、た状tことな
り、そこからちょっと位相を進ぬすきてP4.P5の状
態になった状態を示している。このとき位相誤差1g号
は(1)の信号D・ら(e)の信号を減算した(jJの
(g号と7jる。すなわち、位相誤差lif号はP3M
近で0とrlつて同期状態が示される。それ以iiJで
は極性か−となって位相が遅れている伏昨がホされる。 −−−−“−−−−^攬rれ:つV[与+−o’iた、
それ以後では住性が十となって位相が進んだ状態が示さ
れる。したがって、この位相誤差づ百号を前記VCO5
2の制御に利用すれば(位相誤差信号が−のとき発振周
波数な茜め、Oのときその発振周波数を維持し1、十の
とき発市周仮数を低くする)、fb)の再生クロックな
(a)のディスク清報ビット再生信号に同期させる制御
が実現される。 以上のよりな市11#においては、fj)の位相誤差信
号は、同期してない状態においては位相誤差だけでなく
、(Jの信号の発生頻度によっても変動する(発生tS
度が高ければ位相誤差4g号は動くなり、発生頻度が低
ければ位相誤差信号は低くなる)が、同期伏プぶにおい
ては位相誤差信号は0であるので、(d)の信号の発生
頻度によって変動しない。L、たがって、制御基準値に
変動がなく安定な制御が実現される。また、前記第4図
16)のように市11呻目憬11区を行き過ぎた場合に
はじめからやりなおすのでなく、逆方向に戻す制御を行
なうので、同期状態を安定に保持することができる。
する。 ′fJ6図は第2図のクロック再生回路16における位
相誤f検出回路53にこの発明な適用した場合の一実施
例を示すものである。第6図において、位相誤差信号十
再生クロック1周期倍号検出回路6゜は、例えば前6〔
シ第3図のようCc慴戟される回路で、波形整形回路1
1の出力信号(7′イスク狛報ピント再生信号〕とVC
O52からの再生クロックとを人力L7、再生クロッフ
ッ周期信gを含む位相誤差信号を出力する。再生クロッ
ク1周期信号構出回路61は位相誤差信号十再生りロッ
ク1周M1g号恢出回路ω内でパルス信号が発生さ牙[
るごと[再生クロツタの7周期のパルス幅を持つ)ぐル
ス信号な発生ずる。これら両口烙印、 61において発
生されるieルス1g号はそれぞれの内部において乎f
#される。 こnら平滑された・信号は減n器62において会或され
て、丹生りロンク7周期化号成分が打71′Iされて、
誤差1g号成分のみが抽出される。し、たがって、この
信号でVCO52Y +uthtL1すれは、VCO5
2D’ ;は波形整形回路l】の出力信号に同期した再
生クロツク1百号がf外られる。 第7図は第6図の回路の具体例をホしたものである。渠
7図において、位相誤点十再生タロンクiMII勘侶号
演信号路60は第3図と同様に捕1戎さ11゜Dフリツ
プフロツfLg回路70Vcおいて波形整形回路l】の
出力をVCo 52力)らの再生クロックで遅延し1、
排他的オア回路71において波形整形回路11の出力と
Dフリツプフロツゾ回路72のQ出力の排他的、M埋和
をとり、再生クロック7周期倍号が含まれた位相誤差信
号が作成される。この信号は抵抗R2とコンデンサC2
で構成される時定数回路で平滑して出力される。 再生クロックL周期信号検出し!!+路61&まDフリ
ツゾフロツプ回路72を具え、そのD入力vcFIrI
記フリップフロップ回路70のQ出力を入力し1、クロ
ック入力[p+生ジクロツクインバータ73で反転した
信号を人力する。これにより、Dフリップフロップ回路
72からは、フリツゾフロツyull!+路70のQ出
力を再生クロックの1周期遅延した13号が出力される
。排他的オア回路73ではDフリップフロップ回路70
、720両Q出力を人力し、それらの排他同調理和を
とって今生クロックΣ周期信号す12わら、Dフリップ
フロップ回路70のQ出力が反転するたひに再生クロッ
クの1周期のパルス1隔のパルスを発生する1g号を出
力する。排他的オア回路73の出力は抵抗R3とコンデ
ンサC3で構成される時点数回路で平滑されて出力され
る。 路ωおよび再生クロックi周期信号検出回路61の出力
はオペアンf74と抵抗R4〜R7を組合せて構成され
る減算回路62に人力される。これにより、古学クロッ
クi周期信号は打消されて、減、tWup路62711
・らは位相誤差情報のみを含む信号が出力される。 $8図C13〜(j)は第7図vr (a)〜(jJで
示し7た各部の波形である。ここでは、(b)に示す再
生クロックの位相がPlの都れている状態から位相を進
ぬる開側jが行なわれて、P3で同期し、た状tことな
り、そこからちょっと位相を進ぬすきてP4.P5の状
態になった状態を示している。このとき位相誤差1g号
は(1)の信号D・ら(e)の信号を減算した(jJの
(g号と7jる。すなわち、位相誤差lif号はP3M
近で0とrlつて同期状態が示される。それ以iiJで
は極性か−となって位相が遅れている伏昨がホされる。 −−−−“−−−−^攬rれ:つV[与+−o’iた、
それ以後では住性が十となって位相が進んだ状態が示さ
れる。したがって、この位相誤差づ百号を前記VCO5
2の制御に利用すれば(位相誤差信号が−のとき発振周
波数な茜め、Oのときその発振周波数を維持し1、十の
とき発市周仮数を低くする)、fb)の再生クロックな
(a)のディスク清報ビット再生信号に同期させる制御
が実現される。 以上のよりな市11#においては、fj)の位相誤差信
号は、同期してない状態においては位相誤差だけでなく
、(Jの信号の発生頻度によっても変動する(発生tS
度が高ければ位相誤差4g号は動くなり、発生頻度が低
ければ位相誤差信号は低くなる)が、同期伏プぶにおい
ては位相誤差信号は0であるので、(d)の信号の発生
頻度によって変動しない。L、たがって、制御基準値に
変動がなく安定な制御が実現される。また、前記第4図
16)のように市11呻目憬11区を行き過ぎた場合に
はじめからやりなおすのでなく、逆方向に戻す制御を行
なうので、同期状態を安定に保持することができる。
第1図はディジタルオーディオディスク再生装置の制御
系統全体の構成を不すブロック図、第2図は第1図のタ
ロツク内生回路16のji*成1+11を示すブロック
図、第3図は紀2図の位相JA、−a検出回路53の構
成例ケボす回路図、第4図fa)〜te)は第3図にt
&)〜(e)で示した各部の波形図、第5図はこの発明
の原理を説明するための波形図、第6図はこの発明の一
実施例を示すブロック図、第7図は第6図の具体例を示
す回路図、第8図(IL)〜(j)は第7図VC(a)
〜(ノンで示した各部の波形図である。 1・・・ディスク、2・・・ターンテーブル、3・・・
ディスク回転モータ、5・・・フォーカス市II 11
41コイル、6・・・トラッキング制御コイル、7・・
・MJ ’4Mレンズ、16・・・クロックp)生l!
l!回路、ル・・・マスタクロック発生回路、々・・・
ディスク回転サーボ回路、42・・・衣ボ装マq。 53・・・位相誤差演出凹路、印・・・位相誤ルーd号
士再生りロックL周期信号検出回路、61・・・再生ク
ロックオア回路。
系統全体の構成を不すブロック図、第2図は第1図のタ
ロツク内生回路16のji*成1+11を示すブロック
図、第3図は紀2図の位相JA、−a検出回路53の構
成例ケボす回路図、第4図fa)〜te)は第3図にt
&)〜(e)で示した各部の波形図、第5図はこの発明
の原理を説明するための波形図、第6図はこの発明の一
実施例を示すブロック図、第7図は第6図の具体例を示
す回路図、第8図(IL)〜(j)は第7図VC(a)
〜(ノンで示した各部の波形図である。 1・・・ディスク、2・・・ターンテーブル、3・・・
ディスク回転モータ、5・・・フォーカス市II 11
41コイル、6・・・トラッキング制御コイル、7・・
・MJ ’4Mレンズ、16・・・クロックp)生l!
l!回路、ル・・・マスタクロック発生回路、々・・・
ディスク回転サーボ回路、42・・・衣ボ装マq。 53・・・位相誤差演出凹路、印・・・位相誤ルーd号
士再生りロックL周期信号検出回路、61・・・再生ク
ロックオア回路。
Claims (1)
- ディスク情報ビット再生信号と再生クロックイぎ号とに
もとづいて、再生クロ7215号の表周期の成分を含む
それらの位相誤差を検出する第10回路と、前d己ディ
スク情報ピントS生イ4号と削、5r2 s生りロック
1ぎ号にもとづいて前記再生クロック信号Σ周期成分?
慣出する第2の回路と、前記第1、第2の回路の出力を
合成し、て11if記再生クロンクイぎ
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57187792A JPS5977633A (ja) | 1982-10-26 | 1982-10-26 | デイスク再生装置におけるクロツク再生回路 |
US06/543,982 US4672597A (en) | 1982-10-26 | 1983-10-20 | Clock signal reproducing circuit for a player reproducing information of a disc |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57187792A JPS5977633A (ja) | 1982-10-26 | 1982-10-26 | デイスク再生装置におけるクロツク再生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5977633A true JPS5977633A (ja) | 1984-05-04 |
JPH0452554B2 JPH0452554B2 (ja) | 1992-08-24 |
Family
ID=16212301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57187792A Granted JPS5977633A (ja) | 1982-10-26 | 1982-10-26 | デイスク再生装置におけるクロツク再生回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4672597A (ja) |
JP (1) | JPS5977633A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0286727A2 (en) * | 1987-04-17 | 1988-10-19 | Sanyo Electric Co., Ltd. | Circuit for producing clock signal for reproducing PCM signal |
JP2008196611A (ja) * | 2007-02-13 | 2008-08-28 | Toyo Tire & Rubber Co Ltd | 防振装置 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62175969A (ja) * | 1986-01-28 | 1987-08-01 | Mitsubishi Electric Corp | 記憶装置 |
NL8601437A (nl) * | 1986-06-04 | 1988-01-04 | Philips Nv | Sequentiele bufferinrichting. |
US4780844A (en) * | 1986-07-18 | 1988-10-25 | Commodore-Amiga, Inc. | Data input circuit with digital phase locked loop |
JPH0673226B2 (ja) * | 1987-06-12 | 1994-09-14 | 株式会社シーエスケイ | 光記録媒体の読取誤り検出装置 |
JP2661064B2 (ja) * | 1987-09-30 | 1997-10-08 | ソニー株式会社 | データ再生装置 |
US4851932A (en) * | 1988-01-29 | 1989-07-25 | Storage Technology Corporation | Adaptive compensation circuit for moving data storage media |
JPH01227686A (ja) * | 1988-03-07 | 1989-09-11 | Nec Corp | スピンドルモータ制御回路 |
US5237550A (en) * | 1990-05-24 | 1993-08-17 | Olympus Optical Co., Ltd. | Reloadable optical recording/reproducing apparatus |
JPH04134670A (ja) * | 1990-09-25 | 1992-05-08 | Olympus Optical Co Ltd | データ記録再生装置 |
US5204848A (en) * | 1991-06-17 | 1993-04-20 | International Business Machines Corporation | Adjusting amplitude detection threshold by feeding back timing-data phase errors |
US5252865A (en) * | 1991-08-22 | 1993-10-12 | Triquint Semiconductor, Inc. | Integrating phase detector |
US5311178A (en) * | 1992-08-14 | 1994-05-10 | Silicon Systems, Inc. | Method for processing sample values in an RLL channel |
US5424881A (en) | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
JPH0850758A (ja) * | 1994-08-04 | 1996-02-20 | Teac Corp | 光ディスク再生装置 |
US5761163A (en) * | 1994-09-26 | 1998-06-02 | Kabushiki Kaisha Toshiba | Track jump servo apparatus for disc reproducing system |
JP3015832B2 (ja) * | 1995-06-27 | 2000-03-06 | 富士通株式会社 | データ再生装置 |
JPH1027435A (ja) * | 1996-07-15 | 1998-01-27 | Sony Corp | 再生装置および方法 |
JP3956062B2 (ja) * | 1996-07-30 | 2007-08-08 | ソニー株式会社 | 再生装置および方法 |
JP3874211B2 (ja) * | 1996-10-31 | 2007-01-31 | ソニー株式会社 | 情報記録方法及びその装置 |
JP4163180B2 (ja) * | 2003-05-01 | 2008-10-08 | 三菱電機株式会社 | クロックデータリカバリー回路 |
JP2008016093A (ja) * | 2006-07-04 | 2008-01-24 | Canon Inc | 光ディスク装置のpll回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51131612A (en) * | 1975-04-28 | 1976-11-16 | Computer Peripherals | Pll decoder for decoding predetermined frequency data signal |
JPS5323256A (en) * | 1976-08-16 | 1978-03-03 | Hitachi Ltd | Phase lock loop |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4222009A (en) * | 1978-11-02 | 1980-09-09 | Sperry Corporation | Phase lock loop preconditioning circuit |
DE3171263D1 (en) * | 1980-12-12 | 1985-08-08 | Philips Electronic Associated | Phase sensitive detector |
US4400667A (en) * | 1981-01-12 | 1983-08-23 | Sangamo Weston, Inc. | Phase tolerant bit synchronizer for digital signals |
US4371974A (en) * | 1981-02-25 | 1983-02-01 | Rockwell International Corporation | NRZ Data phase detector |
US4371975A (en) * | 1981-02-25 | 1983-02-01 | Rockwell International Corporation | Sampling NRZ data phase detector |
US4380815A (en) * | 1981-02-25 | 1983-04-19 | Rockwell International Corporation | Simplified NRZ data phase detector with expanded measuring interval |
US4520319A (en) * | 1982-09-30 | 1985-05-28 | Westinghouse Electric Corp. | Electronic phase detector having an output which is proportional to the phase difference between two data signals |
US4535459A (en) * | 1983-05-26 | 1985-08-13 | Rockwell International Corporation | Signal detection apparatus |
-
1982
- 1982-10-26 JP JP57187792A patent/JPS5977633A/ja active Granted
-
1983
- 1983-10-20 US US06/543,982 patent/US4672597A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51131612A (en) * | 1975-04-28 | 1976-11-16 | Computer Peripherals | Pll decoder for decoding predetermined frequency data signal |
JPS5323256A (en) * | 1976-08-16 | 1978-03-03 | Hitachi Ltd | Phase lock loop |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0286727A2 (en) * | 1987-04-17 | 1988-10-19 | Sanyo Electric Co., Ltd. | Circuit for producing clock signal for reproducing PCM signal |
JP2008196611A (ja) * | 2007-02-13 | 2008-08-28 | Toyo Tire & Rubber Co Ltd | 防振装置 |
Also Published As
Publication number | Publication date |
---|---|
US4672597A (en) | 1987-06-09 |
JPH0452554B2 (ja) | 1992-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5977633A (ja) | デイスク再生装置におけるクロツク再生回路 | |
JPS61253674A (ja) | 光ディスク | |
JPH11345462A (ja) | 情報記録装置 | |
JPH0223945B2 (ja) | ||
JPS6314424B2 (ja) | ||
JPH0135419B2 (ja) | ||
US5065384A (en) | Clock signal generating circuit for a data storing and reproducing system | |
JPH0216879A (ja) | クランプ回路 | |
JP3426303B2 (ja) | 光ディスク及びその記録情報再生装置 | |
JP2592559B2 (ja) | 情報記録再生装置の位相同期回路 | |
JPH0644571A (ja) | ディスクおよびディスク記録装置およびディスク再生装置 | |
JP2825113B2 (ja) | Cd−woディスクの書き込み装置 | |
KR100223883B1 (ko) | 광 디스크 기록재생기의 회전제어장치 | |
JPS60123189A (ja) | デイスクプレ−ヤにおけるジツタ−補正装置 | |
JPS58220271A (ja) | デジタルデイスクプレ−ヤのモ−タ制御装置 | |
JPS5894241A (ja) | クロックパルス発生回路 | |
JPS6337873A (ja) | サ−ボトラツクライタにおけるマスタクロツク作成装置 | |
JPH0754614B2 (ja) | 磁気記録再生装置 | |
JPH04170767A (ja) | 光ディスク装置 | |
JPS59152512A (ja) | デジタルデ−タ生成装置 | |
JPS6168761A (ja) | トラツキング制御装置 | |
JPH0574147B2 (ja) | ||
JPS6120948B2 (ja) | ||
JPH05183431A (ja) | 位相同期回路 | |
JPH05225585A (ja) | 光ディスク装置およびその制御方法 |