JP6476659B2 - 信号再生回路および信号再生方法 - Google Patents

信号再生回路および信号再生方法 Download PDF

Info

Publication number
JP6476659B2
JP6476659B2 JP2014174257A JP2014174257A JP6476659B2 JP 6476659 B2 JP6476659 B2 JP 6476659B2 JP 2014174257 A JP2014174257 A JP 2014174257A JP 2014174257 A JP2014174257 A JP 2014174257A JP 6476659 B2 JP6476659 B2 JP 6476659B2
Authority
JP
Japan
Prior art keywords
signal
circuit
received
clock
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014174257A
Other languages
English (en)
Other versions
JP2016051908A (ja
Inventor
有紀人 ▲角▼田
有紀人 ▲角▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014174257A priority Critical patent/JP6476659B2/ja
Priority to US14/812,281 priority patent/US9680631B2/en
Publication of JP2016051908A publication Critical patent/JP2016051908A/ja
Application granted granted Critical
Publication of JP6476659B2 publication Critical patent/JP6476659B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033Correction by delay
    • H04L7/0041Delay of data signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50Transmitters
    • H04B10/516Details of coding or modulation
    • H04B10/54Intensity modulation
    • H04B10/541Digital intensity or amplitude modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60Receivers
    • H04B10/66Non-coherent receivers, e.g. using direct detection
    • H04B10/69Electrical arrangements in the receiver
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Optical Communication System (AREA)
  • Optics & Photonics (AREA)

Description

本発明は、信号再生回路および信号再生方法に関する。
通信基幹向け装置やサーバ等の情報処理機器の性能向上に伴い、装置内外での信号送受信のデータレートを高くする必要がある。データ信号の送受信を行う通信システムでは、信号再生回路のデータ取り込み回路(フリップフロップ回路)が、送信されたデータ信号を、受信信号再生クロックに応じて取り込むことで信号再生を行う。受信信号再生クロックは、受信データ信号からCDR(Clock and Data Recovery)回路により再生したクロックを使用するのが一般的である。また、信号再生回路で発生されたクロックを受信データ信号の変化エッジの中間位相に追従するように位相調整することで、受信信号再生クロックを生成する場合もある。以下、CDR回路により再生されたクロックを受信信号再生クロックとして使用する場合を例として説明するが、開示の技術はこれに限定されるものではない。
上記のように、信号再生回路では、データ取り込み回路(フリップフロップ回路)が、CDR回路により再生した受信信号再生クロックに応じて、受信データ信号を取り込むことで信号再生を行う。受信信号再生クロックに応じて取り込むことで、位相方向のゆれ(Jitter)が除去されるので、この動作をリタイム:Retimeするとも称する。リタイムでは、受信データ信号の変化エッジの中央、すなわち変化エッジに対して180度ずれた位相で立上る受信信号再生クロックによるサンプリング(取り込み)を行い、受信データが“0”であるか“1”であるかを確定する。
光通信システムでは、送信装置に設けられたレーザダイード(LD)が送信データ信号により直接変調されることにより、光信号が生成される。光信号は、光ケーブルを介して受信装置に送信され、受信装置の光検出器(PD)が光信号を電気信号である受信データ信号に変換する。受信装置の信号再生回路が、受信データ信号から受信信号再生クロック信号を再生し、再生した受信信号再生クロック信号に応じて受信データ信号をリタイムする。
LDを直接変調することにより生成される光信号は、LDの特性により、立上りと立下りが非対称である。具体的には、光信号は、送信データ信号が“0”から“1”に立上る場合の変化が、送信データ信号が“1”から“0”に立下る場合の変化より速い。言い換えれば、光信号の変化は、強度が低レベルから高レベルに変化する場合は速く、強度が高レベルから低レベルに変化する場合は遅い。そのため、受信データ信号も、“0”から“1”に立上る場合の変化が速く、“1”から“0”に立下る場合の変化が遅い。
しかし、上記のような光通信システムの信号再生回路においては、受信するデータにかかわらず、受信データ信号の変化エッジから180度ずれた位相で立上る受信信号再生クロックによりリタイムしていた。
特開2006−253808号公報 特開2006−041818号公報
"25 Gbit/s transmission over 500 m multimode fiber using 750nm VCSEL with integrated mode filter", E. Haglund, et al., ELECTRONICS LETTERS 26th April 2012, Vol. 49, No.9
上記のように、受信データ信号の立上りと立下りが非対称であるにもかかわらず、受信データ信号の変化エッジから180度ずれた位相で立上る受信信号再生クロックによりリタイムしていた。そのため、受信信号再生クロックの変化エッジが受信データ信号の立上りと立下りに干渉し、受信データにエラーが発生する要因となっていた。
上記の例では、受信データ信号の立上りが速く、立下りが遅い場合を例として説明したが、逆に受信データ信号の立上りが遅く、立下りが速い場合にも同様の問題が発生する。
実施形態によれば、受信データ信号の変化特性に応じて適切なタイミングでリタイムを行うことにより、エラー発生を低減した信号再生回路が開示される。
第1の態様によれば、レーザ直接変調された光信号を受信して得られた受信波形に応じて、前記受信波形から再生した受信信号再生クロックの変化エッジと前記受信波形の位相関係を調整して調整済受信信号再生クロックを生成する位相調整回路と、前記受信波形のデータ値を、前記受信波形から前記調整済受信信号再生クロックの変化エッジに応じて取り込むデータ取り込み回路と、を備え、前記位相調整回路は、前記受信波形に応じて、前記受信波形の前記受信信号再生クロックに対する相対的な遅延量を調整するデータ遅延調整回路を有し、前記データ取り込み回路は、前記受信信号再生クロックの変化エッジに応じて、前記受信波形を取り込む信号再生回路が提供される。
第2の態様によれば、レーザ直接変調された光信号を受信して受信波形を生成し、前記受信波形に応じて、前記受信波形から再生した受信信号再生クロックの変化エッジと前記受信波形の位相関係を調整して調整済受信信号再生クロックを生成し、前記受信波形のデータ値を、前記受信波形から前記調整済受信信号再生クロックの変化エッジに応じて取り込む信号再生方法であって、前記調整済受信信号再生クロックの生成は、前記受信波形に応じて、前記受信波形の前記受信信号再生クロックに対する相対的な遅延量を調整して行い、前記受信波形のデータ値の取り込みは、前記受信信号再生クロックの変化エッジに応じて、前記受信波形を取り込む信号再生方法が提供される。
実施形態の信号再生回路および信号再生方法は、取り込もうとする受信データ信号のデータ値に応じて、受信信号再生クロックの変化エッジと受信データ信号の位相関係を適切に調整するので、エラー発生を低減できる。
図1は、光通信システムの構成例を示す図である。 図2は、受信装置の各部の信号波形の例を示す図であり、(A)が受信信号および再生クロックを、(B)が受信データ信号、受信信号再生クロック、および出力データの波形の例を示す。 図3は、受信信号および受信データ信号が非対称な場合の信号波形の例を示す図であり、(A)が受信信号および受信信号再生クロックを、(B)が受信データ信号および受信信号再生クロックの波形の例を示す。 図4は、第1実施形態の受信装置の構成およびデータ取り込みタイミングを示す図であり、(A)が構成を、(B)が調整された受信データ信号と受信信号再生クロックの位相を示す。 図5は、第2実施形態の受信装置の構成を示す図である。 図6は、受信信号再生クロックの受信データ信号に対する位相調整を示す図である。 図7は、受信信号および調整済受信信号再生クロックの波形を示す図である。 図8は、デューティコントローラの回路図である。 図9は、図8のデューティコントローラの動作を示すタイムチャートであり、受信データ信号、受信信号再生クロック、加算信号および調整済受信信号再生クロックを示す図である。 図10は、第2実施形態の受信装置を、図1に示したLD直接変調を行う光通信システムにおける受信装置として使用した場合の受信装置の各部の信号のシミュレーション結果を示す図である。 図11は、図10と同様のシミュレーション結果を示す図であり、(A)は受信データ信号、受信信号再生クロック、および調整済受信の1回分の例を、(B)は複数回の変化例を重ねて示す。 図12は、1クロック分の受信データ信号、受信信号再生クロック、および調整済受信信号再生クロックの変化モデルを示す図である。 図13は、第3実施形態の受信装置の信号再生回路の構成を示す図である。 図14は、第3実施形態の受信装置における動作波形を、ジッタ分も考慮して示すタイムチャートである。 図15は、受信データ信号に含まれるジッタおよび雑音のモデルを示す図である。 図16は、第4実施形態の受信装置の信号再生回路の構成を示す図である。 図17は、第5実施形態の受信装置の信号再生回路の構成を示す図である。 図18は、第4実施形態のセレクタ42および第5実施形態で使用されるセレクタの回路構成を示す図である。 図19は、第6実施形態の受信装置の信号再生回路の構成を示す図である。
実施形態を説明する前に、一般的な通信システムおよび信号再生回路について、光通信システムの場合を例として説明する。
図1は、光通信システムの構成例を示す図である。
図1を含めて、電気信号は単相であるものとして示す。しかし、実施形態は、単相の電気信号に限定されず、差動の電気信号でもよく、高速のデータレートの場合は差動の電気信号を利用することが望ましい。しかし、図示を容易にするために、構成を示すブロック図では単相の電気信号を利用する例を示し、具体的な回路を示す場合のみ差動の電気信号を利用する例を示す。
光通信システムは、送信装置10と、受信装置20と、送信装置10から出力された光信号を受信装置20に伝送する光ケーブル15と、を有する。送信装置10は、送信信号を生成する送信信号生成部11と、送信信号により直接変調され送信信号に対応する光信号を光ケーブル15に出力するレーザダイオード(LD)12と、を有する。前述のように、直接変調されるLD12から出力される光信号は、立上りと立下りが非対称であり、光信号は、送信データ信号が“0”から“1”に立上る場合の変化が、送信データ信号が“1”から“0”に立下る場合の変化より速い。
受信装置20は、フォトダイオード(PD)21と、トランスインピーダンス・アンプ(TIA)22と、TIA22に付加される抵抗23と、増幅回路24と、クロックデータ再生(CDR)回路25と、取り込み回路(D−FF)29と、を有する。PD21は、光ケーブル15から光信号を受け、光信号を電気信号に変換する。TIA22および抵抗23は、PD21を増幅し、受信データ信号を生成する。増幅回路24は、TIA22で増幅された信号をさらに増幅し、後段の処理に適した安定した受信データ信号Dinを出力する。
CDR(Clock Data Recovery)回路25は、位相検出器(Phase detector)26と、ループフィルタ(Loop Filter)27と、電圧制御発振器(VCO:Voltage Control Oscillator)28と、を有する。CDR回路25は、受信データ信号の変化から、受信データ信号に含まれるクロック、すなわち送信クロックを再生し、再生クロックClockoutとして出力すると共に、再生クロックに対して180度位相がずれた受信信号再生クロックCKoutを出力する。CDR回路25の構成および動作は広く知られているので、説明は省略する。
取り込み回路29は、D型フリップフロップ(D−FF)であり、受信信号再生クロックCKoutの立上りのタイミングで、受信データ信号Dinのサンプリング(取り込み)を行い、すなわちリタイムを行い、受信データ信号が“0”であるか“1”であるかを確定する。取り込み回路29は、確定した値を出力データDoutとして出力する。
図2は、受信装置の各部の信号波形の例を示す図であり、(A)が受信信号および再生クロックClockoutを、(B)が受信データ信号Din、受信信号再生クロックCKout、および出力データDoutの波形の例を示す。
通常の電気信号の伝送システムでは、受信信号および受信データ信号Dinは、対称な信号である。光通信システムでも、CDR回路25および取り込み回路29は、受信信号および受信データ信号Dinが対称な信号であるものとして形成されるのが一般的であり、図2でも、受信信号および受信データ信号Dinは、通常対称な信号として示している。
図2の(A)で、受信信号の波形は、受信データ信号が“1”、“0”、“1”、“0”、“0”、“1”、“0”、“1”、“1”、“0”に変化する。受信信号再生クロックCKoutは、受信データ信号の変化エッジを0度(360度)とすると、180度の位相で立上るように生成される。
図2の(B)は、上記の位相関係をより詳細に示しており、受信データ信号Dinはジッタにより変化エッジが変動するが、受信信号再生クロックCKoutは、受信データ信号Dinの変化エッジの平均位相で立下る。したがって、受信信号再生クロックCKoutは、受信データ信号Dinの変化エッジから180度位相がずれた、受信データ信号Dinが安定した時、すなわちアイパターンがもっとも開いた状態で立上り、Dinの判定が行われる。言い換えれば、受信データ信号Dinは、受信信号再生クロックCKoutが立上る前後で高レベルまたは低レベルで安定していることが望ましく、十分に安定していないとエラーが発生する。
しかし、前述のように、LD直接変調を行う光通信システムでは、受信信号および受信データ信号Dinは、非対称な信号である。
図3は、受信信号および受信データ信号Dinが非対称な場合の信号波形の例を示す図であり、(A)が受信信号および受信信号再生クロックCKoutを、(B)が受信データ信号Dinおよび受信信号再生クロックCKoutの波形の例を示す。
図3の(A)および(B)に示すように、受信信号(受信波形)および受信データ信号Dinは非対称な信号で、立上りが立下りより速い。そのため、受信データ信号Dinが“1”から“0”に変化する場合、受信データ信号Dinが“0”(低レベル)に変化する前に、受信信号再生クロックCKoutが立上る場合が生じる。また、受信データ信号Dinが“0”から“1”に変化する場合、受信データ信号Dinが“1”(高レベル)に変化した後、受信信号再生クロックCKoutが立上る前に、受信データ信号Dinが“0”への変化を開始する場合が生じる。このようなことが生じると、受信データにエラーが発生する可能性が高くなり、エラーレートが高くなる。
図3の(B)に示すように、LD直接変調を行う光通信システムでは、受信データ信号Dinは立上りと立下りが非対称な信号となり、“0”から“1”になる場合の最適タイミングと、“1”から“0”になる場合の最適タイミングが異なる。具体的には、最適タイミングは、“0”から“1”になる場合には180度の位相より早く、“1”から“0”になる場合には180度の位相より遅い。そのため、受信データ信号Dinの変化エッジから180度ずれたタイミングを、受信信号再生クロックCKoutの立上りに設定すると、すなわちサンプリングポイントに設定すると、受信データ信号Dinの立上りおよび立下りに干渉し、エラー発生の要因となる。
上記のLD直接変調を行う光通信システムの例では、受信データ信号の立上りが速く、立下りが遅いが、信号が反転された場合や、他のシステムでは、逆に受信データ信号の立上りが遅く、立下りが速い場合も起こり、その場合にも同様の問題が発生する。
以下に説明する実施形態の信号再生回路は、受信データ信号の変化特性に応じて適切なタイミングでリタイムを行うことにより、エラー発生を低減する。
図4は、第1実施形態の受信装置の構成およびデータ取り込みタイミングを示す図であり、(A)が構成を、(B)が調整された受信データ信号と受信信号再生クロックの位相を示す。第1実施形態の受信装置は、例えば、図1に示したLD直接変調を行う光通信システムにおける受信装置として使用される。
第1実施形態の受信装置は、PD21と、TIA22と、抵抗23と、増幅回路24と、CDR回路25と、取り込み回路(D−FF)29と、位相調整回路30と、を有する。CDR回路25は、位相検出器26と、ループフィルタ27と、VCO28と、を有する。このように、第1実施形態の受信装置20は、図1の受信装置20と類似の構成を有し、位相調整回路30を設けたことが異なり、他の部分は同じである。
位相調整回路30は、取り込み回路29が取り込もうとする受信データ信号Dinのデータ値に応じて、受信信号再生クロックCKoutが最適なタイミングで立上るように、受信データ信号Dinと受信信号再生クロックCKoutの位相関係を調整する。位相調整回路30は、受信データ信号Dinを調整済受信データ信号D2inとして、位相調整した受信信号再生クロックCKoutを調整済受信信号再生クロックCK2outとして、取り込み回路29に出力する。
図4の(B)に示すように、受信データ信号Dinの変化は、データ値が“0”から“1”になる立上りの場合速く、“1”から“0”になる立下りの場合は遅い。そこで、受信データ信号Dinの変化エッジから180度ずれた位相で変化する受信信号再生クロックCKoutを、データ値が“1”になる立上りの場合は進め、データ値が“0”になる立下りの場合は遅らせるように位相調整回路で調整済受信データ信号D2inと調整済受信信号再生クロックCK2outの位相関係を調整する。これにより、調整済受信信号再生クロックCK2outは、受信データ信号D2inが安定した状態で、立上ることになり、受信データ信号D2inの立上りおよび立下りに干渉しなくなり、エラー発生が低減される。
第1実施形態では、位相調整回路30は、受信データ信号Dinと受信信号再生クロックCKoutの位相関係を調整するが、実際の回路を実現する場合には、一方のみを調整するようにすると、回路を簡単にできる。次に説明する第2実施形態では、受信信号再生クロックCKoutの位相を調整することにより、受信データ信号Dinと受信信号再生クロックCKoutの位相関係を調整する。
図5は、第2実施形態の受信装置の構成を示す図である。
第2実施形態の受信装置は、位相調整回路30として、デューティコントローラ31が設けられていることが第1実施形態と異なり、他は同じである。デューティコントローラ31は、取り込み回路29が取り込もうとする受信データ信号Dinのデータ値に応じて、受信信号再生クロックCKoutが最適なタイミングで立上るように、受信信号再生クロックCKoutの位相を調整する。デューティコントローラ31は、位相調整した受信信号再生クロックCKoutを調整済受信信号再生クロックCK2outとして、取り込み回路29に出力する。したがって、調整済受信データ信号D2inは、受信データ信号Dinのままである。
図6は、受信信号再生クロックCKoutの受信データ信号Dinに対する位相調整を示す図である。
図6に示すように、調整済受信信号再生クロックCK2outは、受信信号再生クロックCKoutを、データ値が“1”になる立上りの場合は進め、データ値が“0”になる立下りの場合は遅らせることにより生成される。調整済受信信号再生クロックCK2outは、受信データ信号Dinが安定した状態で、立上ることになり、受信データ信号Dinの立上りおよび立下りに干渉しなくなり、エラー発生が低減される。
図7は、受信信号および調整済受信信号再生クロックCK2outの波形を示す図である。
図7は、図3に対応する。図7に示すように、受信信号(受信波形)が“1”に変化する時、CK2outは180度(点線で示す)より早く立上り、 “0”に変化する時、CK2outは180度より遅く立上る。
図8は、デューティコントローラ31の回路図である。
前述のように、図示を容易にするため、これまで電気信号は単相であるものとして示したが、差動の電気信号を利用することが望ましく、図8は差動信号を対象とする回路図を示している。しかし、当業者には容易に理解できるように、図8の回路は、単相信号を対象とする回路図にすることも可能である。
デューティコントローラ31は、共通の負荷抵抗R1およびR2と、トランジスタTr11とTr12の第1差動対と、Tr21とTr22の第2差動対と、定電流源CS1およびCS2と、リミットアンプ40と、を有する。直列に接続された第1差動対およびCS1と直列に接続された第2差動対およびCS2は、並列に接続され、さらにR1およびR2と直列に電源VDDとGNDの間に接続される。第1差動対には受信データ信号Dinが入力され、第2差動対には受信信号再生クロックCKoutが入力される。リミットアンプ40は、2つの差動対とR1およびR2との接続ノードの電位差を増幅してCK2outとして出力する。
図8の回路は、受信データ信号Dinと受信信号再生クロックCKoutのアナログ加算回路であり、広く知られた回路である。加算比は、第1差動対と第2差動対の駆動力の比で決定される。
図9は、図8のデューティコントローラ31の動作を示すタイムチャートであり、受信データ信号Din、受信信号再生クロックCKout、DinとCKoutの加算信号(Din+CKout)および調整済受信信号再生クロックCK2outを示す図である。
加算信号Din+CKoutは、図9に示すように変化し、リミットアンプ40で閾値Vthと比較すると、比較結果であるCK2outの立上りエッジは、Din=“1”の場合は進み、Din=“0”の場合は遅れる。このように、CK2outは、CKoutのデューティが変化した信号となるので、図8の回路をデューティコントローラと称する。
図10は、第2実施形態の受信装置を、図1に示したLD直接変調を行う光通信システムにおける受信装置として使用した場合の受信装置の各部の信号のシミュレーション結果を示す図である。図10では、受信データ信号Din、受信信号再生クロックCKout、加算信号Din+CKout、および調整済受信信号再生クロックCK2outが、示される。
図10に示すように、取り込む受信データ信号Dinが“1”の時には、CK2outのデューティ幅が広くなり、それに応じてCK2outの立上りエッジのタイミングが早くなる。逆に、取り込む受信データ信号Dinが“0”の時には、CK2outのデューティ幅が狭くなり、それに応じてCK2outの立上りエッジのタイミングが遅くなる。
図11は、図10と同様のシミュレーション結果を示す図であり、(A)は受信データ信号Din、受信信号再生クロックCKout、および調整済受信信号再生クロックCK2outの1回分の例を、(B)は複数回の変化例を重ねて示す。
図11の(A)は、図10と同じである。
図11の(B)は、いわゆるアイパターンを示しており、アイパターンは、データ中心点(位相180度)付近でもっとも開くが、データ値に応じて、もっとも開く位置が180度より前または後になる。図11の(B)に示すように、“1”をサンプリングする時には、アイパターンがもっとも開く位置は180度より早くなり、それに応じて受信信号再生クロックCKoutの立上りエッジは、180度より前に移動する。逆に、“0”をサンプリングする時には、アイパターンがもっとも開く位置は180度より遅くなり、それに応じて受信信号再生クロックCKoutの立上りエッジは、180度より後に移動する。
ここで、第2実施形態の受信装置を利用することによるエラーレートの改善の効果について考察する。
図12は、1クロック分の受信データ信号Din、受信信号再生クロックCKout、および調整済受信信号再生クロックCK2outの変化モデルを示す図である。
図12に示すように、受信(送信)クロックの1周期を1UIとする。図1に示した一般的な通信システムでは、受信信号再生クロックは、受信データ信号の変化エッジの中間点Xで立上るように設定されていた。受信データ信号のジッタをDjとし、受信データ信号が“0”から“1”に立上る時の時間にDjを加えた時間を立上り時間Trとし、受信データ信号が“1”から“0”に立下る時の時間にDjを加えた時間を立上り時間Tfとする。
図12に示すように、ジッタも考慮して、受信データ信号が“1”または“0”で安定する期間Opは、次の式で表される。
Op=UI−Dj−(Tr+Tf)/2
図12に示すように、受信データ信号が“1”である時の期間Opと、受信データ信号が“0”である時の期間Opの位置はずれている。第1および第2実施形態では、調整済受信信号再生クロックが、受信データ信号のデータ値に応じて、この期間Opに立上るように位相調整される。
図1に示した一般的な通信システムでは、受信信号再生クロックは、受信データ信号の変化エッジの中間点Xで立上るが、そのタイミングは期間Opでない。具体的には、受信データ信号が“0”に変化する場合には、期間Opの前に受信信号再生クロックが立上り、受信データ信号が“1”に変化する場合には、期間Opの後に受信信号再生クロックが立上る。例えば、立下り時に(“0”に変化する時に)、調整していない受信信号再生クロックが立上る場合の干渉量Aを、受信信号再生クロックが立上った後“0”になるまでの期間のTfに対する比で表すと、次のように表される。
A=(Tf+Dj−UI)/Tf
Aが負の時には、干渉ゼロである。
例えば、25Gb/s(1UI=40ps)の受信信号で、基本的な25Gb/s相当のVCSEL(20%−80%のTrおよびTfがそれぞれ14ps、22psで、Djが6ps)を考える。この場合、0%−100%のTrおよびTfが23.3psおよび36.7psとなり、Op=10psで、再生クロックのジッタに比べて十分に大きく、A=0.074となる。そのため、VCSELの波形ペナルティ10log(1/(1−0.074)))=0.33dBとなる。これが、受信データ信号の変化エッジの中間点Xで立上る場合のエラーによる劣化に相当する。
上記のように、第1および第2実施形態では、調整済受信信号再生クロックが、受信データ信号のデータ値に応じて、この期間Opに立上るように位相調整されるため、ペナルティはゼロであり、エラーレートが0.33dB改善される。
第2実施形態では、受信データ信号のデータ値に応じて、調整済受信信号再生クロックの立上りのタイミングが異なるため、取り込み回路29から出力される出力データDoutの位相が変動する。言い換えれば、出力データDoutのデューティが変化し、後段の回路動作を制約する。次に説明する第3実施形態では、デューティが一定の出力データが出力される。
図13は、第3実施形態の受信装置の信号再生回路の構成を示す図である。
第3実施形態の受信装置の信号再生回路は、再調整回路(D−FFS)32が設けられていることが第2実施形態における信号再生回路と異なり、他は同じである。
再調整回路(D−FFS)32は、D型フリップフロップ(D−FF)であり、VCO28からの再リタイムクロックCK3outの立上りのタイミングで、取り込み回路29の出力する出力データDoutをラッチする(取り込む)。受信データ信号Dinは、取り込み回路29で確定された後であり、再リタイムクロックCK3outで適切に取り込むことができ、これによりデューティが一定の調整出力データD2outが出力される。
図14は、第3実施形態の受信装置における動作波形を、ジッタ分も考慮して示すタイムチャートである。
図14において、Din、CKout、Din+CKout、CK2outは、ジッタ分が付加されている点を除けば、図9と同じである。出力データDoutは、CK2outにジッタがあるため、ジッタを有する。CK3outはジッタのないクロックであり、再調整回路(D−FFS)32がCK3outに応じてリタイムすることで、調整出力データD2outはジッタの無い信号となる。
図15は、受信データ信号に含まれるジッタおよび雑音のモデルを示す図である。
図14および図15を参照して、第3実施形態の信号再生回路におけるジッタおよび雑音の除去について説明する。
図15において、Nsは、受信データ信号の信号レベルの雑音を示す。Rjは、信号の立上りおよび立下りの雑音によるゆれであるランダム・ジッタを示す。Djは、前述のように立上りおよび立下りの信号パターンによるタイミング差であるパターン・ジッタを示す。図示していないが、デューティのずれをDcで表す。
前述のように第2および第3実施形態では、受信データ信号Dinをリタイムする際、受信データ信号Dinと受信信号再生クロックCKoutを加算して生成した調整済受信信号再生クロックCK2outを利用する。このように、受信データ信号Dinを加算するため、調整済受信信号再生クロックCK2outには、受信データ信号のパターン・ジッタDjおよびランダム・ジッタRjが重畳されるが、“1”の場合にはタイミングを早め、“0”の場合にはタイミングを遅くできる。
調整済受信信号再生クロックCK2outにより再生された出力データDoutは、雑音成分Nsは除去されているが、調整済受信信号再生クロックCK2outに重畳されたパターン・ジッタDjおよびランダム・ジッタRjと、タイミング調整に起因するデューティずれDcの影響を受けている。
再リタイムクロックCK3outは、ジッタが無く、デューティ調整が行われていないクロックである。したがって、CK3outで再度リタイムすることで、出力データDout上に発生していたパターン・ジッタDj、ランダム・ジッタRjおよびデューティずれDcを除去した調整出力データD2outが得られる。
第2および第3実施形態では、デューティコントローラ31が、受信データ信号の受信するデータ値に応じて受信信号再生クロックCKoutの位相を調整して調整済受信信号再生クロックCKoutを生成したが、他の方法で受信信号再生クロックCKoutの位相を調整してもよい。次に説明する第4実施形態では、他の方法で受信信号再生クロックCKoutの位相を調整する。
図16は、第4実施形態の受信装置の信号再生回路の構成を示す図である。
第4実施形態の信号再生回路は、デューティコントローラ31の代わりに、遅延A41A、遅延B41Bおよびセレクタ42を設けたことが第2実施形態と異なり、他は同じである。
遅延A41Aは、受信信号再生クロックCKoutを遅延量A分遅延して第1遅延受信信号再生クロックを出力する。遅延B41Bは、受信信号再生クロックCKoutを、遅延量Aより大きな遅延量分B遅延して第2遅延受信信号再生クロックを出力する。遅延量Aと遅延量Bの差は、例えば、図6に示した“1”サンプル時と“0”サンプル時の時間差である。遅延A41Aおよび遅延B41Bは、信号線で実現され、信号線の長さの差が、遅延量Aと遅延量Bの差に相当するように設定される。
セレクタ42は、受信データ信号Dinのデータ値に応じて、遅延A41Aおよび遅延B41Bの出力する第1遅延受信信号再生クロックと第2遅延受信信号再生クロックの何れかを選択して調整済受信信号再生クロックCK2outとして出力する。具体的には、受信しようとする受信データ信号Dinのデータ値が“1”の時には第1遅延受信信号再生クロックを選択し、“0” の時には第2遅延受信信号再生クロックを選択する。セレクタ42の回路構成については後述する。
第4実施形態の信号再生回路は、回路構成が第2実施形態と異なるが、第2実施形態と同様の効果が得られる。なお、第4実施形態の信号再生回路は、第3実施形態の信号再生回路のように、再調整回路(D−FFS)32を設けてもよい。
第2から第4実施形態では、位相調整回路として、受信データ信号の受信するデータ値に応じて受信信号再生クロックCKoutの位相を調整する回路を設けたが、受信データ信号Dinの位相を調整することも可能である。次に説明する第5実施形態では、受信信号再生クロックCKoutの位相を調整せずに、受信データ信号Dinの位相を調整して、DinとCKoutの位相を調整する。
図17は、第5実施形態の受信装置の信号再生回路の構成を示す図である。
第5実施形態の信号再生回路は、位相調整回路30として、遅延C51C、遅延D51Dおよびセレクタ52を設けたことが第1実施形態と異なり、他は同じである。
遅延C51Aは、受信データ信号Dinを遅延量C分遅延して第1遅延受信データ信号を出力する。遅延D51Dは、受信データ信号Dinを、遅延量Cより小さな遅延量D分遅延して第2遅延受信データ信号を出力する。遅延量Cと遅延量Dの差は、例えば、図6に示した“1”サンプル時と“0”サンプル時の時間差である。遅延C51Cおよび遅延D51Dは、信号線で実現され、信号線の長さの差が、遅延量Cと遅延量Dの差に相当するように設定される。
セレクタ52は、受信データ信号Dinのデータ値に応じて、遅延C51Cおよび遅延D51Dの出力する第1遅延受信データ信号と第2遅延受信データ信号の何れかを選択して調整済受信データ信号D2inとして出力する。具体的には、受信しようとする受信データ信号Dinのデータ値が“1”の時には第1遅延受信データ信号を選択し、“0”の時には第2遅延受信データ信号を選択する。セレクタ52の回路構成については後述する。
第5実施形態の信号再生回路は、回路構成が第2および第4実施形態と異なるが、第2および第4実施形態と同様の効果が得られる。なお、第5実施形態の信号再生回路は、第3実施形態の信号再生回路のように、再調整回路(D−FFS)32を設けてもよい。
図18は、第4実施形態のセレクタ42および第5実施形態のセレクタ52として使用されるセレクタの回路構成を示す図である。
前述のように、図示を容易にするため、これまで図8以外の図は電気信号は単相であるものとして示したが、差動の電気信号を利用することが望ましく、図18は差動信号を対象とする回路図を示している。しかし、当業者には容易に理解できるように、図18の回路は、単相信号を対象とする回路図にすることも可能である。
セレクタは、共通の負荷抵抗R3およびR4と、トランジスタTr31とTr32の第3差動対と、Tr41とTr42の第4差動対と、トランジスタTr51とTr52の第5差動対と、定電流源CS3と、を有する。直列に接続された第3差動対および第5差動対のTr51と、直列に接続された第4差動対および第5差動対のTr52は、並列に接続され、さらにR3およびR4と、CS3と直列に電源VDDとGNDの間に接続される。第3差動対には遅延A41Aまたは遅延C51Cの出力が遅延1として入力され、第4差動対には遅延B41Bまたは遅延D51Dの出力が遅延2として入力され、第5差動対にはDinがセレクト(Select)信号として入力される。第3および第4差動対とR3およびR4との接続ノードから、CK2outまたはD2inが遅延出力として出力される。
図18の回路は、遅延1と遅延2を、セレクト信号にしたがって選択して出力するアナログ選択回路である。セレクタの詳しい動作説明は省略する。
図19は、第6実施形態の受信装置の信号再生回路の構成を示す図である。
第6実施形態の信号再生回路は、温度モニタ60が付加されていることが第2実施形態と異なり、他は同じである。
送信装置10のLD12の緩和振動に起因するピーキング(peaking)や、図12に示した立上り時間Trと立下り時間Tfのミスマッチは、温度などに依存する。そのため、温度変化に応じて、“1”レベルと“0”レベルのリタイムの最適タイミングも変化する。
第6実施形態では、デューティコントローラ31は、受信データ信号Dinと受信信号再生クロックCKoutの加算比によって、調整済受信信号再生クロックCK2outのクロックデューティ、すなわちリタイムのタイミングを進める量、遅らせる量を調整できる。そのため、温度をモニタし、モニタした温度に応じてデューティコントローラ31における加算比を調整すると、LD12の温度依存性に起因する変動を補償できる。
第6実施形態は、送信装置10と受信装置20を近接して設け、受信装置20に設けた温度モニタ60が検出した温度で送信装置10のLD12の温度が予測できる構成に適用できる。また、温度モニタ60を送信装置10のLD12の近傍に設け、温度モニタ60の検出した温度情報を、送信装置10から受信装置20への送信信号に含めて送信し、デューティコントローラ31に温度情報を供給する構成にして適用してもよい。
また、トレーニングモードを初期化時や随時行うようにして、エラーレートを測定し、エラーレートが最小になるように、すなわち最適条件になるようにデューティコントローラ31での遅延量を調整してもよい。
第6実施形態の温度モニタを設ける構成は、第3から第5実施形態にも適用できる。
以上、実施形態について説明したが、各種の変形例が可能であるのはいうまでもない。実施形態では、取り込む受信データ信号のデータ値に応じて受信信号再生クロックおよび/または受信データ信号の位相を調整する。そのため、取り込む受信データ信号のデータ値が、そのデータ値の取り込みに関係する受信信号再生クロックおよび/または受信データ信号の位相調整に反映されることが求められる。そこで、例えば、図5で、VCO28とデューティコントローラ31の間のCKoutの経路、および取り込み回路に入力するDinの経路に、遅延回路を設けて、取り込む受信データ信号のデータ値が十分に反映されるようにしてもよい。この場合、第3実施形態のように、再調整回路を設けることが望ましい。これらのことは、第4から第6実施形態でも同様である。
以上の実施形態に関し、更に以下の付記を開示する。
[付記1]
受信データ信号を受信信号再生クロックの変化エッジに応じて取り込むデータ取り込み回路と、
前記データ取り込み回路が取り込もうとする前記受信データ信号のデータ値に応じて、前記受信信号再生クロックの変化エッジと前記受信データ信号の位相関係を調整する位相調整回路と、を備えることを特徴とする信号再生回路。
[付記2]
前記位相調整回路は、前記データ取り込み回路が取り込もうとする前記受信データ信号のデータ値に応じて、前記受信信号再生クロックの変化エッジの位相を調整して調整済受信信号再生クロックを生成するクロック位相調整回路を有し、
前記データ取り込み回路は、前記調整済受信信号再生クロックの前記変化エッジに応じて前記受信データ信号を取り込む付記1に記載の信号再生回路。
[付記3]
前記受信データ信号は、レーザ直接変調の光信号を受信した信号であり、
前記クロック位相調整回路は、前記データ取り込み回路が取り込もうとする前記受信データ信号が“1”レベルの時に、前記受信信号再生クロックの変化エッジを早くし、“0”レベルの時に、前記受信信号再生クロックの変化エッジを遅くするように調整する付記2に記載の信号再生回路。
[付記4]
前記クロック位相調整回路は、前記受信信号再生クロックと前記受信データ信号の加算回路である付記2または3に記載の信号再生回路。
[付記5]
前記クロック位相調整回路は、前記加算回路の出力の強度範囲を制限して増幅するリミット増幅回路を備える付記4に記載の信号再生回路。
[付記6]
前記クロック位相調整回路は、
前記受信信号再生クロックを第1遅延量遅延する第1遅延回路と、
前記受信信号再生クロックを前記第1遅延量と異なる第2遅延量遅延する第2遅延回路と、
前記データ取り込み回路が取り込もうとする前記受信データ信号のデータ値に応じて、前記第1遅延回路の出力と前記第2遅延回路の出力の一方を遅延する選択回路と、を備える付記2または3に記載の信号再生回路。
[付記7]
前記データ取り込み回路の出力を、前記受信信号再生クロックと逆相のクロックに応じて取り込むりタイミング回路を備える付記2から6のいずれか1項に記載の信号再生回路。
[付記8]
前記位相調整回路は、前記データ取り込み回路が取り込もうとする前記受信データ信号のデータ値に応じて、前記受信データ信号の遅延量を調整するデータ遅延調整回路を有し、
前記データ取り込み回路は、前記受信信号再生クロックの前記変化エッジに応じて、前記データ遅延調整回路で遅延量が調整された前記受信データ信号を取り込む付記1に記載の信号再生回路。
[付記9]
前記受信データ信号は、レーザ直接変調の光信号を受信した信号であり、
前記データ遅延調整回路は、前記データ取り込み回路が取り込もうとする前記受信データ信号が“1”レベルの時に、“0”レベルの時より前記受信データ信号を遅らせる付記8に記載の信号再生回路。
[付記10]
前記データ遅延調整回路は、
前記受信データ信号を第1遅延量遅延する第1遅延回路と、
前記受信信号再生クロックを前記第1遅延量と異なる第2遅延量遅延する第2遅延回路と、
前記データ取り込み回路が取り込もうとする前記受信データ信号のデータ値に応じて、前記第1遅延回路の出力と前記第2遅延回路の出力の一方を遅延する選択回路と、を備える付記8または9に記載の信号再生回路。
[付記11]
受信データ信号から、受信信号再生クロックを再生するクロック再生回路を備える付記1から10のいずれか1項に記載の信号再生回路。
[付記12]
レーザ直接変調された光信号を受信して受信データ信号を生成し、
取り込もうとする前記受信データ信号のデータ値に応じて、受信信号再生クロックの変化エッジと前記受信データ信号の位相関係を調整し、
前記受信信号再生クロックの変化エッジに応じて前記受信データ信号を取り込む、ことを特徴とする信号再生方法。
[付記13]
レーザ直接変調により送信データ信号に応じた光信号を生成して出力する送信回路と、
前記光信号を伝送する伝送経路と、
前記伝送経路から前記光信号を受信し、前記送信データ信号に対応する受信データを再生する信号再生回路と、を備え、
前記信号再生回路は、
前記伝送経路から受信した前記光信号から受信データ信号を生成する受信部と、
前記受信データ信号を受信信号再生クロックの変化エッジに応じて取り込むデータ取り込み回路と、
前記データ取り込み回路が取り込もうとする前記受信データ信号のデータ値に応じて、前記受信信号再生クロックの変化エッジと前記受信データ信号の位相関係を調整する位相調整回路と、を備えることを特徴とする光通信システム。
[付記14]
前記信号再生回路は、前記送信回路におけるレーザ直接変調に係る部分の温度情報を保持する温度モニタを備え、
前記位相調整回路は、前記温度情報に応じて、位相調整量を変化させる付記13に記載の光通信システム。
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものである。特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
10 送信装置
12 LD
20 受信装置
21 フォトダイオード(PD)
25 CDR回路
29 取り込み回路(D−FF)
30 位相調整回路
31 デューティコントローラ
32 再調整回路(D−FFS)
41A、41B、51C、51D 遅延
42、52 セレクタ

Claims (7)

  1. レーザ直接変調された光信号を受信して得られた受信波形に応じて、前記受信波形から再生した受信信号再生クロックの変化エッジと前記受信波形の位相関係を調整して調整済受信信号再生クロックを生成する位相調整回路と、
    前記受信波形のデータ値を、前記受信波形から前記調整済受信信号再生クロックの変化エッジに応じて取り込むデータ取り込み回路と、を備え、
    前記位相調整回路は、前記受信波形に応じて、前記受信波形の前記受信信号再生クロックに対する相対的な遅延量を調整するデータ遅延調整回路を有し、
    前記データ取り込み回路は、前記受信信号再生クロックの変化エッジに応じて、前記受信波形を取り込む、ことを特徴とする信号再生回路。
  2. 前記位相調整回路は、前記受信波形が“1”に変化するとき、前記受信信号再生クロックの相対的な変化エッジを早くし、“0”に変化するとき、前記受信信号再生クロックの相対的な変化エッジを遅くするように調整して前記調整済受信信号再生クロックを生成する請求項1に記載の信号再生回路。
  3. 前記位相調整回路は、
    前記受信信号再生クロックを第1遅延量遅延する第1遅延回路と、
    前記受信信号再生クロックを前記第1遅延量と異なる第2遅延量遅延する第2遅延回路と、
    前記受信波形に応じて、前記第1遅延回路の出力と前記第2遅延回路の出力の一方を選択する第1選択回路と、を備える請求項1または2に記載の信号再生回路。
  4. 前記データ取り込み回路の出力を、前記受信信号再生クロックと逆相のクロックに応じて取り込むリタイミング回路を備える請求項1から3のいずれか1項に記載の信号再生回路。
  5. 前記データ遅延調整回路は、
    前記受信波形を第遅延量遅延する第遅延回路と、
    前記受信波形を前記第遅延量と異なる第遅延量遅延する第遅延回路と、
    前記受信波形に応じて、前記第遅延回路の出力と前記第遅延回路の出力の一方を選択する第2選択回路と、を備える請求項1から4のいずれか1項に記載の信号再生回路。
  6. レーザ直接変調された光信号を受信して受信波形を生成し、
    前記受信波形に応じて、前記受信波形から再生した受信信号再生クロックの変化エッジと前記受信波形の位相関係を調整して調整済受信信号再生クロックを生成し、
    前記受信波形のデータ値を、前記受信波形から前記調整済受信信号再生クロックの変化エッジに応じて取り込む信号再生方法であって、
    前記調整済受信信号再生クロックの生成は、前記受信波形に応じて、前記受信波形の前記受信信号再生クロックに対する相対的な遅延量を調整して行い、
    前記受信波形のデータ値の取り込みは、前記受信信号再生クロックの変化エッジに応じて、前記受信波形を取り込む、ことを特徴とする信号再生方法。
  7. 前記調整済受信信号再生クロックの生成は、前記受信波形が“1”に変化するとき、前記受信信号再生クロックの相対的な変化エッジを早くし、“0”に変化するとき、前記受信信号再生クロックの相対的な変化エッジを遅くするように調整して前記調整済受信信号再生クロックを生成する請求項6に記載の信号再生方法。
JP2014174257A 2014-08-28 2014-08-28 信号再生回路および信号再生方法 Active JP6476659B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014174257A JP6476659B2 (ja) 2014-08-28 2014-08-28 信号再生回路および信号再生方法
US14/812,281 US9680631B2 (en) 2014-08-28 2015-07-29 Signal recovery circuit and signal recovery method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014174257A JP6476659B2 (ja) 2014-08-28 2014-08-28 信号再生回路および信号再生方法

Publications (2)

Publication Number Publication Date
JP2016051908A JP2016051908A (ja) 2016-04-11
JP6476659B2 true JP6476659B2 (ja) 2019-03-06

Family

ID=55403798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014174257A Active JP6476659B2 (ja) 2014-08-28 2014-08-28 信号再生回路および信号再生方法

Country Status (2)

Country Link
US (1) US9680631B2 (ja)
JP (1) JP6476659B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6476659B2 (ja) * 2014-08-28 2019-03-06 富士通株式会社 信号再生回路および信号再生方法
JP6432494B2 (ja) * 2015-11-30 2018-12-05 オムロン株式会社 監視装置、監視システム、監視プログラムおよび記録媒体
WO2018165976A1 (en) * 2017-03-17 2018-09-20 Photonic Technologies (Shanghai) Co., Ltd. Method and apparatus for built-in self-test
JP2020048054A (ja) 2018-09-19 2020-03-26 キオクシア株式会社 受信装置、通信システム、及びクロック再生方法

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4611230A (en) * 1984-12-18 1986-09-09 Zenith Electronics Corporation Vertical video centering control system
US4726022A (en) * 1986-04-30 1988-02-16 International Business Machines Corporation Method and apparatus for stressing the data window in magnetic storage devices
US5920600A (en) * 1995-09-18 1999-07-06 Oki Electric Industry Co., Ltd. Bit phase synchronizing circuitry for controlling phase and frequency, and PLL circuit therefor
US6044123A (en) * 1996-10-17 2000-03-28 Hitachi Micro Systems, Inc. Method and apparatus for fast clock recovery phase-locked loop with training capability
US6002282A (en) * 1996-12-16 1999-12-14 Xilinx, Inc. Feedback apparatus for adjusting clock delay
JPH11122229A (ja) * 1997-10-17 1999-04-30 Fujitsu Ltd リタイミング回路およびリタイミング方法
JP3745517B2 (ja) * 1997-10-20 2006-02-15 富士通株式会社 タイミング回路
US6347128B1 (en) * 1998-07-20 2002-02-12 Lucent Technologies Inc. Self-aligned clock recovery circuit with proportional phase detector
JP2000216763A (ja) * 1999-01-20 2000-08-04 Nec Corp 位相同期装置及び位相同期方法
US6300838B1 (en) * 1999-12-22 2001-10-09 International Business Machines Corporation Method and apparatus for derivative controlled phase locked loop systems
JP2001197049A (ja) * 2000-01-14 2001-07-19 Fujitsu Ltd クロック再生回路及びこれを用いた光信号受信器
JP4387078B2 (ja) * 2000-02-14 2009-12-16 富士通株式会社 光受信器
JP2003526984A (ja) * 2000-03-07 2003-09-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データクロックト回復回路
US6901126B1 (en) * 2000-06-30 2005-05-31 Texas Instruments Incorporated Time division multiplex data recovery system using close loop phase and delay locked loop
JP3647364B2 (ja) * 2000-07-21 2005-05-11 Necエレクトロニクス株式会社 クロック制御方法及び回路
ATE474317T1 (de) * 2000-08-03 2010-07-15 Broadcom Corp Schaltung und verfahren für multiphasenanpassung
KR100342521B1 (ko) * 2000-09-05 2002-06-28 윤종용 광 수신기의 전송속도 인식 장치 및 방법
US6392457B1 (en) * 2000-10-02 2002-05-21 Agere Systems Guardian Corp. Self-aligned clock recovery circuit using a proportional phase detector with an integral frequency detector
AU2002225984A1 (en) * 2000-11-13 2002-05-21 Primarion, Inc. Method and system for synchronizing an output signal to a data signal
JP4567231B2 (ja) * 2001-04-12 2010-10-20 株式会社日立製作所 波長変換器および波長多重光通信装置
JP4542286B2 (ja) * 2001-06-06 2010-09-08 富士通株式会社 並列信号自動位相調整回路
US7167533B2 (en) * 2001-06-30 2007-01-23 Intel Corporation Apparatus and method for communication link receiver having adaptive clock phase shifting
US6628173B2 (en) * 2001-12-20 2003-09-30 Conexant Systems, Inc. Data and clock extractor with improved linearity
JP3850856B2 (ja) * 2002-05-17 2006-11-29 富士通株式会社 Plo装置
US7197102B2 (en) * 2002-06-07 2007-03-27 International Business Machines Corporation Method and apparatus for clock-and-data recovery using a secondary delay-locked loop
US6973147B2 (en) * 2002-09-04 2005-12-06 Intel Corporation Techniques to adjust a signal sampling point
TW589831B (en) * 2002-12-05 2004-06-01 Via Tech Inc Multi-port network interface circuit and related method for triggering transmission signals of multiple ports with clocks of different phases
GB2397956B (en) * 2003-01-29 2005-11-30 Phyworks Ltd Phase detector
US7298807B2 (en) * 2003-02-11 2007-11-20 Rambus Inc. Circuit, apparatus and method for adjusting a duty-cycle of a clock signal in response to incoming serial data
US7092472B2 (en) * 2003-09-16 2006-08-15 Rambus Inc. Data-level clock recovery
WO2004098120A1 (ja) * 2003-05-01 2004-11-11 Mitsubishi Denki Kabushiki Kaisha クロックデータリカバリー回路
US7307461B2 (en) * 2003-09-12 2007-12-11 Rambus Inc. System and method for adaptive duty cycle optimization
US7330508B2 (en) * 2003-12-19 2008-02-12 Broadcom Corporation Using clock and data recovery phase adjust to set loop delay of a decision feedback equalizer
JP4419067B2 (ja) * 2004-07-26 2010-02-24 株式会社日立製作所 ディジタルインターフェースを有する半導体装置、メモリ素子及びメモリモジュール
JP4629462B2 (ja) * 2005-03-08 2011-02-09 三菱電機株式会社 最適位相識別回路
US7428284B2 (en) * 2005-03-14 2008-09-23 Micron Technology, Inc. Phase detector and method providing rapid locking of delay-lock loops
US7205811B2 (en) * 2005-03-31 2007-04-17 Agere Systems Inc. Methods and apparatus for maintaining desired slope of clock edges in a phase interpolator using an adjustable bias
US7873132B2 (en) * 2005-09-21 2011-01-18 Hewlett-Packard Development Company, L.P. Clock recovery
US7916820B2 (en) * 2006-12-11 2011-03-29 International Business Machines Corporation Systems and arrangements for clock and data recovery in communications
US7983368B2 (en) * 2006-12-11 2011-07-19 International Business Machines Corporation Systems and arrangements for clock and data recovery in communications
JP4930074B2 (ja) * 2007-01-24 2012-05-09 富士通株式会社 位相調整機能の評価方法、情報処理装置、プログラム及びコンピュータ読取可能な情報記録媒体
US7929654B2 (en) * 2007-08-30 2011-04-19 Zenko Technologies, Inc. Data sampling circuit and method for clock and data recovery
US7612625B2 (en) * 2008-02-19 2009-11-03 Intel Corporation Bang-bang architecture
JP5276928B2 (ja) * 2008-08-29 2013-08-28 株式会社日立製作所 信号再生回路向け位相比較回路及び信号再生回路向け位相比較回路を備える光通信装置
JP2010068029A (ja) * 2008-09-08 2010-03-25 Sumitomo Electric Ind Ltd 光トランシーバ
JP5582140B2 (ja) * 2009-05-11 2014-09-03 日本電気株式会社 受信装置および復調方法
US8538271B2 (en) * 2009-07-08 2013-09-17 Futurewei Technologies, Inc. Combined burst mode level and clock recovery
JP5385718B2 (ja) * 2009-07-28 2014-01-08 ルネサスエレクトロニクス株式会社 クロックデータリカバリ回路
WO2011060325A1 (en) * 2009-11-12 2011-05-19 Packet Photonics, Inc. Optical network interface module using a hardware programmable optical network interface engine
US8284888B2 (en) * 2010-01-14 2012-10-09 Ian Kyles Frequency and phase acquisition of a clock and data recovery circuit without an external reference clock
US8520793B2 (en) * 2011-04-20 2013-08-27 Faraday Technology Corp. Phase detector, phase detecting method, and clock-and-data recovery device
JP6092727B2 (ja) * 2012-08-30 2017-03-08 株式会社メガチップス 受信装置
JP6476659B2 (ja) * 2014-08-28 2019-03-06 富士通株式会社 信号再生回路および信号再生方法
TWI556584B (zh) * 2015-03-26 2016-11-01 威盛電子股份有限公司 相位偵測裝置以及相位調整方法

Also Published As

Publication number Publication date
JP2016051908A (ja) 2016-04-11
US9680631B2 (en) 2017-06-13
US20160065316A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
KR101397741B1 (ko) 클록 데이터 복원 장치
Stojanovic et al. Autonomous dual-mode (PAM2/4) serial link transceiver with adaptive equalization and data recovery
US7634035B2 (en) Phase comparison circuit and clock recovery circuit
JP6476659B2 (ja) 信号再生回路および信号再生方法
US7643576B2 (en) Data-signal-recovery circuit, data-signal-characterizing circuit, and related integrated circuits, systems, and methods
US8181058B2 (en) Clock-data-recovery technique for high-speed links
JPH11127142A (ja) タイミング回路
US10277387B2 (en) Signal recovery circuit, electronic device, and signal recovery method
JP4838775B2 (ja) 光送信回路
JP6582771B2 (ja) 信号再生回路、電子装置および信号再生方法
JP6421515B2 (ja) 信号再生回路および信号再生方法
US6803791B2 (en) Equalizing receiver with data to clock skew compensation
JP2009060203A (ja) 光受信信号断検出回路及び光受信信号断検出方法
JP2011171895A (ja) Cdr回路
JP5540472B2 (ja) シリアルデータ受信機、利得制御回路および利得制御方法
EP3857809B1 (en) Clock extraction in systems affected by strong intersymbol interference
JP3850856B2 (ja) Plo装置
WO2018192647A1 (en) Equalizer for four-level pulse amplitude modulation
EP3158677B1 (en) An apparatus for synchronizing a sampling signal on a communication signal
TWI416920B (zh) 一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路
JP4214224B2 (ja) 光クロック抽出装置および光クロック抽出方法
US11228418B2 (en) Real-time eye diagram optimization in a high speed IO receiver
JP4629462B2 (ja) 最適位相識別回路
JP6475202B2 (ja) 位相比較回路、及びその制御方法
JP5575082B2 (ja) Ponシステムのcdr回路およびcdr回路におけるパルス幅歪自己検出方法とパルス幅歪自己補償方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190121

R150 Certificate of patent or registration of utility model

Ref document number: 6476659

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150