JP5751290B2 - データ受信装置及び受信ビット列の同一値ビット長判定方法 - Google Patents
データ受信装置及び受信ビット列の同一値ビット長判定方法 Download PDFInfo
- Publication number
- JP5751290B2 JP5751290B2 JP2013145427A JP2013145427A JP5751290B2 JP 5751290 B2 JP5751290 B2 JP 5751290B2 JP 2013145427 A JP2013145427 A JP 2013145427A JP 2013145427 A JP2013145427 A JP 2013145427A JP 5751290 B2 JP5751290 B2 JP 5751290B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- data
- bit string
- received
- oversampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 26
- 230000010355 oscillation Effects 0.000 claims description 61
- 230000010354 integration Effects 0.000 claims description 44
- 230000005540 biological transmission Effects 0.000 claims description 42
- 238000004364 calculation method Methods 0.000 claims description 20
- 230000000630 rising effect Effects 0.000 claims description 5
- 238000004891 communication Methods 0.000 description 28
- 230000006866 deterioration Effects 0.000 description 11
- 238000012545 processing Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000011084 recovery Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0332—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with an integrator-detector
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
送信側発振源4から出力される送信クロックの周波数及び受信側発振源6から出力される受信クロックの周波数について説明すると、両者の間で周波数誤差(オフセット)が発生していない場合には、受信側のビット列の1ビット区間と送信側のビット列の1ビット区間とはずれることなく一致する。即ち、図2(a)に示すように、1ビットを8サンプル(8倍)でオーバーサンプリングする場合には、送信側の1ビット区間は受信側の8サンプルのオーバーサンプリングデータと一致する。一方、両者の間で周波数誤差が発生している場合には、受信側のビット列の1ビット区間と送信側のビット列の1ビット区間とがずれて一致しなくなる場合がある。即ち、図2(b)に示すように、図2(a)と同じく1ビットを8サンプルでオーバーサンプリングする場合には、送信側の1ビット区間は受信側の8サンプルのオーバーサンプリングデータと一致することなく、例えば7サンプルのオーバーサンプリングデータにずれてしまう場合がある。
本発明は、上記した実施形態にのみ限定されるものではなく、以下のように変形又は拡張することができる。又、複数の変形例を組み合わせても良い。
LSI間のデータ通信に適用する構成を例示したが、例えば車両に搭載されているECUとは関係ない他の用途のデータ通信に適用しても良い。
データ送信装置とデータ受信装置とが1対1で接続されている構成を例示したが、データ送信装置とデータ受信装置とが1対複数で接続されていても良い。その場合、複数のデータ受信装置が同一のLSIに実装されていても良いし、異なるLSIに実装されていても良い。この場合、複数のデータ受信装置のそれぞれが受信側発振源を独立して有していると、送信側発振源とのクロックの周波数誤差が独自に(個別に)発生することになるが、それぞれが独立して近似線を求めることでデータを好適に再生可能となる。即ち、データ受信装置が複数であったとしても、それぞれが独立して近似線を求めることで、それぞれの周波数誤差による影響を解消することができる。又、例えばデータ受信装置を増設しようとする場合でも、他のデータ受信装置における受信側発振源の受信クロックの周波数誤差を考慮することなく、その増設する受信側発振源の受信クロックの周波数を選定することができ、データ通信システムを拡張する際の制約を低減することができる。
Claims (6)
- データを送信するデータ送信装置(2)の送信側発振源(4)とは独立して設けられ、受信クロックを生成して出力する受信側発振源(6)と、
前記データ送信装置から受信した受信ビット列の各ビットを、前記受信側発振源から入力した受信クロックに同期してオーバーサンプリングしてオーバーサンプリングデータを生成するオーバーサンプリングデータ生成手段(7)と、
前記受信ビット列のうち所定ビット数を積算してビット積算数を算出するビット積算数算出手段(10)と、
前記オーバーサンプリングデータ生成手段により生成されたオーバーサンプリングデータのうち前記ビット積算数算出手段により積算された所定ビット数の各ビットに対応するサンプル数を積算してサンプル積算数を算出するサンプル積算数算出手段(11)と、
前記ビット積算数と前記サンプル積算数との対応を示す複数のポイントに基づいて近似線を求め、前記オーバーサンプリングデータ生成手段により生成されたオーバーサンプリングデータのうち前記サンプル積算数算出手段により積算されたサンプル数以降の同一値が連続する区間に対応するビット列のビット長を、前記近似線に基づいて前記受信ビット列の同一値ビット長として判定するビット長判定手段(12)と、を備え、
前記ビット長判定手段は、前記受信ビット列の各ビットのライズエッジのみ又はフォールエッジのみに対応する複数のポイントに基づいて前記近似線を求めることを特徴とするデータ受信装置(3)。 - 請求項1に記載したデータ受信装置において、
前記ビット長判定手段は、前記受信ビット列の各ビットのライズエッジのみに対応する複数のポイントに基づいてライズエッジ間の近似線を求めると共に、前記受信ビット列の各ビットのフォールエッジのみに対応する複数のポイントに基づいてフォールエッジ間の近似線を求めることを特徴とするデータ受信装置。 - 請求項2に記載したデータ受信装置において、
前記ビット長判定手段により求められた前記ライズエッジ間の近似線及び前記フォールエッジ間の近似線の双方に基づいて判定された前記受信ビット列の同一値ビット長からデータを再生するデータ再生手段(9)を備えたことを特徴とするデータ受信装置。 - 請求項1から3の何れか一項に記載したデータ受信装置において、
前記ビット長判定手段は、前記近似線を、前記複数のポイントのうち両端のポイントをパラメータとする直線補完により求めることを特徴とするデータ受信装置。 - 請求項1から3の何れか一項に記載したデータ受信装置において、
前記ビット長判定手段は、前記近似線を、前記複数のポイントをパラメータとする最小二乗法により求めることを特徴とするデータ受信装置。 - データを送信するデータ送信装置(2)から受信した受信ビット列の各ビットを、前記データ送信装置(2)の送信側発振源(4)とは独立して設けられた受信側発振源(6)から入力した受信クロックに同期してオーバーサンプリングしてオーバーサンプリングデータを生成する第1のステップと、
前記受信ビット列のうち所定ビット数を積算してビット積算数を算出する第2のステップと、
前記第1のステップにより生成されたオーバーサンプリングデータのうち前記第2のステップにより積算された所定ビット数の各ビットに対応するサンプル数を積算してサンプル積算数を算出する第3のステップと、
前記ビット積算数と前記サンプル積算数との対応を示す複数のポイントに基づいて近似線を求める第4のステップと、
前記第1のステップにより生成されたオーバーサンプリングデータのうち前記第3のステップにより積算されたサンプル数以降の同一値が連続する区間に対応するビット列のビット長を、前記第4のステップに求められた前記近似線に基づいて前記受信ビット列の同一値ビット長として判定する第5のステップと、を行い、
前記第4のステップにおいて、前記受信ビット列の各ビットのライズエッジのみ又はフォールエッジのみに対応する複数のポイントに基づいて前記近似線を求めることを特徴とする受信ビット列の同一値ビット長判定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013145427A JP5751290B2 (ja) | 2013-07-11 | 2013-07-11 | データ受信装置及び受信ビット列の同一値ビット長判定方法 |
US14/325,745 US9509491B2 (en) | 2013-07-11 | 2014-07-08 | Data reception apparatus and method of determining identical-value bit length in received bit string |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013145427A JP5751290B2 (ja) | 2013-07-11 | 2013-07-11 | データ受信装置及び受信ビット列の同一値ビット長判定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015019260A JP2015019260A (ja) | 2015-01-29 |
JP5751290B2 true JP5751290B2 (ja) | 2015-07-22 |
Family
ID=52278132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013145427A Expired - Fee Related JP5751290B2 (ja) | 2013-07-11 | 2013-07-11 | データ受信装置及び受信ビット列の同一値ビット長判定方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9509491B2 (ja) |
JP (1) | JP5751290B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016063430A (ja) * | 2014-09-18 | 2016-04-25 | 株式会社ソシオネクスト | 送受信回路、集積回路及び試験方法 |
US10289511B2 (en) * | 2016-08-19 | 2019-05-14 | Mixel, Inc. | Differential physical layer device with testing capability |
IT202000013222A1 (it) * | 2020-06-04 | 2021-12-04 | St Microelectronics Srl | Procedimento di clock recovery, circuito e sistema corrispondenti |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6570944B2 (en) | 2001-06-25 | 2003-05-27 | Rambus Inc. | Apparatus for data recovery in a synchronous chip-to-chip system |
JP2806938B2 (ja) * | 1988-03-28 | 1998-09-30 | 松下電工株式会社 | 符号再生方式 |
JP3318179B2 (ja) * | 1996-01-10 | 2002-08-26 | 松下電器産業株式会社 | データ受信装置 |
JP3391442B2 (ja) * | 1999-11-05 | 2003-03-31 | 日本電気株式会社 | クロック識別再生回路及びクロック識別再生方法 |
US6795515B1 (en) * | 2000-04-11 | 2004-09-21 | International Business Machines Corporation | Method and apparatus for locating sampling points in a synchronous data stream |
US7136443B2 (en) * | 2001-10-26 | 2006-11-14 | International Business Machines Corporation | Sample selection and data alignment circuit |
US20040117691A1 (en) * | 2002-12-13 | 2004-06-17 | George Fang | Method and related device for reliably receiving a digital signal |
JP4163180B2 (ja) | 2003-05-01 | 2008-10-08 | 三菱電機株式会社 | クロックデータリカバリー回路 |
JP4480536B2 (ja) | 2003-12-05 | 2010-06-16 | 株式会社リコー | データリカバリ方法およびデータリカバリ回路 |
JP5560989B2 (ja) | 2010-07-21 | 2014-07-30 | 富士通株式会社 | 受信回路 |
TWI446181B (zh) * | 2011-08-08 | 2014-07-21 | Faraday Tech Corp | 資料擷取的方法與相關裝置 |
JP5459421B2 (ja) * | 2012-07-12 | 2014-04-02 | 株式会社デンソー | データ受信装置及びデータ通信システム |
-
2013
- 2013-07-11 JP JP2013145427A patent/JP5751290B2/ja not_active Expired - Fee Related
-
2014
- 2014-07-08 US US14/325,745 patent/US9509491B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150019898A1 (en) | 2015-01-15 |
JP2015019260A (ja) | 2015-01-29 |
US9509491B2 (en) | 2016-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4855465B2 (ja) | クロック修正のためのパターン依存位相検出器 | |
JP5459421B2 (ja) | データ受信装置及びデータ通信システム | |
US8566632B2 (en) | Multi-rate sampling for network receiving nodes using distributed clock synchronization | |
JP2009118186A (ja) | クロックデータ復元装置 | |
EP2972926B1 (en) | Method and apparatus for clock recovery | |
US7844020B2 (en) | Transmission system, transmitter, receiver, and transmission method | |
JP5751290B2 (ja) | データ受信装置及び受信ビット列の同一値ビット長判定方法 | |
KR101733660B1 (ko) | 10gbase―t 시스템에서 데이터 보조 타이밍 복원을 위한 방법 및 장치 | |
EP2897319A1 (en) | Method and Apparatus for Reference-Less Repeater with Digital Control | |
US6985546B2 (en) | Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus | |
JP5326759B2 (ja) | Fsk受信装置、fsk受信方法、及びプログラム | |
JP5291395B2 (ja) | 伝送システム、送信装置、受信装置、及び、伝送方法 | |
US9722630B1 (en) | Decoding apparatus and method for decoding a serially transmitted signal thereof | |
US6970527B2 (en) | Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus | |
EP2775680A1 (en) | Sending and Receiving System, Method of Sending and Receiving, and Receiving Apparatus | |
KR101539438B1 (ko) | 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법 | |
JP5923730B2 (ja) | クロックデータ復元装置 | |
JP2007288660A (ja) | データ通信システム、データ通信装置及びデータ通信方法、並びにコンピュータ・プログラム | |
JP2009118315A (ja) | 通信システム、送信装置、受信装置、通信装置及び半導体装置並びに通信方式 | |
KR20160069093A (ko) | 클럭 데이터 리커버리 회로 및 이를 이용하는 시스템 | |
JP5665709B2 (ja) | ビットクロック同期回路及び受信装置 | |
CN117408195A (zh) | 仿真验证***、方法、电子设备和存储介质 | |
JP2011244241A (ja) | 受信機、通信システム及び受信方法 | |
JP2013141102A (ja) | 受信装置、送受信システム、および復元方法 | |
JP2005286393A (ja) | 通信装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150421 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150504 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5751290 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |