JP5751290B2 - データ受信装置及び受信ビット列の同一値ビット長判定方法 - Google Patents

Description

本発明は、データ送信装置から受信した受信ビット列をオーバーサンプリングして受信ビット列の同一値ビット長を判定するデータ受信装置、及び受信ビット列の同一値ビット長を判定する方法に関する。

データ通信におけるクロック・データ・リカバリ（Clock Data Recovery、ＣＤＲ）の技術において、データの送信を間欠的に（送信及び送信停止を繰返して）行う場合には、短いロックタイムが要求されている。例えばＰＣＩ Ｅｘｐｒｅｓｓでは、短いロックタイムを実現するために、位相補間（インタポレータ）方式のＣＤＲが採用されている（非特許文献１参照）。位相補間方式のＣＤＲでは、データの受信側において、互いに位相差を有する複数のクロックを生成し、その複数のクロックのうち受信したデータの位相に最も近い位相のクロックを選択する。この場合、位相補間方式のＣＤＲでは、クロックを選択する機能を有するが、クロックの周波数を調整する機能を有しない。そのため、データの送信側の発振源と受信側の発振源との間でクロックの周波数誤差（オフセット）が小さいことが要求される。例えば上記した非特許文献１では、データの送信側と受信側とが同一の発振源を用いることで、クロックの周波数誤差が発生しないようにしている。

又、Ｓｅｒｉａｌ ＡＴＡでも、データの受信側の発振源にクロックの周波数誤差として±３５０［ｐｐｍ］程度を要求しており、データの送信側の発振源にも同等の精度の周波数誤差を要求している。これにより、データの送信側の発振源と受信側の発振源との間でクロックの周波数誤差を小さくし、短いロックタイムを実現している（非特許文献２参照）。

更に、ＵＳＢでも、ビット長が短い同期パターンでロックすることが規定されているが、データの送信側の発振源と受信側の発振源との間でクロックの周波数誤差が小さいことを前提としている。具体的には、通信速度１２［Ｍｂｐｓ］における０．２１［ｎｓ／ビット］は、０．２１［ｎｓｅｃ］／（１／１２［Ｍｂｐｓ］）＝０．００２５となり、０．２５％の周波数誤差となる（非特許文献３参照）。

一方、例えばビデオ信号の伝送等のデータの送信を常に行うデータ通信においては、ロックタイムが長くともロックが一旦成立すると、データを連続して送信するので、位相同期方式のＣＤＲが採用されている（非特許文献４参照）。位相比較として例えば５００サイクル程度を必要とする場合であれば、位相比較にはビットの変化点が必要であるので、ビットの変化点の存在確率が５０％程度であると、ロックするのに必要なビット数として１０００ビット程度が必要となる。特に電源オン時には、位相誤差に加え、周波数誤差も存在するので、ロックするのに必要なビット数として更に多くのビット数が必要となり、例えば１００００ビット程度が必要となる。この点に対し、位相同期方式のＣＤＲにおけるロックタイムを極力短くするように、データのビット列をオーバーサンプリングしてデジタル回路により信号処理する技術が開示されている（非特許文献５、特許文献１参照）。

特開２００５−１９２１９２号公報 PCI Express Architecture PCI Express Jitter and BER Revision 1.0 February 11, 2005 平成２４年１月２４日検索、インターネット＜URL:http://www.pcisig.com/specifications/pciexpress/technical_library/PCIe_Rj_Dj_BER_R1_0.pdf＞ Serial ATA:High Speed Serialized AT Attachment Revision 1.0a 7-January-2003 平成２４年１月２４日検索、インターネット＜URL:http://www.sata-io.org/documents/serialata10a.zip＞ USB2.0 standard 平成２４年１月２４日検索、インターネット＜URL:http://www.usb.org/developers/docs/usb_20_101111.zip＞ Designing Bang-Bang PLLs for Clock and Data Recovery in Serial Data Transmission Systems Richard C. Walker 平成２４年１月２４日検索、インターネット＜URL:http://www.omnisterra.com/walker/pdfs.papers/BBPLL.pdf＞ Multi-Gigaビット-Rate Clock and Data Recovery Basd on the Blind Oversampling, J. Kim,IEEE Communications Magazine 2003/12月,p.68〜74

このように位相補間方式のＣＤＲでは、非特許文献１から３に示されているように、短いロックタイムを実現するにはデータの送信側と受信側との間でクロックの周波数誤差が小さい発振源を使用することが前提となる。しかしながら、ＬＳＩ（Large Scale Integration）に内蔵される発振源としてのＣＲ発振回路は１０％程度の周波数誤差を有するのが一般的であるので、ＬＳＩとは別体に周波数誤差が小さい発振源（クリスタル振動子）が必要となる。

又、位相同期方式のＣＤＲでは、非特許文献４に示されているように、ロックタイムが長いので、データ通信に不向きである。又、データの各ビットをオーバーサンプリングしてデジタル処理することで、ロックタイムをある程度短くすることが可能であるが、その効果は限定的である。即ち、非特許文献５や特許文献１では、アナログ回路で実現していたＰＬＬ（Phase-Locked Loop）のフィードバックループをデジタル回路で実現しているに過ぎず、ロックタイムを大幅に低減することは難しい。具体的には、非特許文献５では、フィードバックのループフィルタの数が５１２以上であり、ロックタイムとしては少なくとも５１２の何倍ものビット数が必要となる。又、特許文献１では、位相を判定する際にクロックの周波数をある程度推定可能であることを前提としており、１０００［ｐｐｍ］程度の周波数誤差を想定している。

このような事情を考慮し、出願人は、データ送信装置の送信側発振源とある程度のクロックの周波数誤差を有する受信側発振源を用いる構成でありながらも、受信ビット列の同一値ビット長を判定してデータを再生する方法として、特願２０１２−１５６５５３を出願した。特願２０１２−１５６５５３では、受信ビット列のうち所定ビット数を積算してビット積算数を算出し、オーバーサンプリングデータのうち所定ビット数の各ビットに対応するサンプル数を積算してサンプル積算数を算出する。そして、ビット積算数とサンプル積算数との対応を示す複数のポイントに基づいてフィッティング線（近似線）を求め、オーバーサンプリングデータのうちサンプル数以降の同一値が連続する区間に対応するビット列のビット長を、フィッティング線に基づいて受信ビット列の同一値ビット長として判定する。

しかしながら、この方法では、受信ビット列の各ビットにデューティずれが発生すると、フィッティング線を精度良く求めることが困難となり、その結果、受信ビット列の同一値ビット長を精度良く判定することが困難となる。このように従来の方法では、受信ビット列の各ビットのデューティずれに対して精度を高めるという点で改善する余地があった。

本発明は、上記した事情に鑑みてなされたものであり、その目的は、データ送信装置の送信側発振源とある程度のクロックの周波数誤差を有する受信側発振源を用いる構成でありながら、しかも、データ送信装置から受信した受信ビット列の各ビットにデューティずれが発生した場合であっても、受信ビット列の同一値ビット長を精度良く判定することができるデータ受信装置、及び受信ビット列の同一値ビット長判定方法を提供することにある。

請求項１に記載したデータ受信装置によれば、受信側発振源は、送信データを送信するデータ送信装置の送信側発振源とは独立して設けられ、受信クロックを生成して出力する。オーバーサンプリングデータ生成手段は、データ送信装置から受信した受信ビット列の各ビットを、受信側発振源から入力した受信クロックに同期してオーバーサンプリングしてオーバーサンプリングデータを生成する。ビット積算数算出手段は、データ送信装置から受信した受信ビット列のうち所定ビット数を積算してビット積算数を算出する。サンプル積算数算出手段は、オーバーサンプリングデータ生成手段により生成されたオーバーサンプリングデータのうちビット積算数算出手段により積算された所定ビット数の各ビットに対応するサンプル数を積算してサンプル積算数を算出する。

ビット長判定手段は、ビット積算数とサンプル積算数との対応を示す複数のポイントに基づいて近似線を求め、オーバーサンプリングデータのうちサンプル数以降の同一値が連続する区間に対応するビット列のビット長を、近似線に基づいて受信ビット列の同一値ビット長として判定する。このとき、ビット長判定手段は、受信ビット列の各ビットのライズエッジのみ又はフォールエッジのみに対応する複数のポイントに基づいて近似線を求める。

これにより、受信側発振源が送信側発振源とある程度のクロックの周波数誤差を有していたとしても、ビット積算数とサンプル積算数との対応を示す複数のポイントに基づいて近似線を求めることで、オーバーサンプリングの周期（サンプル数の逆数）よりも高い精度でビット列の１ビット当たりが何サンプルであるかを正確に求めることができる。そして、ビット列の１ビット当たりのサンプル数を求め、オーバーサンプリングデータの同一値が連続する区間のデータ数を当該求めたサンプル数で除すことで、その区間に対応する受信ビット列の同一値ビット長を判定することができる。このとき、受信ビット列の各ビットのライズエッジのみ又はフォールエッジのみに対応する複数のポイントに基づいて近似線を求めることで、受信ビット列の各ビットにデューティずれが発生した場合であっても、受信ビット列の同一値ビット長を精度良く判定することができる。

本発明の一実施形態を示す機能ブロック図 オーバーサンプリングデータを示す図 劣化要因に対するサンプル数を表により示す図 ビット番号とサンプル数との対応をグラフにより示す図 図２相当図 フィッティング線を示す図（その１） フィッティング線を示す図（その２） フィッティング線を示す図（その３） フィッティング線を示す図（その４） 一連の処理の流れを示す図 フィッティング線を示す図（その５） フィッティング線を示す図（その６） フィッティング範囲を示す図 ジッタトレランスをシミュレーションした結果を示す図

以下、本発明の一実施形態について、図面を参照して説明する。本実施形態で説明するデータ通信は、例えば車両に搭載されている同一のＥＣＵ（Electronic Control Unit）内でのＬＳＩ（Large Scale Integration）間通信や異なるＥＣＵ間でのＬＳＩ間通信等に適用される。ＬＳＩ間で構築されるデータ通信システム１は、データの送信を行うデータ送信装置２と、データの受信を行うデータ受信装置３とを有して構成されている。

データ送信装置２は、送信側発振源４と、シリアライザ５とを有する。送信側発振源４は、例えばＣＲ発振回路により構成され、送信クロックを生成してシリアライザ５に出力する。シリアライザ５は、データ受信装置３に伝送するパラレルデータを入力すると、その入力したパラレルデータを送信側発振源４から入力した送信クロックに同期してシリアル変換してシリアルデータを生成し、その生成したシリアルデータを通信線路を介してデータ受信装置３に送信する。

データ受信装置３は、受信側発振源６と、デシリアライザ７（オーバーサンプリングデータ生成手段に相当）と、データ再生回路８とを有する。受信側発振源６は、上記した送信側発振源４と同様に例えばＣＲ発振回路により構成され、受信クロックを生成してデシリアライザ７及びデータ再生回路８に出力する。デシリアライザ７は、データ送信装置２から通信線路を介してシリアルデータを受信すると、その受信したシリアルデータのビット列を受信側発振源６から入力した受信クロックに同期してオーバーサンプリングしてオーバーサンプリングデータを生成し、その生成したオーバーサンプリングデータをデータ再生回路８に出力する（第１のステップ）。この場合、デシリアライザ７が各ビットをオーバーサンプリングする倍数（１ビット区間のサンプル数）は、一般的なデータ通信であれば例えば５〜１０程度が望ましい。尚、図１では、受信側発振源６から出力された受信クロックがデシリアライザ７及びデータ再生回路８に直接入力されているが、受信側発振源６からＰＬＬ（Phase-Locked Loop）回路等を介して入力されても良い。又、デシリアライザ７でのクロック遅延を補償するために、一旦デシリアライザ７に入力された受信クロックがデシリアライザ７を経由した後にデータ再生回路８に入力されても良い。

データ再生回路８は、データ再生部９（データ再生手段に相当）と、ビット積算数算出部１０（ビット積算数算出手段に相当）と、サンプル積算数算出部１１（サンプル積算数算出手段に相当）と、ビット長判定部１２（ビット長判定手段に相当）とを有する。データ再生部９は、デシリアライザ７からオーバーサンプリングデータを入力すると、その入力したオーバーサンプリングデータを受信側発振源６から入力した受信クロックに同期してパラレル変換してパラレルデータを生成して出力する（データ送信装置２のシリアライザ５が入力したパラレルデータ、又は同一データであるがシフトしたデータを再生する）。

本実施形態では、送信側発振源４及び受信側発振源６は、それぞれＬＳＩに内蔵される発振源である場合を説明しているが、ＬＳＩとは別体の（ＬＳＩの外部に設けられた）発振源であっても良い。ＬＳＩとは別体の発振源とする場合には、ＣＲ発振回路よりも精度が高い例えばクリスタル振動子等から構成される発振源であっても良い。又、送信側発振源４から出力される送信クロックの周波数及び受信側発振源６から出力される受信クロックの周波数は、互いに同一である必要はなく、一方が他方の整数倍である必要もない。受信クロックの周波数は、デシリアライザ７が１ビットをオーバーサンプリング可能な周波数であれば良い。

次に、上記した構成の作用について、図２から図１４を参照して説明する。
送信側発振源４から出力される送信クロックの周波数及び受信側発振源６から出力される受信クロックの周波数について説明すると、両者の間で周波数誤差（オフセット）が発生していない場合には、受信側のビット列の１ビット区間と送信側のビット列の１ビット区間とはずれることなく一致する。即ち、図２（ａ）に示すように、１ビットを８サンプル（８倍）でオーバーサンプリングする場合には、送信側の１ビット区間は受信側の８サンプルのオーバーサンプリングデータと一致する。一方、両者の間で周波数誤差が発生している場合には、受信側のビット列の１ビット区間と送信側のビット列の１ビット区間とがずれて一致しなくなる場合がある。即ち、図２（ｂ）に示すように、図２（ａ）と同じく１ビットを８サンプルでオーバーサンプリングする場合には、送信側の１ビット区間は受信側の８サンプルのオーバーサンプリングデータと一致することなく、例えば７サンプルのオーバーサンプリングデータにずれてしまう場合がある。

このように送信側の１ビット区間と受信側の１ビット区間との間でずれが発生する劣化要因としては、上記した周波数誤差以外にも、周期ジッタやランダムジッタがある。図３は、これらの劣化要因毎のサンプル数の変化の一例を示している。何れの劣化要因も発生していない場合には、「Ａ」のように、正規のサンプル数（図３では例えば８サンプル）で一定となる。一方、周波数誤差が劣化要因として発生している場合には、「Ｂ」のように、正規のサンプル数から所定のサンプル数だけずれたサンプル数（図３では例えば６サンプル）で一定となる。又、例えば正弦波のような周期ジッタが劣化要因として発生している場合には、「Ｃ」のように、正規のサンプル数から例えば正弦波的にずれたサンプル数となる。又、ランダムジッタが劣化要因として発生している場合には、「Ｄ」のように、正規のサンプル数からランダムにずれたサンプル数となる。更に、上記した周波数誤差、周期ジッタ及びランダムジッタの全てが劣化要因として発生し（実際の状況と近い）、それらが平均的に影響している場合には、「Ｅ」のように、それぞれの平均値のサンプル数となるが、実際にはオーバーサンプリングにより離散化されるので、「Ｆ」のように、離散化されたサンプル数となる。図４は、図３に示した劣化要因が発生していない場合及び発生している場合について、それぞれのサンプル数の推移を示している。尚、図４に示す数値は図３に示した数値とは異なっている。

上記した構成において、データ再生回路８は、データ送信装置２から受信した受信ビット列が常に１ビットずつ「０」、「１」、「０」、「１」…を規則的に配置した（既知の）パターンであれば、上記した劣化要因が発生したとしても、データ（各ビットの値（極性））を再生可能（判定可能）である。しかしながら、実際にはデータ送信装置２から受信する受信ビット列は「０」、「１」を不規則に配置した（未知の）パターンである。そのため、データ再生回路８は、上記した劣化要因が発生すると、以下の理由によりデータを再生不可能となる。

即ち、図３に示したように、周期ジッタやランダムジッタが発生した場合には、サンプル数が例えば６から１０までの間で変動しているので、オーバーサンプリングデータが同一値である程度連続すると、データ再生回路８は、その区間の受信ビット列のビット長（幾つのビット数に対応するか）を判定不可能となり、データを再生不可能となる。具体的に説明すると、図５に示すように、オーバーサンプリングデータが例えば１９サンプルに亘って同一値で連続すると、図５（ａ）に示すように、６サンプルが３ビット連続した１８サンプルがランダムジッタの影響を受けて１９サンプルになった可能性と、図５（ｂ）に示すように、１０サンプルが２ビット連続した２０サンプルがランダムジッタの影響を受けて１９サンプルになった可能性とを想定し得る。そのため、データ再生回路８は、デシリアライザ７から入力したオーバーサンプリングデータをそのままの状態で（従来の手順にしたがって）ビット列のビット長を判定しようとすると、１９サンプルのオーバーサンプリングデータが２ビットのビット列であるか３ビットのビット列であるかを判定不可能となり、そのデータを再生不可能となる。

上記した問題に対し、データ再生回路８は、以下に示す処理を行う。即ち、データ再生回路８において、ビット積算数算出部１０は、データ送信装置２から受信した受信ビット列のビット数を積算した値をビット積算数として算出する（第２のステップ）。サンプル積算数算出部１１は、デシリアライザ７が各ビットをオーバーサンプリングしたサンプル数を積算した値をサンプル積算数として算出する（第３のステップ）。ビット長判定部１２は、ビット積算数とサンプル積算数との対応を示す複数のポイントに基づいてフィッティング線（近似線）を求める（第４のステップ）。そして、ビット長判定部１２は、オーバーサンプリングデータのうちサンプル数以降の同一値が連続する区間に対応する受信ビット列のビット長を、フィッティング線に基づいて受信ビット列の同一値ビット長として判定する（第５のステップ）。

具体的には、データ再生回路８は、ビットの変化点（ライズエッジ又はフォールエッジ）でビット積算数とサンプル積算数との対応をプロットしてフィッティング線を求める。フィッティング線の傾きは、１ビット当たりが何サンプルであるか（幾つのサンプル数に相当するか）を意味している。ビットに対してオーバーサンプリングした位置精度の情報は、例えば１ビットを８倍でオーバーサンプリングした場合では、サンプル数である８分の１の精度しか有しないが、フィッティング線を求める方法によれば、複数ビットを対象としてフィッティング線を求める（フィッティングする）ことで、サンプル数である８分の１以上の精度で１ビット当たりが何サンプル数になるかを判定し得る利点がある。

データ再生回路８は、ビット積算数を「ｘｎ」とし、サンプル積算数を「ｙｎ」とし（ｎは自然数）、ｎ個のポイントを（ｘ１，ｙ１）、（ｘ２，ｙ２）、…、（ｘｎ，ｙｎ）とすると、フィッティング線を複数のポイントのうち両端のポイントを用いた直線近似による求める場合には、以下の計算式により求める。

又、データ再生回路８は、フィッティング線を複数のポイントをパラメータとする最小二乗法による直線近似による求める場合には、以下の計算式により求める。

そして、データ再生回路８は、フィッティング線を求めた以降で同一値が連続する区間のサンプル数（既知のサンプル数）を求め、そのサンプル数に対応するサンプル積算数をフィッティング線により求めることで、その区間におけるビット列のビット長を判定可能となり、そのデータを再生可能となる。図６は、データ再生回路８が、受信ビット列の１ビット目のライズエッジのポイントと１４ビット目のフォールエッジのポイントとを用いた直線近似によりフィッティング線を求めた場合を例示している。尚、図６以降では、ビット積算数を縦軸とし、サンプル積算数を横軸として示している。

ここで、受信ビット列の各ビットにデューティずれが発生しなければ、データ再生回路８は、既知のサンプル数に対応するビット列のビット長を精度良く判定可能となる。しかしながら、受信ビット列の各ビットにデューティずれが発生すると、データ再生回路８は、既知のサンプル数に対応するビット列のビット長を精度良く判定することが困難となる。即ち、図７に示すように、データ再生回路８は、受信ビット列の１ビット目のライズエッジのポイントと１４ビット目のフォールエッジのポイントとを用いた直線近似によりフィッティング線を求める場合、受信ビット列の各ビットにデューティずれが発生しているか否かにより、そのフィッティング線の傾きが異なる。その結果、データ再生回路８は、図７の例示では、既知のサンプル数に対応するビット列のビット長を、デューティずれが発生していなければ２ビットと判定するところを、デューティずれが発生していることで３ビットと判定して誤判定してしまうことになる。

このような問題に対し、本願発明の方法では、データ再生回路８は、受信ビット列の各ビットのライズエッジのみのポイントを用いた直線近似によりフィッティング線（ライズエッジ間の近似線）を求める。図８に示すように、データ再生回路８は、受信ビット列の１ビット目のライズエッジのポイントと１３ビット目のライズエッジのポイントとを用いた直線近似によりフィッティング線を求める。即ち、本願発明の方法では、受信ビット列の各ビットのデューティずれが各ビットで均等に発生することに着目し、受信ビット列の各ビットのライズエッジのみのポイントを用いてフィッティング線を求めることで、デューティずれの影響による誤判定を未然に回避する。同様に、データ再生回路８は、受信ビット列の各ビットのフォールエッジのみのポイントを用いた直線近似によりフィッティング線（フォールエッジ間の近似線）を求めても良い。

又、図９に示すように、データ再生回路８は、ライズエッジ間のフィッティング線とフォールエッジ間のフィッティング線とを併用しても良い。このようにライズエッジ間のフィッティング線とフォールエッジ間のフィッティング線とを併用することで、データを再生するまでの一連の処理速度を高速化することも可能となる。即ち、フィッティング線を求めてデータを再生する方法では、一般的にフィッティング演算の処理に時間がかかる。従来の方法（ライズエッジ及びフォールエッジに関係なくフィッティング線を求める方法）では、フィッティング線を作成するために１個前の情報（サンプル数、ビット数）を必要とする。そのため、図１０（ａ）に示すように、一連の処理速度がフィッティング演算の処理で律速されてしまう。これに対し、本願発明の方法では、フィッティング線を作成するために１個前の情報を必要とせず、２個前の情報を用いれば良い。そのため、図１０（ｂ）に示すように、一連の処理をパイプライン化することができ、従来の方法よりも一連の処理速度を高速化することが可能となり、データの再生を高速化することが可能となる。

又、本願発明の方法では、データの再生対象とするビット列と、その直前のビット列とではフィッティング線を作成するために用いるエッジ（ライズ又はフォール）が異なり、フィッティング線を作成するために直前のビット列を用いていない。そのため、図１１及び図１２に示すように、データの再生対象とするビット列に対して直前のビット列を無視することが可能となる。

又、本願発明の方法では、フィッティング線を作成するために用いる受信ビット列の範囲であるフィッティング範囲の最古のビット列を、データの再生対象とするビット列と同じエッジを用いるように、即ち、フィッティング範囲をデータの再生対象とするビット列も含めて偶数とすることにより、特別な回路を必要とせずに、デューティずれの影響による誤判定を未然に回避することが可能となる。図１３に示すように、データ再生回路８は、データの再生対象とするビット列に対して１個前のビット列を無視することにより、フィッティング範囲を９個分のビット列とすることができ、データの再生対象とするビット列に対して１０個前のビット列と同じエッジでフィッティング線を求めることが可能となる。

図１４は、本願発明の方法によるジッタトレランスをシミュレーションした結果を示す。受信ビット列の各ビットのデューティずれが１ビット長の１０％である場合、高周波のジッタに対してトレランス値が規格線を割ってしまっており、データを再生する精度が悪化していることが判る。これに対し、本願発明の方法（１０％＋補正）によれば、高周波のジッタに対してトレランス値が規格線を割ってしまうことがなく、受信ビット列の各ビットのデューティずれの影響を回避することができ、データを再生する精度の低下を回避することできる。

尚、以上に説明した一連の処理において、データ再生回路８は、データ通信の開始時であれば、フィッティング線を求める対象の区間として１０ビット程度の「０」、「１」、「０」、「１」…という規則的なパターンからなるビットの値が既知であるプリアンブルの区間を用いれば良い。又、データ再生回路８は、このようにしてデータ通信の開始時にプリアンブルの区間により求めた（最初に求めた）フィッティング線を用いてプリアンブルに続くデータのビット列の同一値ビット長を判定しても良いが、例えば正弦波のような周期ジッタではサンプル数が変動していくことを考慮し、そのサンプル数の変動に対応するためにフィッティング線を常に更新し続けることが好適である。即ち、データ再生回路８は、プリアンブルの区間以外においても、ビットの値が既知となったデータの区間を用いてフィッティング線を求め（更新し）、その新たに求めたフィッティング線を用いてデータのビット列の同一値ビット長を判定しても良い。

又、データ再生回路８は、フィッティング線を求める際に用いるポイント数を可変としても良い。例えばデータ通信が停止した状態から再開する場合に、データ受信装置３の動作（受信クロック）が安定状態に達するまでの間に、プリアンブルのビット列のうち最初の数ビット（例えば１ビット程度）が欠落する可能性がある。そのため、データ再生回路８は、フィッティング線をプリアンブルのビット列のうち先頭から設定ビット数（例えば最初の１ビット）を除いたビット数に対応するポイントを用いて求めても良い。このように構成すれば、プリアンブルのビット列のうち最初の数ビットが欠落したとしても、その影響を排除することができ、データ通信を安定させることができる。

又、データ再生回路８は、データ通信が進行するにしたがってフィッティング線を求めるのに用いるポイント数を増やしても良い。即ち、データ再生回路８は、データ通信の開始時では、フィッティング線をプリアンブルのビット列に相当する例えば１０ポイントを用いて求め、データ通信が進行するにしたがって、データを伝送する通信線路のノイズ耐性を考慮して、フィッティング線をデータのビット列に相当する１０以上のポイントを用いて求めても良い。又、フィッティング線を求めるのに用いるポイント数を無限に増やすと、回路規模の増大を招くことになるので、データ再生回路８は、例えば１００ポイント未満（ビット列のビット番号が閾値未満）程度で飽和し、以降は一定とするようにしても良い。このように構成すれば、回路規模の増大を未然に回避することができる。更に、データ再生回路８は、データの再生対象とするビット列に近いポイントを用いてフィッティング線を求め、その求めたフィッティング線を用いてビット長を判定するようにしても良い。このように構成すれば、極力近い劣化要因を反映した上でビット長を判定することができる。

以上に説明したように第１の実施形態によれば、データ受信装置３において、受信ビット列のビット数を積算してビット積算数を求め、各ビットをオーバーサンプリングしたサンプル数を積算してサンプル積算数を求め、ビット積算数とサンプル積算数との対応を示すフィッティング線を求めるようにした。そして、積算したサンプル数以降の同一値が連続する区間に対応するビット列のビット長を、フィッティング線に基づいて受信ビット列の同一値ビット長として判定するようにした。これにより、受信側発振源４が送信側発振源６とある程度のクロックの周波数誤差を有していたとしても、オーバーサンプリングデータの同一値が連続する区間に対応する受信ビット列の同一値ビット長を判定することができる。このとき、受信ビット列の各ビットのライズエッジのみ又はフォールエッジのみに対応する複数のポイントに基づいてフィッティング線を求めることで、受信ビット列の各ビットにデューティずれが発生した場合であっても、受信ビット列の同一値ビット長を精度良く判定することができる。

又、ライズエッジ間のフィッティング線とフォールエッジ間のフィッティング線との双方を求めてデータを再生するようにした。これにより、データを再生するまでの一連の処理速度を高速化することができる。又、フィッティング線を、複数のポイントのうち両端のポイントをパラメータとする直線補完や、複数のポイントをパラメータとする最小二乗法により求めるようにした。これにより、フィッティング線を簡易な演算により求めることができる。

（その他の実施形態）
本発明は、上記した実施形態にのみ限定されるものではなく、以下のように変形又は拡張することができる。又、複数の変形例を組み合わせても良い。
ＬＳＩ間のデータ通信に適用する構成を例示したが、例えば車両に搭載されているＥＣＵとは関係ない他の用途のデータ通信に適用しても良い。
データ送信装置とデータ受信装置とが１対１で接続されている構成を例示したが、データ送信装置とデータ受信装置とが１対複数で接続されていても良い。その場合、複数のデータ受信装置が同一のＬＳＩに実装されていても良いし、異なるＬＳＩに実装されていても良い。この場合、複数のデータ受信装置のそれぞれが受信側発振源を独立して有していると、送信側発振源とのクロックの周波数誤差が独自に（個別に）発生することになるが、それぞれが独立して近似線を求めることでデータを好適に再生可能となる。即ち、データ受信装置が複数であったとしても、それぞれが独立して近似線を求めることで、それぞれの周波数誤差による影響を解消することができる。又、例えばデータ受信装置を増設しようとする場合でも、他のデータ受信装置における受信側発振源の受信クロックの周波数誤差を考慮することなく、その増設する受信側発振源の受信クロックの周波数を選定することができ、データ通信システムを拡張する際の制約を低減することができる。

データ送信装置からデータ受信装置にデータが片方向に伝送されるデータ通信に適用する構成を例示したが、データの送信と受信との双方の機能を有するデータ送受信装置間でデータが双方向に伝送されるデータ通信でも良い。その場合、データ送受信装置で送信側発振源と受信側発振源とを共通に設けても良い。又、データが全二重通信により伝送される構成でも良いし、データが半二重通信により伝送される構成でも良い。

図面中、１はデータ通信システム、２はデータ送信装置、３はデータ受信装置、４はは送信側発振源、６は受信側発振源、７はデシリアライザ（オーバーサンプリングデータ生成手段）、９はデータ再生部（データ再生手段）、１０はビット積算数算出部（ビット積算数算出手段）、１１はサンプル積算数算出部（サンプル積算数算出手段）、１２はビット長判定部（ビット長判定手段）である。

Claims (6)

1. データを送信するデータ送信装置（２）の送信側発振源（４）とは独立して設けられ、受信クロックを生成して出力する受信側発振源（６）と、
   前記データ送信装置から受信した受信ビット列の各ビットを、前記受信側発振源から入力した受信クロックに同期してオーバーサンプリングしてオーバーサンプリングデータを生成するオーバーサンプリングデータ生成手段（７）と、
   前記受信ビット列のうち所定ビット数を積算してビット積算数を算出するビット積算数算出手段（１０）と、
   前記オーバーサンプリングデータ生成手段により生成されたオーバーサンプリングデータのうち前記ビット積算数算出手段により積算された所定ビット数の各ビットに対応するサンプル数を積算してサンプル積算数を算出するサンプル積算数算出手段（１１）と、
   前記ビット積算数と前記サンプル積算数との対応を示す複数のポイントに基づいて近似線を求め、前記オーバーサンプリングデータ生成手段により生成されたオーバーサンプリングデータのうち前記サンプル積算数算出手段により積算されたサンプル数以降の同一値が連続する区間に対応するビット列のビット長を、前記近似線に基づいて前記受信ビット列の同一値ビット長として判定するビット長判定手段（１２）と、を備え、
   前記ビット長判定手段は、前記受信ビット列の各ビットのライズエッジのみ又はフォールエッジのみに対応する複数のポイントに基づいて前記近似線を求めることを特徴とするデータ受信装置（３）。
2. 請求項１に記載したデータ受信装置において、
   前記ビット長判定手段は、前記受信ビット列の各ビットのライズエッジのみに対応する複数のポイントに基づいてライズエッジ間の近似線を求めると共に、前記受信ビット列の各ビットのフォールエッジのみに対応する複数のポイントに基づいてフォールエッジ間の近似線を求めることを特徴とするデータ受信装置。
3. 請求項２に記載したデータ受信装置において、
   前記ビット長判定手段により求められた前記ライズエッジ間の近似線及び前記フォールエッジ間の近似線の双方に基づいて判定された前記受信ビット列の同一値ビット長からデータを再生するデータ再生手段（９）を備えたことを特徴とするデータ受信装置。
4. 請求項１から３の何れか一項に記載したデータ受信装置において、
   前記ビット長判定手段は、前記近似線を、前記複数のポイントのうち両端のポイントをパラメータとする直線補完により求めることを特徴とするデータ受信装置。
5. 請求項１から３の何れか一項に記載したデータ受信装置において、
   前記ビット長判定手段は、前記近似線を、前記複数のポイントをパラメータとする最小二乗法により求めることを特徴とするデータ受信装置。
6. データを送信するデータ送信装置（２）から受信した受信ビット列の各ビットを、前記データ送信装置（２）の送信側発振源（４）とは独立して設けられた受信側発振源（６）から入力した受信クロックに同期してオーバーサンプリングしてオーバーサンプリングデータを生成する第１のステップと、
   前記受信ビット列のうち所定ビット数を積算してビット積算数を算出する第２のステップと、
   前記第１のステップにより生成されたオーバーサンプリングデータのうち前記第２のステップにより積算された所定ビット数の各ビットに対応するサンプル数を積算してサンプル積算数を算出する第３のステップと、
   前記ビット積算数と前記サンプル積算数との対応を示す複数のポイントに基づいて近似線を求める第４のステップと、
   前記第１のステップにより生成されたオーバーサンプリングデータのうち前記第３のステップにより積算されたサンプル数以降の同一値が連続する区間に対応するビット列のビット長を、前記第４のステップに求められた前記近似線に基づいて前記受信ビット列の同一値ビット長として判定する第５のステップと、を行い、
   前記第４のステップにおいて、前記受信ビット列の各ビットのライズエッジのみ又はフォールエッジのみに対応する複数のポイントに基づいて前記近似線を求めることを特徴とする受信ビット列の同一値ビット長判定方法。

Images