JP3480771B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3480771B2
JP3480771B2 JP33212595A JP33212595A JP3480771B2 JP 3480771 B2 JP3480771 B2 JP 3480771B2 JP 33212595 A JP33212595 A JP 33212595A JP 33212595 A JP33212595 A JP 33212595A JP 3480771 B2 JP3480771 B2 JP 3480771B2
Authority
JP
Japan
Prior art keywords
main
main electrode
semiconductor device
conductor
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33212595A
Other languages
English (en)
Other versions
JPH09172139A (ja
Inventor
辰哉 磐浅
規由 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP33212595A priority Critical patent/JP3480771B2/ja
Priority to US08/677,833 priority patent/US5761040A/en
Priority to DE69616251T priority patent/DE69616251T2/de
Priority to EP96112217A priority patent/EP0780898B1/en
Publication of JPH09172139A publication Critical patent/JPH09172139A/ja
Application granted granted Critical
Publication of JP3480771B2 publication Critical patent/JP3480771B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はモジュール化された
半導体装置に関し、特に電力用スイッチング半導体装置
の動作中に発生する主電流経路での自己インダクタンス
を低減した半導体装置に関する。
【０００２】
【従来の技術】図１４に従来のモジュール化された半導
体装置として、電力用スイッチング素子を内部に有する
電力用スイッチング半導体装置１００の外観斜視図を示
す。図１４において、スイッチング素子の主電流の経路
となる主電極板Ｍ１およびＭ２が、それぞれ樹脂ケース
ＣＳの内部から上面に突き出ている。主電極板Ｍ１およ
びＭ２の端部は樹脂ケースＣＳ表面に平行になるように
曲げられている。
【０００３】また、樹脂ケースＣＳの上面にはスイッチ
ング素子の動作制御を行うための信号経路となる信号端
子板Ｓ１およびＳ２も突き出ており、その端部は主電極
板Ｍ１およびＭ２と同様に曲げられている。
【０００４】図１５に、電力用スイッチング半導体装置
１００のＡＡ線での矢視断面図を示す。図１５に示すよ
うに、スイッチング素子ＳＷが動作時に発する熱を放熱
するための放熱板ＨＳを囲むように樹脂ケースＣＳが配
置されている。また、放熱板ＨＳの上面には絶縁基板Ｂ
Ｓが搭載されている。
【０００５】絶縁基板ＢＳはその上主面に所定の回路パ
ターンが形成され、スイッチング素子ＳＷを搭載すると
ともに、主電極板Ｍ１およびＭ２、信号端子板Ｓ１およ
びＳ２などとの電気的接続がなされている。そして、絶
縁基板ＢＳの下主面側には薄い金属が形成され、半田付
けにより放熱板ＨＳ上に搭載される構造となっている。
【０００６】また、樹脂ケースＣＳと放熱板ＨＳによっ
て形成される内部空間には、第１樹脂Ｊ１および第２樹
脂Ｊ２（ハッチングは省略）が、放熱板ＨＳ側から順に
層をなすように充填されている。第１樹脂Ｊ１および第
２樹脂Ｊ２はそれぞれ、材質、特性が異なり、第１樹脂
Ｊ１は、例えばシリコン樹脂などの軟質で電気絶縁性に
優れた樹脂で、電力用スイッチング半導体装置１００の
内部構成物を保護するためのものであり、第２樹脂Ｊ２
は、例えばエポキシ樹脂などの硬質で電気絶縁性に優れ
た樹脂で、第１樹脂Ｊ１を保護するためのものである。
【０００７】一般的に、電力用スイッチング半導体装置
は小電流タイプでも２０〜３０アンペア、大電流タイプ
では１００アンペア以上の主電流をスイッチング素子に
流すので、主電極板の自己インダクタンスによるスイッ
チング動作時の影響が無視できなくなる。そこで、自己
インダクタンスを低減するために、２つの主電極板を所
定の間隔を保って互いに平行になるように配設する構成
が採られている。
【０００８】図１６に、電力用スイッチング半導体装置
１００の主電極板Ｍ１およびＭ２の配設状態を斜視図で
示す。なお、図１６において主電極板Ｍ１およびＭ２、
放熱板ＨＳ、絶縁基板ＢＳ以外の構成については省略し
ている。
【０００９】図１６において、樹脂ケースＣＳ上に突き
出る主電極板Ｍ１およびＭ２の一方端側はそれぞれ単一
の端子であるが、ケース内の他方端側は途中で正反対の
２方向に分かれて延在し、やがて１８０度のカーブを描
いて再び接近する構造となっている。そして、２つの他
方端は絶縁基板ＢＳの方向に曲げられ、絶縁基板ＢＳ上
の回路パターンの所定位置に接触する構造となってい
る。なお、主電極板Ｍ１は主電極板Ｍ２の下層に所定の
間隔を保って平行に配設され、主電極板Ｍ１と主電極板
Ｍ２の大部分が完全に重なり合うような構造となってい
る。
【００１０】ここで、主電極板Ｍ１およびＭ２が単なる
直線的な構造でなく、１８０度のカーブを有する構造と
なっているのは、絶縁基板ＢＳ上の回路パターンに接触
させるので、組み立て時の機械的応力や、装置動作時の
熱応力を吸収して、主電極板Ｍ１およびＭ２と絶縁基板
ＢＳとの接合部の信頼性を確保するためである。
【００１１】
【発明が解決しようとする課題】以上説明したように、
従来の電力用スイッチング半導体装置１００は、主電極
板Ｍ１およびＭ２に発生する自己インダクタンスを低減
するために、主電極板Ｍ１およびＭ２を所定の間隔を保
って互いに平行になるように配設していた。自己インダ
クタンスを低減するためには、主電極板Ｍ１およびＭ２
をできるだけ平行に配設する必要があり、平行度が低下
すると自己インダクタンスの低減効果が低下することに
なる。
【００１２】一方で、応力を吸収するためにカーブを有
する構造となっており、そのために主電極板Ｍ１および
Ｍ２の全長が長くなっていた。主電極板Ｍ１およびＭ２
を長距離に渡って精度良く平行に保つことは容易ではな
い。
【００１３】主電極板Ｍ１およびＭ２の平行度が悪く自
己インダクタンスが大きいと、スイッチング素子のスイ
ッチング特性が低下したり、最悪の場合はスイッチング
素子のターンオフ時のスパイク電圧により、スイッチン
グ素子が破壊される可能性もあった。
【００１４】また、カーブを描く構造は、応力を吸収す
る一方で形状も変形しやすく、形状変形により主電極板
Ｍ１とＭ２の重なり合った部分の間隔の変化により、自
己インダクタンスも変化することになる。形状変形の原
因の１つには、スイッチング素子からの発熱が挙げられ
る。装置動作開始後、時間とともに第１樹脂Ｊ１の温度
が上昇すると、第１樹脂Ｊ１が膨張し主電極板Ｍ１およ
びＭ２の形状も変形し、自己インダクタンスが時間とと
もに変形することになる。これは、電力用スイッチング
半導体装置１００が安定に動作しないことを意味してお
り、製品に対する信頼性を著しく損なう原因となってい
た。
【００１５】本発明は上記のような問題点を解消するた
めになされたもので、主電極板どうしを平行に配設する
構成にせずに自己インダクタンスを低減し、高いスイッ
チング特性を有するとともに、動作の安定性を保証して
信頼性を高めた半導体装置を提供する。
【００１６】
【課題を解決するための手段】本発明に係る請求項１記
載の半導体装置は、基台と、その底面部に前記基台を配
置する箱状の電気絶縁性の樹脂ケースと、所定の回路パ
ターンを有し、前記基台上に設けられた回路基板と、前
記回路基板上に設けられた電力用半導体素子と、それぞ
れの一方端が前記電力用半導体素子に電気的に接続さ
れ、それぞれの他方端が前記樹脂ケースの上面から外部
へ突出し、前記電力用半導体素子の主電流が互いに逆方
向に流れる少なくとも一対の主電極板とを備え、前記基
台は、前記電力用半導体素子の動作時に発生する熱を外
部に放熱する放熱板を有する半導体装置において、前記
少なくとも一対の主電極板は互いに重なり合わないよう
に配設され、前記少なくとも一対の主電極板のそれぞれ
の一方主面に所定の間隔を有して対向するように配設さ
れ、前記一対の主電極板にそれぞれ流れる前記主電流に
起因する磁気誘導により、前記主電流とはそれぞれ反対
方向の磁化電流を発生させる第１の導体板を備えてい
る。
【００１７】本発明に係る請求項２記載の半導体装置
は、前記少なくとも一対の主電極板のそれぞれの他方主
面に所定の間隔を有して対向するように配設された第２
の導体板をさらに備えている。
【００１８】本発明に係る請求項３記載の半導体装置
は、前記少なくとも一対の主電極板は、前記一方主面が
前記回路基板の前記電力用半導体素子が搭載された側と
は反対側を向くように配設され、前記第１の導体板は、
その端縁部が前記放熱板に係合するように配設されてい
る。
【００１９】本発明に係る請求項４記載の半導体装置
は、前記少なくとも一対の主電極板は、前記一方主面が
前記回路基板の前記電力用半導体素子が搭載された側と
は反対側を向くように配設され、前記第１の導体板は前
記放熱板と一体で形成されている。
【００２０】本発明に係る請求項５記載の半導体装置
は、前記第１および第２の導体板の少なくとも一方、お
よび前記少なくとも一対の主電極板は、前記樹脂ケース
の側壁内部に樹脂封止されることによって位置を固定さ
れている。
【００２１】本発明に係る請求項６記載の半導体装置
は、前記少なくとも一対の主電極板は、前記樹脂ケース
の側壁内部に樹脂封止されることによって位置を固定さ
れ、前記樹脂ケースは、その側壁内部に前記第１および
第２の導体板の少なくとも一方の配設位置に対応して形
成され、前記第１および第２の導体板の少なくとも一方
を収納可能なポケットを備え、前記第１および第２の導
体板の少なくとも一方は前記ポケットに差し込まれてい
る。
【００２２】本発明に係る請求項７記載の半導体装置
は、前記第１および第２の導体板が、主材となる反磁性
体材と、前記主材の表面に形成された強磁性体層とを有
している。
【００２３】本発明に係る請求項８記載の半導体装置
は、前記第１および第２の導体板が、主材となる常磁性
体材と、前記主材の表面に形成された強磁性体層とを有
している。
【００２４】本発明に係る請求項９記載の半導体装置
は、前記第１および第２の導体板が常磁性体材である。
【００２５】本発明に係る請求項１０記載の半導体装置
は、前記第１および第２の導体板が強磁性体材である。
【００２６】
【発明の実施の形態】 ＜Ａ．実施の形態１＞図１に本発明に係る半導体装置と
して、電力用スイッチング素子（電力用半導体素子）を
内部に有する電力用スイッチング半導体装置１０００の
外観斜視図を示す。図１において、スイッチング素子の
主電流の経路となる主電極板Ｍ１０〜Ｍ３０が、それぞ
れ樹脂ケース１の内部から上面に突き出ており、端部は
樹脂ケース１表面に平行になるように曲げられている。
なお、主電極板Ｍ１０〜Ｍ３０は樹脂ケース１の長手方
向に沿って配列されており、樹脂ケース１上での曲げ部
分は、ほぼ同一直線上に並んでいる。また、樹脂ケース
１の上面にはスイッチング素子の動作制御を行うための
信号経路となる信号端子板Ｓ１０〜Ｓ４０が突き出てい
る。
【００２７】図２に電力用スイッチング半導体装置１０
００の分解斜視図を示す。図２に示すように樹脂ケース
１は、ケース本体部１０１と、ケース本体部１０１から
独立したケース蓋部１０２とを有しており、ケース蓋部
１０２を取り去ると装置内部を見ることができる。
【００２８】図３にケース蓋部１０２を取り去った状態
の装置内部の平面図を示す。なお、装置内部には本来は
樹脂が充填されており、ケース蓋部１０２を取り去った
だけではスイッチング素子などは見えないが、便宜的に
樹脂は省略する。
【００２９】図３において、導体箔で所定の回路パター
ンが形成された絶縁基板（回路基板）３Ａ、３Ｂ上に、
スイッチング素子Ｔ１、Ｔ２、ダイオードＤ１、Ｄ２が
搭載されている。絶縁基板３Ａ、３Ｂ上には、それぞれ
導体箔３１、３２が形成され、スイッチング素子Ｔ１お
よびダイオードＤ１は導体箔３１上に、スイッチング素
子Ｔ２およびダイオードＤ２は導体箔３２上に搭載され
ている。ここで、絶縁基板３Ａ、３Ｂはスイッチング素
子Ｔ１、Ｔ２、ダイオードＤ１、Ｄ２が動作時に発する
熱を放熱するための放熱板２の上に搭載されている。な
お、絶縁基板３Ａ、３Ｂの周囲はケース底部１０３とな
っており、絶縁基板３Ａ、３Ｂはケース底部１０３に設
けられた開口部にはめ込まるようになっている。
【００３０】なお、スイッチング素子Ｔ１、Ｔ２、ダイ
オードＤ１、Ｄ２はそれぞれ２つずつ並列に接続されて
いる。また、スイッチング素子Ｔ１とダイオードＤ１
間、スイッチング素子Ｔ２とダイオードＤ２間はワイヤ
線（ボンディングワイヤ）ＷＬによって電気的に接続さ
れている。
【００３１】主電極板Ｍ１０〜Ｍ３０はそのほとんどの
部分がケース本体部１０１の側壁内に埋め込まれてお
り、樹脂ケース１上に突出する部分と、ケース本体部１
０１の内側の端子板Ｎ１０〜Ｎ３０となる部分だけが露
出している。
【００３２】端子板Ｎ１０は主電極板Ｍ１０の一方の端
部であり、端子板Ｎ２０は主電極板Ｍ２０の一方の端部
であり、端子板Ｎ３０は主電極板Ｍ３０の一方の端部で
ある。そして、端子板Ｎ１０は導体箔３１に電気的に接
続され、端子板Ｎ２０はダイオードＤ２に電気的に接続
され、端子板Ｎ３０は導体箔３２に電気的に接続されて
いる。
【００３３】また、信号端子板Ｓ１０〜Ｓ４０はケース
本体部１０１の側壁内を通って、ケース本体部１０１の
内側に設けられた端子板Ｐ１０〜Ｐ４０にそれぞれ接続
されている。
【００３４】図４に電力用スイッチング半導体装置１０
００の回路構成を示す。図４においてスイッチング素子
Ｔ１およびＴ２（ここではＩＧＢＴ：Insulated Gate B
ipolar Transistor）が直列に接続されている。スイッ
チング素子Ｔ１のコレクタ電極は主電極板Ｍ１０に接続
され、スイッチング素子Ｔ２のエミッタ電極は主電極板
Ｍ２０に接続されている。また、スイッチング素子Ｔ１
のエミッタ電極およびスイッチング素子Ｔ２のコレクタ
電極は共通して主電極板Ｍ３０に接続されている。
【００３５】そして、スイッチング素子Ｔ１およびＴ２
にはそれぞれ、逆並列にダイオードＤ１およびＤ２が接
続され、主電極板Ｍ３０は外部に設けられたモータなど
の誘導性負荷に接続されている。
【００３６】スイッチング素子Ｔ１のゲート電極は信号
端子板Ｓ１０に接続され、スイッチング素子Ｔ２のゲー
ト電極は信号端子板Ｓ３０に接続されている。信号端子
板Ｓ２０はスイッチング素子Ｔ１のエミッタ電極に接続
され、エミッタ電極の電圧を確認するためのエミッタ補
助端子となっている。また、信号端子板Ｓ４０はスイッ
チング素子Ｔ２のエミッタ電極に接続され、エミッタ電
極の電圧を確認するためのエミッタ補助端子となってい
る。
【００３７】図４から理解されるように、主電極板Ｍ１
０〜Ｍ３０にはスイッチング素子Ｔ１、Ｔ２のコレクタ
電流（主電流）が流れる。すなわち、主電極板Ｍ１０〜
Ｍ３０には、外部負荷への電力の供給を担う大きな電流
が流れる。一方、信号端子板Ｓ１０、Ｓ３０にはゲート
電流が流れるが、主電流に比べて微弱であり、信号端子
板Ｓ２０、Ｓ４０には基本的に電流は流れない。
【００３８】信号端子板Ｓ１０およびＳ３０に交互にゲ
ート電流が入力されることによってスイッチング素子Ｔ
１およびＴ２は、交互にオン・オフする。その結果、主
電極板Ｍ１０、Ｍ３０および主電極板Ｍ２０、Ｍ３０に
は、それぞれ主電流が逆向きに流れる。すなわち、スイ
ッチング素子Ｔ１がオンしている時には、主電流は主電
極板Ｍ１０から主電極板Ｍ３０に流れ、スイッチング素
子Ｔ２がオンしている時には、主電流は主電極板Ｍ３０
から主電極板Ｍ２０に流れる。
【００３９】先に説明したように、主電極板Ｍ１０〜Ｍ
３０には例えば１００Ａ以上の大電流が流れるので、無
視できない自己インダクタンスが生じることになる。主
電極板Ｍ３０には誘導性負荷が接続されており、誘導性
負荷の有するインダクタンスは自己インダクタンスに比
べてはるかに大きいので、主電極板Ｍ３０の自己インダ
クタンスは問題にならないが、主電極板Ｍ１０およびＭ
２０の自己インダクタンスは、先に説明した理由により
無視できない。
【００４０】図５に、主電極板Ｍ１０〜Ｍ３０および主
電極板Ｍ１０〜Ｍ３０に対向して平行に配設された導体
板４の形状を、ケース本体部１０１を省略した斜視図と
して示す。図５において、放熱板２の上面に絶縁基板３
Ａ、３Ｂが搭載され、絶縁基板３Ａ、３Ｂの上面には導
体箔３１、３２が配設されている。また、ケース底部１
０３上には主電極板Ｍ１０〜Ｍ３０の一方端である端子
板Ｎ１０〜Ｎ３０が配設されている。その他の構成につ
いては本発明とは関係が薄いので図示および説明は省略
する。なお、ケース底部１０３は実際にはケース本体１
０１と一体で形成されているので分割はできないが、説
明を簡略化するため独立した平板として示している。
【００４１】主電極板Ｍ１０〜Ｍ３０は、その主面がほ
ぼ同一平面内にあるように、樹脂ケース１０１の長手方
向に沿ってほぼ同一直線上に並ぶように配列されてお
り、主電極板Ｍ１０〜Ｍ３０のそれぞれの一方の主面は
全てケース本体部１０１の内側、すなわち絶縁基板３
Ａ、３Ｂが設けられた側を向き、他方の主面は全てケー
ス本体部１０１の外側、すなわち絶縁基板３Ａ、３Ｂが
設けられた側とは反対側を向いている。ここで、主電極
板Ｍ１０〜Ｍ３０のケース本体部１０１の内側を向いた
主面を、以後「内側主面」と呼称し、他方の主面を「外
側主面」と呼称する。そして導体板４は、その主面が主
電極板Ｍ１０〜Ｍ３０の外側主面に部分的に対向するよ
うに配設されている。
【００４２】次に導体板４を設けることによる作用効果
について、主電極板Ｍ１０〜Ｍ３０と導体板４を模式的
に示す図６を用いて説明する。スイッチング素子Ｔ１が
オンしている時には、主電流は主電極板Ｍ１０から主電
極板Ｍ３０にかけて流れる。その主電流の向きを矢印で
示す。すなわち、主電極板Ｍ１０においては下向きの矢
印、主電極板Ｍ３０においては上向きの矢印の方向に電
流が流れる。一般に導体に電流が流れると電流の回りに
磁界が形成される。従って、主電極板Ｍ１０およびＭ３
０の周囲にも磁界が形成されている。
【００４３】なお、スイッチング素子Ｔ２がオンしてい
る時には、主電流は主電極板Ｍ３０から主電極板Ｍ２０
にかけて流れる。その主電流の向きを白抜き矢印で示
す。
【００４４】このとき、主電極板Ｍ１０〜Ｍ３０の近傍
に他の導体、すなわち導体板４が存在すると、磁気誘導
により導体板４が磁化されることになる。物体が磁束を
作るためには物体内に電流が流れていなければならな
い。しかし、ここでは物体内に普通の意味での電流は流
れていない。各原子内の電子は核の周囲を回転する軌道
運動、および電子の自転運動（スピン）を行っており、
これらが原因となって見かけ上の微小電流ループが生じ
ている。微小電流ループはランダムな方向を向いている
ので、磁界が加わらなければ見かけ上は磁気モーメント
を有していないが、磁界が加わると磁界の方向に並ぼう
とする。その向きは加わった磁界とは逆の向きに磁界を
発生させる方向である。
【００４５】すなわち、導体板４の主電極板Ｍ１０に対
応する部分には、主電極板Ｍ１０に流れる主電流とは反
対方向の電流が見かけ上流れることになる。この電流を
磁化電流と呼称する。
【００４６】従って、スイッチング素子Ｔ１がオンして
いる時には、導体板４には主電極板Ｍ１０に対応する部
分に、主電流とは逆方向の矢印ａの方向に磁化電流が流
れ、主電極板Ｍ３０に対応する部分に、主電流とは逆方
向の矢印ｃの方向に磁化電流が流れる。よって、主電極
板Ｍ１０およびＭ３０によって発生する磁界が弱めら
れ、主電極板Ｍ１０およびＭ３０に発生する自己インダ
クタンスが低減することになる。なお、電流が流れるに
は経路が必要であるとすれば、導体板４内には矢印ａ、
ｂ、ｃ、ｄ、ａという電流経路が存在すると考えられ
る。
【００４７】同様にスイッチング素子Ｔ２がオンしてい
る時には、導体板４には主電極板Ｍ２０に対応する部分
に、主電流とは逆方向の矢印ｇの方向に磁化電流が流
れ、主電極板Ｍ３０に対応する部分に、主電流とは逆方
向の矢印ｅの方向に磁化電流が流れる。よって、主電極
板Ｍ２０およびＭ３０によって発生する磁界が弱めら
れ、主電極板Ｍ２０およびＭ３０に発生する自己インダ
クタンスが低減することになる。なお、電流が流れるに
は経路が必要であるとすれば、導体板４内には矢印ｅ、
ｆ、ｇ、ｈ、ｅという電流経路が存在すると考えられ
る。
【００４８】一般に、図４を用いて説明した構成の回路
においては、スイッチング素子Ｔ１およびＴ２を交互に
高速でオン・オフさせる。主電流による磁界の発生か
ら、当該磁界による磁化電流の発生までには若干のタイ
ムラグが生じるので、スイッチング素子Ｔ１およびＴ２
の切替え速度がこのタイムラグに比べて無視できないほ
ど速ければ、導体板４には主電極板Ｍ１０に流れる主電
流によって発生する矢印ａ方向の磁化電流と、主電極板
Ｍ２０に流れる主電流によって発生する矢印ｇ方向の磁
化電流がほとんど同時に存在することになる。
【００４９】従って、スイッチング素子Ｔ１およびＴ２
の高速切替え時には、導体板４内においては反対方向に
ほとんど同時に流れる磁化電流どうしは打ち消しあい、
矢印ａ、ｂ、ｇ、ｄ、ａという電流経路が残る。
【００５０】なお、導体板４の主電極板Ｍ３０に対応す
る部分には磁化電流が存在しなくなるので、主電極板Ｍ
３０に発生する自己インダクタンスは低減されないこと
になるが、先に説明したように主電極板Ｍ３０には誘導
性負荷が接続されており、主電極板Ｍ３０の自己インダ
クタンスを低減する効果は少なく、問題にならない。
【００５１】このように、主電極板Ｍ１０〜Ｍ３０の外
側主面に対向するように導体板４を設けることで、磁気
誘導により導体板４内に磁化電流が発生し、主電極板Ｍ
１０およびＭ２０に発生する磁界を打ち消すように作用
するので、主電極板Ｍ１０およびＭ２０の自己インダク
タンスが低減する。
【００５２】ここで、導体板４の材質としては、磁化電
流によって強力な磁界が発生する強磁性体、例えば鉄、
ニッケル、コバルト、およびそれらを少なくとも１種は
含む合金を用いても良いし、常磁性体であるアルミニウ
ム、白金を用いても良いし、反磁性体である銅、銀、鉛
などを用いても良い。電気伝導性、熱伝導性、経済性を
考慮すると、例えば反磁性体である銅を主材としてその
表面にニッケル層を形成したものが使用される場合が多
い。もちろん、常磁性体のアルミニウムを主材としてそ
の表面にニッケル層を形成したものでも良い。
【００５３】また、導体板４は主電極板Ｍ１０〜Ｍ３０
の主面に対して平行に配設されることが望ましいが、厳
密に平行でなくても自己インダクタンスを低減すること
ができる。従って、導体板４および主電極板Ｍ１０〜Ｍ
３０を樹脂ケース１のケース本体１０１に埋め込む作業
が容易となる。
【００５４】このことは、導体板４はケース本体１０１
に埋め込まず、導体板４の配設位置に対応して、導体板
４を収納可能に設けられたポケットに導体板４を差し込
むような構成を採ることが可能なことを意味している。
すなわち、導体板４を差し込むポケットを正確に主電極
板Ｍ１０〜Ｍ３０に平行に形成することは困難だからで
ある。
【００５５】一方、主電極板Ｍ１０〜Ｍ３０と導体板４
との間隔は狭ければ狭いほど自己インダクタンスの低減
効果は高くなる。また、導体板４の面積は広ければ広い
ほど自己インダクタンスの低減効果は高くなる。従っ
て、主電極板Ｍ１０〜Ｍ３０の主面にできるだけ広く対
応するような導体板４を準備し、主電極板Ｍ１０〜Ｍ３
０に接触しない程度にできるだけ間隔を狭めて配設する
ことで、自己インダクタンスの低減効果を最大限に得る
ことができる。ここで、導体板４と主電極板Ｍ１０〜Ｍ
３０との間隔を可能な限り狭くする手段としては、両者
の間に絶縁性シートを挟む方法がある。絶縁性シートは
任意の厚みのものを準備できるので、耐熱性、機械的強
度などに基づいて厚み、すなわち導体板４と主電極板Ｍ
１０〜Ｍ３０との間隔を決定することができる。
【００５６】なお、以上説明した電力用スイッチング半
導体装置１０００においては主電極板Ｍ１０〜Ｍ３０
は、その主面がほぼ同一平面内にあるように、樹脂ケー
スの長手方向に沿ってほぼ同一直線上に並ぶように配列
されていたが、必ずしもこのように配列されている必要
はない。例えば、主電極板Ｍ２０の主面が主電極板Ｍ１
０の主面よりも樹脂ケース１０１の内側に位置している
場合、あるいは外側に位置している場合、または逆の位
置関係にあるような入り組んだ構成となっている場合で
も、主電極板Ｍ２０の主面が主電極板Ｍ１０の主面に対
して９０度回転した方向を向いている場合でも、主電極
板Ｍ１０〜Ｍ３０の配置に合わせて形状を変形させた導
体板を用いることで自己インダクタンスを低減させるこ
とができる。
【００５７】このように本発明に係る電力用スイッチン
グ半導体装置１０００によれば、主電極板Ｍ１０および
Ｍ２０に発生する自己インダクタンスを低減できる。ま
た、そのための構成は主電極板１０〜Ｍ３０の外側主面
に対向して導体板４を配設するだけであり、従来のよう
に主電極板どうしを対向させる必要がないので、主電極
板の配設に規制を受けにくく、主電極板Ｍ１０〜Ｍ３０
を樹脂ケース１の側壁内に埋め込むことが可能となり装
置の小型化が達成される。
【００５８】＜Ｂ．実施の形態２＞本発明に係る半導体
装置の実施の形態２として、電力用スイッチング半導体
装置２０００の構成を図７に示す。図７は樹脂ケース１
のケース本体部１０１を省略した斜視図であり、図１〜
図５を用いて説明した電力用スイッチング半導体装置１
０００と同一の構成については説明を省略する。
【００５９】図７において、主電極板Ｍ１０〜Ｍ３０の
外側主面に対向して導体板４Ａが配設されている。図１
〜図５を用いて説明した電力用スイッチング半導体装置
１０００においては、導体板４は放熱板２には係合しな
い構成となっていたが、本実施例においては導体板４Ａ
の下端が放熱板２に係合する構成となっている。なお、
導体板４Ａと放熱板２との係合方法は、単に接触してい
るだけでも良いし、半田付けや接着などの方法で接合さ
れていても良い。
【００６０】放熱板２はスイッチング素子Ｔ１、Ｔ２、
ダイオードＤ１、Ｄ２が動作時に発する熱を放熱させる
ものなので、例えば、銅を主材としてその表面にニッケ
ル層を形成したものが使用される。従って、導体板４Ａ
を放熱板２に係合させることで、主電極板Ｍ１０および
Ｍ２０に発生する自己インダクタンスを低減できるとと
もに、主電極板Ｍ１０〜Ｍ３０から受ける熱、および導
体板４Ａに発生する熱（磁化電流の存在により発生）が
放熱板２に伝わるので、導体板４Ａの温度上昇を抑制す
ることができる。なお、その他の効果については電力用
スイッチング半導体装置１０００と同様である。
【００６１】＜Ｃ．実施の形態３＞本発明に係る半導体
装置の実施の形態３として、電力用スイッチング半導体
装置３０００の構成を図８に示す。図８は樹脂ケース１
のケース本体部１０１を省略した斜視図であり、図１〜
図５を用いて説明した電力用スイッチング半導体装置１
０００と同一の構成については説明を省略する。
【００６２】図８において、主電極板Ｍ１０〜Ｍ３０の
外側主面に対向して導体板４Ａが配設されるとともに、
主電極板Ｍ１０〜Ｍ３０の内側主面に対向して導体板４
Ｂが配設されている。導体板４Ａの作用効果については
図７を用いて説明した電力用スイッチング半導体装置２
０００と同一であるが、導体板４Ｂを設けることで主電
極板Ｍ１０およびＭ２０に発生する自己インダクタンス
をさらに低減することができる。
【００６３】例えば、導体板４Ａだけの場合、導体板を
有しない構成に比べて自己インダクタンスは約３分の２
になるが、導体板４Ａと導体板４Ｂとで主電極板Ｍ１０
〜Ｍ３０を挟むと、導体板を有しない構成に比べて自己
インダクタンスは約２分の１になる。これは、主電極板
Ｍ１０〜Ｍ３０の内側主面の側に存在する磁界が、導体
板４Ｂに流れる磁化電流によって発生する磁界によって
打ち消されるからである。導体板４Ｂに磁化電流が流れ
る仕組みは導体板４Ａと同様であり、説明は省略する。
なお、その他の効果については電力用スイッチング半導
体装置１０００と同様である。
【００６４】ここで、導体板４Ｂは導体板４Ａおよび主
電極板Ｍ１０〜Ｍ３０とともに、ケース本体部１０１の
側壁内に封じ込んでも良いが、導体板４Ｂの配設位置に
対応させて導体板４Ｂを収納可能に設けられたポケット
に、導体板４Ｂを差し込むようにしても良い。
【００６５】また、本実施の形態においては主電極板Ｍ
１０〜Ｍ３０の外側主面に対向して導体板４Ａを配設し
た構成を示したが、導体板４Ａの代わりに図５を用いて
説明した導体板４を配設した構成でも良いことは言うま
でもない。
【００６６】＜Ｄ．実施の形態４＞本発明に係る半導体
装置の実施の形態４として、電力用スイッチング半導体
装置４０００の構成を図９に示す。図９は樹脂ケース１
のケース本体部１０１を省略した斜視図であり、図１〜
図５を用いて説明した電力用スイッチング半導体装置１
０００と同一の構成については説明を省略する。
【００６７】図９において、主電極板Ｍ１０〜Ｍ３０の
外側主面に対向して導体板４Ｃが配設されている。そし
て、導体板４Ｃは放熱板２と同一の材質、同一の厚さで
形成されている。すなわち、放熱板２の一部が主電極板
Ｍ１０〜Ｍ３０の主面と平行になるように延長した構成
となっている。
【００６８】導体板４Ｃは放熱板２と同一の材質、同一
の厚さで、見かけ上は放熱板２の一部分として存在して
いるが、その作用効果は放熱板２とは全く異なる。すな
わち、放熱板２はスイッチング素子Ｔ１、Ｔ２、ダイオ
ードＤ１、Ｄ２が動作時に発する熱を放熱させるものな
ので、放熱効果を高めるために下面が図示しない冷却手
段、例えば空冷の冷却フィンや水冷の冷却フィンに接触
するように配置される。
【００６９】一方、導体板４Ｃは磁気誘導により導体板
４Ｃ内に発生する磁化電流によって、主電極板Ｍ１０お
よびＭ２０に発生する自己インダクタンスを低減させる
ものなので、冷却手段に接触させる必要はない。従っ
て、主電極板Ｍ１０〜Ｍ３０とともに樹脂ケース１０１
の側壁内に埋め込んでも良い。また、導体板４Ｃの外側
主面が樹脂ケース１０１の側壁に露出している構成でも
良い。
【００７０】以上説明したように、電力用スイッチング
半導体装置４０００によれば、主電極板Ｍ１０およびＭ
２０に発生する自己インダクタンスを低減できるととも
に、導体板４Ｃを放熱板２と同一の材質、同一の厚さで
構成するので、導体板４Ｃに発生する熱の放熱効果をさ
らに高めることができる。なお、導体板４Ｃは放熱板２
を垂直に折り曲げたり、削り出し加工により放熱板２と
導体板４Ｃとを同時に形成することで、導体板４Ｃを放
熱板２と一体で形成することができる。
【００７１】また、導体板４Ｃを放熱板２と一体に形成
することで、独立した導体板を用いる場合に比べて、組
み立ての効率化を図ることができる。なお、その他の効
果については電力用スイッチング半導体装置１０００と
同様である。
【００７２】＜Ｅ．実施の形態５＞本発明に係る半導体
装置の実施の形態５として、電力用スイッチング半導体
装置５０００の構成を図１０に示す。図１０は樹脂ケー
ス１のケース本体部１０１を省略した斜視図であり、図
１〜図５を用いて説明した電力用スイッチング半導体装
置１０００と同一の構成については説明を省略する。
【００７３】図１０において、主電極板Ｍ１０〜Ｍ３０
の外側主面に対向して導体板４Ｃが配設されるととも
に、主電極板Ｍ１０〜Ｍ３０の内側主面に対向して導体
板４Ｂが配設されている。導体板４Ｃの作用効果につい
ては図９を用いて説明した電力用スイッチング半導体装
置４０００と同一であるが、導体板４Ｂを設けることで
主電極板Ｍ１０およびＭ２０に発生する自己インダクタ
ンスをさらに低減することができる。なお、その他の効
果については電力用スイッチング半導体装置１０００と
同様である。
【００７４】＜Ｆ．実施の形態６＞本発明に係る半導体
装置の実施の形態６として、電力用スイッチング半導体
装置６０００の構成を図１１に示す。図１１は樹脂ケー
ス１のケース本体部１０１を省略した斜視図であり、図
１〜図５を用いて説明した電力用スイッチング半導体装
置１０００と同一の構成については説明を省略する。
【００７５】図１１において、主電極板Ｍ１０およびＭ
２０の外側主面に対向して導体板４Ｄが配設されてい
る。これまでに説明した電力用スイッチング半導体装置
１０００〜５０００では、導体板は主電極板Ｍ１０〜Ｍ
３０に対向するように構成されていたが、図６を用いて
説明したように、主電極板Ｍ３０に発生する自己インダ
クタンスは問題とならない。また、主電極板Ｍ３０に対
応する位置に導体板が存在しなくても主電極板Ｍ１０お
よびＭ２０に発生する自己インダクタンスの低減には支
障はない。従って、電力用スイッチング半導体装置６０
００の導体板４Ｄは主電極板Ｍ１０およびＭ２０の外側
主面のみに対向するような長さとなっている。
【００７６】このような構成とすることで、導体板４Ｄ
の面積を小さくでき製造コストを低減させることができ
る。これは、ニッケルなどのコスト的に効果な材料を使
用する場合には特に顕著となる。なお、その他の効果に
ついては電力用スイッチング半導体装置１０００と同様
である。
【００７７】＜Ｇ．実施の形態７＞本発明に係る半導体
装置の実施の形態７として、電力用スイッチング半導体
装置７０００の回路構成を図１２に示す。図１２におい
てスイッチング素子Ｔ１０（ここではＩＧＢＴ）のコレ
クタ電極は主電極板Ｍ１００に接続され、エミッタ電極
は主電極板Ｍ２００に接続されている。そして、スイッ
チング素子Ｔ１０には逆並列にダイオードＤ１０が接続
されている。
【００７８】スイッチング素子Ｔ１０のゲート電極は信
号端子板Ｓ１００に接続され、スイッチング素子Ｔ１０
のエミッタ電極には信号端子板Ｓ２００が接続され、エ
ミッタ電極の電圧を確認するためのエミッタ補助端子と
なっている。
【００７９】このような回路構成を有する電力用スイッ
チング半導体装置７０００においては、主電流は主電極
板Ｍ１００から主電極板Ｍ２００に向けて流れるだけで
ある。従って、主電極板Ｍ１００およびＭ２００の主面
に対向させて導体板を配設することで自己インダクタン
スを低減することができる。
【００８０】図１３に、電力用スイッチング半導体装置
７０００の主電極板Ｍ１００およびＭ２００と導体板４
０との関係を斜視図で示す。なお、図１３においては絶
縁基板等は省略されているが、その配置関係は図５に示
す電力用スイッチング半導体装置１０００と同様であ
る。
【００８１】図１３において、導体板４０は主電極板Ｍ
１００およびＭ２００の外側主面に対向して配設されて
おり、磁気誘導により導体板４０内に発生する磁化電流
によって、主電極板Ｍ１００およびＭ２００に発生する
自己インダクタンスが低減する仕組みは、図６を用いて
説明した電力用スイッチング半導体装置１０００と同様
である。
【００８２】すなわち、電力用スイッチング半導体装置
１０００においては、スイッチング素子Ｔ１およびＴ２
のオン・オフ動作に伴って、主電極板Ｍ１０およびＭ２
０には交互に電流が流れていたが、電力用スイッチング
半導体装置７０００においては、スイッチング素子Ｔ１
０がオン状態にあるときは主電極板Ｍ１００およびＭ２
００には方向の異なる電流が常時流れている。
【００８３】従って、導体板４０内においては図６に示
す矢印ａ、ｂ、ｇ、ｄ、ａと同様の経路で電流が流れ、
主電極板Ｍ１００およびＭ２００に発生する自己インダ
クタンスが低減する。なお、その他の効果については電
力用スイッチング半導体装置１０００と同様である。
【００８４】また、図１３においては、導体板４０は主
電極板Ｍ１００およびＭ２００の外側主面に対向して配
設した例を示したが、内側主面に対向して配設しても良
いことはもちろん、外側主面および内側主面の両方に対
向して配設しても良いことは言うまでもない。
【００８５】
【発明の効果】本発明に係る請求項１記載の半導体装置
によれば、少なくとも一対の主電極板を互いに重なり合
わないように配設し、少なくとも一対の主電極板のそれ
ぞれの一方主面に所定の間隔を有して対向し、それぞれ
の一方主面に対向するような第１の導体板を設けること
で、主電流に対応して磁気誘導により第１の導体板内に
磁化電流が発生し、主電極板に発生する磁界が打ち消さ
れるので、主電極板の自己インダクタンスを低減するこ
とができる。また、そのための構成は少なくとも一対の
主電極板の一方主面に対向して第１の導体板を配設する
だけであり、平行度も厳密である必要がないので、主電
極板の配設の自由度を増すことができる。
【００８６】本発明に係る請求項２記載の半導体装置に
よれば、少なくとも一対の主電極板のそれぞれの他方主
面に所定の間隔を有して対向し、それぞれの他方主面に
対向するように配設された第２の導体板をさらに備えて
いるので、第１の導体板だけでは打ち消すことのできな
かった磁界も打ち消すことができ、主電極板の自己イン
ダクタンスをさらに低減することができる。
【００８７】本発明に係る請求項３記載の半導体装置に
よれば、第１の導体板の端縁部が放熱板に係合するよう
に配設されているので、第１の導体板の熱が熱伝導によ
り放熱板に伝わるので、第１の導体板の温度上昇を抑制
することができる。
【００８８】本発明に係る請求項４記載の半導体装置に
よれば、第１の導体板を放熱板と一体で構成するので、
第１の導体板の熱の放熱効果をさらに高めることができ
る。
【００８９】本発明に係る請求項５記載の半導体装置に
よれば、第１および第２の導体板の少なくとも一方、お
よび少なくとも一対の主電極板を樹脂ケースの側壁内部
に樹脂封止するので装置の小型化を図ることができる。
【００９０】本発明に係る請求項６記載の半導体装置に
よれば、少なくとも一対の主電極板を樹脂ケースの側壁
内部に樹脂封止し、その側壁内部に第１および第２の導
体板の少なくとも一方を収納可能なポケットを備えてい
るので、導体板をポケットに差し込むことで導体板の配
設が完了し、製造工程を簡略化することができる。
【００９１】本発明に係る請求項７記載の半導体装置に
よれば、第１および第２の導体板が反磁性体材の主材の
表面に強磁性体層が形成された構成であるので、熱伝導
が良好かつ、コストが安価な材料として反磁性体材を選
んだ場合でも、主電極板の自己インダクタンスを十分に
低減することができる。
【００９２】本発明に係る請求項８記載の半導体装置に
よれば、第１および第２の導体板が常磁性体材の主材の
表面に強磁性体層が形成された構成であるので、熱伝導
が良好かつ、コストが安価な材料として反磁性体材を選
んだ場合でも、主電極板の自己インダクタンスを十分に
低減することができる。
【００９３】本発明に係る請求項９記載の半導体装置に
よれば、第１および第２の導体板が常磁性体材であるの
で、磁化電流により発生する磁界が、主電極板に発生す
る磁界を打ち消す方向に発生するので、主電極板の自己
インダクタンスを十分に低減することができる。
【００９４】本発明に係る請求項１０記載の半導体装置
によれば、第１および第２の導体板が強磁性体材である
ので、磁化電流により発生する磁界が、主電極板に発生
する磁界を打ち消す方向に強力に発生するので、主電極
板の自己インダクタンスを十分に低減することができ
る。
【図面の簡単な説明】
【図１】 本発明に係る半導体装置の実施の形態１を外
観を示す斜視図である。
【図２】 本発明に係る半導体装置の実施の形態１の分
解斜視図である。
【図３】 本発明に係る半導体装置の実施の形態１の内
部を示す図である。
【図４】 本発明に係る半導体装置の実施の形態１の回
路構成を示す図である。
【図５】 本発明に係る半導体装置の実施の形態１の導
体板の配置状態を示す斜視図である。
【図６】 本発明に係る半導体装置の導体板の作用を説
明する模式図である。
【図７】 本発明に係る半導体装置の実施の形態２の導
体板の配置状態を示す斜視図である。
【図８】 本発明に係る半導体装置の実施の形態３の導
体板の配置状態を示す斜視図である。
【図９】 本発明に係る半導体装置の実施の形態４の導
体板の配置状態を示す斜視図である。
【図１０】 本発明に係る半導体装置の実施の形態５の
導体板の配置状態を示す斜視図である。
【図１１】 本発明に係る半導体装置の実施の形態６の
導体板の配置状態を示す斜視図である。
【図１２】 本発明に係る半導体装置の実施の形態７の
回路構成を示す図である。
【図１３】 本発明に係る半導体装置の実施の形態７の
導体板の配置状態を示す斜視図である。
【図１４】 従来の半導体装置の外観を示す斜視図であ
る。
【図１５】 従来の半導体装置の構成を示す断面図であ
る。
【図１６】 従来の半導体装置の主電極板の形状を示す
斜視図である。
【符号の説明】
１ 樹脂ケース、２ 放熱板、３Ａ，３Ｂ 絶縁基板、
４，４Ａ，４Ｂ，４Ｃ，４Ｄ，４０ 導体板、１０１
ケース本体部、１０２ ケース蓋部、１０３ケース底
部、Ｍ１０〜Ｍ３０，Ｍ１００，Ｍ２００ 主電極板。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−21323（ＪＰ，Ａ) 特開 平５−206679（ＪＰ，Ａ) 実開 昭60−153544（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/07 H01L 25/18

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 基台と、 その底面部に前記基台を配置する箱状の電気絶縁性の樹
    脂ケースと、 所定の回路パターンを有し、前記基台上に設けられた回
    路基板と、 前記回路基板上に設けられた電力用半導体素子と、 それぞれの一方端が前記電力用半導体素子に電気的に接
    続され、それぞれの他方端が前記樹脂ケースの上面から
    外部へ突出し、前記電力用半導体素子の主電流が互いに
    逆方向に流れる少なくとも一対の主電極板とを備え、 前記基台は、前記電力用半導体素子の動作時に発生する
    熱を外部に放熱する放熱板を有する半導体装置におい
    て、 前記少なくとも一対の主電極板は互いに重なり合わない
    ように配設され、 前記少なくとも一対の主電極板のそれぞれの一方主面に
    所定の間隔を有して対向するように配設され、前記一対
    の主電極板にそれぞれ流れる前記主電流に起因する磁気
    誘導により、前記主電流とはそれぞれ反対方向の磁化電
    流を発生させる第１の導体板を備える半導体装置。
  2. 【請求項２】 前記少なくとも一対の主電極板のそれぞ
    れの他方主面に所定の間隔を有して対向するように配設
    された第２の導体板をさらに備える請求項１記載の半導
    体装置。
  3. 【請求項３】 前記少なくとも一対の主電極板は、前記
    一方主面が前記回路基板の前記電力用半導体素子が搭載
    された側とは反対側を向くように配設され、前記第１の
    導体板は、その端縁部が前記放熱板に係合するように配
    設される請求項１または請求項２記載の半導体装置。
  4. 【請求項４】 前記少なくとも一対の主電極板は、前記
    一方主面が前記回路基板の前記電力用半導体素子が搭載
    された側とは反対側を向くように配設され、前記第１の
    導体板は前記放熱板と一体で形成される請求項１または
    請求項２記載の半導体装置。
  5. 【請求項５】 前記第１および第２の導体板の少なくと
    も一方、および前記少なくとも一対の主電極板は、前記
    樹脂ケースの側壁内部に樹脂封止されることによって位
    置を固定される請求項２記載の半導体装置。
  6. 【請求項６】 前記少なくとも一対の主電極板は、前記
    樹脂ケースの側壁内部に樹脂封止されることによって位
    置を固定され、 前記樹脂ケースは、その側壁内部に前記第１および第２
    の導体板の少なくとも一方の配設位置に対応して形成さ
    れ、前記第１および第２の導体板の少なくとも一方を収
    納可能なポケットを備え、 前記第１および第２の導体板の少なくとも一方は前記ポ
    ケットに差し込まれる請求項２記載の半導体装置。
  7. 【請求項７】 前記第１および第２の導体板は、 主材となる反磁性体材と、 前記主材の表面に形成された強磁性体層とを有する請求
    項２記載の半導体装置。
  8. 【請求項８】 前記第１および第２の導体板は、 主材となる常磁性体材と、 前記主材の表面に形成された強磁性体層とを有する請求
    項２記載の半導体装置。
  9. 【請求項９】 前記第１および第２の導体板は常磁性体
    材である請求項２記載の半導体装置。
  10. 【請求項１０】 前記第１および第２の導体板は強磁性
    体材である請求項２記載の半導体装置。
JP33212595A 1995-12-20 1995-12-20 半導体装置 Expired - Fee Related JP3480771B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP33212595A JP3480771B2 (ja) 1995-12-20 1995-12-20 半導体装置
US08/677,833 US5761040A (en) 1995-12-20 1996-07-10 Semiconductor device
DE69616251T DE69616251T2 (de) 1995-12-20 1996-07-29 Halbleiteranordnung mit Halbleiterleistungselementen
EP96112217A EP0780898B1 (en) 1995-12-20 1996-07-29 Semiconductor device comprising semiconductor power elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33212595A JP3480771B2 (ja) 1995-12-20 1995-12-20 半導体装置

Publications (2)

Publication Number Publication Date
JPH09172139A JPH09172139A (ja) 1997-06-30
JP3480771B2 true JP3480771B2 (ja) 2003-12-22

Family

ID=18251436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33212595A Expired - Fee Related JP3480771B2 (ja) 1995-12-20 1995-12-20 半導体装置

Country Status (4)

Country Link
US (1) US5761040A (ja)
EP (1) EP0780898B1 (ja)
JP (1) JP3480771B2 (ja)
DE (1) DE69616251T2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5901044A (en) * 1997-07-10 1999-05-04 Ilc Data Device Corporation Mini-module with upwardly directed leads
US6054765A (en) * 1998-04-27 2000-04-25 Delco Electronics Corporation Parallel dual switch module
US6885097B2 (en) * 2000-04-25 2005-04-26 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
DE10107609A1 (de) * 2001-02-17 2002-08-29 Power One Ag Uster Spannungsversorgungsmodul
JP2003037245A (ja) * 2001-07-24 2003-02-07 Matsushita Electric Ind Co Ltd 半導体パッケージおよびその応用装置
JP4066644B2 (ja) * 2001-11-26 2008-03-26 株式会社豊田自動織機 半導体装置、半導体装置の配線方法
DE10258570B4 (de) * 2002-12-14 2005-11-03 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
JP4154671B2 (ja) * 2003-09-17 2008-09-24 富士電機ホールディングス株式会社 電力用半導体モジュール
JP2008091809A (ja) * 2006-10-05 2008-04-17 Mitsubishi Electric Corp 半導体モジュール
JP4826845B2 (ja) * 2009-02-10 2011-11-30 三菱電機株式会社 パワー半導体モジュール
JP5500718B2 (ja) * 2010-03-05 2014-05-21 株式会社ケーヒン 半導体装置
DE102010030317B4 (de) * 2010-06-21 2016-09-01 Infineon Technologies Ag Schaltungsanordnung mit Shuntwiderstand
US9793352B1 (en) 2011-06-02 2017-10-17 Ixys Corporation IGBT assembly having saturable inductor for soft landing a diode recovery current
JP5555206B2 (ja) * 2011-07-11 2014-07-23 株式会社 日立パワーデバイス 半導体パワーモジュール
US8643176B2 (en) * 2011-07-27 2014-02-04 Infineon Technologies Ag Power semiconductor chip having two metal layers on one face
US8405206B1 (en) * 2011-09-30 2013-03-26 Infineon Technologies Ag Low-inductive semiconductor module
JP2014120657A (ja) * 2012-12-18 2014-06-30 Toshiba Corp 半導体装置
KR102034717B1 (ko) * 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
US11754271B2 (en) 2013-07-01 2023-09-12 Fujian Yibao Optoelectronics Technology Co., Ltd. Lighted footwear
US8641220B1 (en) 2013-07-01 2014-02-04 Fujian Yibao Optoelectronics Technology Co., Ltd. Lighted footwear
JP6076865B2 (ja) * 2013-09-02 2017-02-08 ルネサスエレクトロニクス株式会社 電子装置
DE112016000092T5 (de) 2015-03-05 2017-04-20 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6468984B2 (ja) 2015-10-22 2019-02-13 三菱電機株式会社 半導体装置
JP6699494B2 (ja) * 2016-10-03 2020-05-27 トヨタ自動車株式会社 半導体積層ユニット
JP1593817S (ja) * 2017-03-28 2017-12-25
EP4362087A1 (en) * 2022-10-28 2024-05-01 Infineon Technologies AG Power semiconductor module arrangement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR8400122A (pt) * 1983-01-12 1984-08-21 Allen Bradley Co Modulo semicondutor e embalagem de semicondutor aperfeicoada
US4907068A (en) * 1987-01-21 1990-03-06 Siemens Aktiengesellschaft Semiconductor arrangement having at least one semiconductor body
JPH02222565A (ja) * 1989-02-23 1990-09-05 Mitsubishi Electric Corp 半導体装置
DE3937045A1 (de) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
JP2725952B2 (ja) * 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
JP2725954B2 (ja) * 1992-07-21 1998-03-11 三菱電機株式会社 半導体装置およびその製造方法
JP3053298B2 (ja) * 1992-08-19 2000-06-19 株式会社東芝 半導体装置
EP0609528A1 (en) * 1993-02-01 1994-08-10 Motorola, Inc. Low inductance semiconductor package
JP2973799B2 (ja) * 1993-04-23 1999-11-08 富士電機株式会社 パワートランジスタモジュール

Also Published As

Publication number Publication date
DE69616251T2 (de) 2002-07-04
DE69616251D1 (de) 2001-11-29
EP0780898A1 (en) 1997-06-25
JPH09172139A (ja) 1997-06-30
US5761040A (en) 1998-06-02
EP0780898B1 (en) 2001-10-24

Similar Documents

Publication Publication Date Title
JP3480771B2 (ja) 半導体装置
JP4400662B2 (ja) 電子回路部品実装構造
JP7151361B2 (ja) 半導体装置
US5047837A (en) Semiconductor device with heat transfer cap
US7957158B2 (en) Circuit device
JP6634778B2 (ja) 半導体装置及びその製造方法
JP2018198304A (ja) コイル装置、基板付きコイル装置及び電気接続箱
WO2022233240A1 (zh) 功率半导体器件的封装结构与功率模块
JP7379886B2 (ja) 半導体装置
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
JP7481343B2 (ja) 半導体装置
JP2005109005A (ja) モジュールの放熱構造
US4110838A (en) Magnetic bubble memory package
JPS61144855A (ja) 半導体回路のためのパツケージ
JP3749137B2 (ja) 半導体装置
JP2004128264A (ja) 半導体モジュールおよび板状リード
JP2006019418A (ja) コイル装置
JPH11177021A (ja) 半導体スイッチの電極構造
JP7342509B2 (ja) 半導体装置
JP2001203314A (ja) 半導体装置
JP7267412B2 (ja) 電力変換装置および電力変換装置の製造方法
JP7459539B2 (ja) 半導体装置
JP7192886B2 (ja) 半導体装置
US20210184023A1 (en) Semiconductor device
WO2023189265A1 (ja) 半導体モジュール

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees