JP4066644B2 - 半導体装置、半導体装置の配線方法 - Google Patents

半導体装置、半導体装置の配線方法 Download PDF

Info

Publication number
JP4066644B2
JP4066644B2 JP2001359156A JP2001359156A JP4066644B2 JP 4066644 B2 JP4066644 B2 JP 4066644B2 JP 2001359156 A JP2001359156 A JP 2001359156A JP 2001359156 A JP2001359156 A JP 2001359156A JP 4066644 B2 JP4066644 B2 JP 4066644B2
Authority
JP
Japan
Prior art keywords
wiring conductor
case
external connection
connection terminal
electrode wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001359156A
Other languages
English (en)
Other versions
JP2003158231A (ja
Inventor
一弘 前野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2001359156A priority Critical patent/JP4066644B2/ja
Priority to US10/301,252 priority patent/US7161235B2/en
Priority to EP20020026180 priority patent/EP1315206A3/en
Publication of JP2003158231A publication Critical patent/JP2003158231A/ja
Application granted granted Critical
Publication of JP4066644B2 publication Critical patent/JP4066644B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Wire Bonding (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の半導体素子が樹脂等のケースに封入された半導体装置及び半導体装置の配線方法に関する。
【０００２】
【従来の技術】
パワーモジュールは、スイッチング素子の大容量化、スイッチング周波数の高周波数化により、パワーモジュール内部の回路インダクタンスの低減が重要な課題となっている。
【０００３】
回路インダクタンスの低減方法として、例えば、特開２００１−１０２５１９号公報に、半導体素子の第１の電極と接続される第１電極パターンと、半導体素子の第２電極と接続される第２電極パターンとが形成されたパワー半導体モジュールにおいて、第２電極パターンの上部に、第１電極パターンと接続される第１電極配線導体と、第２電極パターンと接続される第２電極配線導体とを設けることで、回路の寄生インダクタンスを減らすことが提案されている。
【０００４】
また、半導体モジュールの小型化、信頼性の向上、低コスト化を実現するために樹脂等のケースに外部接続端子を有する配線導体をインサート成形することが考えられている。
図５は、複数のＭＯＳトランジスタ１５が内蔵された半導体モジュール１１の内部構造を示している。
【０００５】
外部接続端子１３と半導体素子１５のソースを接続するための配線導体と、外部接続端子１４と半導体素子１５のドレインを接続するための配線導体とが樹脂ケース１２にインサートされている。
【０００６】
【発明が解決しようとする課題】
特開２００１−１０２５１９号公報に記載の発明においては、構造が複雑となり、組み付け工数が増大するという欠点がある。
図５に示す半導体モジュール１１においては、外部接続端子１４と外部接続端子１３とが別の辺に設けられ、それぞれの辺に設けられたボンディング用のパッドを介して半導体素子１５と接続される構造となっている。
【０００７】
しかしながら、図５に示すような配線構造では、ドレイン電流が流れる電流通路とソース電流が流れる電流通路を平行に配置することができないので、回路の寄生インダクタンスを低減させることが困難である。
本発明の課題は、組み付け工数を増大させることなく、寄生インダクタンスを低減させることである。
【０００８】
【課題を解決するための手段】
本発明の半導体装置は、複数の半導体素子がケースに封入された半導体装置であって、半導体素子の主電流が流れ、それぞれ一端に外部接続端子を有する第１及び第２の配線導体を、両者が平行に延出し、かつ第１及び第２の配線導体に流れる電流の向きがお互いに逆向きになるようにケースの外周辺にインサートし、前記半導体素子の第１の電極と接続される前記第１の配線導体の第１の接続部を前記ケースの外周辺における第１の辺から露出するように設け、前記半導体素子の第２の電極と接続される前記第２の配線導体の第２の接続部を前記ケースの外周辺における前記第１の辺と異なる辺から露出するように設けた。
【０００９】
この発明によれば、第１の配線導体と第２の配線導体とを平行に延出させ、両者を流れる電流の方向を逆にすることで、第１及び第２の配線導体による寄生インダクタンスを減らすことができる。
上記の発明において、前記第１の配線導体の第１の外部接続端子を、樹脂ケースの外周部の第１の辺の端部近傍から前記樹脂ケースの外部に露出させ、前記第２の配線導体の第２の外部接続端子を、前記第１の辺と異なる外周部の辺から前記樹脂ケースの外部に露出させても良い。
【００１０】
このように構成することで、第１の配線導体と第２の配線導体の樹脂ケースにインサートされた部分が平行に延出し、かつ平行に延出する部分を流れる電流の方向を逆向きにできる。これにより、例えば、第１の外部接続端子から流入する電流が、樹脂ケースにインサートされた第１の配線導体を通り、半導体素子の第１の電極に流入する。さらに、半導体素子の第２の電極から、第１の配線導体と平行に延出する第２の配線導体を通って第２の外部接続端子から外部に出力される。従って、第１の配線導体を流れる電流の方向と、第２の配線導体を流れる電流の方向が逆向きとなり、第１及び第２の配線導体の寄生インダクタンスを減らすことができる。
【００１２】
上記の発明において、前記第１の配線導体の第１の外部接続端子を前記ケースの外周辺の一辺に設け、前記第２の配線導体の第２の外部接続端子を前記ケースの外周辺以外の部分に設けた。
【００１３】
このように構成することで、外部接続端子を樹脂ケース等の外周以外の位置に設けることができるので、半導体装置と接続される外部回路の配線の自由度が増える。
上記の発明において、前記第１の配線導体と前記第２の配線導体の延出する面を、前記ケースの底面と平行に、かつ両者の延出する面が対向するようにしても良い。
【００１４】
このように構成することで、第１の配線導体と第２の配線導体とによる寄生インダクタンスをさらに減らすことができる。
上記の発明において、前記第１の配線導体と第２の配線導体が平行に延出する面を、前記ケースの底面に対して立設させても良い。
【００１５】
このように構成することで、半導体装置の寄生インダクタンスを減らし、小型化を実現できる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。図１は、本発明の第１の実施の形態のパワー半導体モジュール（半導体装置）２１の内部構造を示す図である。
【００１７】
第１の実施の形態のパワー半導体モジュール（以下、半導体モジュールという）２１は、ＭＯＳトランジスタからなる６個の半導体素子２３ａ〜２３ｃが内蔵され、半導体素子２３ａ〜２３ｃのドレイン電極と接続されるドレイン電極配線導体２４と、ソース電極と接続されるソース電極配線導体２５とが樹脂等からなるケース２２と一体にインサート成形されている。
【００１８】
この実施の形態では、ドレイン電極、ソース電極とは、半導体素子２３ａ〜２３ｃのドレイン、ソース、または、それらのワイヤボンディング用の接続領域、あるいは半導体素子２３ａ〜２３ｃと直接接続された導体層またはワイヤ、金属板等により接続された導体層に設けられたワイヤボンディング用の接続領域などを指している。
【００１９】
ドレイン電極配線導体２４は、ケース２２の外周部の１辺２２ａにインサートされており、一端が辺２２ａの右端部近傍の上部から外部に延出（露出）して外部接続端子２４ａを形成している。
また、ドレイン電極配線導体２４の他端は、平板状の形状で、ケース２２の外周部の辺２２ａに沿って延出している。辺２２ａに沿って延出するドレイン電極配線導体２４は、ケース２２の段部の下段で露出し接続部２４ｂを形成している。接続部２４ｂは、半導体素子２３ａ〜２３ｃのドレイン電極と接続されている基板の導体層２６とワイヤボンディングにより接続される。
【００２０】
ソース電極配線導体２５は、ケース２２の辺２２ａ及び辺２２ｃにインサートされており、一端がケース２２の辺２２ｃの左端部近傍で外部に延出して外部接続端子２５ａを形成している。ソース電極配線導体２５の他端は、平板状の形状で、ドレイン電極配線導体２４と平行に延出している。また、ソース電極配線導体２５は、辺２２ａの段部の上段で露出し、半導体素子２３ａ〜２３ｃのソース電極と接続される接続部２５ｂを形成している。
【００２１】
ケース２２の段部の下段に形成されるドレイン電極配線導体２４の接続部２４ｂは、上段のソース電極配線導体２５の接続部２５ｂの端面より右側、つまり半導体素子２３ａ〜２３ｃとの距離が短くなる位置に設けられている。従って、半導体素子２３ａ〜２３ｃのドレイン電極及びソース電極とのワイヤボンディングを、半導体素子２３ａ〜２３ｃの上方から見てワイヤが重なる位置で行う場合でも、先に下段の接続部２４ｂとドレイン電極とをワイヤボンディングした後、当該ボンディングワイヤを跨ぐように上段の接続部２５ｂとソース電極とのワイヤボンディングをすることができるため、下部のワイヤが上部のワイヤのボンディング作業の妨げにならない。
【００２２】
ケース２２の段部の上段のソース電極配線導体２５と下段のドレイン電極配線導体２４の露出していない部分は、樹脂等のケース２２により確実に絶縁されている。
ここで、上記のような構成の半導体モジュール２１の内部を流れる電流の方向について説明する。
【００２３】
今、ドレイン電極配線導体２４の外部接続端子２４ａからソース電極配線導体２５の外部接続端子２５ａの方向に電流が流れるとすると、外部接続端子２４ａから流入する電流は、ケース２２の下側の段部に沿って延出する接続部２４ｂを通り、さらに、基板の導体層２６を通り半導体素子２３ａ〜２３ｃのドレイン電極に流入する。ドレイン電極に流入した電流は、半導体素子２３ａ〜２３ｃのソース電極から、ドレイン電極配線導体２４の接続部２４ｂと平行に延出するソース電極配線導体２５の接続部２５ｂを通り、外部接続端子２５ａから外部に出力される。
【００２４】
すなわち、ドレイン電極配線導体２４の外部接続端子２４ａから流入する電流は、辺２２ａと平行に延出するドレイン電極配線導体２４の接続部２４ｂを、図１の下方向に流れ半導体素子２３ａ〜２３ｃのドレイン電極に流入する。そして、半導体素子２３ａ〜２３ｃのソース電極から流れ出す電流は、ソース電極配線導体２５の接続部２５ｂを、図１の上方向に流れ、外部接続端子２５ａから外部に流出する。
【００２５】
この第１の実施の形態は、ドレイン電極配線導体２４とソース電極配線導体２５をケース２２にインサートし、ドレイン電極配線導体２４の外部接続端子２４ａを辺２２ａの端部近傍に設け、ドレイン電極配線導体２４とソース電極配線導体２５とをケース２２の辺２２ａに平行に延出させることで、ドレイン電極配線導体２４を流れる電流の方向と、ソース電極配線導体２５を流れる電流の方向を逆向きにすることができる。
【００２６】
これにより、ドレイン電極配線導体２４を流れる電流とソース電極配線導体２５に流れる電流とにより発生する磁束が互いに打ち消されるので、半導体モジュール２２内部の寄生インダクタンスを減らすことができる。
本実施の形態においては、下段の接続部２４ｂとドレイン電極とを接続し、上段の接続部２５ｂとソース電極とを接続したが、これに限られるものではなく、下段の接続部とソース電極、上段の接続部とドレイン電極とをそれぞれ接続するようにしてもよい。
【００２７】
次に、図２は、本発明の第２の実施の形態の半導体モジュール３１の内部構造を示す図である。
第２の実施の形態は、ドレイン電極配線導体３４が、ケース３２の外周部の辺３２ａと手前側の辺３２ｃにインサートされ、ソース電極配線導体３５が、ケース３２の外周部の辺３２ｂと辺３２ａにインサートされている。
【００２８】
ドレイン電極配線導体３４は、一端がケース３２の１辺３２ａの右端部近傍の上部から外部に延出して外部接続端子３４ａを形成している。ドレイン電極配線導体３４の他端は、平板状の形状で、辺３２ａに沿って延出して中間部３４ｂを形成し、さらに辺３２ａと手前側の辺３２ｃとの交わる隅の部分で略９０°曲げられて辺３２ｃに沿って延出し、ケース３２ｃの段部で露出して接続部３４ｃを形成している。上記の接続部３４ｃは、半導体素子２３ａ〜２３ｃのドレイン電極と接続された基板の導体層３６とワイヤにより接続される。
【００２９】
すなわち、ドレイン電極配線導体３４の接続部３４ｃは、後述するソース電極配線導体３５の外部接続端子３５ａの設けられる辺３２ｂと対向する辺３２ｃに設けられている。
ソース電極配線導体３５の一端は、ケース３２の辺３２ｂの略中央部の上部から外部に延出して外部接続端子３５ａを形成している。また、ソース電極配線導体３５の他端は、平板状または四角柱状の形状で、ドレイン電極配線導体３４の中間部３４ｂの上方に平行に延出して半導体素子２３ａ〜２３ｃのソース電極と接続される接続部３５ｂを形成している。
【００３０】
ここで、上記のような構成の半導体モジュール３１内部を流れる電流について説明する。
今、ドレイン電極配線導体３４の外部接続端子３４ａからソース電極配線導体３５の外部接続端子３５ａの方向に電流が流れるとすると、外部接続端子３４ａから流れ込んだ電流は、ケース３２の段部の下段に沿って延出するドレイン電極配線導体３４の接続部３４ｃから導体層３６に流入する。導体層３６に流入した電流は、半導体素子２３ａ〜２３ｃのドレイン電極に流入し、半導体素子２３ａ〜２３ｃのソース電極からソース電極配線導体３５の接続部３５ｂを通り、外部接続端子３５ａから出力される。
【００３１】
すなわち、ドレイン電極の外部接続端子３４ａから流入する電流は、辺３２ａと平行に延出するドレイン電極配線導体３４の中間部３４ｂを、図２の下方向に流れ、９０°曲がった接続部３４ｃから半導体素子２３ａ〜２３ｃのドレイン電極に流入する。半導体素子２３ａ〜２３ｃのドレイン電極に流入した電流は、ソース電極を通り、ドレイン電極配線導体３４と平行に延出するソース電極配線導体３５の接続部３５ｂを、図２の上方向に流れ、外部接続端子３５ａから外部に流出する。
【００３２】
この第２の実施の形態は、ドレイン電極配線導体３４の外部接続端子３４ａをケース３２の辺３２ａの右端部近傍から外部に延出させ、ソース電極配線導体３５の外部接続端子３５ａを、辺３２ａの左側の辺３２ｂから外部に延出させ、さらに、ドレイン電極配線導体３４とソース電極配線導体３５とを平行に延出させることで、辺３２ａにおいて、ドレイン電極配線導体３４を流れる電流と、ソース電極配線導体３５を流れる電流の向きを逆にすることができる。
【００３３】
これにより、ドレイン電極配線導体３４とソース電極配線導体３５に流れる電流により発生する磁束が相殺されるので、半導体モジュール３１内部の寄生インダクタンスを減少させることができる。
また、ドレイン電極配線導体３４の接続部３４ｃを、ソース電極配線導体３５の接続部３５ｂの設けられている辺３２ａとは異なる辺３２ｃに設けることで、接続部３４ｃと導体３６（半導体素子２３ａ〜２３ｃのドレインと接続されている）との間のワイヤボンディングと、接続部３５ｂと半導体素子２３ａ〜２３ｃのソース電極との間のワイヤボンディングを離れた位置で行うことができ、ボンディング作業の制約を少なくできる。
【００３４】
次に、図３は、第３の実施の形態の半導体モジュールの内部構造を示す図である。
第３の実施の形態も、ドレイン電極配線導体４４とソース電極配線導体４５は、インサート成形によりケース４２と一体に構成されている。
【００３５】
ドレイン電極配線導体４４はケース４２の外周部の辺４２ａにインサートされており、一端がケース４２の１辺４２ａの上部から外部に延出して外部接続端子４４ａを形成している。ドレイン電極配線導体４４の他端は、平板状の形状で、辺４２ａに沿って延出し、ケース４２の段部で露出して接続部４４ｂを形成している。上記の接続部４４ｂは、半導体素子２３ａ〜２３ｃのドレイン電極と接続された基板の導体層４６とワイヤ等により接続される。
【００３６】
ソース電極配線導体４５は、ケース４２の外周部の辺４２ａにインサートされ、一端が、ケース４２の底面と平行に、辺４２ａと直交する方向に延出し、さらに底面に対して鉛直上方向に外部に延出して外部接続端子４５ａを形成している。なお、外部接続端子４５ａは、ワイヤボンディング時には底面に対して鉛直上方に形成されており、ワイヤボンディング後にワイヤボンディング部上方に折り曲げられるため、実際には外部接続端子４５ａがワイヤボンディング作業の妨げとなることはない。
【００３７】
ソース電極配線導体４５の他端は、平板状または四角柱状の形状で、ドレイン電極配線導体４４の上方に平行に延出して半導体素子２３ａ〜２３ｃのソース電極と接続される接続部４５ｂを形成している。
この第３の実施の形態も、前述した第１の実施の形態と同様に、外部接続端子４４ａから流入する電流が、辺４２ａと平行に延出するドレイン電極配線導体４４の接続部４４ｂを、図３の下方向に流れ、半導体素子２３ａ〜２３ｃのドレイン電極に流入する。そして、半導体素子２３ａ〜２３ｃのソース電極から流出する電流が、ソース電極配線導体４５の接続部４５ｂを、図３の上方向に流れ、外部接続端子４５ａから外部に流出する。
【００３８】
従って、辺４２ａにおいて、ドレイン電極配線導体４４を流れる電流とソース電極配線導体４５を流れる電流の向きが逆向きとなるので、電流により発生する磁束が相殺される。これにより、半導体モジュール４１内部の寄生インダクタンスを減らすことができる。さらに、第３の実施の形態では、外部接続端子４５ａの位置が、ケース４２の外周部に限定されないので、外部回路の接続部の配置に合わせて外部接続端子４５ａの位置を変更することができる。更に、半導体モジュール４１を小型にすることもできる。
【００３９】
なお、ソース電極配線導体４５の外部接続端子４５ａを外周部の辺に配置し、ドレイン側の外部接続端子４４ａを外周以外の位置に配置しても良い。あるいは、ワイヤボンディングの妨げとならないようにスペースが確保できる場合には、両方の外部接続端子をケース４２の外周部以外の位置に配置することもできる。
【００４０】
次に、図４は、本発明の第４の実施の形態の半導体モジュールの内部構造を示す図である。
第４の実施の形態も、ドレイン電極配線導体５４とソース電極配線導体５５は、インサート成形によりケース５２と一体に構成されている。
【００４１】
ドレイン電極配線導体５４はケース５２の外周部の辺５２ａと５２ｃにインサートされており、一端が辺５２ａの右端部近傍の上部から外部に延出して外部接続端子５４ａを形成している。ドレイン電極配線導体５４の他端は、辺５２ａ及び５２ｃに沿って延出し、辺５２ａに沿う部分では板状であり、ケース５２の底面に対して垂直に立設されている一方、辺５２ｃに沿う部分では断面が略Ｌ字状の形状になっている。そして、辺５２ｃの段部でＬ字状の下部が露出して接続部５４ｃを形成している。上記の接続部５４ｃは、半導体素子２３ａ〜２３ｃのドレイン電極と接続された基板の導体層５６とワイヤ等により接続される。
【００４２】
ソース電極配線導体５５は、ケース５２の外周部の辺５２ａと辺５２ｂにインサートされ、一端は辺５２ｂの略中央の上部の位置で外部に延出して外部接続端子５５ａを形成している。ソース電極配線導体５５の他端は、断面が略Ｌ字状の形状でケース５２の底面に対して垂直に立設し、ドレイン電極配線導体５４と平行に延出し、段部で露出して接続部５５ｂを形成している。当該接続部５５ｂは、半導体素子２３ａ〜２３ｃのソース電極と接続される。
【００４３】
第４の実施の形態の半導体モジュール５１の内部を流れる電流は、基本的には前述した第２の実施の形態と同様である。
すなわち、ドレイン電極配線導体５４の外部接続端子５４ａから流入する電流は、ケース５２の辺５２ａ及び辺５２ｃに沿って延出するドレイン電極配線導体５４の接続部５４ｃを通り導体層５６に流れ込む。導体層５６に流入した電流は、半導体素子２３ａ〜２３ｃのドレイン電極に流入し、半導体素子２３ａ〜２３ｃのソース電極から、ケース５２の側面及び底面に沿って延出するソース電極配線導体５５の接続部５５ｂを通り、外部接続端子５５ａから外部に流出する。
【００４４】
従って、辺５２ａと平行に延出するドレイン電極配線導体５４には、図４の下方向に電流が流れ、ドレイン電極配線導体５４と平行に延出するソース電極配線導体５５には、ドレイン電極配線導体５４に流れる電流とは逆向きの電流（図４の上方向に流れる電流）が流れる。
【００４５】
これにより、ドレイン電極配線導体５４を流れる電流と、ソース電極配線導体５５を流れる電流により発生する磁束が互いに打ち消されるので、半導体モジュール５１内部の寄生インダクタンスを減少させることができる。また、ドレイン電極配線導体５４と導体層５６との間のワイヤボンディングと、ソース電極配線導体５５と半導体素子２３ａ〜２３ｃとの間のワイヤボンディングを、ケース５２の異なる辺で行うことができるのでボンディング作業の制約条件が少なくなる。また、ドレイン電極配線導体５４とソース電極配線導体５５の対向する面が、ケース５２の底面に対して垂直な方向となっているので、ドレイン電極配線導体５４及びソース電極配線導体５５のケース５２の底面積に占める割合を少なくできる。
【００４６】
本発明は、上述した実施の形態に限らず、以下のように構成することもできる。
（ａ）ドレイン電極配線導体２４，３４，４４及び５４の外部接続端子２４ａ、３４ａ、４４ａ及び５４ａと、ソース電極配線導体２５，３５，４５及び５５の外部接続端子２５ａ、３５ａ、４５ａ及び５５ａは、ケースの右側または左側の隣接する辺に限らず相対する辺に設けても良い。その場合も、ドレイン電極配線導体２４，３４，４４及び５４とソース電極配線導体２５，３５，４５及び５５が平行となるように延出させれば良い。
（ｂ）ドレイン電極配線導体２４，３４，４４及び５４と、ソース電極配線導体２５，３５，４５及び５５の配置は、実施の形態のものに限らず、両者の配置を逆にしても良い。
（ｃ）本発明は、ＭＯＳトランジスタに限らず、バイポーラトランジスタ、サイリスタ、ＧＴＯ、ＩＧＢＴ等の他のスイッチング素子を用いる半導体モジュールにも適用できる。
（ｄ）各端子は必ずしもケース辺の上面から突出させる必要はなく、例えばケース外側側面から側方に延出させてもよいし、更に上方へ曲げてもよい。或いは、ケース内側側面から側方に延出させてもよく、更に上方へ曲げてもよい。
（ｅ）第１の実施の形態又は第３の実施の形態のように、階段状の接続部を設けている場合には、必ずしも上部ワイヤと下部ワイヤを重ねる必要はなく、一方を横にずらして重ならないようにしてもよい。この場合にはワイヤボンディングの順序の自由度が上がる。
【００４７】
【発明の効果】
本発明によれば、第１の配線導体と第２の配線導体とを平行に延出させ、両者の電流の方向を逆にすることで、第１及び第２の配線導体による寄生インダクタンスを減らすことができる。また、ワイヤボンディング作業の制約を少なくできる。
【図面の簡単な説明】
【図１】第１の実施の形態の半導体モジュールの内部構造を示す図である。
【図２】第２の実施の形態の半導体モジュールの内部構造を示す図である。
【図３】第３の実施の形態の半導体モジュールの内部構造を示す図である。
【図４】第４の実施の形態の半導体モジュールの内部構造を示す図である。
【図５】従来の半導体モジュールの内部構造を示す図である。
【符号の説明】
１１，２１，３１，４１，５１ 半導体モジュール
２３ａ〜２３ｃ 半導体素子
２４、３４，４４，５４ ドレイン電極配線導体
２４ａ、３４ａ、４４ａ、５４ａ ドレイン電極配線導体の外部接続端子
２４ｂ、３４ｃ、４４ｂ、５４ｃ ドレイン電極配線導体の接続部
２５，３５，４５，５５ ソース電極配線導体
２５ａ、３５ａ、４５ａ、５５ａ ソース電極配線導体の外部接続端子
２５ｂ、３５ｂ、４５ｂ、５５ｂ ソース電極配線導体の接続部

Claims (7)

  1. 複数の半導体素子がケースに封入された半導体装置であって、
    半導体素子の主電流が流れ、それぞれ一端に外部接続端子を有する第１及び第２の配線導体を、両者が平行に延出し、かつ第１及び第２の配線導体に流れる電流の向きがお互いに逆向きになるようにケースの外周辺にインサートし、
    前記半導体素子の第１の電極と接続される前記第１の配線導体の第１の接続部を前記ケースの外周辺における第１の辺から露出するように設け、前記半導体素子の第２の電極と接続される前記第２の配線導体の第２の接続部を前記ケースの外周辺における前記第１の辺と異なる辺から露出するように設けたことを特徴とする半導体装置。
  2. 前記ケースは樹脂ケースであって、
    前記第１の配線導体の第１の外部接続端子を、前記樹脂ケースの外周辺の一辺の端部近傍から前記樹脂ケースの外部に露出させ、前記第２の配線導体の第２の外部接続端子を、前記樹脂ケースの前記第１の外部接続端子が設けられた辺と異なる辺から前記樹脂ケースの外部に露出させた請求項１記載の半導体装置。
  3. 前記第１の配線導体の第１の外部接続端子を前記ケースの外周辺の一辺に設け、前記第２の配線導体の第２の外部接続端子を前記ケースの外周辺以外の部分に設けた請求項１記載の半導体装置。
  4. 前記第１の配線導体と前記第２の配線導体の平行に延出する面を、前記ケースの底面と平行に、かつ両者の延出する面が対向するようにした請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記第１の配線導体と前記第２の配線導体が平行に延出する面を、前記ケースの底面に対して立設させた請求項１〜３のいずれか１項に記載の半導体装置。
  6. 複数の半導体素子がケースに封入された半導体装置の配線方法であって、
    半導体素子の主電流が流れ、それぞれ一端に外部接続端子を有する第１及び第２の配線導体を、両者が平行に延出し、かつ第１及び第２の配線導体に流れる電流の向きがお互いに逆向きになるようにケースの外周辺にインサートし、
    前記ケースの外周辺における第１の辺から露出するように設けた前記第１の配線導体の第１の接続部と前記半導体素子の第１の電極とをワイヤボンディングにより接続し、前記ケースの外周辺における前記第１の辺と異なる辺から露出するように設けた前記第２の配線導体の第２の接続部と前記半導体素子の第２の電極とをワイヤボンディングにより接続することを特徴とする半導体装置の配線方法。
  7. 前記ケースは樹脂ケースであって、
    前記第１の配線導体の第１の外部接続端子を、前記樹脂ケースの外周辺の一辺の端部近傍から前記樹脂ケースの外部に露出させ、前記第２の配線導体の第２の外部接続端子を、前記樹脂ケースの前記第１の外部接続端子が設けられた辺と異なる辺から前記樹脂ケースの外部に露出させた請求項６記載の半導体装置の配線方法。
JP2001359156A 2001-11-26 2001-11-26 半導体装置、半導体装置の配線方法 Expired - Fee Related JP4066644B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001359156A JP4066644B2 (ja) 2001-11-26 2001-11-26 半導体装置、半導体装置の配線方法
US10/301,252 US7161235B2 (en) 2001-11-26 2002-11-21 Semiconductor apparatus of a plurality of semiconductor devices enclosed in case and wiring method therefore
EP20020026180 EP1315206A3 (en) 2001-11-26 2002-11-25 Semiconductor apparatus of a plurality of semiconductor devices enclosed in a case and wiring method therefore

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001359156A JP4066644B2 (ja) 2001-11-26 2001-11-26 半導体装置、半導体装置の配線方法

Publications (2)

Publication Number Publication Date
JP2003158231A JP2003158231A (ja) 2003-05-30
JP4066644B2 true JP4066644B2 (ja) 2008-03-26

Family

ID=19170213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001359156A Expired - Fee Related JP4066644B2 (ja) 2001-11-26 2001-11-26 半導体装置、半導体装置の配線方法

Country Status (3)

Country Link
US (1) US7161235B2 (ja)
EP (1) EP1315206A3 (ja)
JP (1) JP4066644B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4363190B2 (ja) * 2004-01-08 2009-11-11 株式会社豊田自動織機 半導体装置及びその製造方法
US8018056B2 (en) * 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
JP4242401B2 (ja) * 2006-06-29 2009-03-25 三菱電機株式会社 半導体装置
CN103229408A (zh) * 2010-12-01 2013-07-31 株式会社安川电机 电力变换装置
US8405206B1 (en) * 2011-09-30 2013-03-26 Infineon Technologies Ag Low-inductive semiconductor module
CN109952639B (zh) * 2016-11-11 2023-06-27 三菱电机株式会社 半导体装置、逆变器单元及汽车
US10199486B2 (en) * 2017-06-19 2019-02-05 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139051A (ja) * 1984-12-11 1986-06-26 Toshiba Corp 半導体装置
DE8700978U1 (de) 1987-01-21 1987-03-05 Siemens AG, 1000 Berlin und 8000 München Halbleiteranordnung mit mindestens einem Halbleiterkörper
JP3053298B2 (ja) 1992-08-19 2000-06-19 株式会社東芝 半導体装置
US5523620A (en) * 1994-02-14 1996-06-04 Delco Electronics Corporation Coplanar linear dual switch module
KR0148077B1 (ko) * 1994-08-16 1998-08-01 김광호 분리된 다이 패드를 갖는 반도체 패키지
JP3269745B2 (ja) * 1995-01-17 2002-04-02 株式会社日立製作所 モジュール型半導体装置
JP3357220B2 (ja) * 1995-07-07 2002-12-16 三菱電機株式会社 半導体装置
JP3480771B2 (ja) 1995-12-20 2003-12-22 三菱電機株式会社 半導体装置
JPH1022451A (ja) * 1996-07-01 1998-01-23 Mitsubishi Electric Corp 半導体装置
JP3013794B2 (ja) * 1996-12-10 2000-02-28 富士電機株式会社 半導体装置
JPH1168035A (ja) * 1997-06-12 1999-03-09 Hitachi Ltd パワー半導体モジュール
US6138349A (en) * 1997-12-18 2000-10-31 Vlt Corporation Protective coating for an electronic device
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
JP3521757B2 (ja) * 1998-09-08 2004-04-19 株式会社豊田自動織機 半導体モジュール電極構造
JP3519300B2 (ja) * 1999-01-11 2004-04-12 富士電機デバイステクノロジー株式会社 パワーモジュールのパッケージ構造
JP2000216331A (ja) * 1999-01-25 2000-08-04 Mitsubishi Electric Corp パワ―半導体モジュ―ルおよびそれを用いた電力変換装置
JP3798184B2 (ja) * 1999-06-09 2006-07-19 矢崎総業株式会社 パワー半導体モジュール
US6242707B1 (en) * 1999-08-31 2001-06-05 General Electric Company Arc quenching current limiting device including ablative material
JP4292652B2 (ja) 1999-09-30 2009-07-08 三菱電機株式会社 パワー半導体モジュール
JP3695260B2 (ja) 1999-11-04 2005-09-14 株式会社日立製作所 半導体モジュール
JP3633432B2 (ja) * 2000-03-30 2005-03-30 株式会社日立製作所 半導体装置及び電力変換装置
JP3692906B2 (ja) * 2000-05-25 2005-09-07 日産自動車株式会社 電力配線構造及び半導体装置

Also Published As

Publication number Publication date
US7161235B2 (en) 2007-01-09
EP1315206A3 (en) 2006-03-29
US20030100148A1 (en) 2003-05-29
JP2003158231A (ja) 2003-05-30
EP1315206A2 (en) 2003-05-28

Similar Documents

Publication Publication Date Title
US9025341B2 (en) Power converter
JP2936855B2 (ja) 電力用半導体装置
JP5183186B2 (ja) 半導体装置
US7274092B2 (en) Semiconductor component and method of assembling the same
CN101071810B (zh) 半导体器件
US6710439B2 (en) Three-dimensional power semiconductor module and method of manufacturing the same
JP4513770B2 (ja) 半導体装置
JP4066644B2 (ja) 半導体装置、半導体装置の配線方法
JP4218243B2 (ja) 半導体装置
JP3769228B2 (ja) 電力半導体装置
JP3832170B2 (ja) マルチベアチップ実装体
JP4628337B2 (ja) パワー半導体モジュール
JP2021158232A (ja) 半導体モジュール
JP3906710B2 (ja) 半導体装置及びその製造方法
JP3906433B2 (ja) 半導体装置及び半導体装置の配線方法
JP7337034B2 (ja) 半導体パッケージおよび半導体装置
US11705442B2 (en) Semiconductor device
JP2004063682A (ja) 半導体装置
JP2024018291A (ja) 半導体モジュール
JP2023105499A (ja) 半導体装置
JP6299388B2 (ja) 半導体装置及びこれを用いた電力変換装置
JPH0786483A (ja) Ｃｏｌ半導体装置用リードフレーム
KR20050054011A (ko) 멀티형 반도체 칩 패키지
JP2007214188A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071231

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees