JP3749137B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3749137B2
JP3749137B2 JP2001081001A JP2001081001A JP3749137B2 JP 3749137 B2 JP3749137 B2 JP 3749137B2 JP 2001081001 A JP2001081001 A JP 2001081001A JP 2001081001 A JP2001081001 A JP 2001081001A JP 3749137 B2 JP3749137 B2 JP 3749137B2
Authority
JP
Japan
Prior art keywords
base plate
bus bar
bar electrode
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001081001A
Other languages
English (en)
Other versions
JP2002280489A (ja
Inventor
晴晃 元田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001081001A priority Critical patent/JP3749137B2/ja
Publication of JP2002280489A publication Critical patent/JP2002280489A/ja
Application granted granted Critical
Publication of JP3749137B2 publication Critical patent/JP3749137B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば絶縁ゲート型バイポーラトランジスタ(以下、IGBTという)、MOSトランジスタ(以下、MOSFETという)等の半導体素子を金属製のベースプレートに実装するのに好適に用いられる半導体装置に関する。
【0002】
【従来の技術】
一般に、例えばIGBT、MOSFET等を備えた半導体装置としては、モータ制御に用いるインバータ等のパワーモジュールが知られている(例えば、特開2000−58746号公報)。
【0003】
この種の従来技術による半導体装置は、金属板等により形成されたベースプレート上にパッケージ化された半導体素子が実装されている。また、半導体素子にはパッケージの外側に面して電極端子が設けられ、この電極端子は、金属板等からなるバスバ電極によって外部の電源等に接続されている。
【0004】
そして、半導体素子の作動時には、電源側からバスバ電極、電極端子等を通じて半導体素子に大きな電流が供給され、この電流は例えば電動モータ用の駆動電流として半導体素子から出力されるものである。このため、半導体素子の電極端子とバスバ電極とは、両者間の抵抗が小さくなるように互いに面接触状態で衝合され、この状態でねじ止め等の手段によって接続されている。
【0005】
また、従来技術にあっては、半導体素子とバスバ電極との間をベースプレートによって接続する構成としたものもある。この場合、半導体素子は、例えば絶縁基板等を介してベースプレート上に実装され、その電極は金属線等を介してベースプレートに接続されている。また、バスバ電極は、半導体素子から離れた位置でベースプレート上にねじ止めされることにより、ベースプレートと面接触状態で接続されている。そして、半導体素子の作動時には、電源側からバスバ電極、ベースプレート、金属線等を介して半導体素子に電流が供給されるものである。
【0006】
【発明が解決しようとする課題】
ところで、上述した従来技術では、例えばバスバ電極をベースプレート上にねじ止めすることによって接続する構成としている。しかし、この場合には、取付ねじを挿通するためのねじ穴がベースプレートとバスバ電極の接触面に穿設されるため、これらの接触面積(電流経路の面積)がねじ穴の面積分だけ減少する。
【0007】
しかも、これらのねじ穴内に配置される取付ねじは、例えば銅、アルミニウム等の高い導電率をもつ金属材料により形成されたベースプレートやバスバ電極と比較して抵抗が大きいため、ベースプレートとバスバ電極との間に大きな電流が供給される場合でも、取付ねじには微小な電流が流れるに過ぎない。
【0008】
このため、従来技術では、例えばバスバ電極を大型化しない限り、ベースプレートとバスバ電極との間に十分な面積をもつ電流経路を確保するのが難しくなり、半導体装置を大電流に対して容易に適用できないという問題がある。
【0009】
また、ベースプレートとバスバ電極との間に電流が流れるときには、取付ねじとねじ穴との間で抵抗が大きくなるため、これらの接触部位が局部的に発熱して高温となる虞れがあり、耐久性、信頼性が低下するという問題もある。
【0010】
本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、簡単な構造でベースプレートとバスバ電極とを安定的に接続でき、バスバ電極を小型化しつつ、大きな面積の電流経路を確保できると共に、耐久性、信頼性を向上できるようにした半導体装置を提供することにある。
【0011】
【課題を解決するための手段】
上述した課題を解決するために本発明は、金属材料により形成されたベースプレートと、該ベースプレートに実装された半導体素子と、金属材料により形成され前記ベースプレートを通じて該半導体素子に電力を供給するため該半導体素子から離れた位置で前記ベースプレートの表面側に接続されたバスバ電極とからなる半導体装置に適用される。
【0012】
そして、請求項1の発明が採用する構成の特徴は、ベースプレートには前記バスバ電極が接続される位置に空隙部を設け、該空隙部は前記バスバ電極を前記ベースプレートの表面に半田を用いて接続するときに前記バスバ電極から半導体素子側に熱が伝わるのを抑制する構成としたことにある。
【0013】
このように構成することにより、バスバ電極をベースプレート上に半田付けして接続できるから、これらの間には半田材料を介して電流経路となる大きな接合面積を確保することができる。そして、バスバ電極を半田付けするために加熱するときには、その熱が半導体素子側の部位を含めてベースプレート全体に逃げるのを空隙部によって抑制でき、バスバ電極を効率よく加熱することができる。
【0014】
また、請求項2の発明によると、ベースプレートは前記バスバ電極と空隙部との間の部位を熱抵抗を与えるために薄肉に形成する構成としている。
【0015】
これにより、ベースプレートのうちバスバ電極を接続する部位を空隙部によって薄肉に形成できるから、バスバ電極を加熱してベースプレートに半田付けするときには、この薄肉部位によってバスバ電極の近傍部位と半導体素子側の部位との間に熱抵抗を与えることができ、バスバ電極側の熱が半導体素子側に逃げるのを抑制することができる。
【0016】
また、請求項3の発明によると、空隙部は前記ベースプレートの表面と裏面との間を側面から切込んだ切込部により形成する構成としている。
【0017】
これにより、ベースプレートのうちバスバ電極と切込部との間に位置する平板状の部位を薄肉に形成できるから、バスバ電極をこの薄肉部位上に半田付けすることにより、半田付け時の熱が半導体素子側の部位に逃げるのを抑制することができる。
【0018】
さらに、請求項4の発明によると、空隙部は前記ベースプレートの表面と裏面との間にベースプレートに沿って穿設した穴部またはベースプレート裏面に設けた凹溝部により形成する構成としている。
【0019】
これにより、ベースプレートのうちバスバ電極を接続する部位を穴部または凹溝部によって薄肉に形成できるから、バスバ電極を半田付けするときの熱が半導体素子側の部位に逃げるのを抑制することができる。
【0020】
また、請求項5の発明によると、半導体素子を絶縁ゲート型バイポーラトランジスタまたはMOSトランジスタによって構成している。
【0021】
これにより、例えばIGBT、MOSFET等からなる大電力型の半導体素子に対しても、バスバ電極とベースプレートとを半田付けすることによって十分な電流を供給することができる。
【0022】
【発明の実施の形態】
以下、本発明の実施の形態による半導体装置を、モータ制御用の電子回路に適用した場合を例に挙げ、添付図面を参照して詳細に説明する。
【0023】
1は半導体装置のベース部分となるベースプレートで、該ベースプレート1は、例えば銅、アルミニウム、またはこれらの合金等を含んだ金属材料からなり、四角形の平板状に形成されると共に、その表面1A側には、後述の絶縁基板3、金属板4、半導体素子5、バスバ電極7等が搭載されている。
【0024】
また、ベースプレート1のうちバスバ電極7が搭載された部位には、図2、図3に示す如く、その表面1Aと裏面1Bとの間に位置して後述の切込部9が設けられている。これにより、ベースプレート1のうちバスバ電極7と切込部9との間に位置する表面1A側の部位は、例えば0.5〜5.0mm程度の厚さtを有する四角形状の薄肉部2として形成され、該薄肉部2は、バスバ電極7の近傍部位と半導体素子5側の部位との間に熱抵抗を与えるように構成されている。
【0025】
3はベースプレート1の表面1A側に設けられた絶縁基板で、該絶縁基板3は、例えば絶縁性の樹脂膜等によって形成され、ベースプレート1上に接着剤等を用いて固着されると共に、ベースプレート1と金属板4との間を絶縁している。
【0026】
4はベースプレート1上に絶縁基板3を介して搭載された金属板で、該金属板4は、例えば銅、アルミニウム等の金属材料により四角形の平板状に形成され、その裏面側がバスバ電極7から離れた位置で絶縁基板3上に固着されている。また、半導体素子5が給電されたときには、半導体素子5から発生する熱が金属板4を通じてベースプレート1側に放熱されるものである。
【0027】
5はベースプレート1上に絶縁基板3と金属板4とを介して実装された半導体素子で、該半導体素子5は、例えばIGBT、MOSFET等のスイッチング素子からなり、金属板4の表面側に半田付けされている。また、半導体素子5は、例えば表面側に位置するドレイン電極が金属線6,6等を介してベースプレート1と接続され、裏面側に位置するソース電極が金属板4と接続されると共に、ゲート電極が他の金属線(図示せず)等を用いて外部に引出されている。
【0028】
ここで、本実施の形態による半導体装置は、例えば複数個の半導体装置が整流用のダイオード等と一緒に接続されることによってインバータ回路、Hブリッジ回路等を構成するものであり、これらのインバータ回路、Hブリッジ回路は、外部の電源から電動モータ(いずれも図示せず)に向けて駆動電流を供給するものである。そして、半導体素子5は、例えばドレイン電極とソース電極とが電源と電動モータとの間に接続され、ゲート電極がモータ制御用のコントロールユニット等に接続される構成となっている。
【0029】
7は半導体素子5を外部に接続するためベースプレート1上に半田付けして設けられたバスバ電極で、該バスバ電極7は、例えば銅、アルミニウム、またはこれらの合金等を含んだ金属材料からなり、断面L字状に形成されている。
【0030】
そして、バスバ電極7は、図2、図3に示す如く、後述の半田層8によってベースプレート1の薄肉部2上に面接触状態で固定、接続された四角形の固定板部7Aと、該固定板部7A上に突設された突板部7Bとによって構成され、固定板部7Aは、例えば半導体素子5に対して図2中の間隔D分だけ離れた位置に配設されている。
【0031】
8はベースプレート1の表面1Aとバスバ電極7の固定板部7Aとの間に設けられた半田層で、該半田層8は、後述の図4に示す如くベースプレート1上に半田材料8′を配置して溶融させることにより形成され、バスバ電極7の固定板部7Aに対応する四角形の範囲に配設されると共に、固定板部7Aの裏面全体とベースプレート1との間を接続している。
【0032】
9はベースプレート1に設けられた空隙部としての切込部で、該切込部9は、図2、図3に示す如く、ベースプレート1の表面1Aと裏面1Bとの間に位置する板厚方向の途中部位を側面から切込むことによりスリット状の溝として形成されている。そして、切込部9は、少なくともバスバ電極7の固定板部7A全体を裏面側から覆うように、固定板部7Aの裏面と平行に該固定板部7Aの位置を横切り、ベースプレート1の内部に表面1Aに沿ってほぼ水平方向に延設されている。
【0033】
これにより、切込部9は、ベースプレート1のうちバスバ電極7の固定板部7Aが接続された部位に薄肉部2を形成し、後述の図5に示す如く固定板部7Aを加熱するときには、その熱が半導体素子5側の部位を含めてベースプレート1全体に逃げるのを抑制するものである。
【0034】
また、切込部9は、図2に示す如く、半導体素子5に対してバスバ電極7とほぼ等しい間隔D′分だけ離れた位置に配設されている。これにより、半導体素子5から発生する熱が金属板4を介してベースプレート1側に放熱されるときには、この熱伝達が切込部9によって妨げられないように、熱の伝達経路を確保する構成となっている。
【0035】
特に、半導体素子5から発生する熱は、図2中の境界線Lよりも半導体素子5側に位置する部位でベースプレート1に伝達し易いので、切込部9は、この境界線Lよりも半導体素子5から離れた位置に形成されている。この場合、境界線Lは、例えば金属板4の外縁側を起点としてベースプレート1の表面1Aに対し45°程度の角度θ分だけ斜めに傾斜した直線である。これにより、半導体素子5からベースプレート1に向けて熱伝達を効率よく行うことができる。
【0036】
本実施の形態による半導体装置は上述の如き構成を有するもので、次にその作動について説明する。
【0037】
まず、モータ制御用のコントロールユニット等から半導体素子5のゲート電極に向けて制御信号が出力され、半導体素子5がONしたときには、例えばバスバ電極7に供給される電流がベースプレート1、金属線6等を介して半導体素子5を流れ、金属板4から他の配線等を介して電動モータに供給される。
【0038】
このとき、バスバ電極7からベースプレート1に流込む電流は、図2中の矢示Aに示す如く、その大部分が薄肉部2の表面側に沿って流れるようになる。このため、バスバ電極7が薄肉部2に接続されている状態でも、ベースプレート1中の電流経路は切込部9によって影響を受けることがなく、この電流をバスバ電極7から薄肉部2を介して半導体素子5側へと円滑に供給することができる。
【0039】
また、半導体素子5は給電されることによって発熱するが、切込部9は半導体素子5から十分な間隔D′をもって離間しているので、このときの熱を金属板4を介してベースプレート1側に効率よく放熱することができる。
【0040】
次に、半導体装置の組立時に行うベースプレート1とバスバ電極7との接続作業について説明する。
【0041】
まず、バスバ電極7の接続時には、図4に示す如く、ベースプレート1に対して薄肉部2上の所定位置に半田材料8′を配置する。この場合、半田材料8′は、ペースト状に形成して薄肉部2上に塗布、印刷するか、または四角形のシート状に形成して薄肉部2上に貼付ける。そして、半田材料8′の表面側にバスバ電極7の固定板部7Aを載置する。
【0042】
次に、バスバ電極7を半田付けするときには、図5に示す如く、例えば抵抗加熱装置11等を用いてバスバ電極7の固定板部7Aを抵抗加熱することにより、半田材料8′を溶融させる。
【0043】
この場合、まず抵抗加熱装置11の電極棒11A,11Aをバスバ電極7の固定板部7Aの両側部位に押付け、図6中の矢示Bに示す如く固定板部7Aを介して各電極棒11A間に大きな電流を通電する。これにより、固定板部7Aには、その抵抗値と電流値とに応じたジュール熱が発生するようになるため、半田材料8′が溶融し、バスバ電極7がベースプレート1上に半田付けされる。
【0044】
このとき、固定板部7Aは、ベースプレート1の薄肉部2上に配置されているので、薄肉部2によってバスバ電極7の近傍部位と半導体素子5側の部位との間に熱抵抗を付与できると共に、固定板部7Aで発生する熱がベースプレート1全体に伝わるのを切込部9によって抑制でき、固定板部7Aを効率よく加熱することができる。
【0045】
かくして、本実施の形態では、ベースプレート1に切込部9を設け、ベースプレート1の薄肉部2上には、バスバ電極7の固定板部7Aを半田層8によって接続する構成としたので、半田付けを用いた簡単な接続構造により、バスバ電極7の固定板部7A全体をベースプレート1に対して面接触状態で安定的に接続でき、固定板部7Aを大型化することなく、これらの間に広い面積をもつ電流経路を容易に確保することができる。
【0046】
この場合、ベースプレート1には、バスバ電極7の固定板部7A全体を裏面側から覆うように延びた切込部9を設けているので、固定板部7Aの半田付け時には、固定板部7Aの裏面側全体を薄肉部2上に接続でき、バスバ電極7側の熱が半導体素子5側の部位を含めたベースプレート1全体に逃げるのを切込部9によって確実に抑制できると共に、バスバ電極7を速やかに加熱して半田付け作業を効率よく行うことができる。
【0047】
また、切込部9は、半導体素子5とバスバ電極7との間の間隔Dとほぼ等しい間隔D′分だけ半導体素子5から離れた位置に配設しているので、半導体装置の作動時には、半導体素子5から発生する熱をベースプレート1側に円滑に放熱でき、その作動を安定させることができる。
【0048】
従って、本実施の形態によれば、例えばIGBT、MOSFET等からなる大電力型の半導体素子5に対しても、ベースプレート1、バスバ電極7等を介して十分な電流を供給でき、バスバ電極7を小型化しつつ、電流供給量の適用範囲等を広げて半導体装置の性能を向上させることができる。
【0049】
そして、従来技術のようにバスバ電極7のねじ止め等を行う必要がなくなるから、このねじ止め部位等が通電によって局部的に発熱するのを防止でき、耐久性、信頼性を高めることができる。また、ねじ穴の穿設作業等を行う必要がなくなり、半導体装置を効率よく組立てることができる。
【0050】
なお、前記実施の形態では、ベースプレート1に空隙部となる切込部9を設ける構成としたが、本発明はこれに限らず、例えば図7に示す第1の変形例のように、ベースプレート1には、空隙部としてバスバ電極7の位置で表面1Aと裏面1Bとの間をほぼ水平方向に延びた貫通孔または有底穴等からなる穴部21を穿設し、該穴部21を固定板部7Aの裏面と平行に固定板部7Aの位置を横切るように配置し、薄肉部2を形成する構成としてもよい。
【0051】
また、図8に示す第2の変形例のように、ベースプレート1の裏面1B側に空隙部となる凹溝部22を設け、該凹溝部22を固定板部7Aの裏面と平行に固定板部7Aの位置を横切るように配置し、薄肉部2を形成する構成としてもよい。
【0052】
また、前記実施の形態では、ベースプレート1上に1個の半導体素子5とバスバ電極7とを設けた場合を例に挙げて述べたが、本発明はこれに限らず、例えば図9に示す第3の変形例のように、ベースプレート1上に2個または3個以上の半導体素子5とバスバ電極7とを設ける構成としてもよい。
【0053】
さらに、前記実施の形態では、抵抗加熱装置11を用いてバスバ電極7の固定板部7Aを抵抗加熱する構成としたが、本発明はこれに限らず、例えばバスバ電極7を予め加熱(プリヒート)しておき、その抵抗値を増大させた状態で固定板部7Aに通電する構成としてもよい。
【0054】
また、実施の形態では、半導体装置をモータ制御用のインバータ回路、Hブリッジ回路等に適用した場合を例に挙げて述べたが、本発明はこれに限らず、大電力を扱う半導体素子が搭載された各種の半導体装置に適用されるものである。
【0055】
【発明の効果】
以上詳述した通り、請求項1の発明によれば、ベースプレートには、バスバ電極をベースプレートの表面に半田を用いて接続するときに半導体素子側に熱が伝わるのを抑制する空隙部を設ける構成としたので、半田付けを用いた簡単な接続構造により、ベースプレートとバスバ電極との間に広い面積をもつ電流経路を容易に確保することができる。そして、バスバ電極の半田付け時には、バスバ電極に加わる熱が半導体素子側の部位を含めたベースプレート全体に逃げるのを空隙部によって抑制でき、半田付け作業を効率よく行うことができる。従って、例えば大電力型の半導体素子等に対しても、ベースプレート、バスバ電極等を介して十分な電流を供給でき、バスバ電極を小型化しつつ、電流供給量の適用範囲等を広げて半導体装置の性能を向上させることができる。また、従来技術のようにバスバ電極のねじ止め等を行う必要がなくなるから、ねじ止め部位等の発熱を防止して耐久性、信頼性を高めることができる。
【0056】
また、請求項2の発明によれば、ベースプレートはバスバ電極と空隙部との間の部位を熱抵抗を与えるために薄肉に形成する構成としたので、バスバ電極を加熱してベースプレートに半田付けするときには、この薄肉部位によってバスバ電極の近傍部位と半導体素子側の部位との間に熱抵抗を与えることができ、バスバ電極側の熱が半導体素子側に逃げるのを抑制することができる。
【0057】
また、請求項3の発明によれば、空隙部はベースプレートの表面と裏面との間を側面から切込んだ切込部により形成する構成としたので、ベースプレートのうちバスバ電極と切込部との間に位置する平板状の部位を薄肉に形成できるから、バスバ電極の裏面側全体をこの薄肉部位上に半田付けすることができ、半田付け時の熱が半導体素子側の部位に逃げるのを抑制することができる。
【0058】
さらに、請求項4の発明によれば、空隙部はベースプレートの表面と裏面との間にベースプレートに沿って穿設した穴部またはベースプレート裏面に設けた凹溝部により形成する構成としたので、ベースプレートのうちバスバ電極を接続する部位を穴部または凹溝部によって薄肉に形成でき、バスバ電極を半田付けするときの熱が半導体素子側の部位に逃げるのを抑制することができる。
【0059】
また、請求項5の発明によれば、半導体素子を、絶縁ゲート型バイポーラトランジスタまたはMOSトランジスタによって構成したので、例えばIGBT、MOSFET等からなる大電力型の半導体素子に対しても、バスバ電極とベースプレートとを介して十分な電流を供給でき、半導体装置の性能を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態による半導体装置を示す斜視図である。
【図2】図1中の矢示II-II方向からみた半導体装置の拡大断面図である。
【図3】図1中の矢示III−III方向からみた半導体装置の拡大断面図である。
【図4】半導体装置の組立時にベースプレート上に半田材料とバスバ電極とを配置する状態を示す部分斜視図である。
【図5】抵抗加熱装置によりバスバ電極を加熱してベースプレート上にバスバ電極を半田付けする状態を示す部分斜視図である。
【図6】図5中の矢示VI-VI方向からみた半導体装置の拡大断面図である。
【図7】本発明の第1の変形例による半導体装置を示す斜視図である。
【図8】本発明の第2の変形例による半導体装置を示す斜視図である。
【図9】本発明の第3の変形例による半導体装置を示す部分斜視図である。
【符号の説明】
1 ベースプレート
2 薄肉部
3 絶縁基板
4 金属板
5 半導体素子
6 金属線
7 バスバ電極
7A 固定板部
7B 突板部
8 半田層
8′半田材料
9 切込部(空隙部)
21 穴部(空隙部)
22 凹溝部(空隙部)

Claims (5)

  1. 金属材料により形成されたベースプレートと、該ベースプレートに実装された半導体素子と、金属材料により形成され前記ベースプレートを通じて該半導体素子に電力を供給するため該半導体素子から離れた位置で前記ベースプレートの表面側に接続されたバスバ電極とからなる半導体装置において、
    前記ベースプレートには前記バスバ電極が接続される位置に空隙部を設け、該空隙部は前記バスバ電極を前記ベースプレートの表面に半田を用いて接続するときに前記バスバ電極から半導体素子側に熱が伝わるのを抑制する構成としたことを特徴とする半導体装置。
  2. 前記ベースプレートは前記バスバ電極と空隙部との間の部位を熱抵抗を与えるために薄肉に形成してなる請求項1に記載の半導体装置。
  3. 前記空隙部は前記ベースプレートの表面と裏面との間を側面から切込んだ切込部により形成してなる請求項1または2に記載の半導体装置。
  4. 前記空隙部は前記ベースプレートの表面と裏面との間にベースプレートに沿って穿設した穴部またはベースプレート裏面に設けた凹溝部により形成してなる請求項1またはに記載の半導体装置。
  5. 前記半導体素子は絶縁ゲート型バイポーラトランジスタまたはMOSトランジスタである請求項1,2,3または4に記載の半導体装置。
JP2001081001A 2001-03-21 2001-03-21 半導体装置 Expired - Fee Related JP3749137B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001081001A JP3749137B2 (ja) 2001-03-21 2001-03-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001081001A JP3749137B2 (ja) 2001-03-21 2001-03-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2002280489A JP2002280489A (ja) 2002-09-27
JP3749137B2 true JP3749137B2 (ja) 2006-02-22

Family

ID=18937177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001081001A Expired - Fee Related JP3749137B2 (ja) 2001-03-21 2001-03-21 半導体装置

Country Status (1)

Country Link
JP (1) JP3749137B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5198173B2 (ja) * 2008-07-28 2013-05-15 株式会社ケーヒン バスバーを備える端子の実装構造
JP5198174B2 (ja) * 2008-07-28 2013-05-15 株式会社ケーヒン 半導体装置
CN104332458B (zh) * 2014-11-05 2018-06-15 中国电子科技集团公司第四十三研究所 功率芯片互连结构及其互连方法
CN115547939B (zh) * 2022-12-02 2023-03-17 合肥圣达电子科技实业有限公司 一种小体积大电流功率型陶瓷一体化外壳及制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221265A (ja) * 1994-01-28 1995-08-18 Hitachi Ltd パワー半導体モジュール
JP3269745B2 (ja) * 1995-01-17 2002-04-02 株式会社日立製作所 モジュール型半導体装置
JPH09283681A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体装置
JPH11346480A (ja) * 1998-06-02 1999-12-14 Hitachi Ltd インバータ装置
JP2000068426A (ja) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体装置
JP3769139B2 (ja) * 1999-03-04 2006-04-19 三菱電機株式会社 パワー半導体モジュール
JP4220094B2 (ja) * 1999-04-05 2009-02-04 三菱電機株式会社 パワー半導体モジュール

Also Published As

Publication number Publication date
JP2002280489A (ja) 2002-09-27

Similar Documents

Publication Publication Date Title
US10980103B2 (en) Cooling of power electronics circuits
JP3958589B2 (ja) 電気接続箱
JPH07161925A (ja) パワーモジュール
JP2007012721A (ja) パワー半導体モジュール
CN109075149A (zh) 半导体装置以及半导体装置的制造方法
JPH09172139A (ja) 半導体装置
WO2018066420A1 (ja) 半導体装置
JP7319295B2 (ja) 半導体装置
JP2005348529A (ja) インバータ装置
JP2003250278A (ja) 半導体装置
WO2008153206A1 (ja) パワーモジュール
JP3749137B2 (ja) 半導体装置
JP4138628B2 (ja) パワー基板放熱構造
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP6740959B2 (ja) 回路装置
WO2020166255A1 (ja) 半導体装置
JP2008016582A (ja) 電子機器用プリント基板
JP2002164485A (ja) 半導体モジュール
JP6780792B2 (ja) 回路構成体及び電気接続箱
JP2010253503A (ja) ヒータチップ及び接合装置
JP2005174955A (ja) 半導体モジュール
JP2003078093A (ja) 半導体装置
JP2004063681A (ja) 半導体装置
JP3855726B2 (ja) パワーモジュール
JP2002124313A (ja) バスバー及び電子又は電気部品の取付け構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040316

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20041217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees