JPH11177021A - 半導体スイッチの電極構造 - Google Patents
半導体スイッチの電極構造Info
- Publication number
- JPH11177021A JPH11177021A JP33886497A JP33886497A JPH11177021A JP H11177021 A JPH11177021 A JP H11177021A JP 33886497 A JP33886497 A JP 33886497A JP 33886497 A JP33886497 A JP 33886497A JP H11177021 A JPH11177021 A JP H11177021A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- main current
- semiconductor switch
- semiconductor
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 インダクタンスの発生を防止することで、ス
イッチングロスおよびサージ電圧の発生を低減すること
が可能な半導体スイッチの電極構造の提供。 【解決手段】 複数個の半導体チップ２が、放熱板と兼
用のドレイン電極３上に直接載置され、さらにソース電
極４、５とゲート電極６が前記半導体チップ２を囲むよ
うな位置に載置される。前記ソース電極４、５とゲート
電極６はドレイン電極３との間に絶縁用樹脂７を強着し
て電気的に絶縁した上で載置され、また各電極は細いボ
ンディングワイヤ８を複数本並列で半導体チップ２と接
続される構成となる。ソース電極４が「コ」の字型でか
つその上天板が広く、大きく形成されており、「コ」の
字型ソース電極の上天板とドレイン電極が平行かつ近接
した配置となり、それぞれに電流が流れることにより相
互インダクタンス効果による各電極上のインダクタンス
が相殺される。
イッチングロスおよびサージ電圧の発生を低減すること
が可能な半導体スイッチの電極構造の提供。 【解決手段】 複数個の半導体チップ２が、放熱板と兼
用のドレイン電極３上に直接載置され、さらにソース電
極４、５とゲート電極６が前記半導体チップ２を囲むよ
うな位置に載置される。前記ソース電極４、５とゲート
電極６はドレイン電極３との間に絶縁用樹脂７を強着し
て電気的に絶縁した上で載置され、また各電極は細いボ
ンディングワイヤ８を複数本並列で半導体チップ２と接
続される構成となる。ソース電極４が「コ」の字型でか
つその上天板が広く、大きく形成されており、「コ」の
字型ソース電極の上天板とドレイン電極が平行かつ近接
した配置となり、それぞれに電流が流れることにより相
互インダクタンス効果による各電極上のインダクタンス
が相殺される。
Description
【０００１】
【発明の属する技術分野】本発明は、パッケージングさ
れた電力用の半導体スイッチに関し、パッケージ内配線
のインダクタンスによるサージ電圧およびスイッチング
ロスの低減を図るよう改良された電極構造に関する。
れた電力用の半導体スイッチに関し、パッケージ内配線
のインダクタンスによるサージ電圧およびスイッチング
ロスの低減を図るよう改良された電極構造に関する。
【０００２】
【従来の技術】今日、大電流のスイッチングを行う電力
用の半導体スイッチが広く使用されている。例えば、電
気自動車やバッテリー・フォークリフト等のような電気
モータ駆動の車両に使用されるモータ・コントロール装
置においては、走行用または荷役用のモータに電力を供
給するインバータのスイッチング用デバイスとして、上
述の半導体スイッチが使用されている。このような半導
体スイッチは大電流のスイッチングを行うため熱が発生
する。このため、半導体スイッチの内部回路は放熱する
ための金属性のパッケージケースで覆われている。
用の半導体スイッチが広く使用されている。例えば、電
気自動車やバッテリー・フォークリフト等のような電気
モータ駆動の車両に使用されるモータ・コントロール装
置においては、走行用または荷役用のモータに電力を供
給するインバータのスイッチング用デバイスとして、上
述の半導体スイッチが使用されている。このような半導
体スイッチは大電流のスイッチングを行うため熱が発生
する。このため、半導体スイッチの内部回路は放熱する
ための金属性のパッケージケースで覆われている。
【０００３】図３は、この半導体スイッチ１を例えばＭ
ＯＳＦＥＴとした場合の内部回路の具体的な構成の一例
を示すものである（以降、ＭＯＳＦＥＴ構造のものを半
導体スイッチの具体例として説明する）。この図におい
て、複数個の半導体チップ２が放熱板と兼用のドレイン
電極３上に直接載置され、さらにソース電極４とゲート
電極６が前記半導体チップ２を挟むような位置で載置さ
れる。ここで前記ソース電極４とゲート電極６はドレイ
ン電極３との間に絶縁用樹脂７を狭着して電気的に絶縁
した上で載置され、また各電極は細いボンディングワイ
ヤ８を複数本並列で半導体チップ２と接続される構成と
なる。
ＯＳＦＥＴとした場合の内部回路の具体的な構成の一例
を示すものである（以降、ＭＯＳＦＥＴ構造のものを半
導体スイッチの具体例として説明する）。この図におい
て、複数個の半導体チップ２が放熱板と兼用のドレイン
電極３上に直接載置され、さらにソース電極４とゲート
電極６が前記半導体チップ２を挟むような位置で載置さ
れる。ここで前記ソース電極４とゲート電極６はドレイ
ン電極３との間に絶縁用樹脂７を狭着して電気的に絶縁
した上で載置され、また各電極は細いボンディングワイ
ヤ８を複数本並列で半導体チップ２と接続される構成と
なる。
【０００４】このように構成された内部回路において、
ゲート電極６に入力電圧をかけることで半導体チップ２
がオン状態となり、ドレイン電極３→半導体チップ２裏
面→半導体チップ２表面→ボンディングワイヤ８→ソー
ス電極４の順に電流を流すという動作を行う。
ゲート電極６に入力電圧をかけることで半導体チップ２
がオン状態となり、ドレイン電極３→半導体チップ２裏
面→半導体チップ２表面→ボンディングワイヤ８→ソー
ス電極４の順に電流を流すという動作を行う。
【０００５】そしてこのように構成された内部回路は、
一つの樹脂パッケージに一体に組み込まれ、各電極は該
パッケージの外側に表出して外部と接続される外部端子
に繋げられる。
一つの樹脂パッケージに一体に組み込まれ、各電極は該
パッケージの外側に表出して外部と接続される外部端子
に繋げられる。
【０００６】さらに、内部回路が空気中に存在する酸素
やイオンと化学反応を起こすことを防止するために、パ
ッケージ内部の空洞部分には下からゲル、およびエポキ
シ樹脂が充填されている構成となる。
やイオンと化学反応を起こすことを防止するために、パ
ッケージ内部の空洞部分には下からゲル、およびエポキ
シ樹脂が充填されている構成となる。
【０００７】そしてこのように構成される半導体スイッ
チ１で、例えば上述した電気自動車等で通常使用される
スイッチング周波数は約１０ｋＨｚ程度となる。
チ１で、例えば上述した電気自動車等で通常使用される
スイッチング周波数は約１０ｋＨｚ程度となる。
【０００８】
【発明が解決しようとする課題】以上説明したように構
成される半導体スイッチを実際に前述したようなスイッ
チング周波数で使用する場合、内部回路の配線中で、特
に図中に示す各電極、およびボンディングワイヤのよう
な細い配線中で、電流が幾何的に狭い空間に集中して流
れるために、大きなインダクタンスが発生することが不
可避なものとなり、その影響によってスイッチング素子
のターンオフ時にはかなり大きなスイッチング電力のロ
ス（以下、スイッチングロスという）が発生し、また一
方スイッチング素子のターンオン時にはかなり大きなサ
ージ電圧を発生させる要因の１つとなっている。
成される半導体スイッチを実際に前述したようなスイッ
チング周波数で使用する場合、内部回路の配線中で、特
に図中に示す各電極、およびボンディングワイヤのよう
な細い配線中で、電流が幾何的に狭い空間に集中して流
れるために、大きなインダクタンスが発生することが不
可避なものとなり、その影響によってスイッチング素子
のターンオフ時にはかなり大きなスイッチング電力のロ
ス（以下、スイッチングロスという）が発生し、また一
方スイッチング素子のターンオン時にはかなり大きなサ
ージ電圧を発生させる要因の１つとなっている。
【０００９】このスイッチングロスとは、前記半導体ス
イッチのような制御端子を持つデバイスがスイッチング
を行うときに内部で発生する電力損失のことであり、前
記モータコントロール装置中には通常５〜６個の半導体
スイッチが使用されるためこれらに発生するスイッチン
グロスは累計すると多大なものとなっていた。そしてこ
の大きな損失分は例えば前記電気自動車等の駆動・操作
に大きな影響を与えると共に、損失分の電力が発熱に変
わり半導体スイッチの熱損傷の原因となっていた。
イッチのような制御端子を持つデバイスがスイッチング
を行うときに内部で発生する電力損失のことであり、前
記モータコントロール装置中には通常５〜６個の半導体
スイッチが使用されるためこれらに発生するスイッチン
グロスは累計すると多大なものとなっていた。そしてこ
の大きな損失分は例えば前記電気自動車等の駆動・操作
に大きな影響を与えると共に、損失分の電力が発熱に変
わり半導体スイッチの熱損傷の原因となっていた。
【００１０】また一方、サージ電圧の発生によってもス
イッチング素子を電気的におよび熱的に損傷させる原因
となっていた。本発明は、上記課題に鑑みてなされたも
のであり、インダクタンスの発生を防止することで、ス
イッチングロスおよびサージ電圧の発生を低減すること
が可能な半導体スイッチの電極構造を提供することを目
的とする。
イッチング素子を電気的におよび熱的に損傷させる原因
となっていた。本発明は、上記課題に鑑みてなされたも
のであり、インダクタンスの発生を防止することで、ス
イッチングロスおよびサージ電圧の発生を低減すること
が可能な半導体スイッチの電極構造を提供することを目
的とする。
【００１１】
【課題を解決するための手段】本発明は、主に上記ＭＯ
ＳＦＥＴからなる半導体スイッチの課題を解決するもの
であるが、これに限らず、同様な課題を有するバイポー
ラトランジスタやサイリスタ等その他の半導体スイッチ
にも適用可能である。なお、半導体スイッチの種類で各
電極の呼称が異なるため、便宜上、各電極の機能を考慮
して”主電流入力用電極”、”主電流出力用電極”、”
制御電極”という呼称を使用する。例えばＭＯＳＦＥＴ
の場合は、ドレイン電極が主電流入力用電極に、ソース
電極が主電流出力用電極に、ゲート電極が制御電極に、
それぞれ相当する。
ＳＦＥＴからなる半導体スイッチの課題を解決するもの
であるが、これに限らず、同様な課題を有するバイポー
ラトランジスタやサイリスタ等その他の半導体スイッチ
にも適用可能である。なお、半導体スイッチの種類で各
電極の呼称が異なるため、便宜上、各電極の機能を考慮
して”主電流入力用電極”、”主電流出力用電極”、”
制御電極”という呼称を使用する。例えばＭＯＳＦＥＴ
の場合は、ドレイン電極が主電流入力用電極に、ソース
電極が主電流出力用電極に、ゲート電極が制御電極に、
それぞれ相当する。
【００１２】そして上記課題は請求項１記載の発明によ
れば、制御電極に供給される制御信号に従って主電流入
力用電極から半導体チップを介して主電流出力用電極に
電流を供給する半導体スイッチの電極構造において、電
流の集中によるインダクタンスの発生を低減できる程度
に、前記主電流入力用電極または前記主電流出力用電極
の少なくとも一方の電極を広く大きく形成した半導体ス
イッチの電極構造を提供することにより達成できる。
れば、制御電極に供給される制御信号に従って主電流入
力用電極から半導体チップを介して主電流出力用電極に
電流を供給する半導体スイッチの電極構造において、電
流の集中によるインダクタンスの発生を低減できる程度
に、前記主電流入力用電極または前記主電流出力用電極
の少なくとも一方の電極を広く大きく形成した半導体ス
イッチの電極構造を提供することにより達成できる。
【００１３】この場合、各電極の厚さは通常使用される
もの以上で任意に設定でき、表面積は広ければ広いほど
効果的となる。すなわち、主電流出力用電極および主電
流入力用電極が適切な厚みを持ってより表面積が広くな
るよう形成されることにより、流れる電流の空間的拡散
が図られ、もって電流集中によるインダクタンスの発生
を防止できる。
もの以上で任意に設定でき、表面積は広ければ広いほど
効果的となる。すなわち、主電流出力用電極および主電
流入力用電極が適切な厚みを持ってより表面積が広くな
るよう形成されることにより、流れる電流の空間的拡散
が図られ、もって電流集中によるインダクタンスの発生
を防止できる。
【００１４】請求項２の記載は、前記請求項１記載の発
明において、前記主電流出力用電極および前記主電流入
力用電極が平行に近接するよう配置する構成である。こ
の場合、両電極の間隔は任意に設定でき、近ければ近い
程効果的となる。すなわち、前記請求項１の発明により
電極が大きくなった分、半導体スイッチ全体のサイズが
大きくなるところ、両電極を平行に近接するよう配置す
ることで半導体スイッチ全体のサイズがコンパクトにな
ると同時に、相互インダクタンスの効果によって両電極
に発生したインダクタンスを相殺し合って全体的なイン
ダクタンスの低減が可能となる。
明において、前記主電流出力用電極および前記主電流入
力用電極が平行に近接するよう配置する構成である。こ
の場合、両電極の間隔は任意に設定でき、近ければ近い
程効果的となる。すなわち、前記請求項１の発明により
電極が大きくなった分、半導体スイッチ全体のサイズが
大きくなるところ、両電極を平行に近接するよう配置す
ることで半導体スイッチ全体のサイズがコンパクトにな
ると同時に、相互インダクタンスの効果によって両電極
に発生したインダクタンスを相殺し合って全体的なイン
ダクタンスの低減が可能となる。
【００１５】請求項３の記載は、前記請求項２記載の発
明において、前記主電流出力用電極に流れる電流が、前
記主電流入力用電極に流れる電流と幾何的に（空間的
に）逆方向かつ平行に流れるよう両電極が配置する構成
である。
明において、前記主電流出力用電極に流れる電流が、前
記主電流入力用電極に流れる電流と幾何的に（空間的
に）逆方向かつ平行に流れるよう両電極が配置する構成
である。
【００１６】これにより、両電極に流れる電流の方向が
逆方向であれば両電極に発生する磁界・磁束方向も全く
逆方向となり、つまり前記請求項２の発明における相互
インダクタンスによるインダクタンスの相殺がより一層
効果的となる。
逆方向であれば両電極に発生する磁界・磁束方向も全く
逆方向となり、つまり前記請求項２の発明における相互
インダクタンスによるインダクタンスの相殺がより一層
効果的となる。
【００１７】請求項４の記載は、前記請求項１ないし３
のいずれか記載の発明において、前記半導体チップが、
前記主電流入力用電極または前記主電流出力用電極のど
ちらか一方と兼用であり広く大きく形成された基板上に
接続される構成である。
のいずれか記載の発明において、前記半導体チップが、
前記主電流入力用電極または前記主電流出力用電極のど
ちらか一方と兼用であり広く大きく形成された基板上に
接続される構成である。
【００１８】これにより、基板と兼用となる主電流用電
極と半導体チップとの間においてのインダクタンスが低
減され、かつ半導体チップの放熱が効率良く行われる。
請求項５の記載は、前記請求項１ないし３のいずれか記
載の発明において、前記半導体スイッチが、一つのパッ
ケージ内に複数個組み込まれ、隣り合う２つの半導体ス
イッチ中にそれぞれ備える主電流入力用電極同士および
主電流出力用電極同士が、該２つの半導体スイッチ間に
設定した境界線を対称中心線として線対称構造となる構
成である。
極と半導体チップとの間においてのインダクタンスが低
減され、かつ半導体チップの放熱が効率良く行われる。
請求項５の記載は、前記請求項１ないし３のいずれか記
載の発明において、前記半導体スイッチが、一つのパッ
ケージ内に複数個組み込まれ、隣り合う２つの半導体ス
イッチ中にそれぞれ備える主電流入力用電極同士および
主電流出力用電極同士が、該２つの半導体スイッチ間に
設定した境界線を対称中心線として線対称構造となる構
成である。
【００１９】これにより、隣り合う半導体スイッチ単位
同士で影響し合って相互インダクタンスによる個々のイ
ンダクタンスの相殺がより一層効果的となる。
同士で影響し合って相互インダクタンスによる個々のイ
ンダクタンスの相殺がより一層効果的となる。
【００２０】
【発明の実施の形態】以下、本発明の実施形態例につい
て、図面を参照して詳細に説明する。尚、以下の実施形
態例において、上述した半導体スイッチはＭＯＳＦＥＴ
構造であり、主電流入力用電極がドレイン電極、主電流
出力用電極がソース電極、制御電極がゲート電極とな
る。
て、図面を参照して詳細に説明する。尚、以下の実施形
態例において、上述した半導体スイッチはＭＯＳＦＥＴ
構造であり、主電流入力用電極がドレイン電極、主電流
出力用電極がソース電極、制御電極がゲート電極とな
る。
【００２１】図１は本発明の第１実施例の半導体スイッ
チの電極構造を説明する図であり、図１（ａ）は斜視
図、図１（ｂ）は矢印Ａ方向から見た側断面図となる。
またこの図において、パッケージケースおよび内部に充
填するゲル、エポキシ樹脂は省略し、内部回路のみを示
してある。
チの電極構造を説明する図であり、図１（ａ）は斜視
図、図１（ｂ）は矢印Ａ方向から見た側断面図となる。
またこの図において、パッケージケースおよび内部に充
填するゲル、エポキシ樹脂は省略し、内部回路のみを示
してある。
【００２２】先ず図（ａ）において、複数個の半導体チ
ップ２が、放熱板と兼用のドレイン電極３上に直接載置
され、さらにソース電極４、５とゲート電極６が前記半
導体チップ２を挟むような位置に載置される。前記ソー
ス電極４、５とゲート電極６はドレイン電極３との間に
絶縁用樹脂７を狭着して電気的に絶縁した上で載置さ
れ、また各電極は細いボンディングワイヤ８を複数本並
列で半導体チップ２と接続される構成となる。
ップ２が、放熱板と兼用のドレイン電極３上に直接載置
され、さらにソース電極４、５とゲート電極６が前記半
導体チップ２を挟むような位置に載置される。前記ソー
ス電極４、５とゲート電極６はドレイン電極３との間に
絶縁用樹脂７を狭着して電気的に絶縁した上で載置さ
れ、また各電極は細いボンディングワイヤ８を複数本並
列で半導体チップ２と接続される構成となる。
【００２３】ここで従来の半導体スイッチとの相違点
は、図に示すようにソース電極４が側部より上方に向け
て広く、大きく形成されていることであり、また図に示
す状態から矢印Ｂの内側の方向に直角に曲げて、図
（ｂ）に示す通りの「コ」の字型に形成されていること
にある。そして、ドレイン電極３およびソース電極４に
は図に示す位置に、外部端子が接続される端子孔９、１
０がそれぞれ穿設されており、ここから電流が入・出力
される構成となる。なお、ソース電極５はフローティン
グ用であり、メインのスイッチング電流は流れない。
は、図に示すようにソース電極４が側部より上方に向け
て広く、大きく形成されていることであり、また図に示
す状態から矢印Ｂの内側の方向に直角に曲げて、図
（ｂ）に示す通りの「コ」の字型に形成されていること
にある。そして、ドレイン電極３およびソース電極４に
は図に示す位置に、外部端子が接続される端子孔９、１
０がそれぞれ穿設されており、ここから電流が入・出力
される構成となる。なお、ソース電極５はフローティン
グ用であり、メインのスイッチング電流は流れない。
【００２４】本発明による半導体スイッチ電極構造は、
このように構成することにより、以下に述べる作用効果
が生じることになる。先ず、ソース電極４を（本例にお
いて図に示すようなドレイン電極３基板のように）広く
大きく形成することで、電極中に流れる電流が空間的に
分散されることになり、従来の電流が集中して流れる細
い電極の場合と比較してインダクタンスの発生を低減す
ることが可能となる。一方、電極を広く大きく形成する
ことで内部回路全体のサイズが大きくなってしまうた
め、前述した通り断面上で「コ」の字型に形成して設置
することで内部回路全体をコンパクトにできる。しかし
この「コ」の字型に形成することによって同時に、該ソ
ース電極４の上天板部分とドレイン電極３基板が相互に
平行で近接した位置に配置されることになるため、相互
インダクタンスの作用によりお互いのインダクタンス
（磁気）を相殺する（打ち消し合う）といった電磁気的
効果が生じ、これを利用することでインダクタンスのよ
り一層の低減を図ることが可能となる。そしてこの相互
インダクタンスによる効果は、ソース電極４の上天板部
分とドレイン電極３基板の間隔ができるだけ小さく（で
きるだけ狭く）、また流れる電流の方向がお互いに逆向
きである場合に最も高い効果が期待できる。
このように構成することにより、以下に述べる作用効果
が生じることになる。先ず、ソース電極４を（本例にお
いて図に示すようなドレイン電極３基板のように）広く
大きく形成することで、電極中に流れる電流が空間的に
分散されることになり、従来の電流が集中して流れる細
い電極の場合と比較してインダクタンスの発生を低減す
ることが可能となる。一方、電極を広く大きく形成する
ことで内部回路全体のサイズが大きくなってしまうた
め、前述した通り断面上で「コ」の字型に形成して設置
することで内部回路全体をコンパクトにできる。しかし
この「コ」の字型に形成することによって同時に、該ソ
ース電極４の上天板部分とドレイン電極３基板が相互に
平行で近接した位置に配置されることになるため、相互
インダクタンスの作用によりお互いのインダクタンス
（磁気）を相殺する（打ち消し合う）といった電磁気的
効果が生じ、これを利用することでインダクタンスのよ
り一層の低減を図ることが可能となる。そしてこの相互
インダクタンスによる効果は、ソース電極４の上天板部
分とドレイン電極３基板の間隔ができるだけ小さく（で
きるだけ狭く）、また流れる電流の方向がお互いに逆向
きである場合に最も高い効果が期待できる。
【００２５】ここで図１（ｂ）において、最初に外部か
らの電流がドレイン電極３中の端子孔９に入力され、矢
印Ｉｄの示す流路でドレイン電極３から半導体チップ２
へと流れ、一方矢印Ｉｓの示す流路でソース電極４から
ソース電極４中の端子孔１０へと出力される。したがっ
て矢印Ｉｄ，Ｉｓが示す両電流流路に関しては、お互い
流れる電流がほぼ逆方向に流れていることになり、よっ
て相互インダクタンスによる効果が一層発揮できる構成
となっている。
らの電流がドレイン電極３中の端子孔９に入力され、矢
印Ｉｄの示す流路でドレイン電極３から半導体チップ２
へと流れ、一方矢印Ｉｓの示す流路でソース電極４から
ソース電極４中の端子孔１０へと出力される。したがっ
て矢印Ｉｄ，Ｉｓが示す両電流流路に関しては、お互い
流れる電流がほぼ逆方向に流れていることになり、よっ
て相互インダクタンスによる効果が一層発揮できる構成
となっている。
【００２６】以上によりドレイン電極３−ソース電極４
間の（電磁気的）接続が良くなり、スイッチングロス、
サージ電圧の発生を低減することが可能となる。図２は
本発明の第２実施例の半導体スイッチの電極構造を説明
する図であり、図２（ａ）は上面図、図２（ｂ）は正面
図となる。またこの図においてもパッケージケースおよ
び内部に充填するゲル、エポキシ樹脂は省略し、内部回
路のみを示してある。
間の（電磁気的）接続が良くなり、スイッチングロス、
サージ電圧の発生を低減することが可能となる。図２は
本発明の第２実施例の半導体スイッチの電極構造を説明
する図であり、図２（ａ）は上面図、図２（ｂ）は正面
図となる。またこの図においてもパッケージケースおよ
び内部に充填するゲル、エポキシ樹脂は省略し、内部回
路のみを示してある。
【００２７】図２（ａ）、（ｂ）に示すように、本例の
半導体スイッチ１は、前述の第１実施例の半導体スイッ
チを、正面より見た構成において左右対称の構造に作っ
た２つの半導体スイッチを左右に並べてドレイン電極３
が一体となるよう接続し、中央のゲート電極６とソース
電極５を１つにまとめて兼用とした構成となる。つま
り、、ゲート電極６とソース電極５の配置を除けば、ほ
ぼ左右対称の構成となる。なお、ソース電極５はフロー
ティング用であり、メインのスイッチング電流は流れな
い。
半導体スイッチ１は、前述の第１実施例の半導体スイッ
チを、正面より見た構成において左右対称の構造に作っ
た２つの半導体スイッチを左右に並べてドレイン電極３
が一体となるよう接続し、中央のゲート電極６とソース
電極５を１つにまとめて兼用とした構成となる。つま
り、、ゲート電極６とソース電極５の配置を除けば、ほ
ぼ左右対称の構成となる。なお、ソース電極５はフロー
ティング用であり、メインのスイッチング電流は流れな
い。
【００２８】このように個別に２つ並べるよりも１パッ
ケージ内に２つの回路を対称に並べる構造にすることで
左右対称となる電極間、本例においてはソース電極４と
４’間についても相互インダクタンスの効果が作用し、
半導体スイッチ１全体においてのインダクタンスの一層
の低減を可能とする。
ケージ内に２つの回路を対称に並べる構造にすることで
左右対称となる電極間、本例においてはソース電極４と
４’間についても相互インダクタンスの効果が作用し、
半導体スイッチ１全体においてのインダクタンスの一層
の低減を可能とする。
【００２９】また、本発明の半導体スイッチの電極構造
において、ボンディングワイヤ８の形状を図に示した半
円形に限定せずに、例えば上辺を長くした台形等に形成
することでより効果的にインダクタンスを相殺する構成
も可能である。
において、ボンディングワイヤ８の形状を図に示した半
円形に限定せずに、例えば上辺を長くした台形等に形成
することでより効果的にインダクタンスを相殺する構成
も可能である。
【００３０】また前述の相互インダクタンス作用は各電
極の材質の選定によって一層効果的に作用させることも
可能である。尚、上述した半導体スイッチの電極構造
は、上記実施形態例のＭＯＳＦＥＴ構造に限定されるも
のではなく、他のバイポーラまたはサイリスタにも適用
が可能である。その場合前記主電流入力用電極がそれぞ
れコレクタ電極、アノード電極に、主電流出力用電極が
エミッタ電極、カソード電極に、制御電極がベース電
極、ゲート電極に対応する。
極の材質の選定によって一層効果的に作用させることも
可能である。尚、上述した半導体スイッチの電極構造
は、上記実施形態例のＭＯＳＦＥＴ構造に限定されるも
のではなく、他のバイポーラまたはサイリスタにも適用
が可能である。その場合前記主電流入力用電極がそれぞ
れコレクタ電極、アノード電極に、主電流出力用電極が
エミッタ電極、カソード電極に、制御電極がベース電
極、ゲート電極に対応する。
【００３１】
【発明の効果】以上説明した通り、本発明の半導体スイ
ッチにおいてインダクタンスの発生を低減することが可
能となり、しいては前述したような半導体スイッチの作
動におけるターンオン時のサージ電圧、およびターンオ
フ時のスイッチングロスの低減が可能となる。さらにこ
れにより半導体スイッチ作動中における発熱や電力損失
の低減が可能となるためヒートシンクの小形化、スナバ
レス化、またはディレーティングを小さくできるための
半導体チップ数の削減が実現され、その結果半導体スイ
ッチの信頼性向上と共に製造コストの削減が可能とな
る。
ッチにおいてインダクタンスの発生を低減することが可
能となり、しいては前述したような半導体スイッチの作
動におけるターンオン時のサージ電圧、およびターンオ
フ時のスイッチングロスの低減が可能となる。さらにこ
れにより半導体スイッチ作動中における発熱や電力損失
の低減が可能となるためヒートシンクの小形化、スナバ
レス化、またはディレーティングを小さくできるための
半導体チップ数の削減が実現され、その結果半導体スイ
ッチの信頼性向上と共に製造コストの削減が可能とな
る。
【図１】本発明の第１実施例の半導体スイッチの電極構
造を説明する図であり、（ａ）は斜視図、（ｂ）は矢印
Ａ方向から見た正面図となる。
造を説明する図であり、（ａ）は斜視図、（ｂ）は矢印
Ａ方向から見た正面図となる。
【図２】本発明の第２実施例の半導体スイッチの電極構
造を説明する図であり、（ａ）は上面図、（ｂ）は正面
図である。
造を説明する図であり、（ａ）は上面図、（ｂ）は正面
図である。
【図３】従来の半導体スイッチの電極構造の具体的な一
例を示すものである。
例を示すものである。
１ 半導体スイッチ ２ 半導体チップ ３ ドレイン電極 ４、４’ ソース電極 ５ ソース電極（フローティング用） ６ ゲート電極 ７ 絶縁用樹脂 ８ ボンディングワイヤ ９ ドレイン電極用端子孔 １０、１０’ ソース電極用端子孔
Claims (5)
- 【請求項１】 制御電極に供給される制御信号に従って
主電流入力用電極から半導体チップを介して主電流出力
用電極に電流を供給する半導体スイッチの電極構造にお
いて、電流の集中によるインダクタンスの発生を低減で
きる程度に、前記主電流入力用電極および前記主電流出
力用電極の両方の電極を広く大きく形成したことを特徴
とする半導体スイッチの電極構造。 - 【請求項２】 前記主電流入力用電極と前記主電流出力
用電極が平行に近接するよう配置することを特徴とする
請求項１記載の半導体スイッチの電極構造。 - 【請求項３】 前記主電流出力用電極に流れる電流が、
前記主電流入力用電極に流れる電流と空間的に平行の配
置にあり、かつ逆方向に流れるよう両電極が配置される
ことを特徴とする請求項１または２記載の半導体スイッ
チの電極構造。 - 【請求項４】 前記半導体チップが、前記主電流入力用
電極または前記主電流出力用電極のどちらか一方と兼用
であり広く大きく形成された基板上に接続されることを
特徴とする請求項１ないし３のいずれか記載の半導体ス
イッチの電極構造。 - 【請求項５】 前記半導体スイッチが、一つのパッケー
ジ内に複数個組み込まれ、隣り合う２つの半導体スイッ
チ中にそれぞれ備える主電流入力用電極同士および主電
流出力用電極同士が、該２つの半導体スイッチ間に設定
した境界線を対称中心線として線対称構造となる構成で
あることを特徴とする請求項１ないし３のいずれか記載
の半導体スイッチの電極構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33886497A JPH11177021A (ja) | 1997-12-09 | 1997-12-09 | 半導体スイッチの電極構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33886497A JPH11177021A (ja) | 1997-12-09 | 1997-12-09 | 半導体スイッチの電極構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11177021A true JPH11177021A (ja) | 1999-07-02 |
Family
ID=18322124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33886497A Pending JPH11177021A (ja) | 1997-12-09 | 1997-12-09 | 半導体スイッチの電極構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11177021A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6445068B1 (en) | 1999-02-05 | 2002-09-03 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Semiconductor module |
| EP0971412A3 (en) * | 1998-07-10 | 2003-11-26 | Kabushiki Kaisha Toyota Jidoshokki | Power Semiconductor with Attachable Protection Circuit |
| JP2006210500A (ja) * | 2005-01-26 | 2006-08-10 | Nippon Inter Electronics Corp | 電力用半導体装置 |
| JP2006313821A (ja) * | 2005-05-09 | 2006-11-16 | Toyota Industries Corp | 半導体装置 |
| CN105140219A (zh) * | 2015-09-18 | 2015-12-09 | 中国工程物理研究院电子工程研究所 | 双向耐压碳化硅固态开关 |
| US11398450B2 (en) | 2020-03-06 | 2022-07-26 | Fuji Electric Co., Ltd. | Semiconductor module |
-
1997
- 1997-12-09 JP JP33886497A patent/JPH11177021A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0971412A3 (en) * | 1998-07-10 | 2003-11-26 | Kabushiki Kaisha Toyota Jidoshokki | Power Semiconductor with Attachable Protection Circuit |
| US6445068B1 (en) | 1999-02-05 | 2002-09-03 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Semiconductor module |
| JP2006210500A (ja) * | 2005-01-26 | 2006-08-10 | Nippon Inter Electronics Corp | 電力用半導体装置 |
| JP4660214B2 (ja) * | 2005-01-26 | 2011-03-30 | 日本インター株式会社 | 電力用半導体装置 |
| JP2006313821A (ja) * | 2005-05-09 | 2006-11-16 | Toyota Industries Corp | 半導体装置 |
| JP4572736B2 (ja) * | 2005-05-09 | 2010-11-04 | 株式会社豊田自動織機 | 半導体装置 |
| CN105140219A (zh) * | 2015-09-18 | 2015-12-09 | 中国工程物理研究院电子工程研究所 | 双向耐压碳化硅固态开关 |
| US11398450B2 (en) | 2020-03-06 | 2022-07-26 | Fuji Electric Co., Ltd. | Semiconductor module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7153649B2 (ja) | ゲートパスインダクタンスが低いパワー半導体モジュール | |
| CN109417067B (zh) | 半导体功率模块 | |
| JP2021097589A (ja) | 電気自動車またはハイブリッド自動車の、パワーエレクトロニクスのトラクションインバータのハーフブリッジモジュール | |
| US11456244B2 (en) | Semiconductor device | |
| US6566750B1 (en) | Semiconductor module | |
| US6541838B1 (en) | Power module | |
| JP2002203941A (ja) | 半導体実装構造 | |
| KR20220046487A (ko) | 반도체 모듈 | |
| CN116114052A (zh) | 半导体装置 | |
| JP2001308265A (ja) | 半導体装置 | |
| JPH11177021A (ja) | 半導体スイッチの電極構造 | |
| JP2005277014A (ja) | 半導体装置 | |
| CN111613608A (zh) | 用于多芯片功率半导体器件的封装 | |
| JP4601874B2 (ja) | 半導体装置 | |
| US6664629B2 (en) | Semiconductor device | |
| JP3741002B2 (ja) | 半導体装置の実装構造 | |
| JP3525823B2 (ja) | 相補型ｉｇｂｔの実装構造 | |
| JP2003243608A (ja) | 電力用モジュール | |
| JP3922698B2 (ja) | 半導体装置 | |
| WO2023090072A1 (ja) | 半導体装置 | |
| US20240038750A1 (en) | Semiconductor module | |
| JP2019140175A (ja) | 半導体モジュール | |
| CN110491848B (zh) | 半导体装置 | |
| JP4073621B2 (ja) | パワーモジュール | |
| CN112447612A (zh) | 多芯片封装 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030304 |