JP4154671B2 - 電力用半導体モジュール - Google Patents

電力用半導体モジュール Download PDF

Info

Publication number
JP4154671B2
JP4154671B2 JP2003324696A JP2003324696A JP4154671B2 JP 4154671 B2 JP4154671 B2 JP 4154671B2 JP 2003324696 A JP2003324696 A JP 2003324696A JP 2003324696 A JP2003324696 A JP 2003324696A JP 4154671 B2 JP4154671 B2 JP 4154671B2
Authority
JP
Japan
Prior art keywords
module
chip
voltage
power semiconductor
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003324696A
Other languages
English (en)
Other versions
JP2005093698A (ja
Inventor
康 阿部
清明 笹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2003324696A priority Critical patent/JP4154671B2/ja
Publication of JP2005093698A publication Critical patent/JP2005093698A/ja
Application granted granted Critical
Publication of JP4154671B2 publication Critical patent/JP4154671B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Description

この発明は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）のような電圧駆動型半導体素子のモジュール内部の構造に関する。
図４に、一般的な電力用半導体モジュール（単に、モジュールともいう）の内部等価回路例を示す。ＱはＩＧＢＴチップ、Ｄｉはダイオードチップ、Ｇ，Ｃ，ＥはそれぞれＩＧＢＴチップのゲート，コレクタ，エミッタ端子を示す。これは、ＩＧＢＴ，ダイオードともに各１チップで構成する例で、それぞれのチップが必要な耐圧を有している。
図５に、例えば特許文献１に示されているような、半導体素子モジュールの内部構成例を示す。図示のように、金属ベース板１０とＩＧＢＴのコレクタ電位となるコレクタ導体１１との間を、絶縁基板１２によって絶縁し、このコレクタ導体１１にＩＧＢＴチップ１３のコレクタと、ダイオードチップ１４のカソードを電気的に接着する。また、ＩＧＢＴチップ１３のエミッタとダイオードチップ１４のアノードを、ワイヤボンディングによって接続し、図４の回路を構成する。
また、素子１チップでは電流容量が不足する場合は、ＩＧＢＴとダイオードのチップを並列に接続する。図６は２並列の例で、Ｑ１，Ｑ２はＩＧＢＴチップ、Ｄ１，Ｄ２はダイオードチップ、Ｇ，Ｃ，ＥはそれぞれＩＧＢＴチップのゲート，コレクタ，エミッタ端子を示す。このときのモジュールの内部構成は図７のようになり、例えば特許文献２により公知である。つまり、図５に対し、1組のＩＧＢＴチップ１３とダイオードチップ１４を並列に接続し、半導体モジュールの定格電圧を変えるときは、ＩＧＢＴチップとダイオードチップを定格電圧となるように選定する。
特開２００３−００７９６９号公報（第４−５頁、図１） 特開平１０−１６３４１６号公報（第３−４頁、図１）
従来のモジュール構成では、１つの半導体チップで必要な素子電圧定格を得ることができないため、半導体チップの数は電流容量によって並列接続数を増やすようにしている。しかし、素子電圧定格が増加するにつれ、素子発生損失やスイッチング時間が増大し、冷却装置の大型化，制御性能の低下などの問題が発生する。
したがって、この発明の課題は、素子発生損失やスイッチング時間を低減することにある。
このような課題を解決するために、請求項１の発明では、樹脂ケースと金属ベース板とを組み合わせたパッケージに、絶縁基板に設置した電圧駆動型半導体素子とこれに逆並列接続されたダイオードチップ素子とを組とするパワー半導体チップと、外部導出端子とを組み込んで構成した電力用半導体モジュールにおいて、
前記電圧駆動型半導体素子とこれに逆並列接続されたダイオードチップ素子とを１枚の導体にマウントしたセットを複数個絶縁基板に設置し、これらパワー半導体チップを直列接続し、さらに、各電圧駆動型半導体素子のゲート線またはエミッタ線を互いに磁気結合するためのコアをモジュール内に内蔵したことを特徴とする。
この発明によれば、必要な耐圧以下の電圧駆動型半導体素子チップを、必要な耐圧が得られるように複数直列接続することで、トータルのスイッチング損失を低減し、高周波スイッチングを可能とする。このとき、これら複数個のスイッチングタイミングをバランスさせるため、コアによって磁気結合させ、かつ、これらのコアをモジュール内に内蔵させることで、低損失，高性能を維持しつつ小型化を実現する。
図１はこの発明の原理構成図である。図１（ａ）は図４と同じく、素子モジュールの内部等価回路を示し、図１（ｂ）はこのような基本チップを複数直列接続した全体構成を示す。使用する素子は例えば１２００Ｖ耐圧以下のＩＧＢＴとし、４直列接続して４５００Ｖ耐圧の半導体モジュールとしている。これは、１２００Ｖ耐圧以下のＩＧＢＴは、３３００Ｖ耐圧以上の高耐圧モジュールと比較すると、スイッチング時間が１／１０程度であり、同じ耐圧となるように複数の素子を直列接続しても、１／３程度の損失とすることができるためである。
図１（ｂ）において、Ｑ１，Ｑ２，Ｑ３，Ｑ４は１２００Ｖ耐圧のＩＧＢＴチップ、Ｄ１，Ｄ２，Ｄ３，Ｄ４は同じく１２００Ｖ耐圧のダイオードチップ、Ｔｃ１，Ｔｃ２，Ｔｃ３，Ｔｃ４はスイッチングタイミングをバランスさせるためのコア、Ｇ１，Ｇ２，Ｇ３，Ｇ４はＩＧＢＴチップのゲート端子、Ｃ，ＥはそれぞれＩＧＢＴチップのコレクタ，エミッタ端子を示している。各チップ素子のゲート端子Ｇ１，Ｇ２，Ｇ３，Ｇ４に同じタイミングの信号を入力し、同時にスイッチングすることで、モジュールの見かけ上の耐圧を４８００Ｖ（１２００Ｖ×４）とすることができ、１つの４５００Ｖ耐圧ＩＧＢＴモジュールと等価なものとすることができる。
コアＴｃ１，Ｔｃ２，Ｔｃ３，Ｔｃ４は４チップ素子のゲート線を磁気結合させるものであり、スイッチング時のゲート電流値を一致させるように動作する。図２に、ターンオフ時の各チップ波形を示す。図２（ａ），（ｂ）はコア無しの場合，図２（ｃ），（ｄ）はコア有りの場合を示す。
いま、図２において、例えばＱ１のターンオフタイミングが、（ａ）のように他の３素子Ｑ２，Ｑ３，Ｑ４よりも早いと仮定すると、コアが無い場合は早くターンオフしたＱ１の素子電圧が（ｂ）のように他の素子よりも大きい電圧が印加されて過電圧となり、素子破壊を招くおそれがある。
これに対しコアが有る場合は、（ｃ）のようにゲート電流が一致し、これによって素子電圧を（ｄ）のようにバランスさせることが可能となる。なお、このようにコアを用いてタイミングを一致させる技術は、出願人が先に提案した例えば、特開２００２−２０４５７８号公報により公知である。また、コアでゲートを磁気結合させる代わりに、エミッタを磁気結合させても良い。
図３に、図１のモジュールの内部構成例を示す。
これは、ＩＧＢＴチップ１３とダイオードチップ１４を逆並列接続した回路1組を１枚の導体１１にマウントし、このセットを4個絶縁基板１２に設置する。このとき、各導体が異なる電位を有するため、必要な絶縁距離を持たせる。これらチップ同士をワイヤボンディングによって接続し、コアＴｃ１，Ｔｃ２，Ｔｃ３，Ｔｃ４を絶縁基板１２上に設置し、図１の回路を構成する。これらを金属ベース板１０にマウントして、Ｑ１のコレクタとＱ４のエミッタの電位、また各素子のゲートとエミッタ電位に外部端子を設け、外囲（外周）を樹脂ケースで覆うことによって、見かけ上の耐圧４８００Ｖの半導体モジュールを構成することができる。
この発明の原理を説明する説明図 図１の作用を従来例と比較して説明するための波形図 図１の場合の内部構造例を示す構造図 従来のモジュールの等価回路図 図４のモジュール内部構造例図 従来の２チップ並列モジュールの等価回路図 図６のモジュール内部構造例図
符号の説明
１０…金属ベース板、１１…コレクタ導体、１２…絶縁基板、１３…ＩＧＢＴチップ、１４…ダイオードチップ、１５…ゲート導体、Ｔｃ１，Ｔｃ２，Ｔｃ３，Ｔｃ４…コア。

Claims (1)

  1. 樹脂ケースと金属ベース板とを組み合わせたパッケージに、絶縁基板に設置した電圧駆動型半導体素子とこれに逆並列接続されたダイオードチップ素子とを組とするパワー半導体チップと、外部導出端子とを組み込んで構成した電力用半導体モジュールにおいて、
    前記電圧駆動型半導体素子とこれに逆並列接続されたダイオードチップ素子とを１枚の導体にマウントしたセットを複数個絶縁基板に設置し、これらパワー半導体チップを直列接続し、さらに、各電圧駆動型半導体素子のゲート線またはエミッタ線を互いに磁気結合するためのコアをモジュール内に内蔵したことを特徴とする電力用半導体モジュール。
JP2003324696A 2003-09-17 2003-09-17 電力用半導体モジュール Expired - Fee Related JP4154671B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003324696A JP4154671B2 (ja) 2003-09-17 2003-09-17 電力用半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003324696A JP4154671B2 (ja) 2003-09-17 2003-09-17 電力用半導体モジュール

Publications (2)

Publication Number Publication Date
JP2005093698A JP2005093698A (ja) 2005-04-07
JP4154671B2 true JP4154671B2 (ja) 2008-09-24

Family

ID=34455378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003324696A Expired - Fee Related JP4154671B2 (ja) 2003-09-17 2003-09-17 電力用半導体モジュール

Country Status (1)

Country Link
JP (1) JP4154671B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5266706B2 (ja) * 2007-10-04 2013-08-21 富士電機株式会社 半導体スイッチ回路
US8217331B2 (en) * 2010-01-19 2012-07-10 The Boeing Company Electromagnetic interference-resistant control device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738013A (ja) * 1993-07-22 1995-02-07 Origin Electric Co Ltd 複合ベース部材及び電力用半導体装置
JPH07221264A (ja) * 1994-02-04 1995-08-18 Hitachi Ltd パワー半導体モジュール及びそれを用いたインバータ装置
JP3480771B2 (ja) * 1995-12-20 2003-12-22 三菱電機株式会社 半導体装置
JP4396036B2 (ja) * 2001-01-09 2010-01-13 富士電機システムズ株式会社 直列接続された電圧駆動型半導体素子の制御装置

Also Published As

Publication number Publication date
JP2005093698A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
US10134718B2 (en) Power semiconductor module
US7750463B2 (en) Bidirectional switch module
KR101755085B1 (ko) 전력용 반도체 모듈 및 전력 변환 장치
US8115294B2 (en) Multichip module with improved system carrier
CN103782380B (zh) 半导体模块
JP6864713B2 (ja) パワーモジュール構造
JP3652934B2 (ja) 電力変換装置
KR101946074B1 (ko) 3 레벨 컨버터 하프 브리지
JP2019017112A (ja) パワー回路
JP2005216876A (ja) 電力用半導体モジュール
JP2001274322A (ja) パワー半導体モジュール
US10530354B2 (en) Insulated gate semiconductor device and method for manufacturing insulated gate semiconductor device
US6795324B2 (en) Power converter
JP4061551B2 (ja) 半導体装置
JP3896940B2 (ja) 半導体装置
JP4154671B2 (ja) 電力用半導体モジュール
JP4697025B2 (ja) 電力用半導体モジュール
JP4581717B2 (ja) 電力用半導体モジュール
JP2002171768A (ja) 電力変換装置
KR102579440B1 (ko) 양면 냉각형 파워 모듈
JP4246040B2 (ja) 半導体装置の実装体
JP2006271131A (ja) 電力変換装置
WO2023042482A1 (ja) パワー半導体モジュールおよび電力変換装置
JP2001085612A (ja) 相補型ｉｇｂｔの実装構造
JP7421259B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4154671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees