JP7481343B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7481343B2
JP7481343B2 JP2021532798A JP2021532798A JP7481343B2 JP 7481343 B2 JP7481343 B2 JP 7481343B2 JP 2021532798 A JP2021532798 A JP 2021532798A JP 2021532798 A JP2021532798 A JP 2021532798A JP 7481343 B2 JP7481343 B2 JP 7481343B2
Authority
JP
Japan
Prior art keywords
terminal
electrode
conductor
semiconductor device
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021532798A
Other languages
English (en)
Other versions
JPWO2021010210A1 (ja
Inventor
匡司 林口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2021010210A1 publication Critical patent/JPWO2021010210A1/ja
Application granted granted Critical
Publication of JP7481343B2 publication Critical patent/JP7481343B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本開示は、半導体素子を備える半導体装置に関する。
ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体素子において過電流（たとえば短絡電流）が流れると、異常な発熱が生じ、素子破壊に至る可能性がある。短絡発生から素子破壊までの時間は、短絡耐量と呼ばれている。素子破壊を抑制するためには、この短絡耐量の向上が求められる。たとえば特許文献１には、短絡耐量の向上を図った半導体素子が開示されている。
また、半導体素子は、光、熱および湿度などからの保護のため、樹脂パッケージで覆われる場合がある。たとえば、特許文献２には、半導体素子が樹脂パッケージに覆われた半導体装置が開示されている。このような構造は、半導体素子の短絡耐量の向上を図る上で、未だ改善の余地がある。
特開２００９－５９８９０号公報 特開２０１７－５１６５号公報
上記事情に鑑みて、本開示は、半導体素子の短絡耐量の向上を図った半導体装置を提供することを一の課題とする。
本開示によって提供される半導体装置は、第１電極、第２電極および第３電極を有する半導体素子であって、前記第３電極に入力される駆動信号によって、前記第１電極および前記第２電極間がオンオフ制御される半導体素子と、互いに離間しており、かつ、各々が前記第１電極に導通する第１端子および第２端子と、前記第１端子に導通する第１導電体と、前記第１電極と前記第１導電体とを導通させる第１接続部材と、前記第１導電体と前記第２端子とを導通させる第２接続部材と、を備える。
本開示の半導体装置によれば、半導体素子の短絡耐量を向上させることができる。
第１実施形態にかかる半導体装置を示す斜視図である。 第１実施形態にかかる半導体装置を示す平面図である。 図２の一部を拡大した部分拡大図である。 図２のＩＶ－ＩＶ線に沿う断面図である。 図２のＶ－Ｖ線に沿う断面図である。 第１実施形態にかかる半導体装置の回路図である。 第２実施形態にかかる半導体装置を示す平面図である。 図７のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 第２実施形態の変形例にかかる半導体装置を示す断面図である。 第３実施形態にかかる半導体装置を示す平面図である。 図１０の一部を拡大した部分拡大図である。 図１０の一部を拡大した部分拡大図である。 図１０のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 第３実施形態の変形例にかかる半導体装置を示す平面図である。 第４実施形態にかかる半導体装置を示す斜視図である。 第４実施形態にかかる半導体装置を示す平面図である。 図１６のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。 第５実施形態にかかる半導体装置を示す平面図である。
本開示の半導体装置について、図面を参照して、以下に説明する。同一あるいは類似の構成要素については、同じ符号を付して、その説明を省略する。
図１～図６は、本開示の第１実施形態にかかる半導体装置を示している。図示された半導体装置Ａ１は、複数の半導体素子１１、複数の半導体素子１２、支持部材２、２つの電力端子３１，３２、信号端子３３、２つの検出端子３４，３５、複数の接続部材４１～４５および樹脂部材５を備えている。
図１は、半導体装置Ａ１を示す斜視図である。図２は、半導体装置Ａ１を示す平面図であって、樹脂部材５を想像線（二点鎖線）で示している。図３は、図２の一部を拡大した部分拡大図である。図４は、図２のＩＶ－ＩＶ線に沿う断面図である。図５は、図２のＶ－Ｖ線に沿う断面図である。図４および図５においては、複数の接続部材４１～４５を省略している。図６は、半導体装置Ａ１の回路構成を説明するための回路図である。図６の回路図においては、簡略化のため、１つの半導体素子１１および１つの半導体素子１２を示している。
図１～図５において、互いに直交する３つの方向をｘ方向、ｙ方向、ｚ方向とする。ｚ方向は、半導体装置Ａ１の厚さ方向に対応する。ｘ方向の２つの向きを区別するときには、その一方をｘ１方向とし、他方をｘ２方向とする。ｙ方向およびｚ方向についても同様である。
複数の半導体素子１１の各々は、半導体装置Ａ１の中枢機能を担う。各半導体素子１１は、ｚ方向に見て（以下、「平面視」ともいう）、たとえば矩形状である。各半導体素子１１は、たとえばＳｉＣ（炭化ケイ素）を主とする半導体材料を用いて構成されている。なお、当該半導体材料は、ＳｉＣに限定されず、Ｓｉ（シリコン）、ＧａＡｓ（ヒ化ガリウム）あるいはＧａＮ（窒化ガリウム）などであってもよい。各半導体素子１１は、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。なお、各半導体素子１１は、ＭＯＳＦＥＴに限定されず、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor FET）を含む電界効果トランジスタ、あるいは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタなどであってもよい。図に示す例では、複数の半導体素子１１は、たとえば、各々がｎチャネル型のＭＯＳＦＥＴであって、同一素子である。各半導体素子１１は、ｐチャネル型のＭＯＳＦＥＴであってもよい。
複数の半導体素子１１は、図２および図５に示すように、互いに並列に接続されている。図２に示す例においては、半導体素子１１の個数は、５つであるが、これに限定されず、半導体装置Ａ１に要求される性能に応じて設定可能である。各半導体素子１１は、支持部材２上に、導電性接合材１１０によって接合されている。導電性接合材１１０は、たとえばはんだ、銀ペーストあるいは焼結金属などである。
各半導体素子１１は、素子主面１１ａおよび素子裏面１１ｂを有している。各半導体素子１１において、素子主面１１ａおよび素子裏面１１ｂは、ｚ方向に互いに離間している。素子主面１１ａは、半導体素子１１の上面であって、ｚ２方向を向く。素子裏面１１ｂは、半導体素子１１の下面であって、ｚ１方向を向く。素子裏面１１ｂは、支持部材２に対向する。
各半導体素子１１は、第１電極１１１、第２電極１１２、第３電極１１３および絶縁膜１１４を有している。
第１電極１１１および第３電極１１３は、素子主面１１ａに配置されている。第１電極１１１は、平面視において、第３電極１１３よりも大きい。第２電極１１２は、素子裏面１２ｂに配置されている。第２電極１１２は、素子裏面１１ｂの全面（あるいは略全面）にわたっている。ＭＯＳＦＥＴである各半導体素子１１において、第１電極１１１はソース電極であり、第２電極１１２はドレイン電極であり、第３電極１１３はゲート電極である。第２電極１１２は、導電性接合材１１０を介して、支持部材２の一部（後述の主面金属層２２の導電体層２２３）に導通する。第３電極１１３は、導電性接合材１１０に接する。
絶縁膜１１４は、素子主面１１ａに配置されている。絶縁膜１１４は、電気絶縁性を有する。各絶縁膜１１４は、第１電極１１１と第３電極１１３との間に形成され、これらを絶縁する。第１電極１１１が複数の領域に分割されていてもよい。この場合には、絶縁膜１１４は、これらの領域間にも形成され、各領域同士を絶縁する。絶縁膜１１４は、たとえば、ＳｉＯ2（二酸化ケイ素）層、ＳｉＮ4（窒化ケイ素）層、ポリベンゾオキサゾール層が、素子主面１１ａからこの順番で積層されたものである。ポリベンゾオキサゾール層に代えてポリイミド層を用いてもよい。
複数の半導体素子１２は、たとえば、ショットキーバリアダイオードなどのダイオードである。各半導体素子１２は、図６に示すように、各半導体素子１１に対して、逆並列に接続されている。
各半導体素子１２は、支持部材２上に、導電性接合材１２０によって接合されている。導電性接合材１２０は、たとえばはんだ、銀ペーストあるいは焼結金属などである。図に示す例では、半導体素子１２の個数は、半導体素子１１の個数に対応している。別の例において、半導体装置Ａ１が、半導体素子１２を備えない構成であってもよい。
各半導体素子１２は、素子主面１２ａおよび素子裏面１２ｂを有している。各半導体素子１２において、素子主面１２ａおよび素子裏面１２ｂは、ｚ方向に互いに離間している。素子主面１２ａは、半導体素子１２の上面であって、ｚ２方向を向く。素子裏面１２ｂは、半導体素子１２の下面であって、ｚ１方向を向く。素子裏面１２ｂは、支持部材２に対向する。
各半導体素子１２は、アノード電極１２１およびカソード電極１２２を有している。アノード電極１２１は、素子主面１２ａに配置されている。カソード電極１２２は、素子裏面１２ｂに配置されている。カソード電極１２２は、導電性接合材１２０を介して、支持部材２の一部（後述の主面金属層２２の導電体層２２３）に導通する。
支持部材２は、複数の半導体素子１１，１２を支持するとともに、各半導体素子１１と複数の端子（電力端子３１，３２、信号端子３３および検出端子３４，３５）との導通経路をなす。支持部材２は、絶縁基板２１、主面金属層２２および裏面金属層２３を含んでいる。
絶縁基板２１は、電気絶縁性を有する。絶縁基板２１の構成材料は、たとえば熱伝導性に優れたセラミックスである。このようなセラミックスとしては、たとえばＡｌＮ（窒化アルミニウム）、ＳｉＮ（窒化ケイ素）、Ａｌ2Ｏ3（酸化アルミニウム）などが用いられる。絶縁基板２１は、たとえば平板状である。
絶縁基板２１は、主面２１１および裏面２１２を有する。主面２１１と裏面２１２とは、ｚ方向において離間している。主面２１１は、ｚ２方向を向き、裏面２１２は、ｚ１方向を向く。
主面金属層２２は、絶縁基板２１の主面２１１に形成されている。主面金属層２２の構成材料は、たとえば銅であるが、アルミニウムなどであってもよい。主面金属層２２は、樹脂部材５に覆われている。主面金属層２２は、複数の導電体層２２１～２２５を含んでいる。複数の導電体層２２１～２２５は、互いに離間して配置されている。
導電体層２２１は、帯状部２２１ａおよび端子接合部２２１ｂを含む。帯状部２２１ａは、ｘ方向に延びており、複数の接続部材４１および接続部材４２がそれぞれ接合されている。端子接合部２２１ｂは、電力端子３２の一部（後述のパッド部３２１）が接合されている。帯状部２２１ａと端子接合部２２１ｂとは繋がっており、一体的に形成されている。
導電体層２２２は、帯状部２２２ａおよび端子接合部２２２ｂを含む。帯状部２２２ａは、ｘ方向に延びており、複数の接続部材４３がそれぞれ接合されている。端子接合部２２２ｂは、信号端子３３の一部（後述のパッド部３３１）が接合されている。帯状部２２２ａと端子接合部２２２ｂとは繋がっており、一体的に形成されている。
導電体層２２３は、帯状部２２３ａおよび端子接合部２２３ｂを含む。帯状部２２３ａは、ｘ方向に延びており、複数の半導体素子１１，１２がそれぞれ接合されている。帯状部２２３ａに接合された複数の半導体素子１１は、帯状部２２３ａが延びる方向（ｘ方向）に並んでいる。端子接合部２２３ｂは、電力端子３１の一部（後述のパッド部３１１）が接合されている。帯状部２２３ａと端子接合部２２３ｂとは繋がっており、一体的に形成されている。導電体層２２３は、各導電性接合材１１０を介して、各半導体素子１１の第２電極１１２（ドレイン電極）に導通するとともに、各導電性接合材１２０を介して、各半導体素子１２のカソード電極１２２に導通する。つまり、各半導体素子１１の第２電極１１２と各半導体素子１２のカソード電極１２２とは、導電体層２２３を介して、導通する。
導電体層２２４は、帯状部２２４ａおよび端子接合部２２４ｂを含む。帯状部２２４ａは、ｘ方向に延びており、複数の接続部材４４がそれぞれ接合されている。端子接合部２２４ｂは、検出端子３５の一部（後述のパッド部３５１）が接合されている。帯状部２２４ａと端子接合部２２４ｂとは繋がっており、一体的に形成されている。
導電体層２２５は、接続部材接合部２２５ａおよび端子接合部２２５ｂを含む。接続部材接合部２２５ａは、接続部材４２が接合されている。端子接合部２２５ｂは、検出端子３４の一部（後述のパッド部３４１）が接合されている。接続部材接合部２２５ａと端子接合部２２５ｂとは繋がっており、一体的に形成されている。
主面金属層２２において、複数の帯状部２２１ａ，２２２ａ，２２３ａ，２２４ａは、ｙ方向に並んでおり、ｙ方向に見て互いに重なる。複数の帯状部２２１ａ，２２２ａ，２２３ａ，２２４ａのｙ方向における並びは、特に限定されないが、図２に示す例示においては、ｙ１方向側からｙ２方向側に向かって、帯状部２２４ａ、帯状部２２２ａ、帯状部２２１ａ、帯状部２２３ａの順に並んでいる。帯状部２２１ａは、ｙ方向において、帯状部２２２ａと帯状部２２３ａとの間に配置されており、帯状部２２２ａは、ｙ方向において帯状部２２１ａと帯状部２２４ａとの間に配置されている。帯状部２２３ａは、ｙ方向において、帯状部２２１ａを挟んで、帯状部２２２ａの反対側に配置されている。
裏面金属層２３は、絶縁基板２１の裏面２１２に形成されている。裏面金属層２３の構成材料は、主面金属層２２の構成材料と同じである。裏面金属層２３は、ｚ１方向を向く面が、樹脂部材５から露出している。なお、当該ｚ１方向を向く面が樹脂部材５に覆われていてもよい。支持部材２は、裏面金属層２３を含んでいなくてもよい。この場合、絶縁基板２１の裏面２１２は、樹脂部材５に覆われていてもよいし、樹脂部材５から露出していてもよい。
電力端子３１，３２、信号端子３３および検出端子３４，３５はそれぞれ、一部が樹脂部材５から露出している。電力端子３１，３２、信号端子３３および検出端子３４，３５はそれぞれ、樹脂部材５の内部において、主面金属層２２に接合されている。電力端子３１，３２、信号端子３３および検出端子３４，３５は、たとえば同一のリードフレームから構成される。電力端子３１，３２、信号端子３３および検出端子３４，３５の各構成材料は、たとえば銅または銅合金である。電力端子３１，３２、信号端子３３および検出端子３４，３５は、たとえば同一のリードフレームから構成される。
電力端子３１は、半導体装置Ａ１におけるドレイン端子である。電力端子３１は、板状の部材である。電力端子３１は、導電体層２２３および導電性接合材１１０を介して、各半導体素子１１の第２電極１１２（ドレイン電極）に導通している。
電力端子３１は、パッド部３１１および端子部３１２を含んでいる。パッド部３１１は、樹脂部材５に覆われている。パッド部３１１は、導電体層２２３に接合されている。この接合は、導電性接合材（はんだや焼結金属など）を用いた接合、レーザ接合あるいは超音波接合などのいずれの手法であってもよい。端子部３１２は、樹脂部材５から露出する。端子部３１２は、図２に示すように、平面視において樹脂部材５からｘ１方向に延びている。なお、端子部３１２の表面には、たとえば銀めっきが施されていてもよい。
電力端子３２は、半導体装置Ａ１におけるソース端子である。電力端子３２は、板状の部材である。電力端子３２は、導電体層２２１および複数の接続部材４１を介して、各半導体素子１１の第１電極１１１（ソース電極）に導通する。
電力端子３２は、パッド部３２１および端子部３２２を含んでいる。パッド部３２１は、樹脂部材５に覆われている。パッド部３２１は、導電体層２２１に接合されている。この接合は、導電性接合材（はんだや焼結金属など）を用いた接合、レーザ接合あるいは超音波接合などのいずれの手法であってもよい。端子部３２２は、樹脂部材５から露出する。端子部３２２は、図２に示すように、平面視において樹脂部材５からｘ２方向に延びている。端子部３２２の表面には、たとえば銀めっきが施されていてもよい。
信号端子３３は、半導体装置Ａ１におけるゲート端子である。信号端子３３は、導電体層２２２および複数の接続部材４３を介して、各半導体素子１１の第３電極１１３（ゲート電極）に導通する。信号端子３３には、各半導体素子１１のオンオフ制御をするための駆動信号が入力される。信号端子３３には、図６に示すように、たとえばドライブ回路ＤＲが接続され、当該ドライブ回路ＤＲから駆動信号が入力される。図６に示すドライブ回路ＤＲは、一例であって、本開示がこれに限定されるわけではない。
信号端子３３は、パッド部３３１および端子部３３２を含んでいる。パッド部３３１は、樹脂部材５に覆われている。パッド部３３１は、導電体層２２２に接合されている。この接合は、導電性接合材（はんだや焼結金属など）を用いた接合、レーザ接合あるいは超音波接合などのいずれの手法であってもよい。端子部３３２は、樹脂部材５から露出する。端子部３３２は、ｘ方向に見てＬ字状である。
検出端子３４は、半導体装置Ａ１におけるソースセンス端子である。検出端子３４は、導電体層２２５、接続部材４２、導電体層２２１および複数の接続部材４１を介して、半導体素子１１の第１電極１１１（ソース電極）に導通する。検出端子３４には、たとえばドライブ回路ＤＲが接続される。ドライブ回路ＤＲは、各半導体素子１１のスイッチング動作を制御する駆動信号を生成する。検出端子３４に印加される電圧は、帰還信号としてドライブ回路ＤＲに入力される。
検出端子３４は、パッド部３４１および端子部３４２を含んでいる。パッド部３４１は、樹脂部材５に覆われている。パッド部３４１は、導電体層２２５に接合されている。この接合は、導電性接合材（はんだや焼結金属など）を用いた接合、レーザ接合あるいは超音波接合などのいずれの手法であってもよい。端子部３４２は、樹脂部材５から露出する。端子部３４２は、ｘ方向に見てＬ字状である。
検出端子３５は、半導体装置Ａ１におけるソースセンス端子である。検出端子３５は、導電体層２２４および複数の接続部材４４を介して、各半導体素子１１の第１電極１１１（ソース電極）に導通する。検出端子３５は、図６に示すように、たとえば、半導体装置Ａ１の外部のミラークランプ回路ＭＣが接続される。検出端子３５と信号端子３３との間には、図６に示すように、ミラークランプ回路ＭＣが接続されうる。ミラークランプ回路ＭＣは、各半導体素子１１の誤動作（ゲート誤オン）を防止するための回路であり、図６に示すように、たとえばＭＯＳＦＥＴを含む。当該ＭＯＳＦＥＴのソース端子は、検出端子３５に接続され、当該ＭＯＳＦＥＴのドレイン端子は、信号端子３３に接続される。半導体素子１１がオフの時に、ミラークランプ回路ＭＣのＭＯＳＦＥＴをオンにすることで、半導体素子１１のゲート－ソース間電圧を略０（ゼロ）Ｖまたは負バイアス電圧に強制し、半導体素子１１のゲート電位の持ち上がりを排除する。
検出端子３５は、パッド部３５１および端子部３５２を含む。パッド部３５１は、樹脂部材５に覆われている。パッド部３５１は、導電体層２２２に接合されている。この接合は、導電性接合材（はんだや焼結金属など）を用いた接合、レーザ接合あるいは超音波接合などのいずれの手法であってもよい。端子部３５２は、樹脂部材５から露出する。端子部３５２は、ｘ方向に見てＬ字状である。
信号端子３３、検出端子３４および検出端子３５は、図２に示すようにｘ方向に並んでおり、かつ、図４に示すようにｘ方向に見て重なる。信号端子３３は、図２に示すように、ｘ方向において、検出端子３４と検出端子３５との間に配置されている。信号端子３３、検出端子３４および検出端子３５は、ｙ１方向側の樹脂側面５３３から突き出ている。
複数の接続部材４１～４５はそれぞれ、離間した２つの部位間を導通させる。各接続部材４１～４５は、たとえば、ボンディングワイヤである。各接続部材４１～４５の構成材料は、たとえば、アルミニウム、金あるいは銅のいずれかである。あるいは、各接続部材４１～４５の構成材料は、上記金属のいずれかを含む合金であってもよい。
複数の接続部材４１はそれぞれ、一端が各半導体素子１１の第１電極１１１（ソース電極）に接合され、他端が導電体層２２１に接合されている。各接続部材４１は、各第１電極１１１と導電体層２２１とを導通させる。
接続部材４２は、一端（第１端）が導電体層２２１に接合され、他端（第２端）が導電体層２２５に接合されている。接続部材４２は、導電体層２２１と導電体層２２５とを導通させる。好ましくは、半導体素子１１の第１電極１１１から、接続部材４２と導電体層２２１との接合部までの寄生インダクタンスは、たとえば０．３ｎＨ以上２ｎＨ以下である。つまり、第１電極１１１からの寄生インダクタンスが０．３ｎＨ以上２ｎＨ以下である導電体層２２１上の位置に、接続部材４２を接続することが好ましい。接続部材４２の第２端は、導電体層２２５に接合されるのではなく、検出端子３４のパッド部３４１に接合されていてもよい。
複数の接続部材４３はそれぞれ、一端が各半導体素子１１の第３電極１１３（ゲート電極）に接合され、他端が導電体層２２２に接合されている。各接続部材４３は、各第３電極１１３と導電体層２２２とを導通させる。
複数の接続部材４４はそれぞれ、一端が各半導体素子１１の第１電極１１１（ソース電極）に接合され、他端が導電体層２２１に接合されている。各接続部材４４は、各第１電極１１１と導電体層２２１とを導通させる。各接続部材４４は、各半導体素子１１の第１電極１１１（ソース電極）にケルビン接続されたセンス線である。
複数の接続部材４５はそれぞれ、一端が各半導体素子１１の第１電極１１１（ソース電極）に接合され、他端が各半導体素子１２のアノード電極１２１に接合されている。各接続部材４５は、各第１電極１１１と各アノード電極１２１とを導通させる。
樹脂部材５は、電気絶縁性の材料からなる。樹脂部材５の構成材料は、たとえばエポキシ樹脂である。樹脂部材５は、複数の半導体素子１１と、複数の半導体素子１２と、複数の接続部材４１～４５とを覆っている。また、樹脂部材５は、電力端子３１，３２、信号端子３３、および検出端子３４，３５の各々の一部を覆っている。図に示す例では、樹脂部材５は、樹脂主面５１、樹脂裏面５２および複数の樹脂側面５３１～５３４を有している。これらの図に示す樹脂部材５の形状は、一例であって、本開示がこれに限定されるわけではない。
樹脂主面５１および樹脂裏面５２は、ｚ方向において互いに離間している。樹脂主面５１は、樹脂部材５の上面であり、ｚ２方向を向く。樹脂裏面５２は、樹脂部材５の下面であり、ｚ１方向を向く。図４および図５から理解されるように、樹脂裏面５２は、ｚ方向視において、絶縁基板２１の裏面２１２を囲む枠状である。複数の樹脂側面５３１～５３４の各々は、樹脂主面５１および樹脂裏面５２の双方に繋がり、かつ、これらに挟まれている。図２に示すように、樹脂側面５３１，５３２は、ｘ方向において互いに離間している。樹脂側面５３１は、ｘ１方向を向き、樹脂側面５３２は、ｘ２方向を向く。また、樹脂側面５３３，５３４は、ｙ方向において互いに離間している。樹脂側面５３３は、ｙ１方向を向き、樹脂側面５３４は、ｙ２方向を向く。
以上のように構成された半導体装置Ａ１の作用・効果は、次の通りである。
半導体装置Ａ１は、半導体素子１１と導電体層２２１と電力端子３２と検出端子３４と接続部材４１と接続部材４２とを備えている。半導体素子１１は、第１電極１１１（ソース電極）、第２電極１１２（ドレイン電極）および第３電極１１３（ゲート電極）を備えており、第３電極１１３に入力される駆動信号によって、第１電極１１１－第２電極１１２間がオンオフ制御される。電力端子３２および検出端子３４はともに、第１電極１１１に導通している。電力端子３２は、ソース端子であり、検出端子３４は、ソースセンス端子である。そして、第１電極１１１と導電体層２２１とが接続部材４１によって導通し、導電体層２２１と検出端子３４とが接続部材４２によって導通している。この構成によると、検出端子３４（ソースセンス端子）と第１電極１１１（ソース電極）との導通経路に、接続部材４１や導電体層２２１等が介在している。これにより、検出端子３４と第１電極１１１との間をボンディングワイヤ等で直接接続する場合と比べて、第２電極１１２－第１電極１１１間（ドレイン－ソース間）に過電流が流れたときに、第３電極１１３－第１電極１１１間（ゲート－ソース間）にかかる電圧を、接続部材４１や導電体層２２１での寄生インダクタンスによって、低減することができる。したがって、半導体装置Ａ１は、半導体素子１１の短絡耐量を向上させることができる。特に、寄生インダクタンスを利用しているため、他のインダクタンス素子などを用いることなく、半導体素子１１の短絡耐量を向上させることができる。
半導体装置Ａ１は、先述のとおり、半導体素子１１の第１電極１１１と検出端子３４との導通経路に寄生インダクタンスを意図的に介在させている。これにより、半導体素子１１がオフからオンに立ち上がる時およびオンからオフに立ち下がる時の両方において、第２電極１１２に流れる電流の変化（ドレイン電流の変化ｄｉ／ｄｔ）によって第３電極１１３に印加される電圧（ゲート電圧）の急激な変動が抑制される。よって、半導体装置Ａ１は、半導体素子１１のサージ電圧を抑制できる。たとえば、サージ電圧を抑制する周知の方法としては、半導体素子１１に入力する駆動信号の変化を遅くする方法があるが、半導体装置Ａ１においては、上記寄生インダクタンスによってサージ電圧を抑制している。つまり、半導体装置Ａ１は、駆動信号の変化を遅くすることなく、半導体素子１１のサージ電圧を抑制できる。
半導体装置Ａ１は、検出端子３４および検出端子３５を備えており、各検出端子３４，３５はそれぞれ、半導体素子１１の第１電極１１１に導通する。検出端子３５には、第１電極１１１の電圧が印加され、検出端子３４には、第１電極１１１の電圧から、接続部材４１や導電体層２２１での寄生インダクタンスによる電圧降下が生じた後の電圧が印加される。この構成によると、半導体装置Ａ１は、２種類のソースセンス端子を備えており、検出端子３４は、半導体素子１１の短絡耐量を向上させるソースセンス端子を構成し、検出端子３５は、たとえばミラークランプ回路を接続するのに適したソースセンス端子を構成する。したがって、半導体装置Ａ１は、半導体素子１１の短絡耐量を向上させつつ、ミラークランプ回路によるゲート誤オンを抑制できる。
第１実施形態では、信号端子３３が導電体層２２２に接合された場合を示したが、本開示はこれに限定されない。たとえば、信号端子３３が導電体層２２２から離間して配置され、信号端子３３と導電体層２２２とがボンディングワイヤを介して接続されていてもよい。同様に、検出端子３４が導電体層２２５から離間して配置され、検出端子３４と導電体層２２５とがボンディングワイヤを介して接続されていてもよい。また、検出端子３５が導電体層２２４から離間して配置され、検出端子３５と導電体層２２４とがボンディングワイヤを介して接続されていてもよい。
図７および図８は、第２実施形態にかかる半導体装置を示している。第２実施形態の半導体装置Ａ２は、半導体装置Ａ１と比較して、複数の接続部材４１および複数の接続部材４５の代わりに、複数の接続部材６１を備えている点で異なる。図７は、半導体装置Ａ２を示す平面図であって、樹脂部材５を想像線で示している。図８は、図７のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。
複数の接続部材６１は、導電性の板状部材である。各接続部材６１は、各接続部材４１～４５と同様に、離間した２つの部位間を導通させる。各接続部材６１の構成材料は、たとえば銅、金あるいはアルミニウムなどの金属である。各接続部材６１は、帯状の金属板を折り曲げることで形成されうる。各接続部材６１は、導電体層２２１、各半導体素子１１の第１電極１１１および各半導体素子１２のアノード電極１２１にそれぞれ接合され、これらを導通させる。各接続部材６１の接合は、導電性接合材を用いた接合、レーザ溶接による接合あるいは超音波接合などのいずれであってもよい。
半導体装置Ａ２は、半導体素子１１と導電体層２２１と電力端子３２と検出端子３４と接続部材６１と接続部材４２とを備えている。接続部材６１は、接続部材４１と同様に、第１電極１１１と導電体層２２１とを導通させる。この構成によると、検出端子３４（ソースセンス端子）と第１電極１１１（ソース電極）との導通経路に、接続部材６１や導電体層２２１等が介在する。よって、半導体装置Ａ２は、半導体装置Ａ１と同様に、第２電極１１２－第１電極１１１間（ドレイン－ソース間）に過電流が流れたときに、第３電極１１３－第１電極１１１間（ゲート－ソース間）にかかる電圧を、接続部材６１や導電体層２２１での寄生インダクタンスによって、低減することができる。したがって、半導体装置Ａ２は、半導体素子１１の短絡耐量を向上させることができる。
第２実施形態では、接続部材６１は、図８に示すように、その一部が屈曲することで、ｚ方向に段差がある２つの部位間を接続しているが、本開示はこれに限定されない。たとえば、図９に示すように、厚み（ｚ方向寸法）が部分的に異なる接続部材６１を用いて、ｚ方向に段差がある２つの部位間を接続してもよい。
第２実施形態では、各接続部材６１が、導電体層２２１、各半導体素子１１の第１電極１１１および各半導体素子１２のアノード電極１２１にそれぞれ接合された場合を示したが、本開示はこれに限定されない。たとえば、各接続部材６１が、導電体層２２１と各半導体素子１１の第１電極１１１とを導通させる第１部材と、各半導体素子１１の第１電極１１１と各半導体素子１２のアノード電極１２１とを導通させる第２部材とに分離されていてもよい。この場合、半導体装置Ａ１のように、上記第１部材の代わりに、複数の接続部材４１を用いてもよいし、上記第２部材の代わりに、複数の接続部材４５を用いてもよい。
図１０～図１３は、第３実施形態にかかる半導体装置を示している。第３実施形態の半導体装置Ａ３は、半導体装置Ａ１と比較して、ハーフブリッジ型のスイッチング回路を構成している点で主に異なる。半導体装置Ａ３は、図１０～図１３に示すように、複数の半導体素子１１，１２，１３，１４、支持部材２、電力端子３１，３２，３６、一対の信号端子３３，３７、一対の検出端子３４，３８、一対の検出端子３５，３９、複数のダミー端子３０、複数の接続部材６１，６２，４２，４３，４４，４６，４７，４８，４９，４０、および、樹脂部材５を備えている。
図１０は、半導体装置Ａ３を示す平面図であって、樹脂部材５を想像線で示している。図１１および図１２はそれぞれ、図１０に示す平面図の一部を拡大した部分拡大図である。図１３は、図１０のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。
半導体装置Ａ３は、先述のとおり、複数の半導体素子１１の他に、複数の半導体素子１３を備えている。各半導体素子１３は、半導体装置Ａ３（スイッチング回路）における上アーム回路を構成し、複数の半導体素子１１が、半導体装置Ａ３（スイッチング回路）における下アーム回路を構成している。
複数の半導体素子１３はそれぞれ、各半導体素子１１と同様に構成される。各半導体素子１３は、ＭＯＳＦＥＴであるが、ＭＯＳＦＥＴ以外のトランジスタであってもよい。各半導体素子１３の構成材料は、ＳｉＣ、Ｓｉ、ＧａＡｓあるいはＧａＮのいずれかである。各半導体素子１３は、支持部材２上に、導電性接合材１３０によって接合されている。導電性接合材１３０は、たとえばはんだ、銀ペーストあるいは焼結金属などである。
各半導体素子１３は、素子主面１３ａおよび素子裏面１３ｂを有している。各半導体素子１３において、素子主面１３ａおよび素子裏面１３ｂは、ｚ方向に離間している。素子主面１３ａは、半導体素子１３の上面であって、ｚ２方向を向く。素子裏面１３ｂは、半導体素子１３の下面であって、ｚ１方向を向く。素子裏面１３ｂは、支持部材２に対向する。
各半導体素子１３は、第１電極１３１、第２電極１３２、第３電極１３３および絶縁膜１３４を有している。第１電極１３１は、半導体素子１１の第１電極１１１に対応し、第２電極１３２は、半導体素子１１の第２電極１１２に対応し、第３電極１３３は、半導体素子１１の第３電極１１３に対応し、絶縁膜１３４は、半導体素子１１の絶縁膜１１４に対応する。各半導体素子１３において、第１電極１３１はソース電極であり、第２電極１３２はドレイン電極であり、第３電極１３３はゲート電極である。
複数の半導体素子１４はそれぞれ、各半導体素子１２と同様に構成される。各半導体素子１４は、ダイオードである。各半導体素子１４は、各半導体素子１３に対して、逆並列に接続されている。各半導体素子１４は、支持部材２上に、導電性接合材１４０によって接合されている。導電性接合材１４０は、たとえばはんだ、銀ペーストあるいは焼結金属などである。
各半導体素子１４は、素子主面１４ａおよび素子裏面１４ｂを有している。各半導体素子１４において、素子主面１４ａおよび素子裏面１４ｂは、ｚ方向に離間している。素子主面１４ａは、半導体素子１４の上面であって、ｚ２方向を向く。素子裏面１４ｂは、半導体素子１４の下面であって、ｚ１方向を向く。素子裏面１４ｂは、支持部材２に対向する。
各半導体素子１４は、アノード電極１４１およびカソード電極１４２を有している。アノード電極１４１は、半導体素子１３のアノード電極１２１に対応し、カソード電極１４２は、半導体素子１３のカソード電極１２２に対応する。カソード電極１４２は、導電性接合材１４０を介して、支持部材２の一部（後述の導電体層２２６）に導通する。
半導体装置Ａ３において、支持部材２の主面金属層２２は、半導体装置Ａ１の主面金属層２２と比較して、複数の導電体層２２６，２２７，２２８，２２９，２２０をさらに含んでいる。したがって、半導体装置Ａ３の主面金属層２２は、複数の導電体層２２０～２２９を含んでいる。複数の導電体層２２０～２２９は、互いに離間している。
導電体層２２６は、帯状部２２６ａおよび端子接合部２２６ｂを含む。帯状部２２６ａは、ｘ方向に長く延びており、複数の半導体素子１３，１４がそれぞれ接合されている。帯状部２２６ａに接合された複数の半導体素子１３は、帯状部２２６ａが延びる方向（ｘ方向）に並んでいる。端子接合部２２６ｂは、電力端子３６の一部（後述のパッド部３６１）が接合されている。帯状部２２６ａと端子接合部２２６ｂとは繋がっており、一体的に形成されている。導電体層２２６は、各導電性接合材１３０を介して、各半導体素子１３の第２電極１３２（ドレイン電極）に導通するとともに、各導電性接合材１４０を介して、各半導体素子１４のカソード電極１４２に導通する。つまり、各半導体素子１３の第２電極１３２と各半導体素子１４のカソード電極１４２とは、導電体層２２６を介して導通する。
導電体層２２７は、図１２に示すように、帯状部２２７ａおよび端子接合部２２７ｂを含む。帯状部２２７ａは、ｘ方向に延びており、複数の接続部材４７がそれぞれ接合されている。端子接合部２２７ｂは、信号端子３７の一部（後述のパッド部３７１）が接合されている。帯状部２２７ａと端子接合部２２７ｂとは繋がっており、一体的に形成されている。
導電体層２２８は、接続部材接合部２２８ａおよび端子接合部２２８ｂを含む。接続部材接合部２２８ａは、接続部材４６が接合されている。端子接合部２２８ｂは、検出端子３８の一部（後述のパッド部３８１）が接合されている。接続部材接合部２２８ａと端子接合部２２８ｂとは繋がっており、一体的に形成されている。
導電体層２２９は、図１２に示すように、帯状部２２９ａおよび端子接合部２２９ｂを含む。帯状部２２９ａは、ｘ方向に長く延びており、複数の接続部材４８がそれぞれ接合されている。端子接合部２２９ｂは、検出端子３９の一部（後述のパッド部３９１）が接合されている。帯状部２２９ａと端子接合部２２９ｂとは繋がっており、一体的に形成されている。
複数の導電体層２２０はそれぞれ、図１１および図１２に示すように、各ダミー端子３０の一部（後述のパッド部３０１）が接合されている。各導電体層２２０は、いずれの接続部材４１～４８，６１，６２も接合されていない。よって、各導電体層２２０は、いずれの半導体素子１１～１４にも導通していない。
電力端子３１は、半導体装置Ａ１の電力端子３１と同様に、各半導体素子１１の第２電極１１２（ドレイン電極）に導通している。また、電力端子３１は、図１０および図１３に示すように、導電体層２２３および接続部材６２を介して、各半導体素子１３の第１電極１３１（ソース電極）に導通している。
電力端子３６は、電力端子３２と同様に、板状の部材である。電力端子３６は、導電体層２２６および導電性接合材１３０を介して、各半導体素子１３の第２電極１３２（ドレイン電極）に導通している。
電力端子３６は、図１０に示すように、パッド部３６１および端子部３６２を含んでいる。パッド部３６１は、樹脂部材５に覆われている。パッド部３６１は、導電体層２２６に接合されている。この接合は、導電性接合材（はんだや焼結金属など）を用いた接合、レーザ接合あるいは超音波接合などのいずれの手法であってもよい。端子部３６２は、樹脂部材５から露出する。端子部３６２は、図１０に示すように、平面視において樹脂部材５からｘ２方向に延びている。端子部３６２の表面には、たとえば銀めっきが施されていてもよい。
信号端子３７は、導電体層２２７および複数の接続部材４７を介して、各半導体素子１３の第３電極１３３（ゲート電極）に導通する。信号端子３７には、各半導体素子１３のオンオフ制御するための駆動信号が入力される。信号端子３７には、たとえばドライブ回路が接続され、当該ドライブ回路から駆動信号が入力される。
信号端子３７は、図１２に示すように、パッド部３７１および端子部３７２を含んでいる。パッド部３７１は、樹脂部材５に覆われている。パッド部３７１は、導電体層２２７の端子接合部２２７ｂに接合されている。この接合は、導電性接合材（はんだや焼結金属など）を用いた接合、レーザ接合あるいは超音波接合などのいずれの手法であってもよい。端子部３７２は、樹脂部材５から露出する。端子部３７２は、ｘ方向に見てＬ字状である。
検出端子３８は、導電体層２２９、接続部材４６および接続部材６２を介して、半導体素子１３の第１電極１３１（ソース電極）に導通する。検出端子３８は、検出端子３４と同様に、各半導体素子１３の駆動信号を生成するドライブ回路が接続される。検出端子３８に印加される電圧は、帰還信号として当該ドライブ回路に出力される。
検出端子３８は、図１２に示すように、パッド部３８１および端子部３８２を含んでいる。パッド部３８１は、樹脂部材５に覆われている。パッド部３８１は、導電体層２２８の端子接合部２２８ｂに接合されている。この接合は、導電性接合材（はんだや焼結金属など）を用いた接合、レーザ接合あるいは超音波接合などのいずれの手法であってもよい。端子部３８２は、樹脂部材５から露出する。端子部３８２は、ｘ方向に見てＬ字状である。
検出端子３９は、導電体層２２８および複数の接続部材４８を介して、各半導体素子１３の第１電極１３１（ソース電極）に導通する。検出端子３９は、検出端子３５と同様に、ミラークランプ回路が接続される。当該ミラークランプ回路は、たとえば、検出端子３９と信号端子３７との間に接続され、半導体素子１３の誤動作（ゲート誤オン）を防止する。
検出端子３９は、図１２に示すように、パッド部３９１および端子部３９２を含む。パッド部３９１は、樹脂部材５に覆われている。パッド部３９１は、導電体層２２９の端子接合部２２９ｂに接合されている。この接合は、導電性接合材（はんだや焼結金属など）を用いた接合、レーザ接合あるいは超音波接合などのいずれの手法であってもよい。端子部３９２は、樹脂部材５から露出する。端子部３９２は、ｘ方向に見てＬ字状である。
信号端子３７、検出端子３８および検出端子３９は、信号端子３３、検出端子３４および検出端子３５と反対側の樹脂側面、つまり、ｙ２方向側の樹脂側面５３４から突き出ている。
ダミー端子３０は、いずれの半導体素子１１，１２，１３，１４にも導通していない。
ダミー端子３０は、図１１および図１２に示すように、パッド部３０１および端子部３０２を含む。パッド部３０１は、樹脂部材５に覆われている。パッド部３０１は、導電体層２２０に接合されている。この接合は、導電性接合材（はんだや焼結金属など）を用いた接合、レーザ接合あるいは超音波接合などのいずれの手法であってもよい。端子部３０２は、樹脂部材５から露出する。端子部３０２は、ｘ方向に見てＬ字状である。
半導体装置Ａ３において、電力端子３１は、上記スイッチング回路における出力端子である。電力端子３２は、上記スイッチング回路における負極側の入力端子（Ｎ端子）である。電力端子３６は、上記スイッチング回路における正極側の入力端子（Ｐ端子）である。２つの電力端子３２，３６の間には、電源電圧が印加される。半導体装置Ａ３は、複数の半導体素子１１，１３のスイッチング動作によって、電力端子３２－電力端子３６間に印加される電圧を変換し、電力端子３１から出力する。
複数の接続部材６２はそれぞれ、各接続部材６１と同様に構成される。つまり、各接続部材６２は、導電性の板状部材であり、一部が屈曲している。各接続部材６２は、各接続部材６１と同様に、一部が屈曲するのではなく、部分的に厚み（ｚ方向寸法）が異なる構成であってもよい。各接続部材６２は、導電体層２２３、各半導体素子１３の第１電極１３１および各半導体素子１４のアノード電極１４１にそれぞれ接合され、これらを導通させる。各接続部材６２の接合は、導電性接合材を用いた接合、レーザ溶接による接合あるいは超音波接合などのいずれであってもよい。
接続部材４６は、一端（第１端）が接続部材６２に接合され、他端（第２端）が導電体層２２９に接合されている。接続部材４６は、接続部材６２と導電体層２２９とを導通させる。好ましくは、半導体素子１３の第１電極１３１から、接続部材４６と接続部材６２との接合部までの寄生インダクタンスが、たとえば０．３ｎＨ以上２ｎＨ以下である。つまり、第１電極１３１からの寄生インダクタンスが０．３ｎＨ以上２ｎＨ以下である接続部材６２上の位置に、接続部材４６を接続することが好ましい。接続部材４６の上記第２端は、導電体層２２９に接合されるのではなく、検出端子３８のパッド部３８１に接合されていてもよい。
複数の接続部材４７はそれぞれ、一端が各半導体素子１３の第３電極１３３（ゲート電極）に接合され、他端が導電体層２２７に接合されている、各接続部材４７は、各第３電極１３３と導電体層２２７とを導通させる。
複数の接続部材４８はそれぞれ、一端が各半導体素子１３の第１電極１３１（ソース電極）に接合され、他端が導電体層２２８に接合されている。各接続部材４８は、各第１電極１３１と導電体層２２８とを導通させる。
以上のように構成された半導体装置Ａ３の作用効果は次の通りである。
半導体装置Ａ３は、半導体素子１１と導電体層２２１と電力端子３２と検出端子３４と接続部材６１と接続部材４２とを備えている。この構成によると、検出端子３４（ソースセンス端子）と第１電極１１１（ソース電極）との導通経路に、接続部材６１や導電体層２２１等が介在している。よって、半導体装置Ａ３は、半導体装置Ａ１と同様に、第２電極１１２－第１電極１１１間（ドレイン－ソース間）に過電流が流れたときに、第３電極１１３－第１電極１１１間（ゲート－ソース間）にかかる電圧を接続部材６１や導電体層２２１での寄生インダクタンスによって低減することができる。したがって、半導体装置Ａ３は、半導体素子１１の短絡耐量を向上させることができる。
半導体装置Ａ３は、半導体素子１３と接続部材６２と検出端子３８と接続部材４６とを備えている。半導体素子１３は、第１電極１３１（ソース電極）、第２電極１３２（ドレイン電極）および第３電極１３３（ゲート電極）を備えており、第３電極１３３に入力される駆動信号によって、第１電極１３１－第２電極１３２間がオンオフ制御される。検出端子３８は、第１電極１３１に導通しており、ソースセンス端子である。接続部材６２は、第１電極１３１に接合され、接続部材４６は、接続部材６２上に接合されている。この構成によると、検出端子３８（ソースセンス端子）と第１電極１３１（ソース電極）との導通経路に接続部材６２が介在している。これにより、検出端子３８と第１電極１３１（ソース電極）との間をボンディングワイヤ等で直接接続する場合と比べて、第２電極１３２－第１電極１３１間（ドレイン－ソース間）に過電流が流れたときに、第３電極１３３－第１電極１３１間（ゲート－ソース間）にかかる電圧を接続部材６２での寄生インダクタンスによって低減することができる。したがって、半導体装置Ａ３は、半導体素子１３の短絡耐量を向上させることができる。特に、寄生インダクタンスを利用しているため、他のインダクタンス素子などを用いることなく、半導体素子１３の短絡耐量を向上させることができる。
第３実施形態では、板状の接続部材６１，６２を備えた場合を示したが、これらの代わりに、ワイヤ状の接続部材を備えていてもよい。図１４は、そのような変形例に係る半導体装置を示している。この変形例にかかる半導体装置は、半導体装置Ａ３と比較して、各接続部材６１の代わりに、複数の接続部材４１および複数の接続部材４５を備えており、かつ、各接続部材６２の代わりに複数の接続部材４９および複数の接続部材４０を備えている。
複数の接続部材４９はそれぞれ、各接続部材４１と同様に、ボンディングワイヤである。各接続部材４９は、各半導体素子１３の第１電極１３１と導電体層２２３とに接合され、これらを導通させる。複数の接続部材４０はそれぞれ、各接続部材４５と同様にボンディングワイヤである。各接続部材４０は、各半導体素子１３の第１電極１３１と各半導体素子１４のアノード電極１４１とに接合され、これらを導通させる。
図１４に示すように、接続部材４６が導電体層２２３に接合されている。そのほか、信号端子３７、検出端子３８，３９および２つのダミー端子３０と、導電体層２２７，２２８，２２９および２つの導電体層２２０との各配置が、適宜変更されている。信号端子３７および検出端子３８，３９は、信号端子３３および検出端子３４，３５と同様に、平面視においてｘ１方向寄りに配置されている。
図１４に示す半導体装置においても、半導体装置Ａ３と同様の効果を奏することができる。
図１５～図１７は、第４実施形態にかかる半導体装置を示している。第４実施形態の半導体装置Ａ４は、図１５～図１７に示すように、半導体装置Ａ３と同様に、複数の半導体素子１１～１４、支持部材２、複数の電力端子３１，３２，３６、複数の信号端子３３，３７、複数の検出端子３４，３５，３８，３９および複数の接続部材４１～４９を備えている。さらに、半導体装置Ａ４は、複数の導通部材８１ａ～８１ｆ，８２ａ～８２ｃ，８３ａ～８３ｄ、検出端子９１および２つのサーミスタ端子９２を備えている。半導体装置Ａ４は、樹脂部材５の代わりに、放熱板７１およびケース７２を備えている。半導体装置Ａ４は、図１５～図１７に示すように、２つの電力端子３１（３１Ａ，３１Ｂ）を備えている。
図１５は、半導体装置Ａ４を示す斜視図である。図１６は、半導体装置Ａ４を示す平面図であって、天板７０（後述）を取り除いた状態を示している。図１７は、図１６のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。図１７においては、一部の構成要素を省略している。
放熱板７１は、図１７に示すように、平面視矩形状の板状体であり、熱伝導率の高い材料で構成されている。放熱板７１の構成材料は、たとえば銅などの金属である。放熱板７１の表面にニッケルめっきが施されていてもよい。放熱板７１のｚ１方向側の表面には、必要に応じてヒートシンクなどの冷却手段が取り付けられる。
ケース７２は、図１５および図１６に示すように、略直方体形状に形成されている。ケース７２は、たとえばＰＰＳ（ポリフェニレンサルファイド）など、電気絶縁性を有し、かつ耐熱性に優れた合成樹脂から構成される。ケース７２は、平面視において放熱板７１と略同じ大きさの矩形状である。ケース７２は、放熱板７１のｚ２方向側の表面に固定された枠部７３と、この枠部７３に固定された天板７０とを備えている。天板７０は、枠部７３のｚ２方向側を閉鎖し、枠部７３のｚ１方向側を閉鎖する放熱板７１と対向している。天板７０、放熱板７１および枠部７３によって、回路収容空間（複数の半導体素子１１～１４および支持部材２などを収容する空間）がケース７２の内部に区画されている。
枠部７３は、図１６に示すように、ｘ方向に離間した一対の側壁７３１，７３２およびｙ方向に離間した一対の側壁７３３，７３４を有する。一対の側壁７３１，７３２はともに、平面視において、ｙ方向に延びる。側壁７３１は、ｘ１方向側に位置し、側壁７３２は、ｘ２方向側に位置する。一対の側壁７３３，７３４はともに、平面視において、ｘ方向に延びる。側壁７３３は、ｙ１方向側に位置し、側壁７３４は、ｙ２方向側に位置する。側壁７３３は、一対の側壁７３１，７３２のｙ１方向側の各端縁部に繋がり、側壁７３４は、一対の側壁７３１，７３２のｙ２方向側の各端縁部に繋がる。
側壁７３１の外面には、図１５および図１６に示すように、２つの端子台７７１，７７２が形成されている。端子台７７１のｚ２方向側の表面には、電力端子３１Ａが配置されており、端子台７７２のｚ２方向側の表面には、電力端子３１Ｂが配置されている。平面視において、端子台７７１は、側壁７３１の長さ方向（ｙ方向）中央に対して、ｙ２方向側に配置されており、端子台７７２は、側壁７３１の長さ方向（ｙ方向）中央に対して、ｙ１方向側に配置されている。これらの端子台７７１，７７２は、側壁７３１と一体的に形成されている。
側壁７３２の外面には、図１５および図１６に示すように、２つの端子台７７３，７７４が形成されている。端子台７７３のｚ２方向側の表面には、電力端子３６が配置されており、端子台７７４のｚ２方向側の表面には、電力端子３２が配置されている。平面視において、端子台７７３は、側壁７３２の長さ方向（ｙ方向）中央に対して、ｙ２方向に配置されており、端子台７７４は、側壁７３２の長さ方向（ｙ方向）中央に対して、ｙ１方向側に配置されている。これらの端子台７７３，７７４は、側壁７３２と一体的に形成されている。各端子台７７１～７７４には、図１６に示すように、それぞれナットＮＴがそのネジ穴の中心軸線がｚ方向に一致する姿勢で埋設されている。
側壁７３３には、図１６に示すように、信号端子３３および２つの検出端子３４，３５が取り付けられている。信号端子３３および２つの検出端子３４，３５は、それぞれ一部ずつが側壁７３３のｚ２方向側の表面からケース７２の外方（ｚ２方向）に突出している。信号端子３３および２つの検出端子３４，３５は、側壁７３３の長さ方向（ｘ方向）中央とｘ２方向側端との間において、ｘ方向に間隔をおいて配置されている。
側壁７３４には、図１６に示すように、信号端子３７および２つの検出端子３８，３９が取り付けられている。信号端子３７および２つの検出端子３８，３９は、それぞれ一部ずつが、側壁７３４のｚ２方向側の表面からケース７２の外方（ｚ２方向）に突出している。信号端子３７および２つの検出端子３８，３９は、側壁７３４の長さ方向（ｘ方向）中央とｘ１方向側端との間において、ｘ方向に間隔をおいて配置されている。
図１６に示すように、枠部７３のｚ２方向側の表面における４つの角部分にはそれぞれ、凹部７４が形成されている。凹部７４の底壁は、底壁を貫通する取付用貫通孔７５が形成されている。取付用貫通孔７５には、筒状金属部材７６が嵌め込まれた状態で固定されている。放熱板７１には、取付用貫通孔７５に連通する取付用貫通孔（図示略）が形成されている。半導体装置Ａ４は、ケース７２の取付用貫通孔７５および放熱板７１の取付用貫通孔を挿通する締結具（たとえばボルト）によって、取付対象の所定の固定位置に固定される。これらの取付用貫通孔７５を利用して、上記ヒートシンクなどの冷却手段が取り付けられてもよい。
半導体装置Ａ４の支持部材２は、図１７に示すように、放熱板７１のｚ２方向側の表面に搭載されており、図１６に示すように、平面視において、ケース７２の内方（上記回路収容空間）に収容されている。
半導体装置Ａ４の主面金属層２２は、図１６に示すように、２つの導電体層２２１、２つの導電体層２２２、２つの導電体層２２３、２つの導電体層２２４、２つの導電体層２２６、２つの導電体層２２７、２つの導電体層２２９、および、２つの導電体層２２Ｔを含んでいる。
２つの導電体層２２１は、離間して配置され、ｘ方向に並んでいる。２つの導電体層２２１は、導通部材８２ａを介して導通している。図１６に示す例においては、導通部材８２ａは、金属の板状部材であるが、１つの（または複数の）ボンディングワイヤであってもよい。２つの導電体層２２１は、分離せず、一体的に形成されてもよい。
２つの導電体層２２２は、離間して配置され、ｘ方向に並んでいる。２つの導電体層２２２は、導通部材８３ａを介して導通している。図１６に示す例示においては、導通部材８３ａは、複数のボンディングワイヤであるが、金属の板状部材であってもよい。２つの導電体層２２２は、分離せず、一体的に形成されてもよい。
２つの導電体層２２３は、離間して配置され、ｘ方向に並んでいる。２つの導電体層２２３は、導通部材８２ｂを介して導通している。図１６に示す例示においては、導通部材８２ｂは、金属の板状部材であるが、１つの（または複数の）ボンディングワイヤであってもよい。各導電体層２２３には、それぞれ３つの半導体素子１１および３つの半導体素子１２が接合されている。２つの導電体層２２３は、分離せず、一体的に形成されてもよい。
２つの導電体層２２４は、離間して配置され、ｘ方向に並んでいる。２つの導電体層２２４は、導通部材８３ｂを介して導通している。図１６に示す例示においては、導通部材８３ｂは、複数のボンディングワイヤであるが、金属の板状部材であってもよい。２つの導電体層２２４は、分離せず、一体的に形成されてもよい。
２つの導電体層２２６は、離間して配置され、ｘ方向に並んでいる。２つの導電体層２２６は、導通部材８２ｃを介して導通している。図１６に示す例示においては、導通部材８２ｃは、金属の板状部材であるが、１つの（または複数の）ボンディングワイヤであってもよい。各導電体層２２６には、それぞれ３つの半導体素子１３および３つの半導体素子１４が接合されている。２つの導電体層２２６は、分離せず、一体的に形成されてもよい。
２つの導電体層２２７は、離間して配置され、ｘ方向に並んでいる。２つの導電体層２２７は、導通部材８３ｃを介して導通している。図１６に示す例示においては、導通部材８３ｃは、複数のボンディングワイヤであるが、金属の板状部材であってもよい。２つの導電体層２２７は、分離せず、一体的に形成されてもよい。
２つの導電体層２２９は、離間して配置され、ｘ方向に並んでいる。２つの導電体層２２９は、導通部材８３ｄを介して導通している。図１６に示す例示においては、導通部材８３ｄは、複数のボンディングワイヤであるが、金属の板状部材であってもよい。２つの導電体層２２９は、分離せず、一体的に形成されてもよい。
２つの導電体層２２Ｔは、離間して配置され、ｘ方向に並んでいる。２つの導電体層２２Ｔには、図１６に示すように、サーミスタＴＨが接合されており、各導電体層２２Ｔは、サーミスタＴＨに導通する。
電力端子３１Ａは、図１６に示すように、先端部３１３Ａ、基部３１４Ａおよび立上部３１５Ａを含む。先端部３１３Ａは、端子台７７１のｚ２方向側の表面に沿って形成されている。基部３１４Ａは、先端部３１３Ａのｚ１方向側において、先端部３１３Ａと平行に配置されている。立上部３１５Ａは、先端部３１３Ａのｙ１方向側端縁部と基部３１４Ａのｙ１方向側端縁部とを連結している。基部３１４Ａの大部分と立上部３１５Ａとは、側壁７３１および端子台７７１の内部に埋め込まれている。基部３１４Ａのｘ２方向側端縁部には、ケース７２の内方に向かって突出する櫛歯部３１６Ａが形成されている。櫛歯部３１６Ａは、導電体層２２３に接合されている。
電力端子３１Ｂは、図１６に示すように、先端部３１３Ｂ、基部３１４Ｂおよび立上部３１５Ｂを含む。先端部３１３Ｂは、端子台７７２のｚ２方向側の表面に沿って形成されている。基部３１４Ｂは、先端部３１３Ｂのｚ１方向側において、先端部３１３Ｂと平行に配置されている。立上部３１５Ｂは、先端部３１３Ｂのｙ２方向側端縁部と基部３１４Ｂのｙ２方向側端縁部とを連結している。基部３１４Ｂの大部分と立上部３１５Ｂとは、側壁７３１および端子台７７２の内部に埋め込まれている。基部３１４Ｂのｘ２方向側端縁部には、ケース７２の内方に向かって突出する櫛歯部３１６Ｂが形成されている。櫛歯部３１６Ｂは、導電体層２２３に接合されている。
電力端子３６は、図１６に示すように、先端部３６３、基部３６４および立上部３６５を含む。先端部３６３は、端子台７７３のｚ２方向側の表面に沿って形成されている。基部３６４は、先端部３６３のｚ１方向側において、先端部３６３と平行に配置されている。立上部３６５は、先端部３６３のｙ１方向側端縁部と基部３６４のｙ１方向側端縁部とを連結している。基部３６４の大部分と立上部３６５とは、側壁７３２および端子台７７３の内部に埋め込まれている。基部３６４のｘ１方向側端縁部には、ケース７２の内方に向かって突出する櫛歯部３６６が形成されている。櫛歯部３６６は、導電体層２２６に接合されている。
電力端子３２は、図１６に示すように、先端部３２３、基部３２４および立上部３２５を含む。先端部３２３は、端子台７７４のｚ２方向側の表面に沿って形成されている。基部３２４は、先端部３２３のｚ１方向側において、先端部３２３と平行に配置されている。立上部３２５は、先端部３２３のｙ２方向側端縁部と基部３２４のｙ２方向側端縁部とを連結している。基部３２４の大部分と立上部３２５とは、側壁７３２および端子台７７４の内部に埋め込まれている。基部３２４のｘ１方向側端縁部には、ケース７２の内方に向かって突出する櫛歯部３２６が形成されている。櫛歯部３２６は、導電体層２２１に接合されている。
電力端子３６の先端部３６３には、挿通孔３６９が形成され、電力端子３２の先端部３２３には、挿通孔３２９が形成され、電力端子３１Ａの先端部３１３Ａには、挿通孔３１９Ａが形成され、電力端子３１Ｂの先端部３１３Ｂには、挿通孔３１９Ｂが形成されている。これらの挿通孔３６９，３２９，３１９Ａ，３１９Ｂにボルト（図示略）を挿通し、当該ボルトをナットＮＴに嵌めることにより、半導体装置Ａ４の取付対象側に備えられる電源装置や負荷などに、各電力端子３１Ａ，３１Ｂ，３２，３６を接続できる。
信号端子３３は、ｘ方向に見てクランク状である。信号端子３３の基端部は、図１６に示すように、ケース７２の内方に配置され、信号端子３３の先端部は、側壁７３３のｚ２方向側の表面からｚ２方向に突出している。信号端子３３は、基端部と先端部とを繋ぐ中間部分が側壁７３３に埋め込まれている。信号端子３３は、図１６に示すように、基端部に導通部材８１ａが接合されており、当該導通部材８１ａを介して、２つの導電体層２２２のいずれか（本実施形態ではｘ１方向側の導電体層２２２）に導通している。図１６に示す例示においては、導通部材８１ａは、ボンディングワイヤであるが、金属の板状部材であってもよい。
各検出端子３４，３５は、ｘ方向に見てクランク状である。各検出端子３４，３５の各基端部は、図１６に示すように、ケース７２の内方に配置され、各検出端子３４，３５の各先端部は、側壁７３３のｚ２方向側の表面からｚ２方向に突出している。各検出端子３４，３５は、各基端部と各先端部とを繋ぐ中間部分が、側壁７３３に埋め込まれている。検出端子３４は、図１６に示すように、基端部に接続部材４２が接合されており、当該接続部材４２を介して、２つの導電体層２２１のいずれか（本実施形態ではｘ２方向側の導電体層２２１）に導通する。検出端子３５は、図１６に示すように、基端部に導通部材８１ｂが接合されており、当該導通部材８１ｂを介して、２つの導電体層２２４のいずれか（本実施形態では２方向側の導電体層２２４）に導通している。図１６に示す例示においては、導通部材８１ｂは、ボンディングワイヤであるが、金属の板状部材であってもよい。
信号端子３７は、ｘ方向に見てクランク状である。信号端子３７の基端部は、図１６に示すように、ケース７２の内方に配置され、信号端子３７の先端部は、側壁７３４のｚ２方向側の表面からｚ２方向に突出している。信号端子３７は、基端部と先端部とを繋ぐ中間部分が、側壁７３４に埋め込まれている。信号端子３７は、図１６に示すように、基端部に導通部材８１ｃが接合されており、当該導通部材８１ｃを介して、２つの導電体層２２７のいずれか（本実施形態ではｘ２方向側の導電体層２２７）に導通している。図１６に示す例示においては、導通部材８１ｃは、ボンディングワイヤであるが、金属の板状部材であってもよい。
各検出端子３８，３９は、ｘ方向に見てクランク状である。各検出端子３８，３９の各基端部は、図１６に示すように、ケース７２の内方に配置され、各検出端子３８，３９の各先端部は、側壁７３４のｚ２方向側の表面からｚ２方向に突出している。各検出端子３８，３９は、各基端部と各先端部とを繋ぐ中間部分が、側壁７３４に埋め込まれている。検出端子３８は、図１６に示すように、基端部に接続部材４６が接合されており、当該接続部材４６を介して、２つの導電体層２２３のいずれか（本実施形態ではｘ１方向側の導電体層２２３）に導通している。検出端子３９は、図１６に示すように、基端部に導通部材８１ｄが接合されており、当該導通部材８１ｄを介して、２つの導電体層２２９のいずれか（本実施形態ではｘ１方向側の導電体層２２９）に導通している。図１６に示す例示においては、導通部材８１ｄは、ボンディングワイヤであるが、金属の板状部材であってもよい。
検出端子９１は、ｘ方向に見てクランク状である。検出端子９１の基端部は、図１６に示すように、ケース７２の内方に配置され、検出端子９１の先端部は、側壁７３４のｚ２方向側の表面からｚ２方向に突出している。検出端子９１は、基端部と先端部とを繋ぐ中間部分が側壁７３４に埋め込まれている。検出端子９１は、図１６に示すように、基端部に導通部材８１ｅが接合されており、当該導通部材８１ｅを介して２つの導電体層２２６のいずれか（本実施形態ではｘ１方向側の導電体層２２６）に導通している。図１６に示す例示においては、導通部材８１ｅは、ボンディングワイヤであるが、金属の板状部材であってもよい。導電体層２２６が半導体素子１３の第２電極１３２（ドレイン電極）に導通しているので、検出端子９１は、当該第２電極１３２に導通する。
２つのサーミスタ端子９２はそれぞれ、ｘ方向に見てクランク状である。各サーミスタ端子９２の各基端部は、図１６に示すように、ケース７２の内方に配置され、各サーミスタ端子９２の各先端部は、側壁７３４のｚ２方向側の表面からｚ２方向に突出している。各サーミスタ端子９２は、各基端部と各先端部とを繋ぐ中間部分が、側壁７３４に埋め込まれている。各サーミスタ端子９２は、図１６に示すように、各基端部に２つの導通部材８１ｆがそれぞれ１つずつ接合されており、当該導通部材８１ｆを介して、各導電体層２２Ｔに導通している。図１６に示す例示においては、各導通部材８１ｆは、ボンディングワイヤであるが、金属の板状部材であってもよい。各サーミスタ端子９２は、各導通部材８１ｆおよび各導電体層２２Ｔを介して、ケース７２の内方に配置されたサーミスタＴＨに導通している。２つのサーミスタ端子９２は、半導体装置Ａ４の内部温度の検出に用いられる。
以上のように構成された半導体装置Ａ４の作用効果は次の通りである。
半導体装置Ａ４は、半導体素子１１と導電体層２２１と検出端子３４と接続部材４１と接続部材４２とを備えている。この構成によると、検出端子３４（ソースセンス端子）と第１電極１１１（ソース電極）との導通経路に、接続部材４１および導電体層２２１等が介在している。よって、半導体装置Ａ４は、半導体装置Ａ１と同様に、第２電極１１２－第１電極１１１間（ドレイン－ソース間）に過電流が流れたときに、接続部材４１や導電体層２２１での寄生インダクタンスによって、第３電極１１３－第１電極１１１間（ゲート－ソース間）にかかる電圧を低減することができる。したがって、半導体装置Ａ４は、半導体素子１１の短絡耐量を向上させることができる。
半導体装置Ａ４は、半導体素子１３と導電体層２２３と検出端子３８と接続部材４９と接続部材４６とを備えている。この構成によると、検出端子３８（ソースセンス端子）と第１電極１３１（ソース電極）との導通経路に、接続部材４６および導電体層２２３等が介在している。よって、半導体装置Ａ４は、半導体装置Ａ３と同様に、第２電極１３２－第１電極１３１間（ドレイン－ソース間）に過電流が流れたときに、接続部材４６や導電体層２２３での寄生インダクタンスによって、第３電極１３３－第１電極１３１（ゲート－ソース間）にかかる電圧を低減することができる。したがって、半導体装置Ａ４は、半導体素子１３の短絡耐量を向上させることができる。
図１８は、第５実施形態にかかる半導体装置を示している。第５実施形態の半導体装置Ａ５は、半導体装置Ａ１と比較して、支持部材２の構成が主に異なる。具体的には、半導体装置Ａ５の支持部材２は、リードフレームである。図１８は、半導体装置Ａ５を示す平面図であって、樹脂部材５を想像線で示す。
半導体装置Ａ５は、たとえばＴＯ（Transistor Outline）パッケージ型である。なお、半導体装置Ａ５は、ＴＯパッケージ型に限定されず、ＳＯＰ（Small Outline Package）型、ＳＯＮ（Small Outline Non-lead）型、ＢＧＡ（Ball Grid Array）型、などの周知のパッケージ形式であってもよい。半導体装置Ａ５においては、図１８に示すように１つの半導体素子１１を備えている。
半導体装置Ａ５の支持部材２は、先述のとおり、リードフレームであり、互いに離間した複数のリード２５１～２５５を含んでいる。複数のリード２５１～２５５の各構成材料、すなわち、支持部材２の構成材料は、たとえば銅などの金属である。複数のリード２５１～２５５はそれぞれ、一部ずつが樹脂部材５から露出している。図１８に示す例示においては、半導体装置Ａ５は、５つの端子（ピン）を有するＴＯパッケージである。半導体装置Ａ５は、５つ以上の端子（ピン）を有していてもよい。
リード２５１は、図１８に示すように、パッド部２５１ａおよび端子部２５１ｂを含む。パッド部２５１ａは、リード２５１のうち樹脂部材５に覆われた部分である。パッド部２５１ａは、複数の接続部材４１が接合されている。パッド部２５１ａは、複数の接続部材４１を介して、半導体素子１１の第１電極１１１に導通する。また、パッド部２５１ａは、接続部材４２が接合されている。パッド部２５１ａは、接続部材４２を介して、リード２５２に導通する。端子部２５１ｂは、リード２５１のうち樹脂部材５から露出する部分である。端子部２５１ｂは、パッド部２５１ａに繋がっている。パッド部２５１ａが第１電極１１１に導通しているので、端子部２５１ｂは第１電極１１１に導通する。端子部２５１ｂは、半導体装置Ａ５におけるソース端子である。
リード２５２は、図１８に示すように、パッド部２５２ａおよび端子部２５２ｂを含む。パッド部２５２ａは、リード２５２のうち樹脂部材５に覆われた部分である。パッド部２５２ａには、接続部材４２が接合されている。パッド部２５２ａは、接続部材４２を介して、リード２５１（パッド部２５１ａ）に導通する。したがって、パッド部２５２ａは、接続部材４２、リード２５１および複数の接続部材４１を介して、半導体素子１１の第１電極１１１に導通する。端子部２５２ｂは、リード２５２のうち樹脂部材５から露出する部分である。端子部２５２ｂは、パッド部２５２ａに繋がっている。パッド部２５２ａが半導体素子１１の第１電極１１１に導通しているので、端子部２５２ｂは第１電極１１１に導通する。端子部２５２ｂは、半導体装置Ａ５におけるソースセンス端子である。
リード２５３は、図１８に示すように、パッド部２５３ａおよび端子部２５３ｂを含む。パッド部２５３ａは、リード２５３にうち樹脂部材５に覆われた部分である。パッド部２５３ａには、接続部材４３が接合されている。パッド部２５３ａは、接続部材４３を介して半導体素子１１の第３電極１１３に導通する。端子部２５３ｂは、リード２５３のうち樹脂部材５から露出する部分である。端子部２５３ｂは、パッド部２５３ａに繋がっている。パッド部２５３ａが半導体素子１１の第３電極１１３に導通しているので、端子部２５３ｂは第３電極１１３に導通する。端子部２５３ｂは、半導体装置Ａ５におけるゲート端子である。
リード２５４は、図１８に示すように、パッド部２５４ａおよび端子部２５４ｂを含む。パッド部２５４ａは、リード２５４のうち樹脂部材５に覆われた部分である。パッド部２５４ａには、導電性接合材１１０を介して、半導体素子１１が接合されている。パッド部２５４ａは、導電性接合材１１０を介して、半導体素子１１の第２電極１１２に導通する。端子部２５４ｂは、リード２５４のうち樹脂部材５から露出する部分である。端子部２５４ｂは、パッド部２５４ａに繋がっている。パッド部２５４ａが半導体素子１１の第２電極１１２に導通しているので、端子部２５４ｂは第２電極１１２に導通する。端子部２５４ｂは、半導体装置Ａ５におけるドレイン端子である。
リード２５５は、図１８に示すように、パッド部２５５ａおよび端子部２５５ｂを含む。パッド部２５５ａは、リード２５５のうち樹脂部材５に覆われた部分である。パッド部２５５ａには、接続部材４４が接合されている。パッド部２５５ａは、接続部材４４を介して、半導体素子１１の第１電極１１１に導通する。端子部２５５ｂは、リード２５５のうち樹脂部材５から露出する部分である。端子部２５５ｂは、パッド部２５５ａに繋がっている。パッド部２５５ａが半導体素子１１の第１電極１１１に導通しているので、端子部２５５ｂは第１電極１１１に導通する。端子部２５５ｂは、半導体装置Ａ５におけるソースセンス端子である。
半導体装置Ａ５は、半導体素子１１とリード２５１とリード２５２と接続部材４１と接続部材４２とを備えている。リード２５１およびリード２５２はともに、第１電極１１１に導通している。リード２５１（端子部２５１ｂ）は、ソース端子であり、リード２５２（端子部２５２ｂ）は、ソースセンス端子である。そして、第１電極１１１とリード２５１のパッド部２５１ａとが接続部材４１によって導通し、リード２５１のパッド部２５１ａとリード２５２のパッド部２５２ａとが接続部材４２によって導通している。この構成によると、リード２５２の端子部２５２ｂ（ソースセンス端子）と第１電極１１１（ソース電極）との導通経路に、接続部材４１やリード２５１のパッド部２５１ａ等が介在している。よって、半導体装置Ａ５は、半導体装置Ａ１と同様に、第２電極１１２－第１電極１１１間（ドレイン－ソース間）に過電流が流れたときに、第３電極１１３－第１電極１１１間（ゲート－ソース間）にかかる電圧を、接続部材４１やリード２５１のパッド部２５１ａでの寄生インダクタンスによって、低減することができる。したがって、半導体装置Ａ５は、半導体素子１１の短絡耐量を向上させることができる。
半導体装置Ａ５は、リード２５２およびリード２５５を備えており、各リード２５２，２５５はそれぞれ、半導体素子１１の第１電極１１１に導通する。リード２５５が第１電極１１１の電圧が印加されるのに対して、リード２５２は、第１電極１１１の電圧から、接続部材４１やリード２５１のパッド部２５１ａでの寄生インダクタンスによる電圧降下が生じた後の電圧が印加される。この構成によると、半導体装置Ａ５は、２種類のソースセンス端子を備えており、リード２５２（端子部２５２ｂ）は、半導体素子１１の短絡耐量を向上させるソースセンス端子を構成し、リード２５５（端子部２５５ｂ）は、たとえばゲート誤オンを抑制するミラークランプ回路を接続するのに適したソースセンス端子を構成する。したがって、半導体装置Ａ５は、半導体素子１１の短絡耐量を向上させつつ、ミラークランプ回路によるゲート誤オンを抑制できる。
第１実施形態ないし第５実施形態において、各半導体素子１１，１３の各第１電極１１１，１３１から各検出端子３５，３９やリード２５５までの寄生インダクタンスが０．３ｎＨ以上２ｎＨ以下である場合、次のような構成にしてもよい。すなわち、各半導体装置Ａ１～Ａ５において、検出端子３４，３８やリード２５２を備えず、ドライブ回路ＤＲを接続する端子として、検出端子３５，３９やリード２５５を利用する。また、検出端子３４，３８やリード２５２を設けない場合、導電体層２２５，２２８や接続部材４２，４６も適宜設けないようにしてもよい。
第１実施形態ないし第５実施形態において、各半導体素子１１，１３の各第３電極１１３，１３３にかかる電圧が安定しており（たとえばリンギングが少ない）、ミラークランプ回路ＭＣを半導体装置Ａ１～Ａ５に接続しなくてもよい場合には、各半導体装置Ａ１～Ａ５に、検出端子３５，３９やリード２５５（ミラークランプ回路ＭＣが接続される端子）を設けなくてもよい。また、検出端子３５，３９やリード２５５がない場合、導電体層２２４，２２９や接続部材４４，４８も設けないようにしてもよい。
本開示にかかる半導体装置は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成は、種々に設計変更自在である。
本開示にかかる半導体装置は、以下の付記に関する実施形態を含む。
［付記１］
第１電極、第２電極および第３電極を有する半導体素子であって、前記第３電極に入力される駆動信号によって、前記第１電極および前記第２電極間がオンオフ制御される半導体素子と、
互いに離間しており、かつ、各々が前記第１電極に導通する第１端子および第２端子と、
前記第１端子に導通する第１導電体と、
前記第１電極と前記第１導電体とを導通させる第１接続部材と、
前記第１導電体と前記第２端子とを導通させる第２接続部材と、を備える半導体装置。
［付記２］
前記第１端子および前記第２端子から離間し、かつ、前記第３電極に導通する第３端子と、
前記第１導電体から離間する第２導電体と、をさらに備えており、
前記第３端子には、前記駆動信号を出力するドライブ回路が接続され、
前記第３端子と前記第３電極とは、前記第２導電体を介して導通する、付記１に記載の半導体装置。
［付記３］
前記第３電極と前記第２導電体とを導通させる第３接続部材をさらに備える、付記２に記載の半導体装置。
［付記４］
前記第１端子、前記第２端子および前記第３端子から離間し、かつ、前記第２電極に導通する第４端子と、
前記第１導電体および前記第２導電体から離間する第３導電体と、をさらに備えており、
前記第４端子と前記第２電極とは、前記第３導電体を介して導通する、付記２または付記３に記載の半導体装置。
［付記５］
前記第１端子ないし前記第４端子から離間し、かつ、前記第１電極に導通する第５端子と、
前記第１導電体、前記第２導電体および前記第３導電体から離間する第４導電体と、をさらに備えており、
前記第５端子と前記第１電極とは、前記第４導電体を介して導通し、
前記第５端子は、ミラークランプ回路の第１接続端が接続され、
前記第３端子は、前記ミラークランプ回路の第２接続端が接続される、付記４に記載の半導体装置。
［付記６］
前記第１電極と前記第４導電体とを導通させる第４接続部材をさらに備える、付記５に記載の半導体装置。
［付記７］
前記ミラークランプ回路は、ＭＯＳＦＥＴを含んでおり、
前記第１接続端は、当該ＭＯＳＦＥＴのソース端子であり、
前記第２接続端は、当該ＭＯＳＦＥＴのドレイン端子である、付記５または付記６に記載の半導体装置。
［付記８］
前記半導体素子は、第１方向に離間する素子主面および素子裏面を有しており、
前記第１電極および前記第３電極は、前記素子主面に配置され、
前記第２電極は、前記素子裏面に配置されている、付記５ないし付記７のいずれか１つに記載の半導体装置。
［付記９］
前記素子裏面と前記第３導電体との間に介在する第１導電性接合材をさらに備えており、
前記第２電極と前記第３導電体とは、前記第１導電性接合材を介して導通する、付記８に記載の半導体装置。
［付記１０］
アノード電極およびカソード電極を有するダイオードをさらに備えており、
前記アノード電極は、前記第１電極に導通し、
前記カソード電極は、前記第２電極に導通する、付記９に記載の半導体装置。
［付記１１］
前記アノード電極と前記第１電極とを導通させる第５接続部材と、
前記カソード電極と前記第２電極とを導通させる第２導電性接合材と、をさらに備えており、
前記ダイオードは、前記第３導電体に接合されている、付記１０に記載の半導体装置。
［付記１２］
前記半導体素子はＳｉＣ－ＭＯＳＦＥＴであり、前記第１電極はソース電極であり、前記第２電極はドレイン電極であり、前記第３電極はゲート電極である、付記９ないし付記１１のいずれか１つに記載の半導体装置。
［付記１３］
前記第１導電体は、前記第１方向に直交する第２方向に延びる第１帯状部を含み、
前記第２導電体は、前記第２方向に延びる第２帯状部を含み、
前記第３導電体は、前記第２方向に延びる第３帯状部を含み、
前記第４導電体は、前記第２方向に延びる第４帯状部を含んでいる、付記９ないし付記１２のいずれか１つに記載の半導体装置。
［付記１４］
前記第２帯状部は、前記第１方向および前記第２方向の両方に直交する第３方向において、前記第１帯状部と前記第４帯状部との間に配置されている、付記１３に記載の半導体装置。
［付記１５］
前記第３帯状部は、前記第３方向において、前記第１帯状部を挟んで前記第２帯状部の反対側に配置され、
前記半導体素子は、前記第３帯状部に載置されている、付記１４に記載の半導体装置。
［付記１６］
前記第２方向において、前記半導体素子に並んで配置された追加の半導体素子をさらに備えており、
前記追加の半導体素子は、前記第３帯状部に載置されている、付記１５に記載の半導体装置。
［付記１７］
前記第１導電体、前記第２導電体、前記第３導電体および前記第４導電体を搭載する絶縁部材をさらに備えている、付記５ないし付記１６のいずれか１つに記載の半導体装置。
［付記１８］
前記第１電極から、前記第１導電体と前記第１接続部材との接合部までの寄生インダクタンスは、０．３ｎＨ以上２ｎＨ以下である、付記１ないし付記１７のいずれか１つに記載の半導体装置。
Ａ１，Ａ２，Ａ３，Ａ４，Ａ５：半導体装置
１１，１２，１３，１４：半導体素子
１１ａ，１２ａ，１３ａ，１４ａ：素子主面
１１ｂ，１２ｂ，１３ｂ，１４ｂ：素子裏面
１１０，１２０，１３０，１４０：導電性接合材
１１１，１３１：第１電極
１１２，１３２：第２電極
１１３，１３３：第３電極
１１４，１３４：絶縁膜
１２１，１４１：アノード電極
１２２，１４２：カソード電極
２ ：支持部材
２１ ：絶縁基板
２１１ ：主面
２１２ ：裏面
２２ ：主面金属層
２２０～２２９，２２Ｔ：導電体層
２２１ａ，２２２ａ，２２３ａ，２２４ａ，２２６ａ，２２７ａ，２２９ａ：帯状部
２２１ｂ，２２２ｂ，２２３ｂ，２２４ｂ，２２５ｂ，２２６ｂ，２２７ｂ，２２８ｂ，２２９ｂ：端子接合部
２２５ａ，２２８ａ：接続部材接合部
２３ ：裏面金属層
２５１，２５２，２５３，２５４，２５５：リード
２５１ａ，２５２ａ，２５３ａ，２５４ａ，２５５ａ：パッド部
２５１ｂ，２５２ｂ，２５３ｂ，２５４ｂ，２５５ｂ：端子部
３１（３１Ａ，３１Ｂ），３２，３６：電力端子
３３，３７：信号端子
３４，３５，３８，３９：検出端子
３０ ：ダミー端子
３０１，３１１，３２１，３３１，３４１，３５１，３６１，３７１，３８１，３９１：パッド部 ３０２，３１２，３２２，３３２，３４２，３５２，３６２，３７２，３８２，３９２：端子部
３１３Ａ，３１３Ｂ，３２３，３６３：先端部
３１４Ａ，３１４Ｂ，３２４，３６４：基部
３１５Ａ，３１５Ｂ，３２５，３６５：立上部
３１６Ａ，３１６Ｂ，３２６，３６６：櫛歯部
３１９Ａ，３１９Ｂ，３２９，３６９：挿通孔
４１，４２，４３，４４，４５，４６，４７，４８，６１，６２：接続部材
５ ：樹脂部材
５１ ：樹脂主面
５２ ：樹脂裏面
５３１，５３２，５３３，５３４：樹脂側面
７０ ：天板
７１ ：放熱板
７２ ：ケース
７３ ：枠部
７３１～７３４：側壁
７４ ：凹部
７５ ：取付用貫通孔
７６ ：筒状金属部材
７７１～７７４：端子台
８１ａ～８１ｆ，８２ａ～８２ｃ，８３ａ～８３ｄ：導通部材
９１ ：検出端子
９２ ：サーミスタ端子
ＤＲ ：ドライブ回路
ＭＣ ：ミラークランプ回路
ＴＨ ：サーミスタ

Claims (13)

  1. 第１電極、第２電極および第３電極を有する半導体素子であって、前記第３電極に入力される駆動信号によって、前記第１電極および前記第２電極間がオンオフ制御される半導体素子と、
    互いに離間しており、かつ、各々が前記第１電極に導通する第１端子および第２端子と、
    前記第１端子に導通する第１導電体と、
    前記第１電極と前記第１導電体とを導通させる第１接続部材と、
    前記第１導電体と前記第２端子とを導通させる第２接続部材と、を備え、
    前記第１端子および前記第２端子から離間し、かつ、前記第３電極に導通する第３端子と、
    前記第１導電体から離間する第２導電体と、をさらに備えており、
    前記第３端子には、前記駆動信号を出力するドライブ回路が接続され、
    前記第３端子と前記第３電極とは、前記第２導電体を介して導通し、
    前記第１端子、前記第２端子および前記第３端子から離間し、かつ、前記第２電極に導通する第４端子と、
    前記第１導電体および前記第２導電体から離間する第３導電体と、をさらに備えており、
    前記第４端子と前記第２電極とは、前記第３導電体を介して導通し、
    前記第１端子ないし前記第４端子から離間し、かつ、前記第１電極に導通する第５端子と、
    前記第１導電体、前記第２導電体および前記第３導電体から離間する第４導電体と、をさらに備えており、
    前記第５端子と前記第１電極とは、前記第４導電体を介して導通し、
    前記第５端子は、ミラークランプ回路の第１接続端が接続され、
    前記第３端子は、前記ミラークランプ回路の第２接続端が接続され、
    前記半導体素子は、第１方向に離間する素子主面および素子裏面を有しており、
    前記第１電極および前記第３電極は、前記素子主面に配置され、
    前記第２電極は、前記素子裏面に配置されており、
    前記素子裏面と前記第３導電体との間に介在する第１導電性接合材をさらに備えており、
    前記第２電極と前記第３導電体とは、前記第１導電性接合材を介して、導通し、
    前記第１導電体は、前記第１方向に直交する第２方向に延びる第１帯状部を含み、
    前記第２導電体は、前記第２方向に延びる第２帯状部を含み、
    前記第３導電体は、前記第２方向に延びる第３帯状部を含み、
    前記第４導電体は、前記第２方向に延びる第４帯状部を含んでいる半導体装置。
  2. 前記第３電極と前記第２導電体とを導通させる第３接続部材を、さらに備える、請求項１に記載の半導体装置。
  3. 前記第１電極と前記第４導電体とを導通させる第４接続部材を、さらに備える、請求項１または２に記載の半導体装置。
  4. 前記ミラークランプ回路はＭＯＳＦＥＴを含んでおり、前記第１接続端は当該ＭＯＳＦＥＴのソース端子であり、前記第２接続端は、当該ＭＯＳＦＥＴのドレイン端子である、請求項１ないし請求項３のいずれか１つに記載の半導体装置。
  5. アノード電極およびカソード電極を有するダイオードをさらに備えており、
    前記アノード電極は、前記第１電極に導通し、
    前記カソード電極は、前記第２電極に導通する、請求項１ないし請求項４のいずれか１つに記載の半導体装置。
  6. 前記アノード電極と前記第１電極とを導通させる第５接続部材と、
    前記カソード電極と前記第２電極とを導通させる第２導電性接合材と、をさらに備えており、
    前記ダイオードは、前記第３導電体に接合されている、請求項５に記載の半導体装置。
  7. 前記半導体素子はＳｉＣ－ＭＯＳＦＥＴであり、前記第１電極はソース電極であり、前記第２電極はドレイン電極であり、前記第３電極はゲート電極である、請求項１ないし請求項６のいずれか１つに記載の半導体装置。
  8. 前記第２帯状部は、前記第１方向および前記第２方向の両方に直交する第３方向において、前記第１帯状部と前記第４帯状部との間に配置されている、請求項１ないし請求項７のいずれか１つに記載の半導体装置。
  9. 前記第３帯状部は、前記第３方向において、前記第１帯状部を挟んで、前記第２帯状部の反対側に配置され、
    前記半導体素子は、前記第３帯状部に載置されている、請求項８に記載の半導体装置。
  10. 前記第２方向において、前記半導体素子に並んで配置された追加の半導体素子をさらに備えており、
    前記追加の半導体素子は、前記第３帯状部に載置されている、請求項９に記載の半導体装置。
  11. 前記第１導電体、前記第２導電体、前記第３導電体および前記第４導電体を搭載する絶縁部材をさらに備えている、請求項１ないし請求項１０のいずれか１つに記載の半導体装置。
  12. 前記第１電極から、前記第１導電体と前記第１接続部材との接合部までの寄生インダクタンスは、０．３ｎＨ以上２ｎＨ以下である、請求項１ないし請求項１１のいずれか１つに記載の半導体装置。
  13. 第１電極、第２電極および第３電極を有する半導体素子であって、前記第３電極に入力される駆動信号によって、前記第１電極および前記第２電極間がオンオフ制御される半導体素子と、
    互いに離間しており、かつ、各々が前記第１電極に導通する第１端子および第２端子と、
    前記第１端子に導通する第１導電体と、
    前記第１電極と前記第１導電体とを導通させる第１接続部材と、
    前記第１導電体と前記第２端子とを導通させる第２接続部材と、を備え、
    前記第１端子および前記第２端子から離間し、かつ、前記第３電極に導通する第３端子と、
    前記第１導電体から離間する第２導電体と、をさらに備えており、
    前記第３端子には、前記駆動信号を出力するドライブ回路が接続され、
    前記第３端子と前記第３電極とは、前記第２導電体を介して導通し、
    前記第１端子、前記第２端子および前記第３端子から離間し、かつ、前記第２電極に導通する第４端子と、
    前記第１導電体および前記第２導電体から離間する第３導電体と、をさらに備えており、
    前記第４端子と前記第２電極とは、前記第３導電体を介して導通し、
    前記第１端子ないし前記第４端子から離間し、かつ、前記第１電極に導通する第５端子と、
    前記第１導電体、前記第２導電体および前記第３導電体から離間する第４導電体と、をさらに備えており、
    前記第５端子と前記第１電極とは、前記第４導電体を介して導通し、
    前記第５端子は、ミラークランプ回路の第１接続端が接続され、
    前記第３端子は、前記ミラークランプ回路の第２接続端が接続され、
    前記第１導電体、前記第２導電体、前記第３導電体および前記第４導電体を搭載する絶縁部材をさらに備えている、半導体装置。
JP2021532798A 2019-07-12 2020-07-06 半導体装置 Active JP7481343B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019130299 2019-07-12
JP2019130299 2019-07-12
PCT/JP2020/026429 WO2021010210A1 (ja) 2019-07-12 2020-07-06 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2021010210A1 JPWO2021010210A1 (ja) 2021-01-21
JP7481343B2 true JP7481343B2 (ja) 2024-05-10

Family

ID=74209818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021532798A Active JP7481343B2 (ja) 2019-07-12 2020-07-06 半導体装置

Country Status (5)

Country Link
US (1) US11967545B2 (ja)
JP (1) JP7481343B2 (ja)
CN (1) CN114080673A (ja)
DE (2) DE112020003399T5 (ja)
WO (1) WO2021010210A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024050019A (ja) * 2022-09-29 2024-04-10 株式会社 日立パワーデバイス パワー半導体モジュールおよび電力変換装置
WO2024107791A1 (en) * 2022-11-16 2024-05-23 Semiconductor Components Industries, Llc Semiconductor power module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000324846A (ja) 1999-05-14 2000-11-24 Hitachi Ltd 電力変換装置
JP2013169088A (ja) 2012-02-16 2013-08-29 Hitachi Ltd 電力変換装置、直流変電所、直流送電システム及び電力変換装置の制御方法
JP2014120563A (ja) 2012-12-14 2014-06-30 Mitsubishi Electric Corp パワーモジュール
WO2018186353A1 (ja) 2017-04-05 2018-10-11 ローム株式会社 パワーモジュール
JP2019054665A (ja) 2017-09-15 2019-04-04 株式会社日立製作所 電力変換装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009059890A (ja) 2007-08-31 2009-03-19 Denso Corp 半導体装置
JP6520437B2 (ja) 2015-06-12 2019-05-29 富士電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000324846A (ja) 1999-05-14 2000-11-24 Hitachi Ltd 電力変換装置
JP2013169088A (ja) 2012-02-16 2013-08-29 Hitachi Ltd 電力変換装置、直流変電所、直流送電システム及び電力変換装置の制御方法
JP2014120563A (ja) 2012-12-14 2014-06-30 Mitsubishi Electric Corp パワーモジュール
WO2018186353A1 (ja) 2017-04-05 2018-10-11 ローム株式会社 パワーモジュール
JP2019054665A (ja) 2017-09-15 2019-04-04 株式会社日立製作所 電力変換装置

Also Published As

Publication number Publication date
DE112020003399T5 (de) 2022-04-07
WO2021010210A1 (ja) 2021-01-21
US11967545B2 (en) 2024-04-23
DE212020000562U1 (de) 2021-11-16
JPWO2021010210A1 (ja) 2021-01-21
CN114080673A (zh) 2022-02-22
US20220254758A1 (en) 2022-08-11

Similar Documents

Publication Publication Date Title
US10070528B2 (en) Semiconductor device wiring pattern and connections
US9754863B2 (en) Semiconductor device
JP2023076716A (ja) 半導体モジュールおよび電子回路
US7271477B2 (en) Power semiconductor device package
US7667309B2 (en) Space-efficient package for laterally conducting device
US11456244B2 (en) Semiconductor device
US20050133902A1 (en) Dual semiconductor die package with reverse lead form
US9899481B2 (en) Electronic component and switch circuit
JP7481343B2 (ja) 半導体装置
US9373566B2 (en) High power electronic component with multiple leadframes
WO2022059251A1 (ja) 半導体装置
JP2009130055A (ja) 半導体装置
US20040041230A1 (en) Semiconductor package for series-connected diodes
JP7353482B2 (ja) 半導体装置
WO2022075003A1 (ja) 半導体装置
US10847489B2 (en) Semiconductor device
US20240203849A1 (en) Semiconductor device and mounting structure for semiconductor device
WO2024106219A1 (ja) 半導体装置
WO2023017707A1 (ja) 半導体装置
US20240162123A1 (en) Power semiconductor module and semiconductor device
WO2023214500A1 (ja) 半導体装置
JP2013051272A (ja) 半導体装置
JP2023119393A (ja) 半導体装置
CN114823643A (zh) 封装半导体器件
JP2014187146A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240425

R150 Certificate of patent or registration of utility model

Ref document number: 7481343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150