JP7192886B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7192886B2 JP7192886B2 JP2020565583A JP2020565583A JP7192886B2 JP 7192886 B2 JP7192886 B2 JP 7192886B2 JP 2020565583 A JP2020565583 A JP 2020565583A JP 2020565583 A JP2020565583 A JP 2020565583A JP 7192886 B2 JP7192886 B2 JP 7192886B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor plate
- joint
- plate
- semiconductor device
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Inverter Devices (AREA)
Description
12、13、312、313:信号端子
14:第1電力端子
15:第2電力端子
16、216、316、416:第3電力端子
16a、316a:先端部
16b、216b、316b:基端部
18:封止体
18a:第1主表面
18b:第2主表面
18c:第1端面
18d:第2端面
20、40:半導体素子
20a、40a:半導体基板
20b、40b:第1主電極
20c、40c:第2主電極
20d、40d:信号電極
20e、40e:IGBT構造
20f、40f:ダイオード構造
21、23、25、41、43、45:はんだ層
22:第1下側導体板
24、44:導体スペーサ
26、126:第1上側導体板
26c:側面
27、127、227、327:第1継手はんだ層
28:第1継手部
30、130、330、430:継手構造
42、142:第2下側導体板
42c:側面
46:第2上側導体板
48:第2継手部
316b1:第1板状部分
316b2:第2板状部分
316b3:中間板状部分
316w:屈曲部
332、336:積層基板
334、338:絶縁基板
47、147、247、347:第2継手はんだ層
417:継手部材
BA1、BA2:接合部
Claims (25)
- 第1半導体素子及び第2半導体素子と、
前記第1半導体素子及び前記第2半導体素子を一体に封止する封止体と、
前記第1半導体素子を挟んで対向するとともに、各々が前記封止体の内部で前記第1半導体素子へ電気的に接続された第1導体板及び第2導体板と、
前記第2半導体素子を挟んで対向するとともに、各々が前記封止体の内部で前記第2半導体素子へ電気的に接続された第3導体板及び第4導体板と、
前記封止体の内部で前記第2導体板と前記第3導体板とを互いに電気的に接続する継手構造と、を備え、
前記継手構造は、少なくとも一つの継手部材を含み、前記継手部材は、前記封止体の内部で前記第2導体板と前記第3導体板とを互いに電気的に接続する基端部と、前記基端部から前記封止体の外部まで延びる先端部とを有する、
半導体装置。 - 前記封止体の外部に位置する前記継手部材の前記先端部は、前記第1半導体素子又は前記第2半導体素子を外部の回路へ電気的に接続するための電力端子として機能する、請求項1に記載の半導体装置。
- 前記継手部材の前記基端部は、前記封止体の内部で前記第2導体板に接合された第1接合面と、前記封止体の内部で前記第3導体板に接合された第2接合面とを有する、請求項1又は2に記載の半導体装置。
- 前記継手部材の前記基端部は、前記第1接合面を有する第1板状部分と、前記第2接合面を有する第2板状部分と、前記第1板状部分と前記第2板状部分との間を延びる中間板状部分とを有する、請求項3に記載の半導体装置。
- 前記継手部材の前記基端部は、前記第1板状部分と前記中間板状部分との間の境界と、前記第2板状部分と前記中間板状部分との間の境界との少なくとも一方に、屈曲部を有する、請求項4に記載の半導体装置。
- 前記第1板状部分と前記第2板状部分は、前記中間板状部分に対して同じ方向に屈曲している、請求項5に記載の半導体装置。
- 前記第1板状部分と前記第2板状部分は、前記中間板状部分に対して互いに反対方向へ屈曲している、請求項5に記載の半導体装置。
- 前記継手部材の前記基端部は、前記中間板状部分に少なくとも一つの屈曲部を有する、請求項6又は7に記載の半導体装置。
- 前記継手部材の前記基端部は、前記第1接合面を一方側に有するとともに前記第2接合面を他方側に有する共通板状部分を有する、請求項3に記載の半導体装置。
- 前記第1半導体素子の厚み方向における平面視において、前記第1接合面と前記第2接合面とのそれぞれは、前記第1半導体素子及び前記第2半導体素子の各中心を通過する直線を跨いで広がる、請求項3から9のいずれか一項に記載の半導体装置。
- 前記封止体の内部で前記第1導体板に接続されているとともに、前記封止体から突出する第1電力端子と、
前記封止体の内部で前記第4導体板に接続されているとともに、前記封止体から突出する第2電力端子と、
前記継手部材の前記先端部によって構成された第3電力端子と、
をさらに備える、
請求項1に記載の半導体装置。 - 前記第1導体板と前記第3導体板は、第1の平面に沿って配置され、
前記第2導体板と前記第4導体板は、前記第1の平面に平行な第2の平面に沿って配置されている、
請求項11に記載の半導体装置。 - 前記継手構造は、
前記第2導体板に設けられており、前記第2導体板から前記第4導体板に向かって延びる第1継手部と、
前記第3導体板に設けられており、前記第3導体板から前記第1導体板に向かって延びる第2継手部と、
を含み、
前記第1継手部は、前記第2継手部に少なくとも部分的に対向しており、
前記第3電力端子を構成する前記継手部材の前記基端部は、前記第1継手部と前記第2継手部との間において、前記第1継手部と前記第2継手部とのそれぞれに接続されている、
請求項11又は12に記載の半導体装置。 - 前記第1継手部は、前記第2導体板の前記第4導体板と対向する一側面から延びており、
前記第2継手部は、前記第3導体板の前記第1導体板と対向する一側面から延びている、請求項13に記載の半導体装置。 - 前記第1継手部の厚みは、前記第2導体板の厚みより小さい、請求項13又は14に記載の半導体装置。
- 前記第2継手部の厚みは、前記第3導体板の厚みより小さい、請求項13から15のいずれか一項に記載の半導体装置。
- 前記第1継手部は、前記第3電力端子を構成する前記継手部材の前記基端部に第1継手接合層を介して接合されており、
前記第1継手接合層が前記第1継手部に接触する面積は、前記第1継手接合層が前記基端部に接触する面積よりも大きい、請求項13から16のいずれか一項に記載の半導体装
置。 - 前記第2継手部は、前記第3電力端子を構成する前記継手部材の前記基端部に第2継手接合層を介して接合されており、
前記第2継手接合層が前記第2継手部に接触する面積は、前記第2継手接合層が前記基端部に接触する面積よりも大きい、請求項13から17のいずれか一項に記載の半導体装置。 - 前記第1電力端子及び前記第2電力端子は、前記封止体の第1端面から、互いに平行に突出している、請求項11から18のいずれか一項に記載の半導体装置。
- 前記第3電力端子は、前記封止体の前記第1端面とは反対側に位置する第2端面から突出している、請求項19に記載の半導体装置。
- 前記封止体は、互いに反対側に位置するとともに前記第1端面と前記第2端面との間に延びている第1主表面及び第2主表面を有し、
前記第1主表面は前記第1導体板及び前記第3導体板を露出し、
前記第2主表面は前記第2導体板及び前記第4導体板を露出する、請求項20に記載の半導体装置。 - 絶縁基板をさらに備え、
前記第1導体板、前記第2導体板、前記第3導体板及び前記第4導体板の少なくとも一つは、前記絶縁基板上に設けられている、請求項1から20のいずれか一項に記載の半導体装置。 - 前記第1半導体素子と前記第2半導体素子とのそれぞれは、スイッチング素子である、請求項1から22のいずれか一項に記載の半導体装置。
- 前記第1半導体素子と前記第2半導体素子とのそれぞれは、IGBT(Insulated Gate Bipolar Transistor)構造を有し、
前記第1半導体素子の前記IGBT構造は、前記第1導体板に接続されたコレクタと、前記第2導体板に接続されたエミッタとを有し、
前記第2半導体素子の前記IGBT構造は、前記第3導体板に接続されたコレクタと、前記第4導体板に接続されたエミッタとを有する、請求項1から23のいずれか一項に記載の半導体装置。 - 前記第1半導体素子と前記第2半導体素子とのそれぞれは、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)構造を有し、
前記第1半導体素子の前記MOSFET構造は、前記第1導体板に接続されたドレインと、前記第2導体板に接続されたソースとを有し、
前記第2半導体素子の前記MOSFET構造は、前記第3導体板に接続されたドレインと、前記第4導体板に接続されたソースとを有する、請求項1から23のいずれか一項に記載の半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019001443 | 2019-01-08 | ||
JP2019001443 | 2019-01-08 | ||
PCT/JP2019/040223 WO2020144907A1 (ja) | 2019-01-08 | 2019-10-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020144907A1 JPWO2020144907A1 (ja) | 2021-11-11 |
JP7192886B2 true JP7192886B2 (ja) | 2022-12-20 |
Family
ID=71520337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020565583A Active JP7192886B2 (ja) | 2019-01-08 | 2019-10-11 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7192886B2 (ja) |
WO (1) | WO2020144907A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004241734A (ja) | 2003-02-10 | 2004-08-26 | Toyota Industries Corp | 半導体モジュール |
JP2006080153A (ja) | 2004-09-07 | 2006-03-23 | Toshiba Corp | 半導体装置 |
JP2010287737A (ja) | 2009-06-11 | 2010-12-24 | Renesas Electronics Corp | 半導体装置 |
JP2013101993A (ja) | 2011-11-07 | 2013-05-23 | Denso Corp | 半導体装置 |
JP2017063136A (ja) | 2015-09-25 | 2017-03-30 | トヨタ自動車株式会社 | 半導体装置 |
JP2018117048A (ja) | 2017-01-18 | 2018-07-26 | 株式会社デンソー | 半導体装置 |
-
2019
- 2019-10-11 WO PCT/JP2019/040223 patent/WO2020144907A1/ja active Application Filing
- 2019-10-11 JP JP2020565583A patent/JP7192886B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004241734A (ja) | 2003-02-10 | 2004-08-26 | Toyota Industries Corp | 半導体モジュール |
JP2006080153A (ja) | 2004-09-07 | 2006-03-23 | Toshiba Corp | 半導体装置 |
JP2010287737A (ja) | 2009-06-11 | 2010-12-24 | Renesas Electronics Corp | 半導体装置 |
JP2013101993A (ja) | 2011-11-07 | 2013-05-23 | Denso Corp | 半導体装置 |
JP2017063136A (ja) | 2015-09-25 | 2017-03-30 | トヨタ自動車株式会社 | 半導体装置 |
JP2018117048A (ja) | 2017-01-18 | 2018-07-26 | 株式会社デンソー | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2020144907A1 (ja) | 2021-11-11 |
WO2020144907A1 (ja) | 2020-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108735692B (zh) | 半导体装置 | |
JP7069787B2 (ja) | 半導体装置 | |
JP6988345B2 (ja) | 半導体装置 | |
JP7183594B2 (ja) | 半導体装置 | |
JP7040032B2 (ja) | 半導体装置 | |
KR20190095144A (ko) | 반도체 장치 | |
JP7135930B2 (ja) | 半導体モジュールとそれを用いた電力変換装置 | |
JP2019153752A (ja) | 半導体装置 | |
CN110771027B (zh) | 功率半导体装置及使用该装置的电力转换装置 | |
JP5217015B2 (ja) | 電力変換装置及びその製造方法 | |
CN111354710A (zh) | 半导体装置及其制造方法 | |
JP7192886B2 (ja) | 半導体装置 | |
CN110943062B (zh) | 半导体装置 | |
JP7147186B2 (ja) | 半導体装置 | |
JP7196761B2 (ja) | 半導体装置 | |
JP7088094B2 (ja) | 半導体装置 | |
WO2021153447A1 (ja) | 半導体装置 | |
US11658231B2 (en) | Semiconductor device | |
TWI718473B (zh) | 半導體裝置 | |
JP7147187B2 (ja) | 半導体装置 | |
JP7106891B2 (ja) | 半導体装置 | |
JP7159609B2 (ja) | 半導体装置 | |
JP2020167749A (ja) | スイッチング素子モジュール | |
JP2019153756A (ja) | 半導体装置 | |
JP2020136520A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221121 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7192886 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |