JP2853203B2 - 音声信号遅延装置 - Google Patents
音声信号遅延装置Info
- Publication number
- JP2853203B2 JP2853203B2 JP1243005A JP24300589A JP2853203B2 JP 2853203 B2 JP2853203 B2 JP 2853203B2 JP 1243005 A JP1243005 A JP 1243005A JP 24300589 A JP24300589 A JP 24300589A JP 2853203 B2 JP2853203 B2 JP 2853203B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- digital data
- audio signal
- memory
- address signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Reverberation, Karaoke And Other Acoustics (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アナログ音声信号をディジタルデータに変
換し、この変換されたディジタルデータを遅延させて複
数の遅延時間に遅延された遅延ディジタル信号を得、こ
れら複数の遅延ディジタル信号をそれぞれアナログ信号
に変換して複数の遅延されたアナログ音声信号として出
力する音声信号遅延装置に関するものである。
換し、この変換されたディジタルデータを遅延させて複
数の遅延時間に遅延された遅延ディジタル信号を得、こ
れら複数の遅延ディジタル信号をそれぞれアナログ信号
に変換して複数の遅延されたアナログ音声信号として出
力する音声信号遅延装置に関するものである。
第３図は従来の音声信号遅延装置を示す構成図であ
る。同図において、11,1a〜1cはアナログ音声信号の高
周波成分を取り除く低減フイルタ（以下LPFと称す）、
２はアナログ音声信号をディジタルデータに変換するア
ナログ−デイジタル変換器（以下A/Dコンバータと称
す）、13はディジタルデータを読み出し書き込む単位メ
モリセルを複数備えたメモリ群、14はメモリ群13の複数
の単位メモリセルの中から規則的に、つまり、決められ
た順番に従い１つの単位メモリセルを選択する動作を繰
り返し行い、読み出し書き込みする単位メモリセルの数
を決めるアドレスカウンタ、5a〜5cはディジタルデータ
をアナログ信号に変換するデイジタル−アナログ変換器
（以下D/Aコンバータと称す）、６はメモリ群13の単位
メモリセルの読み出しと書き込みを制御する部分（以下
R/Wコントロール部と称す）、７はメモリ群13の複数の
単位メモリセルの中から選択する単位メモリセルを決定
するアドレス番地制御部、8a〜8cはアナログ音声信号を
出力する出力端子である。
る。同図において、11,1a〜1cはアナログ音声信号の高
周波成分を取り除く低減フイルタ（以下LPFと称す）、
２はアナログ音声信号をディジタルデータに変換するア
ナログ−デイジタル変換器（以下A/Dコンバータと称
す）、13はディジタルデータを読み出し書き込む単位メ
モリセルを複数備えたメモリ群、14はメモリ群13の複数
の単位メモリセルの中から規則的に、つまり、決められ
た順番に従い１つの単位メモリセルを選択する動作を繰
り返し行い、読み出し書き込みする単位メモリセルの数
を決めるアドレスカウンタ、5a〜5cはディジタルデータ
をアナログ信号に変換するデイジタル−アナログ変換器
（以下D/Aコンバータと称す）、６はメモリ群13の単位
メモリセルの読み出しと書き込みを制御する部分（以下
R/Wコントロール部と称す）、７はメモリ群13の複数の
単位メモリセルの中から選択する単位メモリセルを決定
するアドレス番地制御部、8a〜8cはアナログ音声信号を
出力する出力端子である。
次に動作について説明する。入力されたアナログ音声
信号はLPF11で不必要な高周波成分が取り除かれ、A/Dコ
ンバータ２でディジタルデータに変換後メモリ群13に入
力される。メモリ群13の構成と動作を第４図に示す。メ
モリ群13は複数の単位メモリセルから構成され、アドレ
スカウンタ14によつて単位メモリセルが１つずつ選択さ
れ、それが周期的に繰り返される。アドレスカウンタ14
が選択した１つの単位メモリセルでは、記憶されている
ディジタルデータを読み出して出力し、入力されるディ
ジタルデータを書き込む動作が行われている。すなわ
ち、読み出されるディジタルデータは１周期前のディジ
タルデータとなる。アドレスカウンタ14によつて選択さ
れる単位メモリセルを選択している時間をｔとするとア
ドレスカウンタの１周期の時間ＴはＴ＝ｔ×ｎで表され
る。今読み出されているディジタルデータはＴ時間前に
入力されたものであり、このディジタルデータをD/Aコ
ンバータ5a〜5cでアナログ信号に変換し、LPF1a〜1cで
不必要な高周波成分を取り除いてアナログ音声信号とし
て取り出せば、入力されるアナログ音声信号に対して実
質的に時間Ｔだけ遅れているアナログ音声信号が得られ
ることになる。従って、周期Ｔが音声遅延時間（以下単
に遅延時間と称す）となる。
信号はLPF11で不必要な高周波成分が取り除かれ、A/Dコ
ンバータ２でディジタルデータに変換後メモリ群13に入
力される。メモリ群13の構成と動作を第４図に示す。メ
モリ群13は複数の単位メモリセルから構成され、アドレ
スカウンタ14によつて単位メモリセルが１つずつ選択さ
れ、それが周期的に繰り返される。アドレスカウンタ14
が選択した１つの単位メモリセルでは、記憶されている
ディジタルデータを読み出して出力し、入力されるディ
ジタルデータを書き込む動作が行われている。すなわ
ち、読み出されるディジタルデータは１周期前のディジ
タルデータとなる。アドレスカウンタ14によつて選択さ
れる単位メモリセルを選択している時間をｔとするとア
ドレスカウンタの１周期の時間ＴはＴ＝ｔ×ｎで表され
る。今読み出されているディジタルデータはＴ時間前に
入力されたものであり、このディジタルデータをD/Aコ
ンバータ5a〜5cでアナログ信号に変換し、LPF1a〜1cで
不必要な高周波成分を取り除いてアナログ音声信号とし
て取り出せば、入力されるアナログ音声信号に対して実
質的に時間Ｔだけ遅れているアナログ音声信号が得られ
ることになる。従って、周期Ｔが音声遅延時間（以下単
に遅延時間と称す）となる。
次に、リバーブ機能について述べる。リバーブとは源
音声信号に遅延時間の異なる複数の遅延音声信号を重ね
ることで残響効果を得るものである。複数の遅延時間を
得るために時間ｔ内にアドレスカウンタ14が選択してい
る単位メモリセルの他に単位メモリセルを複数読み出
す。周期Ｔと時間ｔのメモリ群13の動作を第５図に示
す。時刻τにおいて、アドレスカウンタ14が選択する単
位メモリセルをM1とし、M1を選択している時間ｔにアド
レス番地制御部７によつて２つの単位メモリセルMiとMj
を読み出すとする。このときメモリ群13では単位メモリ
セルM1,Mi,Mjのディジタルデータを読み出した後、単位
メモリセルM1に入力されたディジタルデータを書き込む
という動作がR/Wコントロール部６によつて制御され行
われる。時刻（τ＋ｔ）ではアドレスカウンタ14は単位
メモリセルM2を選択し、時間ｔでM2,Mi+1,Mj+1のデータ
を読み出し、M2に入力されたデータが書き込まれ、時刻
（τ＋Ｔ）で選択される単位メモリセルは１周しM1が選
択され、同じ動作が繰り返される。この場合、選択され
ている単位メモリセルから読み出されているディジタル
データはＴ時間前に入力されたディジタルデータ、他の
２つの単位メモリセルから読み出されているディジタル
データはそれぞれ、Ｔ−（ｉ−１）ｔ Ｔ−（ｊ−１）
ｔ時間前に入力されたディジタルデータとなり、これら
の読み出したディジタルデータをそれぞれD/Aコンバー
タ5a〜5cでアナログ信号に変換しLPF1a〜1cで不必要な
高周波成分を取り除いてアナログ音声信号として出力端
子8a〜8cから取り出せば、入力されるアナログ音声信号
に対して実質的にに対して時間Ｔ、Ｔ−（ｉ−１）ｔ、
Ｔ−（ｊ−１）ｔだけ遅れているアナログ音声信号を得
ることができる。
音声信号に遅延時間の異なる複数の遅延音声信号を重ね
ることで残響効果を得るものである。複数の遅延時間を
得るために時間ｔ内にアドレスカウンタ14が選択してい
る単位メモリセルの他に単位メモリセルを複数読み出
す。周期Ｔと時間ｔのメモリ群13の動作を第５図に示
す。時刻τにおいて、アドレスカウンタ14が選択する単
位メモリセルをM1とし、M1を選択している時間ｔにアド
レス番地制御部７によつて２つの単位メモリセルMiとMj
を読み出すとする。このときメモリ群13では単位メモリ
セルM1,Mi,Mjのディジタルデータを読み出した後、単位
メモリセルM1に入力されたディジタルデータを書き込む
という動作がR/Wコントロール部６によつて制御され行
われる。時刻（τ＋ｔ）ではアドレスカウンタ14は単位
メモリセルM2を選択し、時間ｔでM2,Mi+1,Mj+1のデータ
を読み出し、M2に入力されたデータが書き込まれ、時刻
（τ＋Ｔ）で選択される単位メモリセルは１周しM1が選
択され、同じ動作が繰り返される。この場合、選択され
ている単位メモリセルから読み出されているディジタル
データはＴ時間前に入力されたディジタルデータ、他の
２つの単位メモリセルから読み出されているディジタル
データはそれぞれ、Ｔ−（ｉ−１）ｔ Ｔ−（ｊ−１）
ｔ時間前に入力されたディジタルデータとなり、これら
の読み出したディジタルデータをそれぞれD/Aコンバー
タ5a〜5cでアナログ信号に変換しLPF1a〜1cで不必要な
高周波成分を取り除いてアナログ音声信号として出力端
子8a〜8cから取り出せば、入力されるアナログ音声信号
に対して実質的にに対して時間Ｔ、Ｔ−（ｉ−１）ｔ、
Ｔ−（ｊ−１）ｔだけ遅れているアナログ音声信号を得
ることができる。
つまり、異なる３種類の遅延時間が同時に得られる。
以上はM1が選択されている時について述べたが、同じ遅
延時間を得るには単位メモリセルを選択している時間ｔ
内にアドレス番地指定により上記遅延時間に対応するア
ドレス番地のデータを読み出す必要がある。
以上はM1が選択されている時について述べたが、同じ遅
延時間を得るには単位メモリセルを選択している時間ｔ
内にアドレス番地指定により上記遅延時間に対応するア
ドレス番地のデータを読み出す必要がある。
従来の音声信号遅延装置は以上のように構成されてい
るので、アドレスカウンタによつて１つの単位メモリセ
ルが選択されている時間ｔ内に他の複数の単位メモリセ
ルを読み出さなければならず、アドレス番地制御部や単
位メモリセルの読み出しと書き込みを制御する部分が必
要となり、回路規模が大きくなる。また、読み出し書き
込みの基本動作の回数が多く速い動作速度が要求される
という問題点があつた。
るので、アドレスカウンタによつて１つの単位メモリセ
ルが選択されている時間ｔ内に他の複数の単位メモリセ
ルを読み出さなければならず、アドレス番地制御部や単
位メモリセルの読み出しと書き込みを制御する部分が必
要となり、回路規模が大きくなる。また、読み出し書き
込みの基本動作の回数が多く速い動作速度が要求される
という問題点があつた。
本発明は上記のような問題点を解決するためになされ
たもので、回路規模の縮小と動作速度の低減とを実現で
きる音声信号遅延装置を得ることを目的とする。
たもので、回路規模の縮小と動作速度の低減とを実現で
きる音声信号遅延装置を得ることを目的とする。
本発明に係る音声信号遅延装置は、記憶手段、複数の
出力端、アドレス信号出力手段からなり、記憶手段は、
複数直列に接続されたメモリ群からなると共に、ディジ
タルデータが入力され、メモリ群は、複数の単位メモリ
セルから構成され、入力されるアドレス信号で指定され
る単位メモリセルに対して、記憶されているディジタル
データを外部に出力すると共に、外部より入力されるデ
ィジタルデータを書き込み、複数の出力端は、それぞれ
が各メモリ群の出力に接続され、アドレス信号出力手段
は、各メモリ群に同一のアドレス信号を決められた順番
に、かつ周期的に出力することを特徴とするものであ
る。
出力端、アドレス信号出力手段からなり、記憶手段は、
複数直列に接続されたメモリ群からなると共に、ディジ
タルデータが入力され、メモリ群は、複数の単位メモリ
セルから構成され、入力されるアドレス信号で指定され
る単位メモリセルに対して、記憶されているディジタル
データを外部に出力すると共に、外部より入力されるデ
ィジタルデータを書き込み、複数の出力端は、それぞれ
が各メモリ群の出力に接続され、アドレス信号出力手段
は、各メモリ群に同一のアドレス信号を決められた順番
に、かつ周期的に出力することを特徴とするものであ
る。
［作用］ 本発明においては、記憶手段が直列に接続される複数
のメモリ群によって構成され、各メモリ群に時系列的に
ディジタルデータが入力され、しかも、アドレス信号出
力手段が各メモリ群の複数の単位メモリセルを決められ
た順番に従いかつ周期的に順次繰り返して選択し、単位
メモリセルからのディジタルデータの読み出し、書き込
みを行わせしめ、記憶手段に入力されたディジタルデー
タに対して異なった遅延時間を有するディジタルデータ
を各メモリ群から出力させる。
のメモリ群によって構成され、各メモリ群に時系列的に
ディジタルデータが入力され、しかも、アドレス信号出
力手段が各メモリ群の複数の単位メモリセルを決められ
た順番に従いかつ周期的に順次繰り返して選択し、単位
メモリセルからのディジタルデータの読み出し、書き込
みを行わせしめ、記憶手段に入力されたディジタルデー
タに対して異なった遅延時間を有するディジタルデータ
を各メモリ群から出力させる。
［実施例］ 以下、本発明の一実施例を図について説明する。第１
図は本発明に係る一実施例を示した構成図である。同図
において、第３図と同一部分または相当部分には同一符
号を付する。3a〜3nはそれぞれ入力端子と出力端子とア
ドレス信号入力端子と複数の単位メモリセルとを有する
メモリ群で、初段のメモリ群3aの入力端子がアナログ−
ディジタル変換器（A/Dコンバータ）２の出力端子に接
続されるとともに、各メモリ群3a〜3nの出力端子が次段
のメモリ群3a〜3nの入力端子に接続されて記憶手段を構
成している。
図は本発明に係る一実施例を示した構成図である。同図
において、第３図と同一部分または相当部分には同一符
号を付する。3a〜3nはそれぞれ入力端子と出力端子とア
ドレス信号入力端子と複数の単位メモリセルとを有する
メモリ群で、初段のメモリ群3aの入力端子がアナログ−
ディジタル変換器（A/Dコンバータ）２の出力端子に接
続されるとともに、各メモリ群3a〜3nの出力端子が次段
のメモリ群3a〜3nの入力端子に接続されて記憶手段を構
成している。
各メモリ群3a〜3nにおいて、各単位メモリセルはアド
レス入力端子に入力されるアドレス信号にて選択される
と、記憶されているディジタルデータを出力端子に読み
出されるとともに入力端子から入力されるディジタルデ
ータに記憶内容が書き換えられる。
レス入力端子に入力されるアドレス信号にて選択される
と、記憶されているディジタルデータを出力端子に読み
出されるとともに入力端子から入力されるディジタルデ
ータに記憶内容が書き換えられる。
４は決められた順番に従い、かつ周期的に繰り返すア
ドレス信号を、上記各メモリ群3a〜3nのアドレス信号入
力端子に出力するアドレス信号出力手段で、複数のメモ
リ群3a〜3n全てに対して共通に設けられ、全てのメモリ
群3a〜3nのアドレス信号入力端子に同一のアドレス信号
を出力し、全てのメモリ群3a〜3nにおける複数の単位メ
モリセルを同時に周回して選択するためのアドレスカウ
ンタによって構成されている。
ドレス信号を、上記各メモリ群3a〜3nのアドレス信号入
力端子に出力するアドレス信号出力手段で、複数のメモ
リ群3a〜3n全てに対して共通に設けられ、全てのメモリ
群3a〜3nのアドレス信号入力端子に同一のアドレス信号
を出力し、全てのメモリ群3a〜3nにおける複数の単位メ
モリセルを同時に周回して選択するためのアドレスカウ
ンタによって構成されている。
5a〜5cはそれぞれが上記複数のメモリ群3a〜3nのうち
のいずれか１つでかつ互いに異なるメモリ群3a〜3nの出
力端子に接続され、接続されたメモリ群3a〜3nから読み
出されたディジタルデータをアナログ信号に変換する複
数のディジタル−アナログ変換器（D/Aコンバータ）で
ある。
のいずれか１つでかつ互いに異なるメモリ群3a〜3nの出
力端子に接続され、接続されたメモリ群3a〜3nから読み
出されたディジタルデータをアナログ信号に変換する複
数のディジタル−アナログ変換器（D/Aコンバータ）で
ある。
次に動作について説明する。入力されるアナログ音声
信号は不必要な高周波成分をLPF11で取り除かれ、A/Dコ
ンバータ２でディジタルデータに変換後、記憶手段を構
成する初段のメモリ群3aの入力端子に入力される。メモ
リ群3a〜3nはそれぞれ複数の単位メモリセルから構成さ
れ、共通のアドレスカウンタ４によつて単位メモリセル
が１つずつ選択され、それが周期的に繰り返される。第
２図に単位メモリセルが選択されている時間の動作を示
す。１つのメモリ群で見ると、アドレスカウンタ４が選
択した１つの単位メモリセルでは、記憶されているディ
ジタルデータを読み出して出力し、入力されるディジタ
ルデータを書き込む動作が行われているので、読み出さ
れるディジタルデータは１周期前のディジタルデータと
なる。また、複数のメモリ群3a〜3nは各メモリ群3a〜3n
の出力端子が次段のメモリ群3a〜3nの入力端子に接続さ
れているので、メモリ群3a〜3nから読み出されるディジ
タルデータは次段のメモリ群3a〜3nに入力される。つま
り、メモリ群3a〜3nには、ディジタルデータが時系列的
に入力されることになる。
信号は不必要な高周波成分をLPF11で取り除かれ、A/Dコ
ンバータ２でディジタルデータに変換後、記憶手段を構
成する初段のメモリ群3aの入力端子に入力される。メモ
リ群3a〜3nはそれぞれ複数の単位メモリセルから構成さ
れ、共通のアドレスカウンタ４によつて単位メモリセル
が１つずつ選択され、それが周期的に繰り返される。第
２図に単位メモリセルが選択されている時間の動作を示
す。１つのメモリ群で見ると、アドレスカウンタ４が選
択した１つの単位メモリセルでは、記憶されているディ
ジタルデータを読み出して出力し、入力されるディジタ
ルデータを書き込む動作が行われているので、読み出さ
れるディジタルデータは１周期前のディジタルデータと
なる。また、複数のメモリ群3a〜3nは各メモリ群3a〜3n
の出力端子が次段のメモリ群3a〜3nの入力端子に接続さ
れているので、メモリ群3a〜3nから読み出されるディジ
タルデータは次段のメモリ群3a〜3nに入力される。つま
り、メモリ群3a〜3nには、ディジタルデータが時系列的
に入力されることになる。
アドレスカウンタ４は全てのメモリ群3a〜3nに対して
同じアドレス信号を与えているため、メモリ群3a〜3nに
おいて、単位メモリセルを選択している時間は同じであ
る。
同じアドレス信号を与えているため、メモリ群3a〜3nに
おいて、単位メモリセルを選択している時間は同じであ
る。
今、各メモリ群3a〜3nにおける単位メモリセルの数を
ｎとし、アドレスカウンタ４によって１つの単位メモリ
セルを選択している時間をｔとすると、ｋ段目のメモリ
群3a〜3nの出力を選択したときの遅延時間Tkは、Tk＝ｋ
×Ｔ＝ｋ×（ｎ×ｔ）で表される。従って、各メモリ群
3a〜3nの出力は全て異なつた遅延時間のデータを出力
し、ｋの値が大きくなる、つまり後段のメモリ群3a〜3n
ほど遅延時間の長いディジタルデータを出力する。した
がつて、メモリ群3a〜3nの出力を複数同時に取り出すこ
とで異なつた遅延時間のディジタルデータを複数得るこ
とができる。遅延されたディジタルデータはそれぞれ、
D/Aコンバータ5a〜5cでアナログ信号に変換し、LPF1a〜
1cで不必要な高周波成分を取り除き出力端子8a〜8cで遅
延アナログ音声信号として出力する。
ｎとし、アドレスカウンタ４によって１つの単位メモリ
セルを選択している時間をｔとすると、ｋ段目のメモリ
群3a〜3nの出力を選択したときの遅延時間Tkは、Tk＝ｋ
×Ｔ＝ｋ×（ｎ×ｔ）で表される。従って、各メモリ群
3a〜3nの出力は全て異なつた遅延時間のデータを出力
し、ｋの値が大きくなる、つまり後段のメモリ群3a〜3n
ほど遅延時間の長いディジタルデータを出力する。した
がつて、メモリ群3a〜3nの出力を複数同時に取り出すこ
とで異なつた遅延時間のディジタルデータを複数得るこ
とができる。遅延されたディジタルデータはそれぞれ、
D/Aコンバータ5a〜5cでアナログ信号に変換し、LPF1a〜
1cで不必要な高周波成分を取り除き出力端子8a〜8cで遅
延アナログ音声信号として出力する。
上記一実施例では、共通のアドレスカウンタ４によっ
て、直列に接続された複数のメモリ群3a〜3nそれぞれに
対して、複数の単位メモリセルの選択を決められた順番
に従い、かつ周期的に順次繰り返して行い、かつ複数の
メモリ群3a〜3nからの出力を同時に取り出して遅延ディ
ジタルデータとして出力しているので、複数の単位メモ
リセルを選択するためのアドレス番地制御部や選択した
単位メモリセルの読み出し書き込みを制御する部分は削
減でき回路規模を縮小することができる。また、第２図
で示すようにアドレスカウンタ４が各メモリ群3a〜3nの
１つの単位メモリセルを選択している時間ｔ内では、選
択された単位メモリセルの内容を読み出し、入力された
ディジタルデータを書き込むだけであるのでアドレスカ
ウンタ４が１つの単位メモリセルを選択している時間ｔ
内では読み出し書き込みの基本動作はそれぞれ１回ずつ
でよく、従来型に比べ要求される基本動作速度はかなり
遅くてすむ。
て、直列に接続された複数のメモリ群3a〜3nそれぞれに
対して、複数の単位メモリセルの選択を決められた順番
に従い、かつ周期的に順次繰り返して行い、かつ複数の
メモリ群3a〜3nからの出力を同時に取り出して遅延ディ
ジタルデータとして出力しているので、複数の単位メモ
リセルを選択するためのアドレス番地制御部や選択した
単位メモリセルの読み出し書き込みを制御する部分は削
減でき回路規模を縮小することができる。また、第２図
で示すようにアドレスカウンタ４が各メモリ群3a〜3nの
１つの単位メモリセルを選択している時間ｔ内では、選
択された単位メモリセルの内容を読み出し、入力された
ディジタルデータを書き込むだけであるのでアドレスカ
ウンタ４が１つの単位メモリセルを選択している時間ｔ
内では読み出し書き込みの基本動作はそれぞれ１回ずつ
でよく、従来型に比べ要求される基本動作速度はかなり
遅くてすむ。
また、上記一実施例では３種の遅延時間を同時に得る
場合について述べたが、２種以上の遅延時間ならいくら
でもよく、数が多いほど本発明による効果が大きい。
場合について述べたが、２種以上の遅延時間ならいくら
でもよく、数が多いほど本発明による効果が大きい。
また、上記一実施例においては、メモリ群3a〜3nそれ
ぞれにおける複数の単位メモリセルから１つの単位メモ
リセルを選択するためのアドレス信号出力手段を、複数
のメモリ群3a〜3n全てに対して共通に設けられる１つの
アドレスカウンタによって構成されるものを示したが、
複数のメモリ群3a〜3nそれぞれに対応して設けられ、対
応したメモリ群のアドレス信号入力端子にアドレス信号
を出力する複数のアドレスカウンタによって構成したも
のでも良い。この場合、各アドレスカウンタから出力さ
れるアドレス信号は互いに同期されている必要がある。
ぞれにおける複数の単位メモリセルから１つの単位メモ
リセルを選択するためのアドレス信号出力手段を、複数
のメモリ群3a〜3n全てに対して共通に設けられる１つの
アドレスカウンタによって構成されるものを示したが、
複数のメモリ群3a〜3nそれぞれに対応して設けられ、対
応したメモリ群のアドレス信号入力端子にアドレス信号
を出力する複数のアドレスカウンタによって構成したも
のでも良い。この場合、各アドレスカウンタから出力さ
れるアドレス信号は互いに同期されている必要がある。
以上のように、本発明によればディジタルデータを遅
延させ、複数の遅延されたディジタルデータを得るため
の記憶手段を、直列に接続される複数のメモリ群にて構
成し、複数のメモリ群のうちの少なくとも二つのメモリ
群の出力端子からディジタルデータを読み出すものと
し、決められた順番に従い、かつ周期的に順次繰り返す
アドレス信号を、記憶手段における各メモリ群のアドレ
ス信号入力端子に出力するアドレス信号出力手段を設け
たものとしたので、複数の単位メモリセルを選択するた
めのアドレス番地制御部や選択した単位メモリセルの読
み出し書き込みを制御する部分は削減でき、回路規模を
縮小することができる。
延させ、複数の遅延されたディジタルデータを得るため
の記憶手段を、直列に接続される複数のメモリ群にて構
成し、複数のメモリ群のうちの少なくとも二つのメモリ
群の出力端子からディジタルデータを読み出すものと
し、決められた順番に従い、かつ周期的に順次繰り返す
アドレス信号を、記憶手段における各メモリ群のアドレ
ス信号入力端子に出力するアドレス信号出力手段を設け
たものとしたので、複数の単位メモリセルを選択するた
めのアドレス番地制御部や選択した単位メモリセルの読
み出し書き込みを制御する部分は削減でき、回路規模を
縮小することができる。
第１図は本発明に係る一実施例を示した構成図、第２図
は第１図のアドレスカウンタが任意の単位メモリセルを
選択す時間の動作を示した図、第３図は従来の音声信号
遅延装置の一実施例を示した構成図、第４図は第３図の
メモリ群の構成と動作を示した図、第５図は第３図のメ
モリ群の任意の時刻τから１周期の時間の動作を示した
図である。 3a〜3nは複数の単位メモリセルを有すメモリ群、４はア
ドレスカウンタである。 なお、図中、同一符号は同一または相当部分を示す。
は第１図のアドレスカウンタが任意の単位メモリセルを
選択す時間の動作を示した図、第３図は従来の音声信号
遅延装置の一実施例を示した構成図、第４図は第３図の
メモリ群の構成と動作を示した図、第５図は第３図のメ
モリ群の任意の時刻τから１周期の時間の動作を示した
図である。 3a〜3nは複数の単位メモリセルを有すメモリ群、４はア
ドレスカウンタである。 なお、図中、同一符号は同一または相当部分を示す。
フロントページの続き (56)参考文献 特開 昭62−92998（ＪＰ，Ａ) 特開 昭61−24087（ＪＰ，Ａ) 特開 平３−102694（ＪＰ，Ａ) 実開 昭60−56096（ＪＰ，Ｕ) 実開 昭62−51600（ＪＰ，Ｕ) 特公 昭62−48319（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) G10K 15/12 G11C 11/30 H03H 17/08 H03H 17/06 653
Claims (4)
- 【請求項１】記憶手段、複数の出力端、アドレス信号出
力手段（４）からなる音声信号遅延装置であって、 記憶手段は、複数直列に接続されたメモリ群（３）から
なるとともに、ディジタルデータが入力され、 メモリ群（３）は、複数の単位メモリセルから構成さ
れ、入力されるアドレス信号で指定される単位メモリセ
ルに対して、記憶されているディジタルデータを外部に
出力すると共に、外部より入力されるディジタルデータ
を書き込み、 複数の出力端は、それぞれが各メモリ群（３）の出力に
接続され、 アドレス信号出力手段（４）は、各メモリ群（３）に同
一のアドレス信号を決められた順番に、かつ周期的に出
力することを特徴とする 音声信号遅延装置。 - 【請求項２】アナログ−ディジタル変喚器（２）、記憶
手段、複数のデジタル−アナログ変換器（５）、複数の
出力端子（８）、アドレス信号出力手段（４）、からな
る音声信号遅延装置であって、 アナログ−ディジタル変喚器（２）は、入力されるアナ
ログ音声信号をディジタルデータに変換し、記憶手段に
出力し、 記憶手段は、複数直列に接続されたメモリ群（３）から
なるとともに、デジタルデータが入力され、 メモリ群（３）は、複数の単位メモリセルから構成さ
れ、入力されるアドレス信号で指定される単位メモリセ
ルに対して、記憶されているディジタルデータを外部に
出力すると共に、外部より入力されるディジタルデータ
を書き込み、 デジタル−アナログ変換器（５）は、メモリ群（３）の
出力にそれぞれ接続され、 出力端子（８）は、デジタル−アナログ変換器（５）の
出力にそれぞれ接続され、 アドレス信号出力手段（４）は、各メモリ群（３）に同
一のアドレス信号を決められた順番に、かつ周期的に出
力することを特徴とする 音声信号遅延装置。 - 【請求項３】アドレス信号出力手段（４）は、単一のア
ドレスカウンタにより構成されていることを特徴とする 請求項１または請求項２記載の音声信号遅延装置。 - 【請求項４】アドレス信号出力手段（４）は、各メモリ
群（３）それぞれに対応して設けられた複数のアドレス
カウンタにより構成され、 各アドレスカウンタから出力されるアドレス信号は互い
に同期されていることを特徴とする 請求項１または請求項２記載の音声信号遅延装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1243005A JP2853203B2 (ja) | 1989-09-19 | 1989-09-19 | 音声信号遅延装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1243005A JP2853203B2 (ja) | 1989-09-19 | 1989-09-19 | 音声信号遅延装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03105397A JPH03105397A (ja) | 1991-05-02 |
| JP2853203B2 true JP2853203B2 (ja) | 1999-02-03 |
Family
ID=17097473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1243005A Expired - Fee Related JP2853203B2 (ja) | 1989-09-19 | 1989-09-19 | 音声信号遅延装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2853203B2 (ja) |
-
1989
- 1989-09-19 JP JP1243005A patent/JP2853203B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03105397A (ja) | 1991-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0534746B2 (ja) | ||
| US4229802A (en) | Digital adding device | |
| JP2853203B2 (ja) | 音声信号遅延装置 | |
| JPH02279015A (ja) | 遅延回路 | |
| EP0632458B1 (en) | Parallel data outputting storage circuit | |
| JPH06103825B2 (ja) | ストレ−ジ回路 | |
| JP2555293B2 (ja) | 音声信号遅延装置 | |
| US5305439A (en) | Method and apparatus for time-shared processing of different data word sequences | |
| JPS5990139A (ja) | アナログ入力の変換回路 | |
| JP3105584B2 (ja) | シリアル・パラレル信号変換回路 | |
| JPS5934939Y2 (ja) | メモリのアドレス指定回路 | |
| JP2684820B2 (ja) | サラウンド回路 | |
| JP3288074B2 (ja) | アドレス生成回路 | |
| JPH05161094A (ja) | デジタルビデオラインを記憶するためのプログラマブル装置 | |
| JPH0352319A (ja) | ディジタル遅延回路 | |
| US5297100A (en) | Address control system for a RAM in a digital audio set | |
| JPH03201297A (ja) | 半導体記憶装置 | |
| JPS60247324A (ja) | バイナリ符号発生装置 | |
| JPH0879012A (ja) | ディジタルフィルタ | |
| JPH0393090A (ja) | ビデオメモリ | |
| JPS58141025A (ja) | 信号処理回路 | |
| JPH07170201A (ja) | インターリーブ回路 | |
| JPS5811587B2 (ja) | デイジタルビ−ムフオ−マ | |
| JPH05191467A (ja) | データパッキング処理装置 | |
| JPS62219710A (ja) | プログラマブルデジタル遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |