JP2817396B2 - 放電加工装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は，被加工物と電極間の間隙を適正に制御しな
がら被加工物を加工する放電加工装置に関するものであ
る。

［従来の技術］ 第39図は従来の放電加工装置の放電回路の接続図であ
る。図において，（１）は電極，（２）は電極（１）に
所定間隙離れて配置された被加工物，（３）は出力電圧
（E1）を可変に設定できる第１の直流電源，（４）はダ
イオード，（５）は電流制限用抵抗，（６）は第１のス
イッチ回路，例えば，半導体スイッチである。電極
（１）はダイオード（４）の陽極に接続され，ダイオー
ド（４）の陰性は第１の直流電源（３）の陰極に接続さ
れ，第１の直流電源（３）の陽極は電流制限用抵抗
（５）の一端に接続され，電流制限用抵抗（５）の他端
は半導体スイッチ（６）の陽極に接続され，半導体スイ
ッチ（６）の陰極は被加工物（２）に接続されている。
（７）は制御回路，例えば，発振回路である。この発振
回路（７）の出力端子（7a）は半導体スイッチ（６）の
制御端子（6a）に接続されている。

第40図は，発振回路（７）の詳細説明図である。図に
おいて，（4001）はクロックパルス発生器，（4002），
（4003）および（4004）は２入力OR回路，（4007）はフ
リップフロップ，（4008）はオンタイムカウンタ，（40
09）はオフタイムカウンタ，（4010）は発振回路（７）
の出力端子（7a）が“1"となる時間を設定するオンタイ
ム設定器，（4011）は発振回路（７）の出力端子（7a）
が“0"となる時間を設定するオフタイム設定器である。
なお，オンタイム設定器（4010）はオンタイムカウンタ
（4008）のビット数と同じ数の出力端子を有し，オフタ
イム設定器（4011）はオフタイムカウンタ（4009）のビ
ット数と同じ数の出力端子を有している。（4012）およ
び（4013）は一致比較回路である。この一致比較回路
（4012）はオンタイムカウンタ（4008）のビット数と同
じ数の入力端子を有する一対の比較データ入力端子を持
っている。そして，オンタイム設定器（4010）の各出力
端子は，一致比較回路（4012）の一方の比較データ入力
端子に接続され，オンタイムカウンタ（4008）の各出力
端子は，他方の比較データ入力端子に接続されている。

一致比較回路（4012）はオンタイム設定器（4010）に
設定されたオンタイムデータとオンタイムカウンタ（40
08）の内容とを比較し，両者が一致したとき出力端子
（4012a）に“1"を出力するとともに，オンタイムカウ
ンタ（4008）の内容が，あらかじめ設定された所定値に
なったとき出力端子（4012b）に“1"を出力する。

また，一致比較回路（4013）はオンタイムカウンタ
（4009）のビット数と同じ数の入力端子を有する一対の
比較データ入力端子を持っている。そして、オフタイム
設定器（4011）の各出力端子は一致比較回路（4013）の
一方の比較データ入力端子に接続され，オフタイムカウ
ンタ（4009）の各出力端子は他方の比較データ入力端子
に接続されている。

また，一致比較回路（4013）はオフタイム設定器（40
11）に設定されたオフタイムデータとオフタイムカウン
タ（4009）の内容が一致したとき出力端子（4013a）に
“1"を出力する。

フリップフロップ（4007）のＮ出力端子（4007a）は
２入力AND回路（4005）の一方の入力端子に接続される
とともに発振回路（７）の出力端子（7a）に接続されて
いる。また,2入力AND回路（4005）の他方の入力端子に
クロックパルス発生器（4001）の出力端子（4001a）に
接続されている。さらに,2入力AND回路（4005）の出力
端子はオンタイムカウンタ（4008）のカウント入力端子
（4008a）に接続されている。

フリップフロップ（4007）のＣ出力端子（4007b）は
２入力AND回路（4006）の一方の入力端子に接続され,2
入力AND回路（4006）の他方の入力端子はクロックパル
ス発生器（4001）の出力端子（4001a）に接続されてい
る。また,2入力AND回路（4006）の出力端子はオフタイ
ムカウンタ（4009）のカウント入力端子（4009a）に接
続されている。

一致比較回路（4012）の出力端子（4012a）は２入力O
R回路（4003）の一方の入力端子に接続されるとともに
２入力OR回路（4002）の一方の入力端子に接続されてい
る。さらに,2入力OR回路（4002）の出力端子はフリップ
フロップ（4007）のＲ入力端子（4007c）に接続され,2
入力OR回路（4003）の出力端子はオンタイムカウンタ
（4008）のリセット入力端子（4008b）に接続されてい
る。

また，一致比較回路（4013）の出力端子（4013a）は
２入力OR回路（4004）の一方の入力端子に接続れるとと
もにフリップフロップ（4007）のＳ入力端子（4007d）
に接続れている。さらに,2入力OR回路（4004）の出力端
子はオフタイムカウンタ（4009）のリセット入力端子
（4009b）に接続されている。

発振回路（７）のリセット端子（7d）は２入力OR回路
（4002）の他方の入力端子,2入力OR回路（4003）の他方
の入力端子，および,2入力OR回路（4004）の他方の入力
端子に接続されている。さらに，一致比較回路（4012）
の出力端子（4012b）は発振回路（７）の出力端子（7
b）に接続されている。

次に第40図に示される発振回路（７）の動作について
説明する。

始めにフリップフロップ（4007）がリセットされてお
り，フリップフロップ（4007）のＣ出力端子（4007b）
は“1"であり,N出力端子（4007a）は“0"になっている
ものとする。クロックパルス発生器（4001）の出力端子
（4001a）には常に所定周期のクロックパルスが出力さ
れているので,2入力AND回路（4006）を介してクロック
パルスがオフタイムカウンタ（4009）のカウント入力端
子（4009a）に入力される。そして，オフタイムカウン
タ（4009）はクロックパルスが入力される毎にカウント
アップし，オフタイムカウンタ（4009）の内容がオフタ
イム設定器（4011）の内容，すなわちオフタイムデータ
と等しくなったとき一致比較回路（4013）の出力端子
（4013a）が“1"となり２入力OR回路（4004）を介して
オフタイムカウンタ（4009）のリセット入力端子（4009
b）を“1"にし，オフタイムカウンタ（4009）をリセッ
トする。また，同時にフリップフロップ（4007）をセッ
トする。

フリップフロップ（4007）がセットされるとフリップ
フロップ（4007）のＣ出力端子（4007b）が“0"になる
とともに、Ｎ出力端子（4007a）が“1"になる。従っ
て、２入力AND回路（4006）の出力端子にはクロックパ
ルスは出力されず，オフタイムカウンタ（4009）はカウ
ントを停止する。一方,2入力AND回路（4005）の出力端
子にはクロックパルスが出力され，オンタイムカウンタ
（4008）はカウントを開始する。

オンタイムカウンタ（4008）の内容が，あらかじめ設
定された所定値になったとき一致比較回路（4012）の出
力端子（4012b）にパルスが出力される。このパルスは
発振回路（７）の出力端子（7b）に出力される。また，
オンタイムカウンタ（4008）がさらにカウントを続け，
オンタイム設定器（4010）に設定されたオンタイムデー
タと等しくなると一致比較回路（4012）の出力端子（40
12a）が“1"になる。出力端子（4012a）が“1"になると
２入力OR回路（4003）を介してオンタイムカウンタ（40
08）のリセット入力端子（4008b）を“1"にし，オンタ
イムカンウンタ（4008）をリセットするとともに,2入力
OR回路（4002）を介してフリップフロップ（4007）のＲ
入力端子（4007c）を“1"にし，フリップフロップ（400
7）をリセットする。従って，ここで，オンタイムカウ
ンタ（4008），オフタイムカウンタ（4009），およびフ
リップフロップ（4007）がともにリセットされた状態に
なり，始めの状態に戻ることになる。

その後，上述の動作が繰返される結果，発振回路
（７）の出力端子（7a）には，オンタイム設定器（401
0）に設定されたオンタイムデータの間“1"となり，オ
フタイム設定器4011）に設定されたオフタイムデータの
間“0"となるパルスが出力され，出力端子（7a）が“1"
に変化した時から所定時間後に出力端子（7b）にパルス
が出力される。

なお，フリップフロップ（4007）がセットされている
ときに発振回路（７）のリセット端子（7d）にリセット
パルスを与えるとフリップフロップ（4007）はリセット
される。また，フリップフロップ（4007）のＣ出力端子
（4007b）は発振回路（７）の出力端子（7c）に接続さ
れている。

第39図において，（８）はダイオード，（９）は出力
電圧（E3）を有する第３の直流電源である。また，（1
0）は第３のスイッチ回路，例えば，半導体スイッチで
ある。ダイオード（８）の陽極は電極（１）に接続さ
れ，ダイオード（８）の陰極は第３の直流電源（９）の
陰極に接続され，第３の直流電源（９）の陽極は半導体
スイッチ（10）の陽極に接続され，半導体スイッチ（1
0）の陰極は被加工物（２）に接続されている。（1
1），（12）はそれぞれ分圧用抵抗器であり，分圧用抵
抗器（11）の一端は電極（１）に接続され，他端は分圧
用抵抗器（12）の一端に接続され，さらに，分圧用抵抗
器（12）の他端は被加工物（２）に接続されている。
（13）は２つの入力端子（13a），および，（13b）を有
する差動増幅器，（14）は放電検出回路である。差動増
幅器（13）の入力端子（13a）は分圧用抵抗器（11）と
分圧用抵抗器（12）の接続点（12a）に接続され，差動
増幅器（13）の入力端子（13b）は被加工物（２）に接
続されている。また，差動増幅器（13）の出力端子（13
c）は放電検出回路（14）の入力端子（14a）に接続され
ている。

（15）はワンショットマルチバイブレータ，（16）は
２入力AND回路である。２入力AND回路（16）の一方の入
力端子（16a）は発振回路（７）の出力端子（7b）に接
続され，他方の入力端子（16b）は放電検出回路（14）
の出力端子（14b）に接続されている。また,2入力回路
（16）の出力端子（16c）はワンショットマルチバイブ
レータ（15）の入力端子（15a）に接続され，ワンショ
ットマルチバイブレータ（15）の出力端子（15b）は半
導体スイッチ（10）の制御端子（10a）に接続されてい
る。なお，点線で示した（17）は電極（１）と被加工物
（２）間の浮遊容量を示している。

次に，第39図に示される回路の動作について第41図の
動作タイムチャートにより説明する。

発振回路（７）は所定の周期（Ta）で発振を行い出力
端子（7a）に第41図（ｂ）の電圧波形を出力している。
この電圧波形はTbの期間“1"であり,Tcの期間“0"にな
るパルス波形である。このパルス波形は半導体スイッチ
（６）の制御端子（6a）に加えられ，半導体スイッチ
（６）をTbの期間オンさせ,Tcの期間オフさせる。半導
体スイッチ（６）がオンしているとき第１の直流電源
（３）の電圧（E1）を電流制限用抵抗器（５）およびダ
イオード（４）を介して電極（１）と被加工物（２）の
間（以後これを加工間隙と称す）に印加し放電を開始さ
せる。

第41図（ａ）の波形は加工間隙の電圧（以後これを加
工間隙電圧（Eg）と称す）を示している。この波形は半
導体スイッチ（６）がオンした後，放電が開始されるま
では加工間隙電圧（Eg）は第１の直流電源（３）の電圧
となり，放電開始とともに加工間隙電圧（Eg）は低下
し，所定の電圧（Vg）に変化している。

分圧用抵抗器（12）の両端には加工間隙電圧（Eg）に
比例した電圧が発生するので，差動増幅器（13）の出力
電圧は，加工間隙電圧（Eg）に比例した電圧になる。ま
た，この電圧は放電検出回路（14）の入力端子（14a）
に入力される。放電検出回路（14）は，この電圧にもと
づき，加工間隙電圧（Eg）があらかじめ設定された第１
の電圧（ES1）と第２の電圧（ES2）の間の電圧であるか
否かを判定する。加工間隙電圧（Eg）が第１の電圧（ES
1）と第２の電圧（ES2）との間の電圧であれば，放電が
行われているものとして放電検出回路（14）は出力端子
（14b）に“1"を出力する。また，加工間隙電圧（Eg）
が，第１の電圧（ES1）と第２の電圧（ES2）との間の電
圧でなければ，放電は行われていないものとして放電検
出回路（14）は出力端子（14b）に“0"を出力する。

第41図（ｄ）は，この出力端子（14b）の電圧波形を
示し，第41図（ｃ）は発振回路（７）の出力端子（7b）
に出力される電圧波形を示している。なお，この出力端
子（7b）の電圧波形は発振回路（７）の出力端子（7a）
の立上がり時点から所定時間（Td）遅れて立上り所定時
間（Te）後に立下るパルス波形になっている。

第41図（ｅ）は第41図（ｃ）に示される発振回路
（７）の出力端子（7b）の信号と，第41図（ｄ）に示さ
れる放電検出回路（14）の出力端子（14b）の信号とが,
2入力AND回路（16）の各入力端子にそれぞれ入力された
結果,2入力AND回路（16）の出力端子（16c）に出力され
る電圧波形を示している。

この第41図（ｅ）に示す電圧波形は，ワンショットマ
ルチバイブレータ（15）の入力端子（15a）に入力され
る。また，ワンショットマルチバイブレータ（15）の出
力端子（15b）には，第41図（ｅ）の電圧波形の立上り
時に“1"になり，その後所定時間（Ton）の後に“0"に
戻る第41図（ｆ）に示される電圧波形が出力される。第
41図（ｆ）の電圧波形は半導体スイッチ（10）の制御端
子（10a）に入力され，第41図（ｆ）の電圧波形が“1"
のとき半導体スイッチ（10）をオンさせる。半導体スイ
ッチ（10）がオンすると半導体スイッチ（10），とダイ
オード（８）を介してすでに放電中の加工間隙に第３の
直流電源（９）が接続され，この第３の直流電源（９）
により加工間隙に放電電流が流される。

第41図（ｇ）は加工間隙に流れる電流波形を示してい
る。この電流波形は，半導体スイッチ（６）または半導
体スイッチ（10）がオンしているとき所定の勾配で電流
が増加し，半導体スイッチ（６）および半導体スイッチ
（10）の両方がオフすると，立下がる据歯状波となって
いる。第41図（ｇ）に示されるように電流が急峻に変化
せず所定の勾配で変化する理由は，回路中に浮遊インダ
クタンス（図入せず）に存在するためである。また，通
常第３の直流電源（９）の出力電圧（E3）は第１の直流
電源（E1）に比べ高い電圧にして，この勾配をより急峻
にし，大きい電流が流れるようにしている。

さて，このような放電回路において，例えば，半導体
スイッチ（10）がオンしている時放電が何等かの原因で
中断すると加工間隙には，第３の直流電源（９）の出力
電圧（E3）がかかることになり，加工間隙電圧（Eg）は
上昇する。また，半導体スイッチ（６）および半導体ス
イッチ（10）がオフした後も，通常数千〜１万PF程度の
大きさを有する浮遊容量（17）により加工間隙電圧（E
g）は高い電圧のまま状態が保持される。

第42図は，半導体スイッチ（10）がオンしている時に
放電が中断した場合の動作タイムチャートを示してい
る。図において，第42図（ａ）〜第42図（ｇ）は，それ
ぞれ第41図における第41図（ａ）〜第41図（ｇ）と同一
の測定点における電圧または電流波形を示している。第
42図において,T₀は半導体スイッチ（10）がオンする時
点である。また，（T₁）は半導体スイッチ（10）がオン
しているとき放電が中断した時点であり，（T₂）は時点
（T₁）後半導体スイッチ（10）がオフする時点である。
さらに，（T₃）は時点（T₂）の後，再び発振器（７）の
出力端子（7a）が“1"になり，半導体スイッチ（６）が
オンする時点である。また，（T₄）は時点（T₃）でオン
した半導体スイッチ（10）がオフする時点である。な
お，第42図において，時点（T₁）以前の第42図（ａ）〜
第42図（ｆ）の波形は第41図に示される波形と同様であ
る。

時点（T₁）で放電の中断が発生すると，第42図（ｇ）
に示される電流波形は零に低下するとともに第42図
（ａ）に示される加工間隙電圧（Eg）の波形は第３の直
流電源（９）の出力電圧（E₃）まで上昇する。また，第
42図（ｆ）に示す波形は第41図（ｆ）と同様に立上り後
所定時間（Ton）経過した時点（T₂）で自動的に零に復
帰する。なお，時点（T₂）の後，時点（T₃）までの間，
第42図（ａ）の波形は浮遊容量（17）により第３の直流
電源（９）の出力電圧（E₃）からほとんど低下すること
なく高い電圧が保持される。

時点（T₃）では発振回路（７）の出力端子（7a）が
“1"になるととに半導体スイッチ（６）がオンし，次の
放電動作に入る。なお，時点（T₃）以後の動作を示す波
形は第41図に示す波形と同様な正常な放電動作が行れる
波形となっている。

第42図（ａ）に示すように，半導体スイッチ（10）が
オンしている時に放電が中断したために加工間隙に高い
電圧がかかると，加工間隙の平均電圧である平均加工間
隙電圧は上昇する。

一方，放電加工を行うとき必要な加工間隙を一定に保
つための制御は，加工間隙に印加される平均電圧（以後
平均加工電圧と称す）を一定に保持することにより達成
する方法がとられている場合が多い。すなわち平均加工
電圧が所定値より高いときは加工間隙を狭くし，平均加
工電圧を下げ，所定値より低いときは加工間隙を広く
し，平均加工電圧を上げるように被加工物（２）を支持
するテーブルまたは，電極（１）を支持する電極支持体
の位置を移動させ加工を進めている。

さて，半導体スイッチ（10）がオンしている時に放電
が中断されたために加工間隙に高い電圧が発生すると，
平均加工電圧は当該加工間隙に相当する電圧以上に上昇
するので，加工間隙を一定に保持する制御が異常動作を
するようになる。すなわち，加工間隙は異常に狭くなり
集中放電を発生させ，電極（１）および被加工物（２）
に損傷を与え加工精度を低下させることになる。

なお，加工間隙を一定に保持するための制御方法とし
て，平均加工電圧を用いずに半導体スイッチ（６）がオ
ンした後，放電を開始するまでの無負荷時間をカウンタ
等で測定し，この無負荷時間の長短により制御する方法
が考えられうが，このような方法は浮遊容量（17）が大
きく，加工液に導電性がある放電加工装置においては，
電流制限用抵抗（５）が存在するため半導体スイッチ
（６）をオンにした後，加工間隙電圧（Eg）が立上るま
での時間がかかること，および加工間隙電圧（Eg）が電
圧（E₁）より低下する問題などがあるため用いることが
できない。

また，第39図に示される従来の放電加工装置の放電回
路は第１の直流電源（３）および第３の直流電源（９）
の２個の電源を用いているが，第１の直流電源（３）の
みを有する従来の放電各装置もある。第44図はこのよう
な放電加工装置の放電回路の接続図である。

第43図において，（4301）は出力電圧（E3510）を有
する第１の直流電源，（4302）は第１のスイッチ回路，
例えば，半導体スイッチであり，（4303）は電流制限用
抵抗である。電極（１）は第１の直流電源（4301）の陰
極に接続され，第１の直流電源（4301）の陽極は電流制
限用抵抗（4303）の一端に接続され，電流制限用抵抗
（4303）の他端は半導体スイッチ（4302）の陽極に接続
され，半導体スイッチ（4302）の陰極は，被加工物
（２）に接続されている。また，発振回路（７）の出力
端子（7a）は半導体スイッチ（4302）の制御端子（4302
a）に接続されている。

次に，第43図に示される放電回路の動作について，第
44図に示す動作タイムチャートにより説明する。

発振回路（７）の出力端子（7a）には，第44図（ｂ）
に示されるように出力が“1"になる期間（T44b）と，出
力が“0"になる期間（T44c）とが交互に繰返されるパル
ス波形が出力される。このパルス波形は半導体スイッチ
（4302）の制御端子（4302a）に入力され，半導体スイ
ッチ（4302）を期間（T44b）でオンにし，期間（T44c）
でオフにする。

第44図（ａ）は加工間隙電圧（Eg）の波形を示してい
る。第44図（ａ）は第44図（ｂ）の波形の立上りの時点
（T4400）で電圧（E3510）まで上昇し，放電が開始され
る時点（T4401）で電圧（Vg1）に低下し，第44図（ｂ）
の波形の立下り時点（T4402）で零になる波形となって
いる。

第44図（ｃ）は放電電流の波形を示している。この波
形は時点（T4401）より所定の勾配で電流が増加し，時
点（T4402）より急勾配で零に減少する波形となってい
る。

第44図に示される動作タイムチャートは通常の動作状
態を示しているが，第45図は，時点（T4401）と時点（T
4402）の間の時点（T4501）で何等かの原因により放電
の中断が発生し，時点（T4402）に至ってもなお放電を
再開しない場合の動作を示す動作タイムチャートであ
る。

第45図において，時点（T4402）と，次に発振回路
（７）の出力端子（7a）が“1"になる時点（T4403）ま
での間，加工間隙電圧（Eg）は，ほぼ電圧（E3510）が
そのまま保持されている。このように高い高圧が保持さ
れる理由は加工間隙の浮遊容量（4305）に電荷が貯えら
れているためである。時点（T4402）〜時点（T4403）の
間，加工間隙電圧（Eg）も高い電圧になっているため平
均加工電圧は，第44図に示されるような所定周期毎に１
回の無負荷時間が発生する場合に比べ異なったものとな
り，加工間隙の制御は正常に行れなくなる。

また，第46図は，第45図において，放電の中断が時点
（T4501）で発生した後，時点（T4402）以前の時点（T4
601）で放電が再開された場合を示す図である。この場
合，時点（T4501）〜時点（T4601）の間が無負荷時間と
なるため,1周期の間に加工間隙電圧（Eg）の高い無負荷
時間が２回発生することになる。従って，平均加工電圧
は異常に高くなり，加工間隙の制御は，やはり，正常に
行われない。

［発明が解決しようとする課題］ 上述のように構成された従来の放電加工装置では，放
電中に何等かの原因により放電が中断すると，加工間隙
に高い加工電圧が発生し，平均加工電圧が異常に上昇す
る。このとき，平均加工電圧にもとづき制御される加工
間隙は異常に狭くなり集中放電を起こさせるとともに，
電極（１）および被加工物（２）を損傷し，加工精度を
低下させるなどの問題を発生する。

この発明は上述のような問題点を解決するためになさ
れたもので，加工間隙が安定に制御され，電極が正常に
保持されるとともに，高精度で高速加工のできる放電加
工装置を得ることを目的とする。

［課題を解決するための手段］ この発明に係る放電加工装置は被加工物と所定隔壁離
隔して対向配置された電極，電極と被加工物との間に接
続された第１の直流電源と第１のスイッチ回路との直列
回路，第１のスイッチ回路をオンオフ制御し電極と被加
工物との間に断続的な放電を発生させる制御回路，およ
び第１のスイッチ回路がオフしている時に電極と被加工
物との間に電圧を所定電圧に保持する電圧保持手段，を
備えるようにしたものである。

また，電圧保持手段は電極と被加工物との間に貯えら
れた電荷をバイパスするバイパス回路からなるようにし
たものである。

また，電圧保持手段は，電極と被加工物との間に第１
の直流電源と第１のスイッチ回路との直列回路と逆並列
に接続された第２の直流電源と第２のスイッチ回路との
直列体である逆電圧印加回路からなるようにしたもので
ある。

また，電圧保持手段は電極と被加工物との間の平均電
圧が所定値になるように第２の直流電源の出力電圧を設
定する電圧設定手段を設けるようにしたものである。

また，電圧保持手段は第１の直流電源の一方の端子を
電極から被加工物へ，他方の端子を被加工物から電極へ
切換える切換スイッチ回路と，この切換スイッチ回路に
直列に接続された抵抗器とからなるようにしたものであ
る。

また，電極と被加工物との間の平均電圧が所定値にな
るように，電極と被加工物との間に印加する電圧保持手
段による電圧の印加時間を設定する電圧印加時間設定手
段を設けるようにしたものである。

また，電極と被加工物との間の平均電圧が所定値にな
るように，放電電圧の印加を休止する放電休止時間を設
定する放電休止時間設定手段を設けるようにしたもので
ある。

また，電極と被加工物との間の平均電圧が所定値にな
るように，放電電圧の印加時間を設定する放電電圧印加
時間設定手段を設けるようにしたものである。

また，放電電圧印加中に放電が中断したこを検出する
放電中断検出回路と，この放電中断検出回路からの放電
中断の検出信号により第１のスイッチ回路をオフする制
御回路と，を有するようにしたものである。

また，電極と被加工物との間に第１の直流電源と第１
のスイッチ回路との直列回路と並列に接続された第３の
直流電源と第３のスイッチ回路との直列回路，第１の直
流電源による電極と被加工物との間の放電を検出する放
電検出回路，および，この放電検出回路の放電検出信号
により所定時間上記第３のスイッチ回路をオンさせる回
路，を設けるようにしたものである。

［作用］ 上述のように構成された放電加工装置は，加工間隙に
放電が行われていないとき，加工間隙を所定の電圧に保
持する。

［発明の実施例］ 実施例1. この発明の一実施例を図について説明する。第１図は
この発明の一実施例を示す接続図である。第１図におい
て，（101）は半導体スイッチ（６）および半導体スイ
ッチ（10）がオフし，第１の直流電源（３）および第３
の直流電源（９）にもとづいて電圧が加工間隙に印加さ
れているとき，加工間隙電圧（Eg）をOVにする電圧保持
手段，例えば，バイパス回路である。第１図は，第39図
に示される従来の放電加工装置の放電回路に，このバイ
パス回路（101）を設けたものである。

次に，バイパス回路（101）について，第１図により
説明する。図において，（102）は抵抗器，（103）は第
２のスイッチ回路，例えば，半導体スイッチである。ま
た，抵抗器（102）と半導体スイッチ（103）の直列体は
電極（１）と被加工物（２）の間に接続されている。
（104）は２入力AND回路であり，この２入力AND回路（1
04）の出力端子（104a）は半導体スイッチ（103）の制
御端子（103a）に接続されている。また,2入力AND回路
（104）の一方の入力端子（104b）は発振回路（７）の
出力端子（7c）に接続され，他方の入力端子（104c）は
ワンショットマルチバイブレータ（15）の出力端子（15
c）に接続されている。

なお，バイパス回路（101）は抵抗器（102），半導体
スイッチ（103）および２入力AND回路（104）より構成
されている。また，発振回路の出力端子（7c）には出力
端子（7a）の反転信号が出力され，ワンショットマルチ
バイブレータ（15）の出力端子（15c）には出力端子（1
5b）の反転信号が出力されている。

次に，バイパス回路（101）の動作について第２図の
動作タイムチャートにより説明する。第２図は，半導体
スイッチ（６）および半導体スイッチ（10）の遮断時で
あるT_offの間における加工間隙電圧（Eg）が異なる他
は，第42図に示される従来の放電加工装置の放電回路の
動作タイムチャートと同じである。第42図においては,T
_offの間，すなわち，時点（T₂）と時点（T₃）の間の加
工間隙電圧（Eg）は高い電圧に保たれているが，第２図
においては時点（T₂）の後，急激に零に低下している。
これは,T_offの間，半導体スイッチ（103）がオンするこ
とにより浮遊容量（17）に貯えられていた電荷が抵抗器
（102）を介して放電されるためである。従って，従来
例を示す第42図に比べると平均加工電圧を異常に高くす
ることが比較的少いので加工間隙が安定に制御される効
果がある。

なお，第２図は電圧（E₃）＞電圧（E₁）の場合を示し
ているが，これに限らず電圧（E₃）≦電圧（E₁）であっ
てもよい。

実施例2. 次に，この発明の他の実施例を図について説明する。
第３図はこの発明の他の実施例を示す放電回路の接続図
である。第３図は第１図に放電の中断を検出する放電中
断検出回路を設けたものである。

次に，放電中断検出回路について第３図により説明す
る。第３図において，（302）は放電中断検出回路であ
る。放電中断検出回路（302）の入力端子（302a）は差
動増幅器（13）の出力端子（13c）に接続され，出力端
子（302b）は発振回路（７）の入力端子（7d）およびワ
ンショットマルチバイブレータ（15）の入力端子（15
d）に接続されている。

次に，放電中断検出回路（302）の動作について第４
図に動作タイムチャートにより説明する。通常，第１の
直流電源（３）の電圧（E1）は第３の直流電源（９）の
電圧（E3）により低いので，電圧（E3）より低く電圧
（E1）より高めの電圧（ESO）を弁別レベルとして設定
する。そして，加工間隙電圧（Eg）がこの弁別レベル
（ESO）より高い電圧になると放電の中断検出回路（30
2）は出力端子（302b）に“1"を出力するように構成さ
れている。従って，加工間隙に第３の直流電源（９）に
より電圧が印加されているときに放電が中断すると出力
端子（302b）に“1"が出力される。放電中断検出回路
（302）の出力端子（302b）より“1"出力されると，発
振器（７）の出力端子（7a）の出力を時点（T₃）まで
“0"にし，ワンショットマルチバイブレータ（15）の出
力端子（15b）の出力も次にトリガされるまで“0"にす
る。

従って，時点（T₁）〜時点（T₃）の間は発振器（７）
の出力端子（7c）およびワンショットマルチバイブレー
タ（15）の出力端子（15c）には共に“1"が出力される
ので,2入力AND回路（104）の出力端子（104a）には“1"
が出力され半導体スイッチ（103）がオンになる。半導
体スイッチ（103）がオンすると，抵抗（102）を介して
浮遊容量（17）に貯えられた電荷が放電され加工間隙電
圧（Eg）は零に低下する。

また，この実施例2.は実施例1.に比べ，平均加工電圧
の異常上昇をより少なくすることができ，加工間隙をよ
り安定に制御できる効果がある。

実施例3. 次に，この発明のさらに他の実施例を図について説明
する。第５図はこの実施例を示す放電加工装置の放電回
路の接続図である。また，第５図は，実施例1.を示す第
１図のバイパス回路（101）の抵抗器（102）と直列に第
２の直流電源（502）を設けたものである。なお，第２
の直流電源（502），抵抗器（102），半導体スイッチ
（103），および,2入力NAND回路（104）より電圧保持手
段，例えば，逆電圧印加回路（501）が構成されてい
る。

第６図は、第５図に示される放電回路の動作タイムチ
ャートである。この第６図は，半導体スイッチ（６）お
よび半導体スイッチ（10）がオフの間の加工間隙電圧
（Eg）が異る他は第２図に示される動作タイムチャート
と同じである。すなわち，半導体スイッチ（６）および
半導体スイッチ（10）がオフの間，逆電圧印加回路（50
1）により加工間隙電圧（Eg）を，大きさが第２の直流
電源（502）の出力電圧に等しく極性が負の電圧（Vc）
にするようにしている。

また，第２の直流電源（502）の電圧は放電可能な電
圧より低くしておけば，負方向の放電により発生しやす
い持続的なアーク放電を防止することができる。

第７図は放電中に何等かの原因で放電が中断する現象
が生じない場合における動作タイムチャートである。こ
の第７図の時点（T₁）と時点（T₂）の間で加工間隙電圧
（Eg）が所定の電圧（Vg）のままである他は第６図と同
様である。

また，第８図〜第10図は第５図に示される放電回路の
電流の流れる方向を示す説明図である。第８図における
矢印（801）は半導体スイッチ（６）がオンしていると
きの電流の流れる方向を示し，第９図における矢印（90
1）は半導体スイッチ（10）がオンしているときの電流
の流れる方向を示し，第10図における矢印（1001）は半
導体スイッチ（103）がオンしているときの電流の流れ
る方向を示している。

この実施例3.は実施例1.と同様の効果を有するととも
に，第７図に示されるように，加工間隙に通常の正の電
圧の他に逆の電圧である負の電圧が印加されるため，電
解や電蝕による被加工物（２）の表面形状の変化を防止
する効果がある。また，被加工物が磁化される現象を軽
減する効果もある。

実施例4. 次に，この発明のさらに他の実施例として，実施例3.
における第２の直流電源（502）の電力電圧を制御する
ことにより平均加工間隙電圧を0Vにする場合について図
により説明する。第11図はこの実施例を示す放電加工装
置の放電回路の接続図である。第11図において，（110
1）および（1102）は分圧用抵抗器，（1103）はコンデ
ンサである。分圧用抵抗器（1101）の一端は電極（１）
に接続され，他端は分圧用抵抗器（1102）の一端に接続
されている。また，分圧用抵抗器（1102）の他端は被加
工物（２）に接続され，コンデンサ（1103）は分圧用抵
抗器（1102）に並列に接続されている。（1105）は差動
増幅器であり，この差動増幅器（1105）の一方の入力端
子（1105a）は分圧用抵抗器（1101）と分圧用抵抗器（1
102）の接続点に接続されており，他方の入力端子（110
5b）は被加工物（２）に接続されている。なお，分圧用
抵抗器（1101），（1102），コンデンサ（1103），およ
び，差動増幅器（1105）により平均加工間隙電圧が検出
される。

（1107）はディジタル可変出力電圧電源である。この
ディジタル可変出力電源（1107）は第５図に示される第
２の直流電源（502）にディジタル入力信号にもとづき
所定の電圧を出力する可変電圧機構（図示せず）を設け
たものである。（1106）は，入力端子（1106a）が差動
増幅器（1105）の出力端子（1105c）に接続され，この
出力端子（1105c）に出力される平均加工間隙電圧にも
とづき，平均加工間隙電圧が0Vになるように所定のディ
ジタル信号出力端子（1106b）に出力するインターフェ
ース回路である。インタフェース回路（1106）の出力端
子（1106b）は，ディジタル可変出力電源（1107）の制
御端子（図示せず）に入力されている。

なお，第11図は，実施例3.を示す第５図において，第
２の直流電源（502）に可変出力電圧機構を設け，ディ
ジタル可変出力電圧電源（1107）とし，さらに，インタ
ーフェース回路（1106），分圧抵抗器（1101），（110
2），コンデンサ（1103），および，差動増幅器（110
5）を設けるようにしたものである。また，ディジタル
可変出力電圧電源（1107）の可変出力電圧機構（図示せ
ず），分圧用抵抗器（1101），（1102），コンデンサ
（1103），差動増幅器（1105），および，インターフェ
ース回路（1106）により電圧設定手段（1100）が構成さ
れている。

第12図は，インターフェース回路（1106）の詳細を示
した接続図である。図において，（1201）は電圧比較
器，（1202）はクロックパルス発生器，（1203）はｎビ
ットのアップダウンカウンタ，（1204）は入力されるデ
ィジタル信号を反転して出力する反転回路，（1205）お
よび（1206）は２入力AND回路である 電圧比較器（1201）の正極性入力端子（1201a）はイ
ンターフェース回路（1106）の入力端子（1106a）に接
続され，電圧比較器（1201）の負極性入力端子（1201
b）は接地され，電圧比較器（1201）の出力端子（1201
c）は２入力AND回路（1205）の一方の入力端子（1205
a）および反較回路（1204）の入力端子（1204a）に接続
されている。クロックパルス発生器（1202）の出力端子
（1202a）は２入力AND回路（1205）の他方の入力端子
（1205b）および２入力AND回路（1206）の一方の入力端
子（1206a）に接続されている。また，反転回路（120
4）の出力端子（1204b）は２入力AND回路（1206）の他
方の入力端子（1206b）に接続されている。さらに,2入
力AND回路（1205）の出力端子（1205c）はアップダウン
カウンタ（1203）のカウントアップ入力端子（1203a）
に接続され,2入力AND回路（1206）の出力端子（1206c）
はアップダウンカウンタ（1203）のカウントダウン入力
端子（1203b）に接続されている。

（1207）はアップダウンカウンタ（1203）に設定する
初期値を記憶する初期設定値記憶部である。この初期設
定値記憶部（1207）はｎビットの記憶容量を有するとと
もに，記憶されている２進化情報を並列に出力する出力
端子（M₁）〜（M_n）を有している。これらの出力端子
（M₁）〜（M_n）は，それぞれアップダウンカウンタ（12
03）のデータ入力端子（D₁）〜（D_n）に接続されてい
る。（1208）は，加工開始時に加工開始パルスを出力端
子（1208a）に出力する加工開始パルス発生部である。
この加工開始パルス発生部（1208）の出力端子（1208
a）は，アップダウンカウンタ（1203）の入力端子（▲
▼）に接続されており，上述の加工開始パルスがア
ップダウンカウンタ（1203の入力端子（▲▼）に入
力されると，初期設定値記憶部（1207）の内容がアップ
ダウンカウンタ（1203）にセットされる。また，アップ
ダウンカウンタ（1203）の出力端子（Q₁）〜（Q_n）は，
それぞれディジタル可変電圧電源（1107）の電圧設定入
力端子（S₁）〜（S_n）に接続され，アップダウンカウン
タ（1203）の内容にもとづきディジタル可変電圧電源
（1107）の出力電圧を設定するようにしている。

次に，インターフェース回路（1106）の動作について
説明する。まず，加工開始時に加工開始パルス発生部
（1208）より加工開始パルスがアップダウンカウンタ
（1203）の入力端子（▲▼）に与えられると，初期
設定値記憶部（1207）の内容がアップダウンカウンタ
（1203）にセットされる。そして，ディジタル可変電圧
電源（1107）は，このアップダウンカウンタ（1203）の
内容にもとづく出力電圧を出力する。この出力電圧は半
導体スイッチ（103）がオンしているとき電極（１）と
被加工物（２）との間に印加される。

一方，電極（１）と被加工物（２）の間の電圧は分圧
用抵抗器（1101），（1102）で分圧されるとともに，コ
ンデンサ（1103）と分圧用抵抗器（1101），（1102）に
より構成される積分回路により積分され，差動増幅器
（1105）の出力端子（1105c）に平均加工間隙電圧を出
力する。この平均加工間隙電圧は帰還信号としてインタ
ーフェース回路（1106）の入力端子（1106a）を介して
電圧比較器（1201）の正極性の入力端子（1201a）に入
力される。目標平均加工間隙電圧値として0Vが電圧比較
回路（1201）の負極性の入力端子（1201b）に入力され
ているので，平均加工間隙電圧が正の電圧であれば電圧
比較器（1201）の出力端子（1201c）は“1"を出力し，
平均加工間隙電圧が負の電圧であれば，出力端子（1201
c）は“0"を出力する。クロック発生器（1202）は所定
周期のパルスを常時発生しており，電圧比較器（1201）
の出力端子（1201c）が“1"のとき，すなわち，平均加
工間隙電圧が正の電圧のときは２入力AND回路（1205）
の出力端子（1205c）にクロックパルス発生器（1202）
の出力端子（1202a）の波形と同様の波形のパルスが出
力され，アップダウンカウンタ（1203）はカウントアッ
プする。また，電圧比較器（1201）の出力端子（1201
c）が“0"のとき，すなわち，平均加工間隙電圧が負の
ときは２入力AND回路（1205）の出力端子（1205c）は
“0"となり，他に，反転回路（1204）の出力端子（1204
b）が“1"となるとともに,2入力AND回路（1206）の出力
端子（1206c）にクロックパルス発生器（1202）の出力
端子（1202a）の波形と同様の波形のパルスが出力さ
れ，アップダウンカウンタ（1203）はカウントダウンす
る。従って，平均加工間隙電圧が0Vなるような値にアッ
プダウンカウンタ（1203）の内容が自動的に設定される
ように動作する。ディジタル可変電圧電源（1107）は上
述のアップダウンカウンタ（1203）の内容にもとづく電
圧を出力しており，この電圧を半導体スイッチ（103）
がオンしている間加工間隙に負の電圧として出力するこ
とにより平均加工間隙電圧を0Vにしている。

第13図は平均加工間隙電圧の変動にともないアップダ
ウンカウンタ（1203）がどのように動作するかを示した
動作タイムチャートである。図において，第13図（ａ）
は加工開始前には“0"で，加工開始後“1"になる加工信
号，第13図（ｂ）はクロックパルス発生器（1202）の出
力端子（1202a）の波形，第13図（ｃ）は差動増幅器（1
105）の出力端子（1105c）の波形であり，平均加工間隙
電圧を示している。第13図（ｄ）は電圧比較器（1201）
の出力端子（1201c）の波形である。第13図（ｅ）はア
ップダウンカウンタ（1203）のカウントアップ入力端子
（1203a）の波形，第13図（ｆ）はカウントダウン入力
端子（1203b）の波形，第13図（ｇ）はアップダウンカ
ウンタ（1203）の内容を示す波形である。

第13図に示されるようにクロックパルス発生器（120
2）は所定周期のパルスを出力し，平均加工間隙電圧が
正の電圧のときは，電圧比較器（1201）の出力端子（12
01c）は“1"となり，負の電圧のときは“0"となってい
る。電圧比較器（1201）の出力端子（1201c）が“1"の
ときはクロックパルス発生器（1202）の出力端子（1202
a）のパルスがアップダウンカウンタ（1203）のカウン
トアップ入力端子（1203a）に印加され，出力端子（120
1c）が“0"のときはクロックパルス発生器（1202）の出
力端子（1202a）のパルスがアップダウンカウンタ（120
3）のカウントダウン入力端子（1203b）に印加される。
従って，アップダウンカウンタ（1203）は平均加工間隙
電圧が正の電圧のときはカウントアップし，負の電圧の
ときはカウントダウンする。

第14図は，第11図の主要部の信号波形を示す図であ
る。実施例1.を示す第２図においては，時点（T₂）と時
点（T₃）の間で第２図（ａ）の電圧は0Vに近づく波形で
あるが，第14図においては所定の負の電圧（V_c）に基づ
く波形となっている。その他の波形については第14図は
第２図と同様である。

第15図は，放電が中断しない場合における第11図の主
要部の信号波形を示す図である。この第15図は加工間隙
電圧（Eg）を示す第15図（ａ）が時点（T₁）と時点
（T₂）の間で上昇せず時点（T₁）以前と同じ電圧を維持
し，時点（T₂）以降は負の所定電圧に近づく波形となっ
ている。また，放電電流（ig）を示す第15図（ｈ）は時
点（T₁）で零に向わずに時点（T₂）まで電流値を増加す
る波形となっている他は第14図と同じである。

この実施例4.においては，平均加工間隙電圧が0Vにな
るように制御されるため，実施例3.における効果をより
完全に得るようにすることができる。

実施例5. 次に，この発明のさらに他の実施例として，半導体ス
イッチ（103）がオンする時間幅を制御することによ
り，平均加工間隙電圧を0Vにする場合について，図によ
り説明する。第16図は，この場合の放電加工装置の放電
回路の接続図である。第16図は第５図において,2入力AN
D回路（104）の出力端子（104a）と半導体スイッチ（10
3）の制御端子（103a）の間に可変パルス幅ワンショッ
トマルチバイブレータ（1601）を設け，さらに，第11図
と同様に分圧用抵抗器（1101），（1102），コンデンサ
（1103），および，差動増幅器（1105）を設け，この差
動増幅器（1105）の出力端子（1105c）を可変パルス幅
ワンショットマルチバイブレータ（1601）のパルス幅制
御端子（1601c）に接続するようにしたものである。す
なわち,2入力AND回路（104）の出力端子（104a）は可変
パルス幅ワンショットマルチバイブレータ（1601）のト
リガ端子（1601a）に接続され，可変パルス幅ワンショ
ットマルチバイブレータ（1601）の出力端子（1601b）
は半導体スイッチ（103）の制御端子（103a）に接続さ
れている。

なお，分圧用抵抗器（1101），（1102），コンデンサ
（1103），差動増幅器（1105），および，可変パルス幅
ワンショットマルチバイブレータ（1601）より電圧印加
時間設定手段（1600）が構成される。

第17図は可変パルス幅ワンショットマルチバイブレー
タ（1601）の詳細接続図である。第17図は実施例4.にお
けるインターフェース回路（1106）にコンデンサ（170
1），抵抗器（1702），フリップフロップ（1703）,2入
力OR回路（1704），（1705）,2入力AND回路（1710），
カウンタ（1706），一致比較回路（1707），および，最
大値比較回路（1708）を設けるとともに,2入力AND回路
（1205）にさらに上述の最大値比較回路（1708）からの
出力信号を入力する入力端子を追加し,3入力AND回路（1
709）に変更するようにしたものである。

可変パルス幅ワンショットマルチバイブレータ（160
1）のトリガ入力端子（1601a）はコンデンサ（1701）の
一端に接続され，コンデンサ（1701）の他端はフリップ
フロップ（1703）のＳ入力端子（1703a）および抵抗器
（1702）の一端に接続され，抵抗器（1702）の他端は接
地されている。また，フリップフロップ（1703）のＮ出
力端子（1703b）は２入力AND回路（1710）の一方の入力
端子（1710a）および可変パルス幅ワンショットマルチ
バイブレータ（1601）の出力端子（1601b）に接続され
ている。

２入力AND回路（1710）の他方の入力単位（1710b）は
クロックパルス発生器（1202）の出力端子（1202a）に
接続され,2入力AND回路（1710）の出力端子（1710c）は
カウンタ（1706）のカウント入力端子（1706a）に接続
されている。カウンタ（1706）の出力端子（P₁）〜
（P_n）はそれぞれ一致比較回路（1707）の一方の比較入
力端子（A₁）〜（A_n）に接続され，他方に比較入力端子
（B₁）〜（B_n）はそれぞれアップダウンカウンタ（120
3）の出力端子（Q₁）〜（Q_n）に接続されている。一致
比較回路（1707）の一致出力端子（1707a）は２入力OR
回路（1704）の一方の入力端子（1704a）および,2入力O
R回路（1705）の一方の入力端子（1705a）に接続されて
いる。また,2入力OR回路（1704）の他方の入力端子（17
04b）および２入力OR回路（1705）の他方の入力端子（1
705b）は，加工開始パルス発生器（1208）の出力端子
（1208a）に接続されている。さらに,2入力OR回路（170
4）の出力端子（1704c）はフリップフロップ（1703）の
Ｒ入力端子（1703c）に接続され,2入力OR回路（1705）
の出力端子（1705c）はカウンタ（1706）のリセット入
力端子（1706b）に接続されている。最大値比較回路（1
708）の一方の比較入力端子（U₁）〜（U_n）はそれぞれ
アップダウンカウンタ（1203）の出力端子（Q₁）〜
（Q_n）に接続され，他方の比較入力端子（V₁）〜（V_n）
はそれぞれ初期設定値記憶部（1207）の出力端子（M₁）
〜（M_n）に接続されている。また，最大値比較回路（17
08）の出力端子（1708a）は，一方の比較入力端子
（U₁）〜（U_n）のデータが他方の比較入力端子（V₁）〜
（V_n）のデータより小さいとき“1"を出力し，大きいと
き“0"を出力する。また，この出力端子（1708a）は３
入力のAND回路（1709）の入力端子（1709d）に接続され
ている。なお,3入力のAND回路（1709）の他の入力端子
（1709a），（1709b）および出力端子（1709c）の接続
先はそれぞれ第12図における２入力AND回路（1205）の
入力端子（1205a），（1205b）および出力端子（1205
c）の接続先と同じである。

次に，第17図に示される可変パルスワンショットマル
チバイブレータ（1601）の動作について説明する。

まず，加工開始時に加工開始パルス発生部（1208）よ
り加工開始パルスがアップダウンカウンタ（1203）の入
力端子（▲▼）に与えられると，初期設定値記憶部
（1207）の内容がアップダウンカウンタ（1203）にセッ
トされる。なお，初期設定値記憶部（1207）には，あら
かじめアップダウンカウンタ（1203）のカウント上限値
が設定されているようにしているのでアップダンウンカ
ウンタ（1203）は加工開始時にカウント上限値にセット
される。また，このときカウンタ（1706）およびフリッ
プフロップ（1703）は２入力OR回路（1705），（1704）
を介して同時にリセットされる。

一方，半導体スイッチ（６）および半導体スイッチ
（10）が共にオフの状態になった時すなわち，発振回路
（７）の出力端子（7c）およびワンショットマルチバイ
ブレータ（15）の出力端子（15c）が共に“1"に変化し
たとき,2入力AND回路（104）の出力端子（104A）に“1"
が出力される。この出力端子（104a）は可変パルス幅ワ
ンショットマルチバイブレータ（1601）のトリガ入力端
子（1601a）に接続されている。また，コンデンサ（170
1）および抵抗器（1702）より構成される微分回路によ
り,2入力AND回路（104）の出力端子（104a）が“0"から
“1"に変化する立上り時にパルスがフリップフロップ
（1703）のＳ入力端子（1703a）に入力されフリップフ
ロップ（1703）がセットされる。フリップフロップ（17
03）がセットされるとＮ出力端子（1703b）が“1"にな
り,2入力AND回路（1710）を介し，カウンタ（1706）の
カウンタ入力端子（1706a）にクロックパルス発生器（1
202）の出力端子（1202a）のパルスと同様のパルスが印
加される。このパルスにより，あらかじめリセットされ
ていたカウンタ（1706）はカウントを開始する。アップ
ダウンカウンタ（1203）の内容とカウンタ（1706）の内
容が一致したとき一致比較回路（1707）の出力端子（17
07a）に“1"が出力され，フリップフロップ（1703）を
２入力OR回路（1704）を介してリセットするともに，カ
ウンタ（1706）を２入力OR回路（1705）を介してリセッ
トする。従って，フリップフロップ（1703）のＮ出力端
子（1703b）に接続されている可変パルス幅ワンショッ
トマルチバイブレータ（1601）の出力端子（1601b）に
は，入力端子（1601a）に入力される信号の立上りとと
もに立上り，アップダウンカウンタ（1203）にセットさ
れている内容にもとづく時間の後に立下るパルスが出力
される。

また，差動増幅器（1105）の出力端子（1105c）がパ
ルス幅制御端子（1601c）に接続されているので，例え
ば平均加工間隙電圧が負の電圧であれば電圧比較器（12
01）の出力端子（1201c）が“0"になる。出力端子（120
1c）が“0"になると２入力AND回路（1210）を介してク
ロックパルス発生器（1202）の出力端子のパルスと同様
のパルスがアップダウンカウンタ（1203）のカウントダ
ウン入力端子（1203b）に印加されアップダウンカウン
タ（1203）はカウントダウンする。アップダウンカウン
タ（1203）がカウントダウンすると，可変パルス幅ワン
ショットマルチバイブレータ（1601）の出力端子（1601
b）に出力されるパルスの幅が狭くなり，半導体スイッ
チ（103）を介して，加工間隙に負の電圧を印加する時
間が減少し，平均加工間隙電圧を上昇させる。平均加工
間隙電圧が上昇し正の電圧になると，最大値比較回路
（1708）の出力端子（1708a）が“1"であれば,3入力のA
ND回路（1709）を介して，クロックパルス発生器（120
2）のパルスがアップダウン（1203）のカウントアップ
入力に印加され，アップダウンカウンタ（1203）はカウ
ントアップし，平均加工間隙電圧を減少させる。従っ
て，最大値比較回路（1708）の出力端子（1708a）が
“1"の場合においては，アップダウンカウンタ（1203）
の内容は平均加工間隙電圧を0Vにする値になる。また，
アップダウンカウンタ（1203）の内容が初期設定値記憶
部（1207）の内容と等しくなったときは平均加工間隙電
圧が正の電圧であってもアップダウンカウンタ（1203）
はカウントアップせずにアップダウンカウンタの内容は
それ以上大きくならない。

なお，このアップダウンカウンタ（1203）の内容が初
期設定値記憶部（1207）に設定された値より大きくなら
ないように制限している理由は，可変パルス幅ワンショ
ットマルチバイブレータ（1601）の出力端子（1601b）
のパルス幅が、放電休止時間（半導体スイッチ（６）お
よび半導体スイッチ（10）が共にオフの時間）以上にな
らないようにするためである。

第18図は平均加工間隙電源の変動にともないアップダ
ウンカウンタ（1203）がどのように動作するかを示した
タイムチャートである。第18図は，実施例4.を示す第13
図に，最大値比較回路（1708）の出力端子（1708a）の
波形（dd）を加えている他，この波形（dd）が“0"の間
はアップダウンカウンタのカウントアップ入力端子（12
03a）の波形（ｅ）も“0"になっている。従って，この
間アップダウンカウンタ（1203）の波形（ｇ）はカウン
トアップが停止された波形になっている。なお，第18図
（ａ）〜（ｄ），（ｆ）はそれぞれ第13図（ａ）〜
（ｄ），（ｆ）と同様の波形である。

第19図は，放電の中断が発生しない場合における動作
タイムチャートである。第19図（ｂ）〜（ｈ）は，それ
ぞれ実施例4.を示す第15図（ｂ）〜（ｈ）と同様であ
る。また，第19図（ｉ）は可変パルス幅ワンショットマ
ルチバイブレータ（1601）の出力端子（1601b）の波形
を示している。また，加工間隙電圧を示す第19図（ａ）
は，出力端子（1601b）が“1"のときは負の所定の電圧
が印加される波形となっている。

なお，この実施例5.により実施例4.と同様の効果が得
られる。

実施例6. 次に，この発明のさらに他の実施例として，放電休止
時間を制御することにより平均加工間隙電圧を0Vにする
場合について図により説明する。第20図は，この実施例
を示す放電加工装置の放電回路の接続図である。この第
20図は，この発明の実施例3.を示す第５図に分圧用抵抗
器（1101），（1102），コンデンサ（1103），差動増幅
器（1105），および，インターフェース回路（2001）か
ら構成される放電休止時間設定手段（2000）を設けるよ
うにしたものである。なお，差動増幅器（13）の出力端
子はインターフェース回路（2001）の入力端子（2001
a）に接続され，インターフェース回路（2001）の出力
端子は発振回路（７）のオフタイム設定器（4011）の設
定入力端子に接続されている。また，オフタイム設定器
（4011）の設定入力端子とインターフェース回路（200
1）のっ出力端子は共に，それぞれ発振回路（７）のオ
フタイ設定器（4011）の出力端子と同数あり，互いに，
同一位の桁同志が接続されている。

第21図はインターフェース回路（2001）の接続図であ
る。第21図は実施例4.におけるインターフェース回路
（1106）を示す第12図と比べ，アップダウンカウンタ
（1203）の出力端子（Q₁）〜（Q_n）の接続先が異なる他
は同じである。すなわち，第12図においては，アップダ
ウンカウンタ（1203）の出力端子（Q₁）〜（Q_n）の接続
先はディジタル可変出力電圧電源（1107）であるが，第
21図においては発振回路（７）のオフタイム設定器（40
11）の設定入力端子になっている。

次に動作について説明する。放電休止時間に加工間隙
に逆極性の電圧を印加することは実施例3.と同じである
が，前述のように，平均加工間隙電圧を0Vに制御するた
め，インターフェース回路（2001）が設けられている。
このインターフェース回路（2001）の動作は，制御対象
が第12図においては加工間隙に印加する負の電圧の大き
さであったが，第21図においては放電休止時間となって
いる他は同様である。

また，第22図はインターフェース回路（2001）の動作
タイムチャートである。第22図は，実施例4.を示す第13
図と同様である。

第23図は，この実施例6.の動作タイムチャートであ
る。なお，この動作タイムチャートは放電の中断が発生
していない場合のものである。また，第23図は，実施例
4.の動作タイムチャートである第15図と比べ，放電休止
時間（Tk）が異っているが，その他については同様であ
る。また，この実施例6.の効果も実施例4.と同様であ
る。

実施例7. 次に，この発明のさらに他の実施例として，正の電圧
を加工間隙に印加する時間を制御することにより平均加
工間隙電圧を0Vにする場合について図により説明する。
第24図は，この実施例を示す放電加工装置の放電回路の
接続図である。第24図は，実施例6.の第20図とインター
フェース回路（2001）の出力端子の接続先が異なり，イ
ンターフェース回路（2001）をインターフェース回路
（2401）としている他は同一である。すなわち，第20図
においては，インターフェース回路（2001）の出力端子
の接続先は発振回路（７）のオフタイム設定器（4011）
の設定入力端子であるが，第24図においては発振回路
（７）のオンタイム設定器（4010）の設定入力端子にな
っている。また，分圧用抵抗器（1101），（1102），コ
ンデンサ（1103），差動増幅器（1105）および，インタ
ーフェース回路（2401）から放電電圧印加時間設定手段
（2400）が構成されている。

第25図はインターフェース回路（2401）の詳細接続図
である。この第25図は実施例5.のインターフェース回路
（1601）を示す第17図に比べ，アップダウンカウンタ
（1203）の出力端子（Q₁）〜（Q_n）の接続先が発振回路
（７）のオンタイム設定器（4010）の設定入力端子にな
り，コンデンサ（1701），抵抗器（1702），フリップフ
ロップ（1703）,2入力OR回路（1704）,2入力OR回路（17
05），カウンタ（1706），一致比較回路（1707），およ
び最大値比較回路（1708）が除外され,3入力AND回路（1
709）が２入力AND回路（1205）になっているが，その他
については同様である。

また，第26図はインターフェース回路（2401）の動作
タイムチャートである。この第26図は実施例5.を示す第
18図と，加工間隙電圧（Eg）の極性が異なる他は同様で
ある。第26図（ｃ）に示される加工間隙電圧（Eg）の極
性が第18図と異る理由は，実施例5.においては，平均加
工間隙電圧が例えば，正の電圧であれば，アップダウン
カウンタ（1203）をカウントアップさせ加工間隙に負の
電圧を印加する時間を増加させ平均加工間隙電圧を減少
させる必要があるのに対し，この実施例7.においては，
平均加工間隙電圧が正の電圧であればアップダウンカウ
ンタ（1203）をカウントダウンさせ，加工間隙に正の電
圧を印加する時間を減少させ平均間隙電圧を減少させる
必要があるためである。インターフェース回路（2401）
に最大値比較回路（1708）が設けられている理由は，加
工間隙に正の電圧を印加する時間を無制限に大きくする
と正常に放電が行われなくなる場合が生じるためであ
る。

また，インターフェース回路（2401）の動作は，最大
値比較回路（1708）によるカウントアップ制限値が実施
例5.と同様にある他は実施例6.のインターフェース回路
（2001）と同様なので詳細な説明を省略する。

第27図は，第24図に示される放電回路の動作タイムチ
ャートである。この第27図は，実施例3.を示す第７図と
比べて，半導体スイッチ（６）の制御端子の状態を示す
第27図（ｂ）および第７図（ｂ）が異なっている。すな
わち，第７図においては第７図（ｂ）が“1"となる時間
である半導体スイッチ（６）がオンしている時間は一定
であるが，第27図（ｂ）においては可変になっている。

また，第27図においては，時点（T2701）と時点（T27
02）の間にワンショットマルチバイブレータ（15）がト
リガされず，発振回路（７）の出力端子（7b）にパルス
が出力された後に第１の直流電源（３）により放電が発
生した場合が図示されている。なお，上述の相異点の他
については第27図は第７図と同様である。

第28図は，放電が発生しない場合の第24図に示される
放電回路の動作タイムチャートである。図において，半
導体スイッチ（103）の制御端子（103a）の電圧波形を
示す第28図（ｃ）は，半導体スイッチ（６）の制御端子
の状態を示す第28図（ｂ）の反転信号となっている。ま
た，加工間隙電圧は，第28図（ｂ）が“1"のとき第１の
直流電源（３）の電圧となり，“0"のときは，第２の直
流電源（502）による負の電圧となっている。第28図
（ｄ）は発振回路（７）の出力端子（7b）の波形であ
り，第７図と同様である。

また，放電検出回路（14）の出力端子（14b）の電圧
波形を示す第28図（ｅ），ワンショットマルチバイブレ
ータ（15）の入力端子（15a）の電圧波形を示す第28図
（ｆ），半導体スイッチ（10）の制御端子の電圧波形を
示す第28図（ｇ），および放電電流波形を示す第28図
（ｈ）はいずれも0Vのままである。

なお，この第28図は放電が行われない場合も，平均加
工間隙電圧が0Vになるように制御される様子を示してい
る。

また，この実施例7.の効果は実施例4.と同様である。

なお，実施例7.においては第27図（ｂ）が“1"になっ
ている時間を可変にし，第27図（ｂ）の波形の立上りよ
り第27図（ｄ）の波形の立上りまでの時間（Td）は一定
としているが，この時間（Td）を可変にするとともに，
第27図（ｄ）の波形の立ち上り第27図（ｂ）の波形の立
下りまでの時間を一定にするようにしても同様の効果が
得られる。

実施例8. また，実施例4.〜実施例7.において，第２の直流電源
（502）の出力電圧，加工間隙に逆電圧を印加する時
間，放電休止時間，加工間隙に正の電圧を印加する時間
のうち，いずれか固定パラメータとしているものを可変
にするようにしてもよい。すなわち，例えば，実施例4.
〜実施例7.のうち，いずれかを実施したとき，平均加工
間隙電圧を0Vに制御するため変化させるパラメータの可
変範囲に制限があり，平均加工間隙電圧を0Vに出来ない
ことがある。このようなとき上述の固定パラメータのい
ずれかを自動的に変化させるようにして，平均加工間隙
電圧を0Vにするように制御してもよい。

実施例9. さらに，実施例3.〜実施例8.において抵抗器（102）
を高抵抗にし，第２の直流電源（502）の出力電圧を放
電可能な高電圧にするようにしてもよい。

第29図は，第２の直流電源（502）の出力電圧が高い
場合において，抵抗器（102）の抵抗値が大きい場合と
小さい場合について，それぞれ，加工間隙電圧と放電電
流を図示した説明図である。

第29図（ａ）および（ｂ）はそれぞれ抵抗器（102）
の抵抗値が小さいときの加工間隙電圧と放電電流であ
り，第29図（ｃ）および（ｄ）はそれぞれ抵抗器（10
2）の抵抗値が大きいときの加工間隙電圧と放電電流を
示している。第29図（ａ）は時点（T2901）から時点（T
2902）の間は無負荷時間として高い負の電圧であり，そ
の後，放電が開始され低い負の電圧（E2901）となる波
形であり，第29図（ｂ）は時点（T2902）より時点（T29
03）までの間，加工間隙の浮遊容量に貯えれている電荷
が放電されるために負の大電流（i2901）が瞬間流れ，
その後持続アーク電流（i2902）が流れる波形となって
いる。第29図（ｃ）は時点（T2904）より時点（T2905）
まで無負荷時間として高い負の電圧であり，時点（T290
5）および時点（T2906）において，それぞれ放電が瞬間
発生し，低い負の電圧（E2901）に近づくが，直ちに高
い負の電圧に戻る波形になっている。また，時点（T290
7）では半導体スイッチ（103）がオフするとともに0Vに
復帰している。

第29図（ｄ）は時点（T2905）および時点（2906）に
おいて加工間隙の浮遊容量が貯えられている電荷が放電
されるために負の大電流が瞬間流れる波形になってい
る。

すなわち，第29図（ａ）および（ｂ）に示されるよう
に抵抗器（102）を電流制限用抵抗（５）と同程度の値
にし，第２の直流電源（502）の出力電圧を，第１の直
流電源（３）の電力電圧（E₁）程度にしたとき，負の方
向の放電は接続的なアーク放電となり易い。一方，第29
図（ｃ）および（ｄ）に示されるように抵抗器（102）
の抵抗値を大きくし,20〜100Ω程度にすると放電電流は
持続的でなくなり，加工間の浮遊容量に貯えられている
電荷による放電電流のみになる。

従って，負の高い電圧が加工間隙に印加されても，負
の放電電流は，ほとんど流れないので被加工物（２）に
損傷を与えることなしに平均加工間隙電圧を制御するこ
とが可能である。

実施例10. 次に，この発明のさらに他の実施例を図により説明す
る。第30図は実施例3.を示す第５図において，第１の直
流電源（３）の出力を正極性または逆極性に切替えて加
工間隙に供給し，第２の直流電源（502）を不用とした
場合の実施例を示す放電加工装置の放電回路の接続図で
ある。

すなわち，第30図は，第５図において半導体スイッチ
（６）とともにオンオフし，第１の直流電源（３）の出
力を正極性で加工間隙に接続または切り離す第１の半導
体スイッチと，半導体スイッチ（103）とともにオンオ
フし，第１の直流電源（３）の出力を逆極性で加工間隙
に接続または切り離す第２の半導体スイッチを設け，発
振回路（７）の出力端子（7a）が“1"のときは第１の直
電源（３）の出力を正極性で加工間隙に印加し,2入力AN
D回路（104）の出力端子（104a）が“1"のときは第１の
直流電源（３）の出力を逆極性で加工間隙に印加するよ
うに接続切替を行い第２の直流電源（502）を不用にし
ている。

第30図において，（3001）は第１の半導体スイッチ，
（3002）は第２の半導体スイッチである。第１の半導体
スイッチ（3001）は第５図のダイオード（４）の陽極と
電極（１）の間に挿入され，第１の半導体スイッチ（30
01）の陽極は電極（１）に接続され，陰極はダイオード
（４）の陽極に接続されている。また，第１の半導体ス
イッチ（3001）の制御端子は発振回路（７）の出力端子
（7a）に接続されている。

また，第５図においては抵抗器（102）の一端は第２
の直流電源（502）の陰極に接続されているが，第30図
においては第２の直流電源（502）ではなく，第１の直
流電源（３）の陰極に接続されている。さらに，第２の
半導体スイッチ（3002）の陽極は第１の直流電源（３）
の陽極に接続され，第２の半導体スイッチ（3002）の陰
極は電極（１）に接続されている。また，第２の半導体
スイッチ（3002）の制御端子は２入力AND回路（104）の
出力端子（104a）に接続されている。なお，その他の接
続については，第30図は第５図と同様である。

また，第１の半導体スイッチ（3001），第２の半導体
スイッチ（3002），半導体スイッチ（103）および２入
力AND回路（104）より切換スイッチ回路（3000）が構成
されている。

次に，動作について第31図に示す動作タイムチャート
により説明する。第31図は，放電休止時間の加工間隙電
圧（Eg）が実施例3.を示す第７図と異なるが，その他に
ついては第７図と同様である。すなわち，第31図（ａ）
は時点（T3101）と時点（T3102）の間において，実施例
9.を示す第29図（ｃ）の時点（T2904）〜時点（T2907）
の波形と同様の波形になっている。第32図〜第34図は，
第30図において，それぞれ，半導体スイッチ（６）およ
び第１の半導体スイッチ（3001）がオンしている時と，
半導体スイッチ（10）がオンしている時と，半導体スイ
ッチ（103），および，第２の半導体スイッチ（3002）
がオンしている時の放電回路に流れる電流の方向を示し
た説明図である。すなわち，放電が開始するまでは第32
図の矢印（3201）に示される方向に電流が流れ，放電が
開始すると第33図の矢印（3301）に示される方向に電流
が流れ，放電休止時間には第34図の矢印３（3401）に示
される方向に電流が流れるように加工間隙電圧が印加さ
れる。

なお，第30図において，抵抗器（102）の一端は第１
の直流電源（３）の陰極に接続されているが，これに限
らずダイオード（４）の陽極に接続するようにしてもよ
い。さらに，抵抗器（102）は第１の直流電源（３）の
陰極と半導体スイッチ（103）の陰極間に挿入されてい
るが，これに限らず，半導体スイッチ（103）に流れる
電流の電流経路上に挿入されていればよく，例えば，第
１の直流電源（３）の陽極と，第２の半導体スイッチ
（3002）の陽極の間に挿入するようにしてもよい。

この実施例10.は実施例3.と同様の効果を有するとと
もに，さらに，第２の直流電源を必要としないので，放
電回路を安価に構成することができる効果がある。

実施例11. また，実施例5.〜実例例8.において，実施例10.と同
様に第２の直流電源（502）を不用にするようにしても
よい。この場合，いずれも実施例10.と同様の効果が得
られる。

実施例12. さらに，実施例3.〜実施例11.において，実施例2.と
同様に，放電中断検出回路（301）を設け，放電の中断
とともに直ちに加工間隙に逆極性の電圧を印加するよう
にしてもよい。この場合，いずれも実施例2.と同様の効
果が，さらに，付加される。

実施例13. 第35図は，この発明のさらに他の実施例を示す放電加
工装置の放電回路部の接続図である。この第35図は，従
来例として第43図に示した放電回路にバイパス回路（35
00）を設けたものである。

次に，バイパス回路（3500）について説明する。

図において，（3501）は抵抗器，（3502）は半導体ス
イッチであり，抵抗器（3501）と半導体スイッチ（350
2）の直列体は電極（１）と被加工物（２）の間に接続
されている。（3503）は反転回路であり，この反転回路
（3503）の出力端子（3503b）は半導体スイッチ（350
2）の制御端子に接続され，入力端子（3503a）は発振回
路（７）の出力端子（7a）に接続されている。

なお，上述のバイパス回路（3500）は抵抗器（350
1），半導体スイッチ（3502），および反転回路（350
3）より構成されている。

次に，動作について第36図に示される動作タイムチャ
ートにより説明する。第36図は放電休止時間，すなわ
ち，時点（T4402）から時点（T4403）の間で加工間隙電
圧（Eg）が異なる他は従来例を示す第45図と同じであ
る。第36図においては，時点（T4402）から加工間隙電
圧（Eg）は急速に低下する波形になっている。時点（T4
402）より加工間隙電圧（Eg）が急速に低下する理由
は，時点（T4402）と時点（T4403）の間，半導体スイッ
チ（3502）が導通し，電極（１）と被加工物（２）間の
浮遊容量（4305）に貯えられた電荷が抵抗器（3501）を
介して放電されるためである。なお，この実施例13.に
おいては，実施例1.と同様の効果があるが，第３の直流
電源（９）を有していないため加工速度が実施例1.に比
べ遅い場合がある。

実施例14. 第37図は，この発明のさらに他の実施例を示す放電加
工装置の放電回路部の接続図である。この第37図は，実
施例13.を示す第35図に分圧用抵抗器（11），（12），
差動増幅器増幅器（13），放電検出回路（14），および
放電中断検出回路（370）を設けたものである。第37図
において，分圧用抵抗器（11），（12），差動増幅器
（13）および放電検出回路（14）から構成される放電検
出回路部は従来例を示す第39図と同様である。

次に，放電中断検出回路（3700）について，第37図に
より説明する。（3701）はフリップフロップ，（3702）
は無負荷検出回路，（3703）は２入力AND回路である。
フリップフロップ（3701）のＳ入力端子（3701a）は放
電検出回路（14）の出力端子（14b）に接続され,R入力
端子（3701b）は発振回路（７）を出力端子（7c）に接
続されている。なお，出力端子（7c）は出力端子（7a）
の反転信号が出力される端子である。差動増幅器（13）
の出力端子（13c）は無負荷検出回路（3702）の入力端
子（3702a）に接続され，無負荷検出回路（3702）の出
力端子（3702b）は２入力AND回路（3703）の一方の入力
端子（3703a）に接続されている。また,2入力AND回路
（3703）の他方の入力端子（3703b）はフリップフロッ
プ（3701）のＮ出力端子（3701c）に接続されている。
さらに,2入力AND回路（3703）の出力端子（3703c）は発
振回路（７）のリセット端子（7d）に接続されている。
なお，発振回路（７）の出力端子（7a）の信号は，所定
周期で立上り，所定のパルス幅を有するパルスである
が，出力端子（7a）が“1"のときリセット端子（7d）に
“1"の信号が入力されると，それ以後，次の立上り時点
までの間出力端子（7a）は“0"になり，その一周期だけ
上述のパルス幅が狭くなる。

次に，放電中断検出回路（3700）の動作について，第
38図の動作タイムチャートにより説明する。第38図は従
来例を示す第45図と時点（T4501）〜時点（T4403）の間
以外は同様である。時点（T4501）において，放電が中
断されると無負荷検出回路（3702）の出力端子（3702
b）に“1"が出力され,2入力AND回路（3703）の一方の入
力端子（3703a）が“1"になる。なお，無負荷検出回路
（3702）は，加工間隙電圧（Eg）が，放電時の加工間隙
電圧（Vg）と直流電源（4301）の出力電圧（E3510）の
間の所定電圧（E_s3801）より大きくなったとき，出力端
子（3702b）に“1"を出力し,E_s3801より小さいとき“1"
を出力するように構成されている。

一方，フリップフロップ（3701）は時点（T3801）で
放電検出回路（14）が放電を検出し，放電換出回路（1
4）の出力端子（14b）が“1"になったときにセットされ
ており，フリップフロップ（3701）のＮ出力端子（3701
c）は“1"になっている。従って，無負荷検出回路（370
2）の出力端子（3702b）が“1"となると２入力AND回路
（3703）の出力端子（3703c）に“1"が出力される。出
力端子（3703c）に“1"が出力されると発振回路（７）
のリセット端子（7d）に“1"が入力され，発振回路
（７）の出力端子（7a）を“1"から“0"に変化させる。
従って，時点（T4501）で半導体スイッチ（4302）はオ
フになるとともに半導体スイッチ（3502）がオンにな
り，加工間隙に貯えられていた電荷は抵抗器（3501）を
介して放電され，第38図（ａ）に示されるように，時点
（T4501）より一度上昇しかけた加工間隙電圧（Eg）は
直ちに低下する。また，時点（T4501）で発振回路
（７）の出力端子（7a）が“1"から“0"に変化したと
き，出力端子（7c）は“0"から“1"に変化するのでフリ
ップフロップ（3701）のＲ入力端子（3701b）に“1"が
入力され，フリップフロップ（3701）はリセットされ
る。

また，時点（T4501）で半導体スイッチ（4302）がオ
フすると，第38図（ｃ）に示される放電検出回路（14）
の出力端子（14b），および，第38図（ｅ）に示される
無負荷検出回路（3702）の出力端子（3702b）は共に
“0"になり，放電電流波形を示す第38図（ｆ）は零に変
化する。

なお，時点（T4401）と時点（T3801）の間の無負荷時
間においてはフリップフロップ（3701）はセットされて
いないので，この間無負荷検出回路（3702）の出力端子
（3702b）が“1"であっても２入力AND回路（3703）の出
力端子（3703c）は“0"のままになり，発振回路（７）
をリセットすることはない。

この実施例14.においては，第３の直流電源（９）を
有していないため，加工速度が遅くなる場合がある他
は，実施例2.と同様の効果がある。

実施例15. また，実施例3.〜実施例12.においては，実施例13.ま
たは実施例14.と同様に第３の直流電源（９）と，ダイ
オード（８），半導体スイッチ（10），ワンショットマ
ルチバイブレータ（15），および２入力AND回路（16）
より構成される第３の直流電源（９）の出力を加工間隙
に印加する回路を省くようにしてもよい。

この場合は，第３の直流電源（９）を用いないため放
電電流の立上りが遅れ加工速度が遅くなる場合があるが
その他については，それぞれ，第３の直流電源（９）を
省く前と同様の効果がある。

実施例16. なお，実施例2.および実施例12.においては放電中断
検出回路（302）は加工間隙電圧（Eg）がESOより高い電
圧になったとき放電が中断したものと判定しているが，
これに限らず，例えば，実施例13.における放電中断検
出回路（3700）を放電中断検出回路（302）の代りに用
いるようにしてもよい。この場合は，電圧（E₁）と電圧
（E₃）の関係は，電圧（E₁）＜電圧（E₃）に限らなくて
もよい。

［発明の効果］ この発明は以上説明したように構成されており，加工
間隙に電圧を印加中に放電が中断する現象が発生しても
平均加工電圧が正常に保たれるため，加工間隙が安定に
制御され，電極が正常に保護されるととも，高精度で高
速加工ができる効果がある。

【図面の簡単な説明】

第１図は，この発明の実施例1.を示す放電加工装置の放
電回路の接続図，第２図は第１図に示す放電回路の動作
タイムチャート図，第３図は，この発明の実施例2.を示
す放電加工装置の放電回路の接続図，第４図は第３図に
示す放電回路の動作タイムチャート図，第５図は，この
発明の実施例3.を示す放電加工装置の放電回路の接続
図，第６図および第７図は第５図に示す放電回路の動作
タイムチャート図，第８図，第９図および第10図は第５
図に示す放電回路の電流経路を示す説明図，第11図は，
この発明の実施例4.を示す放電加工装置の放電回路の接
続図，第12図は第11図に示すインターフェース回路の詳
細接続図，第13図は第12図に示すインターフェース回路
の動作タイムチャート図，第14図および第15図は第11図
に示す放電回路の動作タイムチャート図，第16図は，こ
の発明の実施例5.を示す放電加工装置の放電回路の接続
図，第17図は第16図に示すインターフェース回路の詳細
説明図，第18図は第17図に示すインターフェース回路の
動作タイムチャート図，第19図は第16図に示す放電回路
の動作タイムチャート図，第20図は，この発明の実施例
6.を示す放電加工装置の放電回路の接続図，第21図は第
20図に示すインターフェース回路の詳細接続図，第22図
は第21図に示すインターフェース回路の動作タイムチャ
ート図，第23図は第20図に示す放電回路の動作タイムチ
ャート図，第24図は，この発明の実施例7.を示す放電加
工装置の放電回路の接続図，第25図は第24図に示すイン
ターフェース回路の詳細接続図，第26図は第25図に示す
インターフェース回路の動作タイムチャート図，第27図
および第28図は第24図に示す放電回路の動作タイムチャ
ート図，第29図は，この発明の実施例9.の放電加工装置
の加工間隙電圧を示すタイムチャート図，第30図は，こ
の発明の実施例10.を示す放電加工装置の放電回路の接
続図，第31図は第30図に示す放電回路の動作タイムチャ
ート図，第32図，第33図，および，第34図は第30図に示
す放電回路の電流経路を示す説明図，第35図は，この発
明の実施例13.を示す放電加工装置の放電回路の接続
図，第36図は第35図に示す放電回路の動作タイムチャー
ト図，第37図は，この発明の実施例14.を示す放電加工
装置の放電回路の接続図，第38図は第37図に示す放電回
路の動作タイムチャート図である。 第39図は従来例を示す放電加工装置の放電回路の接続
図，第40図は第39図に示す発振回路の詳細接続図，第41
図および第42図は第40図に示す放電回路の動作タイムチ
ャート図，第43図は，他の従来例を示す放電加工装置の
放電回路の接続図，第44図，第45図，および，第46図は
第43図に示す放電回路の動作タイムチャート図である。 図において，（１）は電極，（２）は被加工物，
（３），（4301）は第１の直流電源，（６），（10），
（103），（3502），（4302）は半導体スイッチ，
（７）は発振回路，（９）は第３の直流電源，（10
1），（3500）はバイパス回路，（102）は抵抗器，（30
2），（3700）は放電中断検出回路，（501）は逆電圧印
加回路，（502），（1107）は第２の直流電源，（110
0）は電圧設定手段，（1600）は電圧印加時間設定手
段，（2000）は放電休止時間設定手段，（2400）は放電
電圧印加時間手段，（3000）は切換スイッチ回路であ
る。 なお，図中，同一符号は同一または相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−210217（ＪＰ，Ａ) 特開 平１−257513（ＪＰ，Ａ) 特開 昭61−192415（ＪＰ，Ａ) 特開 昭61−4620（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) B23H 1/02

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】被加工物と所定間隔離隔して対向配置され
   た電極と、 上記電極と上記被加工物との間に接続され、放電加工エ
   ネルギを供給する第１の直流電源と第１のスイッチ回路
   との直列回路と、 上記第１のスイッチ回路をオンオフ制御し上記電極と上
   記被加工物との間に継続的な放電を発生させる制御回路
   と、 上記第１のスイッチ回路がオフしているとき、上記電極
   と上記被加工物との間の電圧を所定電圧に低下させて保
   持する電圧保持手段と、 を具備することを特徴とする放電加工装置。
2. 【請求項２】上記電圧保持手段は、上記電極と上記被加
   工物との間に蓄えられた電荷をバイパスするバイパス回
   路からなることを特徴とする請求項第１項記載の放電加
   工装置。
3. 【請求項３】上記電圧保持手段は、上記電極と上記被加
   工物との間に第１の直流電源と第１のスイッチ回路との
   直列回路と逆並列に接続された第２の直流電源と第２の
   スイッチ回路との直列体である逆電圧印加回路からなる
   ことを特徴とする請求項第１項記載の放電加工装置。
4. 【請求項４】上記電圧保持手段は、上記電極と上記被加
   工物との間の平均電圧が所定値になるように第２の直流
   電源の出力電圧を設定する電圧設定手段を設けたことを
   特徴とする請求項第３項記載の放電加工装置。
5. 【請求項５】上記電圧保持手段は、第１の直流電源の一
   方の端子を上記電極から被加工物へ、他方の端子を上記
   被加工物から電極へ切換える切換スイッチ回路と、 上記切換スイッチ回路の上記電極と被加工物との直列に
   接続された抵抗器とからなることを特徴とする請求項第
   １項記載の放電加工装置。
6. 【請求項６】上記電極と被加工物との間の平均電圧が所
   定値になるように、上記電極と被加工物との間に印加す
   る電圧保持手段による電圧の印加時間を設定する電圧印
   加時間設定手段を設けたことを特徴とする請求項第３項
   乃至第５項の何れか１つに記載の放電加工装置。
7. 【請求項７】上記電極と被加工物との間の平均電圧が所
   定値になるように、放電電圧の印加を休止する放電休止
   時間を設定する放電休止時間設定手段を設けたことを特
   徴とする請求項第３項乃至第５項の何れか１つに記載の
   放電加工装置。
8. 【請求項８】上記電極と被加工物との間の平均電圧が所
   定値になるように、放電電圧の印加時間を設定する放電
   電圧印加時間設定手段を設けたことを特徴とする請求項
   第３項乃至第５項の何れか１つに記載の放電加工装置。
9. 【請求項９】放電電圧印加中に放電が中断したことを検
   出する放電中断検出回路と、この放電中断検出回路から
   の放電中断の検出信号により第１のスイッチ回路をオフ
   する制御回路とを具備することを特徴とする請求項第１
   項乃至第８項の何れか１つに記載の放電加工装置。
10. 【請求項１０】上記電極と被加工物との間に第１の直流
    電源と第１のスイッチ回路との直列回路と並列に接続さ
    れた第３の直流電源と第３のスイッチ回路との直列回路
    と、上記第１の直流電源による上記電極と被加工物との
    放電を検出する放電検出回路と、上記放電検出回路の放
    電検出信号により、所定時間上記第３のスイッチ回路を
    オンさせる回路とを具備することを特徴とする請求項第
    １項乃至第９項の何れか１つに記載の放電加工装置。