KR940002873B1 - 방전가공 장치 - Google Patents

Abstract

내용 없음.

Description

방전가공 장치

제1도는 본 발명의 실시예1을 도시한 방전가공 장치의 방전회로의 접속도.

제2a-h도는 제1도에 도시한 방전회로의 동작 타이밍도.

제3도는 본 발명의 실시예2를 도시한 방전가공장치의 방전회로의 접속도.

제4a-i도는 제3도에 도시한 방전회로의 동작타이밍도.

제5도는 본 발명의 실시예3을 도시한 방전가공장치의 방전회로의 접속도.

제6a-h도 및 제7a-h도는 제5도에 도시한 방전회로의 동작타이밍도.

제8도, 제9도 및 제10도는 제5도에 도시한 방전회로의 전류경로를 도시한 설명도.

제11도는 본 발명의 실시예4를 도시한 방전가공장치의 방전회로의 접속도.

제12도는 제11도에 도시한 인터페이스회로의 상세한 접속도.

제13a-g도는 제12도에 도시한 인터페이스 회로의 동작타이밍도.

제14a-h도 및 제15a-h도는 제11도에 도시한 방전회로의 동작타이밍도.

제16도는 본 발명의 실시예5를 도시한 방전가공장치의 방전회로의 접속도.

제17도는 제16도에 도시한 인터페이스회로의 상세한 설명도.

제18a-g도는 제17도에 도시한 인터페이스회로의 동작타이밍도.

제19a-i도는 제16도에 도시한 방전회로의 동작타이밍도.

제20도는 본 발명의 실시예6을 도시한 방전가공장치의 방전회로의 접속도.

제21도는 제20도에 도시한 인터페이스회로의 상세한 접속도.

제22a-g도는 제21도에 도시한 인터페이스회로의 동작타이밍도.

제23a-h도는 제20도에 도시한 방전회로의 동작타이밍도.

제24도는 본 발명의 실시예7을 도시한 방전가공장치의 방전회로의 접속도.

제25도는 제24도에 도시한 인터페이스회로의 상세한 접속도.

제26a-h도는 제25도에 도시한 인터페이스회로의 동작타이밍도.

제27a-h도 및 제28a-h도는 제24도에 도시한 방전회로의 동작타이밍도.

제29a-d도는 본 발명의 실시예9의 방전가공장치의 가공간극전압을 도시한 타이밍도.

제30도는 본 발명의 실시예10을 도시한 방전가공장치의 방전회로의 접속도.

제31a-h도는 제30도에도시한 방전회로의 동작타이밍도.

제32도, 제33도 및 제34도는 제30도에 도시한 방전회로의 전류 경로를 도시한 설명도.

제35도는 본 발명의 실시예 13을 도시한 방전가공장치의 방전회로의 접속도.

제36a-c도는 제35도에 도시한 방전회로의 동작타이밍도.

제37도는 본 발명의 실시예14를 도시한 방전가공장치의 방전회로의 접속도.

제38a-f도는 제37도에 도시한 방전회로의 동작타이밍도.

제39도는 종래의 예를 도시한 방전가공장치의 방전회로의 방전회로의 접속도.

제40도는 제39도에 도시한 발진회로의 상세한 접속도.

제41a∼g도 및 제42a∼g도는 제40도에 도시한 방전회로의 동작타이밍도.

제43도는 다른 종래의 예를 도시한 방전 가공장치의 방전회로의 접속도.

제44a∼c, 제45a∼c 및 제46a∼c는 제43도에 도시한 방전회로의 동작타이밍도.

* 도면의 주요부분에 대한 부호의 설명

1 : 전극 2 : 피가공물

3,4301 : 제1의 직류전원 6,10,103,3502,4302 : 반도체 스위치

7 : 발진회로 9 : 제3의 직류전원

101,3500 : 바이패스 회로 102 : 저항기

302,3700 : 방전중단 검출회로 501 : 역전압인가회로

502,1107 : 제2의 직류전원 1100 : 전압설정 수단

1600 : 전압인가 시간설정수단 2000 : 방전정지시간 설정수단

2400 : 방전전압인가 시간수단 3000 : 전환스위치회로

본 발명은 피 가공물과 전극사이의 간극을 적정하게 제어하면서 피가공물을 가공하는 방전가공장치에 관한 것이다.

제39도는 종래의 방전가공장치의 방전회로의 접속도이다. 도면에서 (1)은 전극, (2)는 전극(1)에서 소정 간극 떨어져서 배치된 피가공물, (3)은 출력전압 E₁을 가변으로 설정할 수 있는 제1의 직류전원, (4)는 다이오드, (5)는 전류제한용 저항, (6)은 제1의 스위치회로로 예를 들면 반도체 스위치이다. 전극(1)은 다이오드(4)의 양극에 접속되고, 다이오드(4)의 음극은 제1의 직류전원(3)의 음극에 접속되고, 제1의 직류전원(3)의 양극은 전류 제한용저항(5)의 한쪽끝에 접속되며, 전류제한용저항(5)의 다른쪽 끝은 반도체 스위치(6)의 양극에 접속되고, 반도체 스위치(6)의 음극은 피가공물(2)에 접속되어 있다. (7)은 제어회로, 예를들면, 발진횔이다. 이 발진회로(7)의 출력단자(7a)는 반도체 스위치(6)의 제어단자(6a)에 접속되어 있다.

제40도는 발진회로(7)의 상세한 접속도이다. 도면에서 (4001)은 클럭펄스발생기(4002), (4003) 및 (4004)는 2입력 OR회로, (4007)은 프립플롭, (4008)는 오프타임 카운터, (4009)는 오프타임 카운터, (4010)은 발진회로(7)의 출력단자(7a)가 "1"로 되는 시간을 설정하는 온타임 설정기, (4011)은 발진회로(7)의 출력단자(7a)가 "0"으로 되는 시간을 설정하는 오프타임 설정기이다. 또한, 온타임 설정기(4010)은 온타임 카운터 (4008)의 비트수와 같은 수의 출력단자를 갖고, 오프타임 설정기(4011)은 오프타임 카운터(4009)의 비트수와 같은 수의 출력단자를 갖고 있다. (4012) 및 (4013)은 일치비교회로이다. 이 일치비교회로(4012)는 온타임 카운터(4008)는 비트수와 같은 수의 입력단자를 갖은 1쌍의 비교데이타 입력단자를 갖고 있다. 그리고 온타임 설정기(4010)의 각 출력단자는 일치비교회로(4012)의 한쪽의 비교데이타 입력단자에 접속되고, 온타임 카운터(4008)의 각 출력단자는 다른쪽의 비교데이타 입력단자에 접속되어 있다.

일치비교회로(4012)은 온타임 설정기(4010)에 설정된 온타임 데이타와 온타임 카운터(4008)의 내용을 비교하여 양자가 일치했을 때 출력 단자 (4012a)로"1"을 출력함과 동시에 온타임 카운터(4008)의 내용이 미리 설정된 소정값으로 되었을 때 출력단자(4012b)로 "1"을 출력한다.

또, 일치비교회로(4013)은 온타임 카운터(4009)의 비트수와 같은 수의 입력단자를 갖는 1쌍의 비교데이타 입력단자를 갖고 있다. 그리고 오프타임 설정기(4011)의 각 출력단자는 일치비교회로(4013)의 한쪽의 비교데이타 입력단자에 접속되고, 오프타임 카운터(4009)의 각 출력단자는 다른쪽의 비교데이타 입력단자에 접속되어 있다.

또, 일치비교회로(4013)은 오프타임 설정기(4011)에 설정된 오프타임 데이타오 오프타임카운터(4009)의 내용이 일치했을 때 출력단자(4013a)로 "1"을 출력한다.

플립플롭(4007)의 N출력단자(4007a)는 2입력 AND회로(4005)의 한쪽의 입력단자에 접속됨과 동시에 발진회로(7)의 출력단자(7a)에 접속되어 있다. 또, 2입력 AND회로(4005)의 다른쪽의 입력단자는 클럭펄스 발생기(4001)의 출력단자(4001a)에 접속되어 있다. 또, 2입력 AND회로(4005)의 출력단자는 온타임 카운터(4008)의 카운트 입력단자(4008a)에 접속되어 있다.

플립플롭(4007)의 C출력단자(4007b)는 2입력 AND회로(4006)의 한쪽의 입력단자에 접속되고, 2입력 AND회로(4006)의 다른쪽의 입력단자는 클럭펄스 발생기(4001)의 출력단자(4001a)에 접속되어 있다. 또, 2입력 AND회로(4006)의 출력단자는 오프타임 카운터(4009)의 카운트 입력단자(4009a)에 접속되어 있다.

일치비교회로(4012)의 출력단자(4012a)는 2입력 OR회로(4003)의 한쪽의 입력단자에 접속됨과 동시에 2입력 OR회로(4002)의 한쪽의 입력단자에 접속되어 있다. 또, 입력OR회로(4002)의 출력단자는 플립플롭(4007)의 R입력단자(4007C)에 접속되고, 2입력 OR회로(4003)의 출력단자는 온타임 카운터(4008)의 리세트 입력단자(4008b)에 접속되어 있다.

또, 일치비교회로(4013)의 출력단자(4013a)는 2입력 OR회로(4004)의 한쪽의 입력단자에 접속됨과 동시에 플립플롭(4007)의 S입력단자(4007d)에 접속되어 있다. 또, 2입력 OR회로(4004)의 출력단자는 오프타임 카운터(4009)의 리세트 입력 단자(4009b)에 접속되어 있다.

발진회로(7)의 리세트단자(7d)는 2입력 OR회로(4002)의 다른쪽의 입력단자, 2입력 OR회로(4003)의 다른쪽의 입력단자 및 2입력 OR회로(4004)의 다른쪽의 입력단자에 접속되어 있다. 또, 일치비교회로(4012)의 출력단자(4012b)는 발진회로(7)의 출력단자(7b)에 접속되어 있다.

다음에 제40도에 도시된 발진회로(7)의 동작에 대해서 설명한다.

처음에 플립플롭(4007)이 리세트되어 있고, 플립플롭(4007)의 C출력단자(4007b)는 "1"이고, N출력단자(4007a)는 "0"으로 되어 있는 것으로 한다. 클럭펄스 발생기(4001)의 출력단자(4001a)에는 항상 소정주기의 클럭펄스가 출력되고 있으므로 2입력 AND회로(4006)을 거쳐서 클럭펄스가 오프타임 카운터(4009)의 카운트 입력단자(4009a)로 입력된다. 그리고 오프타임 카운터(4009)는 클럭펄스가 입력될때마다 카운트 업하고, 오프타임 카운터(4009)의 내용이 오프타임 설정기(4011)의 내용, 즉, 오프타임 데이타와 같게 되었을때 일치 비교회로(4013)의 출력단자(4013a)가 "1"로 되어 2입력 OR회로(4004)를 거쳐서 오프타임 카운터(4009)의 리세트 입력단자(4009b)를 "1"로 하고, 오프타임 카운터(4009)를 리세트한다. 또, 동시에 플립플롭(4007)을 세트한다.

플립플롭(4007)이 세트되면 플립플롭(4007)이 C출력단자(4007b)가 "0"으로 됨과 동시에 N출력단자(4007a)가 "1"로 된다. 따라서 2입력 AND회로(4006)의 출력단자에는 클럭펄스가 출력되지 않아 오프타임 카운터(4009)는 카운트를 정지한다. 한편, 2입력 AND회로(4005)의 출력단자에는 클럭펄스가 출력되어 온타임 카운터(4008)은 카운트를 개시한다.

온타임 카운터(4008)의 내용이 미리 설정된 소정값으로 되었을때 일치비교회로(4012)의 출력단자(4012b)로 펄스가 출력된다. 이 펄스는 발진회로(7)의 출력단자(7b)로 출력된다. 또, 온타임 카운터(4008)이 다시 카운트를 계속하여 온타임설정기(4010)에 설정된 온타임 데이타와 같게되면 일치비교회로(4012)의 출력단자(4012a)가 "1"로 된다. 출력단자(4012a)가 "1"로 되면 2입력 OR회로(4003)을 거쳐서 온타임 카운터(4008)의 리세트 입력단자(4008b)를 "1"로 하여 온타임 카운터(4008)을 리세트함과 동시에 2입력 OR회로(4002)를 거쳐서 플립플롭(4007)의 R입력단자(4007c)를 "1"로 하여 플립플롭(4007)을 리세트한다. 따라서, 여기서 온타임 카운터(4008), 오프타임 카운터(4009) 및 플립플롭(4007)이 함께 리세트된 상태로되어 처음의 상태로 되돌아가는 것으로 된다.

그후, 상술한 동작이 반복되는 결과 발진회로(7)의 출력단자(7a)에는 온타임 설정기(4010)에 설정된 온타임 데이타 동안 "1"로 되고, 오프타임 설정기(4011)에 설정된 오프타임 데이타 동안 "0"으로 되는 펄스가 출력되고, 출력단자(7a)가 "1"로 변화했을 때부터 소정시간후에 출력단자(7b)로 펄스가 출력된다.

또한, 플립플롭(4007)이 세트되어있을 때 발진회로(7)의 리세트 단자(7d)에 리세트 펄스를 부여하면, 플립플롭(4007)은 리세트된다. 또, 플립플롭(4007)의 C출력단자(4007b)는 발진회로(7)의 출력단자(7c)에 접속되어 있다.

제39도에서 (8)은 다이오드, (9)는 출력전압(E₃)을 갖는 제3의 직류전원이다. 또, (10)은 제3의 스위치회로, 예를들면 반도체 스위치이다. 다이오드(8)의 양극은 전극(1)에 접속되고, 다이오드(8)의 음극은 제3의 직류전원(9)의 음극에 접속되고, 제3의 직류전원(9)의 양극은 반도체 스위치(10)의 양극에 접속되고, 반도체 스위치(10)의 음극은 피가공물(2)에 접속되어 있다. (11), (12)는 각각 분압용 저항기로서, 분압용 저항기(11)의 한쪽끝은 전극(1)에 접속되고, 다른쪽끝은 분압용 저항기(12)의 한쪽끝에 접속되며, 또, 분압용 저항기(12)의 다른쪽끝은 피가공물(2)에 접속되어 있다. (13)은 2개의 입력단자(13a), (13b)를 갖는 차동증폭기, (14)는 방전검출회로이다. 차동증폭기(13)의 입력단자(13a)는 분압용 저항기(11)과 분압용 저항기(12)의 접속점(12a)에 접속되고, 차동증폭기(13)의 입력단자(13b)는 피가공물(2)에 접속되어 있다. 또, 차동증폭기(13)의 출력단자(13c)는 방전검출 회로(14)의 입력단자(14a)에 접속되어 있다.

(15)는 원쇼트 멀티 바이브레이터, (16)은 2입력 AND회로이다.2입력 AND회로(16)의 한쪽의 입력단자(16a)는 발진회로(7)의 출력단자(7b)에 접속되고, 다른쪽의 입력단자(16b)는 방전검출회로(14)의 출력단자(14b)에 접속되어 있다. 또, 2입력 AND회로(16)의 출력단자(16c)는 원쇼트 멀티 바이브레이터(15)의 입력단자(15a)에 접속되고, 원쇼트 멀티 바이브레이터(15)의 출력단자(15b)는 반도체 스위치(10)의 제어단자(10a)에 접속되어 있다. 또한, 점선으로 나타낸(17)은 전극(1)과 피가공물(2) 사이의 부유용량을 나타내고 있다.

다음에 제39도에 도시된 회로의 동작에 대해서 제41a-g도의 동작타이밍도에 따라 설명한다.

발진회로(7)은 소정의 주기 T_a에서 발진을 실행하여 출력단자(7a)로 제41b도의 전압파형을 출력하고 있다.이 전압파형은 T_b의 기간 "1"이고, T_c의 기간 "0"이로 되는 펄스 파형이다. 이 펄스파형은 반도체 스위치(6)의 제어단자(6a)에 가해져서 반도체 스위치(6)을 T_b의 기간 ON시키고, T_C의 기간 OFF시킨다. 반도체 스위치(6)이 ON하고 있을때 제1의 직류전원(3)의 전원(3)의 전압 E₁을 전류제한용 저항기(5) 및 다이오드(4)를 거쳐서 전극(1)과 피가공물(2) 사이(이후 이것을 가공간극이라한다)에 인가하여 방저을 개시 시킨다.

제41a도의 파형은 가공간극의 전압(이후 이것을 가공 간극 전압 E_g라 한다)을 나타내고 있다. 이 파형은 반도체 스위치(6)이 ON한후 방전이 개시되기까지 가공간극 전압 E_g는 제1의 직류전원(3)의 전압으로 되고, 방전 개시와 함께 가공간극전압 E_g는 저하하여 소정의 전압 V_g로 변화하고 있다.

분압용 저항기(12)의 양단에는 가공간극 전압 E_g에 비례한 전압이 발생하므로, 차동증폭기(13)의 출력전압은 가공 간극전압 E_g에 비례한 전압으로 된다. 또, 이 전압은 방전 검출회로(14)의 입력단자(14a)로 입력된다. 방전 검출회로(14)는 이 전압에 따라 가공간극전압 E_g가 미리 설정된 제1의 전압 E_s1과 제2의 전압 E_S2사이의 전압인가 아닌가를 판정한다. 가공간극 전압 E_g가 제1의 전압 E_s1과 제2의 전압 E_s2사이의 전압이면, 방전이 실행되고 있는 것으로 해서 방전 검출회로(14)는 출력단자(14b)로 "1"을 출력한다. 또, 가공간극전극 E_g가 제1의 전압 E_s1과 제2의 전압 E_S2사이의 전압이 아니면, 방전은 실행되지 않는것으로 해서 방전검출회로(14)는 출력단자(14b)로 "0"을 출력한다.

제41d도는 이 출력단자(14b)의 전압 파형을 도시하고, 제41c도는 발진회로(7)의 출력단자(7b)로 출력되는 정압파형을 도시하고 있다. 또한, 이 출력단자(7b)의 전압 파형은 발진회로(7)의 출력단자(7a)의 상승시점에서 소정 시간 TT_d지연되어서 상승소정시간 T_e후에 하강하는 펄스파형으로 되어 있다.

제41e도는 제41c도에 도시된 발진회로(7)의 출력단자(7b)의 신호와 제41d도에 도시된 방전검출회로(14)의 출력단자(14b)의 신호가 2입력 AND회로(16)의 각 입력단자로 각각 입력된 결과, 2입력 AND회로(16)의 출력단자(16C)로 출력되는 전압 파형을 도시하고 있다.

이 제41e도에 도시한 전압파형은 원쇼트 멀티바이브레이터(15)의 입력단자(15a)로 입력된다. 또 원쇼트 멀티바이브레이터(15)의 출력단자(15b)에는 제41e도의 전압파형의 상승시에 "1"로 되고, 그후 소정시간 Ton후에 "0"으로 되돌아가는 제41f도에 도시된 전압파형이 출력된다. 제41f도의 전압파형은 반도체 스위치(10)에 제어단자(10a)로 입력되고, 제41f도에 도시된 전압파형이 "1"일때 반도체 스위치(10)을 ON시킨다. 반도체 스위치(10)이 ON하면 반도체 스위치(10)과 다이오드(8)을 거쳐서 이미 방전중의 가공간극에 제3의 직류전류(9)가 접속되고 이 제3의 직류전원(9)에 의해 가공간극으로 방전 전류가 흐르게 된다.

제41g도는 가공간극으로 흐르는 전류파형을 도시하고 있다. 이 전류 파형은 반도체 스위치(6) 또는 반도체 스위치(10)이 ON하고 있을때 소정의 경사로 전류가 증가하고, 반도체 스위치(6) 및 반도체 스위치(10) 양쪽이 OFF하면 하강하는 톱니형상의 파형으로 되어 있다. 제41g도에 도시된 바와같이 전류가 급격하게 변화하지 않고 소정의 경사로 변화하는 이유는 회로중에 부유인덕턴스(도시하지 않음)가 존재하기 때문이다. 또, 통상 제3의 직류전원(9)의 출력전압 E₃은 제1의 직류전압 E₁에 비해서 높은 전압으로해서 이 경사를 보다 급격하게 하여 큰 저류가 흐르도록 하고 있다.

그런데 이와같은 방전회로에서, 예를 들면 반도체 스위치(10)이 ON하고 있을때 방전이 어떠한 원인으로 중단하면 가공간극에는 제3의 직류전원(9)의 출력 전압 E₃이 걸리게 되어 가공 간극전압 E_g는 상승한다. 또, 반도체 스위치(6) 및 반도체 스위치(10)이 OFF한 후에도 통상 수천-1만 PF 정도의 크기를 갖는 부유 용량(17)에 의해 가공간극전압 E_g는 높은 전압의 상태인 채로 유지된다.

제42a∼g도는 반도체 스위치(10)이 ON하고 있을 때 방전이 중단된 경우의 동작 타이밍을 도시하고 있다. 이 제42a∼g도는 각각 제41a∼g도의 동일한 측정점에서의 전압 또는 전류파형을 나타내고 있다. 도면에서 T₀은 반도체 스위치(10)이 ON하는 시점이다. 또, T₁은 반도체 스위치(10)이 ON하고 있을 때 방전이 중단된 시점이고, T₂는 시점 T₁후 반도체 스위치(10)이 OFF 하는 시점이다. 또한, T₃은 시점 T₂후 재차발진기(7)의 출력단자(7a)가 "1"로 되고, 반도체 스위치(6)이 ON하는 시점이다. 그리고 T₄는 시점 T₃에서 ON한 반도체 스위치(10)이 OFF하는 시점이다. 또, 제42a∼g도에서 시점 T₁이전의 파형은 제41a∼g도에 도시된 파형과 마찬가지이다.

시점 T₁에서 방전의 중단이 발생하면, 제42g도에 도시된 전류파형은 영으로 저하함과 동시에 제42a도에 도시된 가공간극 전압 E의 파형은 제3의 직류전원(9)의 출력 전압 E₃까지 상승한다. 또, 제42f도에 도시한 파형은 제41f도와 마찬가지로 상승후 소전시간 Ton 경과한 시점 T₂에서 자동적으로 영으로 복귀한다. 또한, 시점 T₂후 시점 T₃까지 동안 제42a도의 파형은 부유용량(17)에 의해 제3의 직류전원(9)의 출력전압 E₃에서 거의 저하하는 일없이 높은 전압이 유지된다.

시점 T₃에서는 발진회로(7)의 출력단자(7a)가 "1"로 됨과 동시에 반도체 스위치(6)이 ON하여 다음의 방전 동작으로 들어간다. 또한, 시점 T₃이후의 동작을 나타내는 파형은 제41a∼g도에 도시한 파형과 마찬가지의 정상적인 방전동작이 실행되는 파형으로 되어 있다.

제42a도에 도시된 바와같이 반도체 스위치(10)이 ON하고 있을때 방전이 중단되었으므로, 가공간극에 높은 전압이 오리면 가공간극의 평균전압 평균가공간극 전압은 상승한다.

한편, 방전가공을 실행할때 필요한 가공간극을 일정하게 유지하기 위한 제어는 가공간극에 인가되는 정극성의 평균전압(이후 평균 가공전압이라한다)을 일정하게 유지하는 것에 의해 달성하는 방법이 취해지고 있다. 즉, 평균 가공전압이 소정값보다 높을때는 가공간극을 좁게하여 평균가공전압을 내리고, 소정값보다 낮을때는 가공간극을 넓게하여 평균가공전압을 올리도록 피가공물(2)를 지지하는 테이블, 또는 전극(1)을 지지하는 전극지지체의 위치를 이동시켜 가공을 진행하고 있다.

또한, 제39도에 도시된 방전회로에서는 가공간극에 정극성의 전압만 인가되므로 상술한 평균 가공간극전압과 상술한 평균가공전압은 동일하다.

그런데 반도체 스위치(10)이 ON하고 있을 때 방전이 중단되었기 때문에 가공간극에 높은 전압이 발생하면, 평균 가공 전압은 해당 가공간극에 해당하는 전압이상으로 상승하므로 가공간극을 일정하게 유지하는 제어가 이상동작을 하게된다. 즉 가공간극은 비정상적으로 좁게되어, 집중방전을 발생시키고, 전극(1) 및 피가공물(2)에 손상을 주어 가공정밀도를 저하시키는 것으로 된다.

또한, 가공간극을 일정하게 유지하기 위한 제어방법으로서 평균가공전압을 사용하지 않고, 반도체 스위치(6)이 ON한후 방전을 개시하기까지의 무부하시간을 카운터등으로 측정하고, 이 무부하 시간의 장단에 의해 제어하는 방법을 고려할 수 있지만, 이와같은 방법은 부유용량(17)이 크고, 가공액에 도전성이 있는 방전가공장치에서는 전류제한용 저항(5)가 존재하기 때문에 반도체 스위치(6)을 ON으로 한후 가공 간극전압 E_g가 상승하기까지의 시간이 걸리는 것 및 가공간극전압 E_g가 전압 E₁가 저하하는 문제등이 있으므로 사용할 수가 없다.

또, 제39도에 도시된 종래의 방전가공장치의 방전회로는 제1의 직류전원(3) 및 제3의 직류전원(9)의 2개 전원을 사용하고 있지만 제1의 직류전원(3)만을 갖는 종래의 방전 가공장치도 있다. 제43도는 이와 같은 방전가공장치의 방전회로의 접속도이다.

제43도에서 (4301)은 출력전압 E3510을 갖는 제1의 직류전원, (4302)는 제1의 스위치회로, 예를들면 반도체 스위치이고, (4303)은 전류제한용 저항이다. 전극(1)은 제1의 직류전원(4301)의 음극에 접속되고, 제1의 직류전원(4301)의 양극은 전류제한용 저항(4303)의 한쪽끝에 접속되고, 전류제한용 저항(4303)의 다른쪽끝은 반도체스위치(4302)의 양극에 접속되고, 반도체스위치(4302)의 음극은 피가공물(2)에 접속되어 있다. 또, 발진회로(7)의 출력단자(7a)는 반도체스위치(4302)의 제어단자(4302a)에 접속되어 있다.

다음에 제43도에 도시된 방전회로의 동작에 대해서 제44a∼c에 도시한 동작타이밍도에 따라 설명한다.

발진회로(7)의 출력단자(7a)에서 제44b도에 도시된 바와같이 출력이 "1"로 되는 기간 T_44b와 출력이 "0"으로 되는 기간 T_44c가 교대로 반복되는 펄스파형이 출력된다. 이 펄스파형은 반도체스위치(4302)의 제어단자(4302a)로 입력되어 반도체스위치(4302)를 기간 T_44b에서 ON으로 하고 기간 T_44c에서 OFF로 한다.

제44a도는 가공간극 전압 E_g의 파형을 도시하고 있다.

제44a도는 제44b도의 파형의 상승시점 T4400에서 전압 E3501까지 상승하고, 방전이 개시되는 시점T4401에서 전압 V_g1로 저하하고, 제44b도의 파형의 하강시점 T4402에서 영으로 되는 파형으로 되어 있다.

제44c도는 방전 전류의 파형을 도시하고 있다. 이 파형은 시점 T4401에서 소정의 경사로 전류가 증가하고, 시점 T4402에서 급경사로 영으로 감소하는 파형으로 되어 있다.

제44a∼c도에 도시된 동작타이밍도는 통상의 동작상태를 도시하고 있지만, 제45a∼c도는 시점 T4401과 시점 T4402사이의 시점 T4501에서 어떠한 원인에 의해 방전의 중단이 발생하여 시점 T4402에 이르러서도 방전을 재개하지 않는 경우의 동작을 도시한 동작타이밍도이다.

제45a∼c도에서 시점 T4402와 다음에 발진회로(7)의 출력단자(7a)가 "1"호 되는 시점 T4403까지 가공간극전압 E_g는 대략 전압 E3510이 그대로 유지되어 있다. 이와같이 높은 전압이 유지되는 이유는 가공간극의 부유용량(4305)에 전하가 축적되어 있기 때문이다. 시점 T4402-시점 T4403동안 가공간극 전압 E_g가 높은 전압으로 되어 있으므로, 평균가공전압은 제44a∼c도에 도시된 바와같은 소정 주기마다 1회의 무부하시간이 발생하는 경우에 비해서 다른 것으로 되어 가공간극의 제어는 정상으로 실행할 수 없게 된다.

또, 제46a∼c도는 제45a∼c도에서 방전의 중단이 시점 T4501에서 발생한후 시점 T4402 이전의 시점 T4601에서 방전이 재개된 경우를 도시한 도면이다. 이 경우 시점 T4501∼시점 T4601 사이가 무부하 시간으로 되므로 1주기동안에 가공간극전압 E_g가 높은 무부하시간이 2회 발생하게 된다. 따라서 평균 가공전압은 비정상적으로 높게되어 가공간극의 제어는 역시 정상적으로 실행할 수 없다.

상술한 바와같이 구성된 종래의 방전 가공장치에서는 방전중에 어떠한 원인으로 방전이 중단되면 가공간극에 높은 가공전압이 발생하여 평균 가공전압이 비정상적으로 상승한다. 이때 평균가공전압에 따라 제어되는 가공간극은 비정상적으로 좁게되어 집중방전을 일으킴과 동시에 전극(1 ) 및 피가공물(2)를 손상하여 가공정밀도를 저하시키는 등의 문제가 발생한다.

본 발명의 목적은 상기와 같은 문제점을 해결하기 위해 이루어진 것으로, 가공간극이 안정하게 제어되어 전극이 정상적으로 유지됨과 동시에 고정밀도로 고솔 가공을 할 수 있는 방전가공장치를 제공하는 것이다.

본 발명에 관한 방전 가공장치는 피가공물과 소정간극 격리해서 대향배치된 전극, 전극과 피가공물 사이에 접속된 제1의 직류전원과 제1의 스위치로회로의 직렬회로, 제1스위치 회로를 ON/OFF 제어하여 전극과 피가공물 사이에 단속적인 방전을 발생시키는 제어회로 및 제1의 스위치회로가 OFF하고 있을 때, 전극과 피가공물 사이의 전압을 소정전압을 유지하는 전압유지수단을 마련하도록 한 것이다.

또, 전압유지수단은 전극과 피가공물사이에 축적된 전하를 바아패스하는 바이 패스회로로 이루어지도록한 것이다.

또, 전압유지수단은 전극과 피가공물사이에 축적된 전하를 바아패스하는 바이패스회로로 이루어지도록 한 것이다. 또, 전압유지수단은 전극과 피가공물 사이에 제1의 직류 전원과 제1의 스위치회로의 직렬회로 및 역병렬로 접속된 제2의 직류전원과 제2의 스위치회로의 직렬체인 역전압 인가회로로 이루어지도록 한것이다. 또 전압유지 수단은 전극과 피가공물 사이의 평균전압이 소정값으로 되도록 제2의 직류전원의 출력전압을 설정하는 전압 설정수단을 마련하도록 한 것이다.

또, 전압유지수단은, 제1의 직류전원의 한쪽의 단자를 전극에서 피가공물로, 다른쪽의 단자를 피가공물에서 전극으로 전환하는 전환스취치회로와 이 전환 스위치회로에 직렬로 접속된 저항기로 이루어지도록한 것이다.

또, 전극과 피가공물 사이의 평균전압이 소정값으로 되도록 전극과 피가공물사이에 인가하는 전압 유지수단에 의한 전압의 인가 시간을 설정하는 전압인가시간 설정수단을 마련하도록 한 것이다.

또, 전극과 피가공물 사이의 평균전압이 소정값으로 되도록 방전전압의 인가시간을 설정하는 방전전압인가 시간 설정수단을 마련하도록 한 것이다.

또, 방전 전압인가중에 방전이 중단된 것을 검출하는 방전 중단 검출회로와 이 방전 중단검출회로에서의 방전중단의 검출 신호에 의해 제1의 스위치회로를 OFF하는 제어회로를 갖도록 한 것이다.

또, 전극과 피가공물 사이에 제1의 직류전원과 제1의 스위치회로의 직렬회로와 병렬로 접속된 제3의 직류전원과 제3의 스위치회로의 직렬회로, 제1의 직류전원에 의한 전극과 피가공물 사이의 방전을 검출하는 방전검출회로 및 이 방전검출회로의 방전검출신호에 의해 소정시간 상기 제3의 스위치회로를 ON시키는 회로를 마련하도록 한 것이다.

이상과 같이 구성된 방전가공장치는 가공간극에 방전이 실행되고 있지않을때 가공간극을 소정의 전압으로 유지한다.

이하 본 발명의 구성에 대해서 실시예와 함게 설명한다.

[실시예 1]

제1도는 본 발명의 1실시예를 도시한 접속도이다. 제1도에서, (101)은 반도체스위치(6) 및 반도체스위치(10)이 OFF 하고 , 제1의 직류전원(3) 및 제3의 직류전원(9)에 따라서 전압이 가공간극에 인가되어 있을때 가공간극 전압 E_g를 0V로 하는 전압유지수단, 예를들면 바이패스회로이다. 제1도는 제39도에 도시된 종래의 방전가공장치의 방전회로에 이 바이패스회로(101)을 마련한 것이다.

다음에 바이패스회로(101)에 대해서 제1도에 딸사 설명한다. 도면에서 (102)는 저항기, (103)은 제2의 스위치로 예를들면 반도체스위치이다. 또, 저항기(102)와 반도체스위치(103)의 직렬체는 전극(1)과 피가 공물(2) 사이에 접속되어 있다. (104)는 2입력 AND회로이고, 이 2입력 AND회로(104)의 출력단자(104a)는 반도체 스위치(103)의 제어단자(103a)에 접속되어 있다. 또, 2입력 AND회로 (104)의 한쪽의 입력단자(104b)는 발진회로(7)의 출력단(7c)에 접속되고, 다른쪽의 입력단자(104c)는 원쇼트 멀티바이브레이터(15)의 출력단자(15c)에 접속되어 있다.

또한, 바이패스회로(101)은 저항기(102), 반도체스위치(103) 및 2입력 AND회로(104)로 구성되어 있다. 또, 발진회로의 출력단자(7C)에는 출력단자(7a)의 발진신호가 출력되고, 원쇼트 멀티바이브레이터(15)의 출력단자(15c)에는 출력단자(15b)의 반전신호가 출력된다.

다음에 바이패스회로(101)의 동작레 대해서 제2a∼h도의 동작타이밍도에 따라 설명한다. 제2a∼h도는 반도체스위치(6) 및 반도체스위치(10)의 차단시인 T_off동안에서의 가공간극전압 E_g는 높은 전압으로 유지되어 있지만, 제2도(a)-(h)에서는 시점 T₂후 급격하게 영으로 저하하고 있다. 이것은 T_off동안 반도체스위치(103)이 ON하는 것에 의해 부유용량(17)에 축적되어 있던 전하가 저항기(102)를 거쳐서 방전되기 때문이다. 따라서 종래예를 도시한 제42a∼g도에 비하면 평균가공전압을 비정상적으로 높게하는 일이 비교적 적으므로 가공간극이 안정하게 제어되는 효과가 있다.

또한, 제2a∼h도는 전압 E₃＞전압 E₁의 경우를 나타내고 있지만 이것에 한정되지 않고, 전압 E₃ 전압 E₁이라도 좋다.

[실시예 2]

다음에 본 발명의 다른 실시예를 도면에 따라 설명한다. 제3도는 본 발명의 다른 실시예를 도시한 방전회로의 접속도이다. 제3도는 제1도에 방전에 중단을 검출하는 방전 중단 검출회로를 마련할 것이다.

다음에 방전중단 검출회로에 대해서 제3도에 따라 설명한다. 제3도에서 (302)는 방전중단검출 회로이다. 방전중단검출회로(302)의 입력단자(302a)는 차동증폭기(13)의 출력단자(13c)에 접속되고, 출력단자(302b)는 발진회로(7)의 입력단자(7d) 및 원쇼트 멀티바이브레이터(15)의 입력단자(15d)에 접속되어 있다.

다음에 방전중단 검출회로(302)의 동작에 대해서 제4a∼i도의 동작타이밍도에 따라 설명한다. 통상 제1의 직류전원(3)의 전압 E₁은 제3의 직류전원(9)의 전압 E₃보다 낮으므로, 전압E₃보다 낮고 전압 E₁보다 높은 전압 ESO을 식별레벨로서 설정한다. 그리고 가공간극전압 E_gE_g가 식별레벨( ESO)보다 높은 전압으로 되면 방전 중단 검출회로 (302)는 출력단자(302b)로 "1"을 출력하도록 구성되어 있다. 따라서 가공간극에 제3의 직류전원(9)에 의해 전압이 인가되어 있을때 방전이 중단되면 출력단자(302b)로 "1"이 출력된다. 방전중단검출회로(302)의 출력단자(302b)에서 "1"이 출력되면 발진기(7)의 출력단자(7a)의 출력을 시점 T₃까지 "0"으로 하고, 원쇼트 멀티 바이브레이터(15)의 출력단자(156)의 출력도 다음에 트리거되기까지 "0"으로 한다.

따라서, 시점 T₁∼시점 T₃사이는 발진기(7)의 출력단자(7c) 및 원쇼트 멀티 바이브레이터(15)의 출력단자(15c)에는 모두 "1"이 출력되므로 2입력 AND회로(104)의 출력단자(104a)에는 "1"이 출력되어 반도체스위치(103)이 ON으로 된다. 반도체스위치(103)이 ON하면 저항(102)를 거쳐서 부유용량(17)에 축적된 전하가 방전되어 가공간극전압 E₃는 영으로 저하한다.

또, 이 실시예2는 실시예1에 비해서 평균가공전압의 비정상적인 상승을 보다 적게할 수 있어 가공간극을 보다 안정하게 제어할 수 있는 효과가 있다.

[실시예 3]

다음에 본 발명의 또 다른 실시예를 도면에 따라 설명한다. 제5도는 이 실시예를 도시한 방전가공장치의 방전회로의 접속도이다. 또, 제5도는 실시예1을 도시한 제1도의 바이패스회로(101)의 저항기(102)의 직렬로 제2의 직류전워(502)를 마련한 것이다. 또한 제2의 직류 전원(502), 저항기(102), 반도체스위치(103) 및 2입력 NAND회로(104)로 전압유지수단, 예를들면 역전압인가회로(501)이 구성되어 있다.

제6a∼h도는 제5도에 도시된 방전회로의 동작타이밍도이다. 이 제6a∼h도는 반도체스위치(6) 및 반도체스위치(10)이 OFF 동안의 가공간극전압 E₃가 다른것 이외는 제2a∼h도에 도시된 동작타이밍도와 같다. 즉, 반도체스위치(6) 및 반도체스위치(10)이 OFF인 동안 역전압인가회로(501)에 의해 가공간극전압 E_q를 크기가 제2의 직류전원(502)의 출력전압과 같고, 극성이 부의 전압 V_C로 되도록 하고 있다.

또한, 이 경우 가공간극전압 E_q를 그대로 사용해서 가공간극을 제어하기 위한 평균가공 전압을 구하지 않고, 가공간극 전압 E_q가 부의 전압으로 되는 기간에서는 가공간극전압 E_q를 영으로 하도록 정류해서 사용하게 할 필요가 있다.

또, 제2의 직류 전원(502)의 전압은 방전가능한 전압보다 낮게해두면 부방향의 방전에 의해 발생하기 위운 지속적인 아크방전을 방지할 수가 있다.

제7a∼h도는 방전중에 어떠한 원인으로 방전이 중단되는 현상이 발생하지 않는 경우의 동작타이밍도이다. 이 제7a∼h도는 시점 T₁과 시점 T₂사이에서 가공간극전압 E_q가 소정의 전압 V_g상태 그대로 인것 이외는 제6a∼h도와 마찬가지다.

또, 제8도 내지 제10도는 제5도에 도시된 방전회로의 전류가 흐르는 방향을 도시한 설명도이다. 제8도의 화살표(801)은 반도체 스위치(6)이 ON하고 있을때의 잔류가 흐르는 방향을 나타내고, 제9도의 화살표 (901)은 반도체 스위치(10)이 ON하고 있을때의 전류가 흐르는 방향을 나타내고, 제10도의 화살표(1001)은 반도체스위치(103)이 ON하고 있을 때의 전류가 흐르는 방향을 나타내고 있다.

이 실시예 3은 실시예 1과 마찬가지의 효과를 가짐가 동시에 제7(a)-(h)에 도시된 바와같이 가공간극에 통상의 정전압이외에 역의 전압인 부전압이 인가되므로, 전해나 전식에 의한 피가공물(2)의 표면형상의 변화를 방지하는 효과가 있다. 또, 피가공물이 자화되는 현상을 경감하는 효과도 있다.

[실시예 4]

다음에 본 발명의 또 다른 실시예로서 실시예 3에서의 제2의 직류전원(502)의 출력전압을 제어하는 것에 의해 평균 가공간극 전압을 0V로 하는 경우에 대해서 도면에 따라 설명한다. 제11도는 이 실시예를 도시한 방전가공장치의 방전회로의 접속도이다. 제11도에서 (1101) 및 (1102)는 분압용 저항기, (1103)은 콘덴서이다. 분압용 저항기(1101)의 한쪽끝은 전극(1)에 접속되고, 다른쪽끝은 분압용 저항기(1102)의 다른쪽끝에 접속되어 있다. 또, 분압용 저항기(1102)의 다른쪽끝은 피가공물(2)에 접속되고, 콘덴션(1103)은 분압용 저항기(1102)에 병렬로 접속되어 있다. (1105)는 차동증폭기로서, 이 차동증폭기(1105)의 한쪽의 입력단자(1105a)는 분압용 저항기(1101)과 분압용 저항기(1102)의 접속점에 접속되어 있고, 다른쪽의 입력단자(1105b)는 피가공물(2)에 접속되어 있다. 또한, 분압용 저항기(1101),(1102), 콘덴서(1103) 및 차동증폭기(1105)에 의해 평균가공 간극전압이 검출된다.

(1107)은 디지탈 가변출력전압 전원이다. 이 디지탈 가변출력 전원(1107)은 제5도에 도시된 제2의 직류전원(502)에 디지탈 입력신호에 따라 소정의 전압을 출력하는 가변전압기구(도시하지 않음)를 마련한 것이다. (1106)은 입력단자(1106a)가 차동증폭기(1105)의 출력단자(1105c)에 접속되고, 이 출력단자(1105c)에서 출력되는 평균가공간극 전압에 따라 평균가공간극 전압이 0V로 되도록 소정의 디지탈 신호의 출력단자(1106b)로 출력하는 인터페이스회로이다. 인터페이스회로(1106)의 출력단자(1106b)는 디지탈 가변출력전원(1107)의 제어단자(도시하지 않은)로 입력되고 있다.

또한, 제11도는 실시예3를 도시한 제5도에서 제2의 직류전원(502)에 가변출력전압 기구를 마련하여 디지탈 가변출력 전압전원(1107)로 하고, 또 인터페이스회로(1106), 분압용 저항기(1101),(1102), 콘덴서(1103) 및 차동증폭기(1105)를 마련하게 한 것이다. 또, 디지탈 가변 출력 전압 전원(1107)의 가변 출력 전압기구(도시하지 않음), 분압용 저항기(1101), (1102), 콘덴서(1103), 차동증폭기(1105) 및 인터페이스회로(1106)에 의해 전압 설정 수단(1100)이 구성되어 있다.

제12도는 인터페이스회로(1106)의 상세한 것을 도시한 접속도이다. 도면에서 (1201)은 전압비교기. (1202)는 클럭펄스 발생기, (1203)은 n비트의 업다운 카운터, (1204)는 입력되는 디지탈 신호를 반전해서 출력하는 반전회로, (1205) 및 (1206)은 2입력 AND회로이다.

전압 비교기(1201)의 정극성 입력단자(1201a)는 인터페이스회로(1106)의 입력단자(1106a)에 접속되고, 전압 비교기(1201)의 부극성 입력단자(1201b)의 는 접지되고, 전압비교기(1201)의 출력 단자(1201c)는 2입력 AND회로(1206)의 한쪽의 입력단자(1205a) 및 반전회로(1204)의 입력단자(1204a)에 접속되어 있다. 클럭펄스 발생기(1202)의 출력단자(1202a)는 2입력 AND회로(1205)의 다른쪽의 입력단자(1205 b) 및 2입력 AND회로(1206)의 한쪽의 입력단자(1206b)에 접속되어 있다. 또, 반전회로(1204)의 출력단자(1204b)는 2입력 AND회로(1206)의 다른쪽의 입력단자(1206b)에 접속되어 있다. 또한, 2입력 AND회로(1205)의 출력단자(1205c)는 업다운 카운터(1203)의 카운트 업 입력단자(1203a)에 접속되고, 2입력 AND회로(1206)의 출력단자(1206C)는 업다운 카운터(1203)의 카운트 다운 입력단자(1203b)에 접속되어 있다.

(1207)은 업다운 타운터(1203)에 설정되는 초기값을 기억하는 초기 설정값 기억부이다. 이 초기 설정값 기억부(1207)은 n비트의 기억용량을 가짐과 동시에 기억되어 있는 2진화 정보를 병렬로 출력하는 출력단자 M1∼Mn을 갖고 있다. 이들의 출력단자 M1∼Mn은 각각 업다운 카운터(1203)의 데이타 입력단자 D1∼Dn에 접속되어 있다.

(1208)은 가공개시시에 가공개시펄스를 출력단자(1208a)로 출력하는 가공개시 펄스 발생부이다. 이 가공개시 펄스 발생부(1208)의 출력단자(1208a)는 업다운카운터(1203)의 입력단자에 접속되어 있다. 상기한 가공개시 펄스가 업다운 카운터(1203)의 입력단자로 입력되면 초기 설정값 기억부(1207)의 내용이 업 다운 카운터(1203)에 세트된다. 또, 업 다운 카운터(1203)의 출력단자 Q1-Qn은 각각 디지탈 가변 전압전원(1107)의 전압 설정입력단자 S1-Sn에 접속되고, 업다운 카운터 (1203)의 내용에 따라 디지탈 가변 전압 전원(1107)의 출력 전압을 설정하도록 하고 있다.

다음에 인터페이스회로(1106)의 동작에 대해서 설명한다. 먼저 가공개시시에 가공개시펄스 발생부(1208)에서 가공개시 펄스가 업 다운 카운터(1203)의 입력단자에 부여되면 추기 설정값 기억부(1207)의 내용이 업다운 카운터(1203)에 세트된다. 그리고, 디지탈 가변전압 전원(1107)은 이 업다운 카운터(1203)의 내용에 따른 출력전압을 출력한다. 이 출력전압은 반도체스위치(103)이 ON하고 있을때 전극(1)과 피가공물(2) 사이에 인가된다.

한편, 전극(1)과 피가공물(2) 사이의 전압은 분압용 저항기(1101), (1102)에서 분압됨과 동시에 콘덴서(1103)과 분압용 저항기(1101), (1102)에 의해 구성되는 적분회로에 의해서 적분되어 차동증폭기(1105)의 출력단자(1105c)로 평균가공 간극전압을 출력한다. 이 평균가공간극 전압은 귀환신호로서 인터페이스회로 (1106)의 입력단자(1106a)를 거쳐서 전압 비교기(1201)의 정극성의 입력단자(1201a)로 입력된다.

목표 평균가공간극 전압값으로서 0V가 전압비교기(1201)의 부극성의 입력단자(1201b)로 입력되어 있으므로, 평균가공간극 전압이 정의 전압이면 전압 비교기(1201)의 출력단자(1201c)는 "1"를 출력하고, 평균가공간극전압이 부의 전압이면 출력단자(1201c)는 "0"을 출력한다. 클럭 발생기(1202)는 소정주기의 펄스를 항상 발생하고 있고, 전압 비교기(1201)의 출력단자(1210c)가 "1"일때, 즉 평균가공간극 전압이 정의 전압일때는 2입력 AND회로(1205)의 출력단자(1205c)로 클럭펄스 발생회로(1202)의 출력단자(1202a)의 파형과 같은 파형의 펄스가 출력되어 업 다운 카운터(1203)은 카운트 업 한다. 또, 전압 비교기(1201)의 출력단자(1201c)가 "0"일때, 즉 평균가공간극 전압이 부일때는 2입력 AND회로(1205)의 출력단자(1205c)는 "0"으로 되고, 이 밖에 반전회로(1204)의 출력단자(1204b)가 "1"로 됨과 동시에 2입력 AND회로(1206)의 출력단자(1026c)로 클럭펄스 발생기(1202)의 출력단자(1202a)의 파형과 같은 파형의 펄스가 출력되어 업 다운 카운터(1203)은 카운트 다운한다. 따라서 평균가공간극 전압이 0V로 되는 값을 업 다운 카운터(1203)의 내용 이 자동적으로 설정되도록 동작한다. 디지탈 가변전압 전원(1107)은 상술한 업 다운 카운터(1203)의 내용에 따른 전압을 출력하고 있고, 이 전압을 반도체 스위치(103)이 ON하고 있는 동안 각공간극에 부의 전압으로서 출력하는 것에 의해 평균가공간극 전압을 0V로 하고 있다.

제13a∼g도는 평균가공간극 전압의 변동에 따라 업 다운 카운터(1203)이 어떻게 동작하는 가를 도시한 동작 타이밍도이다. 도면에서 제13a도는 가공개시전에는 "0"이고, 가공개시후 "1"로 되는 가공신호, 제13b도는 클럭펄스 발생기(1202)의 출력단자(1202a)의 파형, 제13c도는 차동증폭기(1105)의 출력단자(1105c)의 파형으로서, 평균가공가극 전압을 나타내고 있다. 제13d도는 전압비교기(1201)의 출력단자(1201c)의 파형이다. 제13e도는 업다운 카운터(1203)의 카운트 업 입력단자(1203a)의 파형, 제13f도는 카운트 다운 입력단자(1203b)의 파형, 제13g도는 업다운 카운터(1203)의 내용을 나타내는 파형이다.

제13a∼g도에 도시된 바와같이 클럭펄스 발생기(1202)는 소정 주기의 펄스를 출력하고, 평균가공간극 전압이 정의 전압일때 전압비교기(1201)의 출력단자(1201c)는 "1"로 되고, 부의 전압일때는 "0"으로 되어있다. 전압비교기(1201)의 출력단자(1201c)가 "1"일때는 클럭펄스 발생기(1202)의 출력단자(1202a)의 펄스가 업 다운 카운터(1203)의 카운트 업 입력단자(1203a)에 인가되고, 출력단자(1201c)가 "0"일때는 클럭펄스 발생기(1202)의 출력단자(1202a)의 펄스가 업다운 카운터(1203)의 카운트 다운 입력단자(1203b)에 인가된다. 따라서 업 다운 카운터(1203)은 평균가공간극 전압이 정의 전압일때는 카운트업하고, 부의 전압일때는 카운트 다운한다.

제14a∼h도는 제11도의 주요부의 신호파형을 도시한 도면이다. 실시예 1을 도시한 제2a∼h도에서는 시점 T₂와 시점 T₃사이에서 제2a도의 전압은 0V에 가까워지는 파형이지만, 제14a∼h도에서는 소정의 부의 전압 Vc에 가까워지는 파형으로 되어 있다. 그 밖의 파형에 대해서는 제14a∼h도를 제2a∼h도와 동일하다.

제15a∼h도는 방전이 중단하지 않는 경우에서의 제11도의 주요부의 신호파형을 도시한 도면이다. 이 제15a∼h도는 가공간극전압 E_g를 도시한 제15a도가 시점 T₁과 시점 T₂사이에서 상승하지 않고 시점 T₁이전과 같은 전압을 유지하고, 시점 T₂이후는 부의 소정전압에 가까워지는 파형으로 되어 있다. 또, 방전전류 ig를 도시한 제15h도는 시점 T₁에서 영으로 향하지 않고 시점 T₂까지 전류값을 증가하는 파형으로 되어 있는 것 이외는 제14a∼h도와 같다.

이 실시예4에서는 평균가공간극 전압이 0V로 되도록 제어되므로 실시예 3에서의 효과를 보다 완전하게 얻도록 할 수가 있다.

[실시예 5]

다음에 본 발명의 또 다른 실시예로서 반도체 스위치(103)이 ON하는 시간폭을 제어하는 것에 의해 평균 가공간극 전압을 0V로 하는 경우에 대해서 도면에 따라 설명한다. 제16도는 이 경우의 방전 가공장치의 방전회로의 접속도이다. 제16도는 제5도에서 2입력 AND회로(104)의 출력단자(104a)와 반도체 스위치(103)의 제어단자(103 a) 사이에 가변펄스폭 원쇼트 멀티 바이브레이터(1601)을 마련하고, 또 제11도와 마찬가지로 분압용 저항기(1101),(1102), 콘덴서(1103) 및 차동증폭기(1105)를 마련하여 이 차동증폭기(1105)의 출력단자(1105c)를 가변퍼스폭 원쇼트 멀티 바이브레이터(1601)의 펄스폭 제어단자(1601c)에 접속하도록 한 것이다. 즉, 2입력 AND회로(104)의 출력단자(104a)는 가변펄스폭 원쇼트 멀티 바이브레이터(1601)의 트리거 단자(1601a)에 접속되고, 가변펄스폭 원쇼트 멀티 바이브레이터(1601)의 출력단자(1601b)는 반도체 스위치(103)의 제어단자(103a)에 접속되어 있다.

또한, 분압용 저항기(1101), (1102),콘덴서(1103) 및 차동증폭기(1105) 및 가변펄스폭 원쇼트 멀티 바이브레이터(1601)로 전압인가 시간 설정수단 (1600)이 구성된다.

제17도는 가변펄스폭 원쇼트 멀티 바이브레이터(1601)의 상세한 접속도이다. 제17도는 실시예 4에서의 인터페이스회로(1106)에 콘덴서(1701), 저항기(1702), 플립플롭(1703), 2입력 OR회로(1704), (1705), 2입력 AND회로(1710), 카운터(1706), 일치비교회로(1707), 및 최대값 비교회로(1708)을 마련함과 동시에 2입력 AND회로(1205)에 또 상기 최대값 비교회로(1708)에서의 출력신호를 입력하는 입력단자를 추가하여 3입력 AND회로(1709)로 변경하도록 한 것이다.

가변펄스폭 원쇼트 멀티 바이브레이터(1601)의 트리거 입력단자(1601a)는 콘덴서(1701)의 한쪽끝에 접속되고, 콘덴서(1701)의 다른쪽 끝은 플립플롭(1703)의 S입력단자(1703a) 및 저항기(1702)의 한쪽끝에 접속되고, 저항기(1702)의 다른쪽끝은 접지되어 있다. 또, 플립플롭(1703)의 N출력단자(1703 b)는 2입력 AND회로(1710)의 한쪽의 입력단자(1710a) 및 가변펄스폭 원쇼트 멀티 바이브레이터(1601)의 출력단자(1601b)에 접속되어 있다.

2입력 AND회로(1710)의 다른쪽의 입력단자(1710b)는 클럭펄스 발생기(1202)의 출력단자(1202a)에 접속되고, 2입력 AND회로(1710)의 출력단자(1710C)는 카운터(1706)의 카운트 입력단자(1706a)에 접속되어 있다. 카운터(1706)의 출력단자 P1-Pn은 각각 일치비교회로(1707)의 한쪽의 비교 입력단자 A1-An에 접속되고, 다른쪽의 비교입력단자 B1-Bn은 각각 업다운 카운터(1203)의 출력단자 Q1-QN에 접속되어 있다. 일치비교회로 (1707)의 일치 출력단자(1707a)는 2입력 OR회로(1704)의 한쪽의 입력단자 (1704b) 및 2입력 OR회로(1705)의 한쪽의 입력단자(1705a)에 접속되어 있다. 또, 2입력 OR회로(1704)의 다른쪽의 입력단자(1704b) 및 2입력 OR회로(1705)의 다른쪽의 입력단자(1705b)는 가공개시펄스 발생기(1208)의 출력단자(1208a)에 접속되어 있다. 또한, 2입력 OR회로(1704)의 출력단자(1704c)는 플립플롭(1703)의 R입력단자(1703c)에 접속되고, 2입력 OR회로(1705)의 출력단자(1705c)는 카운터(1706)의 리세트 입력단자(1706b)에 접속되어 있다.

최대값 비교회로(1708)의 한쪽의 비교입력단자 U1-Un은 각각 업 다운 카운터(1203)의 출력단자 Q1-Qn에 접속되고, 다른쪽의 비교입력단자 V1-Vn은 각각 초기 설정값 기억부(1207)의 출력단자 M1-Mn에 접속되어 있다. 또, 최대값 비교회로(1708)의 출력단자(1708a)는 한쪽의 비교 입력단자 U1-Un의 데이타가 다른쪽의 비교입력단자 V1-Vn의 데이타 보다 작을때 "1"을 출력하고 클때 "0"을 출력한다. 또, 이 출력단자(1708a)는 3입력 AND회로(1709)의 입력단자(1709d)에 접속되어 있다. 또한, 3입력 AND회로(1709)의 다른쪽의 입력단자(1709a), (1709b) 및 출력단자(1709c)의 접속행선지는 각각 제12도에서의 2입력 AND회로(1205)의 입력단자(1205a), (1205b) 및 출력단자(1205c)의 접속행선지와 같다.

다음에 제17도에 도시된 가변펄스폭 원쇼트 멀티 바이브레이터(1601)의 동작에 대해서 설명한다.

먼저 가공개시시에 가공개시펄스 발생부(1208)에서 가공개시펄스가 업 다운 카운터(1203)의 입력단자에 부여되면 초기설정값 기억부(1207)의 내용이 업 다운 카운터(1203)에 세트된다. 또한, 초기 설정값 기억부(1207)에는 미리 업 다운 카운터(1203)의 카운트 상한값이 설정되어 있도록 하고 있으므로 업 다운 카운터(1203)은 가공개시시에 카운트 상한값에 세트된다. 또, 이때 카운터(1706) 및 플립플롭(1703)은 2입력 OR회로(1705), (1704)를 거쳐서 동시에 리세트된다.

한편, 반도체 스위치(6) 및 반도체 스위치(10)이 함께 OFF 상태로 되었을때, 즉 발진회로(7)의 출력단자(7C) 및 원쇼트 멀티 바이브레이터(15)의 출력단자(15c)가 함께 "1"로 변화했을 때 2입력 AND회로(104)의 출력단자(104a)로 "1"이 출력된다. 이 출력단자(104a)는 가변펄스폭 원쇼트 멀티 바이브레이터(1601)의 트리거 입력단자(1601a)에 접속되어 있다. 또, 콘덴서(1701) 및 저항기(1702)로 구성되는 미분회로에 의해 2입력 AND회로(104)의 출력단자(104a)가 "0"에서 "1"로 변화하는 상승시에 펄스가 플립플롭(1703)의 S입력단자(1703a)로 입력되어 플립플롭(1703)이 세트된다. 플립플롭(1703)이 세트되면 N출력단자(1703b)가 "1"로되어, 2입력 AND회로(1701)을 거쳐서 카운터(1706)의 카운터 입력단자(1706a)에 클럭펄스발생기(1202)의 출력단자(1202a)의 펄스와 같은 펄스가 인가된다. 이 펄스에 의해 미리 리세트되어 있던 카운터(1706)은 카운트를 개시한다. 업 다운 카운터(1203)의 내용과 카운터(1706)의 내용이 일치했을 때 일치비교회로(1707)의 출력단자(1707a)로 "1"이 출력되어, 플립플롭(1703)을 2입력 OR회로(1704)를 거쳐서 리세트 함과 동시에 카운터(1706)을 2입력 OR회로(1705)를 거쳐서 리세트 한다. 따라서 플리플롭(1703)의 N출력단자(1703b)에 접속되어 있는 가변펄스폭 원쇼트 멀티 바이브레이터(1601)의 출력단자(1601b)에는 입력단자(1601a)로 입력되는 신호의 상승과 함께 상승하고, 업 다운 카운터(1203)에 세트되어 있는 내용에 따른 시간후에 하강하는 펄스가 출력된다.

또, 차동증폭기(1105)의 출력단자(1105C)가 펄스폭 제어단자(1601c)에 접속되어 있으므로, 예를 들면 평균 가공간극 전압이 부의 전압이면 전압 비교기(1201)의 출력단자(1201c)가 "0"으로 된다. 출력단자(1201c)기 "0"으로 되면, 2입력 AND회로(1210)을 거쳐 클럭펄스 발생기 (1202)의 출력단자의 펄스와 같은 펄스가 업다운 카운터(1203)의 카운트 다운 입력 단자(1203b)에 인가되어 업다운 카운터(1203)은 카운트 다운 한다. 업다운 카운터(1203)의 카운트다운하면, 가변펄스폭 원쇼트 멀티 바이브레이터(1601)의 출력단자(1601b)에서 출력되는 펄스의 폭이 좁게되고, 반도체 스위치(103)을 거쳐 가공간극에 부의 전압을 인가하는 시간이 감소하여 평균가공간극 전압을 상승시킨다. 평균 가공간극전압이 상승하여 정의 전압으로되면, 최대값 비교 회로(1708)의 출력단자(1708a)가 "1"이면 3입력 AND회로(1709)를 거쳐 클럭펄스 발생기(1202)의 펄스가 업다운 카운터(1203)의 카운터업 입력에 인가되고, 업다운 카운터(1203)은 카운트 업하여 평균 가공간극 전압을 감소시킨다. 따라서 최대값 비교회로(1708)의 출력단자(1708a)가 "1"의 경우에는 업 다운 카운터(1203)의 내용은 평균 가공간극 전압을 0V로 하는 값으로 된다. 또, 업다운 카운터(1203)의 내용이 초기 설정값 기억부(1207)의 내용과 같게 되었을때는 평균 가공간극 전압이 정의 전압이라도 업 다운 카운터(1203)은 카운트 업하지 안혹 업 다운 카운터의 내용은 그 이상 크게 되지 않는다.

또한, 이 업다운 카운터(1203)의 내용이 초기 설정값 기억부(1207)에 설정된 값보다 크게되지 않게 제한하고 있는 이유는 가변펄스폭 원쇼트 멀티 바이브레이터(1601)의 출력단자(1601b)의 펄스폭이 방전 정지시간(반도체 스위치(6) 및 반도체 스위치(10)이 모두 OFF인 시간) 이상으로 되지않게 하기 때문이다.

제18a∼g도는 평균 가공간극 전원의 변동에 따라 업다운 카운터(1203)이 어떻게 동작하는가를 도시한 타이밍도이다. 제18a∼g도는 실시예4를 도시한 제13a∼g에 최대값 비교회로(1708)의 출력단자(1708a)의 파형인 제18dd도를 가하고 있는 것 이외에 이 파형 제18dd도가 "0"인 동안은 업다운 카운터의 카운트 업 입력단자(1203a)의 파형인 제18e도도 "0"으로 되어 있다. 따라서 이 동안 업다운 카운터(1203)의 파형인 제18g도는 카운트 업이 정지된 파형으로 되어 있다.

또한, 제18a∼d, f도는 각각 제13a∼d, f도와 같은 파형이다.

제19a∼i도는 방전의 중단이 발생하지 않는 경우의 동작타이밍도이다. 제19b∼h도는 각각 실시예4를 도시한 제15b∼h도와 마찬가지이다. 또, 제19i도는 가변펄스폭 원쇼트 멀티 바이브레이터(1601)의 출력단자(1601b)의 파형을 도시하고 있다. 가공간극 전압을 도시한 제19a도는 출력단자(1601b)가 "1"일때는 부의 소정전압이 인가되는 파형으로 되어 있다.

또한, 이 실시예5에 의해 실시예4와 마찬가지의 효과가 얻어진다.

[실시예 6]

다음에 본 발명의 또 다른 실시예로서 방전정지시간을 제어하는 것에 의해 평균 가공간극 전압을 0V로 하는 경우에 대해서 도면에 따라 설명한다. 제20도는 이 실시예를 도시한 방전장치의 방전회로의 접속도이다. 이 제20도는 본 발명의 실시예3을 도시한 제5도의 분압용 저항기(1101),(1102), 콘덴서(1103), 차동증폭기(1105) 및 인터페이스회로(2001)로 구성되는 방전 정지시간 설정수단(2000)을 마련하도록한 것이다. 또한, 차동증폭기(1105)의 출력단자는 인터페이스회로(2001)의입력단자(2001a)에 접속되고, 인터페이스회로(2001)의 출력단자는 발진회로(7)의 오프타임 설정기(4011)의 설정입력단자에 접속되어 있다.

또, 오프타임 설정기(4011)의 설정입력단자와 인터페이스회로(2001)의 출력단자는 함께 각각 발진회로(7)의 오프타임 설정기(4011)의 출력단자와 동수이고, 서로 동일위치의 자리수끼리가 접속되어 있다.

제21도는 인터페이스회로(2001)의 접속도이다. 제21도는 실시예4에서의 인테페이스회로(1106)을 도시한 제12도와 비교해서 업다운 카운터(1203)의 출력단자 Q1-Qn의 접속행선지가 다른 것 이외는 동일하다. 즉, 제12도에서는 업 다운 카운터(1203)의 출력단자 Q1-Qn의 접속행선지는 디지탈 가변 출력전압 전원 (1107)이지만, 제21도에서는 발진회로(7)의 오프타입 설정기(4011)의 설정입력단자로 되어있다.

다음에 동작에 대해서 설명한다. 방전정지시간에 가공간극에 역극성의 전압을 인가하는 것을 실시예 3과 같지만, 상술한 바와같이 평균 가공간극 전압은 0V로 제어하기 위해 인터페이스회로(2001)이 마련되어 있다. 이 인터페이스회로(2001)의 동작은 제어대상이 제12도에서는 가공간극에 인가하는 부의 전압의 크기었지만, 제21도에서는 방전정지시간으로 되어 있는 것 이외는 마찬가지이다.

또, 제22a∼g도는 인터페이스회로(2001)의 동작타이밍도이다. 제22a∼g도는 실시예4를 도시한 제13a∼g도와 마찬가지이다.

제23a∼h도는, 이 실시예6의 동작타이밍도이다. 또한, 이 동작타이밍도는 방전의 중단이 발생하고 있진 않는 경우의 것이다. 또, 제23a∼h도는 실시예4의 동작타이밍도인 제15a∼h도와 비교해서 방전 정지시간 T_k가 달리하고 있지만, 그 밖의 것에 대해서는 마찬가지이다. 또, 이 실시예 6의 효과도 실시예 4와 마찬가지이다.

[실시예 7]

다음에 본 발명의 또 다른 실시예로서 정의 전압을 가공간극에 인가하는 시간을 제어하는 것에 의해 평균 가공간극 전압을 0V로 하는 경우에 대해서 도면에 따라 설명한다. 제24도에 이 실시예를 도시한 방전가공 장치의 방전회로의 접속도이다. 제24도 실시예 6의 제20도와 인터페이스회로(2001)의 출력단자의 접속행선지가 다르고, 인터페이스회로(2001)을 인터페이스회로(2401)로 하고 있는 것 이외는 동일하다.

즉, 제20도에서는 인터페이스회로(2001)의 출력단자의 접속행선지가 발진회로(7)의 오프타임 설정기(4011)의 설정입력 단자이지만, 제24도에서는 발진회로(7)의 온타임 설정기(4010)의 설정입력단자로 되어 있다. 또, 분압용 저항기(1101), (1102), 콘덴서(1103), 차동증폭기(1105) 및 인터페이스회로(2401)로 방전전압인가시간 설정수단(2400)이 구성되어 있다.

제25도는 인터페이스회로(2401)의 상세한 접속도이다. 이 제25도는 실시예5의 인터페이스회로(1601)을 도시한 제17도에 비해서 업다운 카운터(1203)의 출력단자 Q1-Qn의 접속행선지가 발진회로(7)의 온타임 설정기(4010)의 설정입력 단자로 되고, 콘덴서(1701), 저항기(1702), 플립플롭(1703), 2입력 OR회로(1704), (1705), 카운터(1706), 일치비교회로(1707) 및 최대값 비교회로(1708)이 제외되고, 제3입력 AND회로(1709)가 2입력 AND회로(1205) 로 되어 있지만 그 이외의 것에 대해서는 마찬가지이다.

또, 제26a∼h도는 인터페이스회로(2401)의 동작타이밍도이다. 이 제26a∼h도는 실시예5를 도시한 제18a∼g도와 가공간극전압 E_g의 극성이 다른것 이외는 마찬가지이다. 제26c도에 도시된 가공간극전압 E_g의 극성이 제18a∼g도와 다른 이유는 실시예5에서는 평균 가공간극 전압이, 예를들면 정의 전압이면 업다운 카운터(1203)을 카운트 업 시켜 가공간극에 부의 전압을 인가하는 시간을 증가시켜서 평균가공간극 전압을 감소시킬 필요가 있는 것에 대하여 이 실시예7에서는 평균 가공간극 전압이 정의 전압이면, 업 다운 카운터(1203)을 카운트 다운시켜 가공간극에 정의 전압을 인가하는 시간을 감소시켜서 평균 가공간극 전압을 감소시킬 필요가 있기 때문이다. 인터페이스회로(2401)에 최대값 비교회로(1708)이 마련되어 있는 이유는 가공간극에 정의 전압을 인가하는 시간을 무제한으로 크게하면 정상적으로 방전이 실행되지 않게 되는 경우가 발생하기 때문이다.

또, 인터페이스회로(2401)의 동작은 최대값 비교회로(1708)에 의한 카운트 업 제한이 실시예 5와 마찬가지로 있다는 것 이외는 실시예 6의 인터페이스회로(2001)과 마찬가지이므로 상세한 설명을 생략한다.

제27a∼h도는 제24도에 도시된 방전회로의 동작타이밍도이다. 이 제27a∼h도는 실시예3을 도시한 제7a∼h도와 비교해서 반도체 스위치 (6)의 제어단자의 상태를 도시한 제27b도 및 제7b도가 달리하고 있다. 즉, 제7a∼h도에서는 제7b도가 "1"로 되는 시간인 반도체 스위치(6)의 ON하고 있는 시간은 일정하지만, 제27b도에서는 가변으로 되어 있다. 또, 제27a∼h도에서는 시점 T2701과 시점 T2702 사이에 원쇼트 멀티 바이브레이터(15)가 트리거 되지 않고, 발진회로(7)의 출력단자(7b)에 펄스가 출력된후에 제1의 직류전원(3)에 의한 방전이 발생한 경우가 도시되어 있다. 또한, 상술한 상이점 이외에 대해서는 제27a∼h도는 제7a∼h도와 마찬가지이다.

제28a∼h도는 방전이 발생하지 않는 경우의 제24도에 도시된 방전회로의 동작타이밍도이다. 도면에서 반도체 스위치(103)의 제어단자(103a)의 전압파형을 도시한 제28c도는 반도체 스위치(6)의 제어단자의 상태를 도시한 제28b도의 반전신호로 되어 있다. 또, 가공간극 전압은 제28b도가 "1"일때 제1의 직류전원(3)의 전압으로 되고, "0"일때는 제2의 직류전원(502)에 의한 부의 전압으로 된다. 제28d도는 발진회로(7)의 출력단자(7b)의 파형으로서, 제7a∼h도와 마찬가지이다.

또, 방전 검출회로(14)의 출력단자(14b)의 전압파형을 도시한 제28e도, 원쇼트 멀티 바이브레이터(15)의 입력단자(15a)의 전압파형을 도시한 제28f도, 반도체 스위치(10)의 제어단자의 전압파형으로 도시한 제28g도 및 방전 전류 파형을 도시한 제28h도는 머드 0V인 그대로이다.

또한, 제38a∼h도는 방전이 실행되지 않는 경우도 평균 가공간극 전압이 0V로 되도록 제어되는 상태를 나타내고 있다.

또, 이 실시예 7의 효과는 실시예 4와 마찬가지이다.

또, 실시예 7에서는 제27b도가 "1"로 되어 있는 시간을 가변으로 하고, 제27b도의 파형상승에서 제27d도의 파형상승까지의 시간 T_d는 일정하게 하고 있지만, 이 시간 T_d를 가변으로 함과 동시에 제27d도의 파형 상승에서 제27b도의 파형하강까지의 시간을 일정하게 하도록 해도 마찬가지의 효과가 얻어진다.

[실시예 8]

또, 실시예 4내지 실시예 7에서 제2의 직류전원(502)의 출력전압, 가공간극에 역전압을 인가하는 시간, 방전정지 시간, 가공간극에 정의 전압을 인가하는 시간중 어느 것인가 고정파라미터로 하고 있는 것을 가변으로 하도록 해도 좋다. 즉, 예를들면 실시예4 내지 실시예7중 어느것인가를 실시했을때 평균 가공간극 전압을 0V로 제어하기 위해 변화시키는 파라미터의 가변범위에 제한이 있어 평균 가공간극 전압을 0V로 할 수 없는 일 있다. 이와같을 때 상기 고정 파라미터의 어느 것인가를 자동적으로 변화시키게 해서 평균 가공간극 전압을 0V로 하도록 제어 해도 좋다.

[실시예 9]

또, 실시예3 내지 실시예8에서 저항기(102)를 고저항으로 하고, 제2의 직류전원(502)의 출력전압을 방전가능한 고전압으로 하도록 해도 좋다.

제29a∼d도는 제2의 직류전원(502)의 출력전압이 높은 경우에 있어서, 저항기(102)의 저항값이 큰 경우와 작은 경우에 대해서 각각 가공간극전압과 방전 전류를 도시한 설명도이다.

제29a 및 b도는 각각 저항기(102)의 저항값이 작을때의 가공간극 전압과 방전 전류이고, 제29c 및 d도는 각각 저항기(102)의 저항값이 클때의 가공간극전압과 방전저류를 도시하고 있따. 제29a도는 시점 T2901에서 시점 T2902 사이가 무부하 시간으로서 높은 부의 전압이고, 그후 방전이 개시되어 낮은 부의 전압 E2901로 되는 파형이고, 제29b도는 시점 T2902에서 시점 T2903까지의 사이에 가공간극의 부유용량에 축적되어 있는 전하가 방전되기 때문에 부의 대전류 i2901이 순간적으로 흐르고, 그후 지속아크전류 i1902가 흐르는 파형으로 되어 있다. 제29c도는 시점 T2904에서 시점 T 2905까지 무부하시간으로서 높은 부의 전압이고, 시점 T2905 및 시점 T2906에서 가각 방전이 순시 발생하여 낮은 부의 전압 E2901에 가까워지지만, 즉시 높은 부의 전압으로 되돌아가는 파형으로 되어 있다. 또, 시점 T2907에서는 반도체 스위치(103)이 OFF함과 동시에 0V로 복귀하고 있다.

제29d도는 시점 T2905 및 시점 T2906에서 가공간극의 부유용량이 축적되어 있는 전하가 방전되기 때문에 부의 대전류가 순간적으로 흐르는 파형으로 되어 있다.

즉, 제29a 및 b도에 도시된 바와같이 저항기 (102)를 전류 제한용 저항(5)와 같은 정도의 값으로 하고, 제2의 직류전원(502)의 출력전압을 제1의 직류전원(3)의 출력전압 E₁정도로 했을때 부방향의 방전은 지속적인 아크전류로 되기 쉽다. 한편, 제29c 및 d도에 도시된 바와 같이 저항기(102)의 저항값을 크게하여 20-100Ω정도하면 방전전류는 지속적으로 되지않아 가공간극의 부유용량에 축적되어 있는 전하에 의한 방전전류만으로 된다.

따라서, 부의 높은 전압이 가공간극에 인가되어도 부의 방전전류는 거의 흐르지 않으므로 피가공물(2)에 손상을 입히는 일 없이 평균 가공간극 전압을 제어할 수가 있다.

[실시예 10]

다음에 본 발명의 또 다른 실시예를 도면에 따라 설명한다. 제30도는 실시예3을 도시한 제5도에서 제1의 직류전원(3)의 출력을 정극성 또는 역극성으로 전환해서 가공간극에 공급하고 제2의 직류전원(502)를 사용하지 않은 경우의 실시예를 도시한 방전가공장치의 방전회로의 접속도이다.

즉, 제30도는 제5도에서 반도체 스위치(6)과 함께 ON/OFF하고, 제1의 직류전원)3의 출력을 정극성으로 가공간극에 접속 또는 분리하는 제1의 반도체 스위치와 반도체 스위치(103)과 함께 ON/OFF하고, 제1의 직류전원(3)의 출력을 역극성으로 가공간극에 접속 또는 분리하는 제2의 반도체 스위치를 마련하고, 발진회로(7)의 출력단자(7 a)가 "1"일때는 제1의 직류전원(3)의 출력을 정극성으로 가공간극에 인가하고, 2입력 AND회로(104)의 출력단자(104a)가 "1"일때는 제1의 직류전원(3)의 출력을 역극성으로 가공간극에 인가하도록 접속전환을 실행하여 제2의 직류전원(502)를 사용하지 않는 것으로 하고 있다.

제30도에서, (3001)은 제1의 반도체 스위치, (3002)는 제2의 반도체 스위치이다. 제1의 반도체 스위치(3001)은 제5도의 다이오드(4)의 양극과 전극(1) 사이에 삽입되고, 제1의 반도체 스위치(3001)의 양극은 전극(1)에 접속되고, 음극은 다이오드(4)의 양극에 접속되어 있다. 또, 제1의 반도체 스위치(3001)의 제어단자는 발진회로(7)의 출력단자(7a)에 접속되어 있다.

또, 제5도에서는 저항기(102)의 한쪽끝이 제2의 직류전원(502)의 음극에 접속되어 있지만, 제30도에서는 제2의 직류전원(502)가 아니라 제1의 직류전원(3)의 음극에 접속되어 있다. 또, 제2의 반도체 스위치(3002)의 양극은 제1의 직류전원(3)의 양극에 접속되고, 제2의 반도체 스위치(3002)의 음극은 전극(1)에 접속되어 있다. 또, 제2의 반도체 스위치(3002)의 제어단자는 2입력 AND회로(104)의 출력단자(104a)에 접속되어 있다. 또한, 그 밖의 접속에 대해서는 제5도와 마찬가지이다.

또, 제1의 반도체 스위치(3001), 제2의 반도체 스위치(3002), 반도체 스위치(103) 및 2입력 AND회로(104)로 전환스위치회로(3000)이 구성되어 있다.

다음에 동작에 대해서 제31a∼h도에 도시한 동작타이밍도에 따라 설명한다. 제31a∼h도는 방전정기시간의 가공간극전압 E_g가 실시예3을 도시한 제7a∼h도와 다르지만, 그 밖에 것에 대해서는 제7a∼h도와 마찬가지이다. 즉, 제31a도는 시점 T3101과 시점 T3102사이에서 실시예9를 도시한 제29c도의 시점 T2904∼T2907의 파형과 같은 파형으로 되어 있다. 제32도∼제34도는 제30도에서 각각 반도체 스위치(6) 및 제1의 반도체 스위치(3001)이 ON하고 있을때, 반도체 스위치(10)이 ON하고 있을때 그리고 반도체 스위치(103) 및 제2의 반도체 스위치(3002)가 ON하고 있을때의 방전회로에 흐르는 전류의 방향을 도시한 설명도이다. 즉, 방전이 개시하기까지는 제32도의 화살표(3201)로 나타내는 방향으로 전류가 흐르고, 방전이 개시하면 제33도의 화살표(3301)로 나타내는 방향으로 전류가 흐르고, 방전정지 시간에는 제34도의 화살표(3401)로 나타내는 방향으로 전류가 흐르도록 가공간극 전압이 인가된다.

또한, 제30도에서 저항기(102)의 한쪽끝은 제1의 직류전원(3)의 음극에 접속되어 있지만 이것에 한정되지 않고, 다이오드(4)의 양극에 접속하도록 해도 좋다. 또, 저항기(102)는 제1의 직류전원(3)의 음극과 반도체 스위치(103)의 음극 사이에 삽입되어 있지만 이것에 한정되지 않고, 반도체스위치(103)의 흐르는 전류의 전류경로상에 삽입되어 있으면 좋고, 예를들면 제1의 직류전원(3)의 양극과 제2의 반도체스위치(3002)의 양극 사이에 삽입하도록 해도 좋다.

이 실시예 10은 실시예 3과 마찬가지의 효과를 가짐과 동시에 또, 제2의 직류전원을 필요로 하지 않으므로 방전회로를 저렴하게 구성할 수 있는 효과가 있다.

[실시예 11]

또, 실시예 5 내지 실시예 8에서 실시예 10과 마찬가지로 제2의 직류전원(502)를 사용하지 않도록 해도 좋다. 이 경우 모두 실시예 10과 마찬가지의 효과가 얻어진다.

[실시예 12]

또, 실시예 3 내지 실시예 11에서 실시예 2와 마찬가지로 방전중단검출회로(302)을 마련하고, 방전의 중단과 함께 즉시 가공간극에 역극성의 전압을 인가하도록 해도 좋다. 이 경우 모두 실시예 2와 마찬가지의 효과가 또 부가된다.

[실시예 13]

제35도는 본 발명의 또 다른 실시예를 도시한 방전가공 장치의 방전회로부의 접속도이다. 이 제35도는 종래예로서 제43도에 도시한 방전회로에 바이패스회로(3500)을 마련한 것이다.

다음에 바이패스회로(3500)에 대해서 설명한다. 도면에서 (3501)은 저항기, (3502)는 반도체 스위치이고, 저항기(3501)과 반도체 스위치(3502)의 직렬체는 전극(1)과 피가공물(2) 사이에 접속되어 있다. (3503)은 반전회로로서, 이 반전회로(3503)의 출력단자(3503b)는 반도체 스위치(3502)의 제어단자에 접속되고, 입력단자(3503a)는 발진회로(7)의 출력단자(7a)에 접속되어 있다.

또한 상기 바이패스회로(3500)은 저항기(3501), 반도체 스위치(3502) 및 반전회로(3503)으로 구성되어 있다.

다음에 동작에 대해서 제36a∼c도에 도시된 동작 타이밍도에 따라 설명한다. 제36a∼c도는 방전 정지시간, 즉 시점 T4402 부터 시점 T4403 사이에서 가공간극 전압 E_g가 다른 것이외는 종래예를 도시한 제45a∼c도와 같다. 제36a∼c도에서는 시점 T4402에서 가공간극 전압 E_g는 급속하게 저하하는 파형으로 되어 있다. 시점 T4402에서 가공간극전압 E_g가 급속하게 저하하는 이유는 시점 T4402와 시점 T4403 동안에 반도체 스위치(3502)가 도통하여 전극(1)과 피가공물(2) 사이의 부유용량(4305)에 축적된 전하가 저항기(3501)을 거쳐서 방전되기 때문이다. 또한, 이 실시예 13에서는 실시예 1과 마찬가지의 효과가 있지만, 제3의 직류전원(9)를 갖고 있지 않으므로 가공속도가 실시예 1에 비해 늦는 경우가 있다.

[실시예 14]

제37도는 본 발명의 또다른 실시예를 도시한 방전가공 장치의 방전회로부의 접속도이다. 이 제37도는 실시예13을 도시한 제35도에 분압용저항기(11),(12), 차동증폭기(13), 방전 검출회로(14) 및 방전중단 검출회로(3700)을 마련한 것이다. 제37도에서 분압용 저항기(11),(12), 차동증폭기(13) 및 방전검출회로(14)로 구성되는 방전검출회로부는 종래예를 도시한 제39도와 마찬가지이다.

다음에 방전중단 검출회로(3700)에 대해서 제37도에 따라 설명한다. (3701)은 플립플롭, (3702)는 무부하 검출회로, (3703)은 2입력 AND회로이다. 플립플롭(3701)의 입력단자(3701a)는 방전 검출회로(14)의 출력단자(14b)에 접속되고, R입력단자(3701b)는 발진회로(7)의 출력단자(7c)에 접속되어 있다. 또, 출력단자(7c)는 출력단자(7a)의 반전신호가 출력되는 단자이다. 차동증폭기(13)의 출력단자(13c)는 무부하 검출회로(3702)의 입력단자(3702a)에 접속되고, 무부하 검출회로(3702)의 출력단자(3702b)는 2입력 AND회로(3703)의 한쪽의 입력단자(3703a)에 접속되어 있다. 또, 2입력 AND회로(3703)의 다른쪽의 입력단자(3703b)는 플립플롭(3701)의 N출력단자(3701c)에 접속되어 있다. 또한, 2입력 AND회로(3703)의 출력단자(3703c)는 발진 회로(7)의 리세트단자(7d)에 접속되어 있다. 또, 발진회로(7)의 출력단자(7a)의 신호는 소정주기에서 상승하고, 소정의 펄스폭을 갖는 펄스이지만, 출력단자(7a)가 "1"일때 리세트 단자(7d)에 "1"의 신호가 입력되면 2이후 다음의 상승시점까지 출력단자(7a)는 "0"으로되어 그 1주기 만큼 상기 펄스폭이 좁게 된다.

다음에 방전 중단검출회로(3700)의 동작에 대해서 제38a∼f도d의 동작 타이밍도에 따라 설명한다. 제38a∼f도는 종래예를 도시한 제45a∼c도의 시점 T4501∼시점 T4403동안 이외는 마찬가지이다. 시점 T4501에서 방전이 중단되면 무부하검출회로(3702)의 출력단자(3702b)로 "1"이 출력되고, 2입력 AND회로(3703)의 한쪽의 입력단자(3703a)가 "1"로 된다. 또한, 무부하 검출회로(3702)는 가공간극전압 E_g가 방전시의 가공간극전압 V_g와 직류전원(4301)의 출력전압 E3510V 사이의 소정전압 ES3801보다 크게 되었을 때 출력단자(3702b)로 "1"을 출력하고 ES3801보다 작을때는 "1"을 출력하도록 구성되어 있다.

한편, 플립플롭(3701)은 시점 T3801에서 방전검출회로(14)가 방전을 검출하여 방전검출회로(14)의 출력단자(14b)가 "1"로 되었을때 세트되어 있고, 플립플롭(3701)의 N출력단자(3701c)는 "1"로 되어 있다. 따라서 무부하 검출회로(3702)의 출력단자(3702b)가 "1"로 되면 2입력 AND회로(3703)의 출력단자(3703c)로 "1"이 출력된다. 출력단자(3703c)로 "1"이 출력되면 발진회로(7)의 리세트 단자(7b)로 "1"이 입력되어 발진회로(7)의 출력단자(7a)를 "1"에서 "0"으로 변화시킨다. 따라서 시점 T4501에서 반도체스위치(4302)는 OFF로 됨과 동시에 반도체 스위치(3502)가 ON으로 되고, 가공간극에 축적되어 있던 전하는 저항기(3501)을 거쳐서 방전되어 제38a도에 도시된 바와같이 시점 T4501에서 한번 상승하기 시작한 가공간극 전압 E_g는 즉시 저하한다. 또, 시점 T4501에서 발진 회로(7)의 출력단자(7a)가 "1"에서 "0"으로 변화했을때 출력단자(7c)는"0"에서 "1"로 변화하므로 플립플롭(3701)의 R입력단자(3701b)로 "1"이 입력되어 플립플롭(3701)은 리세트 된다.

또, 시점 T4501에서 반도체 스위치(4302)가 OFF하면 제38c도에 도시된 방전 검출회로(14)의 출력단자 (14b) 및 제38e도에 도시된 무부하 검출회로(3702)의 출력단자 (3702b)는 모두 "0"으로 되고, 방전 전류 파형을 도시한 제38f도는 영으로 변화한다.

또한, 시점 T4401과 시점 T3801 사이의 무부하시간에서는 플립플롭(3701)이 세트되어 있지 않으므로 이동안 무부하검출회로(3702)의 출력단자(3702b)가 "1"이라도 2입력 AND회로(3703)의 출력단자(3703c)는 "0"인 채로 되어 발진회로(7)을 리세트하는 일은 없다.

이 실시예 14에서는 제3의 직류전원(9)를 갖고 있지 않으므로 가공속도가 늦어지는 경우가 있는 것 외에는 실시예 2와 마찬가지의 효과가 있다.

[실시예 15]

또, 실시예3∼실시예12에서는 실시예13또는 실시예14와 마찬가지로 제3의 직류전원(9)와 다이오드(8), 반도체스위치, (10) 원쇼트 멀티 바이브레이터(15) 및 2입력 AND회로(16)으로 구성되는 제3의 직류전원(9)의 출력을 가공간극에 인가하는 회로를 생략하도록 해도 좋다.

이 경우는 제3의 직류전원(9)를 사용하지 않으므로 방전전류의 상승이 지연되어 가공속도가 늦어지는 경우가 있지만, 그 밖의 것에 대해서는 각각 제3의 직류전원(9)를 생략하기 전과 마찬가지의 효과가 있다.

[실시예 16]

또한, 실시예2 및 실시예12에서 방전중단 검출회로(302)는 가공간극전압 E_g가 ESO보다 높은 전압으로 되었을때 방전이 중단한 것을 판정하고 있지만 이것에 한정되지 않고, 예를들면 실시예13에서의 방전 중단검출회로(3700)을 방전중단 검출회로(302) 대신에 사용하도록해도 좋다. 이 경우는 전압 E₁과 전압 E₃의 관계는 전압 E₁＜전압 E₃로 한정되지 않아도 좋다.

본 발명은 이상 설명한 바와같이 구성되어 있고, 가공간극에 전압을 인가하는 중에 방전이 중단되는 현상이 발생해도 평균 가공 전압이 정상으로 유지되므로, 가공간극이 안정적으로 제어되고, 전극이 정상으로 보호됨과 동시에 고정밀도로 고속가공이 가능한 효과가 있다.

Claims (18)

1. 피가공물(2)와 소정간격 격리해서 대향배치된 전극(1), 상기 전극과 상기 피가공물 사이에 접속되 제1의 직류전원(3)과 제1의 스위치호로(6)의 직렬회로, 상기 제1의 스위치 회로(6)을 ON/OFF 제어하여 상기 전극과 상기 피가공물 사이에 단속적인 방전을 발생시키는 제어회로(7) 및 상기 제1의 스위치회로가 OFF하고 있을때 상기 전극과 상기 피가공물사이의 전압을 소정전압으로 유지하는 전압 유지수단을 포함한 방전가공장치.
2. 특허청구의 범위 제1항에 있어서, 상기 전압유지수단은 전극(1)과 피가공물(2) 사이에 축적된 전하를 바이패스하는 바이패스회로(101,3500)로 이루어지는 방전가공장치.
3. 특허청구의 범위 제1항에 있어서, 상기 전압 유지수단은 전극과 피가공물 사이에 제1의 직류전원(3) 및 제1의 스위치회로(6)의 직렬회로와 역 병렬로 접속된 제2의 직류전원(502) 및 제2의 스위치회로(103)의 직렬체인 역전압인가회로(501)로 이루어지는 방전가공장치.
4. 특허텅구의 범위 제3항에 있어서, 상기 전압유지수단은 전극과 피가공물 사이의 평균 전압이 소정값으로 되도록 제2의 직류전원의 출력전압을 설정하는 전압 설정수단(1100)을 마련한 방전 가공장치.
5. 특허청구의 범위 제1항에 있어서, 상기 전압유지수단은 제1의 직류전원(3)의 한쪽의 단자를 상기 전극에서 피가공물로, 다른쪽의 단자를 상기 피가공물에서 전극으로 전환하는 전환스위치회로(3000)와 이 전환 스위치회로에 직렬로 접속된 저항기(102)로 이루어지는 방전가공장치.
6. 특허청구의 범위 제1항 내지 제5항중 어느한항에 있어서, 방전 전압 인가중에 방전이 중단된 것을 검출하는 방전중단 검출회로(302)와 이 방전중단 검출회로에서의 방전중단의 검출신호에 의해 제1의 스위치 회로를 OFF하는 제어회로를 갖는 방전 가공장치.
7. 특허청구의 범위 제1항 내지 제5항중 어느한항에 있어서, 전극과 피가공물 사이에 제1의 직류전원 및 제1의 스위치 회로의 직렬회로와 병렬로 접속된 제3의 직류 전원(502) 및 제3의 스위치회로(10)의 직렬회로, 상기 제1의 직류전원에 의한 상기 전극과 피가공물 사이의 방전을 검출하는 방전 검출회로(14) 및 이 방전검출회로의 방전검출신호에 의해 소정의 시간 상기 제3의 스위치회로를 ON시키는 회로를 마련한 방전가공장치.
8. 특허청구의 범위 제6항에 있어서, 적극과 피가공물 사이에 제1의 직류전원 및 제1의 스위치 회로의 직렬회로와 병렬로 접속된 제3의 직류전원 및 제3의 스위치회로의 직렬회로, 상기 제1의 직류전원에 의한 상기 전극과 피가공물 사이의 방전을 검출하는 방전검출회로 및 이 방전검출회로의 방전검출 신호에 의해 소정의 시간 상기 제3의 스위치회로를 ON시키는 회로를 마련한 방전가공장치.
9. 특허청구의 범위 제3항 또는 제5항에 있어서, 전극과 피가공물 사이의 평균전압이 소정값으로 되도록 상기 전극과 피가공물 사이에 인가하는 상기 전압유지수단에 의한 전압의 인가시간을 설정하는 전압인가시간 설정수단(1600)을 마련한 방전가공장치.
10. 특허청구의 범위 제9항에 있어서, 방전 전압인가중에 방전이 중단된 것을 검출하는 방전중단 검출회로와 이 방전중단검출회로에서의 방전중단의 검출신호에 의해 제1의 스위치회로를 OFF하는 제어회로를 갖는 방전가공장치.
11. 특허청구의 범위 제9항에 있어서, 전극과 피가공물 사이에 제1의 직류전원 및 제1의 스위치 회로의 직렬회로와 병렬로 접속된 제3의 직류전원 및 제3의 스위치회로의 직렬회로, 상기 제1의 직류전원에 의한 상기 전극과 피가공물사이의 방전을 검출하는 방전검출회로 및 이 방전 검출회로의 방전검출신호에 의해 소정의 시간 상기 제3의 스위치회로를 ON시키는 회로를 마련한 방전가공장치.
12. 특허청구의 범위 제3항 또는 제5항에 있어서, 전극과 피가공물 사이의 평균전압이 소정값으로 되도록 방전전압의 인가를 정지하는 방전정지시간을 설정하는 방전정지 시간 설정수단(2000)을 마련한 방전가공장치.
13. 특허청구의 범위 제12항에 있어서, 방전 전압 인가중에 방전이 중단된 것을 검출하는 방전중단 검출회로와 이 방전중단 검출회로에서의 방전 중단의 검출신호에 의해 제1의 스위치회로를 OFF하는 제어회로를 갖는 방전가공장치.
14. 특허청구의 범위 제12항에 있어서, 전극과 피가공물 사이에 제1의 직류전원 및 제1의 스위치 회로의 직렬회로와 병렬로 접속된 제3의 직류전원 및 제3의 스위치 회로의 직렬회로, 상기 제1의 직류전원에 의한 상기 전극과 피가공물 사이의 방전을 검출하는 방전검출회로 및 이 방전 검출회로의 방전 검출신호에 의해 소정의 시간 상기 제3의 스위치 회로를 ON시키는 회로를 마련한 방전가공장치.
15. 특허청구의 범위 제3항또는 제5항에 있어서, 전극과 피가공물 사이의 평균전압이 소정값으로 되도록 방전전압의 인가시간을 설정하는 방전전압인가시간 설정수단(2400)을 마련한 방전가공장치.
16. 특허청구의 범위 제15항에 있어서, 방전전압 인가중에 방전이 중단된 것을 검출하는 방전중단 검출회로와 이 방전중단 검출회로에서의 방전중단의 검출신호에 의해 제1의 스위치 회로를 OFF하는 제어회로를 갖는 방전가공 장치.
17. 특허청구의 범위 제15항에 있어서, 전극과 피가공물 사이에 제1의 직류전원 및 제1의 스위치 회로의 직렬회로와 병렬로 접속된 제3의 직류전원 및 제3의 스위치 회로의 직렬회로, 상기 제1의 직류전원에 의한 상기 전극과 피가공물 사이의 방전을 검출하는 방전검출회로 및 이 방전 검출회로의 방전 검출신호에 의해 소정의 시간 상기 제3의 스위치 회로를 ON시키는 회로를 마련한 방전가공장치.
18. 특허청구의 범위 제10항, 제13항, 제16항중 어느한항에 있어서, 전극과 피가공물 사이에 제1의 직류전원 및 제1의 스위치 회로의 직렬회로와 병렬로 접속된 제3의 직류전원 및 제3의 스위치회로의 직렬회로, 상기 제1의 직류전원에 의한 상기 전극과 피가공물 사이의 방전을 검출하는 방전검출회로 및 이 방전 검출회로의 방전검출신호에 의해 소정의 시간 상기 제3의 스위치 회로를 ON시키는 회로를 마련한 방전가공장치.