JP3582370B2 - 放電検出回路並びに放電加工装置 - Google Patents
放電検出回路並びに放電加工装置 Download PDFInfo
- Publication number
- JP3582370B2 JP3582370B2 JP23043598A JP23043598A JP3582370B2 JP 3582370 B2 JP3582370 B2 JP 3582370B2 JP 23043598 A JP23043598 A JP 23043598A JP 23043598 A JP23043598 A JP 23043598A JP 3582370 B2 JP3582370 B2 JP 3582370B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- discharge
- reference voltage
- electrode
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
Description
【発明の属する技術分野】
この発明は放電加工における電極と被加工物間の放電を検出する放電検出回路及び放電加工装置に関するものである。
【0002】
【従来の技術】
従来この種の装置として図14に示すものがあった。図14において、1は電極、2は被加工物、3は電極1と被加工物2の間の極間に極間電圧を印加する放電加工用電源装置、R1とR2は極間電圧を分圧し極間電圧の分圧値Viを発生させる分圧回路、5は放電検出のための基準電圧を与える基準電源、R5とVR6は基準電源5の電圧を分圧し基準電圧Vrefを発生させるための分圧回路であってVR6は可変設定が可能である。又、6は極間の状態に応じてVR6の抵抗値を変更するためのNC制御装置、7は放電加工用電源を制御する発振制御回路、8は放電加工用電源3のスイッチング素子を制御するためのドライブ回路、4は一方の端子に基準電圧Vrefが入力され、他方の端子に極間電圧Viが入力され、その比較結果を発振回路7及びドライブ回路8の入力として出力するコンパレーター、+V1及び−V1は電圧クランプ用電源、9は極間電圧分圧回路と+V1を接続するダイオード、10は極間電圧分圧回路と−V1を接続するダイオードである。
【0003】
次に図15について説明する。図15は、図14に示す従来の放電検出回路の波形図である。S1は基準電圧Vrefと極間電圧Viの波形、S2はS1に対するコンパレーター4の出力波形Voを示している。
【0004】
次に動作について説明する。電極1と被加工物2との間(以下、極間と称す)には、放電加工用電源装置3により電圧が印可される。この電圧を抵抗R1とR2で分圧した分圧電圧Viをコンパレーター4の非反転入力に入力する。一方、反転入力には別に設ける基準電圧用電源5の分圧電圧Vref0を入力する。ここで極間に印可される放電加工用電源装置3の電圧は、被加工物の材質、電極の大小等の加工条件によりその都度設定変更されるので、同じ条件で検出するためには、それに応じてNC制御装置6により可変抵抗器VR6を制御するなどして基準電圧Vref0を変更する必要がある。そうして極間の分圧電圧Viと基準電圧Vref0の2つの電圧値をコンパレーター4により比較し、図15に示す波形のように動作する。即ちコンパレーター4は基準電圧Vref0と極間電圧Viとを比較しVref0>Viの時0をVi>Vref0の時1をそれぞれ出力する。ここで、基準電圧Vref0は固定値のため、極間の分圧電圧Viの変化に関係なく一定で、例えば基準電圧Vref0よりも極間の分圧電圧Viの方が高ければ放電していないと判断してコンパレーター4は出力値1を出力し、発振制御回路7やドライブ回路8をオフにする。反対に基準電圧Vref0の方が極間の分圧電圧Viよりも高ければ放電していると判断してコンパレーター4は出力値0を出力し、発振制御回路7やドライブ回路8をオンにして、加工電流を投入することにより放電加工を繰り返し行っていく。
【0005】
【発明が解決しようとする課題】
従来の放電検出回路は以上のように構成されているので、基準電圧は一定であるのに対し極間電圧の値は様々な値をとることとなってコンパレーターへの差動電圧入力値も不安定となる。ここで差動電圧入力値とは、コンパレーターに入力される差電圧のことをいう。一方、コンパレーターは、入力される差動電圧入力値の大小により、出力応答の応答時間が異なり、例えば、差動電圧入力値が小さい場合には、差動電圧入力値が大きい場合に比べて応答時間が遅くなるという現象が発生する。その結果コンパレーターの出力応答が早くなったり遅くなったりしてコンパレーターの動作特性も変化し、その結果コンパレーターの出力が安定せず安定した放電検出ができないという問題があった。
【0006】
一方、特開昭62−241614号公報においては、回路内にコンデンサーを設け、このコンデンサーに所定期間内の極間電圧の最大電圧を印加させ、これを基準電圧とすることによって極間電圧の変動に対し基準電圧を追従変化させる放電検出回路が開示されている。しかしこのような回路においてもコンデンサーに保持された最大電圧と、現在の極間電圧との差が大きい場合にはコンパレーターへの差動電圧入力値は大きくなり、逆に両者の差が小さい場合には、コンパレーターの差動電圧入力値も小さくなる。従ってこのような回路においても上述の従来例の場合と同様にコンパレーターへの差動電圧入力値が不安定となって、コンパレーターの出力応答が早くなったり遅くなったりしてコンパレーターの動作特性も変化し、その結果コンパレーターの出力が安定しないという問題がある。
【0007】
また、特開昭60−180723においては、基準電圧をNC制御装置によりあらかじめ設定されるサーボ電圧とすることにより、加工電圧の設定が変更されても常に同じ条件で放電の検出ができるようにした放電検出回路が開示されている。しかしこの放電検出回路においても、同一加工条件下では、一度設定された基準電圧は固定電圧であるためコンパレーター極間電圧の予測困難な変動によって、コンパレーターへの差動電圧入力値が不安定となって、コンパレーターの出力応答が早くなったり遅くなったりしてコンパレーターの動作特性も変化し、その結果コンパレーターの出力が安定しないという問題は存在していた。
【0008】
本発明は、上述のような従来の放電検出回路の欠点を改善するためになされたものであり、より安定した放電の検出を行うことのできる放電検出回路及びそれにより安定した放電加工を行うための放電加工装置を提供することを目的としている。
【0009】
【課題を解決するための手段】
この発明にかかる放電検出回路は、
被加工物と電極との間の放電を検出する為の基準となる基準電圧を発生させる基準電圧発生手段と、前記被加工物と前記電極との間に印加される極間電圧と前記基準電圧との差動電圧に基づいて電流が流れる半導体素子を有する電圧降下発生手段と、前記半導体素子の順方向電圧に基づいて、前記被加工物と前記電極との間の放電を検出する放電検出手段とを備えたものである。
【0010】
また、前記電圧降下発生手段は、前記極間電圧が前記基準電圧に比べて高い場合の差動電圧に基づいて流れる電流の向きを順方向とする第1の半導体整流素子と、前記基準電圧が前記極間電圧に比べて高い場合の差動電圧に基づいて流れる電流の向きを順方向とする第2の半導体整流素子とを有するものである。
【0011】
また、前記第1及び第2の半導体整流素子に生ずる順方向電圧の変動を前記極間電圧の変動に対して遅延させる遅延手段を有し、前記放電検出手段は、前記遅延手段によって遅延された順方向電圧に基づいて放電検出を行うものである。
【0012】
また、前記被加工物と前記電極との間の放電を検出するための基準であって、前記基準電圧とは異なる他の基準電圧を発生させる他の基準電圧発生手段と、前記極間電圧と前記他の基準電圧との差動電圧に基づいて電流が流れる他の半導体素子を有する他の電圧降下発生手段を備え、前記放電検出手段は、前記他の半導体素子の順方向電圧に基づいて、前記被加工物と前記電極との間の短絡を検出することを特徴とするものである。
【0013】
また、本発明にかかる放電加工装置は、被加工物と電極との間に極間電圧を印加する電源と、前記被加工物と前記電極との間の放電を検出する為の基準となる基準電圧を発生させる基準電圧発生手段と、前記極間電圧と前記基準電圧との差動電圧に基づいて電流が流れる半導体素子を有する電圧降下発生手段と、前記半導体素子の順方向電圧に基づいて、前記被加工物と前記電極との間の放電を検出し、検出結果を出力する放電検出手段と、前記検出結果に基づいて前記電源からの加工電流を制御するためのドライブ回路とを有するものである。
【0014】
また、前記基準電圧発生手段の前記基準電圧を制御する基準電圧制御手段を備え、前記基準電圧発生手段は、前記基準電圧を可変出力するように設けられたことを特徴とするものである。
【0015】
【発明の実施の形態】
実施の形態1.
<図1の説明>
図1は本発明の実施の形態1にかかる放電加工装置を示す図である。図1において、1は放電加工用の電極、2は放電加工の対象となる被加工物、3は電極1と被加工物2の間の極間に極間電圧を印加する放電加工用電源装置、R1とR2は抵抗であり極間電圧を分圧して分圧電圧Viを出力する分圧回路を構成する。5は放電検出のための一定値の基準電圧を出力する基準電源、R5とR6は抵抗であり基準電源5の電圧を分圧し基準電圧Vrefを出力する分圧回路を構成する。12は極間電圧を分圧する分圧回路と基準電圧を分圧する分圧回路とを接続し極間電圧を分圧する分圧回路から基準電圧を分圧する分圧回路に電流が流れる向きを順方向とするダイオード、13は極間電圧を分圧する分圧回路と基準電圧を分圧する分圧回路とを接続し基準電圧を分圧する分圧回路から極間電圧を分圧する分圧回路に電流が流れる向きを順方向とするダイオードである。
【0016】
11はダイオード12とダイオード13の両端に接続され、ダイオード12とダイオード13の両端の電圧値が入力されそれらの電圧値の大小を比較した結果を発振回路7及びドライブ回路8の入力値として出力するコンパレーター、7はコンパレーター11の出力に基づいて放電加工用電源3を制御する発振制御回路、8はコンパレーター11の出力に基づいて放電加工用電源3の図示していないスイッチング素子を制御するためのドライブ回路、R3は極間電圧を分圧する分圧回路とコンパレーターとの間に設けられた抵抗、R4は基準電圧を分圧する分圧回路とコンパレーターとの間に設けられた抵抗、+V1及び−V1は電圧クランプ用電源、9は極間電圧分圧回路と+V1を接続するダイオード、10は極間電圧分圧回路と−V1を接続するダイオード、 Gは放電加工用電源3と基準電源5を接続し接地された共通線である。
である。
【0017】
なお、ここで、基準電源5及び分圧回路R5とR6は基準電圧発生手段であり、ダイオード12とダイオード13は電圧降下発生手段であり、コンパレーター11は放電検出手段である。
【0018】
<図2の説明>
次に図2について説明する。図2は、図1に示す放電加工装置の極間電圧の分圧電圧Vi,基準電圧Vref、及びコンパレーター11の出力電圧の波形を示す波形図である。図2S1においてVrefは基準電圧の波形、Viは極間電圧の分圧電圧の波形を示す。また、図2S2におけるVoは、基準電圧Vrefと極間電圧の分圧電圧Viの変化に対するコンパレーター11の出力波形を示している。
【0019】
<図3の説明>
図3において、Idは、ダイオードの電流電圧特性を示している。ここでiはダイオードを流れる電流、Vはダイオードにかかる電圧である。
【0020】
<図4の説明>
図4において、S0は図14に示す従来の基準電圧を固定したタイプの放電検出回路の極間電圧を分圧した分圧電圧Viと基準電圧Vref0の波形、S1は本実施の形態1の極間電圧の分圧電圧Viと基準電圧Vref0の波形を示している。ここで図4S0におけるVref0は図14に示す従来の放電検出回路の固定された基準電圧、Viは極間電圧を分圧した分圧電圧の波形を示している。また、図4S1においてVrefは基準電圧、Viは極間電圧を分圧した分圧電圧を示している。また、図4S0における|P1|,|P2|,|P3|,|P4|,|P5|,及び図4S1における|Q1|、|Q2|、|Q3|、|Q4|、|Q5|、はそれぞれ時間t1、t2、t3、t4、t5における図14に示す従来の放電検出回路におけるViとVref0の差、及び、本実施の形態1におけるViとVrefとの差を示している。
【0021】
<動作>
次に実施の形態1の動作について説明する。図1において、電極1と被加工物2との間すなわち極間には、放電加工用電源装置3により電圧が印可される。この電圧を抵抗R1とR2で分圧した分圧点の電圧を極間電圧の分圧電圧Viとする。ここで、極間電圧を分圧しただけでは極間に発生する放電によるサージ電圧も含まれているので、過電圧入力からコンパレーター11等を保護するため、ダイオード9、10により電圧源+V1と−V1へ電圧クランプしている。一方、基準電源5の電圧を抵抗R5とR6で分圧した分圧点の電圧を基準電圧Vrefとする。極間で放電または短絡が発生していない状態では、極間電圧には放電加工用電源装置3の電源電圧が十分に現れる。この状態の時にVi>Vrefとなるように抵抗R5とR6の分圧比は設定している。
【0022】
この状態の場合、Vi点とVref点の間にはVi−Vrefの電位差があるため、抵抗R3からダイオード12、抵抗R4の経路の両端にこの電位差がかかり、この経路で電流+I1が流れる。この電流+I1がダイオード12に流れることにより、ダイオード12の両端にはダイオード12の順方向電圧+Vdfが現れる。ここで抵抗R1,R2,R5,R6は比較的抵抗値が大きく、抵抗R3、R4は比較的抵抗値の低いものであり、電流+I1の電流値は小さく、抵抗R3,R4での電圧降下を無視すれば、近似的に、
Vi−Vref=+Vdf
となる。すなわち、このダイオード12の順方向電圧+VdfはViとVrefとの差動電圧であり、この+Vdfがコンパレーター11の両端子の間にかかる。この場合、正極性の電圧がかかっており、この状態ではコンパレーター11は1の出力電圧を出力し発振制御回路7やドライブ回路8をオフ状態とする。即ち、図2に示すBの期間においては、Vi>Vrefであり、コンパレーターの出力は1となって、この間、発振制御回路7やドライブ回路8はオフ状態となる。従ってこの期間Bにおいては、極間における加工電流の放出は行われず、放電加工も行われないこととなる。
【0023】
一方、極間で放電または短絡が発生した期間Cの場合は、極間の電圧は急激に減少する。この場合、Vi<Vrefとなり、Vi点とVref点の電位差は極性が反転するので、抵抗R4からダイオード13、抵抗R3の経路の両端に期間Bとは逆極性の電位差がかかり、この経路には先の電流+I1とは逆向きに電流−I1が流れる。この場合、ダイオード12には電流が流れず、ダイオード13へ流れることとなり、ダイオード13の順方向電圧−Vdfが現れる。すなわち
Vi−Vref=−Vdf
となる。この−Vdfはダイオード12の順方向電圧+Vdfとは極性が回路上逆であり、コンパレーター11の両端子の間に−Vdfがかかる。この場合、負極性の電圧がかかっており、この状態ではコンパレーターは0の出力電圧を出力し発振制御回路7やドライブ回路8がオン状態となる。即ち、図2における期間A及び期間Cの状態では、Vi<Vrefであり、コンパレーター11の出力は0となって、この間、発振制御回路7やドライブ回路8はオン状態となる。従ってこの期間A及び期間Cにおいては、極間に加工電流の放出がおこなわれ、放電加工が行われることとなる。
【0024】
次に、コンパレーター11の差動検出動作について図2の動作波形モデルを用いて説明する。図2S1に示すように、図1に示す本実施の形態1においては、極間電圧を分圧して極間電圧の分圧電圧ViとするR1とR2からなる分圧回路と、基準電源5の電圧を分圧し基準電圧VrefとするR5とR6からなる分圧回路とが、ダイオード12とダイオード13を介して双方向に接続されて導通できるようにされている。そのためVrefが一定値の固定電圧ではなく、差動電圧の極性が反転する過渡的な動作点付近以外では、Viの変化に対して定常的に|Vdf|の幅を保ちながらVrefがViに対して追従していく。即ち、図2S1において、Vrefの波形は、Viの波形の変化に対し、期間Aから期間Bへの移行時点及び期間Bから期間Cへの移行時点における過渡的な時点以外では、Viの波形変化に対して定常的に|Vdf|の幅を保ちながら追従して変化する。
これは、図3に示すようにダイオードの順方向電圧の順方向電流に対する変動が電圧の極性が反転する付近Mでは大きいのに対し極性が一定の範囲Nではそれに比べて小さいという特性を有することに起因するものである。
【0025】
したがってコンパレーターは、Viの変動に関係なく、ダイオード12及び13の両端にかかる電圧の極性が反転する付近以外ではほぼ一定の値となる差動電圧|Vdf|でしか動作し得ない。
即ち、図4S0に示すように、図14に示したような基準電圧を固定した従来のタイプの放電検出回路においては、Viが時間t1,t2,t3,t4,t5においてそれぞれ異なる値をとるにもかかわらず、Vref0の値が一定であるため、コンパレーターに入力されるViとVref0の差つまり|Vi−Vref0|が、例えば、|P2|と|P3|とでは大きな差を生ずることになる。
このためコンパレーターへの差動電圧入力値が不安定となって、コンパレーターの出力応答が速くなったり遅くなったりしてコンパレーターの動作特性も変化し、安定した放電検出を行うことができないこととなる。
【0026】
これに対して、本実施の形態1においては、上述のようにVrefがViの変動に対して過渡的な状態を除いて、ほぼ一定の値を取る|Vdf|の差を保って追従するため、図4S1に示すようにコンパレーター11に入力されるViとVrefとの差も、時間t1,t2,t3,t4,t5においてほぼ変わることなく,|Q1|、|Q2|、|Q3|、|Q4|、|Q5|の値はそれぞれほぼ一定の値をとることになる。
【0027】
従って、本実施の形態1においては、コンパレーター11への差動電圧入力値も安定してコンパレーター11の動作特性も安定するため、コンパレーター11の出力が安定し、安定した放電検出が可能となり、その結果安定した放電加工も可能となる。
【0028】
また、従来の放電加工装置では、コンパレーターには差動電圧入力値の定格があるため、極間に印加される電圧の大きさに応じて、コンパレーターの条件も変化させなければならないという問題があった。しかし、本実施の形態1においては、コンパレーター11ヘの差動電圧入力値は、極間の条件によらず、ほぼ一定であるため、極間の条件に応じてコンパレーターの条件を変更しなければならないという問題も解決することができる。
【0029】
一方、図14に示す従来の放電検出回路においては、コンパレーターには差動電圧入力値に定格があるため、|Vi−Vref0|の値は、最大でもコンパレーターの差動入力電圧定格値を超えないようにVi、Vref0それぞれの電圧レベルを小さくする必要があり、通常のコンパレーターでは高速で動作するものほどコンパレーターの差動入力電圧定格値が小さくなるため特にその必要性が大きかった。このような差動入力電圧定格値を満たす高速なコンパレーターを使用するためには、元々のVi、Vref0の入力波形を分圧して小さくする手法が取られていたが、あまり小さくしてしまうと、元の波形の細かい変化が消えてしまったり、ノイズに対して弱くなったりして解像度が悪くなってしまうという問題点があった。しかし、本実施の形態1によればコンパレーターの差動電圧入力値が極間電圧の変化によらず、ほぼ一定となるので|Vi−Vref0|をコンパレーターの差動入力電圧定格範囲内にするためにVi,Vrefの電圧レベルを分圧によりあまり小さくする必要はない。このためもとの波形の細かい変化が消えてしまったり、放電の検出がノイズに対して弱くなったりすることも無く、その解像度をより良くすることができる。従って、放電の検出の精度が向上することとなるという効果がある。
【0030】
又、従来の場合にはそのような|Vi−Vref0|をコンパレーターの差動入力電圧定格範囲内にするためにVref0の値を変更するにしても、極間電圧の最低値は通常0Vであるため、コンパレーターの差動入力電圧定格値が5VならVref0の設定最大値も自動的に5Vmaxとなるというようにコンパレーターの差動入力電圧定格値によって基準電圧Vref0の上限が制限されるという問題があった。しかし、本実施の形態1においても極間電圧の最低値は0Vになることも考えられるが、本実施の形態1においてはVrefはViに追従して変化し、VdfはViによらずほぼ一定であるため検出動作点の上限の電圧をコンパレーターの差動入力電圧定格によっては制限する必要が無いという効果もある。即ち例えばコンパレーターの差動入力電圧定格が5Vのときでも検出動作点の電圧の上限を5Vに制限する必要はない。
【0031】
さらに、従来の場合は、放電加工中の極間電圧は絶えず予測困難な変動をするため、その変動に対しても追従した検出が必要であるが、放電加工中のノイズや加工電源電圧の脈動による共通線のふらつきのために共通線自体に電位があった場合、その電位分によりコンパレーターの差動電圧入力値の定格を超えてしまうという問題もあった。しかし、この問題についても、本実施の形態1によれば、仮に共通線が不安定な状態であっても共通線から見た電位の絶対値の差ではなく、極間電圧の分圧電圧と基準電圧の電位差により放電検出を行うため、コンパレーターの差動電圧入力値の定格を超えてしまうという心配も無い。従って加工電圧の違いや予期せぬ極間電圧の変動に対してもより安定した検出を行うことができ、安定した加工特性を得られるとともに、被加工物の加工精度、面粗さが向上するという効果がある。
【0032】
なお、上述の特開昭62−241614号公報に開示された回路では、コンデンサーに保持している最大電圧が放電を検出し得ないような低い値でも、その低い保持電圧を基準電圧として放電を検出するため、次に極間電圧がそれより少し高い電圧を示した後に基準電圧を下回れば、実際には放電してなくても無条件に「放電」と誤認する可能性があるという問題があった。しかし、本実施の形態1においては、別に基準電源を設けているため、基準電圧と極間電圧の分圧電圧の極性が反転する点、即ちコンパレーター11の動作検出点をあらかじめ設定することが可能であり、極間電圧が放電を検出し得ないような低い値において、「放電」と誤認する可能性があるという問題もない。
【0033】
尚、本実施の形態においては、電圧降下発生手段としてダイオードを用いているが、これは上述のようにダイオードの順方向電圧の順方向電流に対する変動が電圧の極性が反転する付近では大きいのに対し極性が一定の範囲ではそれに比べて小さいという特性を有するためである。従って、同様の特性を有し、放電検出手段に入力される差動電圧の最大値を抑制できるものであればFET,サーミスタ、ツエナーダイオードその他の半導体整流素子、及びその他の整流素子等何でもよい。
【0034】
実施の形態2.
<図5の説明>
図5は本発明の実施の形態2にかかる放電加工装置を説明するための図である。図5において図1と同一の符号は同一又は相当の部分を示す。図5においては図1のダイオード12と共通線の間にコンデンサーC1,ダイオード13と共通線との間にコンデンサーC2を追加することにより同様に構成している。
即ち、図5において、C1はコンデンサー12と共通線Gを接続する第1のコンデンサー、 C2はコンデンサー13と共通線Gを接続する第2のコンデンサーである。
なお、ここでコンデンサーC1とC2は遅延手段である。
【0035】
<図6の説明>
図6において、図6(a)は、図2に記載したと同様、上述の実施の形態1のVref,Viの関係及び、それに対応したコンパレーター11の出力波形Voを示している。
一方、図6(b)はViについては、図2の場合と同様であるが、Vrefは、回路内にコンデンサーを設けた本実施の形態2の極間電圧の分圧波形、VoはViとVrefの変化に対応したコンパレーター11の出力波形を示している。
【0036】
<動作の説明>
次に実施の形態2の動作について説明するが、実施の形態1の動作と重複する動作については説明を省略する。コンパレーター11の差動検出動作について図6の動作波形モデルを用いて説明する。図5に示す本実施の形態2の放電検出回路においては、コンデンサーC1,C2の静電容量値はC1<C2としており、このコンデンサーC1,C2の平滑作用のために極間の分圧電圧Viおよび基準電圧Vrefの動作波形は6(b)に示すようになる。すなわち、実施の形態1の図6(a)の場合と比べると、本実施の形態2の図6(b)の場合、コンデンサーC1,C2により、Vrefの波形がViよりも若干遅れを生じる。そのため、図6(a)に示す実施の形態1において本来設定していたコンパレーター11の動作検出点よりも本実施の形態2では、波形の立ち上がり方向では低く、立ち下がり方向では高い時点でコンパレーター11が動作検出を行うこととなる。
【0037】
即ち本実施の形態2においては、コンデンサーC1,C2の静電容量は、Viの波形の立ち上がり方向ではコンパレーターの出力が0から1に切り替わる動作点が低く、Viの波形の立ち下がり方向では、立ち上がり方向よりも、コンパレーターの出力が1から0にきり変わる動作点が高くなるように調節する。
このため、本実施の形態2のコンパレーター11は、実施の形態1の場合に比べ、立ち上がり動作点ではΔt1だけ速く出力電圧1を出力し、さらに立ち下がり動作点では、Δt2だけ速く出力電圧0を出力することとなって、出力動作が早くなる。この動作はいわゆるヒステリシス特性ではあるが、意図的に電圧を帰還する等によるものではなく、あくまでも基準電圧との差動による動作をするため、動作点の差異により出力が保持してしまう等の所望しない動作をする問題はない。
【0038】
むしろ、コンパレーター11の出力の立ち上がりが遅ければその分放電検出を無視する時間が必要となるが、図6(b)に示すように、立ち上がりが早ければ無駄な時間をΔt1だけ短縮することができる。このため有効放電を見逃すことが少なくなり放電効率が増加するという効果がある。さらに、コンパレーター11の出力の立ち下がりが早ければ、その分放電検出動作時間がΔt2だけ短縮されるので、コンパレーター11は、いち早くドライブ回路8に放電開始の合図である出力電圧0を出力することができ、その結果ドライブ回路8は放電加工用電源3の図示しないスイッチング素子をON状態とし、より速く加工電流を極間に投入する動作を行うことができる。よって、本実施の形態には放電周波数を高くすることにより加工速度を向上できるばかりでなく、検出時間が短縮されることにより素早く加工電流を投入でき、極間のアーク切れや誤放電を防止し、安定で効率の良い放電加工を行うことできるという効果がある。
【0039】
なお、上記特開昭62−241614号公報に開示された回路では、極間の最大電圧が所定期間において低い場合には基準電圧が0Vとなることもあり得るので、極間電圧の分圧比をコンパレーターの定格差動電圧入力値の範囲内になるように決めなければならず、加えてコンデンサーに極間電圧の最大電圧を保持するためにコンデンサーに対して大きな抵抗を入れるため、CRの時定数が大きくなり、極間電圧波形の応答そのものが非常に遅くなってしまい、放電加工の効率が低下するという問題があった。しかし、本実施の形態2においては、上述のようにコンデンサーを加えることにより、放電検出の時間を短縮することができるためそのような問題もなく放電効率が低下するということもない。
【0040】
実施の形態3.
<図7の説明>
図7は本発明の実施の形態3にかかる放電加工装置を示す図である。図7において図5と同一の符号は同一又は相当の部分を示す。図7においては実施の形態2を示す図5のダイオード12、13およびコンパレーター11を、フォトカプラ14、15に置き換えて同様に構成している。即ち14は、極間電圧を分圧して極間電圧の分圧電圧ViとするR1とR2とからなる極間電圧分圧回路と、基準電源5の電圧を分圧して基準電圧VrefとするR5とR6からなる基準電圧分圧回路とを接続し、R1とR2とからなる極間電圧分圧回路からR5とR6からなる基準電圧分圧回路に電流が流れる向きを順方向とする第1のフォトカプラであり、15は、極間電圧を分圧して極間電圧の分圧電圧ViとするR1とR2とからなる極間電圧分圧回路と、基準電源5の電圧を分圧して基準電圧VrefとするR5とR6からなる基準電圧分圧回路とを接続し、R5とR6からなる基準電圧分圧回路からR1とR2とからなる極間電圧分圧回路に電流が流れる向きを順方向とする第2のフォトカプラである。
【0041】
なおここで、第1のフォトカプラと第2のフォトカプラは、電圧降下手段と放電検出手段を構成している。
【0042】
<動作の説明>
次に実施の形態3の動作について説明するが、実施の形態2の動作と重複する動作については略す。極間で放電または短絡が発生していない状態では、極間電圧には放電加工用電源装置3の電源電圧が十分に現れる。この状態の場合はVi>Vrefであり、Vi点とVref点の間にはVi−Vrefの電位差があるため、抵抗R3からフォトカプラ14、抵抗R4の経路の両端にこの電位差がかかり、この経路で電流+I1が流れる。この電流+I1によりフォトカプラ14内部のダイオードが発光し、この状態ではフォトカプラ14の出力電圧により発振制御回路7やドライブ回路8をオフ状態とする。極間で放電または短絡が発生した場合は、極間の電圧は急激に減少する。この場合、Vi<Vrefとなり、Vi点とVref点の電位差は極性が反転するので、抵抗R4からフォトカプラ15、抵抗R3の経路の両端にこの電位差がかかり、この経路には先の電流+I1とは逆向きに電流−I1が流れる。この場合、先のフォトカプラ14には電流が流れずフォトカプラ15が動作する。この状態ではフォトカプラ15の出力電圧により発振制御回路7やドライブ回路8をオン状態とする。ViとVrefの動作波形については実施の形態2の場合と同様で、図2に示すようになる。
【0043】
以上のように構成されているため、本実施の形態3は、放電を行う放電加工用電源3や、放電の行われる極間部等を含む回路から、発振制御回路7、ドライブ回路8等を電気的に絶縁できることとなって、放電加工によるノイズなどの影響から、発振回路やドライブ回路を保護できるという効果を有する。
【0044】
さらに、従来の場合は、放電加工中の極間電圧は絶えず予測困難な変動をするため、その変動に対しても追従した検出が必要であるが、放電加工中のノイズや加工電源電圧の脈動による共通線のふらつきのためにコンパレーターが誤動作してしまうという問題もあった。しかし、この問題についても、本実施の形態3によれば、仮に共通線が不安定な状態であっても共通線から見た電位の絶対値の差ではなく、極間電圧の分圧電圧と基準電圧の電位差により放電検出を行うため、コンパレーターが誤動作を生ずる心配も無い。従って加工電圧の違いや予期せぬ極間電圧の変動に対してもより安定した検出を行うことができ、安定した加工特性を得られるとともに、被加工物の加工精度、面粗さが向上するという効果がある。
【0045】
実施の形態5.
<図8の説明>
図8は本発明における実施の形態5にかかる放電加工装置を示す図である。図8においては実施の形態1の放電検出回路を2回路備え、それぞれ基準電圧発生用電源電圧5の分圧抵抗の分圧比を異なるように構成している。図8において図1と同一の符号は同一又は相当の部分を示す。12aは極間電圧を分圧してVi1とするR1とR2からなる第1の分圧回路と基準電源5の電圧を分圧してVref1とするR5とR6からなる第2の分圧回路とを接続し、第1の分圧回路から第2の分圧回路に電流が流れる向きを順方向とするダイオード、13aは第1の分圧回路と第2の分圧回路とを接続し、第2の分圧回路から第1の分圧回路に電流が流れる向きを順方向とするダイオード、11aはダイオード12aとダイオード13aの両端に接続され、ダイオード12aとダイオード13aの両端の電圧値を入力しその大小を比較した結果を発振回路7及び放電加工用電源8の入力値として出力する第1のコンパレーター、9aは極間電圧分圧回路と+V1を接続するダイオード、10aは極間電圧分圧回路と−V1を接続するダイオードである。
【0046】
また、R11とR12は極間電圧を分圧してVi2とする第3の分圧回路、R15とR16は基準電源5の電圧を第2の分圧回路とは異なる分圧比に分圧してVref2とする第4の分圧回路、12bは第3の分圧回路と第4の分圧回路とを接続し、第3の分圧回路から第4の分圧回路に電流が流れる向きを順方向とするダイオード、13bは第3の分圧回路と第4の分圧回路とを接続し、第4の分圧回路から第3の分圧回路に電流が流れる向きを順方向とするダイオード、11bはダイオード12bとダイオード13bの両端に接続し、ダイオード12bとダイオード13bの両端の電圧値を入力しその大小を比較した結果を発振回路7及びドライブ回路8の入力値として出力するコンパレーター、9bは第3の分圧回路と+V1を接続するダイオード、10bは第3の分圧回路と−V1を接続するダイオードである。
【0047】
また、R13は第3の分圧回路とダイオード12b、13bとの間に設けられた抵抗、R14は、第4の分圧回路とダイオード12b、13bとの間に設けられた抵抗、R18は基準電源5と第4の分圧回路との間に設けられた抵抗である。なお、ここで、基準電源5及び第2の分圧回路は基準電圧発生手段であり、ダイオード12aとダイオード13aは電圧降下発生手段であり、基準電源5及び第4の分圧回路は他の基準電圧発生手段であり、ダイオード12bとダイオード13bは他の電圧降下発生手段であり、コンパレーター11a及びコンパレーター11bは放電検出手段である。
【0048】
<図9の説明>
図9は本実施の形態5の波形図を示している。図9(a)S1aにおいて、Vi1は極間電圧の分圧電圧、Vref1は図8における第3の分圧回路により分圧された第1の基準電圧の波形、(Vref1)はコンパレーター11aの動作検出点、図9(a)S2aにおいてVoaは図8におけるコンパレーター11aの出力電圧の波形を示す。
【0049】
また、図9(b)S1bにおいて、Vi2は極間電圧の分圧電圧、Vref2は図8における第4の分圧回路により分圧された第1の基準電圧とは異なる第2の基準電圧の波形、(Vref2)はコンパレーター11bの動作検出点、図9(b)S2bにおいてVobは図8におけるコンパレーター11bの出力電圧の波形を示す。
【0050】
また、図9(c)はVoaとVobの波形を加算することにより極間電圧の波形を近似した電圧波形である。
【0051】
<動作の説明>
次に実施の形態5の動作について説明するが、実施の形態2の動作と重複する動作については略す。図8に示す放電検出回路においては、抵抗R5,R6と抵抗R15,R16の分圧比はR5/R6>R15/R16としており、コンパレータ11a及び11bが基準電圧Vrefと極間電圧の分圧電圧Viとの極性の反転を検出する検出動作を行う点である動作検出点(Vref1)と(Vref2)の大小関係は (Vref1)<(Vref2)となる。すなわち、この放電検出回路では2つの異なる動作検出点を持つことになり、2つの独立したコンパレーター11a、11bにより、図9の動作波形モデルに示すように2種類の検出出力波形Voa、Vobを得ることができる。即ち、図9(a)S2aにおいて、コンパレーター11aの波形であるVoaはコンパレーター11aがR5/R6で決まる第1の動作検出点(Vref1)において動作検出を行うため、時間t1,t2の間及び時間t3とt4の間で出力値1を出力する。これに対して、図9 S2bおいては、コンパレーター11bの波形であるVobはR15/R16で決まる第1の動作検出点(Vref1)よりも高い電圧に設定された第2の動作検出点(Vref2)において動作検出を行うため、Voaの場合と比べると時間t1とt2の間や、t3とt5の間及びt6とt4の間では出力値1を出力していないという違いがある。
【0052】
通常、正常な放電の場合と単純に短絡している場合とでは極間電圧の値は異なる。正常な放電の場合は極間部に電源電圧3の電圧が十分に現れ十分高い電圧から電圧が下がるため、コンパレーターにおける検出動作点の電圧は比較的高い点で行えば良い。一方、短絡状態では極間のインピーダンスが低くなっているため正常放電時ほどの高い電圧にはならない。このため、コンパレーターにおける検出動作点の電圧は比較的低い点でのみ行わなければならない。したがって、図9に示すような2種類の検出出力波形Voa、Vobを示すコンパレーター11aとコンパレーター11bをそれぞれ正常放電用、短絡検出用として、放電検出と短絡検出を独立して同時に行うことができる。
即ちコンパレーター11aが出力値1を出力し、かつコンパレーター11bが出力値1を出力した場合には正常放電を検出し,コンパレーター11aのみが出力値1を出力し、コンパレーター11bが0を出力したときは、短絡を検出することができるからである。
また、図9(c)に示すように、例えば検出された2種類の放電検出波形を加算することにより極間波形を近似した波形を得ることができ、図示しない制御装置によるデジタル解析処理等が可能となる。
【0053】
なお、本実施の形態4については、図10に示すように、実施の形態2と同様に、コンデンサー12a,13a,12b,13bと共通線との間にコンデンサーを設けた放電加工装置とすることもできる。即ち、図10において、図8と同一の符号は、同一または相当の部分を表しており、C1はコンデンサー12aと共通線Gを接続する第1のコンデンサー、C2はコンデンサー13aと共通線Gを接続する第2のコンデンサー、C11はコンデンサー12bと共通線Gを接続する第3のコンデンサー、C12はコンデンサー13bと共通線Gを接続する第4のコンデンサーである。ここで、、コンデンサーC1,C2,C11,C12は遅延回路である。
【0054】
図10に示す放電加工装置は以上のように構成される結果、正常放電用、短絡検出用として、放電検出と短絡検出を独立して同時に行うことができるほか、検出時間が短縮されることにより素早く加工電流を投入でき、極間のアーク切れや誤放電を防止し、安定で効率の良い放電加工を行うことできるという効果がある。
【0055】
実施の形態5.
<図11の説明>
図11は本発明の一実施の形態における実施の形態5を説明するための放電加工装置を示す図である。図11においては実施の形態2を示す図2の基準電圧用電源電圧5をNC制御装置17によって制御される電圧可変電源装置16とすることにより同様に構成している。図11において、16は放電検出のための基準電圧を与えるNC制御装置によって制御される電圧可変電源装置、17は電圧可変電源装置16をNC制御するNC制御装置である。
【0056】
<動作の説明>
次に実施の形態5の動作について説明するが、実施の形態2の動作と重複する動作については略す。NC制御装置17から加工条件による加工電圧に基づいた信号を電圧可変電源装置16に出力し、基準電圧の変更を指令する。指令を受けた電圧可変電源装置16は設定された加工電圧に応じた基準電圧を設定する。これにより加工条件による加工電圧の設定に対して最適な検出動作点を得ることができるため安定した放電加工を行うことができるという効果がある。
【0057】
実施の形態6.
<図12の説明>
図12は本発明の1実施の形態における実施の形態6にかかる放電加工装置を示す図である。図12においては実施の形態5を示す図11の基準電圧Vrefを、NC制御装置19からのデジタル信号に基づき抵抗R7の両端にデジタル信号に応じた電圧を出力するD/A変換器18と、加工条件により設定された加工電圧値のデジタル信号をD/A変換器18に指令するNC制御装置19とにより得るようにして同様に構成している。
【0058】
<動作の説明>
次に実施の形態6の動作について説明するが、実施の形態2の動作と重複する動作については略す。NC制御装置19から加工条件により設定された加工電圧値のデジタル信号をD/A変換器18に送信する。D/A変換器18はデジタル信号に応じたアナログ電圧を出力する。これにより抵抗R7の両端には設定された加工電圧に応じた電圧がかかり、加工条件による加工電圧の設定に対して最適な基準電圧Vref、すなわち動作検出点を得ることができる。このためより安定した放電加工が可能になるという効果を有する。
【0059】
実施の形態7.
<図13の説明>
図13は本発明の1実施の形態における実施の形態7にかかる放電加工装置を示す図である。図13においては実施の形態5を示す図11の分圧抵抗R5と並列に抵抗R51、R52・・・・、R5nとスイッチS1、S2・・・・、Snを追加接続し、基準電圧用電源16をNC制御するNC制御装置の代わりにこのスイッチS1,S2…・、SnをNC制御するNC制御装置20を設けることにより同様に構成している。
【0060】
次に実施の形態7の動作について説明するが、実施の形態6の動作と重複する動作については略す。抵抗R5の両端の抵抗値は、スイッチS1、S2・・・・Snを順次閉じていくことにより、抵抗R51、R52・・・・、R5nとの合成抵抗値となるため、順次小さくなっていく。抵抗R5の両端の抵抗値が順次小さくなるにつれ、等価的に抵抗R5、R6の分圧比R5/R6も順次小さくなるので、基準電圧Vrefの値は順次大きくなり、検出動作点を段階的に高くしていくことができる。これにより、加工条件による加工電圧の設定に対して最適な検出動作点を得ることができる。また、スイッチS1、S2・・・・Snはスイッチング機能を有した半導体素子であってもよい。
【0061】
【発明の効果】
この発明は以上のように構成されているので、以下に記載されるような効果を奏する。
【0062】
被加工物と電極との間の放電を検出する為の基準となる基準電圧を発生させる基準電圧発生手段と、前記被加工物と前記電極との間に印加される極間電圧と前記基準電圧との差動電圧に基づいて電流が流れる半導体素子を有する電圧降下発生手段と、前記半導体素子の順方向電圧に基づいて、前記被加工物と前記電極との間の放電を検出する放電検出手段とを備えたため、放電検出のために放電検出手段に入力される差動電圧入力値が安定し、これによりより安定した放電検出が可能となる。
【0063】
また、前記電圧降下発生手段は、前記極間電圧が前記基準電圧に比べて高い場合の差動電圧に基づいて流れる電流の向きを順方向とする第1の半導体整流素子と、前記基準電圧が前記極間電圧に比べて高い場合の差動電圧に基づいて流れる電流の向きを順方向とする第2の半導体整流素子とを有することとしたため、放電検出のために放電検出手段に入力される差動電圧入力値が安定し、これによりより安定した放電検出が可能となるという効果がある。
【0064】
また、前記第1及び第2の半導体整流素子に生ずる順方向電圧の変動を前記極間電圧の変動に対して遅延させる遅延手段を有し、前記放電検出手段は前記遅延された順方向電圧に基づいて放電検出を行うこととしたため、安定した放電検出が可能となるとともに早期に放電検出を行うことができるという効果を有する。
【0065】
また、前記被加工物と前記電極との間の放電を検出するための基準であって、前記基準電圧とは異なる他の基準電圧を発生させる他の基準電圧発生手段と、前記極間電圧と前記他の基準電圧との差動電圧に基づいて電流が流れる他の半導体素子を有する他の電圧降下発生手段を備え、前記放電検出手段は、前記他の半導体素子の順方向電圧に基づいて、前記被加工物と前記電極との間の短絡を検出することとしたため、より加工効率のよい放電加工ができるという効果がある。
【0066】
また、本発明にかかる放電加工装置は、被加工物と電極との間に極間電圧を印加する電源と、前記被加工物と前記電極との間の放電を検出する為の基準となる基準電圧を発生させる基準電圧発生手段と、前記極間電圧と前記基準電圧との差動電圧に基づいて電流が流れる半導体整流素子を有する電圧降下発生手段と、前記半導体整流素子の順方向電圧に基づいて、前記被加工物と前記電極との間の放電を検出し、検出結果を出力する放電検出手段と、前記検出結果に基づいて前記電源を制御する発振制御手段と、前記検出結果に基づいて前記電源からの加工電流を制御するドライブ回路とを有することとしたため、放電検出のために放電検出手段に入力される差動電圧入力値も安定することとなって、放電検出手段の動作特性、出力が安定し、これにより、より安定した放電検出が可能となり、その結果より安定した放電加工が可能となった。
【0067】
また、前記放電検出手段は、前記基準電圧発生手段をNC制御するNC制御手段を備え、前記基準電圧発生手段がNC制御可能であることとしたため、加工条件による加工電圧の設定に対して最適な検出動作点を得ることができることとなり、基準電圧を変動させても安定した放電加工を行うことができるという効果がある。
【0068】
【図面の簡単な説明】
【図1】本発明の実施の形態1における放電加工装置を示す回路図である。
【図2】本発明の実施の形態1における放電検出回路の動作を説明するための波形図である。
【図3】本発明の実施の形態1における放電検出回路内のダイオードの電流電圧特性を説明するための図である。
【図4】本発明の実施の形態1における放電検出回路の動作を説明するための波形図である。
【図5】本発明の実施の形態2における放電加工装置を示す回路図である。
【図6】本発明の実施の形態2における放電加工装置の動作を説明するための波形図である。
【図7】本発明の実施の形態3における放電加工装置を示す回路図である。
【図8】本発明の実施の形態4における放電加工装置を示す回路図である。
【図9】本発明の実施の形態4における放電検出回路の動作を説明するための波形図である。
【図10】本発明の実施の形態4における放電加工装置にコンデンサーを備えた放電加工装置を示す回路図である。
【図11】本発明の実施の形態5における放電加工装置を示す回路図である。
【図12】本発明の実施の形態6における放電検出回路を示す回路図である。
【図13】本発明の実施の形態7における放電検出回路を示す回路図である。
【図14】従来の技術における放電検出回路を示す回路図である。
【図15】従来の技術における放電検出加工機の動作を説明するための波形図である。
【符号の説明】
1 電極、 2 被加工物、 3 放電加工用電源、 4 コンパレーター、5 基準電圧発生用電源、 6 NC制御回路、 7 発振制御回路、 8 ドライブ回路、 9・10 ダイオード、 11 コンパレーター、 12・13 ダイオード、 14・15 フォトカプラ、 16 電圧可変電源装置、 17 NC制御装置、 18 D/A変換機、 19・20 NC制御装置
Claims (6)
- 被加工物と電極との間の放電を検出する為の基準となる基準電圧を発生させる基準電圧発生手段と、前記被加工物と前記電極との間に印加される極間電圧と前記基準電圧との差電圧に基づいて電流が流れる半導体素子を有する電圧降下発生手段と、前記半導体素子の順方向電圧に基づいて、前記被加工物と前記電極との間の放電を検出する放電検出手段とを備えた放電検出回路。
- 前記電圧降下発生手段は、前記極間電圧が前記基準電圧に比べて高い場合の差電圧に基づいて流れる電流の向きを順方向とする第1の半導体整流素子と、前記基準電圧が前記極間電圧に比べて高い場合の差電圧に基づいて流れる電流の向きを順方向とする第2の半導体整流素子とを有することを特徴とする請求項1記載の放電検出回路。
- 前記第1及び第2の半導体整流素子に生ずる順方向電圧の変動を前記極間電圧の変動に対して遅延させる遅延手段を有し、前記放電検出手段は前記遅延手段によって遅延された順方向電圧に基づいて放電検出を行うことを特徴とする請求項2記載の放電検出回路。
- 前記被加工物と前記電極との間の放電を検出するための基準であって、前記基準電圧とは異なる他の基準電圧を発生させる他の基準電圧発生手段と、前記極間電圧と前記他の基準電圧との差電圧に基づいて電流が流れる他の半導体素子を有する他の電圧降下発生手段を備え、前記放電検出手段は、前記他の半導体素子の順方向電圧に基づいて、前記被加工物と前記電極との間の短絡を検出することを特徴とする請求項1に記載の放電検出回路。
- 被加工物と電極との間に極間電圧を印加する電源と、前記被加工物と前記電極との間の放電を検出する為の基準となる基準電圧を発生させる基準電圧発生手段と、前記極間電圧と前記基準電圧との差電圧に基づいて電流が流れる半導体整流素子を有する電圧降下発生手段と、前記半導体整流素子の順方向電圧に基づいて、前記被加工物と前記電極との間の放電を検出し、検出結果を出力する放電検出手段と、前記検出結果に基づいて前記電源からの加工電流を制御するドライブ回路とを有することを特徴とする放電加工装置。
- 前記基準電圧発生手段の前記基準電圧を制御する基準電圧制御手段を備え、前記基準電圧発生手段は、前記基準電圧を可変出力するように設けられたことを特徴とする請求項5記載の放電加工装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23043598A JP3582370B2 (ja) | 1998-08-17 | 1998-08-17 | 放電検出回路並びに放電加工装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23043598A JP3582370B2 (ja) | 1998-08-17 | 1998-08-17 | 放電検出回路並びに放電加工装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000061730A JP2000061730A (ja) | 2000-02-29 |
JP3582370B2 true JP3582370B2 (ja) | 2004-10-27 |
Family
ID=16907866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23043598A Expired - Fee Related JP3582370B2 (ja) | 1998-08-17 | 1998-08-17 | 放電検出回路並びに放電加工装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3582370B2 (ja) |
-
1998
- 1998-08-17 JP JP23043598A patent/JP3582370B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000061730A (ja) | 2000-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7382167B1 (en) | Circuit and method for controlling hysteresis for bilevel signal transitions | |
US20140091850A1 (en) | Gate driving device | |
JP3293416B2 (ja) | 放電加工機の放電状態検出装置 | |
TWI479292B (zh) | 電壓穩壓電路及其方法 | |
US9664729B2 (en) | Apparatus and method for monitoring operation of an insulated gate bipolar transistor | |
JP6164183B2 (ja) | 電流制御回路 | |
CN112152392B (zh) | 交流发电机以及整流装置 | |
JPH033722A (ja) | 放電加工機用電源 | |
JP3582370B2 (ja) | 放電検出回路並びに放電加工装置 | |
JPS5937174B2 (ja) | 放電加工電源 | |
JP6711059B2 (ja) | 保護回路 | |
JP3335838B2 (ja) | 回路遮断器 | |
JP2004282959A (ja) | 電圧制御型駆動素子の駆動装置 | |
JPH0242612B2 (ja) | ||
JPH0768417A (ja) | 放電加工装置の波形制御装置 | |
JP7279879B2 (ja) | 信号変換装置、及びモータ駆動システム | |
JP5504069B2 (ja) | 短絡検出装置及び加工機械 | |
JPS6219322A (ja) | ワイヤ放電加工用電源装置 | |
JP2019201442A (ja) | スイッチング電源装置 | |
JP2005312203A (ja) | 過電流制御装置 | |
JP2713069B2 (ja) | 放電加工装置 | |
KR840000673B1 (ko) | 와이어-커트 방전가공 전원 | |
JP2021076507A (ja) | 電流検出装置及びモータ駆動装置 | |
JPS6148770A (ja) | 放電加工機用ショート検出回路 | |
JP2022048807A (ja) | 過電流検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |