JPS6284919A - 放電加工装置の加工状態検出方法及びその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 この発明はコンデンサ放電回路を有する放電加工装置の
加工状態検出方法及びその装置に関する。

〔従来技術の説明〕

従来の、放電回路にコンデンサを有さない形のいわゆる
非蓄勢式の放電加工装置では加工状態を有効に検出可能
の加工状態検出装置が備えられている。この例としては
、トランジスタスイッチ回路を介して極間に与えられる
パルス電圧をｉｌｔ￥−電位と比較し、極間電圧が所定
の電位にあることで放電状態の適否を検出するようにし
、検出信号に基いて加工用パルス電源、電極間防制■装
置、加工液供給装置、等状態制御装置を適正制御するよ
うにした例がある（特公昭４７−５０２７７）。

しかしながら、従来の、放電回路にコンデンサを有する
形の静電型や電磁型の蓄勢式の放電加工装置では、加工
状態を有効に検出できる加工状態検出方法及びその装置
が開発されていなかった。

蓄勢式の放電加工装置は、超合金の放電加工等で必要と
される例えば１５０Ａ！￥度の高出力のピーク電流を比
較的小規模安価な回路で容易に得ることができる利点が
ある。従って、この蓄勢式の放電加工装置に加工状態を
有効に検出できる加工状態検出装置を備えることができ
るなら、高屈な被加工材料に高度な放電加工を施ずこと
ができる蓄勢式の放電加工装置を提供することができる
ことになる。

又、放電加工状態検出装置から、検出情報として単に極
間電圧の現在状態を出力するのみでなく、この現在状態
に堪いて正常放電状態、無放電状態、汚染状態、短絡状
態等所定の加工状態を使用に便なる形で表現できるなら
、加工状態を容易適確に判断できると共に間隙ゐり御装
Ｕ等適応υ１ｍ装置を効率よく作動させるとこができる
筈である。

〔発明の目的〕

この発明は上記点に鑑みて、蓄勢式の放電加工装置の加
工状態を有効に検出し、この現在状態に基いて正常放電
状態、無放電状態、汚染状態、短絡状態等所定の加工状
態を使用に便なる形で表現することができる放電加工装
置の加工状態検出方法及びその装置を提供することを目
的とする。

〔発明の概要〕

上記目的を達成するために、この発明では、コンデンサ
放電回路を有する放電加工装置の極間電圧信号が所定の
降下をすることで正常放電の状態を検出するようにし、
他の状態の検出はこの正常放電が行われたのち前記コン
デンサが充電されるのを待って検出するようにし、前記
正常放電の状態は所定時間内に発生される正常放電数の
標準に対する割合で表わすようにし、他の状態は所定時
間内にその状態が現われた時間をその他の他の状態のも
のに対する割合で表わすようにした。

又、放電加工装置の加工状態検出装置を、コンデンサ放
電回路を有する放電加工装置の極間電圧信号を基準電位
と比較する信号比較部と、前記極間電圧信号が所定の降
下をすることで正常放電の状態を検出する第１加工状態
検出部と、該検出部が正常放電の状態を検出したのち前
記コンデンサが充電するまでの間他の加工状態の検出を
禁止する検出禁止部と、該禁止部が検出禁止していない
ことを条件として前記信号比較部の比較結果に基いて他
の加工状態を検出するＭ２加工状態検出部と、前記第１
状態検出部で検出される正常放電の回数を所定時間計数
しこの計数を標準に対する割合で求めると共に前記第２
検出部で検出される他の加工状態の発生時間を所定時間
累計しこの累計時間をその他の他の状態のものに対する
割合で求める情報出力回路と、を備えて構成し、検出情
報を使用に便なる形に表現して出力するようにした。

〔実施例の説明〕

以下、この発明の一実施例を説明する。

第１図は静電型の蓄勢式放電加工装置の電気回路を示す
ブロック図、第２図は加工状態検出回路の回路図、第３
図は各部の信号状態を示すタイムチャート、第４図は異
常放電防止回路の回路図、第５図は情報出力回路の回路
図である。

第１図に示したように、′放電加工装置１は放電加工を
行うための加工回路３と、この回路３と３つの端子Ｔ＋
　、Ｔ２　、Ｔ３を介して接続される加工状態検出回路
５と、該回路５と４つの端子Ｔ４゜Ｔ５　、Ｔｏ　、Ｔ
７を介して接続される異常放電防止回路７Ａ及び情報出
力回路７Ｂと、で構成されている。異常放電防止回路７
Ａは、端子Ｔ８と接続され、端子Ｔ８は前記ベースドラ
イブ回路１７と接続されている。

加工回路３は対向電極（加工間隙）９、加工用直流電源
１１、限流抵抗１３、パワートランジスタ１５とで形成
される直列回路と、前記パワートランジスタ１５のベー
スと接続されるベースドライブ回路１７と、前記対向電
極９と並列に接続される蓄勢式電源ユニット１９と、で
構成されている。

ベースドライブ回路１７は第３図（ｂ　）に示したよう
なパルス状のベース電圧信号ＶＢを出力しこの信号が高
レベルにあるときパワートランジスタ１５を導通させる
。電源ユニット１９はリレー（ＲＹ１〜ＲＹｎ）及びコ
ンデンサ（Ｃ１〜Ｃｎ）の直列回路をｎ個並列に接続し
て構成され、ｎ個のリレーＲＹ１〜ＲＹｎを切替制御す
ることにより、その容量を変更可能としである。そして
、電源ユニット１９は前記ベースドライブ回路１７の作
動により直流電源１１から所定の電圧を受けて所定の電
気エネルギーを蓄積し、電極９の絶縁破壊によって電極
９間にエネルギーを一気に放出し、所定の放電加工を行
う。

加工回路３の極間電圧ＶＧＡＤは前記端子Ｔ＋　。

Ｔ２に与えられている。ベースドライブ回路１７から出
力されるベース電圧ＶＢはベース電圧信号ＶＢとして前
記端子Ｔ３に与えられている。

第２図に示したように、加工状態検出回路５は信号比較
部２１と、第１加工状態検出部２３と、検出禁止部２５
と、第２加工状態検出部２７と、で構成されている。

信号比較部２１は端子ＴＩ　、Ｔ２と接続される電圧レ
ベル変換器２９と、この変換器２９と接続される２つの
比較器３１’、３３と、で構成されている。

電圧レベル変換器２９は、高インピーダンスを介して極
間電圧ＶＧＡＩ）を入力し、この極間電圧ＶＧＡＩ）に
比例すると共に、最大振幅でも比較器３１．３３の最大
入力範囲を越えない程度の極間電圧信号ＶＧを出力する
。比較器３１．３３は入力された極間電圧信号ＶＧを、
高、低２レベルの基準電位Ｖ＋　、Ｖ２でそれぞれ比較
し、極間電圧信号ＶＧが基準電位Ｖ＋　、Ｖ２より大き
いときハイレベルとなる比較結果信号Ｃ８１、Ｃ８２を
それぞれ出力する。

第１加工状態検出部２３は正常放電の状態を検出するも
ので、図示の如く、インバータ３５と、単安定マルチバ
イブレータ３７と、３つのナントゲート３９，４１．４
３と、で構成されている。

単安定マルチバイブレータ３７は高電位比較器３１の比
較結果信号Ｃ８１を入力し、極間電圧信号ＶＧが基準電
位Ｖ１以下となったとき比較結果信号Ｃ８１のローレベ
ル化によってトリガされ、第３図（ａ）、（Ｃ）に示し
たように予め設定された時間Ｔ１だけ放電予測信号Ｅｘ
ＳＰＫを出力する。時間Ｔ１は極間電圧が充電電位から
ほぼゼロ電位に達っするまでの時間として実験的に定め
たものである。なお、実際の放電時間はコンデンサ容ω
を一定とすればほぼ一定となる。この放電子測部＠ＥＸ
　ＳＰＫは、まもなく正常放電が行われるであろうこと
の予測をし、又、正常放電の終了時点を規制する信号と
なる。

インバータ３５は低電位比較器３３の比較結果信号Ｃ８
２を入力し、これを反転する。

ナントゲート３つはその入力端子に単安定マルチバイブ
レータ３７の出力とインバータ３５の出力とを入力し、
両信号が共にハイレベルにあるときローレベルとなる信
号ＳＰを出力する。即ち、ナントゲート３９は第３図（
Ｃ）に示した放電予測信号Ｅｘ　ＳＰＫが高レベルにあ
って、極間電圧信号ＶＧが基ｒ！Ｐ−電位■電位下２以
下たとき、放電が実際に開始されたことをローレベルで
示す信号ＳＰを出力する。

ナントゲート４３はこの信号ＳＰを一入力端子に受けて
おり、この信＠ＳＰのローレベル化に伴ってハイレベル
となる正常放電検出信号ＳＰＫを出力する。

ナントゲート４１は前記正常放電検出信号ＳＰＫと前記
放電予測信号ＥＸＳＰＫとを入力し、両信号が共にハイ
レベルにあるときローレベルとなる信号を出力しており
、放電予測信号Ｅｘ　ＳＰＫがハイレベルにある間ナン
トゲート４３にローレベルの信号を出力する。ナントゲ
ート４３は、ローレベルの２人力信号が共にハイレベル
化されるとき、言い換えれば、放電予測信号ＥＸＳ１つ
Ｋがローレベル化されると共に比較結果信＠Ｃ８２がハ
イレベル化されるときローレベル化されるようになる。

よって、第１加工状態検出部２３は第３図（ｄ　）に示
したような正常放電検出信号ＳＰＫを出力することにな
るが、この正常放電検出信号ＳＰＫの立上り点は、正常
放電の放電開始点を示し、又、立下り点は正常放電の放
電終了点を示すことになる。正常放電検出信＠ＳＰＫは
前記端子Ｔ７から出力され、異常放電防止回路７Ａ及び
情報出力回路７Ｂで利用される。

検出禁止部２５はその他の加工状態の検出を所定条件で
禁止するもので、２つのナントゲート４５．４７と、プ
リセッタブルカウンタ４９と、３つのインバータ５１．
５３．５５と、で構成されている。

ナントゲート４５はその入力端子にベース電圧信号ＶＢ
と、プリセッタブルカウンタ４９の出力Ｑを入力してい
る。プリセッタブルカウンタ４９はプリセット入力端子
に前記正常放電検出信号ＳＰＫを入力し、他の入力端子
にナントゲート４５の出力を入力している。従って、プ
リセッタブルカウンタ４つは正常放電検出信号ＳＰＫの
立上りに同期してベース電圧信号ＶＧの反転信号のパル
ス数を計数し、この計数値が設定データと同じになるま
でその出力をハイレベルとする信号を出力する。

インバータ５３はプリセッタブルカウンタ４９の出力を
反転し、プリセッタブルカウンタ４９の出力Ｑがハイレ
ベルにある間その出力をローレベルとする。ナントゲー
ト４７は、その入力端子にインバータ５３の出力を入力
しているので、正常放電検出信号ＳＰＫの立上りに同期
して、プリセッタブルカウンタ４９のデータ設定で定ま
る所定時間ＴＴＡＢだけその出力をローレベルとするこ
とになる。一方、ナントゲート４７の他の入力端子には
インバータ５１からベース電圧信号ＶＢの反転信号が入
力されている。従ってナントゲート４７はプリセッタブ
ルカウンタ４９がハイレベルの信号を出力している間そ
の出力をハイレベル化し、それ以外はベース電圧信号■
８を出力スルヨうになる。

インバータ５５はナントゲート４７から出力される信号
を反転して出力する。

よって、検出禁止部２５は、第３図（ｅ）に示したよう
に、正常放電検出信号ＳＰＫの立ち上りに同期して所定
の時間（区間）　ＴＴ　Ａ　Ｂだけ強制的にローレベル
としたベース電圧信号の反転信号を出力する。以下、こ
の信号を検出禁止信号ＴＡＢと呼ぶ。検出禁止部＠ＴＡ
Ｂは、以下説明される第２加工状態検出部２７に供給さ
れ、その他の加工状態の検出の規制を行う役目を為す。

第２加工状態検出部２７は極間電圧信号ＶＧが基準電位
Ｖ１より上にあるか（ＶＧ　＞Ｖ＋　）　、中間にある
か（Ｖ、＋　≧ＶＣ〉■２）、あるいは基準電位Ｖ２以
下にあるか（Ｖｏ≦Ｖ２　）の加工状態を検出するもの
である。第２加工状態検出部２７は単安定マルチバイブ
レータ５７と、３つつのナントゲート５９．６１．６３
と、２つのフリップ７０ツブ６５，６７と、３つつのイ
ンバータ６９．７１．７３、と３つつのアンドゲート７
５．７７．７９と、で構成されている。

単安定マルチバイブレータ５７はベース電圧信号ｖｎを
入力し、この信号ＶＢの立上りに同期して僅か５０〜１
００　ｎ５ｅｃの間口−レベルとなるパルス信号Ｐを出
力する。

ナントゲート５９は比較結果信Ｆ”１ｃｓ１とベース電
圧信号ＶＢとを入力し、比較結果信号Ｃ８Ｉがハイレベ
ルの間ベース電圧信＠ＶＢの反転信号を出力する。

フリップフロップ６５はセット端子Ｓにナントゲート５
９の出力を反転して入力し、リセット端子Ｒにマルチバ
イブレータ５７の出力を反転して入力している。従って
フリップフロップ６５は、比較結果信号Ｃ８Ｉがハイレ
ベルにあることを条件としてベース電圧信号ＶＢのハイ
レベル信号でセットされ、次いでリセット端子に入力さ
れるハイレベルのパルス信号でリセットされて、リセッ
ト端子Ｒに次のパルスのハイレベル信号が入力されるま
での間その出力Ｑ１をハイレベルとする。

そしてフリップフロップ６５はリセット端子Ｒに入力さ
れる次のパルスのハイレベル信号によってクリアされる
が、このときセット端子Ｓにハイレベルの信号が与えら
れていれば当該パルスのローレベル化に伴って直ちにセ
ットされその出力をハイレベルとする。このようにフリ
ップフロップ６５からハイレベルの信号が出力される作
用は比較結果信号Ｃ８１がハイレベルの圓繰り返えされ
ることになる。そして、フリップフロップ６５はセット
端子Ｓに与えられている信号がローレベルとなり、次い
でリセット端子に与えられる信号がハイレベルとなった
時点でその出力をローレベルとする。

アンドゲート７５は、その入力端子にフリップフロップ
６５の出力信号Ｑ１と前記検出禁止信号ＴＡＢとを入力
し、第３図（ｆ）に示したように、両信号が、ハイレベ
ルにある間ハイレベルとなる高電位検出信号ＶＨＰを端
子Ｔ４出力する。

ナントゲート６１は、低電位比較器３３の比較結果信号
Ｃ８２とベース電圧信号ＶＢとを入力し、前記ナントゲ
ート５９と同様に、比較結果信号Ｃ８２がハイレベルに
ある間、言い換えれば、極間電圧信号ＶＧが基準電位■
２より大きい間ベース電圧信号ＶＢの反転信号を出力す
る。

フリップフロップ６７は、前記フリップフロップ６５と
同様に、単安定マルチバイブレータ５７から出力される
パルス信号に基いて比較結果信号Ｏ８２がハイレベルに
ある間、言い換えれば、極間電圧信号ＶＧが基準電位■
２より大きくなった時点から極間電圧信号ＶＧが基準電
位■２以下となり次いで単安定マルチバイブレータ５７
から次のローレベルのパルス信号が出力されるまでの間
、パルス毎の微小時間を除いてハイレベルとなる信号Ｑ
２を出力する。

インバータ７１はこの信号Ｑ２を反転し、極間電圧信号
ＶＧが基準電位ｖ２より大きくない、即ち、基準電位Ｖ
２以下であることをハイレベルで表わす信号を出力する
。

ナントゲート７９は、インバータ７１から出力された信
号と前記検出禁止信号ＴＡＢとを入力し、第３図（０）
に示したように、両信号がハイレベルのときハイレベル
となる低電位検出信号ＶＬＰを端子Ｔ６に出力する。

インバータ６９はフリップフロップ６５の出力信号Ｑ１
を反転する。ナントゲート６３はこの反転信号と７リツ
プ７０ツブ６７の出力信号Ｑ２とを入力し、両信号がハ
イレベルにあるときローレベルとなる信号を出力する。

従って、ナントゲート６３は、極間電圧信号ＶＧが基準
電位Ｖ＋　以下で、かつ、基準電位■２より大きいとき
、即ち、極間電圧信号ＶＧが中間電位にあるときローレ
ベルとなる信号を出力する。

インバータ７３はナントゲート６３の出力信号を反転し
、極間電圧信号ＶＧが中間電位にあるときハイレベルと
なる信号を出力する。ナントゲート７７はインバータ７
３の出力信号と前記検出禁止信号ＴＡＢとを入力してお
り、第３図（ｈ　）に示したように、両信号がハイレベ
ルにあるときハイレベルとなる中間電位信号ＶＭＰを端
子Ｔ５に出力する。

以上により、第２図に示した加工状態検出回路５は、４
種の検出信号ＳＰＫ、ＶＨＰ、ＶＭ　Ｐ。

ＶＬＰを出力するようになる。これら検出信号の内容を
要約すると次のようになる。

■　　　　　、　　　　二足 この検出信号ＳＰＫは、第３図（ｄ　）に示したように
、極間電圧信号ＶＧが基準ＮＱＶ２以下になった時に同
期して立上がり、所定の時間Ｔ１又は極間電圧信号ＶＧ
が基準電位Ｖ２より大きくなる時に同期して立ち下がる
信号であり、正常放電１回につき時間Ｔ２だけ１回ハイ
レベルとなる信号である。

■　　　　　　坪　Ｈ この検出信号ＶＨＰは、第３図＜ｒ＞に示したように、
極間電圧信号ＶＧが基準電位Ｖ＋より大きいとき、即ち
、ＶＧ＞Ｖ＋のとき、充電時間ＴＴＡＲを除いて出力さ
れるパルス状の信号である。

パルス波形はベース電圧信号ＶＢの波形を反転した形で
ある。つまり、ベース電圧信ｊ％Ｖｓを時計信号とする
ならば、高電位検出信号ＶＨＰも時計信号となる。

■　１　・　　・Ｌ　：”ＶＭＰ この検出信号ＶｖＰは、第３図（ｈ　’Ｉに示したよう
に、極間電圧信＠ＶＧが中間電位にあるとき、即ち、Ｖ
１≧ＶＧ＞Ｖ２のとき、充電時間ＴＴＡＢを除いてで出
力されるパルス状の信号である。

パルス波形の内容は高電位検出信号ＶＨＰと同様である
。

■　　ｔ　　　Ｌ　　＝　　　し この検出信号は、第３図（（Ｊ　）に示したように、極
間電圧信＠Ｖａ　ｌｆｉ基準電位ｖ２以下の時、即ち、
ＶＧ≦Ｖ２のとき充電時間ＴＴ　Ａ　Ｂを除いて出力さ
れるパルス状の信号である。パルス波形の内容は検出信
号ＶＨＰ、ＶＭ　Ｐと同様である。

第４図に示したように、異常放電防止回路７Ａは、オア
ゲート８１と、プリセットカウンタ８３と、単安定マル
チバイブレータ８５とで構成されている。

オアゲート８１は高電位及び中間電位の検出信号並びに
正常放電の検出信号Ｖ）（Ｐ、ＶＭ　Ｐ、ＳＰＫをそれ
ぞれ入力し、これら入力信号のいずれかにハイレベルの
信号が現われたときハイレベルの信号を出力する。

プリセットカウンタ８３は、プリセット端子ＰＥを前記
オアゲートと接続し、クロック入力端子ＧＫを端子Ｔ６
と接続し、データ設定端子ＰＤをデータ入力用の端子Ｔ
＋ｏに接続し、プリセット端子ＰＥにハイレベルの信号
が現われたとき、設定データをプリセットし、その後、
クロック入力端子ＣＫに入力されるパルス数を計数し、
計数値が設定データを越えた時ハイレベルとなるカウン
トオーバ信号ＣＯを出力する。

単安定マルチバイブレータ８５は、前記カウントオーバ
ー信号ＣＯを入力し、この信号ＣＯがハイレベルとなっ
たとき所定時間だけハイレベルとなる中断信号ＩＮＴを
出力する。中断信号ＩＮＴはベース電圧ＶＢを一時的に
ローレベル化させるための信号である。

以上により、異常放電防止回路７Ａは、加工状態が継続
して短絡状態にあるとき、言い換えれば、加工に有害な
電流が与えられそうになったとき単安定マルチバイブレ
ータ８５から中断信号ＩＮＴを出力するようになる。そ
して、この中断信号■ＮＴが出力された場合にはベース
ドライブ回路１７は一時的にパワートランジスタ１５を
オフするようになり、コンデンサＣ１〜Ｏｎへの充電が
一時中断されるようになる。

かくして、異常放電防止回路７Ａは放電加工に有害な電
流を有効に除去できるので、加工面積の変化に対応して
最適電流密度とすることが可能であり、電極や加工製品
に損傷を与えることがない。

又、この結果加工面積が極端に小さくなることのあるい
わゆる喰い付き部の加工や貫通加工の抜は隔部での加工
仕上げを良好とする。

第５図に示したように、情報出力回路７Ｂは、４つつの
カウンタ８７．８９．９１．９３と、マイクロプロセッ
サ９５と、処理プログラムを格納したメモリ９７と、割
り込みタイマ９９と、で構成されている。情報出力回路
７Ｂは、前記検出信号ＶＨＰ、ＶＭ　Ｐ、ＶＬ　ＰＳＳ
ＰＫを入力し、無放電状態、電極汚染状態、短絡状態、
正常放電状態を使用に便なる形で出力するものである。

各カウンタ８７〜９３は情報源として前記加工状態検出
信号ＶＨＰ、ＶＭ　Ｐ、ＶＬ　ＰＳＳＰＫをそれぞれ入
力し、所定時間Ｔ内に入力される信号のパルス数をそれ
ぞれ計数する。カウンタ８７〜９３の計数値はそれぞれ
ｎ＋　、ｎ２＋０３．Ｎであるとする。なお、カウンタ
９３に入力されるパルスは正常放電１回に対し１回であ
るが（第３図（ｄ　）参照）、他のカウンタ８７．８９
．９１に入力されるパルス数は極間電圧信号ＶＧが所定
電位の領域に入ったとき一気に１又は複数個入力される
態様である（第３図（「）、（ｇ＞、（ｈ　）参照）。

マイクロプロセッサ９５は所定時間Ｔ毎にカウンタ８７
〜９３の計数を読み込み、メモリ９７に格納されている
プログラムに基いて以下工〜■の処理を行う。

■、正常放ｉの状態を　るための　′−−タ「％ＳＰＫ
　　の作　処理 マイクプロセッサ９５はタイマＴからの割込み信号に基
いてカウンタ９３の内容を読込み、次式で計数値の標準
に対する割合［％５ＰＫＪを演算する。

％５ＰＫ＝　（Ｎ／Ｎｓ　ｘｌｏｏ）・・・・・・（１
）ここにＮは計数値、ＮＳは理想状態における標準値で
ある。

理想状態における標準値ＮＳは計測時間Ｔを１回の充放
電サイクルＴＣで割ることでＮｓ　＝Ｔ／ＴＣとして求
められる。ここに、充放電サイクルＴＣは、コンデンサ
の容母をＣ１コンデンサ充電用の限流抵抗値をＲ１ベー
ス電圧ＶＢのオフ時間をＴｏｎ、同じくオフ時間をＴｏ
　Ｆ　ｒ−、コンデンサ充電時定数の補正値をＡ１正常
放電１回当りの標準放電時間をＴｄｉｓとすれば次式で
求まる。

Ｔｃ−Ａ−ｃ−Ｒ−（Ｔｏｎ　　＋ＴＯＦＦ　）／７ｏ
ｒ１＋Ｔｄｉ３　　　　　　　　　　・・・（２）右辺
第１項はＡ＝１のとき極間電圧ＶＧＡＩ）を所定電圧の
６３％まで充電するのに要する時間を示す。本例では、
無負荷電圧１００ボルト、高電位の基準電位を６０ボル
トとして、Ａ＝１．４とした。このとき、（２）式の右
辺第１項は無負荷電圧の約７５％まで充電するのに要す
る時間を表わしている。放電時間Ｔ　ｄｉｓは、コンデ
ンサ容１ｃと放電回路のインピーダンスにより定まる値
である。

この値は予めメモリ内に格納しておいて、コンデンサ０
１〜Ｃｎの組み合わせに応じて所定の値を読出すように
するのが良い。

マイクロプロセッサ９５は、上記（１）式で求められた
値「％５ＰＫＪが１００より大きい値場合には、これを
１００とし、求めた値を一時記憶する。

マイクロプロセッサ８５はタイマ９９からの割込み信号
に基いてカウンタ８７．８９．９１の内容を読込み、次
式を演算する。

ｎ　＝ｎ　１＋ｎ　２＋ｎ　３　　　　　　　　・・・
（３）％０ＰＮ＝　（ｎ　１／ｎ　）＜１００−％５Ｐ
Ｋ）・・・・・・（４） ％ＰＯＬ＝　　（ｎ　　２／ｎ　　）　　（１００−％
５ＰＫ）・・・・・・（５） ％５ＨＴ＝　　（ｎ　　３／ｎ　　）　　（１００−％
５ＰＫ）・・・・・・（６） ここに［％○ＰＮＪは無放電状態の割合を表わしており
、［％ＰＯＬＪは汚染状態の割合を表わしており、［％
５ＨＴＪは短絡状態の割合を表わしている。

ｍ、Ｌニム匪ｍ マイクロプロセッサ９５は以上の如くして求めた値［％
５ＰＫＪ、「％○ＰＮＪ、［％ＰＯＬＪ、「％５ＨＴＪ
を所定の装置に出力する。所定の装置とは図示しない表
示装置や間隙制御装置、加工液制御装置、その他の適応
制御装置等である。

表示装置の例で言えば、正常放電、無放電、汚染、短絡
の順でｉｏｏ、ｏ、ｏ、ｏとか、８０゜１０．５．５と
か、或いは６０．１０，１０．２０とかのごとく表示す
ることができるのでオペレータはこれら表示を見て加工
状態を適確に捉えることが可能となる。

又、間隙制御装置の例で云えば「％０ＰＮＪに基いて、
例えばこの値が小さければ間隙を縮め加工速度を速める
ようにすること等が可能である。

更に、「％ＰＯＬＪに基いてベースドライブ回路１７を
制御し、「％ＰＯＬｊが所定の小さな値となるまでの間
加工途中に微小時間放電中断部分を挿入すること等が可
能である。

又更に、「％５ＨＴＪに基いて異常放電防止回路７Ａで
行なったと同様の一時中断制御も可能である。

〔発明の効果〕

以上の通り、この発明によれば、蓄勢式の放電加工装置
の現在状態を有効に検出し、この現在状態に基いて正常
放電状態、無放電状態、汚染状態、短絡状態等所定の加
工状態を使用に便なる形で表現することができるように
なる。

【図面の簡単な説明】

図面はいずれも実施例を示し、第１図は放電加工装置の
電気回路を示す全体図、第２図は加工状態検出回路の回
路図、第３図は加工状態検出回路の各部の信号状態を示
すタイムチャート、Ｍ４図は異常放電防止回路の回路図
、第５図は情報出力回路の回路図である。 １・・・放電加工装置 ３・・・加工回路 ５・・・加工状態検出回路 ７Ａ・・・異常放電防止回路 ７Ｂ・・・情報出力回路 ２１・・・信号比較部 ２３・・・第１加工状態検出部 ２５・・・検出禁止部 ２７・・・第２加工状態検出部 Ｖａ・・・極ｆｉｌｌ圧信号 ＶＢ・・・ベース電圧信号 ＥｘＳＰＫ・・・放電予測信号 ＳＰＫ・・・正常放電検出信号 ＴＡＢ・・・検出禁止信号 ＶＨＰ・・・高電位検出信号 ＶＭＰ・・・中間電位検出信号 ＶＬＰ・・・低電位検出信号 ｒＮＴ・・・中断信号 ％ＳＰＫ・・・放電データ ％ＯＰＮ・・・無放電データ ％ＰＯＬ・・・汚染データ ％ＳＨＴ・・・短絡データ ９１：− ：ゴ１べ・　： 代理人　　弁理士　　　三　好　　保　男ｉ入祉、’、
ニー：、−全上 手続ネｔ１７正書（自発） 昭和６１年　５月／フ日 特許庁長官　　宇　賀　　道　部　　殿１、事件の表示
　　　特願昭用６０−２２２７９４号２、発明の名称　
　　放電加工装置の加工状態検出方法及びその装置３、
補正をする者 事件との関係　特許出願人 住所（居所）　神奈川県伊勢原市石田２０ＯＴｒ地氏名
（名称）　株式会社　ア　マ　ダ 代表者　　天１）溝用 ４、代理人 住　所　　　　〒１０５東京都港区虎ノ門１丁目２番３
号虎ノ門第−ビル５階 電話　東京（５０４＞　３０７５番（代）５、補正の対
象 明細書全文。 ６、補正の内容 別組の通り。 ７、添付書類の目録 全文訂正明細書　　　　　　　　　　　　　　　　　　
　１通以　　上 明　　　　細　　　　書 １、発明の名称 放電加工装置の加工状態検出方法及びその装置２、特許
請求の範囲 （１）　　コンデンサ放電回路を有する放電加工装置の
極間電圧信号が所定の降下をすることで正常放電の状態
を検出するようにし、他の状態の検出はこの正常放電が
１１われたのち前記コンデンサが充電されるのを持って
検出するようにし、前記正常“放電の状態は所定時間内
に発生される正常放電数の標準に対する割合で表わすよ
うにし、他の状態は所定時間内にその状態が現われた時
間をその池の他の状態のものに対する割合で表わすよう
にしたことを特徴とする放電加工装置の異常放電防止方
法。 （２）　　コンデンサ放電回路を有する放電加工装置の
極間電圧信号を基準電位と比較する信号比較部と、前記
極間電圧信号が所定の降下をすることで正常放電の状態
を検出づる第１加工状態検出部と、該検出部が正常放電
の状態を検出したのら前記コンデンサが充電するまでの
間他の加工状態の検出を禁止する検出禁止部と、該禁止
部が検出禁止していないことを条件として前記信号比較
部の比較結末に基いて他の加工状態を検出する第２加工
状態検出部と、前記第１加工状態検出部で検出される正
常放電の回数を所定時間計数しこの係数を標準に対する
割合で求めると共に前記第２検出部で検出される他の加
工状態の発生時間を所定時間累計しこの累ＱＬ時Ｒ′Ｊ
をその他の他の状態のものに対する割合で求める情報出
力回路と、を備えて構成される放電加工装置の異常放電
防止装置。 ３、発明の詳細な説明 〔発明の分野〕 この発明はコンデンサ放電回路を有する放電加工装置の
加工状態検出方法及びその装置に関する。 〔従来技術の説明〕 従来の、放電回路にコンデンサを有さない形のいわゆる
非蓄勢式の放電加工装置では加工状態を有効に検出可能
の加工状態検出装置が備えられている。この例としては
、トランジスタスイッヂ回路を介して極間に与えられる
パルス電圧を基準電位と比較し、１４間電圧が所定の電
位にあることで放電状態の適否を検出するようにし、検
出信号に基いて加工用パルス電源、電極間隙制御＋波装
置加工液供給装置、等状態制御装置を適正制御するよう
にした例がある（特公昭４７−５０２７７＞。 しかしながら、従来の、放電回路にコンデンサを右する
形の静電型や電磁型の蓄勢式の放電加工装置では、加工
状態を有効に検出できる加工状態検出方法及びその装置
が開発されていなかった。 蓄勢式の放電加工装置は、超硬合金の放電加工等で必要
とされる例えば１５０Ａ程麿の高出力のピーク電流を比
較的小規模安価な回路で容易に得ることができる利点が
ある。従って、この蓄勢式の放電加工装置に加工状態を
有効に検出できる加工状態検出装置を備えることができ
るなら、高屈な被加工材料に高度な放電加工を施ずこと
ができる蓄勢式の放電加工装置を提供することができる
ことになる。 又、放電加工状態検出装置から、検出情報として単に極
間電圧の現在状態を出力するのみでなく、この現在状態
に基いて正常放電状態、無放電状態、汚染状態、短絡状
態等所定の加工状態を使用に便なる形で表現できるなら
、加工状態を容易適確に判断できると共に間隙制御装置
等適応制御装置を効率よく作動さ往るとこができる害で
ある。 〔発明の目的〕 この発明は上記点に鑑みて、蓄勢式の放電加工装置の加
工状態を有効に検出し、この現在状態に基いて正常放電
状態、無放電状態、汚染状態、短絡状態等所定の加工状
態を使用に便なる形で表現することがでさる放電加工装
置の加工状態検出方法及びその装置を提供することを目
的とする。 〔発明の概要） 上記目的を達成するために、この発明では、コンデンサ
ｆｉｌ電回路を有する放電加工装置の極間電圧信号が所
定の降下をすることで正常放電の状態を検出するように
し、曲の状態の検出はこの正常放電が行われたのち前記
コンデンサが充電されるのを持って検出するようにし、
前記正常放電の状態は所定時間内に発生される正常放電
数の標準に対する割合で表わすようにし、他の状態は所
定時間内にその状態が現われた時間をその池の他の状態
のものに対する割合で表わずようにした。 又、放電加工装置の加工状態検出装置を、コンデンサＭ
電回路を有する放電加工装置の所間電圧信号を基準電位
と比較する信号比較部と、前記極間電圧信号が所定の降
下をすることで正常放電の状態を検出する第１加工状態
検出部と、該検出部が正常放電の状態を検出したのち前
記コンデンサが充電するまでの間池の加工状態の検出を
禁止する検出禁止部と、該禁止部が検出禁止していない
ことを条件として前記信号比較部の比較結果に基いて他
の加工状態を検出する第２加工状態検出部と、ｆｆ１ｔ
記第１状態検出部で検出される正常放電の回数を所定時
間計数しこのＳ１数を標準に対する割１合で求めると共
に前記第２検出部で検出される曲の加工状態の発生時間
を所定時間累Ｊ１シこの累計時間をその他の他の状態の
ものに対する割合で求める情報出力回路と、を備えて構
成し、検出９報を使用に便なる形に表現して出力するよ
うにした。 〔実施例の説明〕 以下、この発明の一実施例を説明する。 第１図は静電型の蓄勢式放電加工装置の電気回路を示す
ブロック図、第２図は加工状態検出回路の回路図、第３
図は各部の信号状態を示すタイムチャート、第４図は異
常放電防止回路の回路図、第５図は情報出力回路の回路
図である。 第１図に示したように、放電加工装置１は放電加工を行
うための加工回路３と、この回路３と３つの端子Ｔ＋　
、Ｔ２　、Ｔ３を介して接続される加工状態検出回路５
と、該回路５と４つの端子Ｔ４゜Ｔ５　、Ｔａ　、Ｔｙ
を介して接続される異常放電防止回路７Ａ及び情報出力
回路７Ｂと、で構成されている。異常放電防止回路７Ａ
は、端子Ｔ８と接続され、端子Ｔ８は前記ベースドライ
ブ回路１７と接続されている。 加工回路３は対向電極（加工間隙）９、加工用直流電源
１１、限流抵抗１３、パワートランジスタ１５とで形成
される直列回路と、前記パワー１−ランジスタ１５のベ
ースと接続されるベースドライブ回路１７ど、前記対向
電極９と並列に接続される蓄勢式電源ユニット１９と、
で構成されている。 ベースドライブ回路１７は第３図（ｂ　）に示したよう
なパルス状のベース電圧信号Ｖ　Ｂを出力しこの（ｉ　
ｅｉが高レベルにあるとぎパワートランジスタ１５を導
通させる。電源ユニット１９はリレー（ＲＹｌ　〜ＲＹ
ｎ　）及びコンデンサ（Ｃ１〜Ｃｎ）の直列回路をｎ個
並列に接続して構成され、ｎ個のリレーＲＹＩ〜ＲＹｎ
を切替制御することにより、その容りを変更可能としで
ある。そして、電源ユニット１９は前記ベースドライブ
回路１７の作動により直流電源１１から所定の電圧を受
けて所定の電気エネルギーを蓄稙し、電極９の絶縁破壊
によって電極９間にエネルギーを一気に放出し、所定の
放電加工を行う。 加工回路３の極間電圧ＶＧＡｐは前記端子ＴＩ　。 Ｔ２に与えられている。ベースドライブ回路１７から出
力されるベース電圧Ｖａはベース電圧信号ＶＢとして前
記端子Ｔ３に与えられている。 第２図に示したように、加工状態検出回路５は信号比較
部２１と、第１加工状君検出部２３と、検出禁１［部２
５と、第２加工状態検出部２７と、で構成されている。 信号比較部２１は端子Ｔ＋　、Ｔ２と接続される電圧レ
ベル変換器２９と、この変換器２９と接続される２つの
比較器３１．３３と、で構成されている。 電圧レベル変換器２９は、高インピーダンスを介して極
間電圧ＶＧＡＤを入力し、この極間電圧ＶａＡｐに比例
すると共に、最大賑幅でも比較器３１．３３の最大入ノ
コ範囲を越えない程度の極間電圧信号ＶＧを出力する。 比較器３１．３３は入力された極間電圧信号ＶＯを、高
、低２レベルの基準電位Ｖ＋　、Ｖ２でそれぞれ比較し
、極間電圧信号ＶＧが基準１位Ｖ＋　、Ｖ２より大きい
ときハイレベルとなる比較結果信号Ｃ８１、Ｃ８２をそ
れぞれ出力する。 第１加工状態検出部２３は正常放電の状態を検出するも
ので、図示の如く、インバータ３５と、単安定マルチバ
イブレータ３７と、３つのナントゲート３９．４１．４
３と、で構成されている。 甲安定マルチバイブレーク３７は高電位比較器３１の比
較結果信号Ｃ８１を入力し、極間電圧信号ＶＧが基準電
位Ｖ＋　以下となったとき比較結果信号Ｃ８１の立下が
りによってトリガされ、第３図（ａ）、（Ｃ）に示した
ように予め設定された時間Ｔ１だけ放電予測信号Ｅｘ　
ＳＰＫを出力する。 時間Ｔ１は正常放電によって１４間電圧が充電電位から
ほぼゼロ電位に達つするまでの時間として実験的に定め
たものである。なお、実際の放電時間はコンデンサ８口
を一定とすればほぼ一定となる。 インバータ３５は低電位比較器３３の比較結果信号Ｃ８
２を入力し、これを反転する。 ナントゲート３９はその入力端子に単安定マルチバイブ
レータ３７の出力とインバータ３５の出力とを入力し、
両信号が共にハイレベルにあるときローレベルとなる信
ＱＳＰを出力する。即ち、ナントゲート３９は第３図（
Ｃ）に示した放電子測温ＭＥｘ　ＳＰＫが高レベルにあ
って、極間電圧信号ｖａｈ＜基環電位Ｖ２以下となった
とき、放電が実際に開始されたことをローレベルで示す
信号ＳＰを出力する。 ナントゲート４３はこの信号ＳＰを一入力端子に受けて
おり、この信号ＳＰのローレベル化に伴ってハイレベル
となる正常放電検出信号ＳＰＫを出力する。 ナントゲート４１は前記正常放電検出信号ＳＰＫと前記
放電予測信号ＥｘＳＰＫとを入力し、両信号が共にハイ
レベルにあるときローレベルとなる信号を出力しており
、放電予測信号ＥＸ　ＳＰＫがハイレベルにある間ナン
トゲート４３にローレベルの信号を出力する。ナントゲ
ート４３は、ローレベルの２人力信号が共にハイレベル
化されるとき、言い換えれば、放電予測信号Ｅｘ　ＳＰ
Ｋがローレベル化されると共に比較結果信号Ｃ８２がハ
イレベル化されるときローレベル化されるようになる。 よって、第１加工状態検出部２３は第３図（ｄ　）に示
したような正常放電検出信号ＳＰＫを出力することにな
る。正常放電検出信号ＳＰＫは前記端子Ｔ７から出力さ
れ、異常放電防止回路７Δ及び情報出力回路７Ｂで利用
される。 検出禁止部２５はその他の加工状態の検出を所定条件で
禁止ザるもので、２つのナントゲート４５．４７ど、プ
リセッタブルカウンタ４９と、３つのインバータ５１．
５３．５５と、で構成されている。 ナントゲート４５はその入力端子にベース電圧信号ｖ８
と、プリセッタブルカウンタ４つの出力Ｑを入力してい
る。プリセッタブルカウンタ４９はプリセット入力端子
に前記正常放電検出信号ＳＰＫを入力し、他の入力端子
にナントゲート４５の出力を入力している。従って、プ
リセッタブルカウンタ４９は正常放電検出信号ＳＰＫの
立上りに同期してベース電圧信号ＶＧの反転信号のパル
ス数の計数を開始し、この計数値が設定データと同じに
なるまでその出力をハイレベルとする信号を出力する。 インバータ５３はプリセッタブルカウンタ４９の出力を
反転し、プリセッタブル力・クンタ４９の出力Ｑがハイ
レベルにある間その出力をローレベルとする。ナントゲ
ート４７は、その入力端子にインバータ５３の出力を入
力しているので、正常放電検出信＠ＳＰＫの立上りに同
期して、プリセッタブルカウンタ４９のデータ設定で定
まる所定時間ＴＴ　Ａ　Ｂだ（プその入力をローレベル
とでることになる。一方、ナントゲート４７の他の入力
端子にはインバータ５１からベース電圧信号ＶＢの反転
信号が入力されている。従ってナントゲート４７はプリ
セッタブルカウンタ４９がハイレベルの信ｇを出力して
いる間その出力をハイレベル化し、それ以外はベース電
圧信号ＶＢを出力するようになる。 インパーク５５はナンドグー１〜４７から出ツノされる
信号を反転して出力する。 よって、検出禁止部２５は、第３図（ｅ　）に示したよ
うに、正常放電検出信号Ｓ　Ｐ　Ｋの立ら上りに同期し
て所定の時間（区間）ＴＴＡＢだけ強制的にローレベル
としたベース電圧信号の反転信号を出力する。以下、こ
の信号を検出禁止部ｊＴｈＴＡＢと呼ぶ。検出禁止信号
ＴＡＢは、以下説明される第２加工状態検出部２７に供
給され、その他の加工状態の検出の規制を行う役目を為
す。 第２加工状態検出部２７は極間電圧信号ＶＯが基準電位
Ｖ１より上にあるか（ＶＧ＞Ｖ＋）、中間にあるか（Ｖ
＋　≧ＶＧ＞Ｖ２）、あるいは基準電位■２以下にある
か（ＶＧ≦Ｖ２　）の加工状態を検出するものである。 第２加工状態検出部２７は単安定マルチバイブレータ５
７と、３つつのナントゲート５９．６１．６３と、２つ
の負論理入ツノフリップフロップ６５．６７と、３つつ
のインバータ６つ、７Ｌ７３、と３つつのアンドゲート
７５．７７．７９と、で構成されている。 単安定マルチバイブレータ５７はベース電圧信ＱＶｎを
入力し、この信号■８の立上りに同期して僅か５０〜１
０００ＳｅＣの間口−レベルとなるパルス信号Ｐを出力
する。 ナントゲート５９は比較結果信号Ｃ８１とベース電圧信
＠ＶＢとを入力し、比較結果信号Ｃ８１がハイレベルか
つベース電圧信号ＶＢがハイレベルのときローレベルの
パルスを出力する。 フリップフロップ６５はセット端子Ｓにナントゲート５
９の出力を入力し、リセット端子Ｒにマルチバイブレー
タ５７の出力を入力している。従ってフリップフロップ
６５は、比較結果信号Ｏ８１がハイレベルにあることを
条件としてベース電圧信号ＶＢのハイレベル信号でセッ
トされ、リセッ１へ端子Ｒに次のパルスのローレベル信
号が入力されるまでの間その出力ＱＩをハイレベルとす
る。 そしてフリップフロップ６５はリセット端子Ｒに入力さ
れる次のパルスのローレベル信号によってクリアされる
が、このとぎセット端子Ｓに１コーレベルの信号が与え
られていればリセットはされずその出力をハイレベルと
する。このようにフリップフロップ６５からハイレベル
の信号が出力される作用は比較結果信号Ｃ８１がハイレ
ベルの間繰り返えされることになる。そして、フリップ
フロップ６５はセット端子Ｓに与えられている信号がハ
イレベルとなり、次いでリセット端子に与えられる信号
がローレベルどなった時点でその出力をａ−レベルとす
る。 アンドゲート７５は、その人力仝ツ１子にフリップフロ
ップ６５の出力信号Ｑ１と前記検出禁止信号ＴＡＢとを
入力し、第３図（「）に示したように、両信号が、ハイ
レベルにある間ハイレベルとなる高電位検出信号Ｖｌ（
Ｐを端子Ｔ４出力する。 ナントゲート６１は、低電位比較器３３の比較結果信号
Ｃ８２とベース電圧信号ＶＢとを入力し、前記ナントゲ
ート５９と同様に、比較結果信号Ｃ８２がハイレベルに
ある間、言い換えれば、極間電圧信号ＶＧＩｆｉ基準電
位Ｖ２より大きい間ベース電圧信号ＶＢの反転信号を出
力する。 フリップフロップ６７は、前記フリップフロップ６５と
同様に、単安定マルチバイブレータ５７から出力される
パルス信号に基いて比較結果信号Ｃ８２がハイレベルに
ある間、言い換えれば、極間電圧信号Ｖａが基ｒ％電位
Ｖ２より大きくなった時点から極間電圧信号ＶＧがＩＪ
準電位Ｖ２以下となり次いで単安定マルチバイブレータ
５７から次のローレベルのパルス信号が出力されるまで
の間、ハイレベルとなる信号Ｑ２を出ツノする。 インバータ７１はこの信号Ｑ２を反転し、極間電圧信号
Ｖａが基準電ｆｉ２Ｖ２より大きくない、即ち、丼準電
位Ｖ２以下であることをハイレベルで表わす信号を出力
する。 アンドゲート７９は、インバータ７１から出力された信
号と前記検出禁止信号ＴＡＢとを入力し、第３図（０）
に示したように、両信号がハイレベルのときハイレベル
となる低電位検出信号ＶＬＰを端子Ｔ６に出力する。 インバータ６９はフリップフロップ６５の出力信号Ｑ１
を反転する。ナントゲート６３はこの反転信号どフリッ
プフロップ６７の出力信号Ｑ２とを入力し、両信号がハ
イレベルにあるときローレベルとなる信号を出力する。 従って、アンドゲート６３は、極間電圧信号ＶＧが基準
電位Ｖ１以下で、かつ、基準電位Ｖ２より大きいとぎ、
即ら、極間電圧信号Ｖａが中間電位にあるときローレベ
ルとなる信号を出力する。 インバータ７３はナントゲート６３の出力信号を反転し
、極間電圧信ＱＶＧが中間電位にあるときハイレベルと
なる信号を出力する。アンドゲート７７はインバータ７
３の出力信号と前記検出禁止信号ＴＡＢとを入力してお
り、第３図（ｈ）に示したように、両信号がハイレベル
にあるときハイレベルとなる中間電位信号Ｖｉ、ＩＰを
端子Ｔ５に出力ザる。 以上により、第２図に示した加工状態検出回路５は、４
種の検出信号ＳＰＫ、Ｖｕ　Ｐ、ＶＭ　Ｐ、ＶＬＰを出
力ザるようになる。これら検出信号の内容を要約すると
次のようになる。 ■　正ｒＷ申そり、 この検出信号ＳＰＫは、第３図（ｄ　）に示したように
、極間電圧信号ＶＧがＶ’Ｇ＞Ｖｌ　の状態からｖＧが
低下して、Ｖｌ　＞ＶＧとなった瞬間から所定の時間Ｔ
１以内にＶ　２　＞　Ｖ　ａとなったときハイレベルと
なり、Ｔ　１　ｋ過後ローレベルとなる信号であり、正
常放電１回につき時間Ｔ２だけ１回ハイレベルとなる信
号である。 ■　１．、′と１／ｎ中二２Ｖ１１　Ｐこの検出信号Ｖ
）ＩＰは、第３図（「）に示したように、極間電圧信号
ＶＧが基準電位Ｖ１より大きいとき、即ら、Ｖａ＞Ｖ＋
のとき、充電時間ＴＴＡＢを除いて出力されるパルス状
の信号である。 パルス波形はベース電圧信号Ｖ［＋の波形を反転した形
である。 ■　　１″合甲騎ＰＭ この検出信号ＶｖＰは、第３図（ｈ　）に示したように
、極間電圧信号ＶＧが中間電位にあるとき、即ら、■１
≧ＶＧ＞Ｖ２のとき、充電時間ＴＴＡ〔１を除いてで出
力されるパルス状の信号である。 パルス波形の内容は高電位検出信号ＶＨＰと同様である
。 ■　　７　′合中二ｑＶＬＰ この検出信号は、第３図（Ｇ　）に示したように、極間
電圧信号ＶＧが基準電位■２以下の時、即ち、ＶＧ≦■
２のとき充電時間ＴＴ　Ａ　Ｉ’３を除いて出力される
パルス状の信号である。パルス波形の内容は検出信号Ｖ
ｌＩＰ、Ｖ〜ＩＰと同様である。 第４図に示したように、異常ｆＩｌ電防止回路７Δは、
オアゲート８１と、プリセットカウンタ８３と、単安定
マルチバイブレータ８５とで構成されている。 オアゲート８１は高電位及び中間電位の検出信号並びに
正常放電の検出信号Ｖｕ　Ｐ、ＶＭ　Ｐ、ＳＰＫをそれ
ぞれ入力し、これら入力信号のいずれかにハイレベルの
信号が現われたときハイレベルの信号を出力する。 ブリセラ１−カウンタ８３は、プリセット端子ＰＥを前
記オアゲートと接続し、クロック入力端子ＣＫを端子Ｔ
６と接続し、データ設定端子ＰＤをデータ入力用の端子
Ｔｏｏに接続し、プリセット端子ＰＥにハイレベルの信
号が現われたとき、設定データをプリヒツトし、その後
、クロック入力端子ＯＫに入力されるパルス数を泪数し
、計数値が設定データを越えた時ハイレベルとなるカウ
ントオーバ信号ＣＯを出力する。 甲安定マルチバイブレーク８５は、前記カウントオーバ
ー信号ＣＯを入力し、この信号Ｃ○がハイレベルとなっ
たことによりトリガされ所定時間だけハイレベルとなる
中断信ＱＩＮＴを出力する。 中断信号ＩＮＴはベース電圧ＶＥＩを一時的にローレベ
ル化させるための信号である。 以上により、異常放電防止回路７Ａは、加工状態が継続
して短絡状態にあるとき、言い換えれば、加工に有害な
電流が与えられそうになったとき単安定マルチバイブレ
ータ８５から中断信ｑＩＮＴを出力するようになる。モ
して、この中断信号ＩＮ　Ｔが出力された場合にはベー
スドライブ回路１７は一時的にパワートランジスタ１５
をオフするようになり、コンデン＋７０１〜Ｏｎへの充
電が一時中所されるにうになる。 かくして、異常放電防止回路７Δは放電加工に有害な電
流を有効に除去できるので、加工面積の変化にλ１応し
て最適電流密度とすることが可能であり、電極や加工製
品に損傷を与えることがない。 又、この結果加工面積が極端に小さくなることのあるい
わゆる喰い付き部の加工や貫通加工の扱は隔部での加工
安定性を良好とする。 第５図に示したように、情報出力回路７Ｂは、４つつの
カウンタ８７．８９．９１．９３と、マイクロプロセッ
サ９５と、処理プログラムを格納したメモリ９７と、割
り込みタイマ９９と、で構成されている。情報出力回路
７Ｂは、前記検出信号Ｖｌ−ＩＰ、ＶＭ　Ｐ、ＶＬ　Ｐ
、ＳＰＫを入力し、無放電状態、電極汚染状態、短絡状
態、正常放電状態を決用に便なる形で出力するものであ
る。 各／Ｊウンタ８７〜９３は情報源として前記加工状態検
出信号ＶＨＰ、ＶＭ　Ｐ、ＶＬ　Ｐ、ＳＰＫをそれぞれ
入力し、所定時間Ｔ内に入力される信号のパルス数をそ
れぞれ割数する。カウンタ８７〜９３の計数値はそれぞ
れｎ＋、ｎ２．ｎ：＋、Ｎであるとする。なお、カウン
タ９３に入力されるパルスは正常放電１回に対し１回で
あるが（第３図（ｄ　）参照）、他のカウンタ８７．８
９．９１に入力されるパルス数は極間電圧信号ＶＧが所
定電位の領域に入ったとき一気に１又は複数個入力され
る態様である（第３図（「）、（９）、（ｈ）参照）。 マイクロプロセッサ９５は所定時間Ｔ毎にカウンタ８７
〜９３の計数を読み込み、メモリ９７に格納されている
プログラムに基いて以下１〜■の処理を行う。 マイクプロセッサ９５はタイマＴからの割込み信号に塁
いてカウンタ９３の内容を読込み、次式でＪｔｋ値の標
準に対する’ＩＪＪ　＠ｒ％５ＰＫＪを演算する。 ％５ＰＫ＝　（Ｎ／Ｎｓ　Ｘｌ　００）・・・・・・（
１）ここにＮは計数値、ＮＳは理想状態における標準値
である。 理想状態における標準値ＮＳは計測時間Ｔを１回の充放
電サイクルＴＯで割ることでＮ５＝Ｔ／Ｔｃとして求め
られる。ここに、充放電サイクルＴｃは、コンデンサの
８金を０１コンデンサ充電用の限流抵抗値をＲ，ベース
電圧ＶＢのオン時間をＴｏｎ、同じくオフ時間をＴＯＦ
Ｆ、コンデンサ充電時定数の補正値をΔ、正常放電１回
通りの標準放電時間をＴｄｉｓとすれば次式で求まる。 Ｔｃ＝Ａ−Ｃ−Ｒ・　（Ｔｏｏ　＋ＴＯＦＦ　）−←Ｔ
ｄｉｓ　　　　　　　　　　・・・（２）右辺第１項は
Ａ＝１のとき極間電圧ＶＧＡｐを所定電圧の６３％まで
充電するのに要する時間を示す。本例では、無負荷電圧
１００ボルト、高電位の基準電位を６０ボルトとして、
Ａ＝１．４とした。このとき、（２）式の右辺第１項は
無負荷電圧の約７５％まで充電するのに要する時間を表
わしている。放電時間Ｔｄｉｓは、コンデンサ容ＩＣと
放電回路のインピーダンスにより定まる餡である。 この値は予めメモリ内に格納しておいて、コンデンサＣ
１〜Ｃｎの組み合わせに応じて所定の値を読出ずように
するのが良い。 マイクロプロセッサ９５は、上記（１）式で求められた
値「％５ＰＫＪが１００より大きい値場合には、これを
１００とし、求めた値を一時記憶する。 ［、−＋’ｆ　　　　　”　１九　　　唄゛、ζを知る
だ　の２−タ　％ＯＰ　　　　　％Ｐマイクロブロヒッ
’Ｊ−８５はタイマ９９からの割込み信号に基いてカウ
ンタ８７．８９．９１の内容を読込み、次式を演算する
。 ｎ　＝ｎ　１＋ｎ　２＋ｎ　３　　　　　　　　・・・
（３）％０ＰＮ＝　（ｎ　１／ｎ　）（１００−％５Ｐ
Ｋ）・・・・・・（４） ％ＰＯＬ＝　（ｎ　２／ｎ　）（１００−％５ＰＫ）・
・・・・・（５） ％３ｌ−ＩＴ＝　（ｎ　３／ｎ　）（１００−％５ＰＫ
）・・・・・・（６） ここにＦ％○ＰＮＪは無放電状態の割合を表わしており
、「％ＰＯＬＪは汚染状態の割合を表わしており、「％
Ｓ　ｌ−Ｉ　Ｔ　Ｊは短絡状態の割合を表わしている。 ■、立二ノ」１力Ｊロ艷 マイクロプロセッサ９５は以上の如くして求めりｌｔｎ
　ｒ　％　Ｓ　Ｐ　Ｋ　Ｊ、「％０ＰＮＪ、ｒ　％　Ｐ
　ＯＬ　Ｊ、「％５ＨＴＪを所定の装置に出力する。所
定の装２とは図示しない表示装置やＩｉ！ｌ　ｊＪｉ　
ａｎｔｉ　ｌ２ＩＩ装置、加工液制御装置、その他の適
応制御５Ａ冒等である。 表示装置の例で言えば、正常放電、無放電、汚染、短絡
の順でｉｏｏ、ｏ、ｏ、ｏとか、８０゜１０．５．５と
か、或いは６０，１０．１０．２０とかのごとく表示す
ることができるのでオペレータはこれら表示を見て加工
状態を適確に捉えることが可能となる。 又、間隙制御装置の例で云えば［％○ＰＮＪに塁いて、
例えばこの値が小さければ間隙を縮め加工速度を速める
ようにすること等が可能である。 更に、［％ＰＯＬＪに基いてベースドライブ回路１７を
制御し、「％ＰＯＬＪが所定の小さな値となるまでの間
加工途中に微小時間放電中断部分を１Φ入りること等が
可能である。 又更に、「％Ｓ１〜ＩＴＪに基いて異常放電防止回路７
Ａで行なったと同様の一時中所制御も可能である。 〔発明の効果〕 以上の通り、この発明によれば、蓄勢式の放電加工装置
の現在状態を有効に検出し、この現在状態に基いて正常
放電状態、無放電状態、汚染状態、短絡状態等所定の加
工状ｆｇを使用に便なる形で表現することができるよう
になる。 ４、図面の簡単な説明 図面はいずれも実施例を示し、第１図は放電加工装置の
電気回路を示す全体図、第２図は加工状態検出回路の回
路図、第３図は加工状態検出回路の各部の信号状態を示
すタイムチャート、第４図は異゛常放電防止回路の回路
図、第５図は情報出力回路の回路図である。 １・・・放電加工装置 ３・・・加工回路 ５・・・加工状態検出回路 ７Δ・・・賃常放電防止回路 ７Ｂ・・・情報出力回路 ２１・・・信号比較部 ２３・・・第１加工状態検出部 ２５・・・検出禁止部 ２７・・・第２加工状態検出部 ＶＧ・・・ｆ〜間電圧信号 ＶＢ・・・ベース電圧信号 Ｅｘ　ＳＰＫ・・・放電予測信号 ＳＰＫ・・・正常放電検出信号 ＴＡＢ・・・検出禁止信号 Ｖ）ＩＰ・・・Ｐｉ電位検出信号 ＶＭＰ・・・中間電位検出信号 ＶＬＰ・・・低電位検出信号 ＩＮＴ・・・中断信号 ％ＳＰＫ・・・放電データ ％ＯＰＮ・・・無放電データ ％ＰＯＬ・・・汚染データ ％ＳＨＴ・・・短絡データ

Claims (2)

【特許請求の範囲】
1. （１）コンデンサ放電回路を有する放電加工装置の極間
   電圧信号が所定の降下をすることで正常放電の状態を検
   出するようにし、他の状態の検出はこの正常放電が行わ
   れたのち前記コンデンサが充電されるのを待つて検出す
   るようにし、前記正常放電の状態は所定時間内に発生さ
   れる正常放電数の標準に対する割合で表わすようにし、
   他の状態は所定時間内にその状態が現われた時間をその
   他の他の状態のものに対する割合で表わすようにしたこ
   とを特徴とする放電加工装置の異常放電防止方法。
2. （２）コンデンサ放電回路を有する放電加工装置の極間
   電圧信号を基準電位と比較する信号比較部と、前記極間
   電圧信号が所定の降下をすることで正常放電の状態を検
   出する第１加工状態検出部と、該検出部が正常放電の状
   態を検出したのち前記コンデンサが充電するまでの間他
   の加工状態の検出を禁止する検出禁止部と、該禁止部が
   検出禁止していないことを条件として前記信号比較部の
   比較結果に基いて他の加工状態を検出する第２加工状態
   検出部と、前記第１加工状態検出部で検出される正常放
   電の回数を所定時間計数しこの係数を標準に対する割合
   で求めると共に前記第２検出部で検出される他の加工状
   態の発生時間を所定時間累計しこの累計時間をその他の
   他の状態のものに対する割合で求める情報出力回路と、
   を備えて構成される放電加工装置の異常放電防止装置。