JPS6284918A - 放電加工装置の加工状態検出方法及びその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 この発明はコンデンサ放電回路を有する放電加工装置の
加工状態検出方法及びその装置に関する。

〔従来技術の説明〕

従来の、放電回路にコンデンサを有ざない形のいわゆる
非蓄勢式の放電加工装置では加工状態を有効に検出可能
な加工状態検出装置が備えられている。この例としては
、トランジスタスイッチ回路を介して極間に与えられる
パルス電圧を基準電位と比較し、極間電圧が所定の電位
にあることで放電状態の適否を検出するようにし、この
ようにして検出された検出信号に基いて加工用パルス電
源、間隙制御装置、加工液供給装置、その他の適応制御
装置を適正に制御するようにした例がある（特公昭４７
−５０２７７）。

しかし゛ながら、従来の、放電回路にコンデンサを有す
る形のいわゆる静電形や電磁型の蓄勢式の放電加工装置
では、加工状態を有効に検出できる加工状態検出方法及
びその装置が開発されていなかった。

蓄勢式の放電加工装置は、超合金の放電加工等で必要と
される例えば１５０Ａ程度の高出力のピーク電流を比較
的小規模安価な回路で得ることができる利点がある。従
って、この蓄勢式の放電加工装置に加工状態を有効に検
出できる加工状態検出装置を備えこの装置からの検出信
号に基いて放電加工装置を加工状態に応じて適正１１Ｊ
Ｉｆｔすることができるなら、＾範な被加工材料に高度
な放電加工を施すことができる蓄勢式の放電加工装置を
安価に提供することができるようになる。

〔発明の目的〕

この発明は上記に鑑みて、蓄勢式の放電加工装置の加工
状態を有効に検出することができる放電加工装置の加工
状態検出方法及びその装置を提供することを目的とする
。

〔発明の概要〕

上記目的を達成するために、この発明では、コンデンサ
放電回路を有する放電加工装置の極間電圧信号が所定の
降下をすることで正常放電の状態を検出するようにし、
他の状態の検出はこの正常放電が行なわれたのち前記コ
ンデンサが充電されるのを待って検出するようにした。

又、放電加工装置の加工状態検出装置を、コンデンサ放
電回路を有する放電加工装置の極間電圧信号を基準電位
と比較する信号比較部と、前記極間電圧信号が所定の降
下をすることで正常放電の状態を検出する第１加工状態
検出部と、該検出部が正常放電の状態を検出したのち前
記コンデンサが充電するまでの開催の加工状態の検出を
禁止する検出禁止部と、該禁止部が検出禁止していない
ことを条件として前記信号比較部の比較結果に基いて他
の加工状態を検出する第２加工状態検出部と、を備えて
構成し、充電中は正常・放電以外の状態の検出を禁止す
ようにした。

〔実施例の説明〕

以下、この発明の一実施例を説明する。

第１図は静電型の蓄勢式放電加工装置の電気回路を示す
ブロック図、第２図は加工状態検出回路の回路図、第３
図は各部の信号状態を示すタイムチャート、第４図は異
常放電防止回路の回路図、第５図は情報出力回路の回路
図である。

第１図に示したように、放電加工装置１は放電加工を行
うための加工回路３と、この回路３と３つの端子Ｔ＋　
＊　Ｔ２　、Ｔ３を介して接続される加工状態検出回路
５と、該回路５と４つの端子Ｔ４　。

Ｔｓ　、Ｔａ　、Ｔｙを介して接続される異常放電防止
回路７Ａ及び情報出力回路７Ｂと、で構成されている。

異常放電防止回路７Ａは、端子Ｔ８と接続され、端子Ｔ
８は前記ベースドライブ回路１７と接続されている。

加工回路３は対向電極（加工間隙）９、加工用直流電源
１１、限流抵抗１３、パワートランジスタ１５とで形成
される直列回路と、前記パワートランジスタ１５のベー
スと接続されるベースドライブ回路１７と、前記対向電
極９と並列に接続される蓄勢式電源ユニット１９と、で
構成されている。

ベースドライブ回路１７は第３図（ｂ）に示したような
パルス状のベース電圧信号ＶＢを出力しこの信号が高レ
ベルにあるときパワートランジスタ１５を導通させる。

電源ユニット１９はリレー（ＲＹｌ　〜ＲＹｎ　）及び
コンデンサ（Ｃ１〜Ｃｎ　）の直列回路をｎ個並列に接
続して構成され、ｎｌ’ｌｌｊのリレーＲＹ１〜ＲＹｎ
を切替制御することにより、その容量を変更可能としで
ある。そして、電源ユニット１９は前記ベースドライブ
回路１７のの動により直流電源１１から所定の電圧を受
けて所定の電気エネルギーを蓄積し、電極９の絶縁破壊
によって電極９間にエネルギーを一気に放出し、所定の
放電加工を行う。

加工回路３の極間電圧Ｖｏ　Ａ　１１は前記端子ＴＩ＋
Ｔ２に与えられている。ベースドライブ回路１７から出
力されるベース電圧ＶＢはベース電圧信号Ｖａとして前
記端子Ｔ３に与えられている。

第２図に示したように、加工状態検出回路５は信号比較
部２１と、第１加工状態検出部２３と、検出禁止部２５
と、第２加工状態検出部２７と、で構成されている。

信号比較部２１は端子Ｔ＋　、Ｔ２と接続される電圧レ
ベル変換器２９と、この変換器２９と接続される２つの
比較器３１．３３と、で構成されている。

電圧レベル変換器２９は、高インピーダンスを介して極
間電圧ＶＧＡＩ）を入力し、この極間電圧ＶＧＡｐに比
例すると共に、最大振幅でも比較器３１．３３の最大入
力範囲を越えない程度の極間電圧信号ＶＧを出力する。

比較器３１．３３は入力された極間電圧信号ＶＧを、高
、低２レベルの基準電位Ｖ＋　、Ｖ２でそれぞれ比較し
、極間電圧信号ＶＧが基準電位Ｖ＋　、Ｖ２より大きい
ときハイレベルとなる比較結果信号Ｃ８１、Ｃ８２をそ
れぞれ出力する。

第１加工状態検出部２３は正常放電の状態を検出するも
ので、図示の如く、インバータ３５と、単安定マルチバ
イブレータ３７と、３つのナントゲート３９．４１．４
３と、で構成されている。

単安定マルチバイブレータ３７は高電位比較器３１の比
較結果信号Ｃ８１を入力し、極間電圧信号ＶＧが基準電
位Ｖ１以下となったとき比較結果信号Ｃ８１のローレベ
ル化によってトリガされ、第３図（ａ）、（Ｃ）に示し
たように予め設定された時間Ｔ１だけ放電予測信号Ｅｘ
ＳＰＫを出力する。時間Ｔ１は極間電圧が充電電位から
ほぼゼロ電位に達つするまでの時間として実験的に定め
たものである。なお、実際の放電時間はコンデンサ容量
を一定とすればほぼ一定となる。この放電子測信＠ＥＸ
　ＳＰＫは、まもなく正常放電が行われるであろうこと
の予測をし、又、正常放電の終了時点を規制する信号と
なる。

インバータ３５は低電位比較器３３の比較結果信号Ｃ８
２を入力し、これを反転する。

ナントゲート３９はその入力端子に単安定マルチバイブ
レータ３７の出力とインバータ３５の出力とを入力し、
両信号が共にハイレベルにあるときローレベルとなる信
号ＳＰを出力する。即ち、ナントゲート３９は第３図＜
Ｃ，）に示した放電予測信号ＥＸＳＰＫが高レベルにあ
って、極間電圧信号ｖＧが基準電位ｖ２以下となったと
き、放電が実際に開始されたことをローレベルで示す信
号ＳＰを出力する。

ナントゲート４３はこの信号ＳＰを一入力端子に受けて
おり、この信号ＳＰのローレベル化に伴ってハイレベル
となる正常放電検出信号ＳＰＫを出力する。

ナントゲート４１は前記正常放電検出信号ＳＰＫと前記
放電予測信号Ｅｘ　ＳＰＫとを入力し、両信号が共にハ
イレベルにあるときローレベルとなる信号を出力してお
り、放電予測信号Ｅｘ　ＳＰＫがハイレベルにある間ナ
ントゲート４３にローレベルの信号を出力する。ナント
ゲート４３は、ローレベルの２人力信号が共にハイレベ
ル化されるとき、言い換えれば、放電予測信号Ｅｘ　Ｓ
ＰＫがローレベル化されると共に比較結果信号Ｃ８２が
ハイレベル化されるときローレベル化されるようになる
。

よって、第１加工状態検出部２３は第３図（ｄ　）に示
したような正常放電検出信号ＳＰＫを出力することにな
るが、この正常放電検出信号ＳＰＫの立上り点は、正常
放電の放電開始点を示し、又、立下り点は正常放電の放
電終了点を示すことになる。正常放電検出信号ＳＰＫは
前記端子Ｔ７から出力され、異常放電防止回路７Ａ及び
情報出力回路７Ｂで利用される。

検出禁止部２５はその他の加工状態の検出を所定条件で
禁止するもので、２つのナントゲート４５．４７と、プ
リセッタブルカウンタ４９と、３つのインバータ５１．
５３．５５と、で構成されている。

ナントゲート４５はその入力端子に・ベース電圧信号Ｖ
Ｂと、プリセッタブルカウンタ４９の出力Ｑを入力して
いる。プリセッタブルカウンタ４９はプリセット入力端
子に前記正常放電検出信号ＳＰＫを入力し、他の入力端
子にナントゲート４５の出力を入力している。従って、
プリセッタブルカウンタ４９は正常放電検出信＠ＳＰＫ
の立上りに同期してベース電圧信号ＶＧの反転信号のパ
ルス数を計数し、この計数値が設定データと同じになる
までその出力をハイレベルとする信号を出力する。

インバータ５３はプリセッタブルカウンタ４９の出力を
反転し、プリセッタブルカウンタ４９の出力Ｑがハイレ
ベルにある間その出力をローレベルとする。ナントゲー
ト４７は、その入力端子にインバータ５３の出力を入力
しているので、正常放電検出信号ＳＰＫの立上りに同期
して、プリセッタブルカウンタ４９のデータ設定で定ま
る所定時間ＴＴＡＢだけその出力をローレベルとするこ
とになる。一方、ナントゲート４７の他の入力端子には
インバータ５１からベース電圧信号ＶＢの反転信号が入
力されている。従ってナントゲート４７はプリセッタブ
ルカウンタ４９がハイレベルの信号を出力している間そ
の出力をハイレベル化し、それ以外はベース電圧信号Ｖ
Ｂを出力するようになる。

インバータ５５はナントゲート４７から出力される信号
を反転して出力する。

よって、検出禁止部２５は、第３図（ｅ　）に示したよ
うに、正常放電検出信号ＳＰＫの立ち上りに同期して所
定の時間（区間）　ＴＴ　Ａ　Ｂだけ強制的にローレベ
ルとしたベース電圧信号の反転信号を出力する。以下、
この信号を検出禁止信号ＴＡＢと呼ぶ。検出禁止信号Ｔ
ＡＢは、以下説明される第２加工状態検出部２７に供給
され、その他の加工状態の検出の規制を行う役目を為す
。

第２加工状態検出部２７は極間電圧信号ＶＧが基準電位
■１より上にあるか（ＶＧ　＞Ｖ＋　）　、中間にある
か（Ｖ＋　≧ＶＧ＞Ｖ２）、あるいは基準電位Ｖ２以下
にあるか（ＶＧ≦Ｖ２　）の加工状態を検出するもので
ある。第２加工状態検出部２７は単安定マルチバイブレ
ータ５７と、３つつのナントゲート５９．６１．６３と
、２つの７リツプ７０ツブ６５．６７と、３つつのイン
バータ６９．７１．７３、と３つつのアンドゲート７５
．７７．７９と、で構成されている。

単安定マルチバイブレータ５７はベース電圧信号ＶＢを
入力し、この信号■８の立上りに同期して僅か５０〜１
ＱＱｎｓｅｃの間口−レベルとなるパルス信＠Ｐを出力
する。

ナントゲート５９は比較結果信号Ｃ８１とベース電圧信
号ＶＢとを入力し、比較結果信号Ｃ８１がハイレベルの
間ベース電圧信号ＶＢの反転信号を出力する。

フリップフロップ６５はセット端子Ｓにナントゲート５
９の出力を反転して入力し、リセット端子Ｒにマルチバ
イブレータ５７の出力を反転して入力している。従って
フリップフロップ６５は、比較結果信号Ｃ８１がハイレ
ベルにあることを条件としてベース電圧信号ＶＢのハイ
レベル信号でセットされ、次いでリセット端子に入力さ
れるハイレベルのパルス信号でリセットされて、リセッ
ト端子Ｒに次のパルスのハイレベル信号が入力されるま
での間その出力Ｑ１をハイレベルとする。

そしてフリップフロップ６５はリセット端子Ｒに入力さ
れる次のパルスのハイレベル信号によってクリアされる
が、このときセット端子Ｓにハイレベルの信号が与えら
れていれば当該パルスのローレベル化に伴って直ちにセ
ットされその出力をハイレベルとする。このようにフリ
ップフロップ６５からハイレベルの信号が出力される作
用は比較結果信号Ｃ８１がハイレベルの間繰り返えされ
ることになる。そして、フリップ７０ツブ６５はセット
端子Ｓに与えられている信号がローレベルとなり、次い
でリセット端子に与えられる信号がハイレベルとなった
時点でその出力をローレベルとする。

アンドゲート７５は、その入力端子にフリップフロップ
６５の出力信号Ｑ１と前記検出禁止信号ＴＡＢとを入力
し、第３図＜ｒ　＞に示したように、両信号が、ハイレ
ベルにある間ハイレベルとなる高電位検出信号ＶＨＰを
端子Ｔ４出力する。

ナントゲート６１は、低電位比較器３３の比較結果信号
Ｃ８２とベース電圧信号ＶＢとを入力し、前記ナントゲ
ート５９と同様に、比較結果信号Ｃ８２がハイレベルに
ある間、言い換えれば、極間電圧信号ＶＧが基準電位ｖ
２より大きい間ベース電圧信号ＶＢの反転信号を出力す
る。

フリップフロップ６７は、前記フリップフロップ６５と
同様に、単安定マルチバイブレータ５７から出力される
パルス信号に基いて比較結果信号Ｃ８２がハイレベルに
ある間、言い換えれば、極間電圧信号ｖＧが基準電位ｖ
２より大きくなった時点から極間電圧信号ＶＧが基準電
位Ｖ２以下となり次いで単安定マルチバイブレータ５７
から次のローレベルのパルス信号が出力されるまでの間
、パルス毎の微小時間を除いてハイレベルとなる信号Ｑ
２を出力する。

インバータ７１はこの信号Ｑ２を反転し、極間電圧信号
ＶＧが基準電位ｖ２より大きくない、即ち、基準電位■
２以下であることをハイレベルで表わす信号を出力する
。

ナントゲート７９は、インバータ７１から出力された信
号と前記検出禁止信号ＴＡＢとを入力し、第３図（ｇ）
に示したように、両信号がハイレベルのときハイレベル
となる低電位検出信号ＶＬＰを端子Ｔ６に出力する。

インバータ６９はフリップフロップ６５の出力信号Ｑ１
を反転する。ナントゲート６３はこの反転信号とフリッ
プフロップ６７の出力信号Ｑ２とを入力し、両信号がハ
イレベルにあるときローレベルとなる信号を出力する。

従って、ナントゲート６３は、極間電圧信号ＶＧが基準
電位Ｖ１以下で、かつ、基準電位ｖ２より大きいとき、
即ち、極間電圧信＠ＶＧが中間電位にあるときローレベ
ルとなる信号を出力する。

インバータ７３はナントゲート６３の出力信号を反転し
、極Ｉｉａ！電圧信号ＶＧが中間電位にあるときハイレ
ベルとなる信号を出力する。ナントゲート７７はインバ
ータ７３の出力信号と前記検出禁止信号ＴＡＢとを入力
しており、第３図（ｈ）に示したように、両信号がハイ
レベルにあるときハイレベルとなる中間電位信号ＶＭＰ
を端子Ｔ５に出力する。

以上により、第２図に示した加工状態検出回路５は、４
種の検出信号ＳＰＫ、ＶＨＰ、ＶＭ　Ｐ。

ＶＬＰを出力するようになる。これら検出信号の内容を
要約すると次のようになる。

■　正常放電検出信号ＳＰＫ この検出信号ＳＰＫは、第３図（ｄ　）に示したように
、極間電圧信号ＶＧが基準電位■２以下になった時に同
期して立上がり、所定の時間Ｔ１又は極間電圧信号Ｖａ
が基準電位Ｖ２より大きくなる時に同期して立ち下がる
信号であり、正常放電１回につき時間Ｔ２だけ１回ハイ
レベルとなる信号である。

■　高電位検出信号ＶＨＰ この検出信号ｖＨＰは、第３図（ｆ　）に示したように
、極間電圧信号ＶＧが基準電位Ｖ１より大きいとき、即
ち、ＶＧ＞Ｖｌ　のとき、充電時間ＴＴＡ［３を除いて
出力されるパルス状の信号である。

パルス波形はベース電圧信号ｖ８の波形を反転した形で
ある。つまり、ベース電圧信号Ｖａを時シ１信号とする
ならば、高電位検出信号ＶＨＰも時計信号となる。

■　中間電位検出信号ＶＭＰ この検出信ＱＶＭＰは、第３図（ｈ　）に示したように
、極間電圧信号ＶＧが中間電位にあるとき、即ち、Ｖｌ
　≧ＶＧ　＞Ｖ２　（７）＋！：キ、充？ＩｆＲ間Ｔｒ
　ＡＢを除いてで出力されるパルス状の信号である。

パルス波形の内容は高電位検出信号ＶＨＰと同様である
。

■　低電位　出：ｃ″ＶＬＰ この検出信号は、第３図（ａ　）に示したように、極間
電圧信＠ｖＧが基準電位ｖ２以下の時、即ち、ＶＧ≦ｖ
２のとき充電時間ＴＴ　Ａ　Ｂを除いて出力されるパル
ス状の信号である。パルス波形の内容は検出信号ＶＨＰ
、ＶＭＰと同様である。

第４図に示したように、異常放電防止回路７Ａは、オア
ゲート８１と、プリセットカウンタ８３と、単安定マル
チバイブレータ８５とで構成されている。

オアゲート８１は高電位及び中間電位の検出信号並びに
正常放電の検出信＠ＶＨＰ、ＶＭ　Ｐ、ＳＰＫをそれぞ
れ入力し、これら入力信号のいずれかにハイレベルの信
号が現われたときハイレベルの信号を出力する。

プリセットカウンタ８３は、プリセット端子ＰＥを前記
オアゲートと接続し、クロック入力端子ＧＫを端子Ｔ６
と接続し、データ設定端子ＰＤをデータ入力用の端子Ｔ
ＩＯに接続し、プリセット端子ＰＥにハイレベルの信号
が現われたとき、設定データをプリセットし、その優、
クロック入力端子ＣＫに入力されるパルス数を計数し、
計数値が設定データを越えた時ハイレベルとなるカウン
トオーバ信号Ｃ○を出力する。

単安定マルチバイブレータ８５は、前記カウントオーバ
ー信号ＣＯを入力し、この信号ＣＯがハイレベルとなっ
たとき所定時間だけハイレベルとなる中断信号ＩＮＴを
出力する。中断信＠ＩＮＴはベース電圧Ｖ［３を一時的
にローレベル化させるための信号である。

以上により、異常放電防止回路７Ａは、加工状態が継続
して短絡状態にあるとき、言い換えれば、加工に有害な
電流が与えられそうになったとき単安定マルチバイブレ
ータ８５から中断信号ＩＮＴを出力するようになる。そ
して、この中断信号■ＮＴが出力された場合にはベース
ドライブ回路１７は一時的にパワートランジスタ１５を
オフするようになり、コンデンサＣ１〜Ｃｎへの充電が
一時中断されるようになる。

かくして、異常放電防止回路７Ａは放電加工に有害な電
流を有効に除去できるので、加工面積の変化に対応して
最適電流密度とすることが可能であり、電極や加工製品
に損傷を与えることがない。

又、この結果加工面積が極端に小さくなることのあるい
わゆる喰い付き部の加工や貫通加工の抜は隔部での加工
仕上げを良好とする。

第５図に示したように、情報出力回路７Ｂは、４つつの
カウンタ８７．８９．９１．９３と、マイクロプロセッ
サ９５と、処理プログラムを格納したメモリ９７と、割
り込みタイマ９９と、で構成されている。情報出力回路
７Ｂは、前記検出信号ＶＨＰ、ＶＭＰ、ＶＬ　Ｐ、ＳＰ
Ｋを入力し、無放電状態、電極汚染状態、短絡状態、正
常放電状態を使用に便なる形で出力するものである。

各カウンタ８７〜９３は情報源として前記加工状態検出
信号ＶＨＰ、ＶＭ　Ｐ、ＶＬ　Ｐ、ＳＰＫをそれぞれ入
力し、所定時間Ｔ内に入力される信号のパルス数をそれ
ぞれ計数する。カウンタ８７〜９３の計数値はそれぞれ
ｎ＋　、ｎ２．ｎ３．Ｎであるとする。なお、カウンタ
９３に入力されるパルスは正常放電１回に対し１回であ
るが（第３図（ｄ　）参照）、伯のカウンタ８７．８９
．９１に入力されるパルス数は極間電圧信号ＶＧが所定
電位の領域に入ったとき一気に１又は複数個入力される
態様である（第３図（ｆン、（９）、（ｈ＞参照）。

マイクロプロセッサ９５は所定時間Ｔ毎にカウンタ８７
〜９３の計数を読み込み、メモリ９７に格納されている
プログラムに基いて以下１〜■の処理を行う。

マイクブロセッリ９５はタイマＴからの割込み信号に基
いてカウンタ９３の内容を読込み、次式で計数値の標準
に対する割合「％５ＰＫＪを演算する。

％５ＰＫ＝　（Ｎ／Ｎｓ　ＸＩ　００）・・・・・・（
１）ここにＮは計数値、ＮＳは理想状態における標準値
である。

理想状態における標準値ＮＳは計測時間Ｔを１回の充放
電サイクルＴＣで割ることでＮＳ　＝Ｔ／Ｔｃとして求
められる。ここに、充放電サイクルＴｃは、コンデンサ
の容量をＣ、コンデンサ充電用の限流抵抗値をＲ１ベー
ス電圧ＶＢのオン時間をＴｏｎ、同じくオフ時間を７Ｏ
ＦＦ、コンデンサ充電時定数の補正値をＡ１正常放電１
回当りの標準放電時間をＴｄｉｓとすれば次式で求まる
。

ＴＯ＝Ａ−Ｃ−Ｒ・（ＴＯｎ　十ＴＯＦＦ）／Ｔｏへ＋
ＴｄｉＳ　　　　　　　　　　・・・（２）右辺第１項
はＡ＝１のとき極間電圧Ｖｏ　Ａ　１１を所定電圧の６
３％まで充電するのに要する時間を示す。本例では、無
負荷電圧１００ボルト、高電位のＩＩ電位を６０ボルト
として、Ａ＝１．４とした。このとき、（２）式の右辺
第１項は無負荷電圧の約７５％まで充電するのに要する
時間を表わしている。放電時間ＴｄｉＳは、コンデンサ
容ＲＣと放電回路のインピーダンスにより定まる値であ
る。

この値は予めメモリ内に格納しておいて、コンデンサ０
１〜Ｃｎの組み合わせに応じて所定の値を読出すように
するのが良い。

マイクロプロセッサ９５は、上記（１）式で求められた
値「％５ＰＫＪが１００より大きい値場合には、これを
１００とし、求めた値を一時記憶する。

マイクロプロセッサ８５はタイマ９９からの割込み信号
に基いてカウンタ８７．８９．９１の内容を読込み、次
式を演算する。

ｎ　＝ｎ　１　＋ｎ、　２＋ｎ　３　　　　　　　　・
・・（３）％０ＰＮ＝　（ｎ　１／ｎ　＞（１００−％
５ＰＫ）・・・・・・（４） ％ＰＯＬ＝　（ｎ　２／ｎ　）（１００−％５ＰＫ）・
・・・・・（５） ％５ＨＴ＝　（ｎ　３／ｎ　）（１００−％５ＰＫ）・
・・・・・（６） ここに「％○ＰＮＪは無放電状態の割合を表わしており
、［％ＰＯＬＪは汚染状態の割合を表わしており、［％
５ＨＴＪは短絡状態の割合を表わしている。

■、データ出力処理 マイクロプロセッサ９５は以上の如くして求めｌａｒ％
５ＰＫＪ、「％○ＰＮＪ、「％ＰｏＬ」、「％５ＨＴＪ
を所定の装置に出力する。所定の装置とは図示しない表
示装置や間隙制御装置、加工液制御装置、その他の適応
制御装置等である。

表示装置の例で言えば、正常放電、無放電、汚染、短絡
の順でｉｏｏ、ｏ、ｏ、ｏとか、８０゜１０．５．５と
か、或いは６０．１０．１０．２０とかのごとく表示す
ることができるのでオペレータはこれら表示を見て加工
状態を適確に捉えることが可能となる。

又、間隙制御装置の例で云えば「％０ＰＮＪに基いて、
例えばこの値が小さければ間隙を縮め加工速度を速める
ようにすること等が可能である。

更に、「％ＰＯＬＪに繕いてベースドライブ回路１７を
制御し、［％ＰＯＬＪが所定の小さな値となるまでの間
加工途中に微小時間放電中断部分を挿入すること等が可
能である。

又更に、「％５ＨＴＪに基いて異常放電防止回路７Ａで
行なったと同様の一時中断制御も可能である。

〔発明の効果〕

以上の通り、この発明によれば、蓄勢式の放電加工装置
の加工状態を有効に検出でき、異常放電防止回路やその
他の回路に正確な加工状態の検出情報を提供することが
可能となる。

【図面の簡単な説明】

図面はいずれも実施例を示し、第１図は放電加工装置の
電気回路を示す全体図、第２図は加工状態検出回路の回
路図、第３図は加工状態検出回路の各部の信号状態を示
ずタイムチャート、第４図は異常放電防止回路の回路図
、第５図は情報出力回路の回路図である。 １・・・放電加工装置 ３・・・加工回路 ５・・・加工状態検出回路 ７Ａ・・・異常放電防止回路 ７Ｂ・・・情報出力回路 ２１・・・信号比較部 ２３・・・第１加工状態検出部 ２５・・・検出禁止部 ２７・・・第２加工状態検出部 ■Ｇ・・・極間電圧信号 ＶＢ・・・ベース電圧信号 ＥＸ　ＳＰＫ・・・放電予測信号 ＳＰＫ・・・正常放電検出信号 ＴＡＢ・・・検出禁止信号 ＶＨＰ・・・高電位検出信号 ＶＭＰ・・・中間電位検出信号 ＶＬＰ・・・低電位検出信号 ［ＮＴ・・・中断信号 ％ＳＰＫ・・・放電データ ％ＯＰＮ・・・無放電データ ％ＰＯＬ・・・汚染データ ％ＳＨＴ・・・短絡データ 手わ■有ｌｊＪ］云着］く自発） 昭和６１年　５月ノＺ日 特許庁長官　　宇　賀　　道　部　　殿１、事件の表示
　　　特願昭第６０−２２２７９３舅２、発明の名称　
　　放電加工装置の加工状態検出方法及びその装置３、
補正をする者 事件との関係　特許出願人 住所〈居所）　神奈川県伊勢原市石田２００番地氏名（
名称）　株式会社　ア　マ　ダ 代表者　　天１）満開 ４、代理人 住　所　　　　〒１０５東京都港区虎ノ門１丁目２番３
＠虎ノ門第−ビル５階 電話　東京（５０４）　３０７５番（代）５、補正の対
象 明細書全文。 ６、補正の内容 別紙の通り。 ７、添付書類の目録 全文訂正明ＩＩＩ書　　　　　　　　　　　　　　　　
　　　１通以　　上 明　　　　ｉｎ　　　　　３ １、発明の名称 放電加工装置のｈｎ工状態検出方法及びその装置２、特
許請求の範囲 （１）　　コンデンサ放電回路を有１°る放電加工装置
の（耐量電圧信号を基準電位で比較することにより正常
放電及びその他の加工状態を検出するようにした放電加
工装置の加工状態検出方法において、前記極間電圧信号
が所定の降下をすることで正常放電の状態を検出するよ
うにし、他の状態の検出はこの正常放電が行なわれたの
ち前記コンデンサが充電されるのを待って検出するよう
にしたことを特徴とする放電加工装置の加工状態検出方
法。 （２）　　コンデンサ放電回路を有する放電加工装置の
ｉｉ間電圧信号を基準電位と比較する信号比較部と、前
記極間電圧信号が所定の降下をすることでＩＥ　’７１
’＋゛放電の状態を検出する第１加二［状態検出部と、
該検出部が正常放電の状態を検出したのち前記コンデン
サが充電するまでの開催の加工状態の検出を禁止する検
出禁止部と、該禁止部が検出禁止していないことを条件
として前記信号比較部の比較結果に基いて他の加工状態
を検出する第２加工状態検出部と、を備えて構成される
放電加工装置の加工状態検出装置。 ３、発明の詳細な説明 〔発明の分野〕 この発明はコンデンサ放電回路を有する放電加工装２の
加工状態検出方法及びその装置に関する。 〔従来技術の説明〕 従来の、放電回路にコンデンサを有さない形のいわゆる
非蓄勢式の放電加工装置では加工状態を有効に検出可能
な加工状態検出装置が備えられている。この例としては
、トランジスタスイッチ回路を介して極間に与えられる
パルス電圧を基準電位と比較し、極間電圧が所定の電位
にあることで放電状態の適否を検出するようにし、この
Ｊ：うにして検出された検出信号に基いて加工用パルス
電源、間隙制御装置、加工液供給装置、その他の適応制
御装置を適正に制御するようにした例がある（特公昭４
７−５０２７７）。 しかしながら、従来の、放電回路にコンデンサを右Ｊる
形のいわゆる静電形や電磁型の蓄勢式のｈＩｉ電加工装
置では、加工状態を有効に検出できる加工状態検出方法
及びその装置が開発されていなかった。 蓄勢式の放電加工装置は、超硬合金の放電加工等で必要
とされる例えば１５０Ａ程度の高出力のピーク電流を比
較的小規模安価な回路で得る゛ことができる利点がある
。従って、この蓄勢式の放電加工装置に加工状態を有効
に検出できる加工状態検出装置を備えこの′＆置からの
検出信号に基いて放電加工装置を加工状態に応じて適正
制御することができるなら、高屈な被加工材料に高石な
放電加工を施すことができる蓄勢式の放電加工装置を安
１１１ｉに促成り゛ることができるようになる。 〔発明の目的〕 この発明は上記に鑑みて、蓄勢式の放電加工装置の加工
状態を有効に検出することができる放電加工装置の加工
状態検出方法及びその装置を提供することを目的とする
。 〔発明の（■要〕 上記目的を達成するために、この発明では、コンデンリ
放電回路を有する放電加工装置の（恒量電圧信号が所定
の時下をすることで正常放電の状態を検出するようにし
、他の状態の検出はこの］）常放雷が行なわれたのら前
記コンデンＩすが充電されるのを待って検出づるように
した。 又、放電加工装置の加工状態検出装置を、コンデンナ放
電回路を右する放電加工装置の極間電圧信号を基準電位
と比較する信号比較部と、前記極間電圧信号が所定の降
下をすることで正常放電の状態を検出する第１加工状態
検出部と、該検出部が正常放電の状態を検出したのち前
記コンデンサが充電するまでの開催の加工状態の検出を
禁止する検出楚止部と、該禁止部が検出禁止していない
ことを条イ１として前記信号比較部の比較結果に基いて
他の加工状態を検出する第２加工状態検出部と、を備え
て構成し、充電中は正常放電以外の状態の検出を禁止す
ようにした。 〔実施例の説明〕 以下、この発明の一実施例を３２明する。 第１図は静電をのＭ例式放電加工装置の電気回路を示ず
ブロック図、第２図は加工状態検出回路の回路図、第３
図は各部の信号状態を示１゛タイムヂャート、第４図は
異常放電防止回路の回路図、第５図は情報出力回路の回
路図である。 第１図に示したように、放電加工装置１は放電加工を行
うための加工回路３と、この回路３と３つの端子Ｔ＋　
、Ｔ２　、Ｔ３を介して接続される加工状態検出回路５
と、該回路５と４つの端子Ｔ４゜Ｔｓ　、Ｔｓ　、−Ｔ
ｙを介して接続される異常放電防止回路７Ａ及び情報出
力回路７Ｂと、で（に成されている。異常放電防止回路
７Ａは、端子Ｔ８と接続され、端子Ｔ８は前記ベースド
ライブ回路１７と接続されている。 加工回路３は対向電極（加工間隙）９、加工用直流電源
１１、限流抵抗１３、パワートランジスタ１５とで形成
される直列回路と、１１ｊ１記パワートランジスタ１５
のベースと接続されるベースドライブ回路１７と、前記
対向電極９と並列に接続される蓄勢式電源ユニット１９
と、で構成されている。 ベースドライブ回路１７は第３図（ｂ）に示したような
パルス状のベース電圧信号Ｖ［３を出力しこの信号が高
レベルにあるときパワートランジスタ１５を導通さμる
。電源ユニツ１〜１９はリレー（ＲＹＩ〜ＲＹｎ　）及
びコンデンナ（Ｃ１〜Ｏｎ）の直列回路をｎｆｌ′ｌｉ
ｌ並列に接続して構成され、ｎ個のリレーＲＹＩ〜ＲＹ
ｎを切替側υ１１７１ることにより、その容Ｇを変更可
能としである。そして、電源ユニット１つは前記ベース
ドライブ回路１７の作動により直流電源１１から所定の
？Ｒ圧を受けて所定の電気エネルギーを蓄積し、電極９
の絶縁破壊によって電極９間にエネルギーを一気に放出
し、所定のｆｉＪｉ電加工を行う。 加工回路３の極間電圧ＶＧ　Ａ　ｐは前記端子Ｔ＋　。 Ｔ２に与えられている。ベースドライブ回路１７から出
力されるベース電圧Ｖｅはベース電圧信号Ｖｎとして前
記端子Ｔ３に与えられている。 第２図に示したように、加工状態検出回路５は信号比較
部２１と、第１加工状態検出部２３と、検出禁止部２５
と、第２加工状態検出部２７と、でｔ１°４成されてい
る。 信号比較部２１は端子下１．Ｔ２と接続される電圧レベ
ル変換器２つと、この変換器２９と接続される２つの比
較器３１．３３と、で構成されている。 電圧レベル変換器２９は、高インピーダンスを介して極
間電圧ＶＧ　Ａ　１１を入力し、この極間電圧Ｖ　Ｇ　
Ａ　ｐに比例ツると共に、最大振幅でも比較器３１．３
３の最大入力範囲を越えない程度の極間電圧信号ＶＯを
出力する。比較器３１．３３は入力された極間電圧信号
ＶＧを、高、低２レベルの基準電位Ｖ＋　、Ｖ２でそれ
ぞれ比較し、極間電圧信号ｖＧが基準電位Ｖ＋　、Ｖ２
より大きいときハイレベルとなる比較結果信号Ｃ８１、
Ｃ８２をそれぞれ出力する。 第１加工状態検出部２３は正常放電の状態を検出づるも
ので、図示の如く、インバータ３５と、単安定マルチバ
イブレータ３７と、３つのナントゲート３９．４１．４
３と、で偶成されている。 単安定マルチバイブレーク３７は高電位比較器３１の比
較結果信号Ｃ８１を入力し、極間電圧信号Ｖ○が基準電
位ｖ１以下となったとぎ比較結果信ｑｃｓｉの立下がり
によってトリガされ、第３図（ａ）、（Ｃ）に示したよ
うに予め設定された時間Ｔまたけ放電予測信号Ｅｘ　Ｓ
ＰＫを出力する。 時間Ｔ＋　は正常放電によって極間電圧が充電電位から
ほぼピロ電位に達つするまでの時間として実験的に定め
たものである。なお、実際の放電時間はコンデンナ容量
を一定とすればほぼ一定となる。 インバータ３５は低電位比較器３３の比較結果信号Ｃ８
２を入力し、これを反転する。 ナントゲート３９はその入力端子に単安定マルチバイブ
レータ３７の出力とインバータ３５の出力とを入力し、
両信号が共にハイレベルにあるときローレベルとなる信
号ＳＰを出力する。即ち、ナントゲート３９は第３図（
Ｃ）に示した放電予測信号Ｅｘ　ＳＰＫが高レベルにあ
って、極間電圧信号ＶＧが基準電位Ｖ２以下となったと
き、ｔＩｉ電が実際に開始されたことをローレベルで示
す信号ＳＰを出力り°る。 ナントゲート４３はこの信号ＳＰを一入力端子に受けて
Ｊ３つ、この信号ＳＰのローレベル化に伴ってハイレベ
ルとなる正常放電検出信号ＳＰＫを出力する。 ナントゲート４１は前記正常放電検出信号ＳＰＫと前記
放電予測信号Ｅｘ　ＳＰＫとを入力し、両信号が共にハ
イレベルにあるときローレベルとなる信号を出力してお
り、放電予測信号Ｅｘ　ＳＰＫがハイレベルにある間ナ
ントゲート４３にローレベルの信号を出力する。ナント
ゲート４３は、ローレベルの２人力信号が共にハイレベ
ル化されるとぎ、言い換えれば、放電予測信号ＥＸ　Ｓ
ＰＫがローレベル化されると共に比較結束信号Ｃ８２が
ハイレベル化されるときローレベル化されるようになる
。 よって、第１加工状態検出部２３は第３図（ｄ　）に示
したような正常放電検出（Ｍ　舅Ｓ　Ｐ　Ｋを出力する
ことになる。正常放電検出信号ＳＰＫは前記端子Ｔ７か
ら出力され、異常放電防止回路７△及び情報出力回路７
Ｂで利用される。 検出禁止部２５はその他の加工状態の検出を所定条件で
禁止するもので、２つのナントゲート４５．４７と、プ
リセッタブルカウンタ４９と、３つのインバータ５１，
５３．５５と、で＋ｉｌＸ成されている。 ナントゲート４５はその入力端子にベース電圧信号ＶＢ
と、プリセッタブルカウンタ４９の出力Ｑを入力してい
る。プリセッタブルカウンタ４９はプリセット入力端子
に前記正常放電検出１８号ＳＰＫを入力し、他の入力端
子にナントゲート／Ｉ５の出力を入力している。従って
、プリセッタブルカウンタ４９は正常放電検出信号ＳＰ
Ｋの立」−りに同期してベース電圧信号ＶＧの反転信８
のパルス数の計数を開始し、この計数値が設定データと
同じになるまでその出力をハイレベルと１６信号を出力
する。 インバータ５３はプリセッタブルカウンタ４９の出力を
反転し、ブリセッタブルカｒクンタ４９の出力Ｑがハイ
レベルにある間その出力をローレベルとする。ナントゲ
ート４７は、その入力端子にインバータ５３の出力を入
力しているので、正常放電検出信号ＳＰＫの立上りに同
期して、プリセッタブルカウンタ４９のデータ設定で定
まる所定時間ＴＴＡＢだ１ノその入力をローレベルとす
ることになる。一方、ナントゲート４７の他の入力端子
にはインバータ５１からベース電圧信＠ＶＢの反転信号
が入力されている。従ってナントゲート４７はプリセッ
タブルカウンタ４９がハイレベルの信号を出力している
間その出力をハイレベル化し、それ以外はベース電圧信
号ＶＢを出力するようになる。 インバータ５５はナントゲート４７から出力される信号
を反転して出力する。 よって、検出禁止部２５は、第３図＜ｅ　＞に示したよ
うに、正常放電検出信号ＳＰＫの立ち上りに同期して所
定の時間（区間）　ＴＴ　Ａ　Ｂだけ強制的にローレベ
ルとしたベース電圧信号の反転信号を出力する。以下、
この信号を検出禁止部＠ＴＡＢと呼ぶ。検出禁止信号Ｔ
ＡＢは、以下説明される第２加工状態検出部２７に供給
され、その曲の加工状ｒぷの検出のノ々制を行う役［］
を為す。 第２加工状態検出部２７は極間電圧信号ＶＧが基準電位
Ｖ１より上にあるか（ＶＧ　＞Ｖｌ　）　、中間にある
か（Ｖｌ　≧ＶＣ＞Ｖ２）、あるいは基準電位Ｖ２以下
にあるか（ＶＣ≦Ｖ２　）の加工状態を検出するもので
ある。第２加工状態検出部２７は単安定マルチバイブレ
ータ５７と、３つつのナントゲート５つ、６１，６３と
、２つの負論理入力フリップフロップ６５．６７と、３
つつのインバータ６つ、７１．７３、と３つつのアンド
ゲート７５．７７．７９と、で構成されている。 単安定マルチバイブレータ５７はベース電圧信号ｖ６を
入力し、この信号Ｖｎの立上りにＥｒＩ　ＪｉｌＪ　Ｌ
ｔて僅か５０〜１００　ｎ５ｅｃの間口−レベルとなる
パルス信号Ｐを出力する。 ナントゲート５つは比較結果信号Ｃ８１とベース電圧信
号ＶＢとを入力し、比較結果信号Ｃ３Ｉがハイレベルか
つベース電圧信ＱＶｓがハイレベルのときローレベルの
パルスを出力する。 フリップフ［１ツブ６５はヒツト端子Ｓにナントゲート
５９の出ツノを入力し、リセット端子Ｒにマルチバイブ
レータ５７の出力を入力している。従ってフリップフロ
ップ６５は、比較結果信号Ｃ８１がハイレベルにあるこ
とを条件としてベース電圧信号ＶＢのハイレベル信号で
セットされ、リセット端子Ｒに次のパルスのローレベル
信号が入力されるまでの間その出力ＱＩをハイレベルと
する。 そしてフリップフロップ６５はリセット端子Ｒに入力さ
れる次のパルスのローレベル信号によってクリアされる
が、このときセット端子Ｓにローレベルの信号が与えら
れていればリセットはされずその出力をハイレベルとす
る。このようにフリップ７０ツブ６５からハイレベルの
信号が出力される作用は比較結果信号Ｃ８１がハイレベ
ルの間繰り返えされることになる。イして、フリップ７
０ツブ６５はセット端子Ｓに与えられている信号がハイ
レベルとなり、次いでリセット端子に与えられる信号が
ローレベルとなった時点でその出力をローレベルとする
。 アンドゲート７５は、その入力端子にフリップフロップ
６５の出力信号Ｑ＋　と前記検出禁止信号ＴＡＢとを入
力し、第３図（［）に示したように、両信号が、ハイレ
ベルにある間ハイレベルとなる高電位検出信ｇＶＨｐを
端子Ｔ４出力する。 ナントゲート６１は、低電位比較器３３の比較結果信号
Ｃ８２とベース電圧信ＱＶＢとを入力し、前記ナントゲ
ート５９と同様に、比較結果１５号Ｃ８２がハイレベル
にある間、言い換えれば、極間電圧信ＲＶ　Ｇが基準電
位Ｖ２より大きい間ベース電圧信号ＶＢの反転信号を出
力する。 フリップフロップ６７は、前記フリップフロップ６５と
同様に、単安定マルチバイブレーク５７から出力される
パルス信号に基いて比較績＋Ａ信号Ｃ８２がハイレベル
にある間、言い換えれば、極間電圧信号Ｖａが基準電位
ｖ２より大きくなったｆｆ１点から極間電圧信号ＶＧが
基準電位Ｖ２以下どなり次いで甲安定マルチバイブレー
タ５７から次のローレベルのパルス信号が出力されるま
での間、ハイレベルとなる信号Ｑ２を出力する。 インバータ７１はこの信号Ｑ２を反転し、極間電圧信号
ＶＧが基準電位Ｖ２より大きくない、即プう、基準電位
ｖ２以下であることをハイレベルで表わＶ信号を出力す
る。 アンドゲート７９は、インバータ７１から出力された信
号と前記検出禁止信号ＴＡＢとを入力し、第３図（ｇ＞
に示したように、両信号がハイレベルのときハイレベル
となる低電位検出信号ＶＬＰを端子Ｔ６に出力する。 インバータ６９はフリップフロップ６５の出力信号Ｑ１
を反転りる。ナントゲート６３はこの反転信号とフリッ
プフロップ６７の出力信号Ｑ２とを入力し、両信号がハ
イレベルにあるときローレベルとなる信号を出力する。 従って、ナントゲート６３は、極間電圧信号ｖＧが基準
電位Ｖ１以下で、かつ、基準電位■２より大きいとき、
即ち、極間電圧信号ＶＧが中間電位にあるときローレベ
ルとなる信号を出力する。 インバータ７３はナントゲート６３の出力信号を反転し
、極間電圧信号ＶＧが中間電位にあるときハイレベルと
なる信号を出力する。アンドゲート７７はインバータ７
３の出力信号と前記演出禁止信号ＴＡＢとを入力してＪ
３す、第３図（１））に示したように、両信号がハイレ
ベルにあるときハイレベルとなる中間電位信号ＶＭＰを
端子Ｔ５に出力する。 以上により、第２図に示した加工状態検出回路５は、４
種の検出信号ＳＰＫ、ＶＨＰ、ＶＭ　Ｐ、ＶＬＰを出力
するようになる。これら検出信号の内容を要約すると次
のようになる。 ■　正常を毘合１に曇ＳＰＫ この検出信号ＳＰＫは、第３図（ｄ　）に示したように
、極間電圧信号ＶＧが’Ｊ　Ｇ　＞　’Ｊ　１の状態か
らＶＧが低下して、Ｖ、＞ＶＧとなった瞬間から所定の
時間Ｔ１以内にＶ２　＞Ｖａとなったときハイレベルと
なり、Ｔ１経過後ローレベルとなる信号であり、正常放
電１回につき時間Ｔ２だけ１回ハイレベルどなる信号で
ある。 ■　°・　　中舌丹　Ｈ この検出信号Ｖ＋＋Ｐは、第３図（ｆ）に示したように
、極間電圧信号ＶＧが基準電位ｖ１より大きいとき、即
ら、ＶＣ＞　Ｖ　＋のとぎ、充電時間ＴＴＡＢを除いて
出力されるパルス状の信号である。 パルス波形はベース電圧信Ｑ　Ｖ　Ｂの波形を反転した
形である。 ■　中６ヴ尖’−””ＶＭＰ この検出信号ＶＭＰは、第３図（［１）に示したように
、極間電圧信号ＶＧが中間電位にあるとき、即ち、Ｖ＋
　≧ＶＧ＞Ｖ２のとぎ、充電時間ＴＴ八Ｂを除いてで出
力されるパルス状の信号である。 パルス波形の内容は高電位検出信号Ｖ）ＩＰと同様であ
る。 ■　イ氏ＬＬ！宇１２７ＶＩ−Ｐ この検出信号は、第３図（９）に示したように、極間電
圧信号ＶＧが基準電位Ｖ２以下の時、即ち、Ｖａ≦ｖ２
のとき充電時間ＴＴＡＢを除いて出力されるパルス状の
信号である。パルス波形の内容は検出信号ＶＨＰ、ＶＭ
　Ｐと同様である。 第４図に示したように、異渚放電防止回路７Ａは、オア
ゲート８１と、プリセットカウンタ８３と、単安定マル
チバイブレータ８５とで構成されている。 オアゲート８１は高電位及び中間電位の検出信号並びに
正常放電の検出１ｚ号Ｖｕ　Ｐ、ＶＭ　Ｐ、ＳＰＫをそ
れぞれ入力し、これら入力信号のいずれかにハイレベル
の信号が現われたときハイレベルの信号を出力する。 プリセットカウンタ８３は、プリセット端子ＰＥを前記
オアゲートと接続し、クロック入力端子ＣＫを端子Ｔ６
と接続し、データ設定端子ＰＤをデータ入力用の端子Ｔ
ｏｏに接続し、プリセット端子ＰＥにハイレベルの信号
が現われたとき、設定データをプリセットし、その後、
クロック入力端子ＯＫに入力されるパルス数を計数し、
計？ｌｉ　ＩＫｉが設定データを越えた時ハイレベルと
なるカウントオーバー号ＣＯを出力する。 ｄｉ安定マルチバイブレーク８５は、前記カウントオー
バー１８　号Ｃ○を入力し、この１５号Ｃ○がハイレベ
ルとなったことにより１〜リガされ所定時間だけハイレ
ベルとなる中断信ｑｒＮＴを出力する。 中断信号ｒＮＴはベース電圧ＶＢを一時的にローレベル
化させるためのｆｉｉ号である。 以上により、只常放電防止回路７Ａは、加工状態が継続
して短絡状態にあるとき、言い換えれば、加工に有害イ
２電流が与えられそうになったとき単安定マルチバイブ
レータ８５から中断信号ＩＮＴを出力するようになる。 そして、この中所信Ｑ　ＩＮＴが出力された場合にはベ
ースドライブ回路１７は一時的にパワートランジスタ１
５をオフするようになり、コン１ンサＣ１〜Ｑｎへの充
電が一時中所されるようになる。 かくして、毘常放電防止回路７△【よ放電加工に有害な
電流を有効に除去できるので、加工面積の変化に対応し
て最適電流密度とすることが可能であり、電極や加工製
品に豹１０を与えることがない。 又、この結果加工面積が極端に小さくなることのあるい
わゆる喰い付き部の加工や貫通加工の汲は陥部での加工
安定性を良好とする。 第５図に示したように、情報出力回路７Ｂは、４つつの
カウンタ８７．８９．９１．９３と、マイクロプロセッ
サ９５ど、処理プログラムを格納したメ七り９７と、；
１２１り込みタイマ９９と、て（１１１成されている。 情報出力回路７Ｂは、前記険出色号Ｖｌ−ＩＰ、Ｖ１７
ＩＰ、ＶＬ　Ｐ、ＳＰＫを入力し、無ｒｉ！！電状態、
電極汚染状態、短絡状態、正常放電状態を使用に便なる
形で出力するものである。 各カウンタ８７〜９３は情報源として前記加工状態検出
信号Ｖ）ＩＰ、Ｖｘ＋　Ｐ、Ｖｌ−Ｐ、ＳＰｔ＜をそれ
ぞれ入力し、所定時間Ｔ内に入力される信号のパルス数
をそれぞれ計数する。カウンタ８７〜９３の３を数値は
それぞれｎｌ、ｎ２．ｎ３．Ｎであるとする。なお、カ
ウンタ９３に入力されるパルスは正常放電１回に対し１
回であるが（第３図（ｄ　）参照）、他のカウンタ８７
．８９．９１に入力されるパルス数は極間電圧信号ＶＧ
が所定電位の領域に入ったとき一気に１又は複数個入力
される態様である（第３図（ｆ）、（ｏ）、（ｈ）参照
）。 マイクロプロセッサ９５は所定時間Ｔ毎にカウンタ８７
〜９３の計数を読み込み、メモリ９７に格納されている
プログラムに基いて以下工〜■の処理を行う。 マイクプロレッサ９５はタイマＴからの割込み信号に基
いてカウンタ９３の内容を読込み、次式で計数値の標準
に対する割合「％５ＰＫＪを演σする。 ％５ＰＫ＝　（Ｎ／Ｎｓ　Ｘ１００）−・−・・・（＋
）ここにＮは計数値、Ｎｓは理想状態における標準値で
ある。 理想状態における標準値Ｎｓは計測時間Ｔを１回の充放
電サイクルＴｃで割ることでＮ５＝Ｔ／Ｔｏとして求め
られる。ここに、充放電サイクルｌ”ｃは、コンデンサ
の容ＲをＣ１コンデンぢ充電用の限流抵抗値をＲ、ベー
ス電圧Ｖ［３のオン時間をＴｏｎ、同じ（オフ時間をＴ
ＯＦＦ、コンデンサ充電時定数の補正値を△、正常放電
１回当りの標ｔ￥放電時間を７−ｄｉｓとすれば次式で
求まる。 ７’ｃ　　＝Ａ−ｃ−Ｒ−（Ｔｏｎ　　−１−ＴＯＦＦ
　　＞＋ＴｄｉＳ　　　　　　　　　　・・・（２）右
辺第１項はＡ＝１のとき極間電圧Ｖａ　Ａ　Ｏを所定電
圧の６３％まで充電するのに要する時間を示す。本例で
は、無負荷電圧１００ポル１−１高電位の基準電位を６
０ボルトとして、Ａ＝１．４とシタ。このとき、（２）
式の右辺第１項は無負荷電圧の約７５％まで充電するの
に要する時間を表わしている。放電時間ＴｄｉＳは、コ
ンデンサ容量Ｃと放電回路のインピーダンスにより定ま
る値である。 この直は予めメモリ内に格納しておいて、コンデンサＣ
１〜Ｃｎの組み合わせに応じて所定の１直を読出すよう
にするのが良い。 マイクロプロＣフサ９５は、上記（１）式で求められた
圃「％５ＰＫＪが１００より大ぎい値場合には、これを
１００とし、求めた伯を一８５記憶７る。 マイクロプロセッサ８５はタイマ９９からのにｊ込み信
号に阜いてカウンタ８７．８９．９１の内容を読込み、
次式を演算する。 ｎ　＝ｎ　ｌ＋ｎ　２＋ｎ　３　　　　　　　　・・・
（１）％０ＰＮ＝　（ｎ　１／ｎ　＞（１００−％５Ｐ
Ｋ）・・・・・・（４） ％ＰＯＬ＝　（ｎ　２／ｎ　）（１００−％５ＰＫ）・
・・・・・（５） ％５ｌ−ｌＴ＝　（ｎ　３／ｎ　）（１００−％５ＰＫ
）・・・・・・（６） ここに「％０ＰＮＪは無放電状態の割合を表わしてａ３
す、「％ＰＯＬＪは汚染状態の割合を表わしてＪ３す、
［％５ＨＴＪは短絡状態の割合を表わしている。 ■、デニーｒ比Ｊ〔４濯− マイクロプロセッサ９５は以上の如くして求めｌご　１
直　　［％　５ＰＫＪ　　　、　　　「　％　０ＰＮＪ
　　　、　　　「　％　ＰＯＬＪ　　　、［％５ＨＴＪ
を所定の装置に出力する。所定の装置とは図示しない表
示装置や間隙制御装置、加工液制御装置、その他の適応
制御装置等である。 表示装置の例で言えば、正常放電、無放電、汚染、短絡
の順で１００．Ｏ，Ｏ，Ｏとか、８０゜１０．５．５と
か、或いは６０，１０．１０．２０とかのごとく表示す
ることができるのでオペレータはこれら表示を見て加工
状態を適確に捉えることが可能となる。 又、間隙制御装置の例で云えば［％０ＰＮＪに基いて、
例えばこの値が小さければ間隙を縮め加工速度を速める
ようにすること等が可能である。 更に、［％ＰＯＬＪに基いてベースドライブ回路１７を
制御し、「％ＰＯＬＪが所定の小さな値となるまでの間
加工途中に微小時間放電中断部分を挿入すること等が可
能である。 又更に、［％５ＨＴＪに閃いて異常放電防止回路７Ａで
行なったと同様の一時中断制御も可能である。 〔発明の効果〕 以上の通り、この発明によれば、蓄勢式の放電加工装置
の加工状態を有効に検出でき、異常放電防止回路やその
他の回路に正確な加工状態の検出情報を提供することが
可能となる。 ４、図面の簡１１ｉイτ説明 図面はいずれも実施例を示し、第１図は放電加工装置の
電気回路を示す全体図、第２図は加工状態検出回路の回
路図、第３図は加工状態検出回路の各部の信号状態を示
すタイムチｐ　−ト、第４図は異常放電防止回路の回路
図、第５図は情報出力回路の回路図である。 １・・・放電加工装置 ３・・・加工回路 ５・・・加工状態検出回路 ７Ａ・・・異常放電防止回路 ７Ｂ・・・情報出力回路 ２１・・・信号比較部 ２３・・・第１加工状態検出部 ２５・・・検出禁止部 ２７・・・第２加工状態検出部 ＶＧ・・・極間電圧信号 ＶＢ・・・ベース電圧信号 ＥＸＳＰＫ・・・放電予測信号 ＳＰＫ・・・正常放電検出信号 ＴＡＢ・・・検出禁止信号 ＶＩＰ・・・高電位検出信号 ＶＭＰ・・・中間電位検出信号 ＶＬＰ・・・低電位検出信号 ＩＮＴ・・・中断信号 ％ＳＰＫ・・・放電データ ％○ＰＮ・・・無放電データ ％［）○し・・・汚染データ ％Ｓ　ｉ−Ｉ　Ｔ・・・短絡データ １さぜ：ＩＬ’−１’：ｒ”＋

Claims (2)

【特許請求の範囲】
1. （１）コンデンサ放電回路を有する放電加工装置の極間
   電圧信号を基準電位で比較することにより正常放電及び
   その他の加工状態を検出するようにした放電加工装置の
   加工状態検出方法において、前記極間電圧信号が所定の
   降下をすることで正常放電の状態を検出するようにし、
   他の状態の検出はこの正常放電が行なわれたのち前記コ
   ンデンサが充電されるのを待って検出するようにしたこ
   とを特徴とする放電加工装置の加工状態検出方法。
2. （２）コンデンサ放電回路を有する放電加工装置の極間
   電圧信号を基準電位と比較する信号比較部と、前記極間
   電圧信号が所定の降下をすることで正常放電の状態を検
   出する第１加工状態検出部と、該検出部が正常放電の状
   態を検出したのち前記コンデンサが充電するまでの間他
   の加工状態の検出を禁止する検出禁止部と、該禁止部が
   検出禁止していないことを条件として前記信号比較部の
   比較結果に基いて他の加工状態を検出する第２加工状態
   検出部と、を備えて構成される放電加工装置の加工状態
   検出装置。