JP2001330639A - アレイ基板の検査方法 - Google Patents
アレイ基板の検査方法Info
- Publication number
- JP2001330639A JP2001330639A JP2000153057A JP2000153057A JP2001330639A JP 2001330639 A JP2001330639 A JP 2001330639A JP 2000153057 A JP2000153057 A JP 2000153057A JP 2000153057 A JP2000153057 A JP 2000153057A JP 2001330639 A JP2001330639 A JP 2001330639A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- test
- voltage
- supplied
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 液晶パネルを構成するアレイ基板において、
ＡＳＷのオフリーク不良を容易に検出できるようにす
る。 【解決手段】 電圧値の異なる２種類のオフ電圧Ｖｇｓ
でそれぞれＡＳＷ１〜ｎを非導通状態とし、補助容量１
３に書き込んだテスト用信号を所定時間保持した後、そ
れぞれ書き込んだテスト用信号を読み取り、２つのテス
ト用信号から得られた信号波形を比較してオフリーク不
良の有無や分類を容易にした。
ＡＳＷのオフリーク不良を容易に検出できるようにす
る。 【解決手段】 電圧値の異なる２種類のオフ電圧Ｖｇｓ
でそれぞれＡＳＷ１〜ｎを非導通状態とし、補助容量１
３に書き込んだテスト用信号を所定時間保持した後、そ
れぞれ書き込んだテスト用信号を読み取り、２つのテス
ト用信号から得られた信号波形を比較してオフリーク不
良の有無や分類を容易にした。
Description
【０００１】
【発明の属する技術分野】この発明は、おもにアクティ
ブマトリクス型の液晶表示装置に用いられるアレイ基板
の検査方法に関し、詳しくはアレイ基板上にＴＦＴで形
成されたアナログスイッチの不良を検出する技術に関す
る。
ブマトリクス型の液晶表示装置に用いられるアレイ基板
の検査方法に関し、詳しくはアレイ基板上にＴＦＴで形
成されたアナログスイッチの不良を検出する技術に関す
る。
【０００２】
【従来の技術】近年、画素毎にスイッチ素子を配置した
ＡＭ（アクティブマトリクス）型液晶表示装置が、ノー
ト型ＰＣや携帯型情報端末のディスプレイとして普及し
つつある。とくに、スイッチ素子としてｐ−Ｓｉ（ポリ
シリコン）ＴＦＴを用いたものは、アレイ基板上に画素
部のほかに駆動回路を集積することができるため、配線
の容易化、装置の小型化に有利とされている。
ＡＭ（アクティブマトリクス）型液晶表示装置が、ノー
ト型ＰＣや携帯型情報端末のディスプレイとして普及し
つつある。とくに、スイッチ素子としてｐ−Ｓｉ（ポリ
シリコン）ＴＦＴを用いたものは、アレイ基板上に画素
部のほかに駆動回路を集積することができるため、配線
の容易化、装置の小型化に有利とされている。
【０００３】アレイ基板上に集積される駆動回路のう
ち、信号線駆動回路は、シフトレジスタ、極性選択回
路、バッファ回路、アナログスイッチ（以下、ＡＳ
Ｗ）、ビデオバスなどで構成されている。このうちＡＳ
Ｗは、極性反転駆動のために、１本の信号線に極性の異
なる画像信号を１水平走査期間又は１フレーム期間ごと
にサンプリングすることから、ｎ−ｃｈＴＦＴとｐ−ｃ
ｈＴＦＴとを組み合わせたＣ−ＭＯＳが用いられてい
る。
ち、信号線駆動回路は、シフトレジスタ、極性選択回
路、バッファ回路、アナログスイッチ（以下、ＡＳ
Ｗ）、ビデオバスなどで構成されている。このうちＡＳ
Ｗは、極性反転駆動のために、１本の信号線に極性の異
なる画像信号を１水平走査期間又は１フレーム期間ごと
にサンプリングすることから、ｎ−ｃｈＴＦＴとｐ−ｃ
ｈＴＦＴとを組み合わせたＣ−ＭＯＳが用いられてい
る。
【０００４】ところで、上記のようなＴＦＴでは、オフ
状態（非導通）であっても、ドレイン〜ソース間には僅
かに電流が流れている（以下、オフリークという）。通
常のフレーム周波数では、画素に書き込まれた画像信号
の電圧がオフリークにより低下する前に次の書き込みが
行われるため、表示に影響を与えることはほとんどな
い。しかし、トランジスタ特性のばらつきによりリーク
する電流が多くなると、画素に書き込まれた画像信号の
電圧が１フレーム期間内に大きく低下してしまい、表示
に必要な電圧を維持できなくなってしまう（以下、オフ
リーク不良という）。この結果、例えば黒（又はこれに
準じた色）を表示したときに、オフリーク不良のＡＳＷ
を通じて画像信号が書き込まれた縦一列の画素だけ色が
薄くなり、これが線欠陥として認識されることになる。
状態（非導通）であっても、ドレイン〜ソース間には僅
かに電流が流れている（以下、オフリークという）。通
常のフレーム周波数では、画素に書き込まれた画像信号
の電圧がオフリークにより低下する前に次の書き込みが
行われるため、表示に影響を与えることはほとんどな
い。しかし、トランジスタ特性のばらつきによりリーク
する電流が多くなると、画素に書き込まれた画像信号の
電圧が１フレーム期間内に大きく低下してしまい、表示
に必要な電圧を維持できなくなってしまう（以下、オフ
リーク不良という）。この結果、例えば黒（又はこれに
準じた色）を表示したときに、オフリーク不良のＡＳＷ
を通じて画像信号が書き込まれた縦一列の画素だけ色が
薄くなり、これが線欠陥として認識されることになる。
【０００５】こうした線欠陥は、液晶パネルとして完成
した後に点灯検査を行うことで発見することができる
が、この段階では既に多くのパネルがライン上を流れて
いるため、同じ線欠陥をもつ製品を多数製造してしまう
ことになり、歩留まりの低下を招くことになる。さらに
液晶パネルとして完成させるための工程や部品が無駄と
なり、製造コストが上昇する。このように、液晶パネル
として完成した段階ではＡＳＷのオフリーク不良による
線欠陥に対して早期に対策をとることが難しく、アレイ
基板の段階で発見することが望ましいと言える。
した後に点灯検査を行うことで発見することができる
が、この段階では既に多くのパネルがライン上を流れて
いるため、同じ線欠陥をもつ製品を多数製造してしまう
ことになり、歩留まりの低下を招くことになる。さらに
液晶パネルとして完成させるための工程や部品が無駄と
なり、製造コストが上昇する。このように、液晶パネル
として完成した段階ではＡＳＷのオフリーク不良による
線欠陥に対して早期に対策をとることが難しく、アレイ
基板の段階で発見することが望ましいと言える。
【０００６】そこで、画像表示を行うことができないア
レイ基板の段階で、実際に画像表示を行ったときと等価
的な検査を行うことができるアレイテスタと呼ばれる検
査装置が用いられている。このアレイテスタでは、ＡＳ
Ｗのオフリーク不良のほか、画素部分の線欠陥や点欠
陥、ドライバ検査として走査線／信号線駆動回路の消費
電流やシフトレジスタの動作などの検査を行うことがで
きる。ＡＳＷのオフリーク不良は、各画素に接続された
補助容量にテスト用信号を書き込み、１画面分の書き込
みが終了した後に、このテスト用信号を再度読み出し、
この信号波形と期待値として設定された信号波形とを比
較することで判定する方法が広く知られている。
レイ基板の段階で、実際に画像表示を行ったときと等価
的な検査を行うことができるアレイテスタと呼ばれる検
査装置が用いられている。このアレイテスタでは、ＡＳ
Ｗのオフリーク不良のほか、画素部分の線欠陥や点欠
陥、ドライバ検査として走査線／信号線駆動回路の消費
電流やシフトレジスタの動作などの検査を行うことがで
きる。ＡＳＷのオフリーク不良は、各画素に接続された
補助容量にテスト用信号を書き込み、１画面分の書き込
みが終了した後に、このテスト用信号を再度読み出し、
この信号波形と期待値として設定された信号波形とを比
較することで判定する方法が広く知られている。
【０００７】
【発明が解決しようとする課題】しかしながら、ＡＳＷ
のオフリーク不良による電流のリークは微少なものであ
るため、テスト用信号の波形の微妙な差が測定誤差やノ
イズにまぎれてしまい、波形の比較による判定が難しい
という問題点があった。また、仮に不良の判定ができた
としても、それがオフリーク不良によるものか、あるい
は配線のショートや断線などの他の欠陥によるものかを
区別することが難しいという問題点があった。このよう
に、従来のアレイテスタによる検査では、アレイ基板の
段階でＡＳＷのオフリーク不良による線欠陥かどうかを
特定することは難しく、線欠陥をもつパネルがライン上
を流れる前に適切な対策をとることや、製造コストの上
昇を避けることは困難であった。
のオフリーク不良による電流のリークは微少なものであ
るため、テスト用信号の波形の微妙な差が測定誤差やノ
イズにまぎれてしまい、波形の比較による判定が難しい
という問題点があった。また、仮に不良の判定ができた
としても、それがオフリーク不良によるものか、あるい
は配線のショートや断線などの他の欠陥によるものかを
区別することが難しいという問題点があった。このよう
に、従来のアレイテスタによる検査では、アレイ基板の
段階でＡＳＷのオフリーク不良による線欠陥かどうかを
特定することは難しく、線欠陥をもつパネルがライン上
を流れる前に適切な対策をとることや、製造コストの上
昇を避けることは困難であった。
【０００８】この発明は、アレイ基板の段階でＡＳＷの
オフリーク不良を容易に検出することができるアレイ基
板の検査方法を提供することを目的とする。
オフリーク不良を容易に検出することができるアレイ基
板の検査方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、互いに交差する複数本の信号線
及び複数本の走査線、これら両線の各交差部に配置され
た画素電極、前記画素電極と電気的に接続された補助容
量、前記走査線から供給されるゲート信号により前記信
号線と前記画素電極間を導通させて前記信号線に供給さ
れた画像信号を前記画素電極及び補助容量に書き込むス
イッチ素子を含む画素部と、画像信号を供給するビデオ
バス、フレームごとに所定の選択信号を出力する極性選
択回路、前記極性選択回路から供給される選択信号によ
り前記ビデオバスと前記信号線間を導通させて前記ビデ
オバスに供給された画像信号を前記信号線に供給するＡ
ＳＷを含む信号線駆動回路と、前記走査線にゲート信号
を供給する走査線駆動回路とを備えたアレイ基板におい
て、前記アナログスイッチを選択信号により導通させて
前記ビデオバスに供給されたテスト用信号を前記信号線
から前記補助容量に書き込み、前記アナログスイッチを
所定の電圧に設定した非選択信号により非導通にして所
定時間保持した後、前記補助容量に書き込んだテスト用
信号を前記信号線を通じて読み出す検査ステップを複数
回実施し、各検査ステップでの前記アナログスイッチの
非選択信号の電圧を異ならせることを特徴とする。
め、請求項１の発明は、互いに交差する複数本の信号線
及び複数本の走査線、これら両線の各交差部に配置され
た画素電極、前記画素電極と電気的に接続された補助容
量、前記走査線から供給されるゲート信号により前記信
号線と前記画素電極間を導通させて前記信号線に供給さ
れた画像信号を前記画素電極及び補助容量に書き込むス
イッチ素子を含む画素部と、画像信号を供給するビデオ
バス、フレームごとに所定の選択信号を出力する極性選
択回路、前記極性選択回路から供給される選択信号によ
り前記ビデオバスと前記信号線間を導通させて前記ビデ
オバスに供給された画像信号を前記信号線に供給するＡ
ＳＷを含む信号線駆動回路と、前記走査線にゲート信号
を供給する走査線駆動回路とを備えたアレイ基板におい
て、前記アナログスイッチを選択信号により導通させて
前記ビデオバスに供給されたテスト用信号を前記信号線
から前記補助容量に書き込み、前記アナログスイッチを
所定の電圧に設定した非選択信号により非導通にして所
定時間保持した後、前記補助容量に書き込んだテスト用
信号を前記信号線を通じて読み出す検査ステップを複数
回実施し、各検査ステップでの前記アナログスイッチの
非選択信号の電圧を異ならせることを特徴とする。
【００１０】請求項２の発明は、前記各検査ステップで
読み出されてたテスト用信号の比較から、前記アナログ
スイッチの不良を検出することを特徴とする。
読み出されてたテスト用信号の比較から、前記アナログ
スイッチの不良を検出することを特徴とする。
【００１１】請求項３の発明は、請求項１および２にお
いて、前記非選択信号の電圧は、前記信号線駆動回路に
供給される電源電圧に従って設定されることを特徴とす
る。
いて、前記非選択信号の電圧は、前記信号線駆動回路に
供給される電源電圧に従って設定されることを特徴とす
る。
【００１２】好ましい形態として、前記ＡＳＷは、ｎ−
ｃｈＴＦＴとｐ−ｃｈＴＦＴとを組み合わせたＣ−ＭＯ
Ｓで構成される。
ｃｈＴＦＴとｐ−ｃｈＴＦＴとを組み合わせたＣ−ＭＯ
Ｓで構成される。
【００１３】上記検査方法において、ＡＳＷをオフ状態
とする非選択信号の電圧（オフ電圧Ｖｇｓ）をシフトす
ると、ＡＳＷをオフ状態としたときにドレイン〜ソース
間に流れる電流（リーク電流）の量もシフトする。例え
ば、ｐ−ｃｈＴＦＴにおいて、ある種の特性不良が発生
した時、オフ電圧Ｖｇｓ＝０Ｖの場合では、リーク電流
の量は正常時とオフリーク不良発生時とでは大差ない
が、オフ電圧Ｖｇｓ＝−１Ｖになると、リーク電流の量
は正常時とオフリーク不良発生時とで大きな差となる。
すなわち、ＡＳＷにオフリーク不良が発生している場合
は、オフ電圧を−１Ｖとしたときのリーク電流がより大
きくなるため、信号波形にノイズが混じっていても不良
の検出が容易となる。さらに同じ補助容量から読み出し
た２回のテスト用信号の大きさの違いから、オフリーク
不良と他の欠陥との区別も容易になる。なお、信号波形
の評価を容易にする電圧設定は発生する不良の種類や程
度、場所により異なる。
とする非選択信号の電圧（オフ電圧Ｖｇｓ）をシフトす
ると、ＡＳＷをオフ状態としたときにドレイン〜ソース
間に流れる電流（リーク電流）の量もシフトする。例え
ば、ｐ−ｃｈＴＦＴにおいて、ある種の特性不良が発生
した時、オフ電圧Ｖｇｓ＝０Ｖの場合では、リーク電流
の量は正常時とオフリーク不良発生時とでは大差ない
が、オフ電圧Ｖｇｓ＝−１Ｖになると、リーク電流の量
は正常時とオフリーク不良発生時とで大きな差となる。
すなわち、ＡＳＷにオフリーク不良が発生している場合
は、オフ電圧を−１Ｖとしたときのリーク電流がより大
きくなるため、信号波形にノイズが混じっていても不良
の検出が容易となる。さらに同じ補助容量から読み出し
た２回のテスト用信号の大きさの違いから、オフリーク
不良と他の欠陥との区別も容易になる。なお、信号波形
の評価を容易にする電圧設定は発生する不良の種類や程
度、場所により異なる。
【００１４】
【発明の実施の形態】以下、この発明に係わるアレイ基
板の検査方法をＡＭ型液晶表示装置に適用した場合の実
施形態について説明する。
板の検査方法をＡＭ型液晶表示装置に適用した場合の実
施形態について説明する。
【００１５】図１は、この実施形態に係わるアレイ基板
の回路構成図である。
の回路構成図である。
【００１６】アレイ基板１０上には、画素部１００、走
査線駆動回路１１０、信号線駆動回路１２０、入出力端
子１３０及び１３１などが形成されている。
査線駆動回路１１０、信号線駆動回路１２０、入出力端
子１３０及び１３１などが形成されている。
【００１７】画素部１００には、走査線Ｇ１，Ｇ２・・
・Ｇｎ及び信号線Ｄ１，Ｄ２・・・Ｄｍが互いに交差す
るように配置されており、これら両線の交差部にはｐ−
ＳｉＴＦＴで構成されたスイッチ素子１１が配置されて
いる。このスイッチ素子１１のゲート電極は１水平ライ
ン毎に共通に走査線Ｇ１，Ｇ２・・・Ｇｎに接続され、
またソース電極は１垂直ライン毎に信号線Ｄ１，Ｄ２・
・・Ｄｍに接続されている。さらにドレイン電極は画素
電極１２に接続されるとともに、この画素電極１２と電
気的に配置された補助容量１３に接続されている。この
補助容量１３は、補助容量線１４に接続され、図示しな
い外部駆動回路から補助容量電圧が供給される。後述す
るアレイテスタ１４０を使った検査では、電源電圧出力
部１４３から一定の電位が入出力端子１３１を通じて供
給される。
・Ｇｎ及び信号線Ｄ１，Ｄ２・・・Ｄｍが互いに交差す
るように配置されており、これら両線の交差部にはｐ−
ＳｉＴＦＴで構成されたスイッチ素子１１が配置されて
いる。このスイッチ素子１１のゲート電極は１水平ライ
ン毎に共通に走査線Ｇ１，Ｇ２・・・Ｇｎに接続され、
またソース電極は１垂直ライン毎に信号線Ｄ１，Ｄ２・
・・Ｄｍに接続されている。さらにドレイン電極は画素
電極１２に接続されるとともに、この画素電極１２と電
気的に配置された補助容量１３に接続されている。この
補助容量１３は、補助容量線１４に接続され、図示しな
い外部駆動回路から補助容量電圧が供給される。後述す
るアレイテスタ１４０を使った検査では、電源電圧出力
部１４３から一定の電位が入出力端子１３１を通じて供
給される。
【００１８】なお、図１は、液晶パネルとして組み立て
る前のアレイ基板上での構成を示したものであるため、
画素電極１２と対向配置される対向電極及びこれら電極
間に充填される液晶層などは図示していない。
る前のアレイ基板上での構成を示したものであるため、
画素電極１２と対向配置される対向電極及びこれら電極
間に充填される液晶層などは図示していない。
【００１９】走査線駆動回路１１０は、シフトレジスタ
１１１、バッファ１１２から構成されている。シフトレ
ジスタ１１１は、図示しない外部駆動回路から入出力端
子１３０を通じて供給される垂直のスタート信号やクロ
ック信号（以下、垂直／水平を含めてロジック信号とい
う）に基づいて、走査線Ｇ１，Ｇ２・・・Ｇｎに１水平
走査期間毎にゲート信号を出力する。
１１１、バッファ１１２から構成されている。シフトレ
ジスタ１１１は、図示しない外部駆動回路から入出力端
子１３０を通じて供給される垂直のスタート信号やクロ
ック信号（以下、垂直／水平を含めてロジック信号とい
う）に基づいて、走査線Ｇ１，Ｇ２・・・Ｇｎに１水平
走査期間毎にゲート信号を出力する。
【００２０】後述するアレイテスタ１４０を使った検査
では、テスト用信号発生部１４１からシフトレジスタ１
１１へロジック信号が供給されるほか、電源電圧出力部
１４３からは、走査線駆動回路１１０を駆動するための
電源電圧が供給される。
では、テスト用信号発生部１４１からシフトレジスタ１
１１へロジック信号が供給されるほか、電源電圧出力部
１４３からは、走査線駆動回路１１０を駆動するための
電源電圧が供給される。
【００２１】信号線駆動回路１２０は、シフトレジスタ
１２１、極性選択回路／バッファ１２２、ビデオバス１
２３及びＡＳＷ１，２・・・ｎで構成されている。シフ
トレジスタ１２１は、図示しない外部駆動回路から入出
力端子１３０を通じて供給されるロジック信号に基づい
て、極性選択回路／バッファ１２２の動作タイミングを
制御する。極性選択回路／バッファ１２２は、シフトレ
ジスタ１２１により制御され、各ＡＳＷに選択信号／非
選択信号を出力する。選択信号／非選択信号の電圧は、
後述する電源電圧出力部１４３から供給される電源電圧
に従って設定される。そして、この選択信号／非選択信
号によりＡＳＷ１，２・・・ｎがオン／オフ動作するこ
とで、ビデオバス１２３に供給された画像信号が信号線
Ｄ１，Ｄ２・・・Ｄｍにサンプリングされる。
１２１、極性選択回路／バッファ１２２、ビデオバス１
２３及びＡＳＷ１，２・・・ｎで構成されている。シフ
トレジスタ１２１は、図示しない外部駆動回路から入出
力端子１３０を通じて供給されるロジック信号に基づい
て、極性選択回路／バッファ１２２の動作タイミングを
制御する。極性選択回路／バッファ１２２は、シフトレ
ジスタ１２１により制御され、各ＡＳＷに選択信号／非
選択信号を出力する。選択信号／非選択信号の電圧は、
後述する電源電圧出力部１４３から供給される電源電圧
に従って設定される。そして、この選択信号／非選択信
号によりＡＳＷ１，２・・・ｎがオン／オフ動作するこ
とで、ビデオバス１２３に供給された画像信号が信号線
Ｄ１，Ｄ２・・・Ｄｍにサンプリングされる。
【００２２】ここで、信号線Ｄ１，Ｄ２・・・Ｄｍにサ
ンプリングされる画像信号は、１フレーム毎に隣り合う
行又は列、あるいは画素毎に極性を反転させる、いわゆ
る極性反転駆動が行われている。このために、ＡＳＷ
１，２・・・ｎは、それぞれｐ−ｃｈＴＦＴ１２５とｎ
−ｃｈＴＦＴ１２６とを組み合わせたＣ−ＭＯＳで構成
されている。また、ビデオバス１２３は、正極性の画像
信号と負極性の画像信号が、それぞれ別々の経路で供給
されるように配線されている。これにより、例えば奇数
フレームでは、信号線Ｄ１に接続するｐ−ｃｈＴＦＴ１
２５を介して正極性の画像信号が信号線Ｄ１にサンプリ
ングされ、同時に、隣接する信号線Ｄ２に接続するｎ−
ｃｈＴＦＴ１２６を介して負極性の画像信号が信号線Ｄ
２にサンプリングされる。次に偶数フレームでは、信号
線Ｄ１に接続するｎ−ｃｈＴＦＴ１２６を介して負極性
の画像信号が信号線Ｄ１にサンプリングされ、同時に、
隣接する信号線Ｄ２に接続するｐ−ｃｈＴＦＴ１２５を
介して正極性の画像信号が信号線Ｄ２にサンプリングさ
れる。この切り替えは極性選択回路／バッファ１２２か
らの選択信号によりＡＳＷ１，２・・・ｎを制御するこ
とで実現している。
ンプリングされる画像信号は、１フレーム毎に隣り合う
行又は列、あるいは画素毎に極性を反転させる、いわゆ
る極性反転駆動が行われている。このために、ＡＳＷ
１，２・・・ｎは、それぞれｐ−ｃｈＴＦＴ１２５とｎ
−ｃｈＴＦＴ１２６とを組み合わせたＣ−ＭＯＳで構成
されている。また、ビデオバス１２３は、正極性の画像
信号と負極性の画像信号が、それぞれ別々の経路で供給
されるように配線されている。これにより、例えば奇数
フレームでは、信号線Ｄ１に接続するｐ−ｃｈＴＦＴ１
２５を介して正極性の画像信号が信号線Ｄ１にサンプリ
ングされ、同時に、隣接する信号線Ｄ２に接続するｎ−
ｃｈＴＦＴ１２６を介して負極性の画像信号が信号線Ｄ
２にサンプリングされる。次に偶数フレームでは、信号
線Ｄ１に接続するｎ−ｃｈＴＦＴ１２６を介して負極性
の画像信号が信号線Ｄ１にサンプリングされ、同時に、
隣接する信号線Ｄ２に接続するｐ−ｃｈＴＦＴ１２５を
介して正極性の画像信号が信号線Ｄ２にサンプリングさ
れる。この切り替えは極性選択回路／バッファ１２２か
らの選択信号によりＡＳＷ１，２・・・ｎを制御するこ
とで実現している。
【００２３】ここで、ｐ−ｃｈＴＦＴ１２５はＬｏｗレ
ベルの選択信号でオン状態となり、Ｈｉｇｈレベルの非
選択信号でオフ状態となるものとし、またｎ−ｃｈＴＦ
Ｔ１２６はＨｉｇｈレベルの選択信号でオン状態とな
り、Ｌｏｗレベルの非選択信号でオフ状態となるものと
する。
ベルの選択信号でオン状態となり、Ｈｉｇｈレベルの非
選択信号でオフ状態となるものとし、またｎ−ｃｈＴＦ
Ｔ１２６はＨｉｇｈレベルの選択信号でオン状態とな
り、Ｌｏｗレベルの非選択信号でオフ状態となるものと
する。
【００２４】後述するアレイテスタ１４０を使った検査
では、テスト用信号発生部１４１からシフトレジスタ１
１１へロジック信号が供給されるほか、テスト用信号発
生部１４１からビデオバス１２３にはテスト用の画像信
号が供給される、また、電源電圧出力部１４３からは、
信号線駆動回路１２０を駆動するための電源電圧が供給
される。
では、テスト用信号発生部１４１からシフトレジスタ１
１１へロジック信号が供給されるほか、テスト用信号発
生部１４１からビデオバス１２３にはテスト用の画像信
号が供給される、また、電源電圧出力部１４３からは、
信号線駆動回路１２０を駆動するための電源電圧が供給
される。
【００２５】アレイテスタ１４０は、アレイ基板１０の
外部回路として用意される回路であり、テスト用信号発
生部１４１、テスト用信号測定部１４２及び電源電圧出
力部１４３により構成されている。
外部回路として用意される回路であり、テスト用信号発
生部１４１、テスト用信号測定部１４２及び電源電圧出
力部１４３により構成されている。
【００２６】テスト用信号発生部１４１は、ビデオバス
１２３にテスト用の画像信号（以下、テスト用信号とい
う）を供給するとともに、走査線駆動回路１１０及び信
号線駆動回路１２０にそれぞれロジック信号を供給す
る。これらの信号は入出力端子１３０を通じて供給され
る。
１２３にテスト用の画像信号（以下、テスト用信号とい
う）を供給するとともに、走査線駆動回路１１０及び信
号線駆動回路１２０にそれぞれロジック信号を供給す
る。これらの信号は入出力端子１３０を通じて供給され
る。
【００２７】テスト用信号測定部１４２は、画素部１０
０の補助容量１３に書き込まれたテスト用信号を読み取
り、その信号波形を測定する。テスト用信号の書き込み
は、後述するように２回行われる。テスト用信号測定部
１４２では、測定した信号波形を外部回路へ出力する。
また、テスト用信号測定部１４２は、走査線駆動回路１
１０や信号線駆動回路１２０の消費電流やシフトレジス
タ動作における信号波形の大きさを測定し、同様に図示
しない外部装置に出力する。
０の補助容量１３に書き込まれたテスト用信号を読み取
り、その信号波形を測定する。テスト用信号の書き込み
は、後述するように２回行われる。テスト用信号測定部
１４２では、測定した信号波形を外部回路へ出力する。
また、テスト用信号測定部１４２は、走査線駆動回路１
１０や信号線駆動回路１２０の消費電流やシフトレジス
タ動作における信号波形の大きさを測定し、同様に図示
しない外部装置に出力する。
【００２８】電源電圧出力部１４３は、走査線駆動回路
１１０や信号線駆動回路１２０に対し、その駆動に必要
な電源電圧を供給するほか、補助容量線１４に補助容量
電圧を供給する。また、テスト用信号発生部１４１やテ
スト用信号測定部１４２の電源電圧も供給している。こ
れらの電源電圧は入出力端子１３０及び１３１を通じて
供給される。
１１０や信号線駆動回路１２０に対し、その駆動に必要
な電源電圧を供給するほか、補助容量線１４に補助容量
電圧を供給する。また、テスト用信号発生部１４１やテ
スト用信号測定部１４２の電源電圧も供給している。こ
れらの電源電圧は入出力端子１３０及び１３１を通じて
供給される。
【００２９】次に、上記のように構成されたアレイ基板
１０において、ＡＳＷ１，２・・・ｎにおけるオフリー
ク不良の検査方法について説明する。
１０において、ＡＳＷ１，２・・・ｎにおけるオフリー
ク不良の検査方法について説明する。
【００３０】まず、電源電圧出力部１４３から走査線駆
動回路１１０や信号線駆動回路１２０などに必要な電源
電圧を供給する。ここで、テスト用信号の第１回目の書
き込みでは、信号線駆動回路１２０には、通常検査の場
合と同じ電源電圧（以下、標準電源電圧という）として
１０Ｖを供給する。また、テスト用信号発生部１４１か
らビデオバス１２３にテスト用信号を供給するととも
に、走査線駆動回路１１０や信号線駆動回路１２０にロ
ジック信号を供給する。
動回路１１０や信号線駆動回路１２０などに必要な電源
電圧を供給する。ここで、テスト用信号の第１回目の書
き込みでは、信号線駆動回路１２０には、通常検査の場
合と同じ電源電圧（以下、標準電源電圧という）として
１０Ｖを供給する。また、テスト用信号発生部１４１か
らビデオバス１２３にテスト用信号を供給するととも
に、走査線駆動回路１１０や信号線駆動回路１２０にロ
ジック信号を供給する。
【００３１】このような電源電圧やロジック信号の供給
により、各駆動回路は次のように動作する。ここでは簡
単な例として、走査線Ｇ１に接続された１水平ライン上
の補助容量１３にテスト用信号を書き込む場合を例に説
明する。ちなみに、実際の検査では、他の点欠陥などの
検査も同時に行うため、全画素への書き込みを行う。
により、各駆動回路は次のように動作する。ここでは簡
単な例として、走査線Ｇ１に接続された１水平ライン上
の補助容量１３にテスト用信号を書き込む場合を例に説
明する。ちなみに、実際の検査では、他の点欠陥などの
検査も同時に行うため、全画素への書き込みを行う。
【００３２】走査線駆動回路１１０から走査線Ｇ１にゲ
ート信号が出力されると、１水平ライン上のスイッチ素
子１１が１水平走査期間だけオン状態となる。この間に
極性選択回路／バッファ１２２からは選択信号が出力さ
れ、ＡＳＷ１，２・・・ｎが順にオン状態となる。この
結果、ビデオバス１２３に供給されたテスト用信号は、
ＡＳＷ１，２・・・ｎを通じて信号線Ｄ１，Ｄ２・・・
Ｄｍに順にサンプリングされる。そして、信号線Ｄ１，
Ｄ２・・・Ｄｍにサンプリングされたテスト用信号は、
オン状態となったスイッチ素子１１を介して補助容量１
３に書き込まれる。極性選択回路／バッファ１２２から
出力された選択信号は、所定時間後に非選択信号にシフ
トする。ＡＳＷ１，２・・・ｎがオフ状態になると、信
号線Ｄ１，Ｄ２・・・Ｄｍとビデオバス１２３の間は非
導通状態となる。
ート信号が出力されると、１水平ライン上のスイッチ素
子１１が１水平走査期間だけオン状態となる。この間に
極性選択回路／バッファ１２２からは選択信号が出力さ
れ、ＡＳＷ１，２・・・ｎが順にオン状態となる。この
結果、ビデオバス１２３に供給されたテスト用信号は、
ＡＳＷ１，２・・・ｎを通じて信号線Ｄ１，Ｄ２・・・
Ｄｍに順にサンプリングされる。そして、信号線Ｄ１，
Ｄ２・・・Ｄｍにサンプリングされたテスト用信号は、
オン状態となったスイッチ素子１１を介して補助容量１
３に書き込まれる。極性選択回路／バッファ１２２から
出力された選択信号は、所定時間後に非選択信号にシフ
トする。ＡＳＷ１，２・・・ｎがオフ状態になると、信
号線Ｄ１，Ｄ２・・・Ｄｍとビデオバス１２３の間は非
導通状態となる。
【００３３】次に、１フレーム期間（又は１水平走査期
間）が経過した時点で、走査線駆動回路１１０から走査
線Ｇ１にゲート信号が出力されると、１水平ライン上の
スイッチ素子１１が再びオン状態となる。この間に極性
選択回路／バッファ１２２からは選択信号が出力され、
ＡＳＷ１，２・・・ｎが順にオン状態となる。この結
果、１水平ライン上の補助容量１３に充電されていたテ
スト用信号が信号線Ｄ１，Ｄ２・・・Ｄｍ、ＡＳＷ１，
２・・・ｎ及びビデオバス１２３を通じて読み出され、
テスト用信号測定部１４２に出力される。テスト用信号
測定部１４２では、読み取られた信号波形の大きさを測
定し、その信号波形を図示しない外部回路に出力する。
間）が経過した時点で、走査線駆動回路１１０から走査
線Ｇ１にゲート信号が出力されると、１水平ライン上の
スイッチ素子１１が再びオン状態となる。この間に極性
選択回路／バッファ１２２からは選択信号が出力され、
ＡＳＷ１，２・・・ｎが順にオン状態となる。この結
果、１水平ライン上の補助容量１３に充電されていたテ
スト用信号が信号線Ｄ１，Ｄ２・・・Ｄｍ、ＡＳＷ１，
２・・・ｎ及びビデオバス１２３を通じて読み出され、
テスト用信号測定部１４２に出力される。テスト用信号
測定部１４２では、読み取られた信号波形の大きさを測
定し、その信号波形を図示しない外部回路に出力する。
【００３４】続いて、第２回目の書き込みおよび読出し
を行う。この間、信号線駆動回路１２０に、先ほどの標
準電源電圧よりも低い電源電圧を供給する。例えば、標
準電源電圧が１０Ｖであれば、第２回目の書き込みでは
９Ｖの電源電圧を供給する。この結果、信号線駆動回路
１２０から出力される非選択信号の電圧振幅も小さくな
る。ｐ−ｃｈＴＦＴを例に説明すると、標準電源電圧が
１０Ｖのときの非選択信号の電圧（ゲート〜ソース間電
圧）が０Ｖであるとすると、電源電圧を９Ｖにしたとき
の非選択信号の電圧は−１Ｖとなる。
を行う。この間、信号線駆動回路１２０に、先ほどの標
準電源電圧よりも低い電源電圧を供給する。例えば、標
準電源電圧が１０Ｖであれば、第２回目の書き込みでは
９Ｖの電源電圧を供給する。この結果、信号線駆動回路
１２０から出力される非選択信号の電圧振幅も小さくな
る。ｐ−ｃｈＴＦＴを例に説明すると、標準電源電圧が
１０Ｖのときの非選択信号の電圧（ゲート〜ソース間電
圧）が０Ｖであるとすると、電源電圧を９Ｖにしたとき
の非選択信号の電圧は−１Ｖとなる。
【００３５】ここで、信号線駆動回路１２０の電源電圧
と、ＡＳＷのトランジスタ特性について説明する。
と、ＡＳＷのトランジスタ特性について説明する。
【００３６】図２は、ｐ−ｃｈＴＦＴにおけるゲート〜
ソース間電圧Ｖｇｓ（オフ電圧）とドレイン〜ソース間
電流Ｉｄｓとの関係を示す説明図である。破線は正常時
の特性を、また実線はオフリーク不良が発生している場
合の特性を示している。
ソース間電圧Ｖｇｓ（オフ電圧）とドレイン〜ソース間
電流Ｉｄｓとの関係を示す説明図である。破線は正常時
の特性を、また実線はオフリーク不良が発生している場
合の特性を示している。
【００３７】オフ電圧Ｖｇｓが０Ｖの場合、ドレイン〜
ソース間に流れる電流、すなわちＡＳＷがオフ状態のと
きのリーク電流は、図中Ａで示すように正常時とオフリ
ーク不良発生時とでは大差がない。しかし、オフ電圧Ｖ
ｇｓが−１Ｖになると、リーク電流は、図中Ｂで示すよ
うに正常時とオフリーク不良発生時とで大きな差とな
る。すなわち、ＡＳＷにオフリーク不良が発生している
場合は、オフ電圧Ｖｇｓを−１Ｖとしたときのリーク電
流が大きくなるため、信号波形にノイズが混じっていて
も不良の検出が容易となる。さらに同じ補助容量から読
み出した２回のテスト用信号の大きさの違いから、オフ
リーク不良と他の欠陥との区別も容易になる。なお、信
号波形の評価を容易にする電圧設定は発生する不良の種
類や程度、場所により異なる。
ソース間に流れる電流、すなわちＡＳＷがオフ状態のと
きのリーク電流は、図中Ａで示すように正常時とオフリ
ーク不良発生時とでは大差がない。しかし、オフ電圧Ｖ
ｇｓが−１Ｖになると、リーク電流は、図中Ｂで示すよ
うに正常時とオフリーク不良発生時とで大きな差とな
る。すなわち、ＡＳＷにオフリーク不良が発生している
場合は、オフ電圧Ｖｇｓを−１Ｖとしたときのリーク電
流が大きくなるため、信号波形にノイズが混じっていて
も不良の検出が容易となる。さらに同じ補助容量から読
み出した２回のテスト用信号の大きさの違いから、オフ
リーク不良と他の欠陥との区別も容易になる。なお、信
号波形の評価を容易にする電圧設定は発生する不良の種
類や程度、場所により異なる。
【００３８】この実施形態の検査方法では、信号線駆動
回路１２０に標準電源電圧（１０Ｖ）とそれよりも低い
電源電圧（９Ｖ）を供給してそれぞれ書き込んだ画像信
号を読み取り、２つの画像信号から得られた信号波形の
差が許容範囲内にあるときは正常又は他の不良と判定
し、そうでない場合はオフリーク不良と判定する。この
判定には、図示しない外部回路上に用意された判定シス
テムにより行うことができる。この判定システムとして
は、例えば、信号波形をディジタル信号に変換し、コン
ピュータ上で比較・判定するシステムが考えられる。
回路１２０に標準電源電圧（１０Ｖ）とそれよりも低い
電源電圧（９Ｖ）を供給してそれぞれ書き込んだ画像信
号を読み取り、２つの画像信号から得られた信号波形の
差が許容範囲内にあるときは正常又は他の不良と判定
し、そうでない場合はオフリーク不良と判定する。この
判定には、図示しない外部回路上に用意された判定シス
テムにより行うことができる。この判定システムとして
は、例えば、信号波形をディジタル信号に変換し、コン
ピュータ上で比較・判定するシステムが考えられる。
【００３９】この実施形態の検査方法によれば、ＡＳＷ
にオフリーク不良が発生している場合は、非選択電圧を
最適に設定することにより信号波形にノイズが混じって
いても不良の検出が容易となる。さらに同じ補助容量か
ら読み出した２回のテスト用信号の大きさの違いから、
オフリーク不良と他の欠陥との区別も容易になる。な
お、信号波形の評価を容易にする電圧設定は発生する不
良の種類や程度、場所により異なる。したがって、線欠
陥をもつパネルがライン上を流れる前に適切な対策をと
ることが可能となり、歩留まりを大幅に向上させること
ができる。さらに液晶パネルとして完成させるための工
程や部品の無駄を避け、製造コストを抑えることができ
る。
にオフリーク不良が発生している場合は、非選択電圧を
最適に設定することにより信号波形にノイズが混じって
いても不良の検出が容易となる。さらに同じ補助容量か
ら読み出した２回のテスト用信号の大きさの違いから、
オフリーク不良と他の欠陥との区別も容易になる。な
お、信号波形の評価を容易にする電圧設定は発生する不
良の種類や程度、場所により異なる。したがって、線欠
陥をもつパネルがライン上を流れる前に適切な対策をと
ることが可能となり、歩留まりを大幅に向上させること
ができる。さらに液晶パネルとして完成させるための工
程や部品の無駄を避け、製造コストを抑えることができ
る。
【００４０】ちなみに、上記実施形態において、非選択
信号の電圧を−１Ｖとしたときのテスト用信号を読み出
しただけでは、それがＡＳＷのオフリーク不良によるも
のか、あるいは他の欠陥によるものかの判別ができな
い。オフリーク不良を判別するには、この実施形態で示
したように、信号線駆動回路１２０に標準電源電圧とそ
れよりも低い電源電圧の２つを供給し、非選択信号の電
圧を変えるとともに、そのとき書き込まれた２つのテス
ト用信号を読み出して比較する必要がある。ただし、電
源電圧を低く設定しすぎると、信号線駆動回路そのもの
が駆動できなくなるおそれがある。条件により異なる
が、およそ標準電源電圧の１０％程度低い電圧に設定す
ることが望ましい。
信号の電圧を−１Ｖとしたときのテスト用信号を読み出
しただけでは、それがＡＳＷのオフリーク不良によるも
のか、あるいは他の欠陥によるものかの判別ができな
い。オフリーク不良を判別するには、この実施形態で示
したように、信号線駆動回路１２０に標準電源電圧とそ
れよりも低い電源電圧の２つを供給し、非選択信号の電
圧を変えるとともに、そのとき書き込まれた２つのテス
ト用信号を読み出して比較する必要がある。ただし、電
源電圧を低く設定しすぎると、信号線駆動回路そのもの
が駆動できなくなるおそれがある。条件により異なる
が、およそ標準電源電圧の１０％程度低い電圧に設定す
ることが望ましい。
【００４１】なお、実施形態の信号線駆動回路１２０に
供給する電源電圧及びＡＳＷのオフ電圧Ｖｇｓの値は一
例を示したものであり、他の電圧値で動作するように構
成された信号線駆動回路やＡＳＷにも適用可能であるこ
とは言うまでもない。
供給する電源電圧及びＡＳＷのオフ電圧Ｖｇｓの値は一
例を示したものであり、他の電圧値で動作するように構
成された信号線駆動回路やＡＳＷにも適用可能であるこ
とは言うまでもない。
【００４２】また、信号線駆動回路１２０におけるビデ
オバス１２３やＡＳＷ１２４の配線構造、回路構成も、
その駆動方法により種々に異なる。本発明は、ＡＳＷを
有する信号線駆動回路一般に適用可能であり、この実施
形態の構成は、その一例を示したものにすぎない。
オバス１２３やＡＳＷ１２４の配線構造、回路構成も、
その駆動方法により種々に異なる。本発明は、ＡＳＷを
有する信号線駆動回路一般に適用可能であり、この実施
形態の構成は、その一例を示したものにすぎない。
【００４３】
【発明の効果】以上説明したように、この発明に係わる
アレイ基板の検査方法は、電圧値の異なる２種類のオフ
電圧でそれぞれＡＳＷを非導通状態とし、補助容量に書
き込んだテスト用信号を所定時間保持した後、それぞれ
書き込んだテスト用信号を読み出し、２つのテスト用信
号から得られた信号波形を比較してオフリーク不良の有
無を判定するようにしたものである。このように、リー
ク電流を大きくするように非選択電圧を設定することに
より、ＡＳＷのオフリーク不良の検出が容易なものとな
る。さらに、電圧値の異なる２種類のオフ電圧でそれぞ
れＡＳＷを非導通状態とした場合は、同じ補助容量から
読み出した２つのテスト用信号の大きさの違いも顕著な
ものとなる。したがって、信号波形にノイズが混じって
いても、信号波形の比較が容易となり、またオフリーク
不良と他の欠陥との区別も容易になることから、アレイ
基板の段階でＡＳＷのオフリーク不良を容易に検出する
ことができる。
アレイ基板の検査方法は、電圧値の異なる２種類のオフ
電圧でそれぞれＡＳＷを非導通状態とし、補助容量に書
き込んだテスト用信号を所定時間保持した後、それぞれ
書き込んだテスト用信号を読み出し、２つのテスト用信
号から得られた信号波形を比較してオフリーク不良の有
無を判定するようにしたものである。このように、リー
ク電流を大きくするように非選択電圧を設定することに
より、ＡＳＷのオフリーク不良の検出が容易なものとな
る。さらに、電圧値の異なる２種類のオフ電圧でそれぞ
れＡＳＷを非導通状態とした場合は、同じ補助容量から
読み出した２つのテスト用信号の大きさの違いも顕著な
ものとなる。したがって、信号波形にノイズが混じって
いても、信号波形の比較が容易となり、またオフリーク
不良と他の欠陥との区別も容易になることから、アレイ
基板の段階でＡＳＷのオフリーク不良を容易に検出する
ことができる。
【図面の簡単な説明】
【図１】実施形態に係わるアレイ基板の回路構成図。
【図２】ｐ−ｃｈＴＦＴにおけるＶｇｓとＩｄｓとの関
係を示す説明図。
係を示す説明図。
１０…アレイ基板、１１…スイッチ素子、１２…画素電
極、１３…補助容量 １４…補助容量線、１００…画素部、１１０…走査線駆
動回路 １２０…信号線駆動回路、１２３…ビデオバス、１２５
…ｎ−ｃｈＴＦＴ １２６…ｐ−ｃｈＴＦＴ、１３０（１３１）…入出力端
子 １４０…アレイテスタ、１４１…テスト用信号発生部 １４２…テスト用信号測定部、１４３…電源電圧出力部
極、１３…補助容量 １４…補助容量線、１００…画素部、１１０…走査線駆
動回路 １２０…信号線駆動回路、１２３…ビデオバス、１２５
…ｎ−ｃｈＴＦＴ １２６…ｐ−ｃｈＴＦＴ、１３０（１３１）…入出力端
子 １４０…アレイテスタ、１４１…テスト用信号発生部 １４２…テスト用信号測定部、１４３…電源電圧出力部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/00 ３５２ Ｇ０９Ｇ 3/20 ６２４Ｂ ５Ｃ０８０ Ｇ０９Ｇ 3/20 ６２４ ６７０Ｑ ５Ｆ１１０ ６７０ 3/36 ５Ｇ４３５ 3/36 Ｇ０２Ｆ 1/136 ５００ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６２４ Ｆターム(参考） 2G014 AA32 AB21 AB56 AB59 AC19 2G036 AA19 AA27 AA28 BA33 BB06 BB10 BB12 CA12 2H092 GA59 JA24 JB77 KA04 KA07 MA35 MA57 NA22 NA25 NA27 NA29 PA06 2H093 NA16 NA80 NC22 NC23 NC26 NC34 NC68 NC90 ND15 ND56 NE03 5C006 AA16 AB05 AC21 AF53 AF59 AF65 BB16 BC13 BF03 EB01 FA20 5C080 AA10 BB05 DD15 EE25 EE26 FF11 GG02 JJ02 JJ05 5F110 AA24 BB02 NN72 NN73 5G435 AA17 BB12 CC09 EE31 KK05 KK10
Claims (3)
- 【請求項１】 互いに交差する複数本の信号線及び複数
本の走査線、これら両線の各交差部に配置された画素電
極、前記画素電極と電気的に接続された補助容量、前記
走査線から供給されるゲート信号により前記信号線と前
記画素電極間を導通させて前記信号線に供給された画像
信号を前記画素電極及び補助容量に書き込むスイッチ素
子を含む画素部と、 画像信号を供給するビデオバス、フレームごとに所定の
選択信号を出力する極性選択回路、前記極性選択回路か
ら供給される選択信号により前記ビデオバスと前記信号
線間を導通させて前記ビデオバスに供給された画像信号
を前記信号線に供給するアナログスイッチを含む信号線
駆動回路と、 前記走査線にゲート信号を供給する走査線駆動回路とを
備えたアレイ基板の検査方法において、 前記アナログスイッチを選択信号により導通させて前記
ビデオバスに供給されたテスト用信号を前記信号線から
前記補助容量に書き込み、前記アナログスイッチを所定
の電圧に設定した非選択信号により非導通にして所定時
間保持した後、前記補助容量に書き込んだテスト用信号
を前記信号線を通じて読み出す検査ステップを複数回実
施し、各検査ステップでの前記アナログスイッチの非選
択信号の電圧を異ならせることを特徴とするアレイ基板
の検査方法。 - 【請求項２】 前記各検査ステップで読み出されたテス
ト用信号の比較から、前記アナログスイッチの不良を検
出することを特徴とする請求項１記載のアレイ基板の検
査方法。 - 【請求項３】 前記非選択信号の電圧は、前記信号線駆
動回路に供給される電源電圧に従って設定されることを
特徴とする請求項１記載のアレイ基板の検査方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000153057A JP2001330639A (ja) | 2000-05-24 | 2000-05-24 | アレイ基板の検査方法 |
| US09/861,523 US6630840B2 (en) | 2000-05-24 | 2001-05-22 | Array substrate inspection method with varying non-selection signal |
| TW90112432A TW573127B (en) | 2000-05-24 | 2001-05-23 | Array substrate inspection method |
| KR10-2001-0028641A KR100394923B1 (ko) | 2000-05-24 | 2001-05-24 | 어레이 기판의 검사 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000153057A JP2001330639A (ja) | 2000-05-24 | 2000-05-24 | アレイ基板の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001330639A true JP2001330639A (ja) | 2001-11-30 |
Family
ID=18658389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000153057A Pending JP2001330639A (ja) | 2000-05-24 | 2000-05-24 | アレイ基板の検査方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6630840B2 (ja) |
| JP (1) | JP2001330639A (ja) |
| KR (1) | KR100394923B1 (ja) |
| TW (1) | TW573127B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004109374A1 (ja) * | 2003-06-04 | 2004-12-16 | Toshiba Matsushita Display Technology Co., Ltd. | アレイ基板の検査方法およびアレイ基板の検査装置 |
| JP2007121422A (ja) * | 2005-10-25 | 2007-05-17 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置の検査方法 |
| KR100725194B1 (ko) * | 2004-08-06 | 2007-06-08 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 표시 장치 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724745B1 (ko) * | 2000-09-30 | 2007-06-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 검사방법 |
| JP2003050380A (ja) * | 2001-08-07 | 2003-02-21 | Toshiba Corp | アレイ基板の検査方法 |
| US7088052B2 (en) | 2001-09-07 | 2006-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of driving the same |
| JP2003194662A (ja) * | 2001-12-27 | 2003-07-09 | Nihon Tetra Pak Kk | シール状態検査装置 |
| US6911781B2 (en) | 2002-04-23 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and production system of the same |
| JP3527726B2 (ja) * | 2002-05-21 | 2004-05-17 | ウインテスト株式会社 | アクティブマトリクス基板の検査方法及び検査装置 |
| DE10227332A1 (de) * | 2002-06-19 | 2004-01-15 | Akt Electron Beam Technology Gmbh | Ansteuervorrichtung mit verbesserten Testeneigenschaften |
| KR100491560B1 (ko) * | 2003-05-06 | 2005-05-27 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 검사방법 및 장치 |
| US7053645B2 (en) * | 2003-06-06 | 2006-05-30 | Yieldboost Tech, Inc. | System and method for detecting defects in a thin-film-transistor array |
| US20040249608A1 (en) * | 2003-06-06 | 2004-12-09 | Yieldboost Tech, Inc. | System and method for detecting defects in a thin-film-transistor array |
| TW594655B (en) * | 2003-07-11 | 2004-06-21 | Toppoly Optoelectronics Corp | Testing circuit and method thereof for a flat panel display |
| TWI220696B (en) * | 2003-09-12 | 2004-09-01 | Toppoly Optoelectronics Corp | Testing device and its operation method of the flat-panel display |
| US7355418B2 (en) | 2004-02-12 | 2008-04-08 | Applied Materials, Inc. | Configurable prober for TFT LCD array test |
| US7319335B2 (en) | 2004-02-12 | 2008-01-15 | Applied Materials, Inc. | Configurable prober for TFT LCD array testing |
| US6833717B1 (en) | 2004-02-12 | 2004-12-21 | Applied Materials, Inc. | Electron beam test system with integrated substrate transfer module |
| US20060038554A1 (en) * | 2004-02-12 | 2006-02-23 | Applied Materials, Inc. | Electron beam test system stage |
| KR101034923B1 (ko) * | 2004-05-31 | 2011-05-17 | 엘지디스플레이 주식회사 | 오토 프로브 검사장비 및 이를 이용한 검사방법 |
| US7535238B2 (en) | 2005-04-29 | 2009-05-19 | Applied Materials, Inc. | In-line electron beam test system |
| US7394276B2 (en) * | 2006-01-17 | 2008-07-01 | International Business Machines Corporation | Active cancellation matrix for process parameter measurements |
| KR101337459B1 (ko) * | 2006-02-03 | 2013-12-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 표시장치를 구비한 전자기기 |
| KR100759688B1 (ko) * | 2006-04-07 | 2007-09-17 | 삼성에스디아이 주식회사 | 원장단위 검사가 가능한 유기전계발광 표시장치 및모기판과 그 검사방법 |
| US7786742B2 (en) | 2006-05-31 | 2010-08-31 | Applied Materials, Inc. | Prober for electronic device testing on large area substrates |
| US7423446B2 (en) * | 2006-08-03 | 2008-09-09 | International Business Machines Corporation | Characterization array and method for determining threshold voltage variation |
| KR101432338B1 (ko) | 2007-01-25 | 2014-08-20 | 가부시키가이샤 도요 테크니카 | Ｔｆｔ 액정 패널의 물성 측정 방법, 및 ｔｆｔ 액정 패널의 물성 측정 장치 |
| US8862426B2 (en) * | 2007-12-20 | 2014-10-14 | International Business Machines Corporation | Method and test system for fast determination of parameter variation statistics |
| JP5428299B2 (ja) * | 2008-03-18 | 2014-02-26 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| US7868640B2 (en) * | 2008-04-02 | 2011-01-11 | International Business Machines Corporation | Array-based early threshold voltage recovery characterization measurement |
| CN101719352B (zh) | 2008-10-09 | 2012-07-25 | 北京京东方光电科技有限公司 | 液晶盒成盒后检测装置和方法 |
| US20120120129A1 (en) * | 2010-11-11 | 2012-05-17 | Novatek Microelectronics Corp. | Display controller driver and method for testing the same |
| CN110299110B (zh) * | 2019-06-28 | 2020-10-02 | 上海天马有机发光显示技术有限公司 | 栅极驱动电路的驱动方法及栅极驱动电路、显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5113134A (en) * | 1991-02-28 | 1992-05-12 | Thomson, S.A. | Integrated test circuit for display devices such as LCD's |
| JP2792634B2 (ja) * | 1991-06-28 | 1998-09-03 | シャープ株式会社 | アクティブマトリクス基板の検査方法 |
| US5377030A (en) * | 1992-03-30 | 1994-12-27 | Sony Corporation | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor |
| GB9219836D0 (en) * | 1992-09-18 | 1992-10-28 | Philips Electronics Uk Ltd | Electronic drive circuits for active matrix devices,and a method of self-tasting and programming such circuits |
| TW329002B (en) * | 1996-06-05 | 1998-04-01 | Zenshin Test Co | Apparatus and method for inspecting a LCD substrate |
| US6265889B1 (en) * | 1997-09-30 | 2001-07-24 | Kabushiki Kaisha Toshiba | Semiconductor test circuit and a method for testing a semiconductor liquid crystal display circuit |
-
2000
- 2000-05-24 JP JP2000153057A patent/JP2001330639A/ja active Pending
-
2001
- 2001-05-22 US US09/861,523 patent/US6630840B2/en not_active Expired - Fee Related
- 2001-05-23 TW TW90112432A patent/TW573127B/zh not_active IP Right Cessation
- 2001-05-24 KR KR10-2001-0028641A patent/KR100394923B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004109374A1 (ja) * | 2003-06-04 | 2004-12-16 | Toshiba Matsushita Display Technology Co., Ltd. | アレイ基板の検査方法およびアレイ基板の検査装置 |
| KR100725194B1 (ko) * | 2004-08-06 | 2007-06-08 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 표시 장치 |
| JP2007121422A (ja) * | 2005-10-25 | 2007-05-17 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置の検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW573127B (en) | 2004-01-21 |
| US20010052788A1 (en) | 2001-12-20 |
| KR20020014985A (ko) | 2002-02-27 |
| KR100394923B1 (ko) | 2003-08-19 |
| US6630840B2 (en) | 2003-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001330639A (ja) | アレイ基板の検査方法 | |
| TWI266559B (en) | Method and device for inspecting active matrix substrate, program used for the inspection and information recording medium | |
| JP2758103B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| US6064222A (en) | Liquid-crystal display device having checkout circuit | |
| KR100436197B1 (ko) | 어레이 기판의 검사 방법 | |
| JP3086936B2 (ja) | 光弁装置 | |
| US7342410B2 (en) | Display device and pixel testing method thereof | |
| US6864869B2 (en) | Data driver and display utilizing the same | |
| US7269051B2 (en) | Inspection method of array board and inspection equipment thereof | |
| US7227523B2 (en) | Liquid crystal display device and inspecting method thereof | |
| US7205986B2 (en) | Image display device and testing method of the same | |
| JP2003043980A (ja) | 表示装置の基板、アレイ基板、検査用回路、検査方法および液晶セルの製造方法 | |
| JP3951560B2 (ja) | 信号供給装置及びその検査方法、並びにそれを用いた半導体装置及びデータ線駆動ｉｃ | |
| JP2002055141A (ja) | アレイ基板の検査方法及び該検査装置 | |
| JP3424302B2 (ja) | 液晶表示装置 | |
| JP6711376B2 (ja) | 電気光学装置および電子機器 | |
| JP4782956B2 (ja) | アレイ基板の検査方法 | |
| KR100206568B1 (ko) | 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치 | |
| JP4754264B2 (ja) | 半導体集積回路および半導体集積回路を搭載した製品のテスト方法 | |
| JPH1082814A (ja) | 画像表示装置及び画像表示装置の検査方法 | |
| JP2001318113A (ja) | 電気光学装置の検査装置及び検査方法 | |
| JP2000180809A (ja) | 液晶表示パネルの検査装置 | |
| JP2005024558A (ja) | 基板および基板を組み込んだディスプレイデバイス | |
| JPH04288588A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2004102013A (ja) | アクティブマトリクス基板の検査方法 |