KR100239749B1 - 그로스 테스트용 tft 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법 - Google Patents

그로스 테스트용 tft 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법 Download PDF

Info

Publication number
KR100239749B1
KR100239749B1 KR1019970013389A KR19970013389A KR100239749B1 KR 100239749 B1 KR100239749 B1 KR 100239749B1 KR 1019970013389 A KR1019970013389 A KR 1019970013389A KR 19970013389 A KR19970013389 A KR 19970013389A KR 100239749 B1 KR100239749 B1 KR 100239749B1
Authority
KR
South Korea
Prior art keywords
gate
tft
lcd panel
test
data
Prior art date
Application number
KR1019970013389A
Other languages
English (en)
Other versions
KR19980076609A (ko
Inventor
이석채
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970013389A priority Critical patent/KR100239749B1/ko
Priority to US08/957,229 priority patent/US6590624B1/en
Publication of KR19980076609A publication Critical patent/KR19980076609A/ko
Application granted granted Critical
Publication of KR100239749B1 publication Critical patent/KR100239749B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 LCD 패널의 그로스 테스트에 관한 것으로, TFT 기판에 TFT 소자를 형성할 때 게이트 라인 영역 및 데이터 라인 영역에 그로스 테스트용 TFT 소자를 동시에 형성하고 그로스 테스트시 게이트 라인 및 데이터 라인을 그로스 테스트용 TFT 소자의 드레인 전극으로 사용한다.
따라서, TAB 방식의 LCD 패널의 경우 그로스 테스트 후 게이트 라인 및 데이터 라인을 절단하는 절단 공정이 제거되므로 LCD 패널의 수율을 향상시킬 수 있고 LCD 패널의 제작비용을 절감할 수 있다.
또한, 고해상도를 요구하는 COG 방식의 LCD 패널의 경우 게이트 라인과 데이터 라인 전부에 전원이 공급됨으로 게이트 라인 및 데이터 라인에 전원이 공급되지 않아 LCD 패널이 불량 판정되는 것을 방지할 수 있어 LCD 패널의 수율을 향상시킬 수 있다.

Description

그로스 테스트용 TFT 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법
본 발명은 LCD 패널의 그로스 테스트(Gross Test)에 관한 것으로, 더욱 상세하게는 각각의 게이트 라인 및 데이터 라인 단부에 그로스 테스트용 TFT(Thin Film Transistor)소자를 형성하여 LCD 패널의 그로스 테스트를 실시한 그로스 테스트용 TFT 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법에 관한 것이다.
일반적으로 그로스 테스트는 LCD 패널에 구동 드라이브 IC를 부착하기 전 LCD 패널의 픽셀(pixel) 상태를 확인하는 것으로, LCD 패널의 그로스 테스트 방법에는 주로 TAB(Tape Automated Bonding) 실장 방식에 적용되는 핀 콘택(pin contact) 방법과, COG(Chip on Glass) 방식에 적용되는 도전성 러버 콘택(rubber contact) 방법 등이 이용되고 있다.
TAB 실장 방식이란, LCD 패널에 구동용 TAB IC를 접속하고, TAB IC를 인쇄회로기판에 접속시키는 작업을 의미하는 것으로 전자의 경우 이방성 도전 필름을 이용하여 LCD 패널과 TAB IC를 접속하고, 후자의 경우에는 납을 이용하여 인쇄회로 기판과 TAB IC를 부착한다.
COG 방식이란, LCD 패널의 게이트 및 데이터 영역에 형성되어 있는 본딩 패드에 구동용 IC를 탑재하여 전기적으로 도통시키는 방식으로, 보통 이방성 도전 필름을 사용하여 구동용 IC를 본딩 패드에 접속시킨다. 이와 같이 COG 방식을 사용할 경우 IC 실장 면적을 최소화할 수 있어 LCD 패널의 소형, 박형화를 실현할 수 있고 제작비용을 절감할 수 있다는 이점이 있다.
여기서, 종래의 핀 콘택 방법을 이용한 LCD 패널의 그로스 테스트 방법을 첨부된 도면 도 1을 참조하여 설명하면 다음과 같다.
도 1은 종래의 TAB 실장 방식이 적용된 LCD 패널의 구조를 개략적으로 나타낸 평면도이다.
도 1을 참조하면 TAB 실장 방식의 LCD 패널(10)은 TFT 소자가 형성된 TFT 기판(11)과, TFT 기판(11) 상부면에 부착되며 하부면에 칼라필터 패턴이 형성된 칼라필터 기판(13)으로 구성되어 있다.
TFT 기판(11)의 세로 방향에는 복수개의 게이트 라인들(15)이 일렬로 배열된 게이트 영역(17)이 있고, TFT 기판(11)의 가로 방향에는 복수개의 데이터 라인들(19)이 일렬로 배열된 데이터 영역(21)이 있다. 여기서, 각각의 게이트 라인들(15) 및 데이터 라인들(19) 끝단에는 그로스 테스트시 게이트 라인(15) 및 데이터 라인(19)에 전압을 인가하기 위한 게이트 콘택 라인(23) 및 데이터 콘택 라인(25)이 연결되어 있으며, 게이트 및 데이터 콘택 라인(23)(25) 단부에는 프로브(미도시)가 접촉되는 게이트 핀 콘택부(24)와 데이터 핀 콘택부(26)가 형성되어 있다.
이와 같이 구성된 LCD 패널의 그로브 테스트 과정을 설명하면 다음과 같다.
먼저, 게이트 핀 콘택부(24)와 데이터 핀 콘택부(26)에 프로브를 접촉시켜 게이트 콘택 라인(23)과 데이터 콘택 라인(25)에 각각에 전원을 인가한다. 이와 같이, 게이트 콘택 라인(23)과 데이터 콘택 라인(25)에 전압이 인가되면 게이트 콘택 라인(23)과 데이터 콘택 라인(25)에 공통적으로 연결되어 있는 각각의 게이트 및 데이터 라인(15)(19)에 전류가 흐르게 된다.
이때, 테스트하고자 하는 LCD 패널이 예를 들어, 노말 화이트(normal white) 상태의 LCD 패널이면 전류가 인가 되었을 때에 블랙(black)으로 변하고, 테스트하고자 하는 LCD 패널이 예를 들어, 노말 블랙 상태의 패널인 경우 화이트 상태로 디스플레이된다. 만약, 게이트 라인(15) 또는 데이터 라인(19)의 불량으로 인해 전압이 인가되지 않을 경우 전압이 인가되지 않는 부분만이 화이트 상태, 또는 블랙 상태로 존재하게 되므로 LCD 패널의 불량 유무를 쉽게 확인할 수 있다.
이와 같이, 그로스 테스트가 완료되면 게이트 및 데이터 영역(17)(21)에 TAB IC를 본딩하기 위해서 게이트 및 데이터 콘택 라인(23)(25)을 절단하는데, 절단 방법은 TFT 기판(11)을 절단하는 유리 절단 방법과, 게이트 라인(15)과 데이터 라인(19)만을 절단하는 레이저 절단 방법이 있다. 여기서, 유리 절단 방법은 도 1에 도시된 바와 같이 콘택 라인 안쪽에 형성되어 있는 절단선(27)을 따라 게이트 영역(17)과 데이터 영역(21)의 유리를 절단하는 것으로 유리 절단시 유리 가루에 의해서 LCD 패널이 오염될 수 있는 문제점이 있다. 또한, 레이저 절단 방법은 레이저 빔을 이용하여 각각의 게이트 라인(15) 및 데이터 라인(19)만을 절단하는 방법으로 유리 절단 방법에 비해 제조 원가가 상승된다는 문제점이 있다.
이와 같이 핀 콘택 방법을 이용하여 그로스 테스트를 할 경우 그로스 테스트 후 게이트 및 데이터 콘택 라인(23)(25)을 절단하는 절단 공정이 추가됨으로써 LCD 패널의 수율이 저하되고, LCD 패널의 생산비용이 증가된다는 단점이 있다.
도 2 및 도 3을 참조하여 도전성 러버 콘택 방법을 이용한 그로스 테스트 방법을 설명하면 다음과 같다.
도 2는 종래의 COG 방식의 LCD 패널을 개략적으로 나타낸 평면도이다.
도 2를 참조하면, COG 방식의 LCD 패널(30)은 TFT 소자가 형성된 TFT 기판(31)과, TFT 기판(31) 상부면에 부착되며 하부면에 칼라필터 패턴이 형성된 칼라필터 기판(33)으로 구성되어 있다.
TFT 기판(31)의 세로 방향에는 게이트 영역(35)이 형성되어 있고, 게이트 영역(35) 위에는 게이트 구동 드라이브 IC를 본딩하기 위한 복수개의 게이트 라인들(39)이 "ㄷ"자 형상으로 형성되어 있다. 또한, TFT 기판(31)의 가로 방향에는 데이터 영역(37)이 형성되어 있으며, 데이터 영역(37) 위에는 데이터 구동 드라이브 IC를 본딩하기 위한 복수개의 데이터 라인들(41)이 "ㄷ"자 형상으로 형성되어 있다. 여기서, 각각의 게이트 라인(39) 및 데이터 라인(41) 말단에는 반도체 칩이 본딩되는 본딩 패드들(43)이 형성되어 있다.
이와 같이 구성된 COG 방식의 LCD 패널을 테스트하기 위해서는 도 3에 도시된 바와 같은 테스트 장치가 이용된다. 도 3은 종래의 도전성 러버 콘택 방식에 적용되는 그로스 테스트 장치를 개략적으로 나타낸 사시도이다.
도 3에 도시된 바와 같이, 그로스 테스트 장치(50)는 소정의 리세스부(58)를 갖는 베이스 플레이트(51)가 있고, 베이스 플레이트(51)의 리세스부(58) 상부면 각 변에는 LCD 패널(30)을 수용하여 테스트하기 위한 인쇄회로 기판들(53)이 소정 높이로 돌출되어 있으며, 각각의 인쇄회로 기판들(53) 가장자리에는 LCD 패널(30)이 인쇄회로 기판들(53)에서 이탈되는 것을 방지하기 위한 턱부(55)가 형성되어 있다.
또한, LCD 패널(30)의 게이트 영역(35)과 데이터 영역(37)이 접촉되는 인쇄회로 기판들(53) 상부면에는 도전성 고무(57)가 부착되어 있는데, 그 위치는 게이트 라인(39) 및 데이터 라인들(41)이 "ㄷ" 형상을 이루고 있는 부분이며, 각각의 인쇄회로 기판들(53)에는 도전성 고무(57)에 전원을 인가하기 위한 전선(59)이 설치되어 있다.
또한, 베이스 플레이트(51) 일측면에는 그로스 테스트시 베이스 플레이트(51) 전면을 덮도록 커버(63)가 힌지되어 있고, 커버(63) 하부면에는 각각의 인쇄회로 기판들(53)에 대응되도록 사각형상의 가압부(65)가 돌출되어 있다.
이와 같이 구성된 LCD 패널의 그로스 테스트 방법을 설명하면 다음과 같다.
먼저, 테스트할 LCD 패널(30)을 인쇄회로 기판들(53) 상부면에 올려놓는데, 이때, LCD 패널(30)의 게이트 라인(39) 및 데이터 라인(41)은 인쇄회로 기판들(53) 상부면에 부착된 도전성 고무(57)와 접촉된다.
이후, 일측이 힌지고정된 커버(63)로 베이스 플레이트(51) 전면을 덮게 되면 커버(63)로부터 돌출 형성된 가압부(65)는 LCD 패널(30)을 가압하여 복수개의 게이트 라인(39)들과 데이터 라인(41)들을 도전성 고무(57)에 밀착시킨다.
이어서, 도전성 고무(57)에 전압을 인가하면 도전성 고무(57)에 첨가되어 있는 도전성 입자들(미도시)에 전압이 인가되고 도전성 입자들과 접촉되어 있는 각각의 게이트 라인(39) 및 데이터 라인들(41)은 도전성 입자에 의해서 전압이 공급된다. 이때, 테스트하고자 하는 LCD 패널이 예를 들어, 노말 화이트 상태의 LCD 패널인 경우 전압이 인가되면 블랙 상태로 디스플레이되지만, 복수개의 게이트 라인(39) 또는 데이터 라인들(41)중 어느 한 라인이 불량이면 그 라인에만 전압이 인가되지 않으므로 그 부분만이 화이트 상태로 존재하게 되어 LCD 패널 불량 유무를 확인할 수 있다.
그러나, 이와 같은 도전성 러버 콘택 방법을 이용하여 고해상도를 요구하는 LCD 패널을 테스트 할 경우 복수개의 데이터 라인(39) 및 데이터 라인들(41) 중 한 개의 라인 혹은 복수개의 라인이 도전성 고무(57)에 포함되어 있는 도전 입자와 접촉되지 않아 LCD 패널이 불량으로 판정되는 경우가 종종 발생되었다. 이는, 고해상도를 요구하는 LCD 패널의 경우 게이트 및 데이터 라인(39)(41)의 수가 많아 라인과 라인 사이의 간격이 좁은 반면에 도전성 고무(57)에 포함되어 있는 도전 입자와 입자 사이의 간격, 또는, 도전성 고무(57)에 포함되는 도전성 입자의 수에는 한계가 있으므로 도전 입자가 존재하지 않은 부분에 게이트 라인(39) 또는 데이터 라인(41)이 위치할 수 있다.
이 경우 그 라인에만 전압이 인가되지 않기 때문에 LCD 패널의 초기상태인 노말 화이트 또는 노말 블랙 상태로 존재함으로 LCD 패널이 불량으로 판정되는 문제점이 있었다.
따라서, 본 발명의 목적은 TAB 방식이 적용된 LCD 패널의 경우 그로스 테스트 후 콘택 라인을 절단하는 공정으로 인해 LCD 패널이 오염되거나, COG 방식의 LCD 패널의 경우 그로스 테스트시 게이트 라인 및 데이터 라인 접촉불량으로 인해 LCD 패널이 불량으로 판정되는 것을 방지하기 위해서 게이트 라인 및 데이터 라인 단부에 그로스 테스트용 TFT 소자를 형성하여 LCD 패널의 수율을 향상시키고 제조 코스트를 절감시킨 그로스 테스트용 TFT 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법을 제공하는데 있다.
도 1은 종래의 TAB 방식이 적용된 LCD 패널의 구조를 개략적으로 나타낸 평면도이다.
도 2는 종래의 COG 방식의 LCD 패널의 구조를 개략적으로 나타낸 평면도이다.
도 3은 종래의 도전성 러버 콘택 방식에 적용되는 그로스 테스트 장치를 개략적으로 나타낸 사시도이다.
도 4a는 본 발명에 의한 COG 방식의 LCD 패널의 구조를 개략적으로 나타낸 평면도이고,
도 4b는 게이트 영역에 적용된 그로스 테스트용 TFT 소자를 개략적으로 도시한 평면도이고,
도 4c는 게이트 영역에 적용된 그로스 테스트용 TFT 소자를 c-c´선으로 절단한 단면도이고,
도 4d는 데이터 영역에 적용된 그로스 테스트용 TFT 소자를 개략적으로 도시한 평면도이고,
도 4e는 데이터 영역에 적용된 그로스 테스트용 TFT 소자를 e-e´선으로 절단한 단면도이다.
도 5는 본 발명에 의한 COG 방식의 또 다른 실시예를 개략적으로 나타낸 평면도이다.
도 6a는 본 발명에 의한 LCD 패널의 그로스 테스트 장치를 개략적으로 나타낸 사시도이고,
도 6b는 그로스 테스트 장치의 프로브에 게이트 핀 콘택부와 데이터 핀 콘택부가 접촉되는 상태를 나타낸 상태도이다.
도 7은 본 발명에 의한 TAB 방식의 LCD 패널의 구조를 개략적으로 나타낸 평면도이다.
이와 같은 목적을 달성하기 위해서 TFT 기판 상부면에 금속을 증착하고 사진 식각하여 상기 TFT 기판의 게이트 영역에 게이트 라인 및 상기 게이트 라인과 소정 간격 이격된 그로스 테시트용 게이트 전극을 형성함과 아울러 상기 TFT 기판의 데이터 영역에 그로스 테스트용 게이트 전극을 형성하는 단계와; 상기 게이트 영역 및 상게 데이터 영역에 형성된 상기 그로스 테스트용 게이트 전극 상부면에 SiNx 물질과 a-Si:H 물질과 n+a-Si:H 물질을 연속적으로 도포한 후 절연층을 형성하고 상기 a-Si:H 물질과 상기 n+a-Si:H 물질을 사진 식각하여 게이트 전극 윗부분에만 반도체층을 형성하는 단계와; 상기 반도체층 상부면에 금속을 도포하고 사진 식각하여 상기 게이트 영역에 소스/드레인 전극을 형성함과 아울러 상기 데이터 영역에 그로스 테스트용 소스/드레인 전극과 일체로 데이터 라인을 형성하는 단계와; 상기 그로스 테스트용 소스/드레인 전극 상부면에 보호층을 형성하는 단계와; 상기 게이트 영역에 형성된 보호층 상부면, 즉, 드레인 전극이 위치한 부분의 보호층에만 마스크를 이용하여 콘택 홀을 형성하고 상기 보호층 상부면에 금속물질을 도포하여 상기 게이트 라인과 상기 드레인 전극을 상기 금속물질로 연결하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는 상기 콘택 홀에 채워지는 금속 물질은 ITO 금속인 것을 특징으로 한다.
또한, 상부면에 TFT 소자가 형성되어 있고 측면에 게이트 라인들 및 데이터 라인들이 형성된 게이트 영역 및 데이터 영역으로 으로 구성된 TFT 기판과, 상기 TFT 기판 상부면에 부착되며 하부면에 칼라 필터 패턴이 형성된 칼라 필터 기판을 포함하는 액정 표시 장치에 있어서, 상기 게이트 라인들 및 상기 데이터 라인들 단부를 따라 상기 액정 표시 장치의 픽셀 상태를 테스트하기 위한 그로스 테스트용 TFT 소자가 형성된 것을 특징으로 한다.
바람직하게는 상기 게이트 영역 및 데이터 영역에 상기 그로스 테스트용 TFT 소자를 형성하기 위해서 상기 게이트 라인 및 상기 데이터 라인을 소정 길이로 연장한 것을 특징으로 하며 상기 연장된 게이트 라인의 재질은 ITO 금속인 것을 특징으로 한다.
또한, 상기 그로스 테스트용 TFT 소자에 연결되어 있는 상기 게이트 라인 및 상기 데이터 라인은 그로스 테스트시 상기 그로스 테스트용 TFT 소자의 드레인 전극 역할을 하는 것을 특징으로 한다.
본 발명의 다른 특징은 테스트될 LCD 패널이 놓여지는 베이스 플레이트와, 상기 베이스 플레이트 상부면 가장자리를 따라 형성되어 상기 LCD 패널의 TFT 기판과 접촉되는 턱부와, 상기 LCD 패널의 칼라필터 기판을 수용하는 리세스부와, 상기 리세스부 상부면중 상기 LCD 패널의 게이트 영역과 데이터 영역에 대응되는 부분에 돌출 형성되어 있어 상기 LCD 패널에 전압을 인가하는 프로브를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 특징은 테스트될 LCD 패널의 게이트 영역과 데이터 영역에 형성되어 있는 TFT 소자들이 프로브에 접촉되도록 상기 LCD 패널을 그로스 테스트 장치의 베이스 플레이트 턱부에 올려놓는 단계와, 상기 프로브에서 상기 그로스 테스트용 TFT 소자에 전압을 인가하여 상기 LCD 패널의 픽셀 상태를 테스트하는 단계를 포함하는 것을 특징으로 한다.
이하 본 발명에 의한 그로스 테스트 방법 및 그로스 테스트 장치를 첨부된 도면 도 4 와 도 5 및 도 6 및 도 7을 참조하여 설명하면 다음과 같다.
도 4는 본 발명에 의한 COG 방식의 LCD 패널을 개략적으로 나타낸 평면도이다.
도시된 바와 같이 본 발명에 의한 COG 방식의 LCD 패널(100)은 TFT 소자가 형성된 TFT 기판(101)과, TFT 기판(101) 상부면에 부착되고 하부면에 칼라필터 패턴이 형성된 칼라필터 기판(103)으로 구성되어 있다.
TFT 기판(101)의 세로 방향에는 게이트 영역(105)이 형성되어 있는데, 게이트 영역(105) 위에는 반도체 칩을 본딩하기 위한 게이트 라인들(111)이 "ㄷ"자 형상(110)으로 형성되어 있고, 각각의 게이트 라인들(111) 단부에는 본딩 패드(113)가 형성되어 있으며 본딩 패드(113)에서 게이트 라인(111´)이 소정 길이 연장되어 형성되어 있다. 여기서, 바람직하게 본딩 패드(113)까지의 게이트 라인(111)의 재질은 알루미늄 또는 크롬 등과 같은 금속재질이고, 본딩 패드(113)에서 연장된 부분의 게이트 라인(111´)의 재질은 ITO 금속인 것이 바람직하다.
또한, TFT 기판(101) 가로 방향에는 데이터 영역(107)이 형성되어 있는데, 데이터 영역(107) 위에는 반도체 칩을 본딩하기 위한 데이터 라인들(121)이 "ㄷ"자 형상(120)으로 형성되어 있고, 각각의 데이터 라인들(121) 단부에는 본딩 패드들(123)이 형성되어 있으며 본딩 패드(123)에서 데이터 라인(121´)이 소정 길이 연장되어 있다. 여기서, 데이터 라인(121) 및 연장된 데이터 라인(121´)과 본딩패드들(123)은 동일한 금속 재질로 형성하는 것이 바람직하다.
또한, 본딩 패드(123)에서 연장된 각각의 게이트 라인(111´) 및 데이터 라인들(121´) 단부는 게이트 전극(131), 절연층(132), 반도체층(133), 비정질 실리콘층(135), 소스/드레인 전극(136)(137), 보호층(138)으로 이루어진 그로스 테스트용 TFT 소자(130)와 연결되어 있다. 여기서, 그로스 테스트용 TFT 소자(130)는 픽셀용 TFT 소자(미도시)를 형성할 때 함께 형성되며, 그로스 테스트용 TFT 소자(130)에 접촉되는 각각의 게이트 라인(111´) 및 데이터 라인(121´)은 그로스 테스트시 드레인 전극 역할을 한다.
미설명 부호 131´는 게이트 전극의 소정영역에 형성되어 게이트 전극에 전압을 인가하는 게이트 핀 콘택부이고, 135´는 소스 전극의 소정영역에 형성되어 소스 전극에 전압을 인가하는 소스 핀 콘택부이다.
한편, 도 4에서 게이트 영역(105) 및 데이터 영역(107)에 형성된 게이트 라인들(111) 및 데이터 라인들(121)의 반도체 칩 실장 영역이 작을 경우, 도 5에 도시된 바와 같이 게이트 영역(141) 및 데이터 영역(142)과 각각의 대응하는 TFT 기판(141) 측면(144)(145)에 게이트 라인(146) 및 데이터 라인(147)을 일렬로 형성하고 그 단부에 그로스 테스트용 TFT 소자(130)를 형성할 수도 있다.
이와 같이 구성된 본 발명에 의한 COG 방식의 LCD 패널을 테스트하기 위해서는 도 6에 도시된 것과 같은 테스트 장치가 이용된다. 도 6는 본 발명에 의한 LCD 패널의 그로스 테스트 장치를 개략적으로 나타낸 사시도이다.
본 발명에 따른 테스트 장치(150)는 LCD 패널(100)이 놓여지는 베이스 플레이트(151)와, 베이스 플레이트(151) 상부면 가장자리를 따라 형성되고 LCD 패널(100)이 베이스 플레이트(151)를 이탈하는 것을 방지하기 위한 턱부(153)와, LCD 패널(100)의 칼라필터 기판(103)을 수용하는 리세스부(154)와, 리세스부(154) 상부면중 LCD 패널(100)의 게이트 영역(105)과 데이터 영역(107)에 대응되는 부분에 돌출 형성되며 그로스 테스트용 TFT 소자의 게이트 핀 콘택부(131´)와 소스 핀 콘택부(135´)에 전압을 인가하는 프로브(155)로 구성되어 있다.
여기서, 게이트 영역 및 데이터 영역에 형성되는 그로스 테스트용 TFT 소자의 제조 방법을 도 4를 참조하여 설명하면 다음과 같다. 그로스 테스트용 TFT 소자는 픽셀용 TFT 소자와 동시에 형성되지만 그로스 테스트 TFT 소자를 중심으로 설명한다.
먼저, TFT 기판(101) 전면에 게이트 전극을 위한 금속을 증착하고 마스크를 이용하여 증착된 금속을 사진 식각한다. 그러면, TFT 기판(101)의 게이트 영역(105)에 픽셀용 게이트 전극(미도시)에서 연장된 게이트 라인(111) 및 게이트 라인(111)에서 소정 간격 이격된 영역에 그로스 테스트용 게이트 전극(131)이 동시에 형성된다.
또한, 게이트 라인(111) 및 그로스 테스트용 게이트 전극(131)이 게이트 전극에 형성될 때 데이터 영역(107)에 그로스 테스트용 게이트 전극(131)이 동시에 형성된다.
이후, 게이트 영역(105) 및 데이터 영역(107)에 그로스 테스트용 게이트 전극(131)이 형성되면 그로스 테스트용 게이트 전극(131) 상부면에 절연층(132)을 형성하기 위해 SiNx 물질을 도포하고, SiNx 물질 상부면, 즉, 절연층(132) 상부면에 a-Si:H 물질과 n+a-Si:H 물질을 연속적으로 도포한다. 이후, 마스크를 이용해서 n+a-Si:H 물질만을 1차 사진 식각하여 그로스 테스트용 게이트 전극(131) 윗부분에만 n+a-Si:H 물질을 남긴다. 이와 같이, 그로스 테스트용 게이트 전극 윗부분에 남아 있는 n+a-Si:H 물질을 a-Si:H 물질에 대한 마스크로 이용하여 a-Si:H 물질을 사진 식각하고 현상하여 절연층(132) 상부면에 반도체층(133)을 형성한다.
이후, 1차 현상된 n+a-Si:H 물질 상부면에 소스/드레인 전극(135)(136)을 위한 금속을 층착하고 마스크를 이용하여 증착된 금속을 사진 식각한다. 그러면, 게이트 영역(105)에 형성된 n+a-Si:H 물질 상부면에는 그로스 테스트용 소스/드레인 전극(135)(136)이 형성된다. 그리고, 데이터 영역(107) 상부면에는 픽셀용 소스/드레인 전극(미도시)에서 연장된 데이터 라인(121)이 형성되고, n+a-Si:H 물질 상부면에는 데이터 라인(121)과 일체로 연결된 그로스 테스트용 소스/드레인 전극(135)(136)이 형성된다. 여기서, 그로스 테스트용 소스/드레인 전극(135)(136)과 일체로 형성된 데이터 라인(121)은 그로스 테스트시 드레인 전극(136) 역할을 한다.
이와 같이, 게이트 영역(105) 및 데이터 영역(107)에 그로스 테스트용 소스/드레인 전극(135)(136)이 형성되면 소스/드레인 전극(135)(136)을 마스크로 이용하여 n+a-Si:H 층을 2차 사진 식각하여 반도체층(133) 상부면에 비정질 실리콘층(134)을 현상한다.
계속해서, 게이트 영역(105) 및 데이터 영역(107)에 소스/드레인 전극(135)(136) 및 비정질 실리콘층(134)이 형성되면 그로스 테스트용 소스/드레인 전극(135)(136) 상부면에 그로스 테스트용 TFT 소자(130)를 보호하기 위한 보호 물질을 도포하여 보호층(137)을 형성한다.
이후, 마지막 공정으로 게이트 영역(105)에 형성된 보호층(137)에만 마스크를 사용하여 콘택 홀(138)을 뚫는데, 콘택 홀(138)을 뚫는 위치는 드레인 전극(136)이 위치한 부분이다. 이어서, 사진 식각에 의해 보호층(137) 상부면에서 드레인 전극(136) 소정 영역까지 콘택 홀(138)이 뚫어지면 보호층(137) 상부면에 ITO(Indium Tin Oxide)금속(139)을 도포한 후 사진 식각하여 ITO 금속(139)이 게이트 라인(111)과 연결되도록 하여 게이트 라인(139)이 그로스 테스트시 드레인 전극(136) 역할을 하도록 한다.
도 6에 도시된 그로스 테스트 장치를 이용하여 본 발명에 의한 LCD 패널의 그로스 테스트 과정을 설명하면 다음과 같다.
먼저, 테스트할 LCD 패널(100)의 게이트 영역(105)과 데이터 영역(107)이 리세스부(154)에 돌출된 프로브(155)에 접촉되도록 LCD 패널(100)을 베이스 플레이트(141) 상부면에 올려놓는다. 이를 좀더 상세히 언급하면, 도 6b에 도시된 바와 같이 게이트 영역(105) 및 데이터 영역(107)에 형성된 그로스 테스트용 TFT 소자(130)중 게이트 전극(131)에 형성된 게이트 핀 콘택부(131´)와 소스 전극(135)에 형성된 소스 핀 콘택부(135´)를 각각의 프로브(155a)(155b)에 접촉시킨다.
이와 같이 게이트 핀 콘택부(131´)와 소스 핀 콘택부(135´)가 각각의 프로브(155a)(155b)에 접촉되면 LCD 패널(100)의 픽셀 상태를 테스트하기 위해 각각의 프로브(155a)(155b)에 전압을 인가한다. 이때, 소스 핀 콘택부(135´)에 인가된 전압은 반도체층(133)을 따라 드레인 전극(136)으로 흐르게 되고, 게이트 핀 콘택부(131´)에 인가된 전압은 소스 및 드레인 전극(135)(136)간에 흐르는 전류량을 제어함으로 게이트 라인(111) 및 데이터 라인(121)에 인가되는 전압을 조절하여 그로스 테스트시 필요한 전압을 공급한다. 또한, 그로스 테스트용 TFT 소자(130)에 연결되어 있는 모든 게이트 라인(111)과 데이터 라인(121)은 그로스 테스트시 TFT 소자(130)의 드레인 전극(136) 역할을 함으로써 모든 게이트 라인(111) 및 데이터 라인(121)에 전류를 전부 공급할 수 있다.
이와 같이 모든 게이트 전극(111)과 데이터 라인(121)에 전류가 공급되면 테스트하고자 하는 LCD 패널, 예를 들어, 노말 화이트 상태의 LCD 패널일 경우 블랙상태로 디스플레이되며, 만약, 게이트 라인(111) 또는 데이터 라인(121) 불량으로 인해 전류가 흐르지 않을 경우 그 부분만이 화이트 상태로 남아 있어 LCD 패널의 불량 유무를 확인할 수 있다.
도 7은 본 발명에 의한 제 2 실시예에 의한 TAB 실장 방식의 LCD 패널을 개략적으로 나타낸 평면도이다.
본 발명에 의한 TAB 실장 방식의 LCD 패널(160)은 TFT 소자가 형성된 TFT 기판(161)과, TFT 기판(161) 상부면에 부착되며 하부면에 칼라필터 패턴이 형성된 칼라필터 기판(163)으로 구성되어 있다.
TFT 기판(161) 세로 방향에는 복수개의 게이트 라인들(169)이 일렬로 배열된 게이트 영역(167)이 있고, TFT 기판(161) 가로 방향에는 복수개의 데이터 라인(173)이 일렬로 배열된 데이터 영역(171)이 있다.
또한, 각각의 게이트 라인(169) 및 데이터 라인(173) 끝단에는 게이트 전극, 절연층, 반도체층, 비정질 실리콘층, 소스/드레인 전극, 보호층으로 이루어진 그로스 테스트용 TFT 소자(130)와 연결되어 있다.
여기서, TAB 방식이 적용된 LCD 패널의 그로스 테스트용 TFT 소자 제조 방법 및 그로스 테스트 장치의 구성과 테스트 과정은 상기에서 설명한 COG 방식의 LCD 패널의 그로스 테스트 TFT 소자 제조 방법, 그로스 테스트 장치 및 방법과 같은 원리이므로 상세한 설명은 생략하기로 한다.
TAB 실장 방식의 LCD 패널(160)에 그로스 테스트용 TFT 소자(130)를 형성하면 그로스 테스트 후 TAB IC를 실장하기 위해서 게이트 라인(169) 및 데이터 라인(173)을 절단할 필요가 없으므로 LCD 패널이 유리 가루에 의해 오염될 우려가 없으며 LCD 패널의 생산비용이 절감된다.
이상에서 설명한 바와 같이 본 발명은 TFT 기판에 TFT 소자를 형성할 때 게이트 영역 및 데이터 영역에 그로스 테스트용 TFT 소자를 함께 형성하고 그로스 테스트시 게이트 라인 및 데이터 라인을 그로스 테스트용 TFT 소자의 드레인 전극으로 사용한다.
따라서, TAB 방식의 LCD 패널의 경우 그로스 테스트 후 게이트 라인 및 데이터 라인을 절단하는 절단 공정이 제거되므로 LCD 패널의 수율을 향상시킬 수 있고 LCD 패널의 제작비용을 절감할 수 있는 효과가 있다.
또한, 고해상도를 요구하는 COG 방식의 LCD 패널의 경우 게이트 라인과 데이터 라인 전부에 전원이 공급됨으로 게이트 라인 및 데이터 라인에 전원이 공급되지 않아 LCD 패널이 불량 판정되는 것을 방지할 수 있어 LCD 패널의 수율을 향상시킬 수 있는 효과가 있다.

Claims (12)

  1. TFT 기판 상부면에 금속을 증착하고 사진 식각하여 상기 TFT 기판의 게이트 영역에 게이트 라인 및 상기 게이트 라인과 소정 간격 이격된 그로스 테시트용 게이트 전극을 형성함과 아울러 상기 TFT 기판의 데이터 영역에 그로스 테스트용 게이트 전극을 형성하는 단계와;
    상기 게이트 영역 및 상게 데이터 영역에 형성된 상기 그로스 테스트용 게이트 전극 상부면에 SiNx 물질과 a-Si:H 물질과 n+a-Si:H 물질을 연속적으로 도포한 후 절연층을 형성하고 상기 a-Si:H 물질과 상기 n+a-Si:H 물질을 사진 식각하여 게이트 전극 윗부분에만 반도체층을 형성하는 단계와;
    상기 반도체층 상부면에 금속을 도포하고 사진 식각하여 상기 게이트 영역에 소스/드레인 전극을 형성함과 아울러 상기 데이터 영역에 그로스 테스트용 소스/드레인 전극과 일체로 데이터 라인을 형성하는 단계와;
    상기 그로스 테스트용 소스/드레인 전극 상부면에 보호층을 형성하는 단계와;
    상기 게이트 영역에 형성된 보호층 상부면, 즉, 드레인 전극이 위치한 부분의 보호층에만 마스크를 이용하여 콘택 홀을 형성하고 상기 보호층 상부면에 금속물질을 도포하여 상기 게이트 라인과 상기 드레인 전극을 상기 금속물질로 연결하는 단계를 포함하는 것을 특징으로 하는 그로스 테스트용 TFT 소자 제작 방법.
  2. 제 1 항에 있어서, 상기 그로스 테스트용 TFT 소자는 픽셀용 TFT 소자와 동시에 형성되는 것을 특징으로 하는 그로스 테스트용 TFT 소자 제작 방법.
  3. 제 1 항에 있어서, 상기 콘택 홀에 채워지는 금속 물질은 ITO 금속인 것을 특징으로 하는 그로스 테스트용 TFT 소자 제작 방법.
  4. 제 1 항에 있어서, 상기 그로스 테스트용 TFT 소자에 연결되어 있는 상기 게이트 라인 및 상기 데이터 라인은 그로스 테스트시 상기 그로스 테스트용 TFT 소자의 드레인 전극 역할을 하는 것을 특징으로 하는 그로스 테스트용 TFT 소자 제작 방법.
  5. 상부면에 TFT 소자가 형성되어 있고 측면에 게이트 라인들 및 데이터 라인들이 형성된 게이트 영역 및 데이터 영역으로 구성된 TFT 기판과, 상기 TFT 기판 상부면에 부착되며 하부면에 칼라 필터 패턴이 형성된 칼라 필터 기판을 포함하는 액정 표시 장치에 있어서,
    상기 게이트 라인들 및 상기 데이터 라인들 단부를 따라 상기 액정 표시 장치의 픽셀 상태를 테스트하기 위한 그로스 테스트용 TFT 소자가 형성된 것을 특징으로 하는 그로스 테스트용 TFT 소자가 형성된 액정 표시 장치.
  6. 제 5 항에 있어서, 상기 그로스 테스트용 TFT 소자 중 게이트 전극 및 소스 전극 소정 영역에는 상기 그로스 테스트용 TFT 소자에 전압을 인가하기 위해 상기 게이트 전극 및 상기 소스 전극보다 넓은 게이트 핀 콘택부와 데이터 핀 콘택부가 형성된 것을 특징으로 하는 그로스 테스트용 TFT 소자가 형성된 액정 표시 장치.
  7. 제 5 항에 있어서, 상기 게이트 라인 및 상기 데이터 라인이 상기 그로스 테스트용 TFT 소자와 연결되기 위해 상기 게이트 라인 및 상기 데이터 라인이 소정 길이 연장된 것을 특징으로 하는 그로스 테스트용 TFT 소자가 형성된 액정 표시 장치.
  8. 제 7 항에 있어서, 상기 연장된 게이트 라인의 재질은 ITO 금속인 것을 특징으로 하는 그로스 테스트용 TFT 소자가 형성된 액정 표시 장치.
  9. 제 5 항에 있어서, 각각의 상기 게이트 영역 및 상게 데이터 영역의 대향하는 TFT 기판의 측면에 상기 게이트 라인 및 상기 데이터 라인을 일렬로 배열하여 상기 게이트 라인 및 상기 데이터 라인 단부에 상기 그로스 테스트용 TFT 소자가 형성된 것을 특징으로 하는 그로스 테스트용 TFT 소자가 형성된 액정 표시 장치.
  10. 테스트될 LCD 패널이 놓여지는 베이스 플레이트와, 상기 베이스 플레이트 상부면 가장자리를 따라 형성되어 상기 LCD 패널의 TFT 기판과 접촉되는 턱부와, 상기 LCD 패널의 칼라필터 기판을 수용하는 리세스부와, 상기 리세스부 상부면중 상기 LCD `패널의 게이트 영역과 데이터 영역에 대응되는 부분에 돌출 형성되어 있어 상기 LCD 패널에 전압을 인가하는 프로브를 포함하는 것을 특징으로 하는 LCD 패널의 그로스 테스트 장치.
  11. 테스트될 LCD 패널의 게이트 영역과 데이터 영역에 형성되어 있는 TFT 소자들이 프로브에 접촉되도록 상기 LCD 패널을 제 8항에 기재된 그로스 테스트 장치의 베이스 플레이트 턱부에 올려놓는 단계와;
    상기 프로브에서 상기 그로스 테스트용 TFT 소자에 전압을 인가하여 상기 LCD 패널의 픽셀 상태를 테스트하는 단계를 포함하는 것을 특징으로 하는 LCD 패널의 그로스 테스트 방법.
  12. 제 11 항에 있어서, 상기 프로브는 그로스 테스트용 TFT 소자의 게이트 핀 콘택부와 소스 핀 콘택부에 접촉되는 것을 특징으로 하는 LCD 패널의 그로스 테스트 장치.
KR1019970013389A 1997-04-11 1997-04-11 그로스 테스트용 tft 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법 KR100239749B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970013389A KR100239749B1 (ko) 1997-04-11 1997-04-11 그로스 테스트용 tft 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법
US08/957,229 US6590624B1 (en) 1997-04-11 1997-10-24 LCD panels including interconnected test thin film transistors and methods of gross testing LCD panels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970013389A KR100239749B1 (ko) 1997-04-11 1997-04-11 그로스 테스트용 tft 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법

Publications (2)

Publication Number Publication Date
KR19980076609A KR19980076609A (ko) 1998-11-16
KR100239749B1 true KR100239749B1 (ko) 2000-01-15

Family

ID=19502540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970013389A KR100239749B1 (ko) 1997-04-11 1997-04-11 그로스 테스트용 tft 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법

Country Status (2)

Country Link
US (1) US6590624B1 (ko)
KR (1) KR100239749B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040026007A (ko) * 2002-09-17 2004-03-27 삼성전자주식회사 Ｌｃｄ 패널의 그로스 테스트 장치
KR101069632B1 (ko) 2008-05-12 2011-10-04 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막 트랜지스터의 마더보드 테스트 라인 및 그 제조방법
KR101129440B1 (ko) * 2005-08-18 2012-03-27 삼성전자주식회사 표시 기판 및 이를 구비한 표시 패널의 검사 방법
KR101165473B1 (ko) 2005-12-30 2012-07-13 엘지디스플레이 주식회사 액정패널 및 그 제조방법
WO2016188009A1 (zh) * 2015-05-28 2016-12-01 京东方科技集团股份有限公司 用于驱动显示面板的驱动芯片、显示装置及驱动控制方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001265248A (ja) * 2000-03-14 2001-09-28 Internatl Business Mach Corp <Ibm> アクティブ・マトリックス表示装置、及び、その検査方法
KR100596965B1 (ko) * 2000-03-17 2006-07-04 삼성전자주식회사 구동신호 인가모듈, 이를 적용한 액정표시패널 어셈블리 및 이 액정표시패널 어셈블리의 구동신호 검사 방법
US20020025100A1 (en) * 2000-06-16 2002-02-28 Mcgill University Method and apparatus for OPTO-electronic built-in tests
TW539139U (en) * 2001-04-03 2003-06-21 Hannstar Display Corp Automatic adhesion status checking machine for taping
KR100816336B1 (ko) * 2001-10-11 2008-03-24 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100798320B1 (ko) * 2002-03-06 2008-01-28 엘지.필립스 엘시디 주식회사 액정 패널의 검사 장치 및 그 방법
KR100973803B1 (ko) * 2003-07-24 2010-08-03 삼성전자주식회사 액정 표시 장치
KR100575233B1 (ko) * 2003-11-04 2006-05-02 엘지.필립스 엘시디 주식회사 액정표시장치 제조 방법
US6940301B2 (en) * 2003-12-12 2005-09-06 Au Optronics Corporation Test pad array for contact resistance measuring of ACF bonds on a liquid crystal display panel
TWI229199B (en) * 2004-01-02 2005-03-11 Au Optronics Corp Testing apparatus of flat display
KR101051008B1 (ko) * 2004-08-24 2011-07-21 삼성전자주식회사 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판
TW200801755A (en) * 2006-06-30 2008-01-01 Innolux Display Corp Thin film transistor substrate and liquid crystal display panel using the same
KR101425846B1 (ko) * 2006-07-17 2014-08-05 스캐니메트릭스 인크. 테스트 회로를 구비하는 박막 트랜지스터 어레이
KR100843148B1 (ko) * 2006-12-22 2008-07-02 삼성전자주식회사 액정 표시 장치, 액정 표시 장치의 테스트용 커넥터 및이의 테스트 방법
KR101076446B1 (ko) * 2007-04-13 2011-10-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치
JP4448535B2 (ja) * 2007-12-18 2010-04-14 株式会社 日立ディスプレイズ 表示装置
KR101527971B1 (ko) * 2008-07-21 2015-06-10 삼성디스플레이 주식회사 유기전계발광 표시 장치
US9535273B2 (en) * 2011-07-21 2017-01-03 Photon Dynamics, Inc. Apparatus for viewing through optical thin film color filters and their overlaps
CN102254502B (zh) * 2011-07-26 2013-03-27 深圳市华星光电技术有限公司 液晶面板的电压测试装置和***
KR102047005B1 (ko) * 2013-05-31 2019-11-21 삼성디스플레이 주식회사 유기 발광 표시 패널
CN104090391A (zh) * 2014-06-27 2014-10-08 京东方科技集团股份有限公司 一种阵列基板和显示装置
US9797944B2 (en) * 2014-11-10 2017-10-24 Boe Technology Group Co., Ltd. Test fixture and test method using the same
CN105609023B (zh) * 2015-12-31 2018-08-07 京东方科技集团股份有限公司 一种测试元件组、阵列基板、检测设备及检测方法
US10698692B2 (en) * 2016-07-21 2020-06-30 Advanced Micro Devices, Inc. Controlling the operating speed of stages of an asynchronous pipeline

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2792634B2 (ja) * 1991-06-28 1998-09-03 シャープ株式会社 アクティブマトリクス基板の検査方法
TW331599B (en) * 1995-09-26 1998-05-11 Toshiba Co Ltd Array substrate for LCD and method of making same
TW329002B (en) * 1996-06-05 1998-04-01 Zenshin Test Co Apparatus and method for inspecting a LCD substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040026007A (ko) * 2002-09-17 2004-03-27 삼성전자주식회사 Ｌｃｄ 패널의 그로스 테스트 장치
KR101129440B1 (ko) * 2005-08-18 2012-03-27 삼성전자주식회사 표시 기판 및 이를 구비한 표시 패널의 검사 방법
KR101165473B1 (ko) 2005-12-30 2012-07-13 엘지디스플레이 주식회사 액정패널 및 그 제조방법
KR101069632B1 (ko) 2008-05-12 2011-10-04 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막 트랜지스터의 마더보드 테스트 라인 및 그 제조방법
WO2016188009A1 (zh) * 2015-05-28 2016-12-01 京东方科技集团股份有限公司 用于驱动显示面板的驱动芯片、显示装置及驱动控制方法
US10304398B2 (en) 2015-05-28 2019-05-28 Boe Technology Group Co., Ltd. Driver integrated circuit for driving display panel, display device and method for driving driver integrated circuit capable of providing different current intensities to different length transmission wires

Also Published As

Publication number Publication date
US6590624B1 (en) 2003-07-08
KR19980076609A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
KR100239749B1 (ko) 그로스 테스트용 tft 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법
EP0845697B1 (en) Active matrix type liquid crystal display device resistant to static electricity
US5541748A (en) Liquid crystal display having patterned insulating and semiconductor layers and a method of fabricating the same
US7388641B2 (en) Liquid crystal display and method for manufacturing the same having particular pad unit
US7021983B2 (en) Circuit array substrate for display device and method of manufacturing the same
US7522225B2 (en) Chip-on-glass array substrate of liquid crystal display device and method of fabricating the same
KR100759965B1 (ko) 액정 표시 장치
KR100675630B1 (ko) 액정 표시패널 및 그 제조방법
KR20100048002A (ko) 액정 표시 장치 및 그 제조 방법
KR980010531A (ko) 액정 표시 장치의 쇼팅바
KR20180027693A (ko) 표시 장치
US5748267A (en) Common gate line layout method for liquid crystal display device with gate scanning driver circuit on a display substrate
GB2350225A (en) Active matrix LCD electrode substrate
US6628364B2 (en) Liquid crystal display device and fabricating method thereof
KR20010030494A (ko) 액정표시장치 및 그 회로단선 보수방법
JP2865323B2 (ja) 液晶表示装置
KR101375852B1 (ko) 액정표시소자
KR101102020B1 (ko) 액정표시패널 및 그 제조방법
KR100675629B1 (ko) 액정 표시패널 및 그 제조방법
KR100816335B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 구동 집적회로 부착방법
KR101048983B1 (ko) 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 및그 제조방법
KR100480860B1 (ko) 액정표시장치
KR101032439B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR100977220B1 (ko) Ｃｏｇ 방식의 액정패널 검사방법
KR100855500B1 (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 17