JPH09159997A - 液晶パネルの欠陥候補箇所検出方法 - Google Patents
液晶パネルの欠陥候補箇所検出方法Info
- Publication number
- JPH09159997A JPH09159997A JP31931495A JP31931495A JPH09159997A JP H09159997 A JPH09159997 A JP H09159997A JP 31931495 A JP31931495 A JP 31931495A JP 31931495 A JP31931495 A JP 31931495A JP H09159997 A JPH09159997 A JP H09159997A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- line
- liquid crystal
- crystal panel
- defect candidate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 230000007547 defect Effects 0.000 title claims abstract description 62
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 49
- 238000007689 inspection Methods 0.000 claims abstract description 109
- 238000001514 detection method Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 31
- 239000011159 matrix material Substances 0.000 claims description 29
- 238000009413 insulation Methods 0.000 claims description 9
- 230000005611 electricity Effects 0.000 abstract 1
- 238000005286 illumination Methods 0.000 abstract 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 23
- 230000035882 stress Effects 0.000 description 14
- 230000032683 aging Effects 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 206010051246 Photodermatosis Diseases 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000008845 photoaging Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002431 foraging effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
Landscapes
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ソースラインとゲートラインとの間の絶縁層
に充分なストレスを与えることで、欠陥候補箇所の検出
精度の向上を図り、市場におけるS−Gリークの発生件
数を大きく低下させる。 【解決手段】 液晶パネルの欠陥検査における、パネル
検査工程(P1)において、液晶パネルを通電した状態
で高温槽に投入し、その間に通常検査電圧よりも過大な
過大検査電圧を、ゲートラインに所定時間、所定回数印
加する処理を行い、ソースラインとゲートラインとの間
の破壊寸前の絶縁層を破壊し、パネル検査工程における
点灯検査にて、十字輝線欠陥として検出する。
に充分なストレスを与えることで、欠陥候補箇所の検出
精度の向上を図り、市場におけるS−Gリークの発生件
数を大きく低下させる。 【解決手段】 液晶パネルの欠陥検査における、パネル
検査工程(P1)において、液晶パネルを通電した状態
で高温槽に投入し、その間に通常検査電圧よりも過大な
過大検査電圧を、ゲートラインに所定時間、所定回数印
加する処理を行い、ソースラインとゲートラインとの間
の破壊寸前の絶縁層を破壊し、パネル検査工程における
点灯検査にて、十字輝線欠陥として検出する。
Description
【0001】
【発明の属する技術分野】本発明は、アクティブマトリ
クス基板を備えた液晶パネルにおける、アクティブマト
リクス基板上の何れ欠陥となる欠陥候補箇所を検出する
液晶パネルの欠陥候補箇所検出方法に関するものであ
る。
クス基板を備えた液晶パネルにおける、アクティブマト
リクス基板上の何れ欠陥となる欠陥候補箇所を検出する
液晶パネルの欠陥候補箇所検出方法に関するものであ
る。
【0002】
【従来の技術】アクティブマトリクス基板とは、ガラス
等の透明な絶縁性の基板上に、複数のゲートライン(ゲ
ート信号線)と、これらゲートラインと交差する複数の
ソースライン(ソース信号線)と、各ゲートライン及び
各ソースラインの各交差部に配置された、画素を駆動す
る能動素子と、これら各能動素子を介して上記ゲートラ
イン、ソースラインに接続された画素電極とを有してな
る。
等の透明な絶縁性の基板上に、複数のゲートライン(ゲ
ート信号線)と、これらゲートラインと交差する複数の
ソースライン(ソース信号線)と、各ゲートライン及び
各ソースラインの各交差部に配置された、画素を駆動す
る能動素子と、これら各能動素子を介して上記ゲートラ
イン、ソースラインに接続された画素電極とを有してな
る。
【0003】現在、アクティブマトリクス基板を備えた
液晶パネルにおける、市場で発生するパネル起因不良の
うちの最も撲滅が必要なモードの一つが、ソースライン
−ゲートライン間リーク(以下、S−Gリークと称す
る)による十字輝線モードである。つまり、通常、ソー
スラインとゲートラインとの間には絶縁層が存在してお
り、両ラインは完全に絶縁されているが、アクティブマ
トリクス基板の各種薄膜形成時に突発的な異常が発生
し、当該箇所がソースラインとゲートラインとの交差部
であった場合、上記したS−Gリークとなり十字輝線が
現れる。
液晶パネルにおける、市場で発生するパネル起因不良の
うちの最も撲滅が必要なモードの一つが、ソースライン
−ゲートライン間リーク(以下、S−Gリークと称す
る)による十字輝線モードである。つまり、通常、ソー
スラインとゲートラインとの間には絶縁層が存在してお
り、両ラインは完全に絶縁されているが、アクティブマ
トリクス基板の各種薄膜形成時に突発的な異常が発生
し、当該箇所がソースラインとゲートラインとの交差部
であった場合、上記したS−Gリークとなり十字輝線が
現れる。
【0004】ここで問題となるのが、ソースライン−ゲ
ートライン間の絶縁層の破壊程度である。絶縁層が完全
に破壊されている場合は、液晶パネルの検査工程におい
て実施されるパネルの点灯検査の段階で、十字輝線とし
て検出することが可能である。しかしながら、破壊の程
度が小さく、ソースラインとゲートラインとがごく僅か
な抵抗で絶縁されている場合は、パネル検査の段階では
検出できず、モジュール完成品出荷後、市場における通
電のストレスによって絶縁層が破壊され、新たにS−G
リークが発生することとなる。
ートライン間の絶縁層の破壊程度である。絶縁層が完全
に破壊されている場合は、液晶パネルの検査工程におい
て実施されるパネルの点灯検査の段階で、十字輝線とし
て検出することが可能である。しかしながら、破壊の程
度が小さく、ソースラインとゲートラインとがごく僅か
な抵抗で絶縁されている場合は、パネル検査の段階では
検出できず、モジュール完成品出荷後、市場における通
電のストレスによって絶縁層が破壊され、新たにS−G
リークが発生することとなる。
【0005】このような事態を防止するために、従来か
ら、液晶パネルを出荷するまでに行う欠陥検査にて、ソ
ースラインとゲートライン間の絶縁層にストレスを与
え、使用に耐えない破壊寸前にある絶縁層を完全に破壊
し、何れ欠陥となる欠陥候補箇所を事前に検出するとい
う手法を採用している。以下、このような手法をS−G
デバッグ法と称し、該処理をS−Gデバッグと称する。
ら、液晶パネルを出荷するまでに行う欠陥検査にて、ソ
ースラインとゲートライン間の絶縁層にストレスを与
え、使用に耐えない破壊寸前にある絶縁層を完全に破壊
し、何れ欠陥となる欠陥候補箇所を事前に検出するとい
う手法を採用している。以下、このような手法をS−G
デバッグ法と称し、該処理をS−Gデバッグと称する。
【0006】従来のS−Gデバッグ法には、大きく分け
て二つの手法がある。一つは過大電圧印加法と呼ばれる
もので、通常の検査駆動電圧より過大な電圧を一時的に
印加する手法である。もう一つは、高温通電光エージン
グ法と呼ばれるもので、パネルを通電させた状態で一定
時間高温の槽内に投入する手法である。
て二つの手法がある。一つは過大電圧印加法と呼ばれる
もので、通常の検査駆動電圧より過大な電圧を一時的に
印加する手法である。もう一つは、高温通電光エージン
グ法と呼ばれるもので、パネルを通電させた状態で一定
時間高温の槽内に投入する手法である。
【0007】図6に示すように、従来、高温通電光エー
ジング法と過大電圧印加法とは、欠陥検査におけるそれ
ぞれ別工程で行われている。過大電圧印加法によるS−
Gデバッグは、液晶パネルがまだモジュールに組み込ま
れていないパネル段階のパネル検査工程にて行われ(P
11)、高温通電光エージング法によるS−Gデバッグ
は、液晶パネルをモジュールに組み込んだ後(P1
2)、モジュール検査工程で行われている(P13)。
ジング法と過大電圧印加法とは、欠陥検査におけるそれ
ぞれ別工程で行われている。過大電圧印加法によるS−
Gデバッグは、液晶パネルがまだモジュールに組み込ま
れていないパネル段階のパネル検査工程にて行われ(P
11)、高温通電光エージング法によるS−Gデバッグ
は、液晶パネルをモジュールに組み込んだ後(P1
2)、モジュール検査工程で行われている(P13)。
【0008】
【発明が解決しようとする課題】しかしながら、従来の
過大電圧印加法と高温通電光エージング法とによる2段
階の欠陥候補箇所の検出においても、その検出精度は充
分であるとは言い難く、市場におけるS−Gリークの発
生件数を大きく低下し得るものではなかった。
過大電圧印加法と高温通電光エージング法とによる2段
階の欠陥候補箇所の検出においても、その検出精度は充
分であるとは言い難く、市場におけるS−Gリークの発
生件数を大きく低下し得るものではなかった。
【0009】つまり、従来の過大電圧印加法によるS−
Gデバッグも、高温通電光エージング法によるS−Gデ
バッグも、ソースラインとゲートラインとの間の絶縁層
に与えるストレスが充分でないため、パネル検査、モジ
ュール検査で十字輝線欠陥として検出できる確率が低
く、そのため、市場におけるS−Gリークの発生件数を
低くできなかった。
Gデバッグも、高温通電光エージング法によるS−Gデ
バッグも、ソースラインとゲートラインとの間の絶縁層
に与えるストレスが充分でないため、パネル検査、モジ
ュール検査で十字輝線欠陥として検出できる確率が低
く、そのため、市場におけるS−Gリークの発生件数を
低くできなかった。
【0010】本発明は、上記課題に鑑み成されたもの
で、その目的は、欠陥候補箇所の検出精度を向上させ、
市場におけるS−Gリーク等のパネル起因不良の発生件
数を大きく低下させることにある。
で、その目的は、欠陥候補箇所の検出精度を向上させ、
市場におけるS−Gリーク等のパネル起因不良の発生件
数を大きく低下させることにある。
【0011】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の請求項1の液晶パネルの欠陥候補箇所検
出方法は、アクティブマトリクス基板を備えた液晶パネ
ルを通電状態で一定時間高温条件下に保持すると共に、
その間に一時的に通常の検査電圧よりも過大な検査電圧
をアクティブマトリクス基板上の信号線に印加して該信
号線に接している絶縁層にストレスを与え、使用に耐え
ない絶縁層を破壊してアクティブマトリクス基板上の欠
陥候補箇所を検出することを特徴としている。
めに、本発明の請求項1の液晶パネルの欠陥候補箇所検
出方法は、アクティブマトリクス基板を備えた液晶パネ
ルを通電状態で一定時間高温条件下に保持すると共に、
その間に一時的に通常の検査電圧よりも過大な検査電圧
をアクティブマトリクス基板上の信号線に印加して該信
号線に接している絶縁層にストレスを与え、使用に耐え
ない絶縁層を破壊してアクティブマトリクス基板上の欠
陥候補箇所を検出することを特徴としている。
【0012】本発明の請求項2の液晶パネルの欠陥候補
箇所検出方法は、請求項1の方法において、上記の通電
・高温条件下で印加する過大な検査電圧の電圧値、印加
時間、及び印加回数の各条件は、各条件下で処理した後
のアクティブマトリクス基板の正常な能動素子が破壊さ
れる電圧値が、液晶パネルの通常駆動電圧値より大きく
なるように設定していることを特徴としている。
箇所検出方法は、請求項1の方法において、上記の通電
・高温条件下で印加する過大な検査電圧の電圧値、印加
時間、及び印加回数の各条件は、各条件下で処理した後
のアクティブマトリクス基板の正常な能動素子が破壊さ
れる電圧値が、液晶パネルの通常駆動電圧値より大きく
なるように設定していることを特徴としている。
【0013】本発明の請求項3の液晶パネルの欠陥候補
箇所検出方法は、請求項1の方法において、過大な検査
電圧が印加される信号線がゲート信号線であり、アクテ
ィブマトリクス基板上におけるソース信号線とゲート信
号線との間で絶縁不良となる欠陥候補箇所を検出するこ
とを特徴としている。
箇所検出方法は、請求項1の方法において、過大な検査
電圧が印加される信号線がゲート信号線であり、アクテ
ィブマトリクス基板上におけるソース信号線とゲート信
号線との間で絶縁不良となる欠陥候補箇所を検出するこ
とを特徴としている。
【0014】本願出願人は、従来の過大電圧印加法や高
温通電光エージング法に比べて、ソース信号線とゲート
信号線との間の絶縁層により充分なストレスを与えるこ
とができる方法を研究した結果、液晶パネルを通電させ
た状態で一定時間高温条件下におき、その間に一時的に
通常の検査電圧よりも過大な検査電圧をゲート信号線や
ソース信号線等の信号線に印加することで、過大な検査
電圧が印加された信号線と接している絶縁層に充分なス
トレスを与え得ることを見い出した。
温通電光エージング法に比べて、ソース信号線とゲート
信号線との間の絶縁層により充分なストレスを与えるこ
とができる方法を研究した結果、液晶パネルを通電させ
た状態で一定時間高温条件下におき、その間に一時的に
通常の検査電圧よりも過大な検査電圧をゲート信号線や
ソース信号線等の信号線に印加することで、過大な検査
電圧が印加された信号線と接している絶縁層に充分なス
トレスを与え得ることを見い出した。
【0015】請求項1の方法では、アクティブマトリク
ス基板を備えた液晶パネルを通電状態で一定時間高温条
件下に保持すると共に、その間に一時的に通常の検査電
圧よりも過大な検査電圧をアクティブマトリクス基板上
の信号線に印加することで該信号線に接している絶縁層
にストレスを与え、使用に耐えない絶縁層を破壊してア
クティブマトリクス基板上の欠陥候補箇所を検出するよ
うになっている。
ス基板を備えた液晶パネルを通電状態で一定時間高温条
件下に保持すると共に、その間に一時的に通常の検査電
圧よりも過大な検査電圧をアクティブマトリクス基板上
の信号線に印加することで該信号線に接している絶縁層
にストレスを与え、使用に耐えない絶縁層を破壊してア
クティブマトリクス基板上の欠陥候補箇所を検出するよ
うになっている。
【0016】したがって、このような方法を用いて、請
求項3に記載のように、過大な検査電圧を印加する信号
線をゲート信号線とし、ソース信号線とゲート信号線と
の間の絶縁不良(S−Gリーク)となる欠陥候補箇所を
検出することで、欠陥候補箇所の検出精度が向上し、市
場におけるS−Gリークの発生件数を大きく低下させる
ことができる。
求項3に記載のように、過大な検査電圧を印加する信号
線をゲート信号線とし、ソース信号線とゲート信号線と
の間の絶縁不良(S−Gリーク)となる欠陥候補箇所を
検出することで、欠陥候補箇所の検出精度が向上し、市
場におけるS−Gリークの発生件数を大きく低下させる
ことができる。
【0017】また、過大な検査電圧の電圧値、印加時
間、印加回数の各条件は、請求項2に記載のように、各
条件下で処理した後のアクティブマトリクス基板におけ
る正常な能動素子が破壊される電圧値が、液晶パネルの
通常駆動電圧値より大きくなるように設定すればよく、
このように設定することで、ストレスを与えすぎるとい
った問題は生じない。
間、印加回数の各条件は、請求項2に記載のように、各
条件下で処理した後のアクティブマトリクス基板におけ
る正常な能動素子が破壊される電圧値が、液晶パネルの
通常駆動電圧値より大きくなるように設定すればよく、
このように設定することで、ストレスを与えすぎるとい
った問題は生じない。
【0018】また、このような欠陥候補箇所検出方法を
採用することで、従来のパネル検査工程とモジュール検
査工程とに分けて過大電圧印加法及び高温通電光エージ
ング法によってS−Gデバッグを行っていた場合に比べ
て、結果的に1回のみのS−Gデバッグにて対応できる
ので、欠陥検査に要するトータル時間の短縮も図れる。
採用することで、従来のパネル検査工程とモジュール検
査工程とに分けて過大電圧印加法及び高温通電光エージ
ング法によってS−Gデバッグを行っていた場合に比べ
て、結果的に1回のみのS−Gデバッグにて対応できる
ので、欠陥検査に要するトータル時間の短縮も図れる。
【0019】そして、このような手法は、ゲート信号線
とソース信号線との間の絶縁層だけでなく、例えばCs
on Commonタイプの液晶パネルのアクティブ
マトリクス基板においては、Cs信号線に過大な検査電
圧を印加することによって、Cs信号線とソース信号線
との間の絶縁層のストレスを高め、ソース信号線とCs
信号線との間で何れ絶縁不良となる欠陥候補箇所を検出
することもできる。
とソース信号線との間の絶縁層だけでなく、例えばCs
on Commonタイプの液晶パネルのアクティブ
マトリクス基板においては、Cs信号線に過大な検査電
圧を印加することによって、Cs信号線とソース信号線
との間の絶縁層のストレスを高め、ソース信号線とCs
信号線との間で何れ絶縁不良となる欠陥候補箇所を検出
することもできる。
【0020】尚、液晶パネルのモジュールに組み込んだ
後に、上記した方法を実施すると、モジュール基板及び
IC(集積回路)の印加許容電圧値を大幅にオーバして
しまい、モジュール基板やICが破壊する虞れがあるの
で、モジュールに組み込む前のパネル検査工程で行う必
要がある。
後に、上記した方法を実施すると、モジュール基板及び
IC(集積回路)の印加許容電圧値を大幅にオーバして
しまい、モジュール基板やICが破壊する虞れがあるの
で、モジュールに組み込む前のパネル検査工程で行う必
要がある。
【0021】また、本発明の欠陥候補箇所検出方法をパ
ネル検査工程で実施する場合、該工程に、高精度の画像
処理装置を導入することが望ましい。つまり、従来のパ
ネル検査は、その検査項目の複雑さから、人間の目、手
による検査でしか対応できず、ここに、高温通電光エー
ジング法を実施するための高温槽を用いた検査を導入す
ると、工程内の混乱、工程数増加、コスト増加等が懸念
されるためである。パネル検査工程に、高精度の画像処
理装置を導入することで、人間による検査から、機械に
よる検査が可能となり、それに伴い工程内も省人化、簡
略化され、高温槽導入が可能となる。
ネル検査工程で実施する場合、該工程に、高精度の画像
処理装置を導入することが望ましい。つまり、従来のパ
ネル検査は、その検査項目の複雑さから、人間の目、手
による検査でしか対応できず、ここに、高温通電光エー
ジング法を実施するための高温槽を用いた検査を導入す
ると、工程内の混乱、工程数増加、コスト増加等が懸念
されるためである。パネル検査工程に、高精度の画像処
理装置を導入することで、人間による検査から、機械に
よる検査が可能となり、それに伴い工程内も省人化、簡
略化され、高温槽導入が可能となる。
【0022】
【発明の実施の形態】本発明の実施の一形態について図
1ないし図5に基づいて説明すれば、以下の通りであ
る。
1ないし図5に基づいて説明すれば、以下の通りであ
る。
【0023】まず、欠陥検査が行われる、Cs on
Commonタイプの液晶パネルの構造を説明する。図
2は、Cs on Commonタイプの液晶パネルの
アクティブマトリクス基板全体の等価回路である。複数
のゲートライン1…とソースライン2…とが互いに直交
して配されている。ゲートライン1とソースライン2と
の各交差部分には、能動素子である薄膜トランジスタ
(以下、TFTと称する)4が設けられており、TFT
4の出力側には、液晶容量6と補助容量5とが接続され
ている。液晶容量6は、対向電極7に共通に接続してお
り、補助容量5は、Csライン3に接続している。Cs
ライン3は、全ての絵素に対し共通に形成されると共
に、対向電極7と同じコモン信号が印加されており、安
定した表示を得ることを可能としている。
Commonタイプの液晶パネルの構造を説明する。図
2は、Cs on Commonタイプの液晶パネルの
アクティブマトリクス基板全体の等価回路である。複数
のゲートライン1…とソースライン2…とが互いに直交
して配されている。ゲートライン1とソースライン2と
の各交差部分には、能動素子である薄膜トランジスタ
(以下、TFTと称する)4が設けられており、TFT
4の出力側には、液晶容量6と補助容量5とが接続され
ている。液晶容量6は、対向電極7に共通に接続してお
り、補助容量5は、Csライン3に接続している。Cs
ライン3は、全ての絵素に対し共通に形成されると共
に、対向電極7と同じコモン信号が印加されており、安
定した表示を得ることを可能としている。
【0024】次に、本発明に係る液晶パネルの欠陥候補
箇所検出方法を採用した欠陥検査に用いられる検査装置
の構成を説明する。検査装置は、図3のブロック図に示
すような、検査回路を備えている。検査回路は、基準信
号発生回路11と、この基準信号発生回路11からの出
力信号を分周する分周回路12と、この分周回路12か
らの出力信号を入力する7つの信号回路、つまり、第1
〜第3ソースライン信号発生回路13〜15、デバッグ
時検出信号発生回路16、ゲートライン信号発生回路1
7、対向電極用固定信号発生回路18、及び対向電極用
可変信号発生回路19を有しており、さらに、6つのス
イッチ21〜26と、5つの検査用端子27〜31とか
らなる。
箇所検出方法を採用した欠陥検査に用いられる検査装置
の構成を説明する。検査装置は、図3のブロック図に示
すような、検査回路を備えている。検査回路は、基準信
号発生回路11と、この基準信号発生回路11からの出
力信号を分周する分周回路12と、この分周回路12か
らの出力信号を入力する7つの信号回路、つまり、第1
〜第3ソースライン信号発生回路13〜15、デバッグ
時検出信号発生回路16、ゲートライン信号発生回路1
7、対向電極用固定信号発生回路18、及び対向電極用
可変信号発生回路19を有しており、さらに、6つのス
イッチ21〜26と、5つの検査用端子27〜31とか
らなる。
【0025】第1〜第3ソースライン信号発生回路13
〜15は、それぞれ異なる第1〜第3ソースライン信号
B1〜B3を発生するもので、第1〜第3ソースライン
信号発生回路13〜15からの各出力は、スイッチ21
の端子21a〜21cにそれぞれ与えられている。スイ
ッチ21は、第1〜第3ソースライン信号発生回路13
〜15からの各出力を、切り替えにより選択的に検査用
端子27を介してソースライン2に与えるようになって
いる。
〜15は、それぞれ異なる第1〜第3ソースライン信号
B1〜B3を発生するもので、第1〜第3ソースライン
信号発生回路13〜15からの各出力は、スイッチ21
の端子21a〜21cにそれぞれ与えられている。スイ
ッチ21は、第1〜第3ソースライン信号発生回路13
〜15からの各出力を、切り替えにより選択的に検査用
端子27を介してソースライン2に与えるようになって
いる。
【0026】図4に、第1ソースライン信号発生回路1
3から出力される第1ソースライン信号B1の波形、第
2ソースライン信号発生回路14から出力される第2ソ
ースライン信号B2の波形、及び第3ソースライン信号
発生回路15から出力される第3ソースライン信号B3
の波形をそれぞれ示す。尚、後述の図5のソースライン
信号は第1ソースライン信号B1である。
3から出力される第1ソースライン信号B1の波形、第
2ソースライン信号発生回路14から出力される第2ソ
ースライン信号B2の波形、及び第3ソースライン信号
発生回路15から出力される第3ソースライン信号B3
の波形をそれぞれ示す。尚、後述の図5のソースライン
信号は第1ソースライン信号B1である。
【0027】さらに、上記スイッチ21で選択された第
1〜第3ソースライン信号発生回路13〜15からの出
力は、スイッチ22の端子22aにも与えられており、
スイッチ22は、該出力を端子22aを選択することに
より、検査用端子28を介して予備配線にも与える一
方、端子22bを選択することにより、予備配線には与
えないようになっている。
1〜第3ソースライン信号発生回路13〜15からの出
力は、スイッチ22の端子22aにも与えられており、
スイッチ22は、該出力を端子22aを選択することに
より、検査用端子28を介して予備配線にも与える一
方、端子22bを選択することにより、予備配線には与
えないようになっている。
【0028】デバッグ時検出信号発生回路16は、過大
検査電圧のデバッグ時検出信号Aを発生するもので、そ
の出力は、スイッチ26の端子26aとスイッチ23の
端子23aとに与えられている。また、ゲートライン信
号発生回路17は、ゲートラインの通常検査電圧のゲー
トライン信号Dを発生するもので、その出力は、スイッ
チ26の端子26bに与えられている。
検査電圧のデバッグ時検出信号Aを発生するもので、そ
の出力は、スイッチ26の端子26aとスイッチ23の
端子23aとに与えられている。また、ゲートライン信
号発生回路17は、ゲートラインの通常検査電圧のゲー
トライン信号Dを発生するもので、その出力は、スイッ
チ26の端子26bに与えられている。
【0029】スイッチ26は、端子26bを選択するこ
とにより、ゲートライン信号発生回路17の出力である
ゲートライン信号Dを、検査用端子29を介してゲート
ライン1に与える一方、端子26aを選択することによ
り、デバッグ時検出信号発生回路16の出力であるデバ
ッグ時検出信号Aを、検査用端子29を介してゲートラ
イン1に与えるようになっている。
とにより、ゲートライン信号発生回路17の出力である
ゲートライン信号Dを、検査用端子29を介してゲート
ライン1に与える一方、端子26aを選択することによ
り、デバッグ時検出信号発生回路16の出力であるデバ
ッグ時検出信号Aを、検査用端子29を介してゲートラ
イン1に与えるようになっている。
【0030】スイッチ23は、端子23aを選択するこ
とにより、デバッグ時検出信号Aを、検査用端子30を
介してCsライン3に与え、端子23bを選択すること
により、Csライン3には与えないようになっている。
とにより、デバッグ時検出信号Aを、検査用端子30を
介してCsライン3に与え、端子23bを選択すること
により、Csライン3には与えないようになっている。
【0031】対向電極用固定信号発生回路18は、フリ
ッカーの無いように最適に合わせた対向電圧値に固定し
た固定信号(コモン信号)C1を発生するものであり、
その出力は、スイッチ24の端子24aとスイッチ25
の端子25aとに出力されている。また、対向電極用可
変信号発生回路19は、TFT4をONさせる電圧まで
の間で可変する可変信号C2を発生するものであり、そ
の出力は、スイッチ24の端子24bとスイッチ25の
端子25bとに出力されている。
ッカーの無いように最適に合わせた対向電圧値に固定し
た固定信号(コモン信号)C1を発生するものであり、
その出力は、スイッチ24の端子24aとスイッチ25
の端子25aとに出力されている。また、対向電極用可
変信号発生回路19は、TFT4をONさせる電圧まで
の間で可変する可変信号C2を発生するものであり、そ
の出力は、スイッチ24の端子24bとスイッチ25の
端子25bとに出力されている。
【0032】スイッチ24は、端子24aを選択するこ
とにより、固定信号C1を検査用端子30を介してCs
ライン3に与える一方、端子24bを選択することによ
り、可変信号C2を検査用端子30を介してCsライン
3に与えるようになっている。また、スイッチ25は、
端子25aを選択することにより、固定信号C1を検査
用端子31を介して対向電極7に与える一方、端子25
bを選択することにより、可変信号C2を検査用端子3
1を介して対向電極4に与えるようになっている。尚、
上記した各スイッチ21〜26の制御は、図示しない制
御回路にて行われ、そのうちスイッチ24とスイッチ2
5とは、連動して作動される。
とにより、固定信号C1を検査用端子30を介してCs
ライン3に与える一方、端子24bを選択することによ
り、可変信号C2を検査用端子30を介してCsライン
3に与えるようになっている。また、スイッチ25は、
端子25aを選択することにより、固定信号C1を検査
用端子31を介して対向電極7に与える一方、端子25
bを選択することにより、可変信号C2を検査用端子3
1を介して対向電極4に与えるようになっている。尚、
上記した各スイッチ21〜26の制御は、図示しない制
御回路にて行われ、そのうちスイッチ24とスイッチ2
5とは、連動して作動される。
【0033】次に、上記検査装置を用いた、液晶パネル
の欠陥検査を説明する。上記検査装置は、P1のパネル
検査工程に用いられ、ここでは、従来の過大電圧印加法
及び高温通電光エージング法とを同時に行うS−Gデバ
ッグが実施される。
の欠陥検査を説明する。上記検査装置は、P1のパネル
検査工程に用いられ、ここでは、従来の過大電圧印加法
及び高温通電光エージング法とを同時に行うS−Gデバ
ッグが実施される。
【0034】まず、図示しない高温槽の槽温度は約60
℃に、槽内湿度はドライにそれぞれ設定しておく。そし
て、液晶パネルを、検査装置の図示しない基板上にセッ
トし通電状態とし、高温槽内に投入してエージングを行
う。エージング中、ゲートライン1には通常、ゲートラ
イン信号Dを与え、通常検査電圧を印加しておく。そし
て、エージング中、一時的に、ゲートライン1にデバッ
グ時検出信号Aを与え、過大検査電圧を印加し、即刻、
通常検査電圧に戻すといった処理を数回繰り返す。図5
に、駆動電圧波形を示す。ここでは、第1ソースライン
信号B1が与えられている。
℃に、槽内湿度はドライにそれぞれ設定しておく。そし
て、液晶パネルを、検査装置の図示しない基板上にセッ
トし通電状態とし、高温槽内に投入してエージングを行
う。エージング中、ゲートライン1には通常、ゲートラ
イン信号Dを与え、通常検査電圧を印加しておく。そし
て、エージング中、一時的に、ゲートライン1にデバッ
グ時検出信号Aを与え、過大検査電圧を印加し、即刻、
通常検査電圧に戻すといった処理を数回繰り返す。図5
に、駆動電圧波形を示す。ここでは、第1ソースライン
信号B1が与えられている。
【0035】ゲートライン1に印加される通常検査電圧
が、Vgh=αV、Vgl=−βVとすると、過大検査
電圧は、Vgh=約2αV、Vgl=約−4βVと設定
し、これを約1sec印加する。正確な過大検査電圧の
電圧値、印加時間、及び印加回数は、液晶パネルの機種
毎に良品のTFT4が特性不良を発生しない値に定めれ
ばよく、以下のようにして設定できる。
が、Vgh=αV、Vgl=−βVとすると、過大検査
電圧は、Vgh=約2αV、Vgl=約−4βVと設定
し、これを約1sec印加する。正確な過大検査電圧の
電圧値、印加時間、及び印加回数は、液晶パネルの機種
毎に良品のTFT4が特性不良を発生しない値に定めれ
ばよく、以下のようにして設定できる。
【0036】つまり、過大検査電圧の電圧値、印加時
間、及び印加回数からなる種々の組み合わせ条件で、液
晶パネルにおけるゲートラインとソースラインとの間の
絶縁層にストレスを与えた後、液晶パネルを点灯させな
がらVgl値を減少させていき、パネル全体が白く霞ん
でくる電圧ポイントをプロットする。液晶パネルが白く
霞むということは、TFT4が充分にOFFしていない
ことを示し、TFT特性がずれていると見なすことがで
きる。したがって、このプロットした電圧ポイントが、
液晶パネルの通常駆動電圧値以下にならないように、つ
まり通常駆動電圧値より大きくなるように、過大検査電
圧の電圧値、印加時間、及び印加回数を設定すればよ
い。
間、及び印加回数からなる種々の組み合わせ条件で、液
晶パネルにおけるゲートラインとソースラインとの間の
絶縁層にストレスを与えた後、液晶パネルを点灯させな
がらVgl値を減少させていき、パネル全体が白く霞ん
でくる電圧ポイントをプロットする。液晶パネルが白く
霞むということは、TFT4が充分にOFFしていない
ことを示し、TFT特性がずれていると見なすことがで
きる。したがって、このプロットした電圧ポイントが、
液晶パネルの通常駆動電圧値以下にならないように、つ
まり通常駆動電圧値より大きくなるように、過大検査電
圧の電圧値、印加時間、及び印加回数を設定すればよ
い。
【0037】図3に示した検査回路における、S−Gデ
バッグ時のスイッチ切り替え操作を説明すると、高温槽
内に投入された状態では、スイッチ26にて端子26b
を選択しており、ゲートライン1には、ゲートライン信
号発生回路17からのゲートライン信号Dが与えられ、
通常検査電圧が印加されている。そして、過大検査電圧
を印加する際は、スイッチ26にて端子26aを選択
し、ゲートライン1にデバッグ時検出信号発生回路16
からのデバッグ時検出信号Aを与え、過大検査電圧を印
加する。尚、この時、スイッチ21・24・25は、ど
の端子に接続していてもよい。この状態で、所定の時
間、それぞれの信号を与える。これにより、ゲートライ
ン1とソースライン2との間にある破壊寸前の絶縁層は
完全に破壊される。
バッグ時のスイッチ切り替え操作を説明すると、高温槽
内に投入された状態では、スイッチ26にて端子26b
を選択しており、ゲートライン1には、ゲートライン信
号発生回路17からのゲートライン信号Dが与えられ、
通常検査電圧が印加されている。そして、過大検査電圧
を印加する際は、スイッチ26にて端子26aを選択
し、ゲートライン1にデバッグ時検出信号発生回路16
からのデバッグ時検出信号Aを与え、過大検査電圧を印
加する。尚、この時、スイッチ21・24・25は、ど
の端子に接続していてもよい。この状態で、所定の時
間、それぞれの信号を与える。これにより、ゲートライ
ン1とソースライン2との間にある破壊寸前の絶縁層は
完全に破壊される。
【0038】こうして、従来の過大電圧印加法及び高温
通電光エージング法とを同時に行うS−Gデバッグが終
了すると、液晶パネルの点灯検査を実施する。ここで、
従来の欠陥候補箇所検出では検出できなかった何れS−
Gリークとなる欠陥候補箇所も十字輝線として検出でき
る。このようなパネル検査工程における点灯検査での、
S−Gリーク箇所や点欠陥等の検出は、高精度の画像処
理装置を用いて行われるようになっており、これによ
り、人間による検査から、機械により検査が可能とな
り、それに伴い工程内も省人化、簡略化され、パネル検
査工程への高温槽導入も可能となっている。
通電光エージング法とを同時に行うS−Gデバッグが終
了すると、液晶パネルの点灯検査を実施する。ここで、
従来の欠陥候補箇所検出では検出できなかった何れS−
Gリークとなる欠陥候補箇所も十字輝線として検出でき
る。このようなパネル検査工程における点灯検査での、
S−Gリーク箇所や点欠陥等の検出は、高精度の画像処
理装置を用いて行われるようになっており、これによ
り、人間による検査から、機械により検査が可能とな
り、それに伴い工程内も省人化、簡略化され、パネル検
査工程への高温槽導入も可能となっている。
【0039】また、P1のパネル検査工程においては、
ゲートライン1に過大検査電圧を印加すると同時に、ス
イッチ23にて端子23aを選択し、デバッグ時検出信
号発生回路16からのデバッグ時検出信号AをCsライ
ン3に与え、Csライン3に過大検査電圧を印加するよ
うにもなっている。これにより、ソースライン2とCs
ライン3との間にある破壊寸前の絶縁層も完全に破壊さ
れることとなり、点灯検査において、何れソースライン
−Csライン間リークとなる欠陥候補箇所も検出でき
る。
ゲートライン1に過大検査電圧を印加すると同時に、ス
イッチ23にて端子23aを選択し、デバッグ時検出信
号発生回路16からのデバッグ時検出信号AをCsライ
ン3に与え、Csライン3に過大検査電圧を印加するよ
うにもなっている。これにより、ソースライン2とCs
ライン3との間にある破壊寸前の絶縁層も完全に破壊さ
れることとなり、点灯検査において、何れソースライン
−Csライン間リークとなる欠陥候補箇所も検出でき
る。
【0040】その後、パネル検査工程(P1)の終了し
た良品の液晶パネルのみがモジュールに組み込まれ(P
3)、モジュール検査工程(P4)を経て欠陥検査が終
了し、その後出荷される。尚、従来のモジュール検査工
程では、高温通電光エージング法によるS−Gデバッグ
が実施されていたが、ここでは必要ない。
た良品の液晶パネルのみがモジュールに組み込まれ(P
3)、モジュール検査工程(P4)を経て欠陥検査が終
了し、その後出荷される。尚、従来のモジュール検査工
程では、高温通電光エージング法によるS−Gデバッグ
が実施されていたが、ここでは必要ない。
【0041】以上のように、本実施の形態の液晶パネル
の欠陥検査では、パネル検査工程において、液晶パネル
のゲートライン1に通常検査電圧を印加した状態で一定
時間高温条件下に保持すると共に、その間に一時的に通
常検査電圧よりも過大な過大電圧をゲートライン1に印
加することで、ゲートライン1とソースライン2との間
の絶縁層にストレスを与え、破壊寸前の絶縁層を完全に
破壊し、何れS−Gリークとなる欠陥候補箇所を検出す
るようになっているので、S−Gリークとなる欠陥候補
箇所を検出する検出精度が向上し、市場におけるS−G
リークの発生件数を大きく低下させることができる。
の欠陥検査では、パネル検査工程において、液晶パネル
のゲートライン1に通常検査電圧を印加した状態で一定
時間高温条件下に保持すると共に、その間に一時的に通
常検査電圧よりも過大な過大電圧をゲートライン1に印
加することで、ゲートライン1とソースライン2との間
の絶縁層にストレスを与え、破壊寸前の絶縁層を完全に
破壊し、何れS−Gリークとなる欠陥候補箇所を検出す
るようになっているので、S−Gリークとなる欠陥候補
箇所を検出する検出精度が向上し、市場におけるS−G
リークの発生件数を大きく低下させることができる。
【0042】また、従来のパネル検査工程とモジュール
検査工程とに分けて過大電圧印加法及び高温通電光エー
ジング法によってS−Gデバッグを行っていた場合に比
べて、結果的に1回のみのS−Gデバッグにて対応でき
るので、欠陥検査に要するトータル所要時間を短くでき
る。
検査工程とに分けて過大電圧印加法及び高温通電光エー
ジング法によってS−Gデバッグを行っていた場合に比
べて、結果的に1回のみのS−Gデバッグにて対応でき
るので、欠陥検査に要するトータル所要時間を短くでき
る。
【0043】しかも、検査対象の液晶パネルが、Cs
on Commonタイプの液晶パネルの場合、ゲート
ライン1に過大検査電圧を印加する時同時に、Csライ
ン3にも過大検査電圧を印加するようになっており、S
−Gリークだでなく、何れソースライン−Csライン間
リークとなる欠陥候補箇所も検出でき、市場におけるパ
ネル起因不良の発生をさらに抑制できる。
on Commonタイプの液晶パネルの場合、ゲート
ライン1に過大検査電圧を印加する時同時に、Csライ
ン3にも過大検査電圧を印加するようになっており、S
−Gリークだでなく、何れソースライン−Csライン間
リークとなる欠陥候補箇所も検出でき、市場におけるパ
ネル起因不良の発生をさらに抑制できる。
【0044】
【発明の効果】以上のように、本発明の請求項1の液晶
パネルの欠陥候補箇所検出方法は、アクティブマトリク
ス基板を備えた液晶パネルを通電状態で一定時間高温条
件下に保持すると共に、その間に一時的に通常の検査電
圧よりも過大な検査電圧をアクティブマトリクス基板上
の信号線に印加して該信号線に接している絶縁層にスト
レスを与え、使用に耐えない絶縁層を破壊してアクティ
ブマトリクス基板上の欠陥候補箇所を検出するものであ
る。
パネルの欠陥候補箇所検出方法は、アクティブマトリク
ス基板を備えた液晶パネルを通電状態で一定時間高温条
件下に保持すると共に、その間に一時的に通常の検査電
圧よりも過大な検査電圧をアクティブマトリクス基板上
の信号線に印加して該信号線に接している絶縁層にスト
レスを与え、使用に耐えない絶縁層を破壊してアクティ
ブマトリクス基板上の欠陥候補箇所を検出するものであ
る。
【0045】本発明の請求項2の液晶パネルの欠陥候補
箇所検出方法は、請求項1の方法において、上記の通電
・高温条件下で印加する過大な検査電圧の電圧値、印加
時間、及び印加回数の各条件は、各条件下で処理した後
のアクティブマトリクス基板における正常な能動素子が
破壊される電圧値が、液晶パネルの通常駆動電圧値より
大きくなるように設定しているものである。
箇所検出方法は、請求項1の方法において、上記の通電
・高温条件下で印加する過大な検査電圧の電圧値、印加
時間、及び印加回数の各条件は、各条件下で処理した後
のアクティブマトリクス基板における正常な能動素子が
破壊される電圧値が、液晶パネルの通常駆動電圧値より
大きくなるように設定しているものである。
【0046】本発明の請求項3の液晶パネルの欠陥候補
箇所検出方法は、請求項1の方法において、過大な検査
電圧が印加される信号線がゲート信号線であり、アクテ
ィブマトリクス基板上におけるソース信号線とゲート信
号線との間で絶縁不良となる欠陥候補箇所を検出するも
のである。
箇所検出方法は、請求項1の方法において、過大な検査
電圧が印加される信号線がゲート信号線であり、アクテ
ィブマトリクス基板上におけるソース信号線とゲート信
号線との間で絶縁不良となる欠陥候補箇所を検出するも
のである。
【0047】したがって、請求項1の方法を用いて、例
えば請求項2に記載のように各条件を設定し、請求項3
に記載のように、過大な検査電圧を印加する信号線をゲ
ート信号線とし、ソース信号線とゲート信号線との間の
絶縁不良(S−Gリーク)となる欠陥候補箇所を検出す
ることで、欠陥候補箇所の検出精度が向上し、市場にお
けるS−Gリークの発生件数を大きく低下させることが
できるという効果を奏する。
えば請求項2に記載のように各条件を設定し、請求項3
に記載のように、過大な検査電圧を印加する信号線をゲ
ート信号線とし、ソース信号線とゲート信号線との間の
絶縁不良(S−Gリーク)となる欠陥候補箇所を検出す
ることで、欠陥候補箇所の検出精度が向上し、市場にお
けるS−Gリークの発生件数を大きく低下させることが
できるという効果を奏する。
【0048】また、このような欠陥候補箇所検出方法を
採用することで、従来のパネル検査工程とモジュール検
査工程とに分けて過大電圧印加法及び高温通電光エージ
ング法によってS−Gデバッグを行っていた場合に比べ
て、結果的に1回のみのS−Gデバッグにて対応できる
ので、欠陥検査に要するトータル時間の短縮も図れると
いう効果を併せて奏する。
採用することで、従来のパネル検査工程とモジュール検
査工程とに分けて過大電圧印加法及び高温通電光エージ
ング法によってS−Gデバッグを行っていた場合に比べ
て、結果的に1回のみのS−Gデバッグにて対応できる
ので、欠陥検査に要するトータル時間の短縮も図れると
いう効果を併せて奏する。
【0049】尚、請求項1の方法を用いることで、上記
したゲート信号線とソース信号線との間の絶縁層だけで
なく、例えばCs on Commonタイプの液晶パ
ネルのアクティブマトリクス基板においては、Cs信号
線に過大な検査電圧を印加することによって、Cs信号
線とソース信号線との間の絶縁層のストレスを高め、ソ
ース信号線とCs信号線との間で何れ絶縁不良となる欠
陥候補箇所を検出することもできる。
したゲート信号線とソース信号線との間の絶縁層だけで
なく、例えばCs on Commonタイプの液晶パ
ネルのアクティブマトリクス基板においては、Cs信号
線に過大な検査電圧を印加することによって、Cs信号
線とソース信号線との間の絶縁層のストレスを高め、ソ
ース信号線とCs信号線との間で何れ絶縁不良となる欠
陥候補箇所を検出することもできる。
【図1】本発明の実施の一形態を示すもので、欠陥検査
の各工程を示す工程図である。
の各工程を示す工程図である。
【図2】欠陥検査が行われる、Cs on Commo
nタイプの液晶パネルのアクティブマトリクス基板全体
の等価回路である。
nタイプの液晶パネルのアクティブマトリクス基板全体
の等価回路である。
【図3】欠陥検査におけるパネル検査工程に用いられ
る、検査装置の検査回路の回路構成を示す回路図であ
る。
る、検査装置の検査回路の回路構成を示す回路図であ
る。
【図4】検査回路における第1〜第3ソースライン信号
発生回路から出力される第1〜第3ソースライン信号の
波形を説明する波形図である。
発生回路から出力される第1〜第3ソースライン信号の
波形を説明する波形図である。
【図5】パネル検査工程におけるS−Gデバッグが実施
されているときの電圧駆動波形を示す波形図である。
されているときの電圧駆動波形を示す波形図である。
【図6】従来の欠陥検査の各工程を示す工程図である。
1 ゲートライン(信号線・ゲート信号線) 2 ソースライン(ソース信号線) 3 Csライン(信号線) 4 TFT(能動素子) 5 補助容量 6 液晶容量 7 対向電極 13 第1ソースライン信号発生回路 14 第2ソースライン信号発生回路 15 第3ソースライン信号発生回路 16 デバッグ時検出信号発生回路 17 ゲートライン信号発生回路
Claims (3)
- 【請求項1】アクティブマトリクス基板を備えた液晶パ
ネルを通電状態で一定時間高温条件下に保持すると共
に、その間に一時的に通常の検査電圧よりも過大な検査
電圧をアクティブマトリクス基板上の信号線に印加して
該信号線に接している絶縁層にストレスを与え、使用に
耐えない絶縁層を破壊してアクティブマトリクス基板上
の欠陥候補箇所を検出することを特徴とする液晶パネル
の欠陥候補箇所検出方法。 - 【請求項2】上記の通電・高温条件下で印加する過大な
検査電圧の電圧値、印加時間、及び印加回数の各条件
は、各条件下で処理した後のアクティブマトリクス基板
の正常な能動素子が破壊される電圧値が、液晶パネルの
通常駆動電圧値より大きくなるように設定していること
を特徴とする請求項1記載の液晶パネルの欠陥候補箇所
検出方法。 - 【請求項3】過大な検査電圧が印加される信号線がゲー
ト信号線であり、アクティブマトリクス基板上における
ソース信号線とゲート信号線との間で絶縁不良となる欠
陥候補箇所を検出することを特徴とする請求項1記載の
液晶パネルの欠陥候補箇所検出方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31931495A JPH09159997A (ja) | 1995-12-07 | 1995-12-07 | 液晶パネルの欠陥候補箇所検出方法 |
US08/762,155 US5786707A (en) | 1995-12-07 | 1996-12-09 | Method of detecting possible defect of liquid crystal panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31931495A JPH09159997A (ja) | 1995-12-07 | 1995-12-07 | 液晶パネルの欠陥候補箇所検出方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09159997A true JPH09159997A (ja) | 1997-06-20 |
Family
ID=18108820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31931495A Pending JPH09159997A (ja) | 1995-12-07 | 1995-12-07 | 液晶パネルの欠陥候補箇所検出方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5786707A (ja) |
JP (1) | JPH09159997A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6275061B1 (en) | 1998-09-25 | 2001-08-14 | Kabushiki Kaisha Toshiba | Testing method for a substrate of active matrix display panel |
JP2006267576A (ja) * | 2005-03-24 | 2006-10-05 | Seiko Epson Corp | 表示装置の欠陥検出方法および表示装置の欠陥検出装置 |
CN112133235A (zh) * | 2019-06-25 | 2020-12-25 | 夏普株式会社 | 显示面板的检查装置、及显示面板的检查方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW374852B (en) * | 1996-06-10 | 1999-11-21 | Toshiba Corp | Display device |
US6191770B1 (en) * | 1997-12-11 | 2001-02-20 | Lg. Philips Lcd Co., Ltd. | Apparatus and method for testing driving circuit in liquid crystal display |
JP2007120991A (ja) * | 2005-10-25 | 2007-05-17 | Sharp Corp | テストパターンの検出率算出方法、コンピュータプログラム及びテストパターンの検出率算出装置 |
BRPI0801325A2 (pt) * | 2008-04-30 | 2010-01-12 | Thomson Multimidia Ltda | método automatizado para controlar e testar produtos |
JP2011015259A (ja) * | 2009-07-03 | 2011-01-20 | Renesas Electronics Corp | 半導体集積回路装置およびその試験方法 |
CN105589234B (zh) * | 2016-03-24 | 2018-09-11 | 京东方科技集团股份有限公司 | 一种面板的检测方法及其检测*** |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3816113A (en) * | 1971-09-13 | 1974-06-11 | Xerox Corp | Nematic liquid crystalline compositions having extended mesomorphic range |
US3842275A (en) * | 1973-04-26 | 1974-10-15 | Xerox Corp | Liquid crystal imaging system |
JPS605630B2 (ja) * | 1973-07-06 | 1985-02-13 | セイコーエプソン株式会社 | 表示装置 |
US4137192A (en) * | 1974-01-25 | 1979-01-30 | Canon Kabushiki Kaisha | Liquid crystalline composition |
FR2274355A1 (fr) * | 1974-06-14 | 1976-01-09 | Thomson Csf | Melange de cristaux liquides presentant une anisotropie dielectrique positive et une large gamme de mesomorphisme |
US4173545A (en) * | 1976-04-06 | 1979-11-06 | Thomson-Csf | Liquid crystal with high negative dielectric anisotropy and mixtures of the same with nematic liquid crystals for improving dynamic scattering in electro-optic devices |
CH645876A5 (de) * | 1980-01-25 | 1984-10-31 | Chisso Corp | Halogenierte esterderivate mit positiver anisotropie und diese verbindungen enthaltende fluessigkristallmischungen. |
US5066107A (en) * | 1988-06-16 | 1991-11-19 | Canon Kabushiki Kaisha | Liquid crystal display medium, liquid crystal display method and liquid crystal display apparatus for outputting color images |
US5027111A (en) * | 1988-07-07 | 1991-06-25 | Sentex Systems, Incorporated | Liquid-crystal display unit for electronic directory |
US5113134A (en) * | 1991-02-28 | 1992-05-12 | Thomson, S.A. | Integrated test circuit for display devices such as LCD's |
JP2792634B2 (ja) * | 1991-06-28 | 1998-09-03 | シャープ株式会社 | アクティブマトリクス基板の検査方法 |
US5377030A (en) * | 1992-03-30 | 1994-12-27 | Sony Corporation | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor |
GB9219836D0 (en) * | 1992-09-18 | 1992-10-28 | Philips Electronics Uk Ltd | Electronic drive circuits for active matrix devices,and a method of self-tasting and programming such circuits |
EP0599623B1 (en) * | 1992-11-25 | 2001-08-29 | Sharp Kabushiki Kaisha | Inspecting method and apparatus for an active matrix substrate |
JP3213472B2 (ja) * | 1994-04-26 | 2001-10-02 | シャープ株式会社 | アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出検査方法、欠陥検出検査装置 |
JP2900019B2 (ja) * | 1995-03-23 | 1999-06-02 | トーケン工業株式会社 | 液晶ディスプレイ用セルの検査方法 |
-
1995
- 1995-12-07 JP JP31931495A patent/JPH09159997A/ja active Pending
-
1996
- 1996-12-09 US US08/762,155 patent/US5786707A/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6275061B1 (en) | 1998-09-25 | 2001-08-14 | Kabushiki Kaisha Toshiba | Testing method for a substrate of active matrix display panel |
JP2006267576A (ja) * | 2005-03-24 | 2006-10-05 | Seiko Epson Corp | 表示装置の欠陥検出方法および表示装置の欠陥検出装置 |
JP4661293B2 (ja) * | 2005-03-24 | 2011-03-30 | セイコーエプソン株式会社 | 表示装置の欠陥検出方法および表示装置の欠陥検出装置 |
CN112133235A (zh) * | 2019-06-25 | 2020-12-25 | 夏普株式会社 | 显示面板的检查装置、及显示面板的检查方法 |
Also Published As
Publication number | Publication date |
---|---|
US5786707A (en) | 1998-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100199649B1 (ko) | 액티브 매트릭스 기판 또는 액티브 매트릭스 액정 패널의 결함 검출 방법 및 장치, 및 이들의 결함 수정 방법 | |
JPH01161316A (ja) | 液晶表示装置の検査方法 | |
KR940007590A (ko) | 능동 매트릭스 장치용 전자 구동 회로와 구동 회로를 프로그래밍 및 자기 테스팅 하는 방법 | |
KR0125465B1 (ko) | 활성 매트릭스 기판용 검사장치 및 방법과 결함 수정방법 | |
JPH09159997A (ja) | 液晶パネルの欠陥候補箇所検出方法 | |
JPH0713515A (ja) | 平面表示装置およびその検査方法 | |
JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
JP2005266342A (ja) | Tftアレイ試験方法 | |
JP2834935B2 (ja) | アクティブマトリクス型表示素子及びその製造方法 | |
JP3210234B2 (ja) | 液晶表示パネルの製造方法 | |
JP3010712B2 (ja) | アクティブマトリクス基板の欠陥修復方法 | |
JPH0510999A (ja) | 液晶デイスプレイ基板の検査方法及びそのシステム | |
JPH06201516A (ja) | 液晶パネル用疑似欠陥発生装置 | |
JP2558845B2 (ja) | 液晶パネル駆動用集積回路 | |
JPH09203687A (ja) | 液晶表示装置の検査装置 | |
JP2001296560A (ja) | アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出方法及び欠陥検出装置 | |
JP2553956B2 (ja) | 表示装置の検査方法 | |
JPH07113727B2 (ja) | アクティブマトリックスアレイ | |
JPH09127470A (ja) | 液晶パネルの検査装置および検査方法 | |
JPH11183861A (ja) | 液晶パネルの検査装置 | |
JP2000235197A (ja) | 液晶表示装置用アクティブマトリクスアレイの検査方法、および液晶表示装置用アクティブマトリクスアレイの検査装置、ならびに液晶表示装置の製造方法 | |
JP2607447Y2 (ja) | 表示体駆動用半導体装置 | |
KR20060022498A (ko) | 표시 장치 | |
JPH04219790A (ja) | 短絡欠陥位置検出方法および短絡欠陥修繕装置 | |
JPH02245794A (ja) | 液晶パネル駆動用集積回路 |