KR101337459B1

KR101337459B1 - 표시장치 및 그 표시장치를 구비한 전자기기

Info

Publication number: KR101337459B1
Application number: KR1020070008288A
Authority: KR
Inventors: 유키 하타; 토모유키 이와부치; 아키히로 키무라; 슈헤이 나가쓰카
Original assignee: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date: 2006-02-03
Filing date: 2007-01-26
Publication date: 2013-12-06
Also published as: US8324920B2; US20090284278A1; US20070182442A1; CN101013551A; CN101013551B; US7570072B2; KR20070079908A

Abstract

대향기판 접착 공정 후 및 출하 전 검사에 있어서, 정확도 높은 검사회로를 가지는 표시장치, 또한 결함이 발생한 경우를 위해 표시장치 내부에 보정회로를 구비한 표시장치를 제공하는 것을 과제로 한다. 기판 위에, 게이트 라인 및 소스 라인에 의해 구동하는 화소 회로와, 상기 게이트 라인과 동시에 형성된 제1 배선, 및 상기 소스 라인과 동시에 형성된 제2 배선과, 상기 제1 배선 및 상기 제2 배선의 전위를 사용하여, 상기 화소 회로의 결함을 검지하는 검사회로를 가지는 구성으로 한다.

기판, 검사회로, 보정회로, 표시장치, 소스, 게이트

Description

표시장치 및 그 표시장치를 구비한 전자기기{DISPLAY DEVICE AND ELECTRONIC APPARATUS HAVING THE DISPLAY DEVICE}

도 1은 본 발명의 구성을 나타내는 블록도다.

도 2는 본 발명의 화소 구성에 관한 회로도다.

도 3은 본 발명의 화소 구성에 관한 회로도다.

도 4는 본 발명의 구성을 나타내는 블록도다.

도 5는 본 발명의 검사회로에 관한 회로도다.

도 6은 본 발명의 검사회로에 관한 회로도다.

도 7은 본 발명의 검사회로에 관한 회로도다.

도 8은 본 발명의 구성에 관한 타이밍 차트다.

도 9는 본 발명의 구성을 나타내는 블록도다.

도 10은 본 발명의 구성을 나타내는 블록도다.

도 11은 본 발명의 보정회로에 관한 회로도다.

도 12는 본 발명의 구성에 관한 타이밍 차트다.

도 13은 본 발명의 구성에 관한 블록도다.

도 14는 본 발명의 표시장치에 있어서의 변환 회로의 회로도다.

도 15는 본 발명의 구성에 관한 블록도다.

도 16은 본 발명의 구성에 관한 블록도다.

도 17은 본 발명의 구성에 관한 블록도다.

도 18a 및 도 18b는 본 발명의 화소 구성에 관한 회로도다.

도 19a 내지 도 19c는 본 발명의 표시장치를 구비한 전자기기에 관한 도면이다.

도 20은 종래 예에 관해 설명하는 블록도다.

도 21a 및 도 21b는 종래 예의 검사에 관한 설명도다.

도 22a 내지 도 22d는 본 발명의 보정회로의 회로도 및 타이밍 차트다.

도 23은 본 발명의 검사회로의 회로도다.

도 24는 본 발명의 검사회로의 회로도다.

도 25는 본 발명의 검사회로의 회로도다.

[기술분야]

본 발명은 표시장치에 관한 것이다. 특히, 표시장치의 검사를 간략화하고 신뢰성을 향상시키고, 출하 수율을 향상시키는 검사회로를 구비한 표시장치에 관한 것이다. 또한 검사회로를 구비한 표시장치에 관한 것으로서, 검사회로에 의해 검출 되는 결함을 가지고 표시장치에 입력되는 신호를 보정하기 위한 보정회로에 관한 것이다.

[배경기술]

최근, TV, PC 모니터, 모바일용 단말 등을 중심으로 하는 용도로서, 박형 디스플레이의 수요가 급속히 증가하고 있고, 더욱 개발이 진행되고 있다. 박형 디스플레이에는, 액정소자를 사용한 표시장치(Liquid Crystal Display; LCD)나 발광소자를 구비한 표시장치가 있다.

발광소자, 또는 액정소자를 사용한 표시장치로서, 도 20에 나타낸 액티브 매트릭스형 표시장치를 들 수 있다.

도 20에 나타내는 표시장치는, 기판(2000) 위에, 게이트 신호선 구동회로(2001), 소스 신호선 구동회로(2002), 화소부(2003), 및 복수의 접속 단자(2004)가 형성된 접속 단자부(2005)를 가진다. 게이트 신호선 구동회로(2001)에는 게이트 라인(2006), 소스 신호선 구동회로(2002)에는 소스 라인(2007)이 접속되어 있다. 화소부(2003)에 있어서의 화소(2008)는, 게이트 라인(2006), 소스 라인(2007), 전원선(2009)에 접속되어 있다. 화소(2008)에는, 소스 라인(2007)으로부터의 신호를 게이트 라인(2006)의 신호에 의해 화소에 설치된 발광소자 또는 액정소자에 신호를 기록하기 위한 트랜지스터가 설치되어 있고, 각각의 화소에 있어서 트랜지스터의 각 단자는 게이트 라인(2006), 소스 라인(2007)에 접속되어 있다. 또한 접속 단자부(2005)에는, 외부의 신호를 입력하기 위한 FPC(Flexible Printed Circuit, 도시 생략)가 접속된다. 기판(2000)은, 화소(2008)에 설치된 발광소자 또는 액정소자를 밀봉하기 위한 대향기판(2010)을 접착함으로써, 표시 모듈로서 완성된다.

도 20에 있어서, 화소부에서 표시를 실행할 경우, 게이트 라인(2006)의 Low전위를 접지상태로 하면, 소스 라인(2007)의 Low전위는 게이트 라인(2006)의 Low전위보다 높은 것이 바람직한데, 그 차이는 게이트 라인(2006)에 접속된 기록을 행하기 위한 트랜지스터의 역치전압(Vth) 이상인 것이 바람직하다. 소스 라인(2007)의 Low전위가 게이트 라인(2006)의 Low전위보다 낮고, 그 차이가 기록을 행하기 위한 트랜지스터의 역치전압(Vth)보다 작은 경우, 기록을 행하기 위한 트랜지스터로부터 전류가 리크되기 쉬워져, 표시장치는 정상적인 표시를 행할 수 없다.

여기에서 소스 라인 및 게이트 라인의 High전위 및 Low전위는 각각 상대적으로 높은 전위 및 상대적으로 낮은 전위를 의미한다. High전위 및 Low전위는 그것들 사이에 소정의 전위 차를 가지도록 설정되어, High전위는 트랜지스터를 온 상태로 하는 값이 되는 반면 Low전위는 트랜지스터를 오프 상태로 하는 값이 된다.

도 20에 있어서의 액정소자나 발광소자를 사용한 표시장치에서는, 게이트 신호선 구동회로 및 소스 신호선 구동회로로부터의 신호의 전위 관계에 의해 화소를 구동시킨다. 따라서 게이트 신호선 구동회로 및 소스 신호선 구동회로로부터의 신호의 전위를 검사함으로써, 상기 전위가 유지될 수 없는 등의 표시장치의 결함검출이 가능한 것이 바람직하다.

따라서 발광소자 또는 액정소자를 사용한 표시장치에 있어서, 표시장치의 결함을 검사하기 위해서는, 도 21a에 나타낸 것처럼 한번 완성된 모듈 중, 샘플로서 도 21b와 같이 대향기판을 제거한 뒤 측정기기에 의한 프로브(2101)를 사용해서 검 사하거나, 대향기판 접착 전에, 측정기기에 의한 프로브를 사용해서 검사하였다(예를 들면 특허문헌 1: 일본국 공개특허공보 특개 2002-221547호 참조).

종래의 액정소자나 발광소자를 사용한 표시장치에 있어서는, 게이트 신호선 구동회로 및 소스 신호선 구동회로로부터 화소까지는 표시장치의 밀봉영역 내에 위치하였다. 따라서 제조 공정 후에 모든 표시 모듈의 대향기판을 제거하여 검사를 행하는 것이나 대향기판 접착 공정 이후의 전위 관계의 검사는 상당히 어렵고, 대향기판 접착 공정으로부터 출하 사이의 기간 동안 결함 발견이 충분히 이루어지지 않았다.

또한 특허문헌 1에 기재된 방법에서는, 제조 공정 이후에 결함이 발견된 경우, 결함의 리페어가 불가능하여 출하 수율을 악화시킬 가능성이나, 외부 부품에서의 결함개선에 의한 제조 비용의 증가 등 역효과가 발생하였다.

또한 간단히 소스 라인, 게이트 라인을 배선으로 접속 단자부까지 확대하고, 대향기판 접착 공정 후에 접속 단자부의 전위를 측정함으로써 검사하는 경우도 있다. 그러나, 인회 배선에 기인하는 기생 용량에서의 전압 강하나 지연 등의 요소가 포함되어 검사로서 불충분했다.

따라서 본 발명에서는, 대향기판 접착 공정 후 및 출하 전 검사에 있어서, 정확도 높은 검사회로를 가지는 표시장치, 또한 결함이 발생한 경우의 표시장치 내부에 있어서의 보정회로를 구비한 표시장치를 제공하는 것을 과제로 한다.

상기 문제를 해결하기 위해서, 본 발명은 화소부의 결함을 판별하기 위한 검사회로를 설치한 것을 특징으로 한다. 그리고, 검사회로로부터 출력되는 신호는 배선을 통해 접속 단자에 출력되는 것을 특징으로 한다. 또한 본 발명은, 그 검사회로로부터 출력되는 신호를 사용하여, 화소부의 결함을 보정하기 위한 보정회로가 설치된 것을 특징으로 한다. 이하, 본 발명의 구체적인 구성에 대해서 나타낸다.

본 발명의 표시장치의 일 형태는, 게이트 라인과, 소스 라인과, 게이트 라인 및 소스 라인의 전위에 의해 구동되는 화소부와, 게이트 라인과 평행하게 형성된 제1 배선과, 소스 라인과 평행하게 형성된 제2 배선과, 제1 배선 및 제2 배선의 전위를 사용하여 화소부의 결함을 판별하기 위한 신호를 출력하는 검사회로를 가지는 구성으로 한다.

본 발명의 표시장치의 또 다른 일 형태는, 게이트 라인과, 소스 라인과, 게이트 라인 및 소스 라인의 전위에 의해 구동되는 화소부와, 게이트 라인과 평행하게 형성된 제1 배선과, 소스 라인과 평행하게 형성된 제2 배선과, 제1 배선 및 제2 배선에 접속된 검사회로와, 상기 검사회로에 접속된 제1 접속 단자 및 제2 접속 단자를 포함한 표시장치로서, 상기 검사회로는 제1 배선 및 제2 배선에 접속된 제1 회로와, 제2 배선에 접속된 제2 회로와, 제1 배선 및 제2 회로에 접속된 제3 회로를 포함하며, 상기 제1 회로는 제1 배선의 전위와 제2 배선의 전위를 비교하고 제2 배선의 전위가 제1 배선의 전위보다 낮으면 제1 전위를 제1 접속 단자에 출력하고, 상기 제2 회로는 상기 제2 배선의 전위에서 기준 전위를 감산하여 얻어진 제2 전위를 상기 제3 회로에 입력하고, 상기 제3 회로는 상기 제1 배선의 전위와 상기 제2 전위를 비교하고 제2 전위가 제1 배선의 전위보다 낮으면 제3 전위를 제2 접속 단자에 출력하는 것을 특징으로 한다.

본 발명의 표시장치의 또 다른 일 형태는, 게이트 라인과, 소스 라인과, 게이트 라인 및 소스 라인의 전위에 의해 구동되는 화소부와, 게이트 라인과 평행하게 형성된 제1 배선과, 소스 라인과 평행하게 형성된 제2 배선과, 제1 배선 및 제2 배선의 전위에 접속된 검사회로와, 검사회로에 접속된 보정회로와, 상기 검사회로에 접속된 제1 접속 단자 및 제2 접속 단자를 포함한 표시장치로서, 상기 검사회로는 제1 배선 및 제2 배선에 접속된 제1 회로와, 제2 배선에 접속된 제2 회로와, 제1 배선 및 제2 회로에 접속된 제3 회로를 포함하며, 상기 제1 회로는 제1 배선의 전위와 제2 배선의 전위를 비교하고 제2 배선의 전위가 제1 배선의 전위보다 낮으면 제1 전위를 제1 접속 단자에 출력하고, 상기 제2 회로는 상기 제2 배선의 전위에서 기준 전위를 감산하여 얻어진 제2 전위를 상기 제3 회로에 입력하고, 상기 제3 회로는 상기 제1 배선의 전위와 상기 제2 전위를 비교하고 제2 전위가 제1 배선의 전위보다 낮으면 제3 전위를 제2 접속 단자에 출력하며, 상기 보정회로는 상기 제3 전위가 상기 제2 접속 단자에 출력된 경우 제2 배선의 전위를 제1 배선의 전위보다 높게 함으로써, 제1 접속 단자 및 제2 접속 단자에 출력되는 전위를 보정하는 것을 특징으로 한다.

본 발명의 표시장치의 또 다른 일 형태는, 게이트 라인과, 소스 라인과, 상 기 소스 라인에 신호를 공급하는 구동회로와, 게이트 라인 및 소스 라인의 전위에 의해 구동되는 화소부와, 게이트 라인 및 소스 라인에 접속된 변환 회로와, 검사회로를 포함한 표시장치로서, 상기 변환 회로는 소스 라인의 기록을 제어하기 위한 신호가 상기 구동회로에 공급되지 않으면 게이트 라인 및 소스 라인을 검사회로에 접속하고, 상기 구동회로는 입력된 게이트 라인 및 소스 라인의 전위를 사용하여 화소부의 결함을 판별하기 위한 신호를 출력하는 것을 특징으로 한다.

본 발명의 표시장치의 또 다른 일 형태는, 게이트 라인과, 소스 라인과, 상기 소스 라인에 신호를 공급하는 구동회로와, 게이트 라인 및 소스 라인의 전위에 의해 구동되는 화소부와, 게이트 라인 및 소스 라인에 접속된 변환 회로와, 검사회로와, 상기 검사회로에 접속된 제1 접속 단자 및 제2 접속 단자를 포함한 표시장치로서, 상기 검사회로는 게이트 라인 및 소스 라인에 접속된 제1 회로와, 소스 라인에 접속된 제2 회로와, 게이트 라인 및 제2 회로에 접속된 제3 회로를 포함하며, 상기 변환 회로는 소스 라인의 기록을 제어하기 위한 신호가 상기 구동회로에 공급되지 않으면 게이트 라인 및 소스 라인을 검사회로에 접속하며, 상기 제1 회로는 게이트 라인의 입력된 전위와 소스 라인의 입력된 전위를 비교하고 소스 라인의 입력된 전위가 게이트 라인의 입력된 전위보다 낮으면 제1 전위를 제1 접속 단자에 출력하고, 상기 제2 회로는 상기 소스 라인의 입력된 전위에서 기준 전위를 감산하여 얻어진 제2 전위를 상기 제3 회로에 입력하고, 상기 제3 회로는 게이트 라인의 입력된 전위와 제2 전위를 비교하고 제2 전위가 게이트 라인의 전위보다 낮으면 제3 전위를 제2 접속 단자에 출력하는 것을 특징으로 한다.

본 발명의 표시장치의 또 다른 일 형태는, 게이트 라인과, 소스 라인과, 상기 소스 라인에 신호를 공급하는 구동회로와, 게이트 라인 및 소스 라인의 전위에 의해 구동되는 화소부와, 게이트 라인 및 소스 라인에 접속된 변환 회로와, 검사회로와, 상기 검사회로에 접속된 제1 접속 단자 및 제2 접속 단자와, 상기 검사회로 및 제2 접속 단자에 접속된 보정회로를 포함한 표시장치로서, 상기 검사회로는 게이트 라인 및 소스 라인에 접속된 제1 회로와, 소스 라인에 접속된 제2 회로와, 게이트 라인 및 제2 회로에 접속된 제3 회로를 포함하며, 상기 변환 회로는 소스 라인의 기록을 제어하기 위한 신호가 상기 구동회로에 공급되지 않으면 게이트 라인 및 소스 라인을 검사회로에 접속하며, 상기 제1 회로는 게이트 라인의 입력된 전위와 소스 라인의 입력된 전위를 비교하고 소스 라인의 입력된 전위가 게이트 라인의 입력된 전위보다 낮으면 제1 전위를 제1 접속 단자에 출력하고, 상기 제2 회로는 상기 소스 라인의 입력된 전위에서 기준 전위를 감산하여 얻어진 제2 전위를 상기 제3 회로에 입력하고, 상기 제3 회로는 게이트 라인의 입력된 전위와 제2 전위를 비교하고 제2 전위가 게이트 라인의 전위보다 낮으면 제3 전위를 제2 접속 단자에 출력하고, 상기 보정회로는 상기 제3 전위가 상기 제2 접속 단자에 출력된 경우 소스 라인의 전위를 게이트 라인의 전위보다 높게 함으로써, 제1 접속 단자 및 제2 접속 단자에 출력되는 전위를 보정하는 것을 특징으로 한다.

또한 본 발명에 있어서, 제1 접속 단자와 제2 접속 단자는 화소부와 대향기판이 설치된 기판으로 밀봉된 영역 바깥에 설치할 수 있다.

또한 본 발명에 있어서, 화소부는 게이트 라인과 소스 라인에 접속된 트랜지 스터가 설치된 구성으로 할 수 있는데, 트랜지스터는 게이트 라인에 입력된 신호에 의해 선택되고, 소스 라인으로부터의 신호가 기록된다.

또한 본 발명에 있어서, 트랜지스터는 n채널형 트랜지스터로 할 수 있다.

또한 본 발명의 또 다른 특성에 따르면, 전자기기에는 표시부에 본 명세서에서 서술한 표시장치를 설치해도 된다.

본 발명의 표시장치에는, 유기발광소자(OLED)로 대표되는 발광소자를 각 화소에 구비한 표시장치 외에도, 액정표시장치, DMD(Digital Micromirror Device), PDP(Plasma Display Panel), FED(Field Emission Display), 게이트 라인과 소스 라인에 입력되는 신호에 의해 표시를 행하는 표시장치가 그 범주에 포함된다.

또한 본 명세서에 있어서 발광소자에는, 전류 또는 전압에 의해 휘도가 제어되는 소자가 그 범주에 포함된다. 구체적으로는 OLED(Organic Light Emitting Diode)나, 무기EL(Electro luminescence)이나, FED(Field Emission Display)에 이용되고 있는 MIM형 전자소스소자(전자방출소자) 등이 포함된다.

또한 표시장치는, 발광소자가 밀봉된 패널과, 상기 패널에 컨트롤러를 포함한 IC 등을 설치한 모듈을 포함한다. 또한 표시장치는, 액정소자가 밀봉된 패널과, 상기 패널에 컨트롤러를 포함한 IC 등을 설치한 모듈을 포함한다.

또한 본 발명의 표시장치에 사용되는 트랜지스터로서, 다결정 반도체, 미결정 반도체(세미 아모포스 반도체를 포함한다), 아모포스 반도체를 사용한 박막 트랜지스터를 사용할 수 있지만, 본 발명의 발광 장치에 사용되는 트랜지스터는 박막 트랜지스터에 한정되지 않는다. 단결정 실리콘을 사용해서 형성된 트랜지스터로 해 도 되고, SOI를 사용한 트랜지스터로 해도 된다. 또한 유기반도체를 사용한 트랜지스터로 해도 되고, 카본 나노튜브를 사용한 트랜지스터로 해도 되고, 산화아연을 사용한 트랜지스터로 해도 된다. 또한 본 발명의 발광 장치의 화소에 설치된 트랜지스터는, 단일 게이트 구조를 가져도 되고, 더블 게이트 구조나 그 이상의 게이트를 가지는 멀티 게이트 구조로 해도 된다.

(실시의 형태)

이하에, 본 발명의 실시의 형태 및 실시예를 도면을 참조하여 설명한다. 단, 본 발명은 다양한 태양으로 실시하는 것이 가능해서, 본 발명의 취지 및 그 범위에서 일탈하는 않는 한 그 형태 및 상세한 내용을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해된다. 따라서, 본 실시의 형태의 기재 내용에 한정해서 해석되지 않는다. 또한, 실시의 형태에 관하여 설명하기 위한 전 도면에 있어서, 동일 부분 또는 동일 기능을 가지는 부분은 동일한 부호로 표기하고, 그 반복된 설명은 생략한다.

(실시의 형태 1)

도 1에 본 실시의 형태에 있어서의 표시장치의 블록도에 대해서 나타내고, 이하 상세하게 설명한다. 여기에서 본 발명에 있어서 표시장치는, 표시소자(액정소자나 발광소자 등)를 가지는 장치를 말한다. 또한, 기판 위에 액정소자나 EL소자 등의 표시소자를 포함한 복수의 화소나 그들 화소를 구동시키는 주변구동회로가 형성된 표시 패널 자체로 해도 된다. 또한, 연성인쇄회로(FPC)나 인쇄회로기반(PWB) 이 부착된 것도 포함할 수 있다. 발광 장치는, 특히 EL소자나 FED에서 사용하는 소자 등의 자발광형 표시소자를 가진 표시장치를 말한다. 액정표시장치는, 액정소자를 가진 표시장치를 말한다.

도 1에 본 발명의 기본 구성에 관해 나타낸다. 도 1에 나타내는 표시장치는, 기판(100) 위에, 게이트 신호선 구동회로(101), 소스 신호선 구동회로(102), 화소부(103), 및 복수의 접속 단자가 형성된 접속 단자부(105), 검사회로(106)를 가진다. 게이트 신호선 구동회로(101)에는 게이트 라인(107), 소스 신호선 구동회로(102)에는 소스 라인(108)이 접속되어 있다. 화소부(103)에 있어서의 화소(109)는, 게이트 라인(107), 소스 라인(108)에 접속되어 있다. 화소(109)에는, 소스 라인(108)으로부터의 신호를 게이트 라인(107)의 신호에 의해 화소에 설치된 발광소자 또는 액정소자에 신호를 기록하기 위한 트랜지스터가 설치되어 있고, 트랜지스터의 각 단자들은 게이트 라인(107), 소스 라인(108)에 각각 접속되어 있다. 접속 단자부(105)에는, 외부의 신호를 입력하기 위한 FPC(Flexible Printed Circuit, 도시 생략)가 접속된다. 그리고 기판(100)은, 화소(109)에 설치된 발광소자 또는 액정소자를 밀봉하기 위한 대향기판(110)을 접착함으로써, 표시 모듈로서 완성된다.

검사회로(106)는 게이트 라인과 평행하게 형성된 더미 게이트 라인(제1 배선이라고도 한다)(117)이 게이트 신호선 구동회로(101)와 접속된 부분의 반대쪽에 설치되고, 소스 라인과 평행하게 형성된 더미 소스 라인(제2 배선이라고도 한다)(118)은 화소부(103)를 사이에 두고 소스 신호선 구동회로(102)에 접속되고, 더미 게이트 라인(117)과 더미 소스 라인(118)에 접속된다. 본 실시의 형태에 있어서, 더미 게이트 라인(117)은 표시를 행하는 화소와는 다른 화소에 접속된 하나의 게이트 라인인 더미 라인이고, 더미 게이트 라인(117)은 게이트 라인(107)과 동시에 형성되고 게이트 라인(107)과 동일한 신호가 거기에 공급된다. 더미 소스 라인(118)은 표시를 행하는 화소와는 다른 화소에 접속된 하나의 소스 라인인 더미 라인이고, 더미 소스 라인(118)은 소스 라인(108)과 동시에 형성되고 소스 라인(108)과 동일한 신호가 거기에 공급된다. 또한, 본 실시의 형태에서 표시를 행하지 않고 다른 화소의 라인과 동일한 라인에 배치된 화소를 더미 화소라 부른다. 더미 화소들, 더미 게이트 라인(117), 더미 소스 라인(118)은 표시에 영향을 주지 않도록 검사회로(106)에 접속된다. 더미 화소의 표시 면을 차광함으로써 다른 화소에 의한 표시에 영향을 주지 않고 검사할 수 있다. 이때 "게이트 라인의 신호와 동일한 신호가 공급된다"라는 것은 게이트 라인(107)과 동시에 형성된다는 것을 의미하는데, 이는 게이트 라인(107)과 동일한 재료가 사용된다는 것을 의미한다. 마찬가지로, "소스 라인(108)의 신호와 동일한 신호가 공급된다"라는 것은 소스 라인(108)과 동시에 형성된다는 것을 의미하는데, 이는 소스 라인(108)과 동일한 재료가 사용된다는 것을 의미한다.

검사회로(106)는 게이트 라인(107) 및 소스 라인(108)의 전위 관계에 있어서, 소스 라인(108)의 전위가 게이트 라인(107)의 전위보다 낮고 소스 라인(108)의 Low전위와 게이트 라인(107)의 Low전위의 차가 소스 라인(108)으로부터의 신호의 기록을 행하기 위한 트랜지스터의 역치전압(Vth)보다 낮은 경우에 기인한 결함을 검출한다. 구체적으로 검사회로(106)에는, 더미 게이트 라인(117)의 전위와 더미 소스 라인(118)의 전위를 비교하고 더미 소스 라인(118)의 전위가 더미 게이트 라인(117)의 전위보다 낮으면 High전위를 출력하는 제1 회로(111)(제1 비교 회로라고도 한다)와, 더미 소스 라인(118)의 전위에서 기준 전위를 감산하고 그 결과를 출력하는 제2 회로(112)(감산 회로라고도 한다)와, 더미 게이트 라인(117)의 전위와 제2 회로(112)의 출력을 비교하고 그 결과를 출력하는 제3 회로(113)(제2 비교 회로라고도 한다)가 설치된다. 그리고 제1 회로(111)에서 비교한 결과를 출력하기 위한 접속 단자(114), 제2 회로에 기준 전위를 입력하는 접속 단자(115), 제3 회로(113)로부터의 신호를 출력하기 위한 접속 단자(116)가 인회 배선을 사용함으로써 접속 단자부(105)로부터 검사회로(106)에 접속된다. 이때 제2 회로(112)에 입력되는 기준 전위는, 본 명세서에서, 화소에 설치된 소스 라인으로부터의 신호의 기록을 행하기 위한 트랜지스터의 역치전압(Vth)과 거의 동일한 전위인 것이 바람직한데, 0.1 ~ 2.0V 정도인 것이 바람직하다.

화소(109)의 화소 구성에 대해서 도 2, 도 3에 구체적인 예를 나타낸다. 본 실시의 형태에서는 표시 매체로서, 도 2에 발광소자, 도 3에 액정소자의 대표적인 화소 구성에 관하여 설명한다.

도 2에는 표시 매체에 발광소자를 사용하고, 소스 라인으로부터의 신호의 기록을 행하는 제1 트랜지스터(201)(기록 트랜지스터라고도 한다)로서 n채널형 트랜지스터, 발광소자의 구동을 행하기 위한 제2 트랜지스터(202)(구동 트랜지스터라고도 한다)로서 p채널형 트랜지스터를 사용한 경우의 화소 구성에 대해서 나타낸다.

도 2에 있어서, 게이트 라인(107)이 High전위가 될 때, 제1 트랜지스터(201) 는 온 상태가 되고, 소스 라인(108)의 전위가 저장용량(203)에 보유되고, 노드 Ng의 전위에 반영된다. 한편 게이트 라인(107)이 Low전위가 될 때는, 제1 트랜지스터(201)는 오프 상태가 되고, 소스 라인(108)의 전위에 관계없이 저장용량(203)에 보유된 전위가 절점 Ng의 전위에 반영된다. 절점 Nd의 전위는, 절점 Ng의 전위가 High전위일 때, 제2 트랜지스터(202)가 오프 상태가 되므로, Low전위가 된다. 반면 절점 Nd의 전위는, 절점 Ng의 전위가 Low전위일 때, 제2 트랜지스터(202)가 온 상태가 되므로, 전원선(204)로부터 전류가 흐르고, High전위가 된다. 이 절점 Nd의 전위는, 발광소자(205)를 통해, 대향전극(206)에 흐른다.

이때, 본 명세서에 있어서, "트랜지스터가 온 상태에 있다"는 것은, 트랜지스터의 게이트와 소스 사이의 전압이 그 역치전압을 초과하여, 소스와 드레인 사이에 전류가 흐르는 상태를 가리키고, "트랜지스터가 오프 상태에 있다"는 것은, 트랜지스터의 게이트와 소스 사이의 전압이 그 역치전압보다 낮아, 소스와 드레인 사이에 전류가 흐르지 않고 있는 상태를 가리킨다.

이때 본 명세서에 있어서, 하나의 화소는, 밝기를 제어할 수 있는 하나의 요소를 나타내는 것으로 한다. 따라서, 일례로, 하나의 화소는 밝기를 표현하는 하나의 색 요소를 의미한다. 따라서 이 경우, R(적색), G(녹색), B(청색)의 색 요소로 이루어진 컬러 표시장치의 경우에는, 화상의 최소 단위는, R의 화소와 G의 화소와 B의 화소의 3화소로 구성된다. 색 요소는, 삼 색에 한정되지 않고, 그 이상으로 해도 되는데, 예를 들면 RGBW(W는 화이트)가 있다. 또 다른 예로는, 1개의 색 요소에 대해서, 복수 개의 영역을 사용해서 밝기를 제어하는 경우에는, 그 영역 1개를 하 나의 화소라고 한다. 따라서, 일례로는, 하나의 색 요소당, 밝기를 제어하는 영역이 복수 개 있고 그 전체로 계조를 표현하는 면적계조방식에서는, 밝기를 제어하는 영역 하나를 하나의 화소라고 한다. 따라서, 그 경우, 하나의 색 요소는, 복수의 화소로 구성된다. 또한 그 경우, 화소에 따라, 표시에 기여하는 영역의 크기가 다를 경우가 있다. 또한 하나의 색 요소에 대해서 복수의 밝기를 제어하는 영역에 있어서, 즉, 하나의 색 요소를 구성하는 복수의 화소에 있어서, 각각에 공급하는 신호를 다르게 함으로써, 시야각을 넓혀도 된다. 이때, "하나의 화소(3색에 대해)"라고 기재하는 경우에는, R와 G과 B의 3화소를 하나의 화소로 간주하는 것으로 한다. "하나의 화소(1색에 대해)"라고 기재하는 경우에는, 하나의 색 요소당 복수의 화소가 있는 경우, 그것들을 통틀어서 하나의 화소로 간주하는 것으로 한다.

도 3에는 표시 매체에 액정소자를 사용하고, 소스 라인의 신호를 기록하기 위한 트랜지스터(301)를 n채널형 트랜지스터로 한 경우의 화소 구성에 대해서 나타낸다.

도 3에 있어서, 게이트 라인(107)이 High전위가 될 때, 트랜지스터(301)는 온 상태가 되고, 소스 라인(108)의 전위가 저장용량(302)에 보유되고, 절점 Ne의 전위에 반영된다. 한편 게이트 라인(107)이 Low전위가 될 때는, 트랜지스터(301)는 오프 상태가 되고, 소스 라인(108)의 전위에 관계없이 저장용량(302)에 유지된 전위가 절점 Ne의 전위에 반영된다. 이 절점 Ne의 전위와 대향전극(304)의 전위에 의해, 액정소자(303)는 구동된다.

다음으로, 도 4에 본 발명에 따른 표시 매체로서, 각 화소에 유기재료를 발 광층에 사용한 발광소자를 채용한 것을 나타낸다. 각 화소에는, 그 구성으로서 도 2에 나타낸 제1 트랜지스터와 제2 트랜지스터, 저장용량, 발광소자를 가지는 구성을 나타낸다. 또한 도 4에 있어서는, 도 1에 서술한 검사회로(106)에 있어서의 제1 회로(111), 제2 회로(112), 제3 회로(113)에 있어서의 접속에 관하여 설명한다. 그리고, 도 5, 도 6, 도 7에, 제1 회로(111), 제2 회로(112), 및 제3 회로(113)의 회로 구성을 각각 설명한다.

도 4에 도 1의 본 발명의 기본 구성을 더욱 자세하게 나타낸다. 이때, 도 4에 있어서 도 1과 동일한 부분은 동일한 부호로 표기하고, 그 설명은 생략한다. 도 4에 나타내는 표시장치는, 기판(도시 생략) 위에, 게이트 신호선 구동회로(101), 소스 신호선 구동회로(102), 화소부(103), 및 복수의 접속 단자(도시 생략)가 형성된 접속 단자부(도시 생략), 검사회로(106)를 가진다. 게이트 신호선 구동회로(101)에는 게이트 라인(107), 소스 신호선 구동회로(102)에는 소스 라인(108)이 접속되어 있다. 이때 소스 신호선 구동회로에는, 기록 제어신호 SWE가 접속 단자(401)로부터 입력된다. 화소부(103)에 있어서의 화소(109)는, 게이트 라인(107), 소스 라인(108)에 접속되어 있다. 화소(109)에는, 소스 라인(108)으로부터의 신호를 게이트 라인(107)의 신호에 의해 화소에 설치된 발광소자 또는 액정소자에 신호를 기록하기 위한 트랜지스터가 설치되어 있고, 각각의 화소에 있어서 트랜지스터의 각 단자는 게이트 라인(107), 소스 라인(108)에 접속되어 있다. 그리고 기판(100)은, 화소(109)에 설치된 발광소자 또는 액정소자를 밀봉하기 위한 대향기판(도시 생략)을 접착함으로써, 표시 모듈로서 완성된다.

또한, 검사회로(106)는 게이트 라인(107) 및 소스 라인(108)의 전위 관계에 있어서, 소스 라인(108)의 전위가 게이트 라인(107)의 전위보다 낮고 제1 트랜지스터(201)의 역치전압(Vth)보다 낮은 경우에 기인한 결함을 검출한다. 구체적으로 검사회로(106)에는, 더미 게이트 라인(117)의 전위와 더미 소스 라인(118)의 전위를 비교하고 더미 소스 라인(118)의 전위가 더미 게이트 라인(117)의 전위보다 낮으면 High전위를 출력하는 제1 회로(111)(제1 비교 회로라고도 한다)와, 더미 소스 라인(118)의 전위에서 기준 전위를 감산하고 그 결과를 출력하는 제2 회로(112)(감산 회로라고도 한다)와, 더미 게이트 라인(117)의 전위와 제2 회로(112)의 출력을 비교하고 그 결과를 출력하는 제3 회로(113)(제2 비교 회로라고도 한다)가 설치된다. 그리고 검사회로(106)에는, 제1 회로(111)에서 비교한 결과를 출력하기 위한 접속 단자(114), 제2 회로에 기준 전위를 입력하는 접속 단자(115), 제3 회로(113)로부터의 신호를 출력하기 위한 접속 단자(116)가 인회 배선을 사용함으로써 접속 단자부(105)로부터 검사회로(106)에 접속된다.

도 4에 있어서의 검사회로(106)에 있어서, 제1 회로(111)에는 더미 게이트 라인(117), 더미 소스 라인(118), 및 접속 단자(114)가 접속된다. 제2 회로(112)에는, 더미 소스 라인(118), 기준 전위를 입력하는 접속 단자(115), 제3 회로(113)가 접속된다. 제3 회로(113)에는, 제2 회로(112), 더미 게이트 라인(117), 제3 회로(113)로부터의 신호를 출력하기 위한 접속 단자(116)가 접속된다. 이때 제2 회로(112)에 입력되는 기준 전위는, 본 명세서에서는, 화소에 설치된 제1 트랜지스터(201)의 역치전압(Vth)과 거의 동일한 전위인 것이 바람직한데, 0.1 ~ 2.0V 정도 인 것이 바람직하다.

도 4에 있어서 기록 제어신호 SWE(source write enable signal)는, 소스 라인의 신호의 기록 또는 소거를 선택하기 위한 신호다. 소스 신호선 구동회로에 기록 제어신호 SWE의 High전위가 입력됨으로써 소스 라인에 High전위가 기록되고, 소스 신호선 구동회로에 기록 제어신호 SWE의 Low전위가 입력됨으로써 소스 라인에 Low전위가 기록되는 것으로 한다.

이때, 본 발명에 있어서, "실행중"이란 전기적으로 접속되어 있는 경우와 직접 접속되어 있는 경우를 포함하는 것으로 한다. 따라서, 본 발명이 개시하는 각 구성에는 소정의 접속 관계 외의 소자도 포함된다. 예를 들면, 회로 A가 회로 B에 전기적으로 접속되어 있는 상태에서, 회로 A와 회로 B 사이에는 회로 A와 회로 B 사이에서 전기적 접속이 가능한 모든 회로(예를 들면 스위치나 트랜지스터나 용량소자나 인덕터나 저항소자나 다이오드 등)가 배치될 수 있다. 또한, 회로 A와 회로 B가 서로 직접 접속된 상태에서는, 회로 A와 회로 B는 그 사이에 어떠한 소자도 개재하지 않은 상태에서 접속될 수 있다. 이때 회로 A와 회로 B가 전기적으로 접속된 경우를 제외하고, 회로 A와 회로 B가 그 사이에 전기적 접촉이 가능한 어떠한 소자도 개재하지 않은 상태에서 직접적으로 접속된 상태는 "직접 접속된 상태"라고 나타낸다.

다음으로, 도 5, 도 6, 도 7에, 제1 회로(111), 제2 회로(112), 제3 회로(113) 각각의 회로 구성 및 접속에 관하여 설명한다.

도 5에는, 도 1, 도 4에 있어서의 제1 회로(111)의 블록도 및 회로도에 대해 서 나타낸다. 제1 회로(111)는 더미 게이트 라인(117)의 전위와 더미 소스 라인(118)의 전위를 서로 비교하기 위한 비교 회로로, 도 5에 나타내는 OP 앰프의 비반전 입력 단자에 더미 게이트 라인(117)을, 반전 입력 단자에 더미 소스 라인(118)을 접속한다. 제1 회로(111)에 의해 더미 게이트 라인(117)의 전위가 더미 소스 라인(118)의 전위보다 낮은지 여부를 검지할 수 있고, 이로써 게이트 라인(107)의 전위가 소스 라인(108)의 전위보다 낮은지 여부를 검지할 수 있다. 소스 라인(108)의 전위가 게이트 라인(107)의 전위보다 낮은 경우, OP 앰프의 출력 단자로부터 High전위가 접속 단자(114)에 출력된다. 이때, 제1 회로(111)에 있어서 OP 앰프의 전원으로 사용하는 음의 전원으로는 게이트 라인(107)의 Low전위보다 2V 낮은 전위의 전원을 사용하는 것이 바람직하다.

다음으로, 도 6에는, 도 1, 도 4에 있어서의 제2 회로(112)의 블록도 및 회로도에 대해서 나타낸다. 제2 회로(112)는 OP 앰프와 저항으로 구성된 감산 회로로 구성된다. 제2 회로(112)에 있어서, 더미 소스 라인(118)의 전위를 OP 앰프의 비반전 입력 단자에 접속하고, 접속 단자(115)에 입력되는 기준 전위를 OP 앰프의 반전 입력 단자에 접속한다. 제2 회로(112)는 더미 소스 라인(118)의 전위에서 기준 전위를 감산한 전위를 제3 회로(113)에 출력한다. 이때, 제2 회로(112)에 있어서의 감산 회로의 저항은 모두 동일한 것이 바람직하다. 또한 전술한 기준 전위는, 화소에 설치된 제1 트랜지스터의 역치전압(Vth)과 거의 동일한 전위인 것이 바람직한데, 0.1 ~ 2.0V 정도인 것이 바람직하다.

다음으로, 도 7에는, 도 1, 도 4에 있어서의 제3 회로(113)의 블록도, 및 회 로도에 대해서 나타낸다. 제3 회로(113)는, OP 앰프로 구성되는 비교 회로로, 제2 회로(112)의 출력 전위와 더미 게이트 라인(117)의 전위를 서로 비교한다. 제3 회로(113)에 있어서, 제2 회로(112)의 출력은 OP 앰프의 반전 입력 단자에 접속되고, 더미 게이트 라인(117)의 전위는 OP 앰프의 비반전 입력 단자에 입력된다. 그리고 더미 게이트 라인(117)의 전위와 제2 회로(112)의 출력 전위를 비교하고, 제2 회로(112)의 출력 전위가 더미 게이트 라인(117)의 전위보다 낮으면, OP 앰프의 출력 단자로부터 High전위가 접속 단자(116)에 출력된다. 이런 식으로, 더미 소스 라인(118)의 전위로부터 제1 트랜지스터(201)의 역치전압(Vth)을 감산함으로써 얻어진 전위가 더미 게이트 라인(117)의 전위보다 낮아지고, 게이트 라인(107)의 전위보다 낮아지기 직전의 경계가 검지될 수 있다.

그 결과, 동일한 기판 위에 검사회로(106)와 화소부(103)를 구비하고, 도 1에 있어서의 대향기판(110)에 의해 검사회로와 화소부가 밀봉된 표시장치를 제작할 수 있다. 본 실시의 형태의 표시장치는, 접속 단자(114)가 대향기판으로 밀봉된 영역의 바깥쪽에 설치되므로, 표시 패널이 표시중이어도, 검사회로(106)의 출력인 제1 회로(111)로부터 접속 단자(114)로 출력된 신호는 대향기판으로 밀봉된 영역의 바깥으로부터 측정기기에 접속된 프로브에 의해 검사될 수 있어, 표시장치의 결함을 검지할 수 있다. 또한, 접속 단자(116)가 대향기판으로 밀봉된 영역의 바깥쪽에 설치되므로, 표시 패널이 표시중이어도, 더미 소스 라인(118)의 전위에서 제1 트랜지스터의 역치전압을 감산함으로써 얻어진 제3 회로(113)로부터 출력된 신호는 대향기판으로 밀봉된 영역의 바깥으로부터 측정기기에 접속된 프로브를 사용하여 검 사할 수 있다. 이때 접속 단자(114, 115, 116)는 표시를 행하기 위한 영상신호나 타이밍 신호가 입력되는 접속 단자와 같은 위치에 병설해서 형성해도 되고, 별도의 위치에 이어지는 배선의 끝에 설치해도 된다.

다음으로, 도 1, 도 4의 구체적인 동작에 대해서, 도 8에 나타내는 타이밍 차트 등을 이용하여 설명한다.

도 8에 나타내는 타이밍 차트는, 기록 제어신호 SWE, 소스 라인 전위 SL, 게이트 라인 전위 GL, 접속 단자(114), 접속 단자(116)의 각 신호 및 각 배선의 전위에 관한 타이밍 차트다. 이때, 도 8에 SL과 GL 사이의 전위 관계도 나타내는데, 여기에서 통상 SL이 GL보다 높다는 것을 알 수 있다. 도 8에 있어서, 기록 제어신호의 전위가 Low전위에 입력되는 기간, 예를 들면 표시장치에 있어서의 귀선 기간에는 소스 라인에 신호가 입력되지 않는다. 따라서 귀선 기간에 SL은 하강한다. 그리고 SL은 GL보다 낮아져 도 2에 나타낸 화소에 있어서의 제1 트랜지스터는 원하는 동작을 유지할 수 없으므로, 표시장치에는 결함이 있다고 할 수 있다(도 8의 SL 참조).

도 8에 있어서, 상기 검사회로에 대해 설명한 바와 같이, 검사회로(106)에 있어서 제1 회로(111)로부터 접속 단자(114)로 출력되는 신호가 High전위일 때, SL은 GL보다 낮다. 또한 제2 회로(112)에 입력되는 기준 전위는, 도 8에서 화살표(801)로 표시된다. 이때 GL이 SL에서 제1 트랜지스터(201)의 역치전압(Vth)인 화살표(801)의 전위차를 감산하여 얻어진 전위보다 낮아지면, 접속 단자(116)로부터 High전위가 출력된다. 이때 본 실시의 형태에서는, 도 8에 있어서 각 배선의 신호 의 지연이 실제의 동작에 영향을 주지 않으므로, 각 배선의 전위는 신호의 상승과 하강에 동기해서 기재하기로 한다.

이때, 본 실시의 형태에 있어서 표시소자로서 발광소자를 예로서 설명했지만, 게이트 라인 및 소스 라인에 의한 구동을 행하는 액티브 매트릭스형 표시장치에 있어서, 표시를 행하는 표시소자이면 무엇으로 해도 상관없다. 예를 들면 EL소자(유기EL소자, 무기EL소자 또는 유기물 및 무기물을 포함한 EL소자), 전자방출소자, 액정소자, 전자 잉크, 그레이팅 라이트 밸브(GLV), 플라즈마 디스플레이(PDP), 디지털 마이크로미러 디스플레이(DMD), 압전 세라믹 디스플레이, 카본 나노튜브 등, 전기자기적 작용에 의해 콘트라스트가 변화되는 표시 매체를 표시소자로서 적용할 수 있다. 이때, EL소자를 사용한 표시장치로는 EL디스플레이, 전자방출소자를 사용한 표시장치로는 필드 이미션 디스플레이(FED)이나 SED방식 평면형 디스플레이(SED: Surface-conduction Electron-emitter Display) 등, 액정소자를 사용한 표시장치로는 액정 모니터, 전자 잉크를 사용한 표시장치로는 전자 페이퍼가 있다.

본 실시의 형태는, 본 명세서의 또 다른 실시의 형태와 자유롭게 조합하여 실시할 수 있다.

(실시의 형태 2)

본 실시의 형태에 있어서는, 상기 실시의 형태와는 다른 구성에 관하여 설명한다. 또한, 실시의 형태 1과 동일한 기능을 가지는 구성에는 동일한 부호를 부여하고, 실시의 형태 1의 설명을 원용한다.

도 9에 본 실시의 형태에 있어서의 표시장치의 블록도에 대해서 나타내고, 이하 상세하게 설명한다. 여기에서 본 발명에 있어서 표시장치는, 표시소자(액정소자나 발광소자 등)를 가지는 장치를 말한다. 또한, 기판 위에 액정소자나 EL소자 등의 표시소자를 포함한 복수의 화소나 그들 화소를 구동시키는 주변구동회로가 형성된 표시 패널 자체로 해도 된다. 또한, 연성인쇄회로(FPC)나 인쇄배선기판(PWB)이 부착된 것도 포함할 수 있다. 발광 장치는, 특히 EL소자나 FED에서 사용하는 소자 등의 자발광형 표시소자를 가진 표시장치를 말한다. 액정표시장치는, 액정소자를 가진 표시장치를 말한다.

도 9에 본 발명의 구성에 관해 나타낸다. 도 9에 나타내는 표시장치는, 기판(100) 위에, 게이트 신호선 구동회로(101), 소스 신호선 구동회로(102), 화소부(103), 및 복수의 접속 단자(104)가 형성된 접속 단자부(105), 검사회로(106)를 가진다. 게이트 신호선 구동회로(101)에는 게이트 라인(107), 소스 신호선 구동회로(102)에는 소스 라인(108)이 접속되어 있다. 화소부(103)에 있어서의 화소(109)는, 게이트 라인(107), 소스 라인(108)에 접속되어 있다. 화소(109)에는, 소스 라인(108)으로부터의 신호를 게이트 라인(107)의 신호에 의해 화소에 설치된 발광소자 또는 액정소자에 신호를 기록하기 위한 트랜지스터가 설치되어 있고, 트랜지스터의 각 단자들은 게이트 라인(107), 소스 라인(108)에 각각 접속되어 있다. 접속 단자부(105)에는, 외부의 신호를 입력하기 위한 FPC(Flexible Printed Circuit, 도시 생략)가 접속된다. 그리고 기판(100)은, 화소(109)에 설치된 발광소자 또는 액정소자를 밀봉하기 위한 대향기판(110)을 접착함으로써, 표시 모듈로서 완성된다.

검사회로(106)는 더미 게이트 라인(117)이 게이트 신호선 구동회로(101)에 접속된 부분 및 더미 소스 라인(118)이 소스 신호선 구동라인(102)에 접속된 부분과 반대쪽에 설치되고, 더미 게이트 라인(117)과 더미 소스 라인(118)에 접속된다. 도 9에서, 상기 검사회로에 접속된 더미 게이트 라인(117) 및 더미 소스 라인(118)은 표시를 행하는 화소 이외의 화소에 접속된 하나의 게이트 라인 및 소스 라인이다. 본 실시의 형태에 있어서, 표시용이 아니면서 표시를 행하는 다른 화소와 동일한 라인에 배치된 화소를 더미 화소라 부른다. 더미 화소에 접속된 소스 라인은 소스 라인 방향의 더미 라인이라 부르고, 더미 화소에 접속된 게이트 라인은 게이트 라인 방향의 더미 라인이라 부른다. 더미 화소와 더미 라인은 표시에 영향을 주지 않도록 검사회로(106)에 접속된다. 따라서 본 실시의 형태에서 더미 화소에 접속된 더미 라인은 검사회로(106)에 접속된다. 각 더미 화소의 표시 면을 차광함으로써, 표시를 행하는 화소에 의한 표시에 영향을 주지 않고 검사할 수 있다. 본 실시의 형태에서는 또한, 게이트 라인과 동시에 형성되고 그 게이트 라인의 신호와 동일한 신호가 공급되는 더미 라인을 제1 배선이라 부르고, 소스 라인과 동시에 형성되고 그 소스 라인의 신호와 동일한 신호가 공급되는 더미 라인을 제2 배선이라 부른다. 이때 "게이트 라인의 신호와 동일한 신호가 공급된다"라는 것은 게이트 라인과 동시에 형성된다는 것을 의미하는데, 이는 게이트 라인과 동일한 재료가 사용된다는 것을 의미한다. 마찬가지로, "소스 라인의 신호와 동일한 신호가 공급된다"라는 것은 소스 라인과 동시에 형성된다는 것을 의미하는데, 이는 소스 라인과 동일한 재료가 사용된다는 것을 의미한다.

검사회로(106)는 게이트 라인(107) 및 소스 라인(108)의 전위 관계에 있어 서, 소스 라인(108)의 전위가 게이트 라인(107)의 전위보다 낮고 소스 라인(108)의 Low전위와 게이트 라인(107)의 Low전위의 차가 소스 라인(108)으로부터의 신호의 기록을 행하기 위한 트랜지스터의 역치전압(Vth)보다 낮은 경우에 기인한 결함을 검출한다. 구체적으로 검사회로(106)에는, 더미 게이트 라인(117)의 전위와 더미 소스 라인(118)의 전위를 비교하고 더미 소스 라인(118)의 전위가 더미 게이트 라인(117)의 전위보다 낮으면 High전위를 출력하는 제1 회로(111)(제1 비교 회로라고도 한다)와, 더미 소스 라인(118)의 전위에서 기준 전위를 감산하고 그 결과를 출력하는 제2 회로(112)(감산 회로라고도 한다)와, 더미 게이트 라인(117)의 전위와 제2 회로(112)의 출력을 비교하고 그 결과를 출력하는 제3 회로(113)(제2 비교 회로라고도 한다)가 설치된다. 그리고 제1 회로(111)에서 비교한 결과를 출력하기 위한 접속 단자(114), 제2 회로(112)에 기준 전위를 입력하는 접속 단자(115), 제3 회로(113)로부터의 신호를 출력하기 위한 접속 단자(116)가 인회 배선을 사용함으로써 접속 단자부(105)로부터 검사회로(106)에 접속된다. 이때 제2 회로(112)에 입력되는 기준 전위는, 본 명세서에서, 화소에 설치된 소스 라인으로부터의 신호의 기록을 행하기 위한 트랜지스터의 역치전압(Vth)과 거의 동일한 전위인 것이 바람직한데, 0.1 ~ 2.0V 정도인 것이 바람직하다.

또한 보정회로(901)는 검사회로(106)로부터 접속 단자(116)로의 인회 배선, 접속 단자(401), 접속 단자(902)에 접속되어 있다. 검사회로(106)에 접속된 접속 단자(116)에는 제3 회로(113)로부터 출력된 신호가 입력되고, 접속 단자(401)에는 기록 제어신호 SWE가 입력되고, 접속 단자(902)에는 기록 제어신호를 제어하기 위 한 신호 SWEWE가 입력된다. 그리고 보정회로(901)에 의해 제어되는 기록 제어신호가, 소스 신호선 구동회로에 입력된다.

이때, 도 9에 있어서 기록 제어신호 SWE(source write enable signal)는, 소스 라인의 신호의 기록 또는 소거를 선택하기 위한 신호다. 소스 신호선 구동회로에 기록 제어신호 SWE의 High전위가 입력됨으로써 소스 라인에 High전위가 기록되고, 소스 신호선 구동회로에 기록 제어신호 SWE의 Low전위가 입력됨으로써 소스 라인에 Low전위가 기록되는 것으로 한다. 도 9에 있어서 기록 제어신호를 제어하기 위한 신호 SWEWE는, 소스 신호선 구동회로에 기록 제어신호의 공급을 선택하기 위한 신호다. 보정회로에 기록 제어신호를 제어하기 위한 신호 SWEWE의 Low전위가 입력됨으로써 소스 신호선 구동회로에 기록 제어신호 SWE가 공급되는 것으로 하고, 보정회로에 기록 제어신호를 제어하기 위한 신호 SWEWE의 High전위가 입력됨으로써 소스 신호선 구동회로에 기록 제어신호 SWE의 출력이 공급될지 또는 정지될지가 선택되는 것으로 한다.

화소(109)의 화소 구성에 대해서는, 실시의 형태 1에 있어서 도 2, 도 3에 나타낸 예의 설명을 원용하기로 한다.

다음으로, 도 10에, 도 9에 서술한 검사회로(106)에 있어서의 제1 회로(111), 제2 회로(112), 제3 회로(113)에 있어서의 접속에 관하여 설명한다. 이때, 도 10에 있어서는, 도 4와 같이 표시 매체로서, 각 화소에 유기재료를 발광층에 사용한 발광소자를 채용하고, 제1 트랜지스터와 제2 트랜지스터, 저장용량, 발광소자를 가지는 구성을 설명한다. 본 실시의 형태에서는 동일한 경우에 대해 설명 한다. 제1 회로(111), 제2 회로(112), 및 제3 회로(113)의 회로 구성에 대해서는, 실시의 형태 1에 있어서 도 5, 도 6, 도 7을 참조해서 나타낸 예의 설명을 원용한다. 화소(109)의 화소 구성으로서, 도 2에 나타낸 제1 트랜지스터와 제2 트랜지스터, 저장용량, 발광소자를 가지는 구성을 나타낸다.

도 10에 도 9의 본 발명의 기본 구성을 더욱 자세하게 나타낸 것이다. 이때, 도 10에 있어서 도 9과 동일 부분은 동일한 부호로 표기하고, 그 설명은 생략한다. 도 10에 나타내는 표시장치는, 기판(도시 생략) 위에, 게이트 신호선 구동회로(101), 소스 신호선 구동회로(102), 화소부(103), 및 복수의 접속 단자(도시 생략)가 형성된 접속 단자부(도시 생략), 검사회로(106), 보정회로(901)를 가진다. 게이트 신호선 구동회로(101)에는 게이트 라인(107), 소스 신호선 구동회로(102)에는 소스 라인(108)이 접속되어 있다. 이때 소스 신호선 구동회로에는, 기록 제어신호 SWE가 접속 단자(401)로부터 입력된다. 화소부(103)에 있어서의 화소(109)는, 게이트 라인(107), 소스 라인(108)에 접속되어 있다. 화소(109)에는, 소스 라인(108)으로부터의 신호를 게이트 라인(107)의 신호에 의해 화소에 설치된 발광소자 또는 액정소자에 신호를 기록하기 위한 트랜지스터가 설치되어 있고, 트랜지스터의 각 단자는 게이트 라인(107), 소스 라인(108)에 접속되어 있다. 그리고 기판(100)은, 화소(109)에 설치된 발광소자 또는 액정소자를 밀봉하기 위한 대향기판(도시 생략)을 접착함으로써, 표시 모듈로서 완성된다.

또한 검사회로(106)는 게이트 라인(107) 및 소스 라인(108)의 전위 관계에 있어서, 소스 라인(108)의 전위가 게이트 라인(107)의 전위보다 낮고 제1 트랜지스 터(201)의 역치전압(Vth)보다 낮은 경우에 기인한 결함을 검출한다. 구체적으로 검사회로(106)에는, 더미 게이트 라인(117)의 전위와 더미 소스 라인(118)의 전위를 비교하고 더미 소스 라인(118)의 전위가 더미 게이트 라인(117)의 전위보다 낮으면 High전위를 출력하는 제1 회로(111)(제1 비교 회로라고도 한다)와, 더미 소스 라인(118)의 전위에서 기준 전위를 감산하고 그 결과를 출력하는 제2 회로(112)(감산 회로라고도 한다)와, 더미 게이트 라인(117)의 전위와 제2 회로(112)의 출력을 비교하고 그 결과를 출력하는 제3 회로(113)(제2 비교 회로라고도 한다)가 설치된다. 그리고 제1 회로(111)에서 비교한 결과를 출력하기 위한 접속 단자(114), 제2 회로에 기준 전위를 입력하는 접속 단자(115), 제3 회로(113)로부터의 신호를 출력하기 위한 접속 단자(116)가 인회 배선을 사용함으로써 접속 단자부(105)로부터 검사회로(106)에 접속된다.

도 10에 있어서의 검사회로(106)에 있어서, 제1 회로(111)에는 더미 게이트 라인(117), 더미 소스 라인(118), 및 접속 단자(114)가 접속된다. 제2 회로(112)에는, 더미 소스 라인(118), 기준 전위를 입력하는 접속 단자(115), 제3 회로(113)가 접속되어 있다. 제3 회로(113)에는, 제2 회로(112), 더미 게이트 라인(117), 제3 회로(113)로부터 신호를 출력하기 위한 접속 단자(116)가 접속되어 있다. 이때 제2 회로(1120에 입력되는 기준 전위는, 본 명세서에서는, 화소에 설치된 제1 트랜지스터(201)의 역치전압(Vth)과 거의 동일한 전위인 것이 바람직한데, 0.1 ~ 2.0V 정도인 것이 바람직하다.

또한 보정회로(901)는, 검사회로(106)로부터 접속 단자(116)로의 인회 배선, 접속 단자(401), 접속 단자(902)에 접속되어 있다. 검사회로(106)에 접속된 접속 단자(116)에는 제3 회로(113)로부터 출력된 신호가 입력되고, 접속 단자(401)에는 기록 제어신호 SWE가 입력되고, 접속 단자(902)에는 기록 제어신호를 제어하기 위한 신호 SWEWE가 입력되어 있다. 그리고 보정회로(901)에 의해 제어되는 기록 제어신호가, 소스 신호선 구동회로에 입력된다.

이때, 도 10에 있어서 기록 제어신호 SWE(source write enable signal)는, 소스 라인의 신호의 기록 또는 소거를 선택하기 위한 신호다. 소스 신호선 구동회로에 기록 제어신호 SWE의 High전위가 입력됨으로써 소스 라인에 High전위가 기록되고, 소스 신호선 구동회로에 기록 제어신호 SWE의 Low전위가 입력됨으로써 소스 라인에 Low전위가 기록되는 것으로 한다. 도 10에 있어서 기록 제어신호를 제어하기 위한 신호 SWEWE는, 소스 신호선 구동회로에 기록 제어신호의 공급을 선택하기 위한 신호다. 보정회로에 기록 제어신호를 제어하기 위한 신호 SWEWE의 Low전위가 입력됨으로써 소스 신호선 구동회로에 기록 제어신호 SWE가 공급되는 것으로 하고, 보정회로에 기록 제어신호를 제어하기 위한 신호 SWEWE의 High전위가 입력됨으로써 소스 신호선 구동회로에 기록 제어신호 SWE의 출력이 공급될지 또는 정지될지가 선택되는 것으로 한다.

한편, 본 발명에 있어서, "접속되어 있다"는 것은, 전기적으로 접속되어 있는 경우와 직접 접속되어 있는 경우를 포함한 것으로 한다. 따라서, 본 발명에서 기재한 각 구조, 전기적 접속이 가능한 모든 소자(예를 들면 스위치나 트랜지스터나 용량소자나 인덕터나 저항소자나 다이오드 등)는 소정의 접속 사이에 개재될 수 있다. 또한, 소정의 접속에 어떠한 소자도 개재되지 않을 수도 있다. 이때 접속이 전기적으로 실행되는 상태를 제외하고, 전기적 접속이 가능한 어떠한 소자도 사이에 개재하지 않고 접속이 직접적으로 실행되는 상태를 "직접 접속된 상태"라고 나타낸다. 또한 이때 "전기적으로 접속된 상태"는 접속이 전기적으로 실행되는 상태 또는 접속이 직접 실행되는 상태 모두를 포함하는 것으로 한다.

다음으로, 도 11에 있어서, 보정회로(901)의 회로 구성 및 접속에 관하여 설명한다.

도 11에는, 도 9, 도 10에 있어서의 보정회로(901)의 블록도 및 회로도에 대해서 나타낸다. 보정회로(901)에는 검사회로(106)로부터 접속 단자(116)에 출력되는 신호를 일정 기간 보유하기 위한 메모리 회로(1101), 메모리 회로로부터의 신호를 반전시키기 위한 제1 인버터 회로(1102), 기록 제어신호를 제어하기 위한 신호 SWEWE와 제1 인버터 회로의 출력의 부정 논리곱을 취하기 위한 NAND회로(1103), NAND회로(1103)의 출력 신호를 반전시키기 위한 제2 인버터 회로(1104), 제2 인버터 회로(1104)로부터의 출력을 반전시키기 위한 제3 인버터 회로(1105)와, 제2 인버터 회로(1104)로부터의 출력 및 제3 인버터회로(1105)로부터의 출력에 의해 제어되는 아날로그 스위치(1106), 및 제2 인버터 회로(1104)로부터의 신호에 의해 제어되는 트랜지스터(1107)가 포함된다. 이때 NAND회로(1103)의 출력 단자의 노드는 N(NAND)으로 표기한다.

메모리 회로(1101)는 신호 변환 회로(1101A), 신호 보유 회로(1101B)를 가진다. 신호 변환 회로(1101A)는, 검사회로(106)로부터의 신호의 입력/비입력을 전환 하는 회로다. 신호 보유 회로(1101B)는, 신호 변환 회로(1101A)로부터의 출력을 일정 기간 보유하는 회로다. 이때, 신호 변환 회로(1101A)의 입력 단자의 절점을 N(116), 신호 보유 회로(1101B)의 입력 단자의 절점을 N(in), 신호 보유 회로(1101B)의 출력 단자의 절점을 N(out)으로 표기한다.

또한 보정회로(901)에는 기록 제어신호 SWE가 입력되어 있다. 보정회로(901)에 있어서 기록 제어신호 SWE는, 신호 변환 회로(1101A), 신호 보유 회로(1101B), 아날로그 스위치(1106)의 입력 단자에 입력된다.

또한 본 실시의 형태에 있어서 트랜지스터(1107)는 n채널형 트랜지스터이며, 제2 인버터 회로(1104)로부터의 출력은 그 트랜지스터(1107)의 게이트에 출력된다. 그리고 제2 인버터 회로(1104)로부터의 신호가 Low신호일 때, 트랜지스터(1107)는 오프 상태, 아날로그 스위치(1106)는 온 상태가 되어, 아날로그 스위치(1106)의 출력 단자로부터 기록 제어신호가 소스 신호선 구동회로에 출력된다. 한편 제2 인버터 회로(1104)로부터의 신호가 High신호일 때, 아날로그 스위치(1106)는 오프 상태, 트랜지스터(1107)는 온 상태가 되어, 트랜지스터(1107)의 제1 단자에 접속된 GND전위가 트랜지스터(1107)의 제2 단자로부터 소스 신호선 구동회로에 출력된다.

이때 본 명세서에 있어서, 트랜지스터는, 게이트와, 드레인과, 소스를 포함한 적어도 세 개의 단자를 가지는 소자이며, 드레인 영역과 소스 영역의 사이에 채널 영역을 가진다. 여기에서, 소스와 드레인은, 트랜지스터의 구조나 동작 조건 등에 따라 정의되므로, 어느 것이 소스 또는 드레인인지를 한정하기는 곤란하다. 따라서, 본 발명에 있어서는, 소스 및 드레인으로서 기능하는 영역을, 각각 제1 단 자, 제2 단자로 기재한다. 트랜지스터에 있어서, 게이트는, 게이트 전극과 게이트 배선(게이트선 또는 게이트 신호선 등이라고도 한다)을 포함한 전체, 또는, 그것들의 일부를 말한다. 소스는 소스 영역과 소스 전극과 소스 배선(소스선 또는 소스 신호선 등이라고도 한다)을 포함한 전체, 또는, 그것들의 일부를 말한다. 드레인에 대해서도 마찬가지다.

다음으로, 도 22a 내지 22c에, 도 11에 있어서의 신호 변환 회로(1101A), 신호 보유 회로(1101B)의 회로 구성에 대해서 서술한다. 이때, 도 22a 내지 22c에 나타내는 회로 구성은 어디까지나 일례에 불과하며 이것에 한정되지 않는다.

도 22a는, 도 11에 있어서의 신호 변환 회로(1101A)의 일례이며, 인버터 회로(2201), 아날로그 스위치(2202), 트랜지스터(2203)를 포함한다. 도 22a에 있어서의 트랜지스터(2203)는 n채널형 트랜지스터이며, 인버터 회로(2201)를 통해 기록 제어신호 SWE가 트랜지스터(2203)의 게이트에 출력된다. 그리고 기록 제어신호 SWE의 신호가 High신호일 때, 트랜지스터(2203)는 오프 상태, 아날로그 스위치(2202)는 온 상태가 되어, 아날로그 스위치(2202)의 출력 단자로부터 절점 N(116)의 전위가 절점 N(in)에 출력된다. 반면 기록 제어신호 SWE의 신호가 Low신호일 때, 아날로그 스위치(2202)는 오프 상태, 트랜지스터(2203)는 온 상태가 되고, 트랜지스터(2203)의 제2 단자를 통해 GND전위가 트랜지스터(2203)의 제1 단자로부터 절점 N(in)에 출력된다.

도 22b는, 도 11에 있어서의 신호 보유 회로(1101B)의 일례이며, 단자 Q, 단자 QB, 단자 CLK, 단자 D, 단자 XR를 가지는 D 플립플롭 회로다. 그리고 도 22c는 도 22b의 D 플립플롭 회로에 있어서의 회로 구성에 대해서 나타낸다. D 플립플롭 회로는 복수의 NAND회로로 구성되어 있다. 도 22b의 D 플립플롭에 있어서, 단자 Q는 절점 N(out)에 접속되고, 단자 QB는 단자 D에 접속되고, 단자 CLK은 절점 N(in)에 접속되고, 단자 XR에 기록 제어신호가 입력된다.

또한 도 22d에는, 도 22b에 나타낸 D 플립플롭 회로의 기본적인 동작에 관하여 설명한다. 단자 CLK에 입력되는 신호의 상승시에, 단자 Q의 전위는 High전위, 단자 QB의 전위는 Low전위로 전환되고, 다음 단자 CLK의 전위가 상승할 때까지나 단자 XR에 Low전위가 입력될 때까지 유지된다.

다음으로, 도 10, 도 11의 구체적인 동작에 대해서, 도 12에 나타내는 타이밍 차트 등을 이용하여 설명한다.

도 12에 나타내는 타이밍 차트는, 기록 제어신호 SWE, 기록 제어신호를 제어하기 위한 신호 SWEWE, 절점 N(out), 절점 N(NAND), 접속 단자(114), 접속 단자(116), 절점 N(in), 소스 라인 전위(SL), 게이트 라인 전위(GL)의 각 신호 및 각 배선의 전위에 관한 타이밍 차트다. 이때 도 12에는 SL과 GL 사이의 관계도 나타내는데, 이것에 의해 통상 SL이 GL보다 높다는 것을 알 수 있다. 도 12에 있어서, 기록 제어신호를 제어하기 위한 신호 SWEWE가 Low전위일 때 소스 라인 전위 SL에 기록 제어신호 SWE의 전위가 반영되고, 반면에 기록 제어신호를 제어하기 위한 신호 SWEWE가 High전위일 때 소스 라인 전위 SL에 기록 제어신호 SWE의 전위가 반영되지 않는다. 따라서 소스 라인 전위 SL은 기록 제어신호를 제어하기 위한 신호 SWEWE가 High전위일 때 하강한다. 그리고 소스 라인 전위 SL이 제1 트랜지스터(201)의 역치 전압(Vth)만큼 낮아지면 상기 검사회로(106)로부터 High전위가 출력되어, 접속 단자(116)의 전위가 상승한다. 그리고 접속 단자(116)의 전위를 상승시킴으로써, 보정회로(901)가 동작하고, 이에 따라 기록 제어신호가 High전위일 때의 전위를 소스 라인에 공급함으로써, 소스 라인 전위 SL이 게이트 라인의 전위 GL보다 낮아지기 전에 소스 라인 전위 SL을 상승시킬 수 있다. 따라서 소스 라인 전위 SL이 게이트 라인 전위 GL보다 낮아질 때 출력되는 접속 단자(114)의 High전위는 검출되지 않는다. 즉 표시장치는 양호한 표시를 유지할 수 있다. 이때, 접속 단자(116)의 전위는 화소부와 검사회로를 통과하므로 접속 단자(116)의 전위는 기록 제어신호 SWE의 출력 파형의 일 파장보다 지연되기 때문에, 기록 제어신호 SWE의 전위는 보유될 수 있고, 이에 따라 보정회로(901)는 검사회로의 High전위를 사용해서 보정을 행할 수 있다.

도 12에 있어서, 상기 검사회로의 회로에 대해 설명한 바와 같이, 검사회로(106)에 있어서의 제1 회로(111)로부터 출력되는 신호가 접속 단자(114)에 High전위를 검출한 경우에는, 소스 라인 전위 SL이 게이트 라인의 전위 GL보다 낮았다. 또한 제2 회로(112)에 입력되는 기준 전위는, 실시의 형태 1에 있어서 도 8에 화살표(801)로 표시된다. 이때 게이트 라인 전위 GL이 소스 라인 전위 SL로부터 제1 트랜지스터(201)의 역치전압(Vth)인 화살표(801)만큼의 전위 차를 감산함으로써 얻어진 전위보다 낮아지면, 접속 단자(116)로부터 High전위가 출력된다.

그 결과, 검사회로(106)의 출력인 제1 회로(111)로부터 접속 단자(114)로의 출력으로, 보정회로(901)에 의해 항상 보정이 이루어져 소스 라인 전위 SL이 게이 트 라인 전위 GL보다 낮아지지 않고, 이에 따라 표시를 양호하게 행할 수 있다. 또한 제3 회로(113)로부터 접속 단자(116)로 출력되는 신호에 의해 실행되는 보정은 표시장치에 내장된 보정회로로 실행할 수 있다. 물론 표시장치가 표시중이어도, 소스 라인 전위 SL로부터 제1 트랜지스터의 역치전압을 감산함으로써 얻어진 신호는, 실시의 형태 1에 나타낸 효과인 대향기판으로 밀봉된 영역의 외측으로부터 측정기기에 접속된 프로브에 의해 검사할 수 있다. 이때, 접속 단자(114), 접속 단자(115), 및 접속 단자(116)는, 표시를 행하기 위한 영상신호나 타이밍 신호가 입력되는 접속 단자와 같은 위치에 병설해서 형성해도 되고, 별도의 위치로 이어지는 배선의 끝에 설치하는 구성으로 해도 된다.

(실시의 형태 3)

본 실시의 형태에 있어서는, 상기 실시의 형태와는 다른 구성에 관하여 설명한다. 이때, 실시의 형태 1, 실시의 형태 2와 동일한 기능을 가지는 구성에는 동일한 부호를 부여하고, 실시의 형태 1, 실시의 형태 2의 설명을 원용한다.

도 13에 본 실시의 형태에 있어서의 표시장치의 블록도에 대해서 나타내고, 이하 상세히 설명한다. 여기에서 본 발명에 있어서 표시장치는, 표시소자(액정소자나 발광소자 등)를 가지는 장치를 말한다. 또한, 기판 위에 액정소자나 EL소자 등의 표시소자를 포함한 복수의 화소 및/또는 그것들의 화소를 구동시키는 주변구동회로가 형성된 표시 패널 자체로 해도 된다. 또한, 연성인쇄회로(FPC)나 인쇄배선기판(PWB)이 부착된 것도 포함할 수 있다. 발광 장치는, 특히 EL소자나 FED에서 사용하는 소자 등의 자발광형 표시소자를 가진 표시장치를 말한다. 액정표시장치는, 액정소자를 가진 표시장치를 말한다.

도 13에 본 실시의 형태의 구성에 대해서 나타낸다. 도 13에 나타내는 표시장치에는, 기판(100) 위에, 게이트 신호선 구동회로(101), 소스 신호선 구동회로(102), 화소부(103), 및 복수의 접속 단자(104)가 형성된 접속 단자부(105), 검사회로(126), 변환 회로(1301)가 포함된다. 게이트 신호선 구동회로(101)에는 게이트 라인(107), 소스 신호선 구동회로(102)에는 소스 라인(108)이 접속되어 있다. 화소부(103)의 화소(109)는, 게이트 라인(107), 소스 라인(108)에 접속되어 있다. 화소(109)에는, 소스 라인(108)으로부터의 신호를 게이트 라인(107)의 신호에 의해 화소에 설치된 발광소자 또는 액정소자에 신호를 기록하기 위한 트랜지스터가 설치되어 있고, 트랜지스터의 각 단자는 게이트 라인(107), 소스 라인(108)에 각각 접속되어 있다. 접속 단자부(105)에는, 외부로부터의 신호를 입력하기 위한 FPC(Flexible Printed Circuit, 도시 생략)가 접속된다. 그리고 기판(100)은, 화소(109)에 설치된 발광소자 또는 액정소자를 밀봉하기 위한 대향기판(110)을 접착함으로써, 표시 모듈로서 완성된다.

변환 회로(1301)는, 게이트 라인(107), 소스 라인(108)이 각각 게이트 신호선 구동회로(101), 소스 신호선 구동회로(102)에 접속된 부분의 반대쪽에 설치되고, 게이트 라인(107), 소스 라인(108)과 접속된다. 이때, 변환 회로(1301)에는, 접속 단자(1302)로부터 입력되는 정전위 신호와, 기록 제어신호를 제어하기 위한 신호 SWEWE가 입력된다. 그리고 변환 회로(1301)는 검사회로(126)에 있어서 비검사시에는 접속 단자(1302)로부터 정전위의 신호를 검사회로에 출력하고, 반면에 변환 회로(1301)는 검사회로(126)에 있어서 게이트 라인 및 소스 라인의 전위의 검사시에는, 게이트 라인의 전위 및 소스 라인의 전위를 출력하도록 변환함으로써 검사회로(126)에 신호를 출력한다.

이때, 도 13에 있어서 기록 제어신호 SWE(source write enable signal)는, 소스 라인의 신호의 기록 또는 소거를 선택하기 위한 신호다. 소스 신호선 구동회로에 기록 제어신호 SWE의 High전위가 입력됨으로써 소스 라인에 High전위가 기록되고, 소스 신호선 구동회로에 기록 제어신호 SWE의 Low전위가 입력됨으로써 소스 라인에 Low전위가 기록되는 것으로 한다. 도 13에 있어서 기록 제어신호를 제어하기 위한 신호 SWEWE는, 소스 신호선 구동회로에 기록 제어신호의 공급을 선택하기 위한 신호다. 변환 회로에 기록 제어신호를 제어하기 위한 신호 SWEWE의 Low전위가 입력됨으로써, 소스 신호선 구동회로로 기록 제어신호 SWE가 공급되는 것으로 한다.

검사회로(126)는, 게이트 라인(107), 소스 라인(108)이 각각 게이트 신호선 구동회로(101), 소스 신호선 구동회로(102)와 접속된 부분의 반대쪽에 설치되고, 게이트 라인(107), 소스 라인(108)과 접속된다. 이때, 도 13에 있어서 변환 회로(1301)를 통해 검사회로에 접속되는 게이트 라인(107), 소스 라인(108)은, 표시장치에 있어서 표시를 행하는 화소에 접속되는 게이트 라인, 소스 라인이며, 이 점에서 상기 실시의 형태 1 및 실시의 형태 2와는 다르다. 본 실시의 형태에 있어서는, 표시를 행하는 화소에 접속되는 소스 라인, 게이트 라인의 전위를 검사회로(126)에서 평가함으로써, 보다 정확한 표시용 화소의 평가가 이루어진다는 점에서 상기 실시의 형태 1 및 실시의 형태 2보다 정확한 검사를 행할 수 있게 된다.

검사회로(126)는 변환 회로(1301)를 통해 출력되는 화소부에 있어서의 게이트 라인(107) 및 소스 라인(108)의 전위 관계에 있어서, 소스 라인(108)의 전위가 게이트 라인(107)의 전위보다 낮고 소스 라인(108)의 Low전위와 게이트 라인(107)의 Low전위의 차가 소스 라인(108)으로부터의 신호의 기록을 행하기 위한 트랜지스터의 역치전압(Vth)보다 낮은 경우에 기인한 결함을 검출한다. 구체적으로 검사회로(126)에는, 게이트 라인(107)의 전위와 소스 라인(108)의 전위를 비교하고 소스 라인(108)의 전위가 게이트 라인(107)의 전위보다 낮으면 High전위를 출력하는 제1 회로(121)(제1 비교 회로라고도 한다)와, 소스 라인(108)의 전위에서 기준 전위를 감산하고 그 결과를 출력하는 제2 회로(122)(감산 회로라고도 한다)와, 게이트 라인(107)의 전위와 제2 회로(122)의 출력을 비교하고 그 결과를 출력하는 제3 회로(123)(제2 비교 회로라고도 한다)가 설치된다. 그리고 제1 회로(121)에서 비교한 결과를 출력하기 위한 접속 단자(114), 제2 회로(122)에 기준 전위를 입력하는 접속 단자(115), 제3 회로(123)로부터의 신호를 출력하기 위한 접속 단자(116)가 인회 배선을 사용함으로써 접속 단자부(105)로부터 검사회로(126)에 접속된다. 이때 제2 회로(122)에 입력되는 기준 전위는, 본 명세서에서, 화소에 설치된 소스 라인으로부터의 신호의 기록을 행하기 위한 트랜지스터의 역치전압(Vth)과 거의 동일한 전위인 것이 바람직한데, 0.1 ~ 2.0V 정도인 것이 바람직하다.

화소(109)의 화소 구성은, 실시의 형태 1에 있어서 도 2, 도 3에서 나타낸 예의 설명을 원용하기로 한다.

다음으로, 변환 회로(1301)의 일 구성에 대해서 도 14를 이용하여 설명한다.

변환 회로(1301)는, 기록 제어신호를 제어하기 위한 신호 SWEWE가 High전위, 즉 소스 라인(108)에 신호가 공급되지 않을 때에, 게이트 라인(107)의 전위를 검사회로(126)에 공급하기 위한 아날로그 스위치(1401), 인버터 회로(1402)를 가진다. 또한 기록 제어신호를 제어하기 위한 신호 SWEWE가 Low전위, 즉 소스 라인(108)에 신호가 공급되어 있을 때에, 검사회로(126)가 오작동을 일으키지 않도록 전위를 검사회로(126)에 공급하기 위한 트랜지스터(1403)를 가진다. 또한 기록 제어신호를 제어하기 위한 신호 SWEWE가 High전위, 즉 소스 라인(108)에 신호가 공급되지 않을 때에, 소스 라인(108)의 전위를 검사회로(126)에 공급하기 위한 아날로그 스위치(1404), 인버터 회로(1405)를 가진다. 또한 기록 제어신호를 제어하기 위한 신호 SWEWE가 Low전위, 즉 소스 라인(108)에 신호가 공급되어 있을 때에, 검사회로(126)가 오작동을 일으키지 않도록 전위를 검사회로(126)에 공급하기 위한 트랜지스터(1406)를 가진다.

변환 회로(1301)의 동작에 대해서 간단히 설명한다. 접속 단자(902)로부터 변환 회로(1301)에 기록 제어신호를 제어하기 위한 신호 SWEWE로서 High전위가 입력될 경우, 변환 회로(1301)에서는 게이트 라인(107), 소스 라인(108)의 전위가 검사회로(126)에 출력된다. 한편 접속 단자(902)로부터 변환 회로(1301)에 기록 제어신호를 제어하기 위한 신호 SWEWE로서 Low전위가 입력될 경우, 게이트 라인(107) 쪽에 접속되는 검사회로(126)에는 GND전위가 입력되고, 소스 라인(108) 쪽에 접속되는 검사회로(126)에는 GND전위보다 높은 전위가 접속 단자(1302)로부터 입력된다. 이는, 검사회로(126)가 게이트 라인(107), 소스 라인(108)에 접속되지 않은 동안에, 검사회로(126)에 입력되는 전위에 의해 게이트 라인(107), 소스 라인(108)의 전위에 결함이 있다고 판정되는 것을 방지하기 위해서다. 검사회로(126)에 입력되는 각 전위는 게이트 라인(107), 소스 라인(108)의 전위에 결함이 있다고 판정하지 않는 한 제한되지 않는다.

이때 표시장치에 있어서 게이트 라인(107), 소스 라인(108)에 검사회로(126)를 직접 접속해서 검사를 행하면, 게이트 라인(107), 소스 라인(108)으로부터 검사 회로(126)에 전류가 흘러, 표시에 결함이 발생하여 양호하지 않다. 본 발명은 변환 회로에 의해 기록 제어신호를 제어하기 위한 신호가 High전위인 소스 라인 비기록 시기에 착안해서 검사를 행함으로써, 보다 정확한 검사를 행할 수 있다.

다음으로, 도 15에 본 발명에 따른 표시 매체로서, 각 화소에 유기재료를 발광층에 사용한 발광소자를 채용한 것을 나타낸다. 각 화소에는, 그 구성으로서 실시의 형태 1에 나타낸 도 2의 제1 트랜지스터와 제2 트랜지스터, 저장용량, 발광소자를 가지는 구성을 나타낸다. 또한 도 15에 있어서는, 도 13에서 서술한 검사회로(126)에 있어서의 제1 회로(121), 제2 회로(122), 제3 회로(123)에 있어서의 접속에 관하여 설명한다.

도 15에 도 1의 본 발명의 기본 구성을 한층 더 자세하게 나타낸 것이다. 이때, 도 15에 있어서 도 1과 동일한 부분은 동일한 부호로 표기하고, 그 설명은 생략한다. 도 15에 나타내는 표시장치에는, 기판(도시 생략) 위에, 게이트 신호선 구동회로(101), 소스 신호선 구동회로(102), 화소부(103), 및 복수의 접속 단자(도시 생략)가 형성된 접속 단자부(도시 생략), 검사회로(126)가 포함된다. 게이트 신호선 구동회로(101)에는 게이트 라인(107), 소스 신호선 구동회로(102)에는 소스 라인(108)이 접속되어 있다. 이때 소스 신호선 구동회로에는, 기록 제어신호 SWE가 접속 단자(401)로부터 입력된다. 화소부(103)에 있어서의 화소(109)는, 게이트 라인(107), 소스 라인(108)에 접속되어 있다. 화소(109)에는, 소스 라인(108)으로부터의 신호를 게이트 라인(107)의 신호에 의해 화소에 설치된 발광소자 또는 액정소자에 신호를 기록하기 위한 트랜지스터가 설치되어 있고, 트랜지스터의 각 단자는 게이트 라인(107), 소스 라인(108)에 접속되어 있다. 그리고 기판(100)은, 화소(109)에 설치된 발광소자 또는 액정소자를 밀봉하기 위한 대향기판(도시 생략)을 접착함으로써, 표시 모듈로서 완성된다.

검사회로(126)는, 화소부에 있어서의 게이트 라인(107) 및 소스 라인(108)의 전위 관계에 있어서, 소스 라인(108)의 전위가 게이트 라인(107)의 전위보다 낮고 소스 라인(108)으로부터의 신호를 기록하기 위한 트랜지스터의 역치전압(Vth)보다 낮은 경우에 기인하는 결함을 검출한다. 구체적으로 검사회로(126)에는, 게이트 라인(107)의 전위와 소스 라인(108)의 전위를 비교하고 소스 라인(108)의 전위가 게이트 라인(107)의 전위보다 낮으면 High전위를 출력하는 제1 회로(121)(제1 비교 회로라고도 한다)와, 소스 라인(108)의 전위에서 기준 전위를 감산하고 그 결과를 출력하는 제2 회로(122)(감산 회로라고도 한다)와, 게이트 라인(107)의 전위와 제2 회로(122)의 출력을 비교하고 그 결과를 출력하는 제3 회로(123)(제2 비교 회로라고도 한다)가 설치된다. 그리고 제1 회로(121)에서 비교한 결과를 출력하기 위한 접속 단자(114), 제2 회로(122)에 기준 전위를 입력하는 접속 단자(115), 제3 회로(123)로부터의 신호를 출력하기 위한 접속 단자(116)가 인회 배선을 사용함으로써 접속 단자부로부터 검사회로(126)에 접속된다

도 15에 있어서의 검사회로(126)에 있어서, 제1 회로(121)에는 게이트 라인(107), 소스 라인(108), 및 접속 단자(114)가 접속된다. 제2 회로(122)에는, 소스 라인(108), 기준 전위를 입력하는 접속 단자(115), 제3 회로(123)가 접속되어 있다. 제3 회로(123)에는, 제2 회로(122), 게이트 라인(107), 제3 회로로부터의 신 호를 출력하기 위한 접속 단자(116)가 접속되어 있다. 이때 제2 회로(122)에 입력되는 기준 전위는, 본 명세서에서는, 화소에 설치된 제1 트랜지스터(201)의 역치전압(Vth)과 거의 동일한 전위인 것이 바람직한데, 0.1 ~ 2.0V 정도인 것이 바람직하다.

다음으로, 도 23, 도 24, 도 25에 각각 제1 회로(121), 제2 회로(122), 및 제3 회로(123)의 회로 구성 및 접속에 대해 설명한다.

도 13 및 도 15에 나타낸 제1 회로(121)의 블록도 및 회로도를 도 23에 나타낸다. 제1 회로(121)는 게이트 라인(107)의 전위와 소스 라인(108)의 전위를 서로 비교하기 위한 비교 회로로, 도 23에 나타내는 OP 앰프의 비반전 입력 단자에 게이트 라인(107)을, 반전 입력 단자에 소스 라인(108)을 접속한다. 제1 회로(121)에 의해 소스 라인(108)의 전위가 게이트 라인(107)의 전위보다 낮은지 여부를 검지할 수 있다. 소스 라인(108)의 전위가 게이트 라인(107)의 전위보다 낮은 경우, OP 앰프의 출력 단자로부터 High전위가 접속 단자(114)에 출력된다. 이때, 제1 회로(121)에 있어서 OP 앰프의 전원으로 사용하는 음의 전원으로는 게이트 라인(107)의 Low전위보다 2V 낮은 전위의 전원을 사용하는 것이 바람직하다.

다음으로, 도 24에는, 도 13, 도 15에 있어서의 제2 회로(122)의 블록도 및 회로도에 대해서 나타낸다. 제2 회로(122)는 OP 앰프와 저항으로 구성된 감산 회로로 구성된다. 제2 회로(122)에 있어서, 소스 라인(108)의 전위를 OP 앰프의 비반전 입력 단자에 접속하고, 접속 단자(115)에 입력되는 기준 전위를 OP 앰프의 반전 입력 단자에 접속한다. 제2 회로(122)는 소스 라인(108)의 전위에서 기준 전위를 감 산한 전위를 제3 회로(123)에 출력한다. 이때, 제2 회로(122)에 있어서의 감산 회로의 저항은 모두 동일한 것이 바람직하다. 또한 전술한 기준 전위는, 화소에 설치된 제1 트랜지스터의 역치전압(Vth)과 거의 동일한 전위인 것이 바람직한데, 0.1 ~ 2.0V 정도인 것이 바람직하다.

다음으로, 도 25에는, 도 13, 도 15에 있어서의 제3 회로(123)의 블록도, 및 회로도에 대해서 나타낸다. 제3 회로(123)는, OP 앰프로 구성되는 비교 회로로, 제2 회로(122)의 출력 전위와 게이트 라인(107)의 전위를 서로 비교한다. 제3 회로(123)에 있어서, 제2 회로(122)의 출력은 OP 앰프의 반전 입력 단자에 접속되고, 게이트 라인(107)의 전위는 OP 앰프의 비반전 입력 단자에 입력된다. 그리고 게이트 라인(107)의 전위와 제2 회로(122)의 출력 전위를 비교하고, 제2 회로(122)의 출력 전위가 게이트 라인(107)의 전위보다 낮으면, OP 앰프의 출력 단자로부터 High전위가 접속 단자(116)에 출력된다. 이런 식으로, 소스 라인(108)의 전위로부터 제1 트랜지스터(201)의 역치전압(Vth)을 감산함으로써 얻어진 전위가 게이트 라인(107)의 전위보다 낮아지기 직전의 경계가 검지될 수 있다.

검지회로(126)의 동작도 실시의 형태 1의 검지회로(106)의 동작과 유사하므로, 실시의 형태 1에 있어서 도 8을 이용해서 서술한 것은 여기에 원용된다.

본 실시의 형태에 의해, 동일한 기판 위에 검사회로(126)와 화소부(103)를 구비하고, 대향기판(110)에 의해 검사회로와 화소부가 밀봉된 표시장치를 제작할 수 있다. 본 실시의 형태의 표시장치는, 접속 단자(114)가 대향기판으로 밀봉된 영역의 바깥쪽에 설치되므로, 표시 패널이 표시중이어도, 검사회로(126)의 출력인 제 1 회로(121)로부터 접속 단자(114)로 출력된 신호는 대향기판으로 밀봉된 영역의 바깥으로부터 측정기기에 접속된 프로브에 의해 검사될 수 있어, 표시장치의 결함을 검지할 수 있다. 또한, 접속 단자(116)가 대향기판으로 밀봉된 영역의 바깥쪽에 설치되므로, 표시 패널이 표시중이어도, 소스 라인(108)의 전위에서 제1 트랜지스터의 역치전압을 감산함으로써 얻어진 제3 회로(123)로부터 출력된 신호는 대향기판으로 밀봉된 영역의 바깥으로부터 측정기기에 접속된 프로브를 사용하여 검사할 수 있다. 특히 본 실시의 형태에 있어서, 실제 표시를 실행하기 위한 게이트 라인과 소스 라인의 전위는, 검사를 실행하기 위해 변환 회로에 의해 변환되면서, 검사회로로 출력되고, 이로써 표시장치에서 검사를 더욱 정확히 실행할 수 있다. 이때 접속 단자(114, 115, 116)는 표시를 행하기 위한 영상신호나 타이밍 신호가 입력되는 접속 단자와 같은 위치에 병설해서 형성해도 되고, 별도의 위치에 이어지는 배선의 끝에 설치해도 된다.

본 실시의 형태는, 본 명세서의 또 다른 실시의 형태와 임의로 자유롭게 조합하여 실시할 수 있다.

(실시의 형태 4)

본 실시의 형태에 있어서는, 상기 실시의 형태와는 다른 구성에 관하여 설명한다. 이때, 실시의 형태 1 내지 실시의 형태 3과 동일한 기능을 가지는 구성에는 동일한 부호를 부여하고, 실시의 형태 1 내지 실시의 형태 3의 설명을 원용한다.

도 16에 본 실시의 형태에 있어서의 표시장치의 블록도에 대해서 나타내고, 이하 상세하게 설명한다. 이때 본 발명에 있어서 표시장치는, 표시소자(액정소자나 발광소자 등)를 가지는 장치를 말한다. 또한, 기판 위에 액정소자나 EL소자 등의 표시소자를 포함한 복수의 화소, 및/또는 그들 화소를 구동시키는 주변구동회로가 형성된 표시 패널 자체로 해도 된다. 또한, 연성인쇄회로(FPC)나 인쇄배선기판(PWB)이 부착된 것도 포함할 수 있다. 발광 장치는, 특히 EL소자나 FED에서 사용하는 소자 등의 자발광형 표시소자를 가진 표시장치를 말한다. 액정표시장치는, 액정소자를 가진 표시장치를 말한다.

도 16에 본 실시의 형태의 구성에 대해서 나타낸다. 도 16에 나타내는 표시장치는, 기판(100) 위에, 게이트 신호선 구동회로(101), 소스 신호선 구동회로(102), 화소부(103), 및 복수의 접속 단자(104)가 형성된 접속 단자부(105), 검사회로(126), 보정회로(901), 변환 회로(1301)를 가진다. 게이트 신호선 구동회로(101)에는 게이트 라인(107), 소스 신호선 구동회로(102)에는 소스 라인(108)이 접속되어 있다. 화소부(103)에 있어서의 화소(109)는, 게이트 라인(107), 소스 라인(108)에 접속되어 있다. 화소(109)에는, 소스 라인(108)으로부터의 신호를 게이트 라인(107)의 신호에 의해 화소에 설치된 발광소자 또는 액정소자에 신호를 기록하기 위한 트랜지스터가 설치되어 있고, 트랜지스터의 각 단자는 게이트 라인(107), 소스 라인(108)에 접속되어 있다. 접속 단자부(105)에는, 외부로부터의 신호를 입력하기 위한 FPC(연성인쇄회로, 도시 생략)가 접속된다. 그리고 기판(100)은, 화소(109)에 설치된 발광소자 또는 액정소자를 밀봉하기 위한 대향기판(110)을 접착함으로써, 표시 모듈로서 완성된다.

변환 회로(1301)는, 게이트 라인(107), 소스 라인(108)이 각각 게이트 신호 선 구동회로(101), 소스 신호선 구동회로(102)와 접속된 부분의 반대쪽에 설치되고, 게이트 라인(107), 소스 라인(108)과 접속된다. 이때, 변환 회로(1301)에는, 접속 단자(1302)로부터 입력되는 정전위 신호와, 기록 제어신호를 제어하기 위한 신호 SWEWE가 입력된다. 그리고 변환 회로(1301)는 검사회로(126)에 있어서 비검사시에는 접속 단자(1302)로부터 정전위의 신호를 출력하고, 반면에 변환 회로(1301)는 검사회로(126)에 있어서 게이트 라인 및 소스 라인의 전위의 검사시에는, 게이트 라인의 전위 및 소스 라인의 전위를 출력하도록 변환함으로써 검사회로(126)에 신호를 출력한다.

이때, 도 16에 있어서 기록 제어신호 SWE(source write enable signal)는, 소스 라인의 신호의 기록 또는 소거를 선택하기 위한 신호다. 소스 신호선 구동회로에 기록 제어신호 SWE의 High전위가 입력됨으로써 소스 라인에 High전위가 기록되고, 소스 신호선 구동회로에 기록 제어신호 SWE의 Low전위가 입력됨으로써 소스 라인에 Low전위가 기록되는 것으로 한다. 도 16에 있어서 기록 제어신호를 제어하기 위한 신호 SWEWE는, 소스 신호선 구동회로에 기록 제어신호의 공급을 선택하기 위한 신호다. 변환 회로에 기록 제어신호를 제어하기 위한 신호 SWEWE의 Low전위가 입력됨으로써, 소스 신호선 구동회로로 기록 제어신호 SWE가 공급되는 것으로 한다.

검사회로(126)는, 게이트 라인(107), 소스 라인(108)이 각각 게이트 신호선 구동회로(101), 소스 신호선 구동회로(102)와 접속된 부분의 반대쪽에 설치되고, 게이트 라인(107), 소스 라인(108)과 접속된다. 이때, 도 16에 있어서 변환 회 로(1301)를 통해 검사회로에 접속되는 게이트 라인(107), 소스 라인(108)은, 표시장치에 있어서 표시를 행하는 화소에 접속되는 게이트 라인, 소스 라인이며, 이 점에서 상기 실시의 형태 1 및 실시의 형태 2와는 다르다. 본 실시의 형태에 있어서는, 표시를 행하는 화소에 접속되는 소스 라인, 게이트 라인의 전위를 검사회로(126)에서 평가함으로써, 보다 정확한 표시용 화소의 평가가 이루어진다는 점에서 상기 실시의 형태 1 및 실시의 형태 2보다 정확한 검사를 행할 수 있게 된다. 또한 본 실시의 형태에 있어서, 소스 라인의 전위의 보정은 보정회로(901)에 의해 이루어질 수 있다.

검사회로(126)는 화소부에 있어서의 게이트 라인(107) 및 소스 라인(108)의 전위 관계에 있어서, 소스 라인(108)의 전위가 게이트 라인(107)의 전위보다 낮고 소스 라인(108)의 Low전위와 게이트 라인(107)의 Low전위의 차가 소스 라인(108)으로부터의 신호의 기록을 행하기 위한 트랜지스터의 역치전압(Vth)보다 낮은 경우에 기인한 결함을 검출한다. 구체적으로 검사회로(126)에는, 게이트 라인(107)의 전위와 소스 라인(108)의 전위를 비교하고 소스 라인(108)의 전위가 게이트 라인(107)의 전위보다 낮으면 High전위를 출력하는 제1 회로(121)(제1 비교 회로라고도 한다)와, 소스 라인(108)의 전위에서 기준 전위를 감산하고 그 결과를 출력하는 제2 회로(122)(감산 회로라고도 한다)와, 게이트 라인(107)의 전위와 제2 회로(122)의 출력을 비교하고 그 결과를 출력하는 제3 회로(123)(제2 비교 회로라고도 한다)가 설치된다. 그리고 제1 회로(121)에서 비교한 결과를 출력하기 위한 접속 단자(114), 제2 회로(122)에 기준 전위를 입력하는 접속 단자(115), 제3 회로(123)로 부터의 신호를 출력하기 위한 접속 단자(116)가 인회 배선을 사용함으로써 접속 단자부(105)로부터 검사회로(126)에 접속된다. 이때 제2 회로(122)에 입력되는 기준 전위는, 본 명세서에서, 화소에 설치된 소스 라인으로부터의 신호의 기록을 행하기 위한 트랜지스터의 역치전압(Vth)과 거의 동일한 전위인 것이 바람직한데, 0.1 ~ 2.0V 정도인 것이 바람직하다.

또한 보정회로(901)는, 검사회로(126)로부터 접속 단자(116)에 이어지는 배선, 접속 단자(401), 접속 단자(902)에 접속되어 있다. 또한, 검사회로(126)에 접속된 접속 단자(116)에는 제3 회로(123)로부터 출력된 신호가 입력되고, 접속 단자(401)에는 기록 제어신호 SWE가 입력되고, 접속 단자(902)에는 기록 제어신호를 제어하기 위한 신호 SWEWE가 입력된다. 그리고 보정회로(901)에 의해 제어되는 기록 제어신호가, 소스 신호선 구동회로에 입력된다.

이때, 도 16에 있어서 기록 제어신호 SWE(source write enable signal)는, 소스 라인의 신호의 기록 또는 소거를 선택하기 위한 신호다. 소스 신호선 구동회로(102)에 기록 제어신호 SWE의 High전위가 입력됨으로써 소스 라인에 High전위가 기록되고, 소스 신호선 구동회로(102)에 기록 제어신호 SWE의 Low전위가 입력됨으로써 소스 라인에 Low전위가 기록되는 것으로 한다. 도 16에 있어서 기록 제어신호를 제어하기 위한 신호 SWEWE는, 소스 신호선 구동회로로의 기록 제어신호의 공급을 선택하기 위한 신호로서, 보정회로에 기록 제어신호를 제어하기 위한 신호 SWEWE의 Low전위가 입력됨으로써, 소스 신호선 구동회로로 기록 제어신호 SWE가 공급되는 것으로 한다. 반면 보정회로에 기록 제어신호를 제어하기 위한 신호 SWEWE 의 High전위가 입력됨으로써, 소스 신호선 구동회로로의 기록 제어신호 SWE의 출력이 공급될지, 또는 정지될지가 선택되는 것으로 한다.

다음으로, 도 17에, 도 16에서 서술한 검사회로(126)에 있어서의 제1 회로(121), 제2 회로(122), 제3 회로(123)의 접속에 관하여 설명한다. 이때, 도 17에 있어서는, 도 4와 마찬가지로 표시 매체로서, 각 화소에 유기재료를 발광층에 사용한 발광소자를 채용하고, 제1 트랜지스터와 제2 트랜지스터, 저장용량, 발광소자를 가지는 구성으로 한다. 본 실시의 형태에 있어서는, 이하 동일한 경우에 대해 설명한다. 제1 회로(121), 제2 회로(122), 및 제3 회로(123)의 회로 구성에 대해서는, 실시의 형태 3에 있어서 도 23, 도 24, 도 25를 이용해서 나타낸 예의 설명을 원용한다. 화소(109)의 화소 구성으로서 도 2에 나타낸 제1 트랜지스터와 제2 트랜지스터, 저장용량, 발광소자를 가지는 구성을 나타낸다.

도 17은 도 16에 나타낸 본 발명의 기본 구성을 더욱 상세히 나타낸다. 이때 도 17에 있어서, 도 16과 동일한 부분은 동일한 참조 부호로 표기하고 그 설명은 생략한다. 도 17에 나타내는 표시장치는, 기판(도시 생략) 위에, 게이트 신호선 구동회로(101), 소스 신호선 구동회로(102), 화소부(103), 및 복수의 접속 단자(도시 생략)가 형성된 접속 단자부(도시 생략), 검사회로(126), 보정회로(901), 변환 회로(1301)를 가진다. 게이트 신호선 구동회로(101)에는 게이트 라인(107), 소스 신호선 구동회로(102)에는 소스 라인(108)이 접속되어 있다. 이때 소스 신호선 구동 회로에는, 기록 제어신호 SWE가 접속 단자(401)로부터 입력된다. 화소부(103)에 있어서의 화소(109)는, 게이트 라인(107), 소스 라인(108)에 접속되어 있다. 화소(109)에는, 소스 라인(108)으로부터의 신호를 게이트 라인(107)의 신호에 의해 화소에 설치된 발광소자 또는 액정소자에 기록하기 위한 트랜지스터가 설치되어 있고, 트랜지스터의 각 단자는 게이트 라인(107), 소스 라인(108)에 접속되어 있다. 그리고 기판은, 화소(109)에 설치된 발광소자 또는 액정소자를 밀봉하기 위한 대향기판(도시 생략)을 접착함으로써, 표시 모듈로서 완성된다.

또한, 검사회로(126)는 게이트 라인(107) 및 소스 라인(108)의 전위 관계에 있어서, 소스 라인(108)의 전위가 게이트 라인(107)의 전위보다 낮고 제1 트랜지스터(201)의 역치전압(Vth)보다 낮은 경우에 기인한 결함을 검출한다. 구체적으로 검사회로(126)에는, 게이트 라인(107)의 전위와 소스 라인(108)의 전위를 비교하고 소스 라인(108)의 전위가 게이트 라인(107)의 전위보다 낮으면 High전위를 출력하는 제1 회로(121)(제1 비교 회로라고도 한다)와, 소스 라인(108)의 전위에서 기준 전위를 감산하고 그 결과를 출력하는 제2 회로(122)(감산 회로라고도 한다)와, 게이트 라인(107)의 전위와 제2 회로(122)의 출력을 비교하고 그 결과를 출력하는 제3 회로(123)(제2 비교 회로라고도 한다)가 설치된다. 그리고 제1 회로(121)에서 비교한 결과를 출력하기 위한 접속 단자(114), 제2 회로(122)에 기준 전위를 입력하는 접속 단자(115), 제3 회로(123)로부터의 신호를 출력하기 위한 접속 단자(116)가 인회 배선을 사용함으로써 접속 단자부(105)로부터 검사회로(126)에 접속된다.

도 17에 나타낸 검사회로(126)에 있어서, 제1 회로(121)는 게이트 라 인(107), 소스 라인(108), 접속 단자(114)에 접속된다. 제2 회로(122)는 소스 라인(108), 기준 전위를 입력하기 위한 접속 단자(115), 제3 회로(123)에 접속된다. 제3 회로(123)는 제2 회로(122), 게이트 라인(107), 제3 회로(123)로부터의 신호를 출력하기 위한 접속 단자(116)에 접속된다. 이때 제2 회로(122)에 입력되는 기준 전위는, 본 명세서에서, 화소에 설치된 제1 트랜지스터(201)의 역치전압(Vth)과 거의 동일한 전위인 것이 바람직한데, 0.1 ~ 2.0V 정도인 것이 바람직하다.

또한 보정회로(901)는, 검사회로(126)로부터 접속 단자(116)에 이어지는 배선, 접속 단자(401), 접속 단자(902)에 접속되어 있다. 검사회로(126)에 접속된 접속 단자(116)에는 제3 회로(123)로부터 출력된 신호가 입력되고, 접속 단자(401)에는 기록 제어신호 SWE가 입력되고, 접속 단자(902)에는 기록 제어신호를 제어하기 위한 신호 SWEWE가 입력된다. 그리고 보정회로(901)에 의해 제어되는 기록 제어신호가, 소스 신호선 구동회로(102)에 입력된다.

이때, 도 17에 있어서 기록 제어신호 SWE(source write enable signal)는, 소스 라인의 신호의 기록 또는 소거를 선택하기 위한 신호다. 소스 신호선 구동회로에 기록 제어신호 SWE의 High전위가 입력됨으로써 소스 라인에 High전위가 기록되고, 소스 신호선 구동회로에 기록 제어신호 SWE의 Low전위가 입력됨으로써 소스 라인에 Low전위가 기록되는 것으로 한다. 도 17에 있어서 기록 제어신호를 제어하기 위한 신호 SWEWE는, 소스 신호선 구동회로로의 기록 제어신호의 공급을 선택하기 위한 신호로서, 보정회로에 기록 제어신호를 제어하기 위한 신호 SWEWE의 Low전위가 입력됨으로써, 소스 신호선 구동회로로 기록 제어신호 SWE가 공급되는 것으로 한다. 반면 보정회로에 기록 제어신호를 제어하기 위한 신호 SWEWE의 High전위가 입력됨으로써, 소스 신호선 구동회로로의 기록 제어신호 SWE의 출력이 공급될지, 또는 정지될지가 선택되는 것으로 한다.

이때, 본 실시의 형태에 있어서는, 검사회로(126)에 있어서의 제1 회로(121), 제2 회로(122), 및 제3 회로(123)의 회로 구성에 대해서는, 실시의 형태 3에 있어서 도 23, 도 24, 도 25를 이용해서 나타낸 예의 설명을 원용한다. 또한 보정회로(901)의 회로 구성은, 도 11 및 도 22a 내지 도 22c를 이용해서 나타낸 예의 설명을 원용한다. 또한 검사회로(126)의 동작도 실시의 형태 1과 유사하므로 여기에서는 실시의 형태 1에 있어서의 도 8의 설명을 원용한다. 또한 보정회로(901)의 동작도 실시의 형태 2와 유사하므로, 여기에서는 실시의 형태 2에 있어서의 도 12의 설명을 원용한다.

그 결과, 검사회로(106)의 출력인 제1 회로(121)로부터 접속 단자(114)로의 출력으로, 보정회로(901)에 의해 항상 보정이 이루어져 소스 라인 전위 SL이 게이트 라인 전위 GL보다 낮아지지 않고, 이에 따라 표시를 양호하게 행할 수 있다. 또한 제3 회로(123)로부터 접속 단자(116)로 출력되는 신호에 의해 실행되는 보정은 표시장치에 내장된 보정회로(901)로 실행할 수 있다. 물론 표시장치가 표시중이어도, 소스 라인 전위 SL로부터 제1 트랜지스터의 역치전압을 감산함으로써 얻어진 신호는, 실시의 형태 1에 나타낸 효과인 대향기판으로 밀봉된 영역의 외측으로부터 측정기기에 접속된 프로브에 의해 검사할 수 있다. 특히, 본 실시의 형태에 있어서, 실제 표시를 행하기 위한 게이트 라인과 소스 라인의 전위는 검사를 행하기 위 해 변환 회로에 의해 변환되면서 검사회로(126)에 출력되고, 이에 따라 표시장치에서 검사를 더욱 정확히 실행할 수 있다. 이때, 접속 단자(114), 접속 단자(115), 및 접속 단자(116)는, 표시를 행하기 위한 영상신호나 타이밍 신호가 입력되는 접속 단자와 같은 위치에 병설해서 형성해도 되고, 별도의 위치로 이어지는 배선의 끝에 설치하는 구성으로 해도 된다.

본 실시의 형태는, 본 명세서의 또 다른 임의의 실시의 형태와 자유롭게 조합하여 실시할 수 있다.

(실시예 1)

본 발명의 표시장치가 가지는 화소는, 실시의 형태 1에 있어서 도 2에 나타내는 구성에 한정되지 않는다. 도 18a에, 본 발명의 표시장치가 가지는 화소의 일례를 나타낸다. 도 18a에 나타내는 화소는, 발광소자(1801)와, 스위칭용 트랜지스터(1802)와, 구동용 트랜지스터(1803)와, 발광소자(1801)로의 전류의 공급의 유무를 선택하는 전류제어용 트랜지스터(1804)를 가지고 있다. 또한 도 18a에는 나타내지 않지만, 비디오신호의 전압을 보유하기 위한 용량소자를 화소에 형성해도 된다.

구동용 트랜지스터(1803) 및 전류제어용 트랜지스터(1804)의 극성은 서로 같아도 되고 달라도 된다. 구동용 트랜지스터(1803)는 포화 영역에서 동작시키는 반면, 전류제어용 트랜지스터(1804)는 선형영역에서 동작시킨다. 이때 구동용 트랜지스터(1803)는 포화 영역에서 동작시키는 것이 바람직하지만, 본 발명은 반드시 이 구성에 한정되지 않고, 구동용 트랜지스터(1803)를 선형영역에서 동작시켜도 된다. 또한 스위칭용 트랜지스터(1802)는 선형영역에서 동작시킨다. 스위칭용 트랜지스터(1802)는 n채널형 트랜지스터로 해도 되고, p채널형 트랜지스터로 해도 된다.

도 18a에 나타낸 바와 같이, 구동용 트랜지스터(1803)가 p채널형인 경우, 발광소자(1801)의 양극을 제1 전극으로 하고 음극을 제2 전극으로 하는 것이 바람직하다. 반면, 구동용 트랜지스터(1803)가 n채널형인 경우, 발광소자(1801)의 음극을 제1 전극으로 하고 양극을 제2 전극으로 하는 것이 바람직하다.

스위칭용 트랜지스터(1802)의 게이트는, 주사선 Gj(j = 1 내지 y 중 하나)에 접속되어 있다. 스위칭용 트랜지스터(1802)의 소스와 드레인 중에서, 한쪽은 신호선 Si(i = 1 내지 x 중 하나)에, 다른 한쪽은 전류제어용 트랜지스터(1804)의 게이트에 접속되어 있다. 구동용 트랜지스터(1803)의 게이트는 전원선 Vi(i = 1 내지 x 중 하나)에 접속되어 있다. 구동용 트랜지스터(1803) 및 전류제어용 트랜지스터(1804)는, 전원선 Vi로부터 공급되는 전류가, 구동용 트랜지스터(1803) 및 전류제어용 트랜지스터(1804)의 드레인 전류로서 발광소자(1801)에 공급되도록, 전원선 Vi, 발광소자(1801)와 접속되어 있다. 본 실시예에서는, 구동용 트랜지스터(1803)의 소스가 전원선 Vi에 접속되고, 구동용 트랜지스터(1803)와 발광소자(1801)의 제1 전극 사이에, 전류제어용 트랜지스터(1804)가 설치된다.

용량소자를 형성할 경우, 상기 용량소자가 가지는 2개의 전극 중에서, 한쪽은 전원선 Vi에 접속되고, 다른 한쪽은 전류제어용 트랜지스터(1804)의 게이트에 접속되도록 한다. 용량소자는, 전류제어용 트랜지스터(1804)의 게이트 전압을 보유하기 위해서 설치된다.

이때, 도 18a에 나타내는 화소의 구성은 본 발명의 일례에 불과하며, 본 발명의 발광 장치는 도 18a에 한정되지 않는다. 예를 들면 도 18b에 나타낸 바와 같이, 구동용 트랜지스터(1803)의 드레인 단자를 발광소자(1801)의 제1 전극에 접속하고, 구동용 트랜지스터(1803)와 전원선 Vi 사이에 전류제어용 트랜지스터(1804)를 형성해도 된다. 이때, 도 18b에서는 도 18a에 나타낸 것과 동일한 부분에는 동일한 부호로 표기한다.

본 실시예는, 본 명세서의 임의의 또 다른 실시의 형태 및 실시예와 자유롭게 조합하여 실시할 수 있다.

(실시예 2)

본 발명의 표시장치는, 대향기판으로 밀봉한 후에 표시 결함을 검사하면서, 보정함으로써 수율을 올릴 수 있으므로, 휴대전화, 휴대형 게임기 또는 전자서적, 비디오 카메라, 디지털 스틸 카메라 등의, 대량생산되는 전자기기의 표시부로 사용하는 데에도 최적이다.

본 발명의 표시장치를 사용하는 전자기기로서, 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 네비게이션 시스템, 음향재생장치(카 오디오, 오디오 컴포넌트시스템 등), 노트형 PC, 게임 기기, 기록 매체를 구비한 화상재생장치(대표적으로는 DVD(Digital Versatile Disc) 등의 기록 매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 가지는 장치) 등을 들 수 있다. 이들 전자기기의 구체적인 예를 도 19a 내지 19c에 나타낸다.

도 19a는 휴대전화를 나타내며, 몸체(1901), 표시부(1902), 음성입력 부(1903), 음성출력부(1904), 조작키(1905)를 포함한다. 본 발명의 반도체표시장치를 사용해서 표시부(1902)를 제작함으로써 본 발명의 전자기기의 하나인 휴대전화를 완성할 수 있다.

도 19b는 비디오 카메라를 나타내며, 몸체(1906), 표시부(1907), 케이싱(1908), 외부접속 포트(1909), 리모트 컨트롤 수신부(1910), 수상부(1911), 배터리(1912), 음성입력부(1913), 조작키(1914), 접안부(1915) 등을 포함한다. 본 발명의 반도체표시장치를 사용해서 표시부(1907)를 제작함으로써 본 발명의 전자기기의 하나인 비디오 카메라를 완성할 수 있다.

도 19c는 표시장치를 나타내며, 케이싱(1916), 표시부(1917), 스피커부(1918) 등을 포함한다. 본 발명의 반도체표시장치를 사용해서 표시부(1917)를 제작함으로써 본 발명의 전자기기의 하나인 표시장치를 완성할 수 있다. 또한, 표시장치에는, PC용, TV방송 수신용, 광고 표시용 등의 모든 정보표시용 표시장치가 포함된다.

이상과 같이, 본 발명의 적용 범위는 상당히 넓으며, 모든 분야의 전자기기에 사용할 수 있다.

본 출원은 2006년 2월 3일 일본 특허청에 출원된 일본 특개 no. 2006-026761에 기초하는 것으로, 그 모든 내용은 여기에 참조로 인용된다.

본 발명에 의해, 검사회로를 구비한 구성으로 함으로써, 지금까지 대향기판을 접착하기 전의 공정이나 대향기판을 접착한 후 대향기판을 제거하는 것에 의해서만 가능했던 표시장치의 검사를 임의의 공정에서 실시할 수 있게 된다. 따라서 대향기판 접착 후의 공정에서도, 게이트 라인과 소스 라인의 전위 관계에 의한 표시장치의 표시 결함을 검출할 수 있다.

또한 본 발명은, 검사회로를 구비한 구성에 보정회로를 더 구비한 구성으로 한다. 따라서 본 발명의 표시장치는, 검사회로로부터 출력되는 결함을 판별하기 위한 신호에 근거하여 게이트 라인과 소스 라인의 전위 관계에 의한 표시장치의 표시 결함을 표시장치 자체에서 보정할 수 있다. 따라서 표시장치의 검사, 보정을 확실하게 행할 수 있고, 출하 수율을 향상시킬 수 있다.

Claims

삭제
삭제
삭제
삭제
삭제
게이트 라인과,

소스 라인과,

상기 게이트 라인 및 상기 소스 라인의 전위에 의해 구동되는 화소부와,

상기 게이트 라인과 평행하게 형성된 제1 배선과,

상기 소스 라인과 평행하게 형성된 제2 배선과,

상기 제1 배선 및 상기 제2 배선과 접속된 검사회로와,

상기 검사회로와 접속된 제1 접속 단자 및 제2 접속 단자를 포함한 표시장치로서,

상기 검사회로는 상기 제1 배선 및 상기 제2 배선에 접속된 제1 회로와, 상기 제2 배선에 접속된 제2 회로와, 상기 제1 배선 및 상기 제2 회로에 접속된 제3 회로를 포함하고,

상기 제1 회로는 상기 제1 배선의 전위와 상기 제2 배선의 전위를 비교하고 상기 제2 배선의 전위가 상기 제1 배선의 전위보다 낮으면 제1 전위를 상기 제1 접속 단자에 출력하고,

상기 제2 회로는 상기 제2 배선의 전위에서 기준 전위를 감산하여 얻어진 제2 전위를 상기 제3 회로에 입력하고,

상기 제3 회로는 상기 제1 배선의 전위와 상기 제2 전위를 비교하고 상기 제2 전위가 상기 제1 배선의 전위보다 낮으면 제3 전위를 상기 제2 접속 단자에 출력하는 것을 특징으로 하는 표시장치.
삭제
삭제
삭제
삭제
삭제
게이트 라인과,

소스 라인과,

상기 게이트 라인 및 상기 소스 라인의 전위에 의해 구동되는 화소부와,

상기 게이트 라인과 평행하게 형성된 제1 배선과,

상기 소스 라인과 평행하게 형성된 제2 배선과,

상기 제1 배선 및 상기 제2 배선과 접속된 검사회로와,

상기 검사회로와 접속된 보정회로와,

상기 검사회로와 접속된 제1 접속 단자 및 제2 접속 단자를 포함한 표시장치로서,

상기 검사회로는 상기 제1 배선 및 상기 제2 배선에 접속된 제1 회로와, 상기 제2 배선에 접속된 제2 회로와, 상기 제1 배선 및 상기 제2 회로에 접속된 제3 회로를 포함하고,

상기 제1 회로는 상기 제1 배선의 전위와 상기 제2 배선의 전위를 비교하고 상기 제2 배선의 전위가 상기 제1 배선의 전위보다 낮으면 제1 전위를 상기 제1 접속 단자에 출력하고,

상기 제2 회로는 상기 제2 배선의 전위에서 기준 전위를 감산하여 얻어진 제2 전위를 상기 제3 회로에 입력하고,

상기 제3 회로는 상기 제1 배선의 전위와 상기 제2 전위를 비교하고 상기 제2 전위가 상기 제1 배선의 전위보다 낮으면 제3 전위를 상기 제2 접속 단자에 출력하고,

상기 보정회로는 상기 제3 전위가 상기 제2 접속 단자에 출력된 경우 상기 제2 배선의 전위를 상기 제1 배선의 전위보다 높게 함으로써, 상기 제1 접속 단자 및 상기 제2 접속 단자에 출력되는 전위를 보정하는 것을 특징으로 하는 표시장치.
삭제
삭제
삭제
삭제
삭제
게이트 라인과,

소스 라인과,

상기 소스 라인에 신호를 공급하는 구동회로와,

상기 게이트 라인 및 상기 소스 라인의 전위에 의해 구동되는 화소부와,

상기 게이트 라인 및 상기 소스 라인에 접속된 변환 회로와,

검사회로를 포함한 표시장치로서,

상기 변환 회로는 상기 소스 라인의 기록을 제어하기 위한 신호가 상기 구동회로에 공급되지 않으면 상기 게이트 라인 및 상기 소스 라인을 상기 검사회로에 접속하고,

상기 검사회로는 상기 입력된 상기 게이트 라인 및 상기 소스 라인의 전위를 사용하여 상기 화소부의 결함을 판별하기 위한 신호를 출력하는 것을 특징으로 하는 표시장치.
삭제
삭제
삭제
삭제
게이트 라인과,

소스 라인과,

상기 소스 라인에 신호를 공급하는 구동회로와,

상기 게이트 라인 및 상기 소스 라인의 전위에 의해 구동되는 화소부와,

상기 게이트 라인 및 상기 소스 라인에 접속된 변환 회로와,

검사회로와,

상기 검사회로에 접속된 제1 접속 단자 및 제2 접속 단자를 포함한 표시장치로서,

상기 검사회로는 상기 게이트 라인 및 상기 소스 라인에 접속된 제1 회로와, 상기 소스 라인에 접속된 제2 회로와, 상기 게이트 라인 및 상기 제2 회로에 접속된 제3 회로를 포함하고,

상기 변환 회로는 상기 소스 라인의 기록을 제어하기 위한 신호가 상기 구동회로에 공급되지 않으면 상기 게이트 라인 및 상기 소스 라인을 상기 검사회로에 접속하고,

상기 제1 회로는 상기 게이트 라인의 입력된 전위와 상기 소스 라인의 입력된 전위를 비교하고 상기 소스 라인의 입력된 전위가 상기 게이트 라인의 입력된 전위보다 낮으면 제1 전위를 상기 제1 접속 단자에 출력하고,

상기 제2 회로는 상기 소스 라인의 입력된 전위에서 기준 전위를 감산하여 얻어진 제2 전위를 상기 제3 회로에 입력하고,

상기 제3 회로는 상기 게이트 라인의 입력된 전위와 상기 제2 전위를 비교하고 상기 제2 전위가 상기 게이트 라인의 입력된 전위보다 낮으면 제3 전위를 상기 제2 접속 단자에 출력하는 것을 특징으로 하는 표시장치.
삭제
삭제
삭제
삭제
삭제
게이트 라인과,

소스 라인과,

상기 소스 라인에 신호를 공급하는 구동회로와,

상기 게이트 라인 및 상기 소스 라인의 전위에 의해 구동되는 화소부와,

상기 게이트 라인 및 상기 소스 라인에 접속된 변환 회로와,

검사회로와,

상기 검사회로에 접속된 제1 접속 단자 및 제2 접속 단자와,

상기 검사회로 및 상기 제2 접속 단자에 접속된 보정회로를 포함한 표시장치로서,

상기 검사회로는 상기 게이트 라인 및 상기 소스 라인에 접속된 제1 회로와, 상기 소스 라인에 접속된 제2 회로와, 상기 게이트 라인 및 상기 제2 회로에 접속된 제3 회로를 포함하고,

상기 변환 회로는 상기 소스 라인의 기록을 제어하기 위한 신호가 상기 구동회로에 공급되지 않으면 상기 게이트 라인 및 상기 소스 라인을 상기 검사회로에 접속하고,

상기 제1 회로는 상기 게이트 라인의 입력된 전위와 상기 소스 라인의 입력된 전위를 비교하고 상기 소스 라인의 입력된 전위가 상기 게이트 라인의 입력된 전위보다 낮으면 제1 전위를 상기 제1 접속 단자에 출력하고,

상기 제2 회로는 상기 소스 라인의 입력된 전위에서 기준 전위를 감산하여 얻어진 제2 전위를 상기 제3 회로에 입력하고,

상기 제3 회로는 상기 게이트 라인의 입력된 전위와 상기 제2 전위를 비교하고 상기 제2 전위가 상기 게이트 라인의 입력된 전위보다 낮으면 제3 전위를 상기 제2 접속 단자에 출력하고,

상기 보정회로는 상기 제3 전위가 상기 제2 접속 단자에 출력된 경우 상기 소스 라인의 입력된 전위를 상기 게이트 라인의 입력된 전위보다 높게 함으로써, 상기 제1 접속 단자 및 상기 제2 접속 단자에 출력되는 전위를 보정하는 것을 특징으로 하는 표시장치.
제 6항, 제 12항, 제 23항 또는 제 29항 중 어느 한 항에 있어서,

상기 제1 접속 단자 및 상기 제2 접속 단자는 상기 화소부와 대향기판이 설치된 기판으로 밀봉된 영역의 바깥쪽에 설치된 것을 특징으로 하는 표시장치.
제 6항, 제 12항, 제 18항, 제 23항 또는 제 29항 중 어느 한 항에 있어서,

상기 화소부는 상기 게이트 라인 및 상기 소스 라인에 접속된 트랜지스터를 가지고, 상기 트랜지스터는 상기 게이트 라인에 입력된 신호에 의해 선택되고, 상기 소스 라인으로부터의 상기 신호가 기록되는 것을 특징으로 하는 표시장치.
제 31항에 있어서,

상기 트랜지스터는 n채널형 트랜지스터인 것을 특징으로 하는 표시장치.
제 6항, 제 12항, 제 18항, 제 23항 또는 제 29항 중 어느 한 항에 있어서,

상기 표시장치는 휴대전화와 비디오 카메라로 이루어진 군에서 선택된 하나에 내장되는 것을 특징으로 하는 표시장치.
제 6항, 제 12항, 제 18항, 제 23항 또는 제 29항 중 어느 한 항에 따른 표시장치를 표시부에 구비한 것을 특징으로 하는 전자기기.
삭제
제 23항에 있어서,

전원선을 더 포함하고,

상기 화소부는, 제1 트랜지스터, 제2 트랜지스터 및 발광소자를 포함하고,

상기 제1 트랜지스터의 게이트는 상기 게이트 라인과 접속되고, 상기 제1 트랜지스터의 소스와 드레인 중 한쪽은 상기 소스 라인과 접속되고, 상기 제1 트랜지스터의 상기 소스와 상기 드레인 중 다른 쪽은 상기 제2 트랜지스터의 게이트와 접속되고,

상기 제2 트랜지스터의 소스와 드레인 중 한쪽은 상기 발광소자와 접속되고, 상기 제2 트랜지스터의 상기 소스와 상기 드레인 중 다른 쪽은 상기 전원선과 접속되는 것을 특징으로 하는 표시장치.