JP2001265248A - アクティブ・マトリックス表示装置、及び、その検査方法 - Google Patents
アクティブ・マトリックス表示装置、及び、その検査方法Info
- Publication number
- JP2001265248A JP2001265248A JP2000070203A JP2000070203A JP2001265248A JP 2001265248 A JP2001265248 A JP 2001265248A JP 2000070203 A JP2000070203 A JP 2000070203A JP 2000070203 A JP2000070203 A JP 2000070203A JP 2001265248 A JP2001265248 A JP 2001265248A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- test
- signal
- sub
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S345/00—Computer graphics processing and selective visual display systems
- Y10S345/904—Display with fail/safe testing feature
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 ドライバＩＣが接続される前の液晶セルの画
質検査を、効率的に行うことができる、液晶セル及びそ
の検査方法を得る。 【解決手段】 液晶セル１１は検査用回路４、５を有す
る。検査用回路は、各走査信号配線１１、もしくは、各
信号配線１２に接続された検査用ＴＦＴ２２と、走査信
号配線１１に接続される検査用端子３１〜３５と、信号
配線１２に接続される検査用端子４１〜５３を有する。
各検査用端子には複数の検査ＴＦＴ２２が接続されてい
る。表示領域は複数のブロックに分けられ、各ブロック
毎に１セットの走査側検査用端子と、１セットの信号側
検査用端子が接続されている。各ブロック毎に、特定の
領域の走査信号配線と信号配線が割り当てられている。
複数の信号線を検査ＴＦＴと検査端子で適宜にまとめて
いるので、多ピンプローブを用いることなく、必要な画
質検査を行うことができる。
質検査を、効率的に行うことができる、液晶セル及びそ
の検査方法を得る。 【解決手段】 液晶セル１１は検査用回路４、５を有す
る。検査用回路は、各走査信号配線１１、もしくは、各
信号配線１２に接続された検査用ＴＦＴ２２と、走査信
号配線１１に接続される検査用端子３１〜３５と、信号
配線１２に接続される検査用端子４１〜５３を有する。
各検査用端子には複数の検査ＴＦＴ２２が接続されてい
る。表示領域は複数のブロックに分けられ、各ブロック
毎に１セットの走査側検査用端子と、１セットの信号側
検査用端子が接続されている。各ブロック毎に、特定の
領域の走査信号配線と信号配線が割り当てられている。
複数の信号線を検査ＴＦＴと検査端子で適宜にまとめて
いるので、多ピンプローブを用いることなく、必要な画
質検査を行うことができる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、アクティブ・マ
トリックス表示装置及びその検査方法に関するものであ
り、特に、表示装置の検査用回路を有する、アクティブ
・マトリックス表示装置及びその検査方法に関する。
トリックス表示装置及びその検査方法に関するものであ
り、特に、表示装置の検査用回路を有する、アクティブ
・マトリックス表示装置及びその検査方法に関する。
【０００２】
【従来の技術】現在広く普及しているＴＦＴカラー液晶
表示装置の製造工程は、大きく分けて、液晶セルの製造
工程、液晶モジュールの製造工程、そして、液晶モニタ
ーの製造工程に分けることができる。液晶モジュール
は、液晶セルにドライバＩＣと、それに入力する制御信
号を生成する駆動回路とを接続し、バックライトと機構
部品を装着することにより完成される。又、この液晶モ
ジュールに、さらに、入力する画像情報を含む信号を生
成するグラフィックアダプタを接続し、機構部品を装着
することで、液晶モニターが完成する。
表示装置の製造工程は、大きく分けて、液晶セルの製造
工程、液晶モジュールの製造工程、そして、液晶モニタ
ーの製造工程に分けることができる。液晶モジュール
は、液晶セルにドライバＩＣと、それに入力する制御信
号を生成する駆動回路とを接続し、バックライトと機構
部品を装着することにより完成される。又、この液晶モ
ジュールに、さらに、入力する画像情報を含む信号を生
成するグラフィックアダプタを接続し、機構部品を装着
することで、液晶モニターが完成する。
【０００３】液晶表示装置の製造においては、製造効率
を上げるために、製造工程におけるごみの混入や寸法誤
差から生ずる欠陥を早期に発見することが必要とされ
る。このことから、液晶表示装置の製造工程の各段階に
おいて、ギャップ検査や点灯検査等の各種検査が行われ
る。
を上げるために、製造工程におけるごみの混入や寸法誤
差から生ずる欠陥を早期に発見することが必要とされ
る。このことから、液晶表示装置の製造工程の各段階に
おいて、ギャップ検査や点灯検査等の各種検査が行われ
る。
【０００４】例えば、特開昭６０−２９８９号公報は、
ＴＦＴアレイのデータ／走査線の断線・短絡検出を行う
方法が開示している。Ｘ駆動回路が１系統しかない液晶
表示装置において、データ／走査線の断線検出を可能と
したものであり、Ｘ駆動回路の反対側に検査用トランジ
スタ群を設けることにより、データ／走査線の断線・短
絡を検出している。具体的には、駆動回路から入力され
た特定の検査信号を、検査用トランジスタから出力させ
ることにより、検査を行っている。このほかにも、特開
平３−１８８９１、３−２０７２１、５−５８９７、５
−１１０００号公報において、駆動回路の反対側で、検
査用の信号線、もしくはスイッチング回路をアクティブ
・マトリックス・アレイに接続して、アレイの検査を行
うことが開示されている。又、駆動ＩＣを接続する前
に、アクティブ・マトリックス・アレイの断線検査を、
アナログ・スイッチ機能をもつ選択回路を利用して行う
ことが、特開平２−１５４２９２号公報に記載されてい
る。
ＴＦＴアレイのデータ／走査線の断線・短絡検出を行う
方法が開示している。Ｘ駆動回路が１系統しかない液晶
表示装置において、データ／走査線の断線検出を可能と
したものであり、Ｘ駆動回路の反対側に検査用トランジ
スタ群を設けることにより、データ／走査線の断線・短
絡を検出している。具体的には、駆動回路から入力され
た特定の検査信号を、検査用トランジスタから出力させ
ることにより、検査を行っている。このほかにも、特開
平３−１８８９１、３−２０７２１、５−５８９７、５
−１１０００号公報において、駆動回路の反対側で、検
査用の信号線、もしくはスイッチング回路をアクティブ
・マトリックス・アレイに接続して、アレイの検査を行
うことが開示されている。又、駆動ＩＣを接続する前
に、アクティブ・マトリックス・アレイの断線検査を、
アナログ・スイッチ機能をもつ選択回路を利用して行う
ことが、特開平２−１５４２９２号公報に記載されてい
る。
【０００５】これらの検査の一つとして、ＴＦＴ液晶セ
ルが完成した後に行われる画質検査がある。ＴＦＴ液晶
セルの画質検査方法は種々のものが知られているが、主
に行われているのは、多ピンプローブ方式と呼ばれる検
査方法である。
ルが完成した後に行われる画質検査がある。ＴＦＴ液晶
セルの画質検査方法は種々のものが知られているが、主
に行われているのは、多ピンプローブ方式と呼ばれる検
査方法である。
【０００６】これは、液晶セル製造の最終工程におい
て、液晶セルの全ての信号入力端子の各端子にそれぞれ
独立にプローブで接触し、液晶モジュールにおけるドラ
イバＩＣからの入力信号と等価な電気信号を入力するこ
とにより行われる。これにより、最終製品における液晶
セルの駆動を完全に再現することができるので、最終製
品の表示画面を視覚的にチェックすることにより、検査
を行うことができる。この場合、入力信号を準備するこ
とで、あらゆる種類の画面を表示することが可能とな
る。しかし、この多ピンプローブ方式による検査には、
次に述べるいくつかの問題点がある。
て、液晶セルの全ての信号入力端子の各端子にそれぞれ
独立にプローブで接触し、液晶モジュールにおけるドラ
イバＩＣからの入力信号と等価な電気信号を入力するこ
とにより行われる。これにより、最終製品における液晶
セルの駆動を完全に再現することができるので、最終製
品の表示画面を視覚的にチェックすることにより、検査
を行うことができる。この場合、入力信号を準備するこ
とで、あらゆる種類の画面を表示することが可能とな
る。しかし、この多ピンプローブ方式による検査には、
次に述べるいくつかの問題点がある。
【０００７】まず、多ピンプローブは高コストであり、
その製造に多くの時間が必要とされる。例えば画素数１
０２４画素（×３副画素）×７６８行を有する液晶セル
においては、少なくても３８４０本の信号を入力すべき
配線を持つため、画質検査を行うためには４０００箇所
近い信号入力端子に接触できるプローブを準備しなけれ
ばならない。
その製造に多くの時間が必要とされる。例えば画素数１
０２４画素（×３副画素）×７６８行を有する液晶セル
においては、少なくても３８４０本の信号を入力すべき
配線を持つため、画質検査を行うためには４０００箇所
近い信号入力端子に接触できるプローブを準備しなけれ
ばならない。
【０００８】また、検査の安定性にも問題がある。近年
の液晶セルの大型高精細化にともなって、プローブ箇所
が増大、高密度化してきているため、プローブの電気的
接触の不安定性が問題になってきている。電気的接触が
不安定になると、入力すべき信号が与えられない配線に
沿って検査画面が表示されず、そのため検査効率が著し
く低下してしまう。これは、画像処理などによる自動検
査を行う場合は致命的となる。さらに、液晶セルの高精
細化にともなって、互いに隣接するプローブ間の間隔が
小さくなるため、検査安定性の低下のみならず、プロー
ブの作成そのものが限界にきている。
の液晶セルの大型高精細化にともなって、プローブ箇所
が増大、高密度化してきているため、プローブの電気的
接触の不安定性が問題になってきている。電気的接触が
不安定になると、入力すべき信号が与えられない配線に
沿って検査画面が表示されず、そのため検査効率が著し
く低下してしまう。これは、画像処理などによる自動検
査を行う場合は致命的となる。さらに、液晶セルの高精
細化にともなって、互いに隣接するプローブ間の間隔が
小さくなるため、検査安定性の低下のみならず、プロー
ブの作成そのものが限界にきている。
【０００９】加えて、多ピンプローブは多品種に対応で
きないために、コスト増大と検査効率の低下を招いてい
る。これは、液晶セルを多品種製造する場合、各品種の
仕様の違いによりプローブ配置についての品種間の共通
化が困難なため、品種毎にプローブセットを用意し、検
査装置に付け替える必要があるためである。
きないために、コスト増大と検査効率の低下を招いてい
る。これは、液晶セルを多品種製造する場合、各品種の
仕様の違いによりプローブ配置についての品種間の共通
化が困難なため、品種毎にプローブセットを用意し、検
査装置に付け替える必要があるためである。
【００１０】以上のことから、表示できる検査用画面の
種類が限られたとしても、多ピンプローブを使わずにす
むような検査方法が求められている。
種類が限られたとしても、多ピンプローブを使わずにす
むような検査方法が求められている。
【００１１】
【発明が解決しようとする課題】本発明の１つの目的
は、画質検査を効率的に行うことができる、表示装置及
びそのの検査方法を提供することである。本発明の他の
目的は、多くの画質検査に対応出来る検査回路を備えた
表示装置、及び、その検査方法を提供することである。
本発明の他の目的は、表示装置を確実に検査することを
可能とする、表示装置及びその検査方法を提供すること
である。本発明の他の目的は、大型高精細化された表示
装置の検査を、安定的に行うことができる、装置及びそ
の検査方法を提供することである。本発明の他の目的
は、ドライバＩＣが接続される前の表示装置の画質検査
を、効率的に行うことができる、表示装置及びその検査
方法を提供することである。
は、画質検査を効率的に行うことができる、表示装置及
びそのの検査方法を提供することである。本発明の他の
目的は、多くの画質検査に対応出来る検査回路を備えた
表示装置、及び、その検査方法を提供することである。
本発明の他の目的は、表示装置を確実に検査することを
可能とする、表示装置及びその検査方法を提供すること
である。本発明の他の目的は、大型高精細化された表示
装置の検査を、安定的に行うことができる、装置及びそ
の検査方法を提供することである。本発明の他の目的
は、ドライバＩＣが接続される前の表示装置の画質検査
を、効率的に行うことができる、表示装置及びその検査
方法を提供することである。
【００１２】
【課題を解決するための手段】本発明に係るアクティブ
・マトリックス表示装置は、画質検査を行うための検査
回路を有する。この検査回路は、検査信号を入力するた
めの複数の入力端子と、各入力端子に接続された複数の
検査用トランジスタとを備える。入力端子から副画素部
へ送られる入力検査信号を、検査トランジスタで入力制
御することにより、所望の検査画面表示を行う。検査ト
ランジスタは、好ましくは、アモルファス・シリコンＴ
ＦＴである。
・マトリックス表示装置は、画質検査を行うための検査
回路を有する。この検査回路は、検査信号を入力するた
めの複数の入力端子と、各入力端子に接続された複数の
検査用トランジスタとを備える。入力端子から副画素部
へ送られる入力検査信号を、検査トランジスタで入力制
御することにより、所望の検査画面表示を行う。検査ト
ランジスタは、好ましくは、アモルファス・シリコンＴ
ＦＴである。
【００１３】一つの入力端子には、複数の検査トランジ
スタが接続されている。好ましくは、検査トランジスタ
の全てのゲート電極は、一つの入力端子に接続される。
他の入力端子は、検査トランジスタのソース電極に接続
される。好ましくは、隣接する副画素部列へ接続される
検査トランジスタは、異なる入力端子に接続される。
又、異なる色の副画素部列に接続される検査トランジス
タは、異なる入力端子に接続される。
スタが接続されている。好ましくは、検査トランジスタ
の全てのゲート電極は、一つの入力端子に接続される。
他の入力端子は、検査トランジスタのソース電極に接続
される。好ましくは、隣接する副画素部列へ接続される
検査トランジスタは、異なる入力端子に接続される。
又、異なる色の副画素部列に接続される検査トランジス
タは、異なる入力端子に接続される。
【００１４】検査回路は、データ信号配線側と走査信号
配線側の双方に形成されていることが好ましい。さらに
好ましくは、一方側の検査回路は、少なくとも入力端子
を３つ備える。その一つには全ての検査トランジスタの
ゲート電極が接続され、他の２つの端子には、隣接する
副画素部列に接続された検査ＴＦＴが、交互に別の端子
に接続されるように接続される。もう一方の検査回路
は、少なくとも７つの入力端子を備える。全ての検査Ｔ
ＦＴのゲートが一つの端子に接続されている。他の端子
については、ＲＧＢの異なる色を有する副画素列に接続
された検査ＴＦＴは、異なる端子に接続される。又、隣
り合う副画素部列に接続された検査ＴＦＴを異なる端子
に接続する。つまり、奇数番面の副画素列であって、さ
らに、ＲＧＢの各色用の３端子と、偶数番目の副画素列
であって、さらに、ＲＧＢの各色用の３端子との計６端
子である。
配線側の双方に形成されていることが好ましい。さらに
好ましくは、一方側の検査回路は、少なくとも入力端子
を３つ備える。その一つには全ての検査トランジスタの
ゲート電極が接続され、他の２つの端子には、隣接する
副画素部列に接続された検査ＴＦＴが、交互に別の端子
に接続されるように接続される。もう一方の検査回路
は、少なくとも７つの入力端子を備える。全ての検査Ｔ
ＦＴのゲートが一つの端子に接続されている。他の端子
については、ＲＧＢの異なる色を有する副画素列に接続
された検査ＴＦＴは、異なる端子に接続される。又、隣
り合う副画素部列に接続された検査ＴＦＴを異なる端子
に接続する。つまり、奇数番面の副画素列であって、さ
らに、ＲＧＢの各色用の３端子と、偶数番目の副画素列
であって、さらに、ＲＧＢの各色用の３端子との計６端
子である。
【００１５】
【発明の実施の形態】液晶セル．図１は、本実施形態に
おける液晶セルの全体構造を示した概略図である。図に
おいて、１は液晶セル、２はＴＦＴアレイ基板、３はＴ
ＦＴアレイ基板２と互いに平行に配置された対向基板で
ある。ここには図示しないが、ＴＦＴアレイ基板２と対
向基板３との間には、シール材と封止樹脂とで液晶が封
入されている。又、液晶セルには、配向膜、トランスフ
ァ、偏光フィルムなどが形成され、両基板の距離は、そ
の間に設けられたスペーサボールによって保たれてい
る。本形態において、対向基板３は、ＲＧＢのカラーフ
ィルタが形成されたカラーフィルタ基板である。
おける液晶セルの全体構造を示した概略図である。図に
おいて、１は液晶セル、２はＴＦＴアレイ基板、３はＴ
ＦＴアレイ基板２と互いに平行に配置された対向基板で
ある。ここには図示しないが、ＴＦＴアレイ基板２と対
向基板３との間には、シール材と封止樹脂とで液晶が封
入されている。又、液晶セルには、配向膜、トランスフ
ァ、偏光フィルムなどが形成され、両基板の距離は、そ
の間に設けられたスペーサボールによって保たれてい
る。本形態において、対向基板３は、ＲＧＢのカラーフ
ィルタが形成されたカラーフィルタ基板である。
【００１６】配向膜は、液晶の初期配向を決めるため
に、２つの基板のそれぞれの向かい合う面に形成され
る。シール材は、２つの基板を接着し、液晶を基板間に
閉じ込めておくために、表示画素領域７の外側に形成さ
れる。又、封止樹脂は、注入口と呼ばれるあらかじめ設
けたシール材の非形成領域から、２つの基板の間に液晶
を注入した後に、そこを密閉するために形成される。ス
ペーサボールは、２つの基板間の間隙を決めるための球
状の絶縁物で、基板の一方に散布される。表示画素領域
７の外側に形成されるトランスファは、ＴＦＴアレイ基
板２上の端子から入力された共通電極電位を、対向基板
３上の共通電極に与えるための電導性物質である。偏光
フィルムは、貼り合わされた２つの基板の外側各面に形
成され、液晶セルに入る光の偏光を制御する。
に、２つの基板のそれぞれの向かい合う面に形成され
る。シール材は、２つの基板を接着し、液晶を基板間に
閉じ込めておくために、表示画素領域７の外側に形成さ
れる。又、封止樹脂は、注入口と呼ばれるあらかじめ設
けたシール材の非形成領域から、２つの基板の間に液晶
を注入した後に、そこを密閉するために形成される。ス
ペーサボールは、２つの基板間の間隙を決めるための球
状の絶縁物で、基板の一方に散布される。表示画素領域
７の外側に形成されるトランスファは、ＴＦＴアレイ基
板２上の端子から入力された共通電極電位を、対向基板
３上の共通電極に与えるための電導性物質である。偏光
フィルムは、貼り合わされた２つの基板の外側各面に形
成され、液晶セルに入る光の偏光を制御する。
【００１７】図１において、４、５は液晶セルの画質検
査を行うための検査用回路である。これらはＴＦＴアレ
イ基板２上に形成されている。７は液晶セルにおいて実
際に表示を行う表示領域である。６は表示領域の外周領
域であり、表示領域に画面表示信号を入力するドライバ
ＩＣが接続される、表示信号入力端子１６が形成され
る。
査を行うための検査用回路である。これらはＴＦＴアレ
イ基板２上に形成されている。７は液晶セルにおいて実
際に表示を行う表示領域である。６は表示領域の外周領
域であり、表示領域に画面表示信号を入力するドライバ
ＩＣが接続される、表示信号入力端子１６が形成され
る。
【００１８】ＴＦＴアレイ回路．図２は、ＴＦＴアレイ
基板２の回路構造を示す概略図である。図において、１
１は一方向に互いに平行に延在し、走査信号が供給され
る複数の走査信号配線、１２は走査信号配線１１と交差
する方向に互いに平行に延在し、映像信号が供給される
複数のデータ信号配線１２である。ＴＦＴアレイ基板２
は、表示画素領域７内に、マトリクス状に配列された複
数の副画素１３を備え、各副画素１３は、走査信号配線
１１とデータ信号配線１２とによって囲まれている。各
副画素１３は、液晶に電界を加える加える画素電極１５
（ＩＴＯ膜）、画素電極の保持能力を補完する付加容量
（Ｃｓ）１８、さらに、走査信号配線１１および信号配
線１２と画素電極１５とを接続し、スイッチング機能を
有する薄膜トランジスタ（ＴＦＴ）１４とを有してい
る。表示領域７の外側には、液晶セルの画質検査用回路
４、５や、配線１１、１２に電気信号を入力するための
表示信号入力端子１６、などが形成されている。尚、画
質検査用回路４、５の構造は後に詳細する。
基板２の回路構造を示す概略図である。図において、１
１は一方向に互いに平行に延在し、走査信号が供給され
る複数の走査信号配線、１２は走査信号配線１１と交差
する方向に互いに平行に延在し、映像信号が供給される
複数のデータ信号配線１２である。ＴＦＴアレイ基板２
は、表示画素領域７内に、マトリクス状に配列された複
数の副画素１３を備え、各副画素１３は、走査信号配線
１１とデータ信号配線１２とによって囲まれている。各
副画素１３は、液晶に電界を加える加える画素電極１５
（ＩＴＯ膜）、画素電極の保持能力を補完する付加容量
（Ｃｓ）１８、さらに、走査信号配線１１および信号配
線１２と画素電極１５とを接続し、スイッチング機能を
有する薄膜トランジスタ（ＴＦＴ）１４とを有してい
る。表示領域７の外側には、液晶セルの画質検査用回路
４、５や、配線１１、１２に電気信号を入力するための
表示信号入力端子１６、などが形成されている。尚、画
質検査用回路４、５の構造は後に詳細する。
【００１９】カラーフィルタ基板３（不図示）上には、
ＲＧＢ三原色を分離するためのカラーフィルタと、ＴＦ
Ｔアレイ基板２上の画素電極１５との間の電界により液
晶の配向を制御するための共通電極１７などが形成され
ている。各副画素は、ＲＧＢいづれか１色のカラーフィ
ルタを有する。液晶セルの表示は、各画素電極１５と共
通電極１７との電位差により封入された液晶の配向を制
御することで行うことができ、この電位差制御は、ＴＦ
Ｔ１４によって入力される信号を操作されることで行わ
れる。液晶の配向により、液晶セルを透過する光の量が
制御される。尚、ＲＧＢ３つの副画素が、１つの画素を
形成する。
ＲＧＢ三原色を分離するためのカラーフィルタと、ＴＦ
Ｔアレイ基板２上の画素電極１５との間の電界により液
晶の配向を制御するための共通電極１７などが形成され
ている。各副画素は、ＲＧＢいづれか１色のカラーフィ
ルタを有する。液晶セルの表示は、各画素電極１５と共
通電極１７との電位差により封入された液晶の配向を制
御することで行うことができ、この電位差制御は、ＴＦ
Ｔ１４によって入力される信号を操作されることで行わ
れる。液晶の配向により、液晶セルを透過する光の量が
制御される。尚、ＲＧＢ３つの副画素が、１つの画素を
形成する。
【００２０】本実施の形態において、ＴＦＴ１４はアモ
ルファス・シリコンにより形成され、検査用回路４、５
も同様にアモルファス・シリコンＴＦＴを備える。従っ
て、フォトマスク上にパターンを追加することにより、
検査用回路４、５は、ＴＦＴ１４と同時に形成すること
ができる。又、検査用回路４、５の配線、及び検査用端
子も、液晶表示回路の配線や表示信号入力端子１６と同
時に形成することが可能である。この結果、この検査用
回路４、５の形成のために、付加的な製造工程を必要と
しない。尚、ＴＦＴアレイ基板の製造工程は、フォトレ
ジストを用いた、堆積、エッチング・プロセスを用いて
行われるが、これらは広く知られた技術であり、ここで
は詳細な説明を行わない。
ルファス・シリコンにより形成され、検査用回路４、５
も同様にアモルファス・シリコンＴＦＴを備える。従っ
て、フォトマスク上にパターンを追加することにより、
検査用回路４、５は、ＴＦＴ１４と同時に形成すること
ができる。又、検査用回路４、５の配線、及び検査用端
子も、液晶表示回路の配線や表示信号入力端子１６と同
時に形成することが可能である。この結果、この検査用
回路４、５の形成のために、付加的な製造工程を必要と
しない。尚、ＴＦＴアレイ基板の製造工程は、フォトレ
ジストを用いた、堆積、エッチング・プロセスを用いて
行われるが、これらは広く知られた技術であり、ここで
は詳細な説明を行わない。
【００２１】検査用回路．検査用回路４、５について説
明する。図２は、本実施形態におけるＴＦＴアレイ基板
２上に形成する回路の概略を示す回路図である。尚、図
は説明の便宜上、回路の部分的構造のみを示し、全体構
造は記載されていない。図において、２２は各走査信号
配線、もしくは、各信号配線に接続された検査用ＴＦＴ
であり、ソース電極２３、ドレイン電極２４、及び、ゲ
ート電極２５を有している。３１〜３５は走査信号配線
１１に接続される検査用端子であり、４１〜５３は信号
配線１２に接続される検査用端子である。この回路に加
える検査用入力信号は、走査信号配線側に５種、信号配
線側に１３種の、計１８種類である。
明する。図２は、本実施形態におけるＴＦＴアレイ基板
２上に形成する回路の概略を示す回路図である。尚、図
は説明の便宜上、回路の部分的構造のみを示し、全体構
造は記載されていない。図において、２２は各走査信号
配線、もしくは、各信号配線に接続された検査用ＴＦＴ
であり、ソース電極２３、ドレイン電極２４、及び、ゲ
ート電極２５を有している。３１〜３５は走査信号配線
１１に接続される検査用端子であり、４１〜５３は信号
配線１２に接続される検査用端子である。この回路に加
える検査用入力信号は、走査信号配線側に５種、信号配
線側に１３種の、計１８種類である。
【００２２】表示領域は複数のブロックに分けられ、各
ブロック毎に１セットの走査側検査用端子と、１セット
の信号側検査用端子が接続されている。各ブロック毎
に、特定の領域の走査信号配線と信号配線が割り当てら
れている。検査用端子３１と３２、３３と３４とで、そ
れぞれ１つのセットを構成し、検査用ＴＦＴのソース２
３に接続されている。検査用端子３５は、全ての走査側
検査用ＴＦＴのゲート２５に接続されている。又、検査
用端子４１〜４６と４７〜５２とが、それぞれ、１つの
セットを構成し、検査用ＴＦＴのソース２３に、共通ソ
ース配線を介して接続されている。検査用端子５３は、
全ての信号側検査用ＴＦＴのゲート２５に、共通ゲート
配線に接続されている。尚、このソースとドレインは反
対にすることもできることは、言うまでもない。
ブロック毎に１セットの走査側検査用端子と、１セット
の信号側検査用端子が接続されている。各ブロック毎
に、特定の領域の走査信号配線と信号配線が割り当てら
れている。検査用端子３１と３２、３３と３４とで、そ
れぞれ１つのセットを構成し、検査用ＴＦＴのソース２
３に接続されている。検査用端子３５は、全ての走査側
検査用ＴＦＴのゲート２５に接続されている。又、検査
用端子４１〜４６と４７〜５２とが、それぞれ、１つの
セットを構成し、検査用ＴＦＴのソース２３に、共通ソ
ース配線を介して接続されている。検査用端子５３は、
全ての信号側検査用ＴＦＴのゲート２５に、共通ゲート
配線に接続されている。尚、このソースとドレインは反
対にすることもできることは、言うまでもない。
【００２３】走査信号配線側の検査用端子３１〜３５は
次のように接続されている。検査用端子３１および３２
は、それぞれ、あるブロックに対応する領域６１の走査
信号配線１１に、検査用ＴＦＴ２２を介して、交互に接
続されている。つまり、検査用端子３１は領域６１の
（２ｍ＋１）本目に接続され、検査用端子３２は領域６
１の（２ｍ＋２）本目（ｍは整数）に接続されている。
次のように接続されている。検査用端子３１および３２
は、それぞれ、あるブロックに対応する領域６１の走査
信号配線１１に、検査用ＴＦＴ２２を介して、交互に接
続されている。つまり、検査用端子３１は領域６１の
（２ｍ＋１）本目に接続され、検査用端子３２は領域６
１の（２ｍ＋２）本目（ｍは整数）に接続されている。
【００２４】同様に、検査用端子３３および３４は、上
の領域６１とは別の領域６２の走査信号配線１１に、検
査用ＴＦＴ２２を介して、交互に接続されている。つま
り、検査用端子３３は領域６２の（２ｎ＋１）本目に接
続され、検査用端子３４は領域６１の（２ｎ＋２）本目
（ｎは整数）に接続されている。尚、図において、各領
域には４行の副画素列しか含まれていないが、実際は、
もっと多くの副画素行が一つの領域に含まれている。
の領域６１とは別の領域６２の走査信号配線１１に、検
査用ＴＦＴ２２を介して、交互に接続されている。つま
り、検査用端子３３は領域６２の（２ｎ＋１）本目に接
続され、検査用端子３４は領域６１の（２ｎ＋２）本目
（ｎは整数）に接続されている。尚、図において、各領
域には４行の副画素列しか含まれていないが、実際は、
もっと多くの副画素行が一つの領域に含まれている。
【００２５】走査線側検査回路５を、上記のように構成
することにより、各ブロックの走査信号配線の奇数本目
と偶数本目を別のタイミングで選択して、検査用信号を
入力することができる。この結果、信号配線に入力する
電位によって、液晶に印加される電圧をフレーム毎に極
性反転して交流駆動する方法の一種である、行反転（ロ
ウ反転）駆動や、画素反転（ドット反転）駆動にも対応
可能となる。なお、走査信号配線の奇数本目と偶数本目
を同時に選択しても、信号配線に入力する電位をフレー
ム毎に反転することによって、フレーム反転駆動は可能
である。
することにより、各ブロックの走査信号配線の奇数本目
と偶数本目を別のタイミングで選択して、検査用信号を
入力することができる。この結果、信号配線に入力する
電位によって、液晶に印加される電圧をフレーム毎に極
性反転して交流駆動する方法の一種である、行反転（ロ
ウ反転）駆動や、画素反転（ドット反転）駆動にも対応
可能となる。なお、走査信号配線の奇数本目と偶数本目
を同時に選択しても、信号配線に入力する電位をフレー
ム毎に反転することによって、フレーム反転駆動は可能
である。
【００２６】また、このような接続方法により、領域６
１と領域６２の走査信号配線を異なるタイミングで選択
することができる。この結果、信号配線に入力する電位
によって、表示画面に領域６１と領域６２とで、異なる
パターンを表示することが可能となる。
１と領域６２の走査信号配線を異なるタイミングで選択
することができる。この結果、信号配線に入力する電位
によって、表示画面に領域６１と領域６２とで、異なる
パターンを表示することが可能となる。
【００２７】信号配線側の１セットの検査用端子４１〜
５３は、次のように接続されている。検査用端子４１お
よび４２は、それぞれ、ある領域６３の信号配線１２の
（６ｐ＋１）本目と（６ｐ＋４）本目（ｐは整数）に、
検査用ＴＦＴ２２を介して接続されている。このとき検
査用端子４１および４２は、検査用ＴＦＴ２２のソース
電極２３と接続され、信号配線１２は、ドレイン電極２
４に接続されている。尚、このソースとドレインは反対
にすることもできることは、言うまでもない。
５３は、次のように接続されている。検査用端子４１お
よび４２は、それぞれ、ある領域６３の信号配線１２の
（６ｐ＋１）本目と（６ｐ＋４）本目（ｐは整数）に、
検査用ＴＦＴ２２を介して接続されている。このとき検
査用端子４１および４２は、検査用ＴＦＴ２２のソース
電極２３と接続され、信号配線１２は、ドレイン電極２
４に接続されている。尚、このソースとドレインは反対
にすることもできることは、言うまでもない。
【００２８】検査用端子４３および４４は、それぞれ、
領域６３の信号配線１２の（６ｐ＋５）本目と（６ｐ＋
２）本目（ｐは整数）に、検査用ＴＦＴ２２を介して接
続されている。このとき検査用端子４３および４４とは
検査用ＴＦＴ２２のソース電極２３に接続され、信号配
線１２は、ドレイン電極２４に接続されている。又、検
査用端子４５および４６は、それぞれ、領域６３の信号
配線１２の（６ｐ＋３）本目と（６ｐ＋６）本目（ｐは
整数）に、検査用ＴＦＴ２２を介して接続されている。
このとき検査用端子４５および４６とは、検査用ＴＦＴ
２２のソース電極２３に接続され、信号配線１２は、ド
レイン電極２４に接続されている。
領域６３の信号配線１２の（６ｐ＋５）本目と（６ｐ＋
２）本目（ｐは整数）に、検査用ＴＦＴ２２を介して接
続されている。このとき検査用端子４３および４４とは
検査用ＴＦＴ２２のソース電極２３に接続され、信号配
線１２は、ドレイン電極２４に接続されている。又、検
査用端子４５および４６は、それぞれ、領域６３の信号
配線１２の（６ｐ＋３）本目と（６ｐ＋６）本目（ｐは
整数）に、検査用ＴＦＴ２２を介して接続されている。
このとき検査用端子４５および４６とは、検査用ＴＦＴ
２２のソース電極２３に接続され、信号配線１２は、ド
レイン電極２４に接続されている。
【００２９】信号配線側の別の１セットの検査用端子４
７〜５２は、上の領域６３とは異なる領域６４の信号配
線１２に接続されている。検査用端子４７および４８
は、それぞれ、領域６４の信号配線１２の（６ｑ＋４）
本目と（６ｑ＋１）本目（ｑは整数）に、検査用ＴＦＴ
２２を介して接続されている。このとき検査用端子４７
と４８とは、検査用ＴＦＴ２２のソース電極２３に接続
され、信号配線１２は、ドレイン電極２４に接続されて
いる。
７〜５２は、上の領域６３とは異なる領域６４の信号配
線１２に接続されている。検査用端子４７および４８
は、それぞれ、領域６４の信号配線１２の（６ｑ＋４）
本目と（６ｑ＋１）本目（ｑは整数）に、検査用ＴＦＴ
２２を介して接続されている。このとき検査用端子４７
と４８とは、検査用ＴＦＴ２２のソース電極２３に接続
され、信号配線１２は、ドレイン電極２４に接続されて
いる。
【００３０】検査用端子４９および５０は、それぞれ、
領域６４の信号配線１２の（６ｑ＋２）本目と（６ｑ＋
５）本目（ｑは整数）に、検査用ＴＦＴ２２を介して接
続されている。このとき検査用端子４９および５０と
は、検査用ＴＦＴ２２のソース電極２３に接続され、信
号配線１２は、ドレイン電極２４に接続されている。
又、検査用端子５１および５２は、それぞれ、領域６４
の信号配線１２の（６ｑ＋６）本目と（６ｑ＋３）本目
（ｑは整数）にに、検査用ＴＦＴ２２を介して接続され
ている。このとき検査用端子５１および５２とは、検査
用ＴＦＴ２２のソース電極２３に接続され、信号配線１
２は、ドレイン電極２４に接続されている。尚、図にお
いて、各領域は４つの副画素列しか有していないが、実
際は、もっと多くの連続する副画素列を有している。
領域６４の信号配線１２の（６ｑ＋２）本目と（６ｑ＋
５）本目（ｑは整数）に、検査用ＴＦＴ２２を介して接
続されている。このとき検査用端子４９および５０と
は、検査用ＴＦＴ２２のソース電極２３に接続され、信
号配線１２は、ドレイン電極２４に接続されている。
又、検査用端子５１および５２は、それぞれ、領域６４
の信号配線１２の（６ｑ＋６）本目と（６ｑ＋３）本目
（ｑは整数）にに、検査用ＴＦＴ２２を介して接続され
ている。このとき検査用端子５１および５２とは、検査
用ＴＦＴ２２のソース電極２３に接続され、信号配線１
２は、ドレイン電極２４に接続されている。尚、図にお
いて、各領域は４つの副画素列しか有していないが、実
際は、もっと多くの連続する副画素列を有している。
【００３１】本実施形態の液晶セル１は、縦ストライプ
状に配列されたＲＧＢの副画素を持っている。すなわ
ち、信号線によって画定される副画素列（図２における
縦方向の列）が、順番に、ＲＧＢのカラーフィルタを有
している。上記のように信号線側検査回路４を構成する
ことによって、隣接する副画素列の間で、互いに逆極性
になる電圧を液晶に印加することが可能となる。また、
ＲＧＢの各副画素列に、Ｒ、Ｇ、Ｂ独立に電圧を与える
ことができるため、表示領域全体で、任意の色を表示す
ることができる。さらに、領域６３と領域６４の信号配
線に印加する電位を変えることで、表示画面上の領域６
３と領域６４とに、異なるパターンを表示することが可
能となる。
状に配列されたＲＧＢの副画素を持っている。すなわ
ち、信号線によって画定される副画素列（図２における
縦方向の列）が、順番に、ＲＧＢのカラーフィルタを有
している。上記のように信号線側検査回路４を構成する
ことによって、隣接する副画素列の間で、互いに逆極性
になる電圧を液晶に印加することが可能となる。また、
ＲＧＢの各副画素列に、Ｒ、Ｇ、Ｂ独立に電圧を与える
ことができるため、表示領域全体で、任意の色を表示す
ることができる。さらに、領域６３と領域６４の信号配
線に印加する電位を変えることで、表示画面上の領域６
３と領域６４とに、異なるパターンを表示することが可
能となる。
【００３２】画質検査．本形態における、液晶セル１の
画質検査方法を説明する。この画質検査は、走査信号お
よび映像データ信号（映像信号）を与えるプローブを、
液晶セル１の電極端子１６に接触することで出画検査を
行う従来の方法にかえて、検査用信号を与えるプローブ
を、検査用端子３１〜３５および４１〜５３に接触する
ことで出画検査を行う。検査用端子から副画素部へ送ら
れる信号を、検査ＴＦＴを操作することにより、制御す
ることができる。
画質検査方法を説明する。この画質検査は、走査信号お
よび映像データ信号（映像信号）を与えるプローブを、
液晶セル１の電極端子１６に接触することで出画検査を
行う従来の方法にかえて、検査用信号を与えるプローブ
を、検査用端子３１〜３５および４１〜５３に接触する
ことで出画検査を行う。検査用端子から副画素部へ送ら
れる信号を、検査ＴＦＴを操作することにより、制御す
ることができる。
【００３３】この本実施形態における検査用回路４、５
に加える検査用駆動波形の例を図３にあげる。本例は画
素反転（ドット反転）駆動により、検査用のウィンドウ
表示を出画するときの例である。このウィンドウ表示
は、図４に示されている。図３は、加えられる検査駆動
信号の一部を示したものにすぎない。実際は、この信号
と同形の信号が連続して液晶セル１に入力される。図３
において、横軸は時間軸をあらわす。期間T(1)とT(2)と
で１フレームの期間をあらわし、期間T(1)およびT(2)
と、期間T(3)およびT(4)との違いは、信号S(k)およびS
(k+1)がそれぞれ逆位相になっている点である。これら
の期間T(1)からT(4)を１周期として、１つの検査画面を
表示している間、これらの信号が繰り返し連続して液晶
セル１に入力される。
に加える検査用駆動波形の例を図３にあげる。本例は画
素反転（ドット反転）駆動により、検査用のウィンドウ
表示を出画するときの例である。このウィンドウ表示
は、図４に示されている。図３は、加えられる検査駆動
信号の一部を示したものにすぎない。実際は、この信号
と同形の信号が連続して液晶セル１に入力される。図３
において、横軸は時間軸をあらわす。期間T(1)とT(2)と
で１フレームの期間をあらわし、期間T(1)およびT(2)
と、期間T(3)およびT(4)との違いは、信号S(k)およびS
(k+1)がそれぞれ逆位相になっている点である。これら
の期間T(1)からT(4)を１周期として、１つの検査画面を
表示している間、これらの信号が繰り返し連続して液晶
セル１に入力される。
【００３４】この他の駆動例は、行反転（ロウ反転）駆
動、列反転（カラム反転）駆動等がある。入力信号波形
の変更によって、これらの必要な駆動方法を容易に実現
できる。さらに、入力信号電圧を可変とすることで、任
意の階調表示が可能となる。また、本例では、R、G、B
の信号を独立に入力できるので、任意の色表示が可能で
ある。
動、列反転（カラム反転）駆動等がある。入力信号波形
の変更によって、これらの必要な駆動方法を容易に実現
できる。さらに、入力信号電圧を可変とすることで、任
意の階調表示が可能となる。また、本例では、R、G、B
の信号を独立に入力できるので、任意の色表示が可能で
ある。
【００３５】図４は、検査用表示画面の一例としての、
検査用のウィンドウ表示を示す図である。表示画面は、
複数のブロックによって構成されている。ここで、図４
の検査用画面表示得るために、図２の回路に図３の信号
をどのように入力するかを説明する。尚、この液晶セル
は１は、ノーマリ・ホワイト・モードである。
検査用のウィンドウ表示を示す図である。表示画面は、
複数のブロックによって構成されている。ここで、図４
の検査用画面表示得るために、図２の回路に図３の信号
をどのように入力するかを説明する。尚、この液晶セル
は１は、ノーマリ・ホワイト・モードである。
【００３６】まず、本例における、図２と図４の各領域
の対応を説明する。図２の領域６１は、図４の領域７２
に対応し、また、領域６２は、領域７１および領域７３
に対応する。同様に図２の領域６３は、図４の領域７４
および領域７６に対応し、領域６４は、領域７５に対応
する。これらの領域によって、表示画面におけるブロッ
クが特定される。
の対応を説明する。図２の領域６１は、図４の領域７２
に対応し、また、領域６２は、領域７１および領域７３
に対応する。同様に図２の領域６３は、図４の領域７４
および領域７６に対応し、領域６４は、領域７５に対応
する。これらの領域によって、表示画面におけるブロッ
クが特定される。
【００３７】図３の信号G(i)、G(i+1)を、端子３４、３
３にそれぞれ入力する。同様に、信号G(j)、G(j+1)を、
端子３２、３１にそれぞれ入力する。また、信号S(k)
を、端子４７、４９、５１に入力し、同様に、信号S(k+
1) を、端子４８，５０、５２に入力する。端子４１、
４３、４５には、期間T(1)およびT(3)の間は図３の信号
S(k)の信号を入力し、期間T(2)およびT(4)の間にも、そ
れぞれ期間T(1)およびT(3)と同じ電圧振幅になるような
波形を入力する。同様に、端子４２、４４、４６ に
は、期間T(1)およびT(3)の間は図３の信号S(k+1)の信号
を入力し、期間T(2)およびT(4)にもそれぞれ、期間T(1)
およびT(3)と同じ電圧振幅になるように、信号波形を入
力する。
３にそれぞれ入力する。同様に、信号G(j)、G(j+1)を、
端子３２、３１にそれぞれ入力する。また、信号S(k)
を、端子４７、４９、５１に入力し、同様に、信号S(k+
1) を、端子４８，５０、５２に入力する。端子４１、
４３、４５には、期間T(1)およびT(3)の間は図３の信号
S(k)の信号を入力し、期間T(2)およびT(4)の間にも、そ
れぞれ期間T(1)およびT(3)と同じ電圧振幅になるような
波形を入力する。同様に、端子４２、４４、４６ に
は、期間T(1)およびT(3)の間は図３の信号S(k+1)の信号
を入力し、期間T(2)およびT(4)にもそれぞれ、期間T(1)
およびT(3)と同じ電圧振幅になるように、信号波形を入
力する。
【００３８】液晶セルの表示検査を行う際に、検査用Ｔ
ＦＴが常にオンとされるように、端子３５と５３には、
十分に高い電位を連続して入力しておく。すると、表示
画面は図４のように、領域７２と領域７５とによって特
定されるブロックでは、ノーマリーホワイトモードの液
晶セルにおいては黒表示になり、その他のブロックでは
灰色表示となるような、ウインドウ表示が実現される。
ＦＴが常にオンとされるように、端子３５と５３には、
十分に高い電位を連続して入力しておく。すると、表示
画面は図４のように、領域７２と領域７５とによって特
定されるブロックでは、ノーマリーホワイトモードの液
晶セルにおいては黒表示になり、その他のブロックでは
灰色表示となるような、ウインドウ表示が実現される。
【００３９】他の検査表示画面例として、例えば全面青
色（Ｂ）表示を行うことが考えられる。図２において、
左から、Ｒ、Ｇ、Ｂの順序で副画素列が続いている。従
って、（３ｒ）本目（ｒは整数）の信号配線１２に明表
示をあらわす駆動信号を印加し、その他の信号配線１２
に黒表示をあらわす駆動信号を印加することによって、
全面青色（Ｂ）表示を行うことができる。具体的には、
端子４５、４６、５１、５２ に、図３のS(k)、S(k+1)
の期間T(1)およびT(3)よりもさらに小さい振幅の電圧
（振幅０でもよい）を印加し、端子４１〜４４と４７〜
５０ には、S(k)、S(k+1) の期間T(2)およびT(4) と同
じ振幅の電圧を印加することで実現できる。同様に、赤
（Ｒ）、緑（Ｇ）の単色表示もできるし、印加電圧振幅
によっては、ＲＧＢの組み合わせにより、あらゆる中間
色を表示することができる。
色（Ｂ）表示を行うことが考えられる。図２において、
左から、Ｒ、Ｇ、Ｂの順序で副画素列が続いている。従
って、（３ｒ）本目（ｒは整数）の信号配線１２に明表
示をあらわす駆動信号を印加し、その他の信号配線１２
に黒表示をあらわす駆動信号を印加することによって、
全面青色（Ｂ）表示を行うことができる。具体的には、
端子４５、４６、５１、５２ に、図３のS(k)、S(k+1)
の期間T(1)およびT(3)よりもさらに小さい振幅の電圧
（振幅０でもよい）を印加し、端子４１〜４４と４７〜
５０ には、S(k)、S(k+1) の期間T(2)およびT(4) と同
じ振幅の電圧を印加することで実現できる。同様に、赤
（Ｒ）、緑（Ｇ）の単色表示もできるし、印加電圧振幅
によっては、ＲＧＢの組み合わせにより、あらゆる中間
色を表示することができる。
【００４０】液晶セルの表示画面検査に際しては、上の
ような方法をとれば、非常に少ない信号入力端子数で、
検査に必要な表示パターンを表示することができ、安定
して低コストな検査を実現することができる。
ような方法をとれば、非常に少ない信号入力端子数で、
検査に必要な表示パターンを表示することができ、安定
して低コストな検査を実現することができる。
【００４１】上記の画質検査が行われたあと、この液晶
セルにドライバＩＣと、それに入力する制御信号を生成
する駆動回路とを接続し、バックライトと機構部品を装
着することにより、液晶モジュールが完成される。検査
用ＴＦＴは、最終製品の駆動時はオフになるようされ
る。これは、検査時に束ねた入力を安定的に切り離すこ
とを目的とする。
セルにドライバＩＣと、それに入力する制御信号を生成
する駆動回路とを接続し、バックライトと機構部品を装
着することにより、液晶モジュールが完成される。検査
用ＴＦＴは、最終製品の駆動時はオフになるようされ
る。これは、検査時に束ねた入力を安定的に切り離すこ
とを目的とする。
【００４２】以上のように、本実施の形態は、上記のよ
うな構成の検査回路を有するので、画質検査に必要な信
号を多ピンプローブを用いることなく、液晶セルに入力
することができるので、液晶セルの画質検査を効率的に
行うことが可能となる。
うな構成の検査回路を有するので、画質検査に必要な信
号を多ピンプローブを用いることなく、液晶セルに入力
することができるので、液晶セルの画質検査を効率的に
行うことが可能となる。
【００４３】尚、本実施の形態においては、走査信号配
線と信号配線との双方に検査回路を形成したが、その一
方のみに検査回路を設け、他方には従来の多ピンプロー
ブを検査信号を入力することも可能である。例えば、走
査信号配線側の検査回路の代わりに、多ピンプローブを
接続する。
線と信号配線との双方に検査回路を形成したが、その一
方のみに検査回路を設け、他方には従来の多ピンプロー
ブを検査信号を入力することも可能である。例えば、走
査信号配線側の検査回路の代わりに、多ピンプローブを
接続する。
【００４４】又、表示画面種類や駆動条件の必要に応じ
て、入力端子数を増減させることも可能である。具体的
には、本実施形態においては、信号配線１２に接続され
た接続端子は２セットであるが、これをさらに増加させ
ることにより、より細かいブロック表示を行うことが可
能となる。尚、本形態においては、全ての検査用ＴＦＴ
のゲートを一つの共通ゲート配線に接続したが、これを
複数に分けることももちろん可能である。
て、入力端子数を増減させることも可能である。具体的
には、本実施形態においては、信号配線１２に接続され
た接続端子は２セットであるが、これをさらに増加させ
ることにより、より細かいブロック表示を行うことが可
能となる。尚、本形態においては、全ての検査用ＴＦＴ
のゲートを一つの共通ゲート配線に接続したが、これを
複数に分けることももちろん可能である。
【００４５】反対に入力端子数を減少させることも考え
られる。例えば、画質検査として、全画面の色表示検査
のみを行う場合は、走査信号配線側の検査回路には、１
つの共通ゲート端子と１つの共通ソース端子のみを設け
る。信号配線側の検査回路には、Ｒ、Ｇ、Ｂのそれぞれ
の副画素用のそれぞれ一つずつの共通ソース端子と、全
ての検査用ＴＦＴに共通の１つのゲート端子のみを形成
する。この検査回路により、印加電圧を制御することに
より、少なくとも、全色の全画面表示を行うことができ
る。
られる。例えば、画質検査として、全画面の色表示検査
のみを行う場合は、走査信号配線側の検査回路には、１
つの共通ゲート端子と１つの共通ソース端子のみを設け
る。信号配線側の検査回路には、Ｒ、Ｇ、Ｂのそれぞれ
の副画素用のそれぞれ一つずつの共通ソース端子と、全
ての検査用ＴＦＴに共通の１つのゲート端子のみを形成
する。この検査回路により、印加電圧を制御することに
より、少なくとも、全色の全画面表示を行うことができ
る。
【００４６】又、本形態では、表示領域を９つのブロッ
クに分割したが、各領域に含まれる副画素を少なくし、
各領域を接続端子の本実施形態における各セットに交互
に接続することにより、さらに多くのブロックに分割す
ることができる。ブロック数を多くすることで、より詳
細な検査が可能となる。また、上の実施例では、検査用
ＴＦＴ２２のソース電極２３が、複数種類の検査用端子
（端子３１〜３４または端子４１〜５２）のうちの一つ
と接続され、ゲート電極は、共通の検査用端子（端子３
５または５３）に接続されている。しかし、これと反対
に、検査用ＴＦＴのゲート電極を、表示パターンから決
まる複数種類の検査用端子のうちの一つに接続し、ソー
ス電極を一の共通な検査用端子に接続するような構成に
してもよい。又、一部の信号配線のみに検査ＴＦＴを接
続してもよい。
クに分割したが、各領域に含まれる副画素を少なくし、
各領域を接続端子の本実施形態における各セットに交互
に接続することにより、さらに多くのブロックに分割す
ることができる。ブロック数を多くすることで、より詳
細な検査が可能となる。また、上の実施例では、検査用
ＴＦＴ２２のソース電極２３が、複数種類の検査用端子
（端子３１〜３４または端子４１〜５２）のうちの一つ
と接続され、ゲート電極は、共通の検査用端子（端子３
５または５３）に接続されている。しかし、これと反対
に、検査用ＴＦＴのゲート電極を、表示パターンから決
まる複数種類の検査用端子のうちの一つに接続し、ソー
ス電極を一の共通な検査用端子に接続するような構成に
してもよい。又、一部の信号配線のみに検査ＴＦＴを接
続してもよい。
【００４７】さらに、本発明の検査回路は、液晶セルの
みならず、他のアクティブ素子を用いた表示装置や、カ
ラーフィルタを使用しない液晶表示装置にも適用可能で
ある。他の表示装置の例としては、有機高分子膜に印加
する電圧をアクティブ素子で操作ことにより、その発光
を制御するＡＭ−ＰＬＥＤ（アクティブマトリクス−ポ
リマー発光ダイオード）、または、ＡＭ−ＯＬＥＤ（ア
クティブマトリクス−有機発光ダイオード）を用いた、
自発光型ディスプレイ等がある。
みならず、他のアクティブ素子を用いた表示装置や、カ
ラーフィルタを使用しない液晶表示装置にも適用可能で
ある。他の表示装置の例としては、有機高分子膜に印加
する電圧をアクティブ素子で操作ことにより、その発光
を制御するＡＭ−ＰＬＥＤ（アクティブマトリクス−ポ
リマー発光ダイオード）、または、ＡＭ−ＯＬＥＤ（ア
クティブマトリクス−有機発光ダイオード）を用いた、
自発光型ディスプレイ等がある。
【００４８】尚、本発明のまとめとして、以下に開示す
る。 （１） スイッチング素子を有する副画素部がマトリッ
クス状に配置されたアレイ基板と、前記アレイ基板と対
向する対向基板と、を有する表示装置であって、前記ア
レイ基板は、前記副画素部に信号を送る、複数のデータ
信号線及び複数の走査信号線と、前記複数のデータ信号
線のそれぞれに接続された、検査トランジスタと、検査
信号を入力する複数の入力端子と、を有し、前記検査ト
ランジスタのドレインもしくはソースは、前記データ信
号線に接続され、複数の前記検査トランジスタのゲート
は、前記複数の入力端子の内の第１の入力端子に接続さ
れ、複数の前記検査トランジスタのソースもしくはドレ
インは、前記複数の入力端子の内の第２の入力端子に接
続され、前記検査トランジスタは、前記副画素部への検
査信号の入力を制御する、アクティブ・マトリックス表
示装置。 （２） スイッチング素子を有する副画素部がマトリッ
クス状に配置されたアレイ基板と、前記アレイ基板と対
向する対向基板と、を有する表示装置であって、前記ア
レイ基板は、前記副画素部に信号を送る、複数のデータ
信号線及び複数の走査信号線と、前記複数の走査信号線
のそれぞれに接続された、検査トランジスタと、検査信
号を入力する複数の入力端子と、を有し、前記検査トラ
ンジスタのドレインもしくはソースは、前記走査信号線
に接続され、複数の前記検査トランジスタのゲートは、
前記複数の入力端子の内の第１の入力端子に接続され、
複数の前記検査トランジスタのソースもしくはドレイン
は、前記複数の入力端子の内の第２の入力端子に接続さ
れ、前記検査トランジスタは、前記副画素部への検査信
号の入力を制御する、アクティブ・マトリックス表示装
置。 （３） 前記副画素部のスイッチング素子と前記検査ト
ランジスタとは、アモルファス・シリコンによって形成
されたＴＦＴである、（１）又は（２）に記載のアクテ
ィブ・マトリックス表示装置。 （４） 前記副画素部のそれぞれは、１つの色を表示す
ることが可能であり、前記第２の入力端子に接続された
前記複数の検査トランジスタの全ては、同一色の副画素
部に接続されている、（１）又は（２）に記載のアクテ
ィブ・マトリックス表示装置。 （５） 前記副画素部のそれぞれは、１つの色を表示す
ることが可能であり、前記第１の入力端子に接続された
前記複数の検査トランジスタの全ては、同一色の副画素
部に接続されている、（１）又は（２）に記載のアクテ
ィブ・マトリックス表示装置。 （６） 隣接する前記データ信号線に接続された前記検
査トランジスタのソース又はドレインは、前記複数の入
力端子の内の異なる入力端子に接続される、（１）又は
（４）に記載のアクティブ・マトリックス表示装置。 （７） 隣接する前記走査信号線に接続された前記検査
トランジスタのソース又はドレインは、前記複数の入力
端子の内の異なる入力端子に接続される、（２）又は
（４）に記載のアクティブ・マトリックス表示装置。 （８） 前記アレイ基板上の前記データ信号線に接続さ
れた全ての前記検査トランジスタのゲートは、前記第１
の入力端子に接続されている、（１）に記載のアクティ
ブ・マトリックス表示装置。 （９） 前記アレイ基板上の前記走査信号線に接続され
た全ての前記検査トランジスタのゲートは、前記第１の
入力端子に接続されている、（２）に記載のアクティブ
・マトリックス表示装置。 （１０） 前記副画素部のそれぞれは、１つの色を表示
することが可能であり、前記第２の入力端子に接続され
た前記複数の検査トランジスタの全ては、同一色の副画
素部に接続され、前記アレイ基板上の前記データ信号線
に接続された全ての前記検査トランジスタのゲートは、
前記第１の入力端子に接続され、隣接する前記データ信
号線に接続された前記検査トランジスタのソース又はド
レインは、前記複数の入力端子の内の異なる入力端子に
接続される、（１）に記載のアクティブ・マトリックス
表示装置。 （１１） 前記アレイ基板は、さらに、前記複数の走査
信号線のそれぞれに接続された、走査線検査トランジス
タと、前記走査線へ検査信号を入力するための複数の走
査線入力端子と、を有し、前記走査線検査トランジスタ
のドレイン又はソースは、前記走査信号線に接続され、
複数の前記走査線検査トランジスタのゲートは、前記複
数の走査線入力端子の内の第１の走査線入力端子に接続
され、複数の前記走査線検査トランジスタのソース又は
ドレインは、前記複数の走査線入力端子の内の第２の走
査線入力端子に接続され、前記走査線検査トランジスタ
は、前記副画素部への検査信号の入力を制御する、
（１）に記載のアクティブ・マトリックス表示装置。 （１２） 隣接する前記走査信号線に接続された前記走
査線検査トランジスタのソース又はドレインは、前記複
数の走査線入力端子の内の異なる走査線入力端子に接続
される、（１０）に記載のアクティブ・マトリックス表
示装置。 （１３） 前記アクティブ・マトリックス表示装置は、
さらに、前記複数のデータ信号線と前記複数の走査信号
線とに接続された、駆動回路とを有し、前記駆動回路が
画面表示信号の入力を制御するとき、全ての前記検査ト
ランジスタはＯＦＦ状態に維持されている、（１）又は
（２）に記載のアクティブ・マトリックス表示装置。 （１４）スイッチング素子を有する副画素部がマトリッ
クス状に配置されたアレイ基板と、前記アレイ基板と対
向する対向基板と、を有するアクティブ・マトリックス
表示装置の、画質検査方法であって、第１の入力端子か
ら検査信号を入力する、第１のステップと、第２の入力
端子から検査信号を入力する、第２のステップと、前記
入力された検査信号を、前記第１入力端子に接続された
第１の複数の検査トランジスタのソース電極へ送る、第
３のステップと、前記入力された検査信号を、前記第２
入力端子に接続された前記第１の複数の検査トランジス
タのゲート電極へ送る、第４のステップと、前記検査信
号を、前記複数の検査トランジスタから、前記複数の検
査トランジスタのそれぞれに接続されたデータ信号線を
介して、前記副画素部に送る第５のステップと、を有
し、前記複数の検査用トランジスタにより、前記検査信
号の副画素への入力を制御することにより、所望の表示
画面を表示する、画質検査方法。 （１５）スイッチング素子を有する副画素部がマトリッ
クス状に配置されたアレイ基板と、前記アレイ基板と対
向する対向基板と、を有するアクティブ・マトリックス
表示装置の、画質検査方法であって、入力端子から検査
信号を入力する、第１のステップと、前記入力された検
査信号を、前記入力端子に接続された複数の検査トラン
ジスタへ送る、第２のステップと、前記検査信号を、前
記複数の検査ＴＦＴから、前記複数の検査トランジスタ
のそれぞれに接続された走査信号線を介して、前記副画
素部に送る第３のステップと、を有し、前記検査トラン
ジスタにより、前記検査信号の副画素への入力を制御す
ることにより、所望の表示画面を表示する、画質検査方
法。
る。 （１） スイッチング素子を有する副画素部がマトリッ
クス状に配置されたアレイ基板と、前記アレイ基板と対
向する対向基板と、を有する表示装置であって、前記ア
レイ基板は、前記副画素部に信号を送る、複数のデータ
信号線及び複数の走査信号線と、前記複数のデータ信号
線のそれぞれに接続された、検査トランジスタと、検査
信号を入力する複数の入力端子と、を有し、前記検査ト
ランジスタのドレインもしくはソースは、前記データ信
号線に接続され、複数の前記検査トランジスタのゲート
は、前記複数の入力端子の内の第１の入力端子に接続さ
れ、複数の前記検査トランジスタのソースもしくはドレ
インは、前記複数の入力端子の内の第２の入力端子に接
続され、前記検査トランジスタは、前記副画素部への検
査信号の入力を制御する、アクティブ・マトリックス表
示装置。 （２） スイッチング素子を有する副画素部がマトリッ
クス状に配置されたアレイ基板と、前記アレイ基板と対
向する対向基板と、を有する表示装置であって、前記ア
レイ基板は、前記副画素部に信号を送る、複数のデータ
信号線及び複数の走査信号線と、前記複数の走査信号線
のそれぞれに接続された、検査トランジスタと、検査信
号を入力する複数の入力端子と、を有し、前記検査トラ
ンジスタのドレインもしくはソースは、前記走査信号線
に接続され、複数の前記検査トランジスタのゲートは、
前記複数の入力端子の内の第１の入力端子に接続され、
複数の前記検査トランジスタのソースもしくはドレイン
は、前記複数の入力端子の内の第２の入力端子に接続さ
れ、前記検査トランジスタは、前記副画素部への検査信
号の入力を制御する、アクティブ・マトリックス表示装
置。 （３） 前記副画素部のスイッチング素子と前記検査ト
ランジスタとは、アモルファス・シリコンによって形成
されたＴＦＴである、（１）又は（２）に記載のアクテ
ィブ・マトリックス表示装置。 （４） 前記副画素部のそれぞれは、１つの色を表示す
ることが可能であり、前記第２の入力端子に接続された
前記複数の検査トランジスタの全ては、同一色の副画素
部に接続されている、（１）又は（２）に記載のアクテ
ィブ・マトリックス表示装置。 （５） 前記副画素部のそれぞれは、１つの色を表示す
ることが可能であり、前記第１の入力端子に接続された
前記複数の検査トランジスタの全ては、同一色の副画素
部に接続されている、（１）又は（２）に記載のアクテ
ィブ・マトリックス表示装置。 （６） 隣接する前記データ信号線に接続された前記検
査トランジスタのソース又はドレインは、前記複数の入
力端子の内の異なる入力端子に接続される、（１）又は
（４）に記載のアクティブ・マトリックス表示装置。 （７） 隣接する前記走査信号線に接続された前記検査
トランジスタのソース又はドレインは、前記複数の入力
端子の内の異なる入力端子に接続される、（２）又は
（４）に記載のアクティブ・マトリックス表示装置。 （８） 前記アレイ基板上の前記データ信号線に接続さ
れた全ての前記検査トランジスタのゲートは、前記第１
の入力端子に接続されている、（１）に記載のアクティ
ブ・マトリックス表示装置。 （９） 前記アレイ基板上の前記走査信号線に接続され
た全ての前記検査トランジスタのゲートは、前記第１の
入力端子に接続されている、（２）に記載のアクティブ
・マトリックス表示装置。 （１０） 前記副画素部のそれぞれは、１つの色を表示
することが可能であり、前記第２の入力端子に接続され
た前記複数の検査トランジスタの全ては、同一色の副画
素部に接続され、前記アレイ基板上の前記データ信号線
に接続された全ての前記検査トランジスタのゲートは、
前記第１の入力端子に接続され、隣接する前記データ信
号線に接続された前記検査トランジスタのソース又はド
レインは、前記複数の入力端子の内の異なる入力端子に
接続される、（１）に記載のアクティブ・マトリックス
表示装置。 （１１） 前記アレイ基板は、さらに、前記複数の走査
信号線のそれぞれに接続された、走査線検査トランジス
タと、前記走査線へ検査信号を入力するための複数の走
査線入力端子と、を有し、前記走査線検査トランジスタ
のドレイン又はソースは、前記走査信号線に接続され、
複数の前記走査線検査トランジスタのゲートは、前記複
数の走査線入力端子の内の第１の走査線入力端子に接続
され、複数の前記走査線検査トランジスタのソース又は
ドレインは、前記複数の走査線入力端子の内の第２の走
査線入力端子に接続され、前記走査線検査トランジスタ
は、前記副画素部への検査信号の入力を制御する、
（１）に記載のアクティブ・マトリックス表示装置。 （１２） 隣接する前記走査信号線に接続された前記走
査線検査トランジスタのソース又はドレインは、前記複
数の走査線入力端子の内の異なる走査線入力端子に接続
される、（１０）に記載のアクティブ・マトリックス表
示装置。 （１３） 前記アクティブ・マトリックス表示装置は、
さらに、前記複数のデータ信号線と前記複数の走査信号
線とに接続された、駆動回路とを有し、前記駆動回路が
画面表示信号の入力を制御するとき、全ての前記検査ト
ランジスタはＯＦＦ状態に維持されている、（１）又は
（２）に記載のアクティブ・マトリックス表示装置。 （１４）スイッチング素子を有する副画素部がマトリッ
クス状に配置されたアレイ基板と、前記アレイ基板と対
向する対向基板と、を有するアクティブ・マトリックス
表示装置の、画質検査方法であって、第１の入力端子か
ら検査信号を入力する、第１のステップと、第２の入力
端子から検査信号を入力する、第２のステップと、前記
入力された検査信号を、前記第１入力端子に接続された
第１の複数の検査トランジスタのソース電極へ送る、第
３のステップと、前記入力された検査信号を、前記第２
入力端子に接続された前記第１の複数の検査トランジス
タのゲート電極へ送る、第４のステップと、前記検査信
号を、前記複数の検査トランジスタから、前記複数の検
査トランジスタのそれぞれに接続されたデータ信号線を
介して、前記副画素部に送る第５のステップと、を有
し、前記複数の検査用トランジスタにより、前記検査信
号の副画素への入力を制御することにより、所望の表示
画面を表示する、画質検査方法。 （１５）スイッチング素子を有する副画素部がマトリッ
クス状に配置されたアレイ基板と、前記アレイ基板と対
向する対向基板と、を有するアクティブ・マトリックス
表示装置の、画質検査方法であって、入力端子から検査
信号を入力する、第１のステップと、前記入力された検
査信号を、前記入力端子に接続された複数の検査トラン
ジスタへ送る、第２のステップと、前記検査信号を、前
記複数の検査ＴＦＴから、前記複数の検査トランジスタ
のそれぞれに接続された走査信号線を介して、前記副画
素部に送る第３のステップと、を有し、前記検査トラン
ジスタにより、前記検査信号の副画素への入力を制御す
ることにより、所望の表示画面を表示する、画質検査方
法。
【図１】 本実施の形態における液晶セルの構成を示
す、概略図である。
す、概略図である。
【図２】 本実施の形態における液晶セルの回路構造を
示す、該略図である。
示す、該略図である。
【図３】 本実施の形態における、画質検査信号を示す
概略図である。
概略図である。
【図４】 本実施の形態における、検査画面を示す概略
図である。
図である。
１ 液晶セル、２ ＴＦＴアレイ基板、３ カラーフィ
ルタ基板、４ 、５ 検査回路、６ 外周領域、７ 表
示領域、１１ 走査信号配線、１２ データ信号配線、
１３ 副画素、１５ 画素電極（ＩＴＯ膜）、１８ 付
加容量（Ｃｓ）、２２ 検査用ＴＦＴ、２３ ソース電
極、２４ドレイン電極、２５ゲート電極、３１〜３５
検査用端子、４１〜５３ 検査用端子
ルタ基板、４ 、５ 検査回路、６ 外周領域、７ 表
示領域、１１ 走査信号配線、１２ データ信号配線、
１３ 副画素、１５ 画素電極（ＩＴＯ膜）、１８ 付
加容量（Ｃｓ）、２２ 検査用ＴＦＴ、２３ ソース電
極、２４ドレイン電極、２５ゲート電極、３１〜３５
検査用端子、４１〜５３ 検査用端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 真人 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 Ｆターム(参考） 2H088 EA02 FA12 FA13 HA02 HA03 HA05 HA08 HA12 HA18 MA20 2H092 GA40 JB01 JB22 JB31 JB77 KA05 NA29 NA30 5C094 AA41 AA43 BA03 BA43 CA19 EA03 EA04 EA07 GB10 5G435 AA17 AA19 BB12 CC09 EE30 KK05
Claims (16)
- 【請求項１】スイッチング素子を有する副画素部がマト
リックス状に配置されたアレイ基板と、前記アレイ基板
と対向する対向基板と、を有する表示装置であって、 前記アレイ基板は、 前記副画素部に信号を送る、複数のデータ信号線及び複
数の走査信号線と、 前記複数のデータ信号線のそれぞれに接続された、検査
トランジスタと、 検査信号を入力する複数の入力端子と、を有し、 前記検査トランジスタのドレインもしくはソースは、前
記データ信号線に接続され、 複数の前記検査トランジスタのゲートは、前記複数の入
力端子の内の第１の入力端子に接続され、 複数の前記検査トランジスタのソースもしくはドレイン
は、前記複数の入力端子の内の第２の入力端子に接続さ
れ、 前記検査トランジスタは、前記副画素部への検査信号の
入力を制御する、 アクティブ・マトリックス表示装置。 - 【請求項２】スイッチング素子を有する副画素部がマト
リックス状に配置されたアレイ基板と、前記アレイ基板
と対向する対向基板と、を有する表示装置であって、 前記アレイ基板は、 前記副画素部に信号を送る、複数のデータ信号線及び複
数の走査信号線と、 前記複数の走査信号線のそれぞれに接続された、検査ト
ランジスタと、 検査信号を入力する複数の入力端子と、を有し、 前記検査トランジスタのドレインもしくはソースは、前
記走査信号線に接続され、 複数の前記検査トランジスタのゲートは、前記複数の入
力端子の内の第１の入力端子に接続され、 複数の前記検査トランジスタのソースもしくはドレイン
は、前記複数の入力端子の内の第２の入力端子に接続さ
れ、 前記検査トランジスタは、前記副画素部への検査信号の
入力を制御する、 アクティブ・マトリックス表示装置。 - 【請求項３】前記副画素部のスイッチング素子と前記検
査トランジスタとは、アモルファス・シリコンによって
形成されたＴＦＴである、請求項１又は２に記載のアク
ティブ・マトリックス表示装置。 - 【請求項４】前記副画素部のそれぞれは、１つの色を表
示することが可能であり、 前記第２の入力端子に接続された前記複数の検査トラン
ジスタの全ては、同一色の副画素部に接続されている、
請求項１又は２に記載のアクティブ・マトリックス表示
装置。 - 【請求項５】前記副画素部のそれぞれは、１つの色を表
示することが可能であり、 前記第１の入力端子に接続された前記複数の検査トラン
ジスタの全ては、同一色の副画素部に接続されている、
請求項１又は２に記載のアクティブ・マトリックス表示
装置。 - 【請求項６】隣接する前記データ信号線に接続された前
記検査トランジスタのソース又はドレインは、前記複数
の入力端子の内の異なる入力端子に接続される、請求項
１又は４に記載のアクティブ・マトリックス表示装置。 - 【請求項７】隣接する前記走査信号線に接続された前記
検査トランジスタのソース又はドレインは、前記複数の
入力端子の内の異なる入力端子に接続される、請求項２
又は４に記載のアクティブ・マトリックス表示装置。 - 【請求項８】前記アレイ基板上の前記データ信号線に接
続された全ての前記検査トランジスタのゲートは、前記
第１の入力端子に接続されている、請求項１に記載のア
クティブ・マトリックス表示装置。 - 【請求項９】前記アレイ基板上の前記走査信号線に接続
された全ての前記検査トランジスタのゲートは、前記第
１の入力端子に接続されている、請求項２に記載のアク
ティブ・マトリックス表示装置。 - 【請求項１０】前記副画素部のそれぞれは、１つの色を
表示することが可能であり、 前記第２の入力端子に接続された前記複数の検査トラン
ジスタの全ては、同一色の副画素部に接続され、 前記アレイ基板上の前記データ信号線に接続された全て
の前記検査トランジスタのゲートは、前記第１の入力端
子に接続され、 隣接する前記データ信号線に接続された前記検査トラン
ジスタのソース又はドレインは、前記複数の入力端子の
内の異なる入力端子に接続される、請求項１に記載のア
クティブ・マトリックス表示装置。 - 【請求項１１】前記アレイ基板は、さらに、 前記複数の走査信号線のそれぞれに接続された、走査線
検査トランジスタと、 前記走査線へ検査信号を入力するための複数の走査線入
力端子と、を有し、 前記走査線検査トランジスタのドレイン又はソースは、
前記走査信号線に接続され、 複数の前記走査線検査トランジスタのゲートは、前記複
数の走査線入力端子の内の第１の走査線入力端子に接続
され、 複数の前記走査線検査トランジスタのソース又はドレイ
ンは、前記複数の走査線入力端子の内の第２の走査線入
力端子に接続され、 前記走査線検査トランジスタは、前記副画素部への検査
信号の入力を制御する、請求項１に記載のアクティブ・
マトリックス表示装置。 - 【請求項１２】隣接する前記走査信号線に接続された前
記走査線検査トランジスタのソース又はドレインは、前
記複数の走査線入力端子の内の異なる走査線入力端子に
接続される、請求項１０に記載のアクティブ・マトリッ
クス表示装置。 - 【請求項１３】前記アクティブ・マトリックス表示装置
は、さらに、前記複数のデータ信号線と前記複数の走査
信号線とに接続された、駆動回路とを有し、 前記駆動回路が画面表示信号の入力を制御するとき、全
ての前記検査トランジスタはＯＦＦ状態に維持されてい
る、請求項１又は２に記載のアクティブ・マトリックス
表示装置。 - 【請求項１４】スイッチング素子を有する副画素部がマ
トリックス状に配置されたアレイ基板と、前記アレイ基
板と対向する対向基板と、を有するアクティブ・マトリ
ックス表示装置の、画質検査方法であって、 第１の入力端子から検査信号を入力する、第１のステッ
プと、 第２の入力端子から検査信号を入力する、第２のステッ
プと、 前記入力された検査信号を、前記第１入力端子に接続さ
れた第１の複数の検査トランジスタのソース電極へ送
る、第３のステップと、 前記入力された検査信号を、前記第２入力端子に接続さ
れた前記第１の複数の検査トランジスタのゲート電極へ
送る、第４のステップと、 前記検査信号を、前記複数の検査トランジスタから、前
記複数の検査トランジスタのそれぞれに接続されたデー
タ信号線を介して、前記副画素部に送る第５のステップ
と、 を有し、 前記複数の検査用トランジスタにより、前記検査信号の
副画素への入力を制御することにより、所望の表示画面
を表示する、画質検査方法。 - 【請求項１５】スイッチング素子を有する副画素部がマ
トリックス状に配置されたアレイ基板と、前記アレイ基
板と対向する対向基板と、を有するアクティブ・マトリ
ックス表示装置の、画質検査方法であって、 入力端子から検査信号を入力する、第１のステップと、 前記入力された検査信号を、前記入力端子に接続された
複数の検査トランジスタへ送る、第２のステップと、 前記検査信号を、前記複数の検査ＴＦＴから、前記複数
の検査トランジスタのそれぞれに接続された走査信号線
を介して、前記副画素部に送る第３のステップと、 を有し、 前記検査トランジスタにより、前記検査信号の副画素へ
の入力を制御することにより、所望の表示画面を表示す
る、画質検査方法。 - 【請求項１６】前記第５のステップは、同一色を表示す
る副画素部に検査信号が送られる、請求項１４に記載
の、画質検査方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000070203A JP2001265248A (ja) | 2000-03-14 | 2000-03-14 | アクティブ・マトリックス表示装置、及び、その検査方法 |
| TW090103985A TW535134B (en) | 2000-03-14 | 2001-02-21 | Active matrix display device and inspection method for the same |
| KR10-2001-0011163A KR100389605B1 (ko) | 2000-03-14 | 2001-03-05 | 액티브 매트릭스 표시 장치 및 그 액티브 매트릭스 표시장치의 검사 방법 |
| US09/808,321 US6784862B2 (en) | 2000-03-14 | 2001-03-14 | Active matrix display device and inspection method for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000070203A JP2001265248A (ja) | 2000-03-14 | 2000-03-14 | アクティブ・マトリックス表示装置、及び、その検査方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003288556A Division JP3909526B2 (ja) | 2003-08-07 | 2003-08-07 | アクティブ・マトリックス表示装置の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001265248A true JP2001265248A (ja) | 2001-09-28 |
Family
ID=18588971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000070203A Pending JP2001265248A (ja) | 2000-03-14 | 2000-03-14 | アクティブ・マトリックス表示装置、及び、その検査方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6784862B2 (ja) |
| JP (1) | JP2001265248A (ja) |
| KR (1) | KR100389605B1 (ja) |
| TW (1) | TW535134B (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006047850A (ja) * | 2004-08-06 | 2006-02-16 | Toshiba Matsushita Display Technology Co Ltd | 表示装置、表示装置の検査方法、及び、表示装置の検査装置 |
| JP2006047851A (ja) * | 2004-08-06 | 2006-02-16 | Toshiba Matsushita Display Technology Co Ltd | 表示装置、表示装置の検査方法、及び、表示装置の検査装置 |
| JP2007192959A (ja) * | 2006-01-18 | 2007-08-02 | Sony Corp | 表示装置 |
| JP2008000770A (ja) * | 2006-06-21 | 2008-01-10 | Seiko Epson Corp | 基板及びその分断方法、電気光学装置及びその製造方法、ならびに電子機器 |
| JP2008241561A (ja) * | 2007-03-28 | 2008-10-09 | Casio Comput Co Ltd | マトリクス表示装置の検査方法 |
| CN100430972C (zh) * | 2002-04-16 | 2008-11-05 | 精工爱普生株式会社 | 图像信号提供电路以及电光面板 |
| JP2009036938A (ja) * | 2007-08-01 | 2009-02-19 | Mitsubishi Electric Corp | 表示装置 |
| JP2009276792A (ja) * | 2001-10-11 | 2009-11-26 | Samsung Electronics Co Ltd | ビジュアルインスペクション手段を備えた薄膜トランジスタ基板及びビジュアルインスペクション方法 |
| US7663395B2 (en) | 2003-08-19 | 2010-02-16 | Samsung Electronics Co., Ltd. | Display device, display panel therefor, and inspection method thereof |
| US7994810B2 (en) | 2005-02-14 | 2011-08-09 | Seiko Epson Corporation | Electro-optical device |
| WO2012053473A1 (ja) * | 2010-10-22 | 2012-04-26 | シャープ株式会社 | 液晶表示装置 |
| WO2013128738A1 (ja) * | 2012-02-28 | 2013-09-06 | シャープ株式会社 | 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 |
| WO2014073483A1 (ja) * | 2012-11-08 | 2014-05-15 | シャープ株式会社 | アクティブマトリクス基板、及びこれを用いた表示装置 |
| JP2015155967A (ja) * | 2014-02-20 | 2015-08-27 | 三菱電機株式会社 | アレイ基板、アレイ基板の検査方法および表示パネルの検査方法 |
| WO2015178334A1 (ja) * | 2014-05-22 | 2015-11-26 | シャープ株式会社 | アクティブマトリクス基板および表示装置 |
| JP2016200837A (ja) * | 2010-02-11 | 2016-12-01 | 株式会社半導体エネルギー研究所 | 液晶表示装置及び電子機器 |
| JP2017138393A (ja) * | 2016-02-02 | 2017-08-10 | 株式会社 オルタステクノロジー | 液晶表示装置及びその検査方法 |
| WO2017138469A1 (ja) * | 2016-02-10 | 2017-08-17 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
| WO2019167279A1 (ja) * | 2018-03-02 | 2019-09-06 | シャープ株式会社 | 表示装置 |
| CN112103199A (zh) * | 2019-06-17 | 2020-12-18 | 京东方科技集团股份有限公司 | 显示基板、显示装置及晶体管的性能测试方法 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW498553B (en) * | 1999-03-11 | 2002-08-11 | Seiko Epson Corp | Active matrix substrate, electro-optical apparatus and method for producing active matrix substrate |
| KR20030066420A (ko) * | 2002-02-01 | 2003-08-09 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치, 그 구동 방법, 및 전자기기 |
| JP2003323160A (ja) * | 2002-04-30 | 2003-11-14 | Sony Corp | 液晶表示装置およびその駆動方法、ならびに携帯端末 |
| KR100900537B1 (ko) * | 2002-08-23 | 2009-06-02 | 삼성전자주식회사 | 액정 표시 장치, 그 검사 방법 및 제조 방법 |
| US7956976B1 (en) * | 2002-09-10 | 2011-06-07 | Hitachi Displays, Ltd. | Liquid crystal display device |
| KR100895311B1 (ko) * | 2002-11-19 | 2009-05-07 | 삼성전자주식회사 | 액정 표시 장치 및 그 검사 방법 |
| KR100894046B1 (ko) * | 2002-11-22 | 2009-04-20 | 삼성전자주식회사 | 액정표시패널의 검사회로 |
| US7265572B2 (en) * | 2002-12-06 | 2007-09-04 | Semicondcutor Energy Laboratory Co., Ltd. | Image display device and method of testing the same |
| KR100930429B1 (ko) * | 2002-12-31 | 2009-12-08 | 하이디스 테크놀로지 주식회사 | 액정표시장치의 패드 구조 |
| CA2517216A1 (en) * | 2003-02-28 | 2004-10-07 | Brown University | Nanopores, methods for using same, methods for making same and methods for characterizing biomolecules using same |
| US7129923B2 (en) * | 2003-06-25 | 2006-10-31 | Chi Mei Optoelectronics Corporation | Active matrix display device |
| TWI239403B (en) * | 2003-08-26 | 2005-09-11 | Chunghwa Picture Tubes Ltd | A combining detection circuit for a display panel |
| JP4587678B2 (ja) * | 2004-02-27 | 2010-11-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アレイ基板の検査方法及び検査装置 |
| CN1926463A (zh) * | 2004-03-03 | 2007-03-07 | 东芝松下显示技术有限公司 | 检查阵列基板的方法 |
| US7796222B2 (en) | 2004-08-06 | 2010-09-14 | Toshiba Matsushita Display Technology Co., Ltd. | Display device, inspection method for display device, and inspection device for display device |
| US7038484B2 (en) * | 2004-08-06 | 2006-05-02 | Toshiba Matsushita Display Technology Co., Ltd. | Display device |
| KR101051008B1 (ko) * | 2004-08-24 | 2011-07-21 | 삼성전자주식회사 | 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판 |
| US8810606B2 (en) * | 2004-11-12 | 2014-08-19 | Samsung Display Co., Ltd. | Display device and driving method thereof |
| KR101152124B1 (ko) * | 2005-06-02 | 2012-06-15 | 삼성전자주식회사 | 액정 표시 장치 및 그 검사 방법 |
| JP4633536B2 (ja) * | 2005-05-19 | 2011-02-16 | 三菱電機株式会社 | 表示装置 |
| KR101137885B1 (ko) * | 2005-06-15 | 2012-04-25 | 엘지디스플레이 주식회사 | 액정표시장치와 그 검사방법 |
| KR101137863B1 (ko) * | 2005-08-30 | 2012-04-23 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 |
| KR101137867B1 (ko) * | 2005-08-30 | 2012-04-20 | 엘지디스플레이 주식회사 | 액정 표시장치의 검사장치 및 검사방법 |
| KR101209042B1 (ko) * | 2005-11-30 | 2012-12-06 | 삼성디스플레이 주식회사 | 표시 장치 및 그 검사 방법 |
| CN100456114C (zh) * | 2006-01-16 | 2009-01-28 | 友达光电股份有限公司 | 显示装置及其像素测试方法 |
| KR20070077282A (ko) * | 2006-01-23 | 2007-07-26 | 삼성전자주식회사 | 표시 장치, 액정 표시판 조립체, 및 표시 장치의 검사 방법 |
| KR101142993B1 (ko) * | 2006-02-20 | 2012-05-08 | 삼성전자주식회사 | 표시 장치 및 그의 감지부 검사 방법 |
| JP2008052111A (ja) * | 2006-08-25 | 2008-03-06 | Mitsubishi Electric Corp | Ｔｆｔアレイ基板、その検査方法および表示装置 |
| KR20080049216A (ko) * | 2006-11-30 | 2008-06-04 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 검사 방법 |
| JP5228424B2 (ja) * | 2007-09-25 | 2013-07-03 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| TWI368780B (en) * | 2008-05-16 | 2012-07-21 | Au Optronics Corp | Flat-panel display device having test architecture |
| US7859285B2 (en) * | 2008-06-25 | 2010-12-28 | United Microelectronics Corp. | Device under test array for identifying defects |
| KR20130070723A (ko) * | 2011-12-20 | 2013-06-28 | 삼성디스플레이 주식회사 | 테스트 패드를 구비하는 유기발광 표시장치 |
| CN105632383B (zh) * | 2016-01-11 | 2018-09-11 | 京东方科技集团股份有限公司 | 一种测试电路、测试方法、显示面板及显示装置 |
| CN105676497A (zh) * | 2016-04-21 | 2016-06-15 | 深圳市华星光电技术有限公司 | 一种面板检测电路及液晶显示面板 |
| KR20230002475A (ko) * | 2020-04-20 | 2023-01-05 | 젠텍스 코포레이션 | 디스플레이 결함 모니터링을 위한 시스템 및 방법 |
| CN113160744B (zh) * | 2021-03-18 | 2023-01-31 | 京东方科技集团股份有限公司 | 一种显示面板及其驱动方法、显示装置 |
| CN113327529B (zh) * | 2021-05-26 | 2023-11-28 | 京东方科技集团股份有限公司 | 一种显示面板、像素检测方法和显示装置 |
| CN114495718A (zh) * | 2022-01-27 | 2022-05-13 | Tcl华星光电技术有限公司 | 显示面板 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS602989A (ja) | 1983-06-20 | 1985-01-09 | セイコーエプソン株式会社 | 液晶表示装置 |
| JP2618042B2 (ja) | 1989-06-15 | 1997-06-11 | 松下電子工業株式会社 | 画像表示装置の検査方法 |
| JP2633360B2 (ja) | 1989-06-16 | 1997-07-23 | 松下電子工業株式会社 | 画像表示装置 |
| JPH04208834A (ja) * | 1990-12-04 | 1992-07-30 | Ezel Inc | 液晶パネルの検査方法 |
| JP2792634B2 (ja) | 1991-06-28 | 1998-09-03 | シャープ株式会社 | アクティブマトリクス基板の検査方法 |
| JP2897939B2 (ja) | 1991-07-05 | 1999-05-31 | 株式会社アドバンテスト | アクティブマトリックスアレイ検査装置 |
| US5453991A (en) * | 1992-03-18 | 1995-09-26 | Kabushiki Kaisha Toshiba | Integrated circuit device with internal inspection circuitry |
| JP2758103B2 (ja) * | 1992-04-08 | 1998-05-28 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法 |
| JP3247799B2 (ja) | 1994-06-09 | 2002-01-21 | シャープ株式会社 | 液晶表示パネルおよびその検査方法 |
| JPH08201841A (ja) * | 1994-11-24 | 1996-08-09 | Toshiba Electron Eng Corp | 表示装置及びその検査方法 |
| TW331599B (en) * | 1995-09-26 | 1998-05-11 | Toshiba Co Ltd | Array substrate for LCD and method of making same |
| TW374852B (en) * | 1996-06-10 | 1999-11-21 | Toshiba Corp | Display device |
| KR100239749B1 (ko) * | 1997-04-11 | 2000-01-15 | 윤종용 | 그로스 테스트용 tft 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법 |
| JPH11149092A (ja) | 1997-11-17 | 1999-06-02 | Advanced Display Inc | 液晶表示装置及びその検査方法 |
| JPH11160673A (ja) | 1997-11-27 | 1999-06-18 | Ricoh Co Ltd | 液晶駆動用電源回路 |
| JP3667548B2 (ja) | 1998-03-27 | 2005-07-06 | シャープ株式会社 | アクティブマトリクス型液晶表示パネル及びその検査方法 |
-
2000
- 2000-03-14 JP JP2000070203A patent/JP2001265248A/ja active Pending
-
2001
- 2001-02-21 TW TW090103985A patent/TW535134B/zh not_active IP Right Cessation
- 2001-03-05 KR KR10-2001-0011163A patent/KR100389605B1/ko active IP Right Grant
- 2001-03-14 US US09/808,321 patent/US6784862B2/en not_active Expired - Lifetime
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009276792A (ja) * | 2001-10-11 | 2009-11-26 | Samsung Electronics Co Ltd | ビジュアルインスペクション手段を備えた薄膜トランジスタ基板及びビジュアルインスペクション方法 |
| CN100430972C (zh) * | 2002-04-16 | 2008-11-05 | 精工爱普生株式会社 | 图像信号提供电路以及电光面板 |
| US7663395B2 (en) | 2003-08-19 | 2010-02-16 | Samsung Electronics Co., Ltd. | Display device, display panel therefor, and inspection method thereof |
| JP4630598B2 (ja) * | 2004-08-06 | 2011-02-09 | 東芝モバイルディスプレイ株式会社 | 表示装置、表示装置の検査方法、及び、表示装置の検査装置 |
| JP2006047851A (ja) * | 2004-08-06 | 2006-02-16 | Toshiba Matsushita Display Technology Co Ltd | 表示装置、表示装置の検査方法、及び、表示装置の検査装置 |
| JP2006047850A (ja) * | 2004-08-06 | 2006-02-16 | Toshiba Matsushita Display Technology Co Ltd | 表示装置、表示装置の検査方法、及び、表示装置の検査装置 |
| US8324916B2 (en) | 2005-02-14 | 2012-12-04 | Seiko Epson Corporation | Electro-optical device |
| US7994810B2 (en) | 2005-02-14 | 2011-08-09 | Seiko Epson Corporation | Electro-optical device |
| JP2007192959A (ja) * | 2006-01-18 | 2007-08-02 | Sony Corp | 表示装置 |
| JP2008000770A (ja) * | 2006-06-21 | 2008-01-10 | Seiko Epson Corp | 基板及びその分断方法、電気光学装置及びその製造方法、ならびに電子機器 |
| JP4710732B2 (ja) * | 2006-06-21 | 2011-06-29 | セイコーエプソン株式会社 | 基板及びその分断方法、電気光学装置及びその製造方法、ならびに電子機器 |
| JP2008241561A (ja) * | 2007-03-28 | 2008-10-09 | Casio Comput Co Ltd | マトリクス表示装置の検査方法 |
| JP2009036938A (ja) * | 2007-08-01 | 2009-02-19 | Mitsubishi Electric Corp | 表示装置 |
| JP2016200837A (ja) * | 2010-02-11 | 2016-12-01 | 株式会社半導体エネルギー研究所 | 液晶表示装置及び電子機器 |
| US10718986B2 (en) | 2010-02-11 | 2020-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US12007656B2 (en) | 2010-02-11 | 2024-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US11500254B2 (en) | 2010-02-11 | 2022-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US11143925B2 (en) | 2010-02-11 | 2021-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2020129123A (ja) * | 2010-02-11 | 2020-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2018189987A (ja) * | 2010-02-11 | 2018-11-29 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US10007160B2 (en) | 2010-02-11 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2017201422A (ja) * | 2010-02-11 | 2017-11-09 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US9798211B2 (en) | 2010-02-11 | 2017-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| WO2012053473A1 (ja) * | 2010-10-22 | 2012-04-26 | シャープ株式会社 | 液晶表示装置 |
| JP2013178176A (ja) * | 2012-02-28 | 2013-09-09 | Sharp Corp | 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 |
| WO2013128738A1 (ja) * | 2012-02-28 | 2013-09-06 | シャープ株式会社 | 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 |
| US9536905B2 (en) | 2012-11-08 | 2017-01-03 | Sharp Kabushiki Kaisha | Active matrix substrate and display device using same |
| WO2014073483A1 (ja) * | 2012-11-08 | 2014-05-15 | シャープ株式会社 | アクティブマトリクス基板、及びこれを用いた表示装置 |
| JP2015155967A (ja) * | 2014-02-20 | 2015-08-27 | 三菱電機株式会社 | アレイ基板、アレイ基板の検査方法および表示パネルの検査方法 |
| WO2015178334A1 (ja) * | 2014-05-22 | 2015-11-26 | シャープ株式会社 | アクティブマトリクス基板および表示装置 |
| JPWO2015178334A1 (ja) * | 2014-05-22 | 2017-04-20 | シャープ株式会社 | アクティブマトリクス基板および表示装置 |
| CN106165005A (zh) * | 2014-05-22 | 2016-11-23 | 夏普株式会社 | 有源矩阵基板和显示装置 |
| JP2017138393A (ja) * | 2016-02-02 | 2017-08-10 | 株式会社 オルタステクノロジー | 液晶表示装置及びその検査方法 |
| CN108700786B (zh) * | 2016-02-10 | 2021-01-08 | 夏普株式会社 | 有源矩阵基板及显示面板 |
| JPWO2017138469A1 (ja) * | 2016-02-10 | 2018-10-25 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
| CN108700786A (zh) * | 2016-02-10 | 2018-10-23 | 夏普株式会社 | 有源矩阵基板及显示面板 |
| WO2017138469A1 (ja) * | 2016-02-10 | 2017-08-17 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
| WO2019167279A1 (ja) * | 2018-03-02 | 2019-09-06 | シャープ株式会社 | 表示装置 |
| CN112103199A (zh) * | 2019-06-17 | 2020-12-18 | 京东方科技集团股份有限公司 | 显示基板、显示装置及晶体管的性能测试方法 |
| CN112103199B (zh) * | 2019-06-17 | 2024-02-23 | 京东方科技集团股份有限公司 | 显示基板、显示装置及晶体管的性能测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW535134B (en) | 2003-06-01 |
| US6784862B2 (en) | 2004-08-31 |
| KR100389605B1 (ko) | 2003-06-27 |
| KR20010091922A (ko) | 2001-10-23 |
| US20010030635A1 (en) | 2001-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001265248A (ja) | アクティブ・マトリックス表示装置、及び、その検査方法 | |
| JP4006304B2 (ja) | 画像表示装置 | |
| KR101090255B1 (ko) | 표시 장치용 표시판 및 표시 장치의 검사 방법 | |
| CN105182644B (zh) | 薄膜晶体管阵列基板、显示面板及显示面板的检测方法 | |
| US7425942B2 (en) | Liquid crystal display apparatus and driving method thereof | |
| CN101221337A (zh) | 液晶显示装置阵列基板及驱动方法 | |
| KR20050113907A (ko) | 액정 표시 장치 및 그의 구동 방법 | |
| WO2013159504A1 (zh) | 液晶显示装置的母板和液晶显示装置检测方法 | |
| JP2008009246A (ja) | 表示装置 | |
| CN107966838B (zh) | 一种液晶面板及显示装置 | |
| US6985128B1 (en) | Liquid crystal display panel and production method of the same, and liquid crystal display apparatus | |
| EP0629868B1 (en) | Flat panel display device and method of inspection of same | |
| JP3790684B2 (ja) | 検査用回路、検査方法および液晶セルの製造方法 | |
| CN106154668A (zh) | 像素驱动***、液晶显示器及像素驱动方法 | |
| JP3909526B2 (ja) | アクティブ・マトリックス表示装置の検査方法 | |
| JP2010164714A (ja) | 表示体、検査装置、および検査方法 | |
| JP4637868B2 (ja) | 画像表示装置 | |
| US7834650B2 (en) | Method and apparatus for testing liquid crystal display using probe unit reduced the number of connecter pads | |
| KR20070093540A (ko) | 표시 장치 | |
| KR102037053B1 (ko) | 표시패널 | |
| JP2007256814A (ja) | マトリックス表示パネル | |
| JP3492203B2 (ja) | 液晶表示装置 | |
| CN114326227B (zh) | 一种显示面板及其驱动方法、显示装置 | |
| JP3898037B2 (ja) | 液晶表示パネルの点灯表示検査方法及び点灯表示検査装置 | |
| KR20060082917A (ko) | 검사 장치 |