JP2665914B2 - 半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、面付け実装の半
導体装置に適用して有効な技術に関するものである。 〔従来技術〕 面付け実装の半導体装置の一つに、半導体チップをテ
ープキャリアのリードにTAB（Tape Automated Bondin
g）法で接続し、この後半導体チップ及びリードをテー
プから切り離して形成した半導体装置（以下、TAB法で
接続したリードを含めた半導体装置全体を、単にTABと
いう）がある。TABは、半導体チップをパッケージで封
止した半導体装置に較べて非常に小型であり、かつその
厚さが薄いというメリットがある。このTABの実装は、
プリント基板上に複数個配列し、それぞれのTABのリー
ドをプリント基板上の信号配線に接続することにより行
っていた。 〔発明が解決しようとする問題点〕 本発明者は、前記TABを検討した結果、次の問題点を
見出した。 すなわち、前記TABは、実装基板上に１個づつ並べる
ようにして実装されるため、１個のTABが小型であって
も実装面積が大きくなるという問題があった。 また、TABのリードが曲り易いため、その取り扱いや
実装が難しいという問題があった。 また、複数のTABが個別にプリント基板の信号配線に
接続されるため、プリント基板とTABとの接続点の数が
非常に多く、このことから実装コストが高くなり、また
TABとプリント基板との接続の信頼性の低下を招くとい
う問題があった。 また、プリント基板上にTABが１個づつ並べるように
実装されていたため、プリント基板上における部品点数
が多く、それらTABのテストに要するコストが高くなる
という問題があった。 また、前記のように、プリント基板上におけるTABの
数すなわち部品点数が多いため、システムの信頼性が低
下するという問題もあった。 本発明の目的は、実装密度を高くした半導体装置を提
供することにある。 本発明の他の目的は、TABの取り扱いを容易にした半
導体装置を提供することにある。 本発明の他の目的は、プリント基板とTABの接続点の
数を低減した半導体装置を提供することにある。 本発明の他の目的は、プリント基板上における部品の
数を少くすることができる半導体装置を提供することに
ある。 本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。 〔問題点を解決するための手段〕 本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。 半導体チップが接続されたテープキャリアを複数積層
する半導体装置に関し、絶縁体に配線パターンを形成し
た枠状の部材に前記テープキャリアを接続し、前記テー
プキャリアのリードを前記枠状の部材の配線パターンと
接続して構成した枠状の部材を有するテープキャリアを
複数積層して、前記各々の半導体チップに共通する信号
が入出力される前記各々のリード相互の導通が前記枠状
の部材の配線パターンによって行う構成としたものであ
る。 〔作用〕 上述した手段によれば、半導体装置の密封容器の中に
複数個の半導体チップ（TAB）が積層されているため、
ほぼ１個の半導体チップ（TAB）の実装面積で複数個の
半導体チップ（TAB）を実装することができるので、プ
リント基板上における実装密度を高くすることができ
る。また、半導体チップ（TAB）が密封容器の中に封止
されているので、取り扱い時や実装時にリードが曲るこ
とがなく、取り扱いや実装を容易に行うことができる。
また、複数個の反動チップ（TAB）の同じ信号が入出力
されるリード同志が、前記密封容器に設けられた一つの
実装用電極を通してプリント基板上の一つの信号配線に
接続されるので、プリント基板と半導体チップ（TAB）
の接続点の数を低減することができる。また、半導体装
置の密封容器の中に複数個の半導体チップが密封されて
いるので、プリント基板上における部品の数を少くする
ことができる。 〔発明の実施例〕 以下、本発明の一実施例を図面を用いて説明する。 第１図は、本発明の一実施例の半導体装置の斜視図、 第２図は、第１図の半導体装置をIIの方向から見たと
きの正面図、 第３図は、第１図の半導体装置のIII−III切断線にお
ける断面図、 第４図は、第３図に示した断面図の破線IVで囲んだ部
分を拡大して示した断面図である。 第１図乃至第３図において、１は本発明の一実施例の
半導体装置であり、３は半導体装置１の密封容器、２は
半導体装置１の実装用電極、４は密封容器３の中に密封
した状態で設けられた複数個の半導体チップ、５は半導
体チップ４のリードである。リード５は、応力を緩和す
るための曲げ部5Aを有している。リード５と半導体チッ
プ４は、金（Au）又は金（Au）とスズ（Sn）の合金から
なるバンプ電極９を介して、TAB法で接続したものであ
る。半導体チップ４の寸法の一例を示すと、幅が4mm、
長さが15mmである。リードを含めたTAB全体の長さは、2
0mmである。６は半導体装置１が搭載されるプリント基
板であり、７はプリント基板６の上の信号配線である。
第２図及び第３図に示したように、前記密封容器３は、
蓋部材3Aと、上から見たときの形状が四角形リング状を
した中間部材3B,3C,3D,3Eと、底部材3Fを積層した構造
からなり、内部が空洞で箱状をしている。また、底部材
3Fは、底面の縁の部分が中央の部分より下の方へ出た形
状になっている。前記中間部材3B,3C,3D,3Eのそれぞれ
の厚さは、例えば400〜500μｍである。前記蓋部材3A,
中間部材3B,3C,3D,3E,底部材3Fのそれぞれは、セラミッ
クやガラスエポキシ樹脂等の絶縁体からなり、蓋部材3A
と中間部材3Bの間、中間部材3Bと中間部材3Cの間、中間
部材3Cと中間部材3Dの間、中間部材3Dと中間部材3Eの
間、中間部材3Eと底部材3Fの間でTABのリード５を挟持
している。そして、それぞれの半導体チップ４の間は、
間隙を設けて絶縁している。前記蓋部材3Aと中間部材3B
の間、中間部材3Bと中間部材3Cの間、中間部材3Cと中間
部材3Dの間、中間部材3Dと中間部材3Eの間、中間部材3E
と底部材3Fの間は、樹脂からなる絶縁性の接着剤８で接
着するとともに、封止している。前記実装用電極２は、
TABのリード５と同じ間隔で、密封容器３の両端部の外
表面の所定位置に設けてある。実装用電極２は、銅層2B
とこの表面に形成したは半田層2Aとからなっている。そ
して、前記銅層2Bは、蓋部材3Aと、中間部材3B,3C,3D,3
Eと、底部材3Fのそれぞれの両端部の所定位置の上面か
ら側面を通って下面まで、コの字状に形成してある。こ
のコの字状をした銅層2Bと銅層2Bで挟持するようにして
リード５を実装用電極２に接続している。第４図に示す
ように、銅層2Bは、銅箔22と、銅メッキ層21とからなっ
ている。銅箔22は、蓋部材3A、中間部材3B,3C,3D,3E、
底部材3Fのそれぞれの端部の上面及び下面に形成してあ
り、銅メッキ層21は、前記上面と下面の銅箔22の表面形
成され、またそれら上面と下面の銅箔22の間を接続する
ように、蓋部材3A、中間部材3B,3C,3D,3E及び底部材3F
の側面に形成してある。銅箔22の膜厚は、例えば18μｍ
程度であり、銅メッキ層21の膜厚は、例えば10μｍ程度
である。銅メッキ層21とリード５の間は、低融点半田あ
るいは半導体ペースト10で接続している。第２図及び第
３図に示すように、半田層2Aは、蓋部材3A、中間部材3
B,3C,3D,3E、底部材3Fのそれぞれの銅層2Bの露出してい
る表面と、リード５の端面に形成されて、それぞれの間
を接続している。 そして、それぞれの半導体チップ４の同じ信号が入出
力されるリード５同志は、一つの実装用電極２に接続さ
れ、またそれぞれの実装用電極２は、第３図に示すよう
に、プリント基板６の上の信号配線７に、融点が183℃
の低融点半田16で接続されている。なお、それぞれの半
導体チップ４には、５個の半導体チップ４の中の１個を
選択するための信号（チップセレクト信号）が入力され
るリード（以下、チップセレクトピンという）５が設け
られ、このリード５は実装用電極２を介して、チップセ
レクト信号を伝達する信号配線７に接続されている。こ
こで、それぞれの半導体チップ４の中に、半導体チップ
４を選択するためのデコーダ回路が搭載されており、か
つ１個の密封容器３の中の半導体チップ４の個数すなわ
ちTABの個数が５個の場合には、それぞれの半導体チッ
プ４にチップセレクトピン５を３本ずつ設け、それぞれ
のチップセレクトピン５を実装用電極２に接続し、この
実装用電極２をチップセレクト信号を伝達する信号配線
に接続する。この場合、チップセレクト信号を入力する
ための実装用電極２及び信号配線７は、３本である。一
方、半導体チップ４の中に、半導体チップ４を選択する
ためのデコーダ回路が設けられていない場合には、それ
ぞれの半導体チップ４に一本ずつチップセレクトピン４
を設け、そして一本の実装用電極２には一本のチップセ
レクトピン５が接続されるようにする。すなわち、５個
の半導体チップ５が密封された密封容器３では、チップ
セレクト信号を入力するための実装用電極２が５本設け
られることになる。そして、このチップセレクト信号を
入力するための実装用電極５を、それぞれチップセレク
ト信号を伝達する信号配線７に接続する。この場合、チ
ップセレクト信号を入力するための実装用電極２及び信
号配線７は５本である。なお、実装用電極２の一部が密
封容器３の上面にも設けられているため、プリント基板
６を密封容器３の下面だけでなく、上面にも接続するこ
とができる（両面実装）。 次に、本実施例の半導体装置１の製造方法を説明す
る。 第５図乃至第22図は、本実施例の半導体装置１の製造
方法を説明するための図である。 まず、第５図乃至第９図を用いて、本実施例の半導体
装置１の底部材3Fの製造工程を説明する。 第５図乃至第８図は、底部材3Fの製造工程における斜
視図、 第９図は、第８図のIX−IX切断線における断面図であ
る。 底部材3Fの製造方法は、まず、第５図に示したよう
に、底部材3Fを形成するためのセラミックやガラスエポ
キシ樹脂からなる素材を成形した基板30Fを用意する。
基板30Fの全表裏面には、銅箔22が設けられている。こ
の銅箔22の形成は、メッキ、蒸着、貼り付け等の手段に
よって行う。この基板30Fの両端部のそれぞれの実装用
電極２が形成される所定の部分に、基板30Fの上面から
裏面まで貫通するスルーホール40を形成する。次に、第
６図に示したように、両端部のスルーホール40を結ぶよ
うに、実装用電極２の幅のホトレジスト膜11を形成す
る。次に、銅箔22のホトレジスト膜11から露出した部分
をエッチングして除去する。このホトレジスト膜11は、
基板30Fの上面だけでなく、下面にも同様のパターンで
形成される。銅箔22をパターニングした後、ホトレジス
ト膜11を除去する。次に、第７図に示すように、基板30
Fの表裏面の銅箔22のパターンがない部分を新たなホト
レジスト膜12で覆う。次に、ホトレジスト膜12から露出
した銅箔22の表裏面及びスルーホール40の内壁に銅メッ
キ21（無電解メッキ）を形成する。この銅メッキ21によ
って表面（上面）の銅箔22と裏面（下面）の銅箔22が接
続される。この後、ホトレジスト膜12を除去する。次
に、基板30Fのスルーホール40を結んだ線ａより外側の
部分を切り落し、また表面側の中央の部分ｂを少し掘り
下げ、さらに裏面側の中央の部分も少し掘り上げて、第
８図及び第９図に示したように、底部材3Fを形成する。
前記基板30Fを切断及び堀り下げるときに、銅箔22及び
銅メッキ21が所定のパターンにパターニングされて、実
装用電極２の一部となる銅層2Bが完成する。なお、前記
基板30Fをあらかじめ第８図及び第９図に示すように形
成しておき、その成形基板30Fの所定の部分（例えば両
端部）のみに銅箔22を設けるようにしてもよい。 次に、中間部材3B,3C,3D,3Eのうちの中間部材3Bの製
造方法を第10図乃至第14図を用いて説明する。中間部材
3B以外の中間部材3C,3D,3Eの製造方法は、中間部材3Bの
製造方法と同じである。 第10図乃至第13図は、中間部材3Bの製造工程における
斜視図であり、 第14図は、第13図のXIV−XIV切断線における断面図で
ある。 中間部材3Bの製造方法は、第10図に示すように、前記
底部材3Fの製造方法と同様に、まず中間部材3Bを形成す
るためのセラミックやガラスエポキシ樹脂からなる素材
を成形した基板30Bを用意する。基板30Bの全表面には銅
箔22が貼り浸けてある。そして、この基板30Bの実装用
電極２が形成される所定の部分に、上面から下面まで貫
通するスルーホール40を形成する。次に、第11図に示す
ように、両端部のスルーホール40を結ぶように、実装用
電極２の幅のホトレジスト膜11を形成する。次に、銅箔
22のホトレジスト膜11から露出した部分をエッチングし
て除去する。このホトレジスト膜11及びその下の銅箔22
は、基板30Bの上面だけでなく、下面にも同様に形成さ
れている。銅箔22をパターンニングした後、ホトレジス
ト膜11を除去する。次に、第12図に示すように、基板30
Bの表裏面の銅箔22のパターンがない部分に新たなホト
レジスト膜12を形成する。次に、ホトレジスト膜12から
露出した表裏面の銅箔22及びスルーホール40の内壁に銅
メッキ21（無電解メッキ）を形成する。この銅メッキ21
によって表面（上面）の銅箔22と裏面（下面）の銅箔22
が接続される。前記銅メッキ21を形成した後、ホトレジ
スト膜12を除去する。次に、基板30Bのスルーホール40
を結んだ線ａより外側の部分及び中央の部分ｂを切り落
して、第13図及び第14図に示すように、枠状の部材であ
る中間部材3Bを形成する。基板30Bを切り落すときに、
銅メッキ21及び銅箔22がパターニングされて、実装用電
極２の一部である銅層2Bが完成する。 次に、第15図乃至第19図を用いて、本実施例の半導体
装置１の蓋部材3Aの製造方法を説明する。 第15図乃至第18図は、蓋部材3Aの製造工程における斜
視図、 第19図は、第18図のXIX−XIX切断線における断面図で
ある。 蓋部材3Aの製造方法は、まず、第15図に示したよう
に、蓋部材3Aを形成するためのセラミックやガラスエポ
キシ樹脂等の絶縁体からなる素材を成形した基板30Aを
用意する。基板30Aの全表裏面には、銅箔21が設けられ
ている。この基板30Aの両端部のそれぞれの実装用電極
２が形成される所定の部分に、基板30Aの表面側から裏
面側まで貫通するスルーホール40を形成する。次に、第
16図に示したように、ホトレジスト膜11を基板30Aの両
端部の表面側及び裏面側に前記スルーホール40の上を通
るように形成する。両端部のスルーホール40の間を結ぶ
線と交差する方向におけるホトレジスト膜11の幅は、実
装用電極２の幅にする。次に、銅箔22のホトレジスト膜
11から露出した部分をエッチングして除去する。このエ
ッチングにより、銅箔22が基板30Aの両端部に備わるよ
うにパターニングされる。銅箔22をパターニングした
後、ホトレジスト膜11を除去する。次に、第17図に示す
ように、基板30Aの銅箔22のパターンが形成されていな
い部分に新たなホトレジスト膜12を形成する。次に、ホ
トレジスト膜12が形成されていない表裏面の銅箔22及び
スルーホール40の内壁に銅メッキ21（無電解メッキ）を
形成する。この後、ホトレジスト膜12を除去する。次
に、基板30Aのスルーホール40を結ぶ線ａから外側の部
分を切り落し、また裏面（下面）の中央部を少し堀っ
て、第18図及び第19図に示すように、蓋部材3Aを形成す
る。前記基板30Aを切断及び堀り込むときには、銅箔22
及び銅メッキ21が所定のパターンにパターニングされ
て、実装用電極２の一部となる銅層2Bが完成する。前記
スルーホル40の内壁に形成されていた銅メッキ21で蓋部
材3Aの表面側の銅箔22と裏面側の銅箔22が接続されてい
る。 ここまでで、蓋部材3Aと、中間部材3B,3C,3D,3Eと、
底部材3Fのそれぞれが形成される。 次に、第20図乃至第22図を用いて、蓋部材3A、中間部
材3B,3C,3D,3E及び底部材3Fを積層して密封容器３を形
成する工程及びその密封容器３の中にTABを複数個封止
する工程を説明する。 第20図は、底部材3F、TAB、最下層の中間部材3Eを積
層する工程でのそれら底部材3F、TAB、最下層の中間部
材3Eの斜視図、 第21図は、実装用電極２の半田層2Aを形成する以前の
密封容器３の断面図、 第22図は、実装用電極２の半田層2Aを形成した後の密
封容器３の断面図である。 第20図に示すように、底部材3Fの上にTABを搭載する
工程は、底部材3Fの上面の縁の高くなった部分に、銅層
2Bを除いて、樹脂からなる絶縁性の接着剤８を塗布す
る。一方、底部材3Fの上面の銅層2Bの上には導電性ペー
スト10を塗布する。この導電性ペースト10は、120〜140
℃の熱を加えて銅層2Bとリード５の接続を行うものであ
る。そして、最下層の中間部材3Eの下面の銅層2B以外の
部分に樹脂からなる絶縁性の接着剤８を形成する。一
方、中間部材3Eの下面の銅層2Bの表面に導電性ペースト
10を形成する。一方、TABのリード５と半導体チップ４
を接続するバンプ電極９（第21図参照）は、金（Au）又
は金（Au）と錫（Sn）との合金からなっている。そし
て、それぞれのTABのリード５を所定の銅層2Bに導電性
ペースト10を介して接続する。次に、中間部材3Eを、そ
れの銅層2Bが底部材3Fの所定の銅層2Bと合致し、かつ所
定のリード５に接続させて底部材3Fに接着する。それぞ
れのリード５は、導電性ペースト10を介して底部材3F及
び中間部材3Eのそれぞれの銅層2Bに接続し、底部材3Fと
中間部材3Eの間の隙間は、接着剤８が封止している。こ
の後、前記と同様に、第21図に示すように、中間部材3E
の上に、TABと、中間部材3D,3C,3B,蓋部材3Aを交互に積
み重ねていく。図示していないが、蓋部材3Aと、中間部
材3B,3C,3D,3Eと、底部材3Fのそれぞれの銅層2Bとリー
ド５の間には導電性ペーストが介在し、また蓋部材3A、
中間部材3B,3C,3D,3E、底部材3Fのそれぞれの間の銅層2
B及びリード５以外の部分は、樹脂からなる絶縁性の接
続剤８が接着しかつ封止している。ここまでで、密封容
器３が完成し、複数個（本実施例では５個）のTABの封
止が完成する。なお、前記銅層2Bとリード５の接続は、
半導体チップ４とリード５の接続を行っているバンプ電
極９が、融点が340℃の金（Au）又は融点が300℃の金
（Au）と錫（Su）の合金からなっているので、前記導電
性ペースト10の代りに、融点が183℃程度の低融点半田
あるいは融点が230℃の高融点半田で行うこともでき
る。次に、溶した高融点半田（融点が230℃）の中に密
封容器３を浸漬して、密封容器３から露出した銅層2Bの
表面に半田層2Aを形成する。この半田層2Aと銅層2Bとで
実装用電極２ができている。以上の工程で半導体装置１
が完成する。 この後、第３図に示したように、実装用電極２を融点
が183℃の低融点半田16でプリント基板６の信号配線７
に接続する。なお、プリント基板６上の信号配線７は、
フイルムホトレジスト膜を使ったサブトラクライブ製法
で形成される。 なお、前記半導体装置１は、積層した半導体チップ４
の間の絶縁が、それらの間に間隙を設けることで行われ
ているが、第23図に示したように、半導体チップ４の主
面上に例えばポリイミド系樹脂膜等からなる絶縁膜13を
形成して、半導体チップ４の間を絶縁するようにしても
よい。 なお、第23図は、半導体チップ４の間を絶縁膜13で絶
縁したときの半導体装置１の断面図である。前記絶縁膜
13は、半導体チップ４にバンプ電極９を介してテープキ
ャリア（図示していない）のリード５を接続した後、密
封容器３の中に封止する以前に、半導体チップ４の主面
上に滴下させて形成してもよい。 なお、実装用電極２を密封容器３の上面にも設けるこ
とにより、密封容器３の上面及び下面のいずれにもプリ
ント基板６を接続できるようにした（両面実装）が、密
封容器３の上面の部分の実装用電極２を設けないように
して、プリント基板６を密封容器３の下面にのみ接続す
る（片面実装）こともできる。 また、前記半導体装置１は、リード５を蓋部材3A、中
間部材3B,3C,3D,3E、底部材3Fのそれぞれの間に介在さ
せることによって、リード５の支持を行っているが、第
24図に示したように、半導体装置１の側壁を段階状に
し、この段階状の部分でリード５を支持するようにして
もよい。 前記第24図は、側壁を段階状にした半導体装置１の断
面図である。 第24図に示した半導体装置１の密封容器３は、蓋部材
3Aと、それ以外の側部及び底部を成す部分（以下、本体
という）3Bとからなっている。本体3Bは、印刷で形成し
た配線パターン2Bとともに積層セラミック技術によって
一体に形成したものである。そして、本体3Bの側壁の内
側の部分が段階状になっており、この段階状の部分から
配線パターン2Bの端部が露出するように、その配線パタ
ーン2Bを形成してある。TABのリード５は、前記段階状
の部分で支持され、かつ配線パターン2Bに半田15で接続
してある。半田15は、融点が183℃の低融点半田あるい
は融点が230℃の高融点半田である。また、密封容器３
の外側の表面において、配線パターン2Bの表面には半田
層2Aが形成してあり、この半田層2Aとこの下の配線パタ
ーン2Bとで実装用電極２を構成している。半田2Aは、融
点が230℃の高融点半田である。 以上、説明したように、本実施例の半導体装置１によ
れば、以下の効果を得ることができる。 （１）内部が空胴で箱状の絶縁体からなる密封容器３の
外表面部の所定位置に複数の実装用電極２を設け、該密
封容器３の側部で複数個のTABのそれぞれのリード５を
支持し、かつ複数個の半導体チップ４を間隙又は絶縁体
13を介在させて積層し、それぞれのTABの同じ信号が入
出力されるリード５同志を前記密封容器３に設けられた
一つの実装用電極２に電気的に接続したことにより、ほ
ぼTAB1個分の面積に複数個のTABが積層されているの
で、小型で薄いというTABのメリットを有効に活かし
て、実装密度の高い半導体装置を得ることができる。 （２）前記（１）により、TABが密封容器３の中に封止
されているので、取り扱い時や実装時にリード５が曲る
ことがなく、取り扱いや実装を容易にすることができ
る。 （３）前記（１）により、複数のTABがほぼTAB1個分の
接続点でプリント基板６に接続されるので、TABとプリ
ント基板６との接続点の数を非常に少くすることができ
る。このことは、またTABの実装コストを低くすること
ができることを意味し、さらにTABとプリント基板６と
の接続の信頼性を高めることができることを意味する。 （４）前記（１）により、プリント基板６上における部
品点数が少くなり、実装後のTABのテストを行う際に、
密封容器３の中の複数個のTABを１度にテストすること
ができるので、テストに要するコストを低くすることが
できる。 以上、本発明を実施例にもとずき具体的に説明した
が、本発明は前記実施例に限定されるものではなく、そ
の要旨を逸脱しない範囲において、種々変更可能である
ことはいうまでもない。 例えば、密封容器３の中に封止するTABすなわち半導
体チップ４の数は、５個あるいは３個に限定されたもの
ではなく、２個,4個あるいは５個以上であってもよい。 〔発明の効果〕 本願によって開示された発明のうち代表的なものの効
果を簡単に説明すれば、以下のとおりである。 すなわち、複数の半導体チップが密封容器の中に封止
されているので、高実装密度で大容量の半導体装置を得
ることができ、かつ取り扱い時や実装時にリードが曲る
ことがなく、取り扱いや実装を容易にすることができ
る。 また、プリント基板上における半導体装置の接続点の
数を非常に少くすることができる。 また、プリント基板上における部品点数が少くなるな
るので、プリント基板上の部品のテストに要するコスト
を低くすることができる。

【図面の簡単な説明】 第１図は、本発明の一実施例の半導体装置の斜視図、 第２図は、第１図の半導体装置をIIの方向から見たとき
の正面図、 第３図は、第１図の半導体装置のIII−III切断線におけ
る断面図、 第４図は、第３図の示した断面図の破線IVで囲んだ部分
を拡大して示した断面図である。 第５図乃至第22図は、本実施例の半導体装置１の製造方
法を説明するための図であり、 第５図乃至第８図は、底部材の製造工程における斜視
図、 第９図は、第８図のIX−IX切断線における断面図、 第10図乃至第13図は、中間部材の製造工程における斜視
図であり、 第14図は、第13図のXIV−XIVにおける断面図、 第15図乃至第18図は、蓋部材の製造工程における斜視
図、 第19図は、第18図のXIX−XIX切断線における断面図、 第20図は、第１図に示す底部材、TAB、最下層の中間部
材を積層して組み立てる工程を説明するためのそれぞれ
の斜視図、 第21図は、第１図に示す実装用電極の半田層を形成する
以前の密封容器の断面図、 第22図は、第１図に示す実装用電極の半田層を形成した
後の密封容器の断面図、 第23図は、本発明の他の実施例の半導体チップの間をポ
リイミド膜で絶縁したときの半導体装置の断面図、 第24図は、本発明の他の実施例の密封容器の側壁を階段
状にした半導体装置の断面図である。 図中、１……半導体装置、２……実装用電極、2A……半
田、2B……銅層、３……密封容器、3A……蓋部材、3B,3
C,3D,3E……中間部材、3F……底部材、４……半導体チ
ップ、５……リード、６……プリント基板、７……信号
配線、８……接着剤、９……バンプ電極、10……導電性
ペースト、16……低融点半田、21……銅メッキ、22……
銅箔である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 管野 利夫 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (72)発明者 若島 喜昭 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (72)発明者 渡辺 昌行 千葉県茂原市早野3681番地 日立デバイ スエンジニアリング株式会社内 (56)参考文献 特開 昭62−172749（ＪＰ，Ａ) 特開 昭61−185958（ＪＰ，Ａ) 特開 昭59−222947（ＪＰ，Ａ) 特開 昭61−32560（ＪＰ，Ａ) 実開 昭60−121650（ＪＰ，Ｕ) 実開 昭60−144252（ＪＰ，Ｕ) 実開 昭60−151136（ＪＰ，Ｕ)

Claims (1)

1. (57)【特許請求の範囲】 １．半導体チップが接続されたテープキャリアを複数積
   層する半導体装置であって、 絶縁体に配線パターンを形成した枠状の部材に前記テー
   プキャリアを接続し、前記テープキャリアのリードを前
   記枠状の部材の配線パターンと接続して構成した枠状の
   部材を有するテープキャリアを複数積層して、前記各々
   の半導体チップに共通する信号が入出力される前記各々
   のリード相互の導通が前記枠状の部材の配線パターンに
   よって行われることを特徴とする半導体装置。 ２．前記積層した複数の枠状の部材を覆う底部材又は蓋
   部材の少なくとも何れかが取り付けられていることを特
   徴とする特許請求の範囲第１項に記載の半導体装置。 ３．前記テープキャリアのリードが半導体チップと枠状
   の部材との間にて屈曲していることを特徴とする特許請
   求の範囲第１項又は第２項に記載の半導体装置。 ４．前記テープキャリアは半導体チップの主面を下に向
   けて枠状の部材に固定されることを特徴とする特許請求
   の範囲第１項乃至第３項の何れか一項に記載の半導体装
   置。 ５．前記複数の枠状の部材が同一形状であることを特徴
   とする特許請求の範囲第１項乃至第４項の何れか一項に
   記載の半導体装置。 ６．半導体チップが接続されたテープキャリアを複数積
   層する半導体装置の製造方法であって、 半導体チップをテープキャリアに接続する工程と、 絶縁体に配線パターンを形成した枠状の部材を準備し、
   この枠状の部材の配線パターンに前記テープキャリアの
   リードを接続する工程と、 前記枠状の部材が接続されたテープキャリアを複数用意
   し、これらを積層する工程とを有し、前記各々の半導体
   チップに共通する信号が入出力される前記各々のリード
   相互の導通が前記枠状の部材の配線パターンを介して行
   われることを特徴とする半導体装置の製造方法。 ７．前記枠状の部材及び配線パターンは、積層セラミッ
   ク基板技術で形成したものであることを特徴とする特許
   請求の範囲第６項に記載の半導体装置の製造方法。