JP3552631B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3552631B2 JP3552631B2 JP2000051150A JP2000051150A JP3552631B2 JP 3552631 B2 JP3552631 B2 JP 3552631B2 JP 2000051150 A JP2000051150 A JP 2000051150A JP 2000051150 A JP2000051150 A JP 2000051150A JP 3552631 B2 JP3552631 B2 JP 3552631B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- insulating layer
- lead frame
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、更に詳しくは、複数段の積層が可能でコンパクトな半導体装置、及び該半導体装置を製造する製造方法に関する。
【０００２】
【従来の技術】
図１８及び図１９は、特許第２７６５８２３号公報に記載された三次元積層型の半導体装置を単体で示す断面図である。図１９に示す半導体装置は最下段に配置される形態であり、図１８に示す半導体装置は最下段以外の形態である。
【０００３】
図１８に示す半導体装置は、所定パターンを有し所定形状に折曲されたリードフレーム１０７と、リードフレーム１０７に接着剤１０６で接着された半導体チップ１０５とを有し、リードフレーム１０７及び半導体チップ１０５が樹脂製のパッケージ胴体１０８で封止されている。リードフレーム１０７の内部リード部１０２に、半導体チップ１０５の対応するボンディングパッド１０１が接続されている。リードフレーム１０７は更に、先端がパッケージ胴体１０８の外部に露出する外部リード部１０９と、内部リード部１０２と外部リード部１０９との間に形成された結合リード部１０３とを有する。
【０００４】
結合リード部１０３は上方に屈曲してパッケージ胴体１０８の上面から露出しており、結合リード部１０３の裏面には、先端がパッケージ胴体１０８の下面から露出する垂直接続手段１０４が接続される。結合リード部１０３及び垂直接続手段１０４を介して、上下方向に積層される複数の半導体装置が相互に電気的且つ機械的に結合される。図１９に示す半導体装置は、図１８の半導体装置とほぼ同様の構成を有するが、外部リード部１０９の露出端が折曲形成されて外部リード１１０を形成している。
【０００５】
図１８の半導体装置を積層して相互に接続し、図１９の半導体装置を最下段に接続する場合には、ハンダや導電性ペースト等の導電性物質を垂直接続手段１０４の露出端に設け、この導電性物質と結合リード部分１０３とを接合させて電気的且つ機械的に結合する。
【０００６】
【発明が解決しようとする課題】
上記従来の半導体装置では、リードフレーム１０７はその半導体チップ搭載ランドがディンプル構造となっているが、半導体チップ１０５の外形サイズや厚さとは無関係に半導体チップ１０５よりも大きく形成されている。また、垂直接続手段１０４の位置が、半導体チップ１０７の外周側の離れた位置にある。この構造により、パッケージサイズが半導体チップ１０７よりも大幅に大きく、標準の半導体モールドパッケージよりも一層大きくなっている。
【０００７】
樹脂封止によるパッケージ胴体１０８は、垂直接続手段１０４部分のパッケージ胴体用樹脂を除く特殊な構造を備えた成型金型を用いて形成されるので、設計変更がある際には長時間を要し、リソースが大となる。また、成型金型を用いるため、垂直接続手段１０４の加工精度には限度があり、１５０μｍ以下の狭ピッチに対応することが極めて困難である。このため、パッケージの小型化に限界があり、その結果として高密度実装が極めて困難になる。更に、積層時の位置によって外部リード部１０９の露出端の形状が異なるなど、特殊加工が必要であり、高価格を招く。従来のリードフレームは０．１２ｍｍ程度と比較的厚く形成されているので、パッケージ全体が厚くなっていた。
【０００８】
三次元積層構造においては、電気的に各段の半導体チップを個別に選択する手段が必須であるが、上記特許公報にはその構造についての記載がない。各段の半導体装置毎に適合する種類のリードフレームが必要になると、各種リードフレームの開発工数、日程等のリソースが大きくなると同時に、各段数毎の製品管理や資材管理等の管理費用が増大する。また、三次元半導体装置の製造数が、歩留まりが最も低い段における製品発生数によって制限されることになり、その他の段数の製品が不動在庫品として残り、これに伴い高コストを招く。
【０００９】
本発明は、上記に鑑み、複数段の積層構造が容易に得られる構成を有しながらも、パッケージ外形が半導体チップよりあまり大きくなく、高密度実装に適した構造の半導体装置を提供することを目的とする。
【００１０】
本発明は更に、上記目的を達成した上で、特殊加工が必要なリードフレームを不要とし、複数種類のリードフレームが必要であった従来の半導体装置で生じていたようなコスト高を抑えることができる半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、半導体チップと、内面に絶縁層が形成され前記半導体チップを収容する収容凹部を有するリードフレームとを備え、
前記リードフレームが、前記絶縁層を貫通する接続部材によって前記収容凹部内の半導体チップの電極パッドに電気的且つ機械的に結合されるインナリード部と、前記収容凹部の開口部近傍に配置されるアウタリード部とを備えることを特徴とする。
【００１２】
本発明の半導体装置では、収容凹部を、半導体チップの厚みと略同等の深さを有する形状にすることができ、しかも半導体チップ周囲の絶縁層及びリードフレームを極めて薄く形成することができるので、パッケージ外形の寸法を半導体チップ外形よりあまり大きくすることなく、高密度実装に適した小型形状が得られる。本発明の半導体装置を複数段積層する際には、相互に隣接する半導体装置のアウタリード部とインナリード部とを、熱圧着法又はリフロー法で一括して電気的且つ機械的に結合することができ、三次元積層型の半導体装置を簡便に形成することができる。
【００１３】
ここで、前記リードフレームにおける前記絶縁層と逆の面に別の絶縁層を更に備え、前記収容凹部内の半導体チップが樹脂封止されていることが好ましい。この場合、半導体チップが実装されたリードフレームを別の絶縁層で封止し、絶縁性を良好にすると共に、機械的な強度を高めることができる。
【００１４】
具体的には、前記絶縁層及び別の絶縁層の双方が１〜５０μｍの厚みを有する。また、前記リードフレームが０．０５〜０．１２５ｍｍの厚みを有する。この場合、半導体チップを覆う部分を極めて薄くし、半導体装置を半導体チップの外形サイズと略同等のパッケージとして構成できる。
【００１５】
また、前記別の絶縁層を貫通し前記インナリード部に導通する部分を露出させる開口部を備えることが好ましい。これにより、複数段積層した半導体装置を相互に容易に接続することができる。
【００１６】
更に、前記半導体装置が複数段積層された三次元積層型の半導体装置であって、
１の半導体装置における前記アウタリード部が、次の段の半導体装置における前記インナリード部と導通する部分に電気的且つ機械的に結合され、最下段の半導体装置の前記アウタリード部を除き全体的に樹脂封止されることが好ましい。この場合、パッケージ外形が半導体チップよりあまり大きくなく高密度実装に適し、全体的に絶縁性が良好な三次元積層型半導体装置を得ることができる。
【００１７】
或いは、上記に代えて、前記半導体装置が複数段積層された三次元積層型の半導体装置であって、
１の半導体装置における前記リードフレームが、前記インナリード部の一部を次の段の半導体装置の前記インナリード部に１ピッチ分ずれた状態で接続可能な形状を有することも好ましい態様である。この場合、１種類の形態のリードフレームを用いながらも、複数段の半導体装置の各半導体チップに備えたチップセレクタ端子を個別にマザーボードに導通させ、各段の半導体チップを電気的に個別に選択するチップセレクタ機能を実現することが可能になる。このため、特殊加工が必要な複数種類のリードフレームを不要にして、コストアップを抑えることができる。
【００１８】
本発明の半導体装置の製造方法は、リードフレームの一部を凹形状に形成し、
前記凹形状部分の内面側に絶縁層を設けて、半導体チップの厚みと略同等の深さを有し半導体チップを収容する収容凹部に形成し、
前記リードフレームに所定のリードパターンを形成し、
前記絶縁層に、前記収容凹部内の半導体チップの電極パッドと前記リードパターンとを接続するための開口部を形成し、
前記開口部内に導電性接続部材を設け、
前記収容凹部に半導体チップを挿入し、前記導電性接続部材によって前記電極パッドと前記リードパターンとを電気的且つ機械的に結合することを特徴とする。
【００１９】
本発明の半導体装置の製造方法では、リードフレームのインナリード部となる領域に対応する面に絶縁層を形成してからリードフレームにリードパターンを形成できるので、インナリード部において電気的に絶縁され浮島状態になる部分を絶縁層で保持しつつ、後続の工程を実施することができる。
【００２０】
ここで、前記リードパターンの形成工程に後続して、前記リードフレームにおける前記絶縁層と逆の面に別の絶縁層を形成して前記収容凹部内の半導体チップを樹脂封止する工程を更に含むことが好ましい。この場合、インナリード部に導通するアウタリード部を露出した状態で樹脂封止される構造が得られ、パッケージ外周部を有効に絶縁して製品信頼性を向上させることができる。
【００２１】
また、前記開口部の形成工程に先行又は後続して、前記別の絶縁層に別の開口部を形成する工程を更に含むことも好ましい態様である。この場合、アウタリード部を露出した状態で樹脂封止された構造の半導体装置を複数段積層して相互に接続する工程が簡便になる。
【００２２】
更に、前記凹形状の形成工程では、前記リードフレームにプレス加工又はハーフエッチングを施すことによって前記凹形状に形成することが好ましい。この場合、例えば１つのリードフレームに凹形状部分を複数形成し、このリードフレームに対して一連の工程を施してから、収容凹部に収容された半導体チップ単位で分割し、半導体装置の製造工程を簡略化することができる。
【００２３】
また、前記リードパターンの形成工程では、前記絶縁層に結合した前記リードフレームにエッチング法で、所定パターンを形成すると共に該パターンの一部を分離して浮島状態のリードパターンに形成することが好ましい。
【００２４】
或いは、上記に代えて、前記リードパターンの形成工程では、前記絶縁層に結合した前記リードフレームにエッチング法で所定パターンを形成してから、レーザビームを用いて前記パターンの一部を切除して浮島状態のリードパターンに形成することも好ましい態様である。
【００２５】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態例に基づいて本発明を更に詳細に説明する。図１は、本発明の第１実施形態例に係るディンプルリードフレーム構造の半導体装置を示す断面図である。
【００２６】
半導体装置は、半導体チップ１と、内面に絶縁層３が形成され半導体チップ１を収容する収容凹部５を有するリードフレーム２とを備えている。このリードフレーム２は、絶縁層３を貫通する導電性バンプ４ａ（接続部材、導電性接続部材）によって収容凹部５内の半導体チップ１の電極パッドに接続されるインナリード部と、収容凹部５の開口部近傍に配置されるアウタリード部とを備える。収容凹部５は、半導体チップ１の厚みと略同等の深さを有する。絶縁層３には、表裏を貫通し、導電性バンプ４ａを埋め込むための開口部４が形成されている。
【００２７】
図１の半導体装置は更に、図２に示すように、多段接続性及び実装性を考慮して、リードフレーム２の下端部分が、収容凹部５の開口部近傍に設けられインナリード部に導通するアウタリード部６となるように加工される。アウタリード部６は、同様の構成を有する他の半導体装置のリードフレーム２に接続可能な形状を有する。
【００２８】
図２の半導体装置は更に、図３に示すように、絶縁性を考慮して、リードフレーム２の外面にトランスファモールド法やキャスティング法等によって、絶縁性の封止樹脂７（別の絶縁層）が形成される。これにより、アウタリード部６を突出させた状態で樹脂封止されるので、パッケージ外周部が有効に絶縁され、製品信頼性が向上する。
【００２９】
図３の半導体装置は更に、図４に示すように、上段に位置する他の半導体装置のアウタリード部６との接続手段が封止樹脂７に形成される。この接続手段として、封止樹脂７における、上段の半導体装置のアウタリード部６に対応する位置に、エッチングやレーザ法等で封止樹脂開口部１１が形成される。
【００３０】
図５は、図４に示す半導体装置を所望の段数積層し、ディンプルリードフレーム構造の三次元積層型半導体装置とした状態を示す断面図である。つまり、同じタイプの半導体装置が４段積層され、下段側の半導体装置の封止樹脂開口部１１に、上段側の半導体装置のアウタリード部６が電気的且つ機械的に結合されることで、三次元積層型半導体装置が構成される。この場合、半導体装置を複数段積層し、各封止樹脂開口部１１にハンダ、導電性ペースト又は導電性接着材等を注入した後、熱圧着やリフロー法等で各段の半導体装置を一括して結合する。なお、図５における最上段の半導体装置には封止樹脂開口部１１が形成されていない。また、図１〜図５には、複数の開口部４のうちの１個のみを示した。
【００３１】
図６は、第１実施形態例とはやや異なる構成を備えたディンプルリードフレーム構造の半導体装置の製造工程を示す断面図であり、（ａ）〜（ｆ）は各工程を段階的に示す。
【００３２】
まず、図６（ａ）に示すような平坦状のリードフレーム２を用意し、図６（ｂ）に示すように、プレス法等でリードフレーム２をディンプル加工し、収容凹部５となるべき凹形状部分２ａを形成する。凹形状部分２ａの深さＡは、半導体チップ１の厚さに極力近い寸法とする。リードフレーム２には、厚さが例えば０．０５〜０．１２５ｍの４２合金又はＣｕ合金を使用することができる。
【００３３】
次いで、図６（ｃ）に示すように、凹形状部分２ａの内面に絶縁層３ａを形成して、半導体チップ１の厚みと略同等の深さを有し半導体チップ１を収容する収容凹部５として形成する。更に、リードフレーム２に所定のリードパターン（図示せず）を形成してから、リードフレーム２における収容凹部５の外面に絶縁層３ｂを形成する。絶縁層３ａ、３ｂは、フィルム貼付、スピンコート、スパッタ、或いは蒸着法等によって形成でき、各厚みを１〜５０μｍとすることができる。絶縁層３ａ、３ｂの材料には、例えば無機系のアルミナ或いは有機系のエポキシ樹脂やポリイミド樹脂等を使用することができる。
【００３４】
引き続き、図６（ｄ）に示すように、絶縁層３ａにおける半導体チップ１の各電極パッドに対応する位置に開口部４を、絶縁層３ｂにおける他の半導体装置のアウタリード部に対応する位置に封止樹脂開口部１１を、リソグラフィ技術又はレーザ加工法等で夫々形成する。
【００３５】
次いで、図６（ｅ）に示すように、各開口部４の内部に、Ａｕの単一材料や、Ｓｎ／Ｐｂ、Ｓｎ／Ｚｎ、Ｓｎ／Ａｇ、Ｓｎ／Ｂｉ等の合金材料を充填して、導電性バンプ４ａを形成する。導電性バンプ４ａは、半導体チップ１側に形成することもできる。各封止樹脂開口部１１の内部には、ハンダや導電性樹脂等から成る導電接続材１３を設ける。
【００３６】
更に、図６（ｆ）に示すように、リードフレーム２を所定の位置で切断してから、収容凹部５内に、各電極パッドがその対応する導電性バンプ４ａに接触する正規の状態で半導体チップ１を挿入する。この後、熱圧着法又はリフロー法等によって、絶縁層３ａを挟んで半導体チップ１の電極パッドとリードフレーム２のリードパターンとを導電性バンプ４ａで電気的且つ機械的に結合する。
【００３７】
本実施形態例では、収容凹部５内に半導体チップ１を収容した搭載エリアが連続するリードフレーム２を用いることにより、周知の半導体パッケージの実装技術をそのまま適用できる。これにより、大きなリソースを必要とせずに、軽薄短小化に対応した低コストな三次元積層型の半導体装置を簡便に製作することが出来る。
【００３８】
図７は、本発明の第２実施形態例に係るキャビティリードフレーム構造の半導体装置を示す断面図である。この半導体装置は、半導体チップ１と、内面に絶縁層３が形成され半導体チップ１を収容する収容凹部９を有するリードフレーム８とを備えている。リードフレーム８は、絶縁層３を貫通する導電性バンプ４ａによって収容凹部５内の半導体チップ１の電極パッドに接続されるインナリード部と、収容凹部５の開口部近傍に配置されるアウタリード部とを備える。収容凹部９は、半導体チップ１の厚みと略同等の深さを有する。絶縁層３には、表裏を貫通し、導電性バンプ４ａを埋め込むための開口部４が形成される。
【００３９】
図７の半導体装置は更に、図８に示すように、多段接続性及び実装性を考慮して、リードフレーム８の下端部分が、収容凹部９の開口部近傍に設けられインナリード部に導通するアウタリード部１０となるように加工される。アウタリード部１０は、同様の構成を有する他の半導体装置の、リードフレーム８に導通する部分に接続可能な形状を有する。
【００４０】
図８の半導体装置は更に、図９に示すように、絶縁性を考慮して、リードフレーム外面にトランスファモールド法やキャスティング法等によって封止樹脂７が形成される。これにより、アウタリード部６を突出した状態で樹脂封止されるので、パッケージ外周部が有効に電気絶縁され、製品信頼性が向上する。
【００４１】
図９の半導体装置は更に、図１０に示すように、上段に配置される他の半導体装置のアウタリード部１０との接続手段が封止樹脂７に形成される。この接続手段として、封止樹脂７における、上段の半導体装置のアウタリード部１０に対応する位置に、第１実施形態例と同様の手法で封止樹脂開口部１４が形成される。
【００４２】
図１１は、図１０に示す半導体装置を所望の段数積層し、ディンプルリードフレーム構造の三次元積層型半導体装置とした状態を示す断面図である。つまり、同じタイプの半導体装置が４段積層され、下段側の半導体装置の封止樹脂開口部１４に、上段側の半導体装置のアウタリード部１０が電気的且つ機械的に結合されることで、三次元積層型半導体装置が構成される。この結合は、第１実施形態例と同様に実施される。
【００４３】
図１２は、第２実施形態例とはやや異なる構成を備えたキャビティリードフレーム構造の半導体装置の製造工程を示す断面図であり、（ａ）〜（ｆ）は各工程を段階的に示す。
【００４４】
まず、図１２（ａ）に示すような平坦状のリードフレーム８を用意し、図１２（ｂ）に示すように、ハーフエッチング法等でリードフレーム８をキャビティ加工し、収容凹部９となるべき凹形状部分８ａを形成する。凹形状部分８ａの深さＢは、半導体チップ１の厚さに極力近い寸法とする。リードフレーム８には、厚さが例えば０．０５〜０．１２５ｍの４２合金又はＣｕ合金が用いられる。
【００４５】
次いで、図１２（ｃ）に示すように、凹形状部分８ａの内面に絶縁層３ａを形成して、収容凹部９を形成する。更に、リードフレーム８に所定のリードパターン（図示せず）を形成してから、リードフレーム８における収容凹部９の外面に絶縁層３ｂを形成する。絶縁層３ａ、３ｂの製造手法、厚み、材質は第１実施形態例と同様である。
【００４６】
引き続き、図１２（ｄ）に示すように、絶縁層３ａにおける半導体チップ１の各電極パッドに対応する位置に開口部４を、絶縁層３ｂにおける他の半導体装置のアウタリード部に対応する位置に封止樹脂開口部１４を、リソグラフィ技術又はレーザ加工法等で夫々形成する。
【００４７】
次いで、図１２（ｅ）に示すように、第１実施形態例と同様に、各開口部４の内部に導電性バンプ４ａを形成し、各封止樹脂開口部１４の内部に導電接続材１３を設ける。
【００４８】
更に、図１２（ｆ）に示すように、リードフレーム８を所定の位置で切断してから、収容凹部９内に半導体チップ１を正規の状態で挿入した後、熱圧着法又はリフロー法等で、絶縁層３ａを挟んで半導体チップ１の電極パッドとリードフレーム８のリードパターンとを導電性バンプ４ａで電気的且つ機械的に結合する。
【００４９】
本実施形態例によっても、収容凹部９内に半導体チップ１を収容した搭載エリアが連続するリードフレーム８を用いることで、第１実施形態例と同様の作用効果を得ることができる。
【００５０】
図１３は、本発明の第３実施形態例に係るチップセレクタリード構造の半導体装置を示し、（ａ）〜（ｃ）は夫々、平面展開図、正面図、側面断面図である。
【００５１】
図１３（ａ）に示すように、リードフレーム１５には、チップセレクタ構造を有しない通常パターンのリード部１６と、リード部１６から分離されたリード部１７、１８、１９とが、エッチング法やプレス法等で相互に対向して形成されている。リード部１６〜１９は夫々、第１及び第２実施形態例で説明したインナリード部及びアウタリード部を含んでいる。
【００５２】
図１３（ｂ）に示すように、各リード部１７は、或る半導体装置における半導体チップ１の電極パッドに接続された側から、次の段の半導体装置における結合リード部に１ピッチ分ずれた状態で接続されるリード形状を有する。この構成によると、チップセレクタ形状のリード部１７のみが他の部分と切り離されて浮島状にされる。
【００５３】
上記構成は、図１３（ｃ）に示すように、リードフレーム１５の片面に絶縁層３を形成してから、エッチング法でリードフレーム１５にパターニングを施すことで得られる。この場合、浮島状のリード部１７が絶縁層３によって保持されるので、所望形状のリードフレームが容易に実現出来る。
【００５４】
図１４は、図１３で説明したチップセレクタ構造をより詳細に示す図であり、（ａ）は平面図、（ｂ）は正面図である。この例では、図１４（ｂ）に示すように、上側部分だけでなく次段の半導体装置に接する下側部分にも、封止樹脂開口部１１（１４）がアウタリード部に対応して形成されている。
【００５５】
図１４（ａ）に示すように、図１３と同様に、リードフレーム１５には、通常パターンのリード部１６と、リード部１７〜１９とが対向して形成される。リード部１６〜１９における各インナリード部が、図示しない導電性バンプによって、半導体チップ１の対応する電極パッドと電気的且つ機械的に結合されている。半導体チップ１の外周部、素子形成領域面及び外周４辺に対応する個所に絶縁層３が形成されている。図１４（ｂ）に示すように、絶縁層３により、リード部１７〜１９が相互に絶縁されて信頼性が高められている。
【００５６】
本例の半導体装置を用いて三次元積層型半導体装置を構成する場合には、各半導体装置における封止樹脂開口部１１（１４）に、ハンダや導電性樹脂等から成る導電接続材１３を設けた後、各半導体装置を所望の段数積み重ね、熱圧着法やリフロー法等によって電気的且つ機械的に相互に結合する。
【００５７】
ここで、リード部１７は、チップ側面において、半導体チップ１のチップセレクタ電極（図示せず）に接続されたリード（図の最も左のリード）が、次の段の半導体装置に接続される側に１ピッチ分ずれた状態で導通し、且つこれに隣接する他の２本のリードも同様に１ピッチ分ずれた状態で導通するチップセレクタ構造を備える。
【００５８】
次に、図１４に示した半導体装置を実際に複数段積層する際のチップセレクタ構造について、図１５を参照して説明する。図１５は、図１４における半導体装置による三次元積層型半導体装置をマザーボードに実装する形態を示し、（ａ）は三次元積層型半導体装置の平面図、（ｂ）はマザーボードの正面図である。
【００５９】
図１５（ａ）に示すように、チップセレクタ構造を有する同じパターンのリードフレームが用いられた半導体装置２３〜２６を順次に積層し、前述した接続方法によって相互に電気的且つ機械的に結合し、三次元積層型半導体装置１２を形成する。
【００６０】
図１５（ｂ）に示すように、マザーボード２８には、チップセレクタ対応の搭載パターン２９が形成されており、上記三次元積層型半導体装置１２の最下段のリード部１７を搭載パターン２９に接続する。
【００６１】
本構成によると、図１５（ａ）における破線の電気経路２７で示すように、１〜４段目の各半導体装置２３〜２６に全て同じパターンのリードフレームを備えながらも、搭載パターン２９における端子２９ａが１段目の半導体チップのチップセレクタ電極に、端子２９ｂが２段目の半導体チップのチップセレクタ電極に、端子２９ｃが３段目の半導体チップのチップセレクタ電極に、端子２９ｄが４段目の半導体チップのチップセレクタ電極に夫々チップセレクタ信号を送信できる構造が実現できる。これにより、各半導体チップ１におけるチップセレクタ電極と導通するパターンが、電気的に並列回路になる。
【００６２】
以上のように、或る半導体装置におけるリードフレームが、インナリード部の一部を次の段の半導体装置のインナリード部に１ピッチ分ずれた状態で接続可能な形状を有するので、１種類の形態のリードフレームを用いながらも、複数段の各半導体装置２３〜２６の半導体チップ１におけるチップセレクタ端子をマザーボードの搭載パターン２９に個別に接続し、各段の半導体チップ１を電気的に個別に選択するチップセレクタ機能を備えることができる。このため、特殊加工が必要な複数種類のリードフレームが不要になり、コストアップを抑止できる。
【００６３】
図１６は、ディンプル構造のリードフレーム２或いはキャビティ構造のリードフレーム８に対してチップセレクタ構造のパターンを形成する工程を示し、（ａ）はリードフレーム２（８）の平面図、（ｂ）は正面図、（ｃ）はパターン形成後の状態を示す平面図である。
【００６４】
まず、図１６（ａ）、（ｂ）に示すように、リードフレーム２（８）のインナリード領域の片面に絶縁層３を形成してから、エッチング法によってリードフレーム２（８）をパターン化する。この際、予め絶縁層３が形成された状態でパターン化を実施するので、図１６（ｃ）に示すように、浮島状態になったチップセレクタ構造のリード１７、１８等のパターンを絶縁層３で保持しつつ処理を進めることができる。
【００６５】
図１７は、図１６（ａ）、（ｂ）から図１６（ｃ）に移行するまでの間でレーザビームによるパターン処理を実施する例を示し、（ａ）はリードフレーム２（８）の平面図、（ｂ）は正面図、（ｃ）はエッチング後の状態を示す平面図、（ｄ）はレーザビーム照射後の状態を示す平面図である。
【００６６】
本例では、まず、図１６の場合と同様に、図１７（ａ）、（ｂ）に示すように、リードフレーム２（８）のインナリード領域の片面に絶縁層３を形成し、図１７（ｃ）に示すように、エッチング法で、リードフレーム２（８）のパターン化を実施する。このパターン化では、リード１７、１８を浮島状態にするまでには至らず、リード１７、１８もリード１６と同様の形状にする。
【００６７】
次いで、図１７（ｄ）に示すように、炭酸ガスレーザ或いはＹＡＧレーザ等のレーザビームを照射して、リード１７、１８側のパターンのみをカットし、電気回路に対応するパターンとなるように加工する。これにより、図１６の場合と同様に、チップセレクタ構造のリードパターンを簡便に得ることができる。
【００６８】
以上のように、本発明の各実施形態例では、半導体チップ１の厚みと略同等の深さを有する収容凹部５、９に半導体チップ１を収容でき、しかも半導体チップ周囲の絶縁層３及びリードフレーム２、８が極めて薄く形成され、積層される他の半導体装置との接続手段であるアウタリード部６、１０が薄いリードフレーム２、８の一部で形成される。これにより、パッケージ外形の寸法が半導体チップ１の外形よりあまり大きくなく、高密度実装に適した小型形状が得られる。本発明の半導体装置を複数段積層する際には、相互に隣接する半導体装置の一方におけるインナリード部に導通する部分と、他方におけるアウタリード部とを、熱圧着法又はリフロー法によって一括して電気的且つ機械的に結合することができる。
【００６９】
また、上述のリードフレーム構造としたことにより、リードフレーム２、８の製造、及びこれを用いた三次元積層型半導体装置の製造に、今までに蓄積されたリードフレーム２、８を用いた半導体装置の組立て、選別検査、その他のプロセス技術、設備を流用することが可能になる。このため、リソースが小さく、低コストでありながらも、半導体チップサイズと同等の高密度実装が可能な三次元積層型半導体装置を実現出来る。更に、接続段数に拘わらず、１種類のリードフレームで対応することが出来るので、初期開発コストや開発工数の低減と、製造のための管理工数の削減とが実現出来ると同時に、各接続段数の歩留まりによる三次元積層型半導体装置の構成可能数に制限がなくなる。このため、歩留まりのアンバランスによる単品の三次元積層型半導体装置の不動在庫をなくし、製品全数を有効に活用することが出来る。
【００７０】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の半導体装置及びその製造方法は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した半導体装置及びその製造方法も、本発明の範囲に含まれる。
【００７１】
【発明の効果】
以上説明したように、本発明の半導体装置によると、複数段の積層構造を容易に得られる構成を有しながらも、パッケージ外形が半導体チップよりあまり大きくなく、高密度実装に適した構造を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態例に係る半導体装置を示す断面図である。
【図２】第１実施形態例に係る半導体装置を示す断面図である。
【図３】第１実施形態例に係る半導体装置を示す断面図である。
【図４】第１実施形態例に係る半導体装置を示す断面図である。
【図５】第１実施形態例に係る半導体装置の単品を複数段積層した三次元積層型半導体装置を示す断面図である。
【図６】第１実施形態例とはやや異なる構成を備えたディンプルリードフレーム構造の半導体装置の製造工程を示す断面図であり、（ａ）〜（ｆ）は各工程を段階的に示す。
【図７】本発明の第２実施形態例に係る半導体装置を示す断面図である。
【図８】第２実施形態例に係る半導体装置を示す断面図である。
【図９】第２実施形態例に係る半導体装置を示す断面図である。
【図１０】第２実施形態例に係る半導体装置を示す断面図である。
【図１１】第２実施形態例に係る半導体装置の単品を複数段積層した三次元積層型半導体装置を示す断面図である。
【図１２】第２実施形態例とはやや異なる構成を備えたキャビティリードフレーム構造の半導体装置の製造工程を示す断面図であり、（ａ）〜（ｆ）は各工程を段階的に示す。
【図１３】本発明の第３実施形態例に係るチップセレクタリード構造の半導体装置を示し、（ａ）〜（ｃ）は夫々、平面展開図、正面図、側面断面図である。
【図１４】図１３で説明したチップセレクタ構造をより詳細に示す図であり、（ａ）は平面図、（ｂ）は正面図である。
【図１５】図１４の半導体装置による三次元積層型半導体装置をマザーボードに実装する形態を示し、（ａ）は三次元積層型半導体装置の平面図、（ｂ）はマザーボードの正面図である。
【図１６】ディンプル構造又はキャビティ構造のリードフレームに対してチップセレクタ構造のパターンを形成する工程を示し、（ａ）はリードフレームの平面図、（ｂ）は正面図、（ｃ）はパターン形成後の状態を示す平面図である。
【図１７】図１６（ａ）、（ｂ）から図１６（ｃ）に移行するまでの間でレーザビームによるパターン処理を実施する例を示し、（ａ）はリードフレームの平面図、（ｂ）は正面図、（ｃ）はエッチング後の状態を示す平面図、（ｄ）はレーザビーム照射後の状態を示す平面図である。
【図１８】従来の三次元積層型の半導体装置を単体で示す断面図である。
【図１９】従来の三次元積層型の半導体装置を単体で示す断面図である。
【符号の説明】
１：半導体チップ
２、８、１５：リードフレーム
２ａ、８ａ：凹形状部分
３、３ａ、３ｂ：絶縁層
４：開口部
４ａ：導電性バンプ（接続部材、導電性接続部材）
５、９：収容凹部
６、１０：アウタリード部
７：封止樹脂（別の絶縁層）
１１、１４：封止樹脂開口部
１３：導電接続材
１６〜１９：リード部
２３〜２６：半導体装置
２９：搭載パターン
２９ａ〜２９ｄ：端子
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、更に詳しくは、複数段の積層が可能でコンパクトな半導体装置、及び該半導体装置を製造する製造方法に関する。
【０００２】
【従来の技術】
図１８及び図１９は、特許第２７６５８２３号公報に記載された三次元積層型の半導体装置を単体で示す断面図である。図１９に示す半導体装置は最下段に配置される形態であり、図１８に示す半導体装置は最下段以外の形態である。
【０００３】
図１８に示す半導体装置は、所定パターンを有し所定形状に折曲されたリードフレーム１０７と、リードフレーム１０７に接着剤１０６で接着された半導体チップ１０５とを有し、リードフレーム１０７及び半導体チップ１０５が樹脂製のパッケージ胴体１０８で封止されている。リードフレーム１０７の内部リード部１０２に、半導体チップ１０５の対応するボンディングパッド１０１が接続されている。リードフレーム１０７は更に、先端がパッケージ胴体１０８の外部に露出する外部リード部１０９と、内部リード部１０２と外部リード部１０９との間に形成された結合リード部１０３とを有する。
【０００４】
結合リード部１０３は上方に屈曲してパッケージ胴体１０８の上面から露出しており、結合リード部１０３の裏面には、先端がパッケージ胴体１０８の下面から露出する垂直接続手段１０４が接続される。結合リード部１０３及び垂直接続手段１０４を介して、上下方向に積層される複数の半導体装置が相互に電気的且つ機械的に結合される。図１９に示す半導体装置は、図１８の半導体装置とほぼ同様の構成を有するが、外部リード部１０９の露出端が折曲形成されて外部リード１１０を形成している。
【０００５】
図１８の半導体装置を積層して相互に接続し、図１９の半導体装置を最下段に接続する場合には、ハンダや導電性ペースト等の導電性物質を垂直接続手段１０４の露出端に設け、この導電性物質と結合リード部分１０３とを接合させて電気的且つ機械的に結合する。
【０００６】
【発明が解決しようとする課題】
上記従来の半導体装置では、リードフレーム１０７はその半導体チップ搭載ランドがディンプル構造となっているが、半導体チップ１０５の外形サイズや厚さとは無関係に半導体チップ１０５よりも大きく形成されている。また、垂直接続手段１０４の位置が、半導体チップ１０７の外周側の離れた位置にある。この構造により、パッケージサイズが半導体チップ１０７よりも大幅に大きく、標準の半導体モールドパッケージよりも一層大きくなっている。
【０００７】
樹脂封止によるパッケージ胴体１０８は、垂直接続手段１０４部分のパッケージ胴体用樹脂を除く特殊な構造を備えた成型金型を用いて形成されるので、設計変更がある際には長時間を要し、リソースが大となる。また、成型金型を用いるため、垂直接続手段１０４の加工精度には限度があり、１５０μｍ以下の狭ピッチに対応することが極めて困難である。このため、パッケージの小型化に限界があり、その結果として高密度実装が極めて困難になる。更に、積層時の位置によって外部リード部１０９の露出端の形状が異なるなど、特殊加工が必要であり、高価格を招く。従来のリードフレームは０．１２ｍｍ程度と比較的厚く形成されているので、パッケージ全体が厚くなっていた。
【０００８】
三次元積層構造においては、電気的に各段の半導体チップを個別に選択する手段が必須であるが、上記特許公報にはその構造についての記載がない。各段の半導体装置毎に適合する種類のリードフレームが必要になると、各種リードフレームの開発工数、日程等のリソースが大きくなると同時に、各段数毎の製品管理や資材管理等の管理費用が増大する。また、三次元半導体装置の製造数が、歩留まりが最も低い段における製品発生数によって制限されることになり、その他の段数の製品が不動在庫品として残り、これに伴い高コストを招く。
【０００９】
本発明は、上記に鑑み、複数段の積層構造が容易に得られる構成を有しながらも、パッケージ外形が半導体チップよりあまり大きくなく、高密度実装に適した構造の半導体装置を提供することを目的とする。
【００１０】
本発明は更に、上記目的を達成した上で、特殊加工が必要なリードフレームを不要とし、複数種類のリードフレームが必要であった従来の半導体装置で生じていたようなコスト高を抑えることができる半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、半導体チップと、内面に絶縁層が形成され前記半導体チップを収容する収容凹部を有するリードフレームとを備え、
前記リードフレームが、前記絶縁層を貫通する接続部材によって前記収容凹部内の半導体チップの電極パッドに電気的且つ機械的に結合されるインナリード部と、前記収容凹部の開口部近傍に配置されるアウタリード部とを備えることを特徴とする。
【００１２】
本発明の半導体装置では、収容凹部を、半導体チップの厚みと略同等の深さを有する形状にすることができ、しかも半導体チップ周囲の絶縁層及びリードフレームを極めて薄く形成することができるので、パッケージ外形の寸法を半導体チップ外形よりあまり大きくすることなく、高密度実装に適した小型形状が得られる。本発明の半導体装置を複数段積層する際には、相互に隣接する半導体装置のアウタリード部とインナリード部とを、熱圧着法又はリフロー法で一括して電気的且つ機械的に結合することができ、三次元積層型の半導体装置を簡便に形成することができる。
【００１３】
ここで、前記リードフレームにおける前記絶縁層と逆の面に別の絶縁層を更に備え、前記収容凹部内の半導体チップが樹脂封止されていることが好ましい。この場合、半導体チップが実装されたリードフレームを別の絶縁層で封止し、絶縁性を良好にすると共に、機械的な強度を高めることができる。
【００１４】
具体的には、前記絶縁層及び別の絶縁層の双方が１〜５０μｍの厚みを有する。また、前記リードフレームが０．０５〜０．１２５ｍｍの厚みを有する。この場合、半導体チップを覆う部分を極めて薄くし、半導体装置を半導体チップの外形サイズと略同等のパッケージとして構成できる。
【００１５】
また、前記別の絶縁層を貫通し前記インナリード部に導通する部分を露出させる開口部を備えることが好ましい。これにより、複数段積層した半導体装置を相互に容易に接続することができる。
【００１６】
更に、前記半導体装置が複数段積層された三次元積層型の半導体装置であって、
１の半導体装置における前記アウタリード部が、次の段の半導体装置における前記インナリード部と導通する部分に電気的且つ機械的に結合され、最下段の半導体装置の前記アウタリード部を除き全体的に樹脂封止されることが好ましい。この場合、パッケージ外形が半導体チップよりあまり大きくなく高密度実装に適し、全体的に絶縁性が良好な三次元積層型半導体装置を得ることができる。
【００１７】
或いは、上記に代えて、前記半導体装置が複数段積層された三次元積層型の半導体装置であって、
１の半導体装置における前記リードフレームが、前記インナリード部の一部を次の段の半導体装置の前記インナリード部に１ピッチ分ずれた状態で接続可能な形状を有することも好ましい態様である。この場合、１種類の形態のリードフレームを用いながらも、複数段の半導体装置の各半導体チップに備えたチップセレクタ端子を個別にマザーボードに導通させ、各段の半導体チップを電気的に個別に選択するチップセレクタ機能を実現することが可能になる。このため、特殊加工が必要な複数種類のリードフレームを不要にして、コストアップを抑えることができる。
【００１８】
本発明の半導体装置の製造方法は、リードフレームの一部を凹形状に形成し、
前記凹形状部分の内面側に絶縁層を設けて、半導体チップの厚みと略同等の深さを有し半導体チップを収容する収容凹部に形成し、
前記リードフレームに所定のリードパターンを形成し、
前記絶縁層に、前記収容凹部内の半導体チップの電極パッドと前記リードパターンとを接続するための開口部を形成し、
前記開口部内に導電性接続部材を設け、
前記収容凹部に半導体チップを挿入し、前記導電性接続部材によって前記電極パッドと前記リードパターンとを電気的且つ機械的に結合することを特徴とする。
【００１９】
本発明の半導体装置の製造方法では、リードフレームのインナリード部となる領域に対応する面に絶縁層を形成してからリードフレームにリードパターンを形成できるので、インナリード部において電気的に絶縁され浮島状態になる部分を絶縁層で保持しつつ、後続の工程を実施することができる。
【００２０】
ここで、前記リードパターンの形成工程に後続して、前記リードフレームにおける前記絶縁層と逆の面に別の絶縁層を形成して前記収容凹部内の半導体チップを樹脂封止する工程を更に含むことが好ましい。この場合、インナリード部に導通するアウタリード部を露出した状態で樹脂封止される構造が得られ、パッケージ外周部を有効に絶縁して製品信頼性を向上させることができる。
【００２１】
また、前記開口部の形成工程に先行又は後続して、前記別の絶縁層に別の開口部を形成する工程を更に含むことも好ましい態様である。この場合、アウタリード部を露出した状態で樹脂封止された構造の半導体装置を複数段積層して相互に接続する工程が簡便になる。
【００２２】
更に、前記凹形状の形成工程では、前記リードフレームにプレス加工又はハーフエッチングを施すことによって前記凹形状に形成することが好ましい。この場合、例えば１つのリードフレームに凹形状部分を複数形成し、このリードフレームに対して一連の工程を施してから、収容凹部に収容された半導体チップ単位で分割し、半導体装置の製造工程を簡略化することができる。
【００２３】
また、前記リードパターンの形成工程では、前記絶縁層に結合した前記リードフレームにエッチング法で、所定パターンを形成すると共に該パターンの一部を分離して浮島状態のリードパターンに形成することが好ましい。
【００２４】
或いは、上記に代えて、前記リードパターンの形成工程では、前記絶縁層に結合した前記リードフレームにエッチング法で所定パターンを形成してから、レーザビームを用いて前記パターンの一部を切除して浮島状態のリードパターンに形成することも好ましい態様である。
【００２５】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態例に基づいて本発明を更に詳細に説明する。図１は、本発明の第１実施形態例に係るディンプルリードフレーム構造の半導体装置を示す断面図である。
【００２６】
半導体装置は、半導体チップ１と、内面に絶縁層３が形成され半導体チップ１を収容する収容凹部５を有するリードフレーム２とを備えている。このリードフレーム２は、絶縁層３を貫通する導電性バンプ４ａ（接続部材、導電性接続部材）によって収容凹部５内の半導体チップ１の電極パッドに接続されるインナリード部と、収容凹部５の開口部近傍に配置されるアウタリード部とを備える。収容凹部５は、半導体チップ１の厚みと略同等の深さを有する。絶縁層３には、表裏を貫通し、導電性バンプ４ａを埋め込むための開口部４が形成されている。
【００２７】
図１の半導体装置は更に、図２に示すように、多段接続性及び実装性を考慮して、リードフレーム２の下端部分が、収容凹部５の開口部近傍に設けられインナリード部に導通するアウタリード部６となるように加工される。アウタリード部６は、同様の構成を有する他の半導体装置のリードフレーム２に接続可能な形状を有する。
【００２８】
図２の半導体装置は更に、図３に示すように、絶縁性を考慮して、リードフレーム２の外面にトランスファモールド法やキャスティング法等によって、絶縁性の封止樹脂７（別の絶縁層）が形成される。これにより、アウタリード部６を突出させた状態で樹脂封止されるので、パッケージ外周部が有効に絶縁され、製品信頼性が向上する。
【００２９】
図３の半導体装置は更に、図４に示すように、上段に位置する他の半導体装置のアウタリード部６との接続手段が封止樹脂７に形成される。この接続手段として、封止樹脂７における、上段の半導体装置のアウタリード部６に対応する位置に、エッチングやレーザ法等で封止樹脂開口部１１が形成される。
【００３０】
図５は、図４に示す半導体装置を所望の段数積層し、ディンプルリードフレーム構造の三次元積層型半導体装置とした状態を示す断面図である。つまり、同じタイプの半導体装置が４段積層され、下段側の半導体装置の封止樹脂開口部１１に、上段側の半導体装置のアウタリード部６が電気的且つ機械的に結合されることで、三次元積層型半導体装置が構成される。この場合、半導体装置を複数段積層し、各封止樹脂開口部１１にハンダ、導電性ペースト又は導電性接着材等を注入した後、熱圧着やリフロー法等で各段の半導体装置を一括して結合する。なお、図５における最上段の半導体装置には封止樹脂開口部１１が形成されていない。また、図１〜図５には、複数の開口部４のうちの１個のみを示した。
【００３１】
図６は、第１実施形態例とはやや異なる構成を備えたディンプルリードフレーム構造の半導体装置の製造工程を示す断面図であり、（ａ）〜（ｆ）は各工程を段階的に示す。
【００３２】
まず、図６（ａ）に示すような平坦状のリードフレーム２を用意し、図６（ｂ）に示すように、プレス法等でリードフレーム２をディンプル加工し、収容凹部５となるべき凹形状部分２ａを形成する。凹形状部分２ａの深さＡは、半導体チップ１の厚さに極力近い寸法とする。リードフレーム２には、厚さが例えば０．０５〜０．１２５ｍの４２合金又はＣｕ合金を使用することができる。
【００３３】
次いで、図６（ｃ）に示すように、凹形状部分２ａの内面に絶縁層３ａを形成して、半導体チップ１の厚みと略同等の深さを有し半導体チップ１を収容する収容凹部５として形成する。更に、リードフレーム２に所定のリードパターン（図示せず）を形成してから、リードフレーム２における収容凹部５の外面に絶縁層３ｂを形成する。絶縁層３ａ、３ｂは、フィルム貼付、スピンコート、スパッタ、或いは蒸着法等によって形成でき、各厚みを１〜５０μｍとすることができる。絶縁層３ａ、３ｂの材料には、例えば無機系のアルミナ或いは有機系のエポキシ樹脂やポリイミド樹脂等を使用することができる。
【００３４】
引き続き、図６（ｄ）に示すように、絶縁層３ａにおける半導体チップ１の各電極パッドに対応する位置に開口部４を、絶縁層３ｂにおける他の半導体装置のアウタリード部に対応する位置に封止樹脂開口部１１を、リソグラフィ技術又はレーザ加工法等で夫々形成する。
【００３５】
次いで、図６（ｅ）に示すように、各開口部４の内部に、Ａｕの単一材料や、Ｓｎ／Ｐｂ、Ｓｎ／Ｚｎ、Ｓｎ／Ａｇ、Ｓｎ／Ｂｉ等の合金材料を充填して、導電性バンプ４ａを形成する。導電性バンプ４ａは、半導体チップ１側に形成することもできる。各封止樹脂開口部１１の内部には、ハンダや導電性樹脂等から成る導電接続材１３を設ける。
【００３６】
更に、図６（ｆ）に示すように、リードフレーム２を所定の位置で切断してから、収容凹部５内に、各電極パッドがその対応する導電性バンプ４ａに接触する正規の状態で半導体チップ１を挿入する。この後、熱圧着法又はリフロー法等によって、絶縁層３ａを挟んで半導体チップ１の電極パッドとリードフレーム２のリードパターンとを導電性バンプ４ａで電気的且つ機械的に結合する。
【００３７】
本実施形態例では、収容凹部５内に半導体チップ１を収容した搭載エリアが連続するリードフレーム２を用いることにより、周知の半導体パッケージの実装技術をそのまま適用できる。これにより、大きなリソースを必要とせずに、軽薄短小化に対応した低コストな三次元積層型の半導体装置を簡便に製作することが出来る。
【００３８】
図７は、本発明の第２実施形態例に係るキャビティリードフレーム構造の半導体装置を示す断面図である。この半導体装置は、半導体チップ１と、内面に絶縁層３が形成され半導体チップ１を収容する収容凹部９を有するリードフレーム８とを備えている。リードフレーム８は、絶縁層３を貫通する導電性バンプ４ａによって収容凹部５内の半導体チップ１の電極パッドに接続されるインナリード部と、収容凹部５の開口部近傍に配置されるアウタリード部とを備える。収容凹部９は、半導体チップ１の厚みと略同等の深さを有する。絶縁層３には、表裏を貫通し、導電性バンプ４ａを埋め込むための開口部４が形成される。
【００３９】
図７の半導体装置は更に、図８に示すように、多段接続性及び実装性を考慮して、リードフレーム８の下端部分が、収容凹部９の開口部近傍に設けられインナリード部に導通するアウタリード部１０となるように加工される。アウタリード部１０は、同様の構成を有する他の半導体装置の、リードフレーム８に導通する部分に接続可能な形状を有する。
【００４０】
図８の半導体装置は更に、図９に示すように、絶縁性を考慮して、リードフレーム外面にトランスファモールド法やキャスティング法等によって封止樹脂７が形成される。これにより、アウタリード部６を突出した状態で樹脂封止されるので、パッケージ外周部が有効に電気絶縁され、製品信頼性が向上する。
【００４１】
図９の半導体装置は更に、図１０に示すように、上段に配置される他の半導体装置のアウタリード部１０との接続手段が封止樹脂７に形成される。この接続手段として、封止樹脂７における、上段の半導体装置のアウタリード部１０に対応する位置に、第１実施形態例と同様の手法で封止樹脂開口部１４が形成される。
【００４２】
図１１は、図１０に示す半導体装置を所望の段数積層し、ディンプルリードフレーム構造の三次元積層型半導体装置とした状態を示す断面図である。つまり、同じタイプの半導体装置が４段積層され、下段側の半導体装置の封止樹脂開口部１４に、上段側の半導体装置のアウタリード部１０が電気的且つ機械的に結合されることで、三次元積層型半導体装置が構成される。この結合は、第１実施形態例と同様に実施される。
【００４３】
図１２は、第２実施形態例とはやや異なる構成を備えたキャビティリードフレーム構造の半導体装置の製造工程を示す断面図であり、（ａ）〜（ｆ）は各工程を段階的に示す。
【００４４】
まず、図１２（ａ）に示すような平坦状のリードフレーム８を用意し、図１２（ｂ）に示すように、ハーフエッチング法等でリードフレーム８をキャビティ加工し、収容凹部９となるべき凹形状部分８ａを形成する。凹形状部分８ａの深さＢは、半導体チップ１の厚さに極力近い寸法とする。リードフレーム８には、厚さが例えば０．０５〜０．１２５ｍの４２合金又はＣｕ合金が用いられる。
【００４５】
次いで、図１２（ｃ）に示すように、凹形状部分８ａの内面に絶縁層３ａを形成して、収容凹部９を形成する。更に、リードフレーム８に所定のリードパターン（図示せず）を形成してから、リードフレーム８における収容凹部９の外面に絶縁層３ｂを形成する。絶縁層３ａ、３ｂの製造手法、厚み、材質は第１実施形態例と同様である。
【００４６】
引き続き、図１２（ｄ）に示すように、絶縁層３ａにおける半導体チップ１の各電極パッドに対応する位置に開口部４を、絶縁層３ｂにおける他の半導体装置のアウタリード部に対応する位置に封止樹脂開口部１４を、リソグラフィ技術又はレーザ加工法等で夫々形成する。
【００４７】
次いで、図１２（ｅ）に示すように、第１実施形態例と同様に、各開口部４の内部に導電性バンプ４ａを形成し、各封止樹脂開口部１４の内部に導電接続材１３を設ける。
【００４８】
更に、図１２（ｆ）に示すように、リードフレーム８を所定の位置で切断してから、収容凹部９内に半導体チップ１を正規の状態で挿入した後、熱圧着法又はリフロー法等で、絶縁層３ａを挟んで半導体チップ１の電極パッドとリードフレーム８のリードパターンとを導電性バンプ４ａで電気的且つ機械的に結合する。
【００４９】
本実施形態例によっても、収容凹部９内に半導体チップ１を収容した搭載エリアが連続するリードフレーム８を用いることで、第１実施形態例と同様の作用効果を得ることができる。
【００５０】
図１３は、本発明の第３実施形態例に係るチップセレクタリード構造の半導体装置を示し、（ａ）〜（ｃ）は夫々、平面展開図、正面図、側面断面図である。
【００５１】
図１３（ａ）に示すように、リードフレーム１５には、チップセレクタ構造を有しない通常パターンのリード部１６と、リード部１６から分離されたリード部１７、１８、１９とが、エッチング法やプレス法等で相互に対向して形成されている。リード部１６〜１９は夫々、第１及び第２実施形態例で説明したインナリード部及びアウタリード部を含んでいる。
【００５２】
図１３（ｂ）に示すように、各リード部１７は、或る半導体装置における半導体チップ１の電極パッドに接続された側から、次の段の半導体装置における結合リード部に１ピッチ分ずれた状態で接続されるリード形状を有する。この構成によると、チップセレクタ形状のリード部１７のみが他の部分と切り離されて浮島状にされる。
【００５３】
上記構成は、図１３（ｃ）に示すように、リードフレーム１５の片面に絶縁層３を形成してから、エッチング法でリードフレーム１５にパターニングを施すことで得られる。この場合、浮島状のリード部１７が絶縁層３によって保持されるので、所望形状のリードフレームが容易に実現出来る。
【００５４】
図１４は、図１３で説明したチップセレクタ構造をより詳細に示す図であり、（ａ）は平面図、（ｂ）は正面図である。この例では、図１４（ｂ）に示すように、上側部分だけでなく次段の半導体装置に接する下側部分にも、封止樹脂開口部１１（１４）がアウタリード部に対応して形成されている。
【００５５】
図１４（ａ）に示すように、図１３と同様に、リードフレーム１５には、通常パターンのリード部１６と、リード部１７〜１９とが対向して形成される。リード部１６〜１９における各インナリード部が、図示しない導電性バンプによって、半導体チップ１の対応する電極パッドと電気的且つ機械的に結合されている。半導体チップ１の外周部、素子形成領域面及び外周４辺に対応する個所に絶縁層３が形成されている。図１４（ｂ）に示すように、絶縁層３により、リード部１７〜１９が相互に絶縁されて信頼性が高められている。
【００５６】
本例の半導体装置を用いて三次元積層型半導体装置を構成する場合には、各半導体装置における封止樹脂開口部１１（１４）に、ハンダや導電性樹脂等から成る導電接続材１３を設けた後、各半導体装置を所望の段数積み重ね、熱圧着法やリフロー法等によって電気的且つ機械的に相互に結合する。
【００５７】
ここで、リード部１７は、チップ側面において、半導体チップ１のチップセレクタ電極（図示せず）に接続されたリード（図の最も左のリード）が、次の段の半導体装置に接続される側に１ピッチ分ずれた状態で導通し、且つこれに隣接する他の２本のリードも同様に１ピッチ分ずれた状態で導通するチップセレクタ構造を備える。
【００５８】
次に、図１４に示した半導体装置を実際に複数段積層する際のチップセレクタ構造について、図１５を参照して説明する。図１５は、図１４における半導体装置による三次元積層型半導体装置をマザーボードに実装する形態を示し、（ａ）は三次元積層型半導体装置の平面図、（ｂ）はマザーボードの正面図である。
【００５９】
図１５（ａ）に示すように、チップセレクタ構造を有する同じパターンのリードフレームが用いられた半導体装置２３〜２６を順次に積層し、前述した接続方法によって相互に電気的且つ機械的に結合し、三次元積層型半導体装置１２を形成する。
【００６０】
図１５（ｂ）に示すように、マザーボード２８には、チップセレクタ対応の搭載パターン２９が形成されており、上記三次元積層型半導体装置１２の最下段のリード部１７を搭載パターン２９に接続する。
【００６１】
本構成によると、図１５（ａ）における破線の電気経路２７で示すように、１〜４段目の各半導体装置２３〜２６に全て同じパターンのリードフレームを備えながらも、搭載パターン２９における端子２９ａが１段目の半導体チップのチップセレクタ電極に、端子２９ｂが２段目の半導体チップのチップセレクタ電極に、端子２９ｃが３段目の半導体チップのチップセレクタ電極に、端子２９ｄが４段目の半導体チップのチップセレクタ電極に夫々チップセレクタ信号を送信できる構造が実現できる。これにより、各半導体チップ１におけるチップセレクタ電極と導通するパターンが、電気的に並列回路になる。
【００６２】
以上のように、或る半導体装置におけるリードフレームが、インナリード部の一部を次の段の半導体装置のインナリード部に１ピッチ分ずれた状態で接続可能な形状を有するので、１種類の形態のリードフレームを用いながらも、複数段の各半導体装置２３〜２６の半導体チップ１におけるチップセレクタ端子をマザーボードの搭載パターン２９に個別に接続し、各段の半導体チップ１を電気的に個別に選択するチップセレクタ機能を備えることができる。このため、特殊加工が必要な複数種類のリードフレームが不要になり、コストアップを抑止できる。
【００６３】
図１６は、ディンプル構造のリードフレーム２或いはキャビティ構造のリードフレーム８に対してチップセレクタ構造のパターンを形成する工程を示し、（ａ）はリードフレーム２（８）の平面図、（ｂ）は正面図、（ｃ）はパターン形成後の状態を示す平面図である。
【００６４】
まず、図１６（ａ）、（ｂ）に示すように、リードフレーム２（８）のインナリード領域の片面に絶縁層３を形成してから、エッチング法によってリードフレーム２（８）をパターン化する。この際、予め絶縁層３が形成された状態でパターン化を実施するので、図１６（ｃ）に示すように、浮島状態になったチップセレクタ構造のリード１７、１８等のパターンを絶縁層３で保持しつつ処理を進めることができる。
【００６５】
図１７は、図１６（ａ）、（ｂ）から図１６（ｃ）に移行するまでの間でレーザビームによるパターン処理を実施する例を示し、（ａ）はリードフレーム２（８）の平面図、（ｂ）は正面図、（ｃ）はエッチング後の状態を示す平面図、（ｄ）はレーザビーム照射後の状態を示す平面図である。
【００６６】
本例では、まず、図１６の場合と同様に、図１７（ａ）、（ｂ）に示すように、リードフレーム２（８）のインナリード領域の片面に絶縁層３を形成し、図１７（ｃ）に示すように、エッチング法で、リードフレーム２（８）のパターン化を実施する。このパターン化では、リード１７、１８を浮島状態にするまでには至らず、リード１７、１８もリード１６と同様の形状にする。
【００６７】
次いで、図１７（ｄ）に示すように、炭酸ガスレーザ或いはＹＡＧレーザ等のレーザビームを照射して、リード１７、１８側のパターンのみをカットし、電気回路に対応するパターンとなるように加工する。これにより、図１６の場合と同様に、チップセレクタ構造のリードパターンを簡便に得ることができる。
【００６８】
以上のように、本発明の各実施形態例では、半導体チップ１の厚みと略同等の深さを有する収容凹部５、９に半導体チップ１を収容でき、しかも半導体チップ周囲の絶縁層３及びリードフレーム２、８が極めて薄く形成され、積層される他の半導体装置との接続手段であるアウタリード部６、１０が薄いリードフレーム２、８の一部で形成される。これにより、パッケージ外形の寸法が半導体チップ１の外形よりあまり大きくなく、高密度実装に適した小型形状が得られる。本発明の半導体装置を複数段積層する際には、相互に隣接する半導体装置の一方におけるインナリード部に導通する部分と、他方におけるアウタリード部とを、熱圧着法又はリフロー法によって一括して電気的且つ機械的に結合することができる。
【００６９】
また、上述のリードフレーム構造としたことにより、リードフレーム２、８の製造、及びこれを用いた三次元積層型半導体装置の製造に、今までに蓄積されたリードフレーム２、８を用いた半導体装置の組立て、選別検査、その他のプロセス技術、設備を流用することが可能になる。このため、リソースが小さく、低コストでありながらも、半導体チップサイズと同等の高密度実装が可能な三次元積層型半導体装置を実現出来る。更に、接続段数に拘わらず、１種類のリードフレームで対応することが出来るので、初期開発コストや開発工数の低減と、製造のための管理工数の削減とが実現出来ると同時に、各接続段数の歩留まりによる三次元積層型半導体装置の構成可能数に制限がなくなる。このため、歩留まりのアンバランスによる単品の三次元積層型半導体装置の不動在庫をなくし、製品全数を有効に活用することが出来る。
【００７０】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の半導体装置及びその製造方法は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した半導体装置及びその製造方法も、本発明の範囲に含まれる。
【００７１】
【発明の効果】
以上説明したように、本発明の半導体装置によると、複数段の積層構造を容易に得られる構成を有しながらも、パッケージ外形が半導体チップよりあまり大きくなく、高密度実装に適した構造を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態例に係る半導体装置を示す断面図である。
【図２】第１実施形態例に係る半導体装置を示す断面図である。
【図３】第１実施形態例に係る半導体装置を示す断面図である。
【図４】第１実施形態例に係る半導体装置を示す断面図である。
【図５】第１実施形態例に係る半導体装置の単品を複数段積層した三次元積層型半導体装置を示す断面図である。
【図６】第１実施形態例とはやや異なる構成を備えたディンプルリードフレーム構造の半導体装置の製造工程を示す断面図であり、（ａ）〜（ｆ）は各工程を段階的に示す。
【図７】本発明の第２実施形態例に係る半導体装置を示す断面図である。
【図８】第２実施形態例に係る半導体装置を示す断面図である。
【図９】第２実施形態例に係る半導体装置を示す断面図である。
【図１０】第２実施形態例に係る半導体装置を示す断面図である。
【図１１】第２実施形態例に係る半導体装置の単品を複数段積層した三次元積層型半導体装置を示す断面図である。
【図１２】第２実施形態例とはやや異なる構成を備えたキャビティリードフレーム構造の半導体装置の製造工程を示す断面図であり、（ａ）〜（ｆ）は各工程を段階的に示す。
【図１３】本発明の第３実施形態例に係るチップセレクタリード構造の半導体装置を示し、（ａ）〜（ｃ）は夫々、平面展開図、正面図、側面断面図である。
【図１４】図１３で説明したチップセレクタ構造をより詳細に示す図であり、（ａ）は平面図、（ｂ）は正面図である。
【図１５】図１４の半導体装置による三次元積層型半導体装置をマザーボードに実装する形態を示し、（ａ）は三次元積層型半導体装置の平面図、（ｂ）はマザーボードの正面図である。
【図１６】ディンプル構造又はキャビティ構造のリードフレームに対してチップセレクタ構造のパターンを形成する工程を示し、（ａ）はリードフレームの平面図、（ｂ）は正面図、（ｃ）はパターン形成後の状態を示す平面図である。
【図１７】図１６（ａ）、（ｂ）から図１６（ｃ）に移行するまでの間でレーザビームによるパターン処理を実施する例を示し、（ａ）はリードフレームの平面図、（ｂ）は正面図、（ｃ）はエッチング後の状態を示す平面図、（ｄ）はレーザビーム照射後の状態を示す平面図である。
【図１８】従来の三次元積層型の半導体装置を単体で示す断面図である。
【図１９】従来の三次元積層型の半導体装置を単体で示す断面図である。
【符号の説明】
１：半導体チップ
２、８、１５：リードフレーム
２ａ、８ａ：凹形状部分
３、３ａ、３ｂ：絶縁層
４：開口部
４ａ：導電性バンプ（接続部材、導電性接続部材）
５、９：収容凹部
６、１０：アウタリード部
７：封止樹脂（別の絶縁層）
１１、１４：封止樹脂開口部
１３：導電接続材
１６〜１９：リード部
２３〜２６：半導体装置
２９：搭載パターン
２９ａ〜２９ｄ：端子
Claims (9)
- 半導体チップと、内面に絶縁層が形成され前記半導体チップを収容する収容凹部を有するリードフレームとを備え、
前記リードフレームが、前記絶縁層を貫通する接続部材によって前記収容凹部内の半導体チップの電極パッドに電気的且つ機械的に結合されるインナリード部と、
該インナリード部から延び前記収容凹部の開口部近傍であって前記半導体チップの外縁部の外側に位置し、前記収容凹部の側面に沿って延在し、前記半導体チップの端面より突出する先端部を有するアウタリード部と、
前記リードフレームにおける前記絶縁層と逆の面に設けられた別の絶縁層と、
前記別の絶縁層を貫通し、前記インナリード部に導通する部分を露出させる樹脂封止開口部を備え、前記樹脂封止開口部が上に積層される前記アウタリード部を備える半導体装置の前記アウタリード部に対応する位置に設けられていることを特徴とする半導体装置。 - 前記絶縁層及び別の絶縁層の双方が1〜50μmの厚みを有することを特徴とする、請求項１に記載の半導体装置。
- 前記リードフレームが0.05〜0.125mmの厚みを有することを特徴とする、請求項１〜２の何れか一項に記載の半導体装置。
- 請求項１〜３の何れか一項に記載の半導体装置が複数段積層された三次元積層型の半導体装置であって、
１の半導体装置における前記アウタリード部の先端部が、次の段の半導体装置における前記インナリード部と導通する部分に電気的且つ機械的に結合され、最下段の半導体装置の前記アウタリード部の先端部を除き全体的に樹脂封止されることを特徴とする三次元積層型の半導体装置。 - 請求項１〜３の何れか一項に記載の半導体装置が複数段積層された三次元積層型の半導体装置であって、
１の半導体装置における前記リードフレームが、前記インナリード部の一部を次の段の半導体装置の前記インナリード部に１ピッチ分ずれた状態で接続可能な形状を有することを特徴とする三次元積層型の半導体装置。 - リードフレームの一部を凹形状に形成し、前記凹形状部分の内面側に絶縁層を設けて、半導体チップの厚みと略同等の深さを有し半導体チップを収容する収容凹部に形成し、前記凹形状を有するリードフレームを、前記収容凹部の開口部側の縁部に前記収容凹部の側面に沿って延在し、前記半導体チップの端面より突出する先端を有するアウタリードを有する所定のリードパターンに形成し、前記絶縁層に、前記収容凹部内の半導体チップの電極パッドと前記リードパターンのインナリードとを接続するための開口を形成し、前記開口内に導電性接続部材を設け、前記収容凹部に半導体チップを挿入し、前記導電性接続部材によって前記電極パッドと前記リードパターンとを電気的且つ機械的に結合し、前記リードフレームにおける前記絶縁層と逆の面に別の絶縁層を形成し、前記別の絶縁層に別の開口を形成することを特徴とする半導体装置の製造方法。
- 前記凹形状の形成工程では、前記リードフレームにプレス加工又はハーフエッチングを施すことによって前記収容凹部を形成することを特徴とする、請求項６に記載の半導体装置の製造方法。
- 前記リードパターンの形成工程では、前記絶縁層に結合した前記リードフレームにエッチング法で、所定パターンを形成すると共に該パターンの一部を分離して浮島状態のリードパターンに形成することを特徴とする、請求項６〜７の何れか一項に記載の半導体装置の製造方法。
- 前記リードパターンの形成工程では、前記絶縁層に結合した前記リードフレームにエッチング法で所定パターンを形成してから、レーザビームを用いて前記パターンの一部を切除して浮島状態のリードパターンに形成することを特徴とする、請求項６〜７の何れか一項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000051150A JP3552631B2 (ja) | 2000-02-28 | 2000-02-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000051150A JP3552631B2 (ja) | 2000-02-28 | 2000-02-28 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244382A JP2001244382A (ja) | 2001-09-07 |
| JP3552631B2 true JP3552631B2 (ja) | 2004-08-11 |
Family
ID=18572829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000051150A Expired - Fee Related JP3552631B2 (ja) | 2000-02-28 | 2000-02-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3552631B2 (ja) |
-
2000
- 2000-02-28 JP JP2000051150A patent/JP3552631B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001244382A (ja) | 2001-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6803254B2 (en) | Wire bonding method for a semiconductor package | |
| US7029953B2 (en) | Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device | |
| JP6244147B2 (ja) | 半導体装置の製造方法 | |
| US9330941B2 (en) | Package carrier and manufacturing method thereof | |
| WO2007026392A1 (ja) | 半導体装置およびその製造方法 | |
| JP2953899B2 (ja) | 半導体装置 | |
| JPH09252065A (ja) | 半導体装置及びその製造方法及び基板フレーム | |
| US9972560B2 (en) | Lead frame and semiconductor device | |
| KR19990006158A (ko) | 볼 그리드 어레이 패키지 | |
| JP2001035998A (ja) | ウェーハレベルスタックパッケージ及びその製造方法 | |
| WO2007148782A1 (ja) | 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置 | |
| US20190088578A1 (en) | Substrate for semiconductor elements and semiconductor device | |
| JP3660663B2 (ja) | チップパッケージの製造方法 | |
| JP2001085603A (ja) | 半導体装置 | |
| JP2001332580A (ja) | 半導体装置及びその製造方法 | |
| JP3552631B2 (ja) | 半導体装置及びその製造方法 | |
| JP3939707B2 (ja) | 樹脂封止型半導体パッケージおよびその製造方法 | |
| JP4695796B2 (ja) | 半導体装置、半導体装置ユニットおよびその製造方法 | |
| JP2006032871A (ja) | 半導体装置 | |
| JP7467214B2 (ja) | 配線基板、電子装置及び配線基板の製造方法 | |
| KR20010073946A (ko) | 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법 | |
| JP2007109914A (ja) | 半導体装置の製造方法 | |
| JP3508683B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003174113A (ja) | 半導体装置およびその製造方法ならびに電子回路装置 | |
| JPH05226513A (ja) | プラスチックピングリッドアレイ型パッケージ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040426 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |