JPH09223759A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09223759A JPH09223759A JP4960196A JP4960196A JPH09223759A JP H09223759 A JPH09223759 A JP H09223759A JP 4960196 A JP4960196 A JP 4960196A JP 4960196 A JP4960196 A JP 4960196A JP H09223759 A JPH09223759 A JP H09223759A
- Authority
- JP
- Japan
- Prior art keywords
- film substrate
- semiconductor chip
- connection electrodes
- connection
- connection electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップのバンプの配列パターンを変更
するために、半導体チップとフィルム基板とを一体化し
たものにおいて、半田バンプを良好に形成することがで
きるようにする。 【解決手段】 半導体チップ２７の上面中央部にはフィ
ルム基板２１が両面接着フィルム２９を介して接着され
ている。半導体チップ２７のバンプ２８には第２の接続
電極２４が接合されている。第１の接続電極２３上には
半田バンプ２６が形成されている。ところで、半田バン
プ２６を形成する場合、半田ボールを第１の接続電極２
３上に配置し、ウェットバックを行うこととなる。この
場合、半田ボールを第１の接続電極２３上に直接接触さ
せて配置することができ、ひいては半田バンプ２６を良
好に形成することができる。
するために、半導体チップとフィルム基板とを一体化し
たものにおいて、半田バンプを良好に形成することがで
きるようにする。 【解決手段】 半導体チップ２７の上面中央部にはフィ
ルム基板２１が両面接着フィルム２９を介して接着され
ている。半導体チップ２７のバンプ２８には第２の接続
電極２４が接合されている。第１の接続電極２３上には
半田バンプ２６が形成されている。ところで、半田バン
プ２６を形成する場合、半田ボールを第１の接続電極２
３上に配置し、ウェットバックを行うこととなる。この
場合、半田ボールを第１の接続電極２３上に直接接触さ
せて配置することができ、ひいては半田バンプ２６を良
好に形成することができる。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置および
その製造方法に関する。
その製造方法に関する。
【０００２】
【従来の技術】例えばフリップチップ方式と呼ばれる半
導体装置の実装技術では、ＬＳＩなどからなる半導体チ
ップの下面に設けられた複数のバンプを回路基板の上面
に設けられた複数の接続パッドに接合することにより、
半導体チップを回路基板上に実装している。ところで、
半導体チップは、一般的に、直方体形状であって、その
一の面の周辺部に複数のバンプが配列形成された構造と
なっている。したがって、ユーザー側において、半導体
チップのバンプの配列パターン（バンプの配列位置、バ
ンプのサイズ、バンプの配列ピッチなど）を変更するこ
とはできない。
導体装置の実装技術では、ＬＳＩなどからなる半導体チ
ップの下面に設けられた複数のバンプを回路基板の上面
に設けられた複数の接続パッドに接合することにより、
半導体チップを回路基板上に実装している。ところで、
半導体チップは、一般的に、直方体形状であって、その
一の面の周辺部に複数のバンプが配列形成された構造と
なっている。したがって、ユーザー側において、半導体
チップのバンプの配列パターン（バンプの配列位置、バ
ンプのサイズ、バンプの配列ピッチなど）を変更するこ
とはできない。
【０００３】そこで、従来では、以上のような問題点を
解決するために、半導体チップを回路基板上に直接実装
するのではなく、フィルム基板を介して実装する方法が
考えられている。図９は従来のこのような半導体装置
（半導体チップとフィルム基板とを一体化してなるも
の）の一例を示したものである。ポリイミドフィルムな
どからなるフィルム基板１の下面全体には複数の第１の
接続電極２がマトリックス状に配列形成されている。フ
ィルム基板１の下面周辺部には複数の第２の接続電極３
が該下面から周囲に突出して配列形成されている。複数
の第１の接続電極２と複数の第２の接続電極３との相対
応するもの同士は、フィルム基板１の下面に形成された
複数の引き回し線４を介して、それぞれ電気的に接続さ
れている。第１の接続電極２の中央部に対応する部分に
おけるフィルム基板１には円孔５が形成され、この円孔
５を介して露出された第１の接続電極２の露出面上には
半田バンプ６が設けられている。一方、半導体チップ７
は、上面周辺部にバンプ８を備えた構造となっている。
そして、フィルム基板１は半導体チップ７の上面中央部
に接着剤９を介して接着され、第２の接続電極３は半導
体チップ７のバンプ８に接合され、この接合部分は樹脂
封止材１０によって封止されている。
解決するために、半導体チップを回路基板上に直接実装
するのではなく、フィルム基板を介して実装する方法が
考えられている。図９は従来のこのような半導体装置
（半導体チップとフィルム基板とを一体化してなるも
の）の一例を示したものである。ポリイミドフィルムな
どからなるフィルム基板１の下面全体には複数の第１の
接続電極２がマトリックス状に配列形成されている。フ
ィルム基板１の下面周辺部には複数の第２の接続電極３
が該下面から周囲に突出して配列形成されている。複数
の第１の接続電極２と複数の第２の接続電極３との相対
応するもの同士は、フィルム基板１の下面に形成された
複数の引き回し線４を介して、それぞれ電気的に接続さ
れている。第１の接続電極２の中央部に対応する部分に
おけるフィルム基板１には円孔５が形成され、この円孔
５を介して露出された第１の接続電極２の露出面上には
半田バンプ６が設けられている。一方、半導体チップ７
は、上面周辺部にバンプ８を備えた構造となっている。
そして、フィルム基板１は半導体チップ７の上面中央部
に接着剤９を介して接着され、第２の接続電極３は半導
体チップ７のバンプ８に接合され、この接合部分は樹脂
封止材１０によって封止されている。
【０００４】このように、この半導体装置では、半導体
チップ７とフィルム基板１とを一体化し、フィルム基板
１の下面全体にマトリックス状に形成された複数の第１
の接続電極２の円孔５を介して露出された露出面上に半
田バンプ６を形成しているので、半導体チップ７のバン
プ８の配列パターンを変更することができなくても、フ
ィルム基板１の半田バンプ６の配列パターンを自由に選
定することができ、したがって実質的なバンプの配列パ
ターンを変更することができる。
チップ７とフィルム基板１とを一体化し、フィルム基板
１の下面全体にマトリックス状に形成された複数の第１
の接続電極２の円孔５を介して露出された露出面上に半
田バンプ６を形成しているので、半導体チップ７のバン
プ８の配列パターンを変更することができなくても、フ
ィルム基板１の半田バンプ６の配列パターンを自由に選
定することができ、したがって実質的なバンプの配列パ
ターンを変更することができる。
【０００５】
【発明が解決しようとする課題】ところで、従来のこの
ような半導体装置において半田バンプ６を形成する場
合、まず図１０に示すように、フィルム基板１に形成さ
れた円孔５の径よりも大きい径の半田ボール６ａを円孔
５の部分に配置し、ウェットバックを行うことにより、
図９に示すように、半田バンプ６を形成している。この
場合、ポリイミドフィルムなどからなるフィルム基板１
の厚さが比較的厚いので、半田ボール６ａを円孔５の部
分に配置すると、半田ボール６ａと第１の接続電極２と
の間に比較的大きな空間が形成されることになる。この
ため、ウェットバックを行っても、半田バンプ６と第１
の接続電極２との間に多少の空間が残ることがあり、ひ
いては導電性が悪くなるとともに、半田バンプ６の密着
性が低下するというという問題があった。この発明の課
題は、導通性および密着性が良好な半田バンプを形成す
ることができるようにすることである。
ような半導体装置において半田バンプ６を形成する場
合、まず図１０に示すように、フィルム基板１に形成さ
れた円孔５の径よりも大きい径の半田ボール６ａを円孔
５の部分に配置し、ウェットバックを行うことにより、
図９に示すように、半田バンプ６を形成している。この
場合、ポリイミドフィルムなどからなるフィルム基板１
の厚さが比較的厚いので、半田ボール６ａを円孔５の部
分に配置すると、半田ボール６ａと第１の接続電極２と
の間に比較的大きな空間が形成されることになる。この
ため、ウェットバックを行っても、半田バンプ６と第１
の接続電極２との間に多少の空間が残ることがあり、ひ
いては導電性が悪くなるとともに、半田バンプ６の密着
性が低下するというという問題があった。この発明の課
題は、導通性および密着性が良好な半田バンプを形成す
ることができるようにすることである。
【０００６】
【課題を解決するための手段】請求項１記載の発明に係
る半導体装置は、一の面の周辺部に複数の接続電極が配
列形成された半導体チップと、この半導体チップの一の
面の中央部上に一方の面が対向するように配置されたフ
ィルム基板と、このフィルム基板の他方の面上に配列形
成された複数の第１の接続電極と、前記フィルム基板の
他方の面上から周囲に突出して配列形成され、かつ前記
半導体チップの接続電極に接合された複数の第２の接続
電極と、前記フィルム基板の他方の面上に形成された前
記第１と第２の接続電極間を導通するための複数の引き
回し線と、前記第１の接続電極上に設けられた金属バン
プとを具備したものである。請求項３記載の発明に係る
半導体装置は、請求項１記載の発明において、前記フィ
ルム基板の他方の面上において前記第１の接続電極の少
なくとも一部を除く部分に絶縁膜を設けたものである。
請求項４記載の発明に係る半導体装置の製造方法は、一
の面の周辺部に複数の接続電極が配列形成された半導体
チップと、ベースフィルム基板の前記半導体チップの接
続電極に対応する部分にスリットが形成され、前記ベー
スフィルム基板の一の面上であって前記スリットに対し
て内側に複数の第１の接続電極が配列形成され、前記ベ
ースフィルム基板の一の面上から前記スリットに突出し
てまたは架け渡されて複数の第２の接続電極が配列形成
され、前記ベースフィルム基板の一の面上に前記第１と
第２の接続電極間を導通するための複数の引き回し線が
形成されたものとを用意し、前記半導体チップの一の面
と前記ベースフィルム基板の他の面とを対向させて前記
前記半導体チップの接続電極を前記第２の接続電極に接
合し、前記第１の接続電極上に金属バンプを形成し、前
記半導体チップの接続電極の外側の所定の個所で前記ベ
ースフィルム基板を切断するようにしたものである。請
求項６記載の発明に係る半導体装置の製造方法は、請求
項４記載の発明において、前記第１の接続電極上に前記
金属バンプを形成する前に、前記ベースフィルム基板の
一の面上において前記第１の接続電極の少なくとも一部
を除く部分に絶縁膜を形成するようにしたものである。
る半導体装置は、一の面の周辺部に複数の接続電極が配
列形成された半導体チップと、この半導体チップの一の
面の中央部上に一方の面が対向するように配置されたフ
ィルム基板と、このフィルム基板の他方の面上に配列形
成された複数の第１の接続電極と、前記フィルム基板の
他方の面上から周囲に突出して配列形成され、かつ前記
半導体チップの接続電極に接合された複数の第２の接続
電極と、前記フィルム基板の他方の面上に形成された前
記第１と第２の接続電極間を導通するための複数の引き
回し線と、前記第１の接続電極上に設けられた金属バン
プとを具備したものである。請求項３記載の発明に係る
半導体装置は、請求項１記載の発明において、前記フィ
ルム基板の他方の面上において前記第１の接続電極の少
なくとも一部を除く部分に絶縁膜を設けたものである。
請求項４記載の発明に係る半導体装置の製造方法は、一
の面の周辺部に複数の接続電極が配列形成された半導体
チップと、ベースフィルム基板の前記半導体チップの接
続電極に対応する部分にスリットが形成され、前記ベー
スフィルム基板の一の面上であって前記スリットに対し
て内側に複数の第１の接続電極が配列形成され、前記ベ
ースフィルム基板の一の面上から前記スリットに突出し
てまたは架け渡されて複数の第２の接続電極が配列形成
され、前記ベースフィルム基板の一の面上に前記第１と
第２の接続電極間を導通するための複数の引き回し線が
形成されたものとを用意し、前記半導体チップの一の面
と前記ベースフィルム基板の他の面とを対向させて前記
前記半導体チップの接続電極を前記第２の接続電極に接
合し、前記第１の接続電極上に金属バンプを形成し、前
記半導体チップの接続電極の外側の所定の個所で前記ベ
ースフィルム基板を切断するようにしたものである。請
求項６記載の発明に係る半導体装置の製造方法は、請求
項４記載の発明において、前記第１の接続電極上に前記
金属バンプを形成する前に、前記ベースフィルム基板の
一の面上において前記第１の接続電極の少なくとも一部
を除く部分に絶縁膜を形成するようにしたものである。
【０００７】請求項１または４記載の発明によれば、フ
ィルム基板における半導体チップの一の面と対向しない
側の面である他方の面（一の面）上に配列形成された第
１の接続電極上に金属バンプを設けているので、金属バ
ンプを形成する際に金属ボールを第１の接続電極上に直
接接触させて配置することができ、したがって形成され
た金属バンプの導通性および密着性を良好とすることが
できる。この場合、請求項３または６記載の発明のよう
に、絶縁膜を設けても、絶縁膜の厚さをフィルム基板の
厚さよりもかなり薄くすることができ、したがってこの
場合も金属バンプを形成する際に金属ボールを第１の接
続電極上に直接接触させて配置することができる。
ィルム基板における半導体チップの一の面と対向しない
側の面である他方の面（一の面）上に配列形成された第
１の接続電極上に金属バンプを設けているので、金属バ
ンプを形成する際に金属ボールを第１の接続電極上に直
接接触させて配置することができ、したがって形成され
た金属バンプの導通性および密着性を良好とすることが
できる。この場合、請求項３または６記載の発明のよう
に、絶縁膜を設けても、絶縁膜の厚さをフィルム基板の
厚さよりもかなり薄くすることができ、したがってこの
場合も金属バンプを形成する際に金属ボールを第１の接
続電極上に直接接触させて配置することができる。
【０００８】
【発明の実施の形態】図１および図２はこの発明の第１
実施形態における半導体装置の要部を示したものであ
る。この半導体装置は、ポリイミドフィルムなどからな
るフィルム基板２１を備えている。フィルム基板２１の
上面には接着層２２が設けられている。接着層２２の上
面全体には複数の第１の接続電極２３がマトリックス状
に配列形成されている。フィルム基板２１の上面周辺部
には複数の第２の接続電極２４が該上面から周囲に突出
して配列形成されている。複数の第１の接続電極２３と
複数の第２の接続電極２４との相対応するもの同士は、
フィルム基板１の上面に形成された複数の引き回し線２
５を介して、それぞれ電気的に接続されている。第１の
接続電極２３上には半田バンプ（金属バンプ）２６が設
けられている。一方、半導体チップ２７は、上面周辺部
にバンプ（接続電極）２８を備えた構造となっている。
そして、フィルム基板２１の下面は半導体チップ２７の
上面中央部に対向配置されて両面接着フィルム２９を介
して接着され、第２の接続電極２４は半導体チップ２７
のバンプ２８に接合され、この接合部分は樹脂封止材３
０によって封止されている。
実施形態における半導体装置の要部を示したものであ
る。この半導体装置は、ポリイミドフィルムなどからな
るフィルム基板２１を備えている。フィルム基板２１の
上面には接着層２２が設けられている。接着層２２の上
面全体には複数の第１の接続電極２３がマトリックス状
に配列形成されている。フィルム基板２１の上面周辺部
には複数の第２の接続電極２４が該上面から周囲に突出
して配列形成されている。複数の第１の接続電極２３と
複数の第２の接続電極２４との相対応するもの同士は、
フィルム基板１の上面に形成された複数の引き回し線２
５を介して、それぞれ電気的に接続されている。第１の
接続電極２３上には半田バンプ（金属バンプ）２６が設
けられている。一方、半導体チップ２７は、上面周辺部
にバンプ（接続電極）２８を備えた構造となっている。
そして、フィルム基板２１の下面は半導体チップ２７の
上面中央部に対向配置されて両面接着フィルム２９を介
して接着され、第２の接続電極２４は半導体チップ２７
のバンプ２８に接合され、この接合部分は樹脂封止材３
０によって封止されている。
【０００９】次に、この半導体装置の製造方法の一例に
ついて説明するに、フィルム基板２１を多数形成するた
めの長尺なベースフィルム基板をロールツウロールで搬
送しながら製造することとなるが、この発明とは直接的
には関係がないので、簡略化して説明することとする。
まず、図３（Ａ）に示すように、長尺なベースフィルム
基板２１ａの上面に接着層２２を形成し、次いで方形状
のデバイス領域の周囲につまり図１に示す方形状のフィ
ルム基板２１の周囲に対応する部分にパンチングにより
４つのスリット３１を形成することにより、デバイス領
域に４つの支持片３２（図１参照）によって支持された
フィルム基板２１を形成し、次いで接着層２２の上面に
銅箔をラミネートしてパターニングすることにより、第
１の接続電極２３、第２の接続電極２４および引き回し
線２５を形成する。この場合、第２の接続電極２４はス
リット３１に架け渡されている。
ついて説明するに、フィルム基板２１を多数形成するた
めの長尺なベースフィルム基板をロールツウロールで搬
送しながら製造することとなるが、この発明とは直接的
には関係がないので、簡略化して説明することとする。
まず、図３（Ａ）に示すように、長尺なベースフィルム
基板２１ａの上面に接着層２２を形成し、次いで方形状
のデバイス領域の周囲につまり図１に示す方形状のフィ
ルム基板２１の周囲に対応する部分にパンチングにより
４つのスリット３１を形成することにより、デバイス領
域に４つの支持片３２（図１参照）によって支持された
フィルム基板２１を形成し、次いで接着層２２の上面に
銅箔をラミネートしてパターニングすることにより、第
１の接続電極２３、第２の接続電極２４および引き回し
線２５を形成する。この場合、第２の接続電極２４はス
リット３１に架け渡されている。
【００１０】次に、図３（Ｂ）に示すように、フィルム
基板２１の下面に半導体チップ２７の上面中央部を両面
接着フィルム２９を介して接着し、次いでボンディング
を行うことにより、スリット３１に架け渡された第２の
接続電極２４の中央部を半導体チップ２７のバンプ２８
に接合し、次いでこの接合部分を樹脂封止剤３０で封止
する。この場合、すなわち、第２の接続電極２４を半導
体チップ２７のバンプ２８に接合する際に、第２の接続
電極２４がスリット３１に架け渡されているので、第２
の接続電極２４がばらけることがなく、したがってボン
ディングを良好に行うことができる。また、第２の接続
電極２４がスリット３１に架け渡されているので、ボン
ディング時に第２の接続電極２４が半導体チップ２７の
エッジに接触しないようにすることができる。
基板２１の下面に半導体チップ２７の上面中央部を両面
接着フィルム２９を介して接着し、次いでボンディング
を行うことにより、スリット３１に架け渡された第２の
接続電極２４の中央部を半導体チップ２７のバンプ２８
に接合し、次いでこの接合部分を樹脂封止剤３０で封止
する。この場合、すなわち、第２の接続電極２４を半導
体チップ２７のバンプ２８に接合する際に、第２の接続
電極２４がスリット３１に架け渡されているので、第２
の接続電極２４がばらけることがなく、したがってボン
ディングを良好に行うことができる。また、第２の接続
電極２４がスリット３１に架け渡されているので、ボン
ディング時に第２の接続電極２４が半導体チップ２７の
エッジに接触しないようにすることができる。
【００１１】次に、図３（Ｃ）に示すように、第１の接
続電極２３上に半田バンプ２６を形成する。この場合、
すなわち、半田バンプ２６を形成する際に、半田ボール
（金属ボール）を第１の接続電極２３上に直接接触させ
て配置することができ、したがって形成された半田バン
プ２６の導通性および密着性を良好とすることができ
る。次に、第２の接続電極２４および図１に示す支持片
３２を半導体チップ２７の外形に沿う部分において切断
する。この切断はパンチングやＹＡＧレーザなどによっ
て行う。すると、図１および図２に示す半導体装置が得
られる。
続電極２３上に半田バンプ２６を形成する。この場合、
すなわち、半田バンプ２６を形成する際に、半田ボール
（金属ボール）を第１の接続電極２３上に直接接触させ
て配置することができ、したがって形成された半田バン
プ２６の導通性および密着性を良好とすることができ
る。次に、第２の接続電極２４および図１に示す支持片
３２を半導体チップ２７の外形に沿う部分において切断
する。この切断はパンチングやＹＡＧレーザなどによっ
て行う。すると、図１および図２に示す半導体装置が得
られる。
【００１２】なお、上記第１実施形態では、図２に示す
ように、フィルム基板２１を半導体チップ２７の上面中
央部に両面接着フィルム２９を介して接着しているが、
これに限定されるものではない。例えば、図４に示す第
２実施形態のように、半導体チップ２７の上面中央部に
複数のダミーバンプ４１を形成し、これらのダミーバン
プ４１上にフィルム基板２１を配置し、フィルム基板２
１と半導体チップ２７との間に樹脂封止剤３０を充填
し、この充填した樹脂封止剤３０によってフィルム基板
２１を半導体チップ２７の上面中央部に接着するように
してもよい。
ように、フィルム基板２１を半導体チップ２７の上面中
央部に両面接着フィルム２９を介して接着しているが、
これに限定されるものではない。例えば、図４に示す第
２実施形態のように、半導体チップ２７の上面中央部に
複数のダミーバンプ４１を形成し、これらのダミーバン
プ４１上にフィルム基板２１を配置し、フィルム基板２
１と半導体チップ２７との間に樹脂封止剤３０を充填
し、この充填した樹脂封止剤３０によってフィルム基板
２１を半導体チップ２７の上面中央部に接着するように
してもよい。
【００１３】また、例えば図４に示す上記第２実施形態
では、半導体チップ２７のバンプ２８とダミーバンプ４
１との高さを同じとしているが、これに限定されるもの
ではない。例えば、図５に示す第３実施形態のように、
バンプ２８の高さをダミーバンプ４１よりも高くすると
ともに、バンプ２８の上面がフィルム基板２１上の接着
層２２の上面と同一平面となるようにし、第２の接続電
極２４をバンプ２８にフォーミングすることなく接合す
るようにしてもよい。
では、半導体チップ２７のバンプ２８とダミーバンプ４
１との高さを同じとしているが、これに限定されるもの
ではない。例えば、図５に示す第３実施形態のように、
バンプ２８の高さをダミーバンプ４１よりも高くすると
ともに、バンプ２８の上面がフィルム基板２１上の接着
層２２の上面と同一平面となるようにし、第２の接続電
極２４をバンプ２８にフォーミングすることなく接合す
るようにしてもよい。
【００１４】また、例えば図２に示す上記第１実施形態
では、第１の接続電極２３および引き回し線２５が露出
しているが、これに限定されるものではない。例えば、
図６に示す第４実施形態のように、第１の接続電極２３
の中央部を除く接着層２２の上面にソルダーレジスト膜
（絶縁膜）４２を形成し、第１の接続電極２３の中央部
をソルダーレジスト膜４２に形成された開口部４３を介
して露出させ、この露出面上に半田バンプ２６を形成す
るようにしてもよい。この場合、ソルダーレジスト膜４
２の厚さをポリイミドフィルムなどからなるフィルム基
板２１の厚さよりもかなり薄くすることができる。した
がって、この場合も、半田バンプ２６を形成する際に、
半田ボールを第１の接続電極２３上に直接接触させて配
置することができる。また、この場合には、第１の接続
電極２３の外周部をソルダーレジスト膜４２で被ってい
るので、ウェットバック工程を経て半田バンプ２６を形
成する際に、一旦溶融した半田が第１の接続電極２３に
接続された引き回し線２５上に流出するのを阻止するこ
とができ、したがって半田バンプ２６をより一層良好に
形成することができる。
では、第１の接続電極２３および引き回し線２５が露出
しているが、これに限定されるものではない。例えば、
図６に示す第４実施形態のように、第１の接続電極２３
の中央部を除く接着層２２の上面にソルダーレジスト膜
（絶縁膜）４２を形成し、第１の接続電極２３の中央部
をソルダーレジスト膜４２に形成された開口部４３を介
して露出させ、この露出面上に半田バンプ２６を形成す
るようにしてもよい。この場合、ソルダーレジスト膜４
２の厚さをポリイミドフィルムなどからなるフィルム基
板２１の厚さよりもかなり薄くすることができる。した
がって、この場合も、半田バンプ２６を形成する際に、
半田ボールを第１の接続電極２３上に直接接触させて配
置することができる。また、この場合には、第１の接続
電極２３の外周部をソルダーレジスト膜４２で被ってい
るので、ウェットバック工程を経て半田バンプ２６を形
成する際に、一旦溶融した半田が第１の接続電極２３に
接続された引き回し線２５上に流出するのを阻止するこ
とができ、したがって半田バンプ２６をより一層良好に
形成することができる。
【００１５】また、例えば図２に示す上記第１実施形態
では、フィルム基板２１のサイズを半導体チップ２７の
サイズよりも小さくし、このフィルム基板２１上に半田
バンプ２６を設けているが、これに限定されるものでは
ない。例えば、図７に示す第５実施形態のように、フィ
ルム基板２１のサイズを半導体チップ２７のサイズより
も大きくし、フィルム基板２１の半導体チップ２７のバ
ンプ２８に対応する部分にスリッ３１を形成し、フィル
ム基板２１上の接着層２２の上面であってスリッ３１に
対して内側だけでなく外側にも第１の接続電極２３およ
び引き回し線２５を形成し、スリッ３１に対して外側の
第１の接続電極２３上にも半田バンプ２６を形成するよ
うにしてもよい。この場合、第２の接続電極２４はスリ
ッ３１に架け渡されている。また、スリッ３１に対して
外側に位置するフィルム基板２１の下面に両面接着フィ
ルム２９を介して半導体チップ２７と同じ厚さの支持枠
４４を接着し、かつ支持枠４４と半導体チップ２７との
間に樹脂封止剤３０を充填するようにしてもよい。ま
た、この場合のフィルム基板２１を形成する際における
ベースフィルム基板を切断して得るときには、スリッ３
１に対して外側に設けられた半田バンプ２６のさらに外
側の所定の個所で切断することになる。
では、フィルム基板２１のサイズを半導体チップ２７の
サイズよりも小さくし、このフィルム基板２１上に半田
バンプ２６を設けているが、これに限定されるものでは
ない。例えば、図７に示す第５実施形態のように、フィ
ルム基板２１のサイズを半導体チップ２７のサイズより
も大きくし、フィルム基板２１の半導体チップ２７のバ
ンプ２８に対応する部分にスリッ３１を形成し、フィル
ム基板２１上の接着層２２の上面であってスリッ３１に
対して内側だけでなく外側にも第１の接続電極２３およ
び引き回し線２５を形成し、スリッ３１に対して外側の
第１の接続電極２３上にも半田バンプ２６を形成するよ
うにしてもよい。この場合、第２の接続電極２４はスリ
ッ３１に架け渡されている。また、スリッ３１に対して
外側に位置するフィルム基板２１の下面に両面接着フィ
ルム２９を介して半導体チップ２７と同じ厚さの支持枠
４４を接着し、かつ支持枠４４と半導体チップ２７との
間に樹脂封止剤３０を充填するようにしてもよい。ま
た、この場合のフィルム基板２１を形成する際における
ベースフィルム基板を切断して得るときには、スリッ３
１に対して外側に設けられた半田バンプ２６のさらに外
側の所定の個所で切断することになる。
【００１６】さらに、例えば図７に示す上記第５実施形
態では、第２の接続電極２４をスリット３１に架け渡し
て形成しているが、これに限定されるものではない。例
えば、図８に示す第６実施形態のように、第２の接続電
極２４をスリット３１に片持ち状に突出させて形成する
ようにしてもよい。この場合、すなわち図８に示す第６
実施形態の場合には、スリット３１に対して外側からス
リット３１内に突出する第２の接続電極２４とスリット
３１に対して内側からスリット３１内に突出する第２の
接続電極２４とは交互に配置されている。
態では、第２の接続電極２４をスリット３１に架け渡し
て形成しているが、これに限定されるものではない。例
えば、図８に示す第６実施形態のように、第２の接続電
極２４をスリット３１に片持ち状に突出させて形成する
ようにしてもよい。この場合、すなわち図８に示す第６
実施形態の場合には、スリット３１に対して外側からス
リット３１内に突出する第２の接続電極２４とスリット
３１に対して内側からスリット３１内に突出する第２の
接続電極２４とは交互に配置されている。
【００１７】
【発明の効果】以上説明したように、この発明によれ
ば、フィルム基板における半導体チップの一の面と対向
しない側の面上に配列形成された第１の接続電極上に金
属バンプを設けているので、金属バンプを形成する際に
金属ボールを第１の接続電極上に直接接触させて配置す
ることができ、したがって形成された金属バンプの導通
性および密着性を良好とすることができる。
ば、フィルム基板における半導体チップの一の面と対向
しない側の面上に配列形成された第１の接続電極上に金
属バンプを設けているので、金属バンプを形成する際に
金属ボールを第１の接続電極上に直接接触させて配置す
ることができ、したがって形成された金属バンプの導通
性および密着性を良好とすることができる。
【図１】この発明の第１実施形態における半導体装置の
要部の平面図。
要部の平面図。
【図２】図１のＡ−Ａ線にほぼ沿う断面図。
【図３】（Ａ）〜（Ｃ）はそれぞれ図１に示す半導体装
置の製造方法の一例を説明するために示す各製造工程の
断面図。
置の製造方法の一例を説明するために示す各製造工程の
断面図。
【図４】この発明の第２実施形態における半導体装置の
要部の断面図。
要部の断面図。
【図５】この発明の第３実施形態における半導体装置の
要部の断面図。
要部の断面図。
【図６】この発明の第４実施形態における半導体装置の
要部の断面図。
要部の断面図。
【図７】この発明の第５実施形態における半導体装置の
要部の断面図。
要部の断面図。
【図８】この発明の第６実施形態における半導体装置の
要部の断面図。
要部の断面図。
【図９】従来の半導体装置の一部の断面図。
【図１０】図９に示す半田バンプの形成を説明するため
に示す一部の断面図。
に示す一部の断面図。
２１ フィルム基板 ２３ 第１の接続電極 ２４ 第２の接続電極 ２５ 引き回し線 ２６ 半田バンプ ２７ 半導体チップ ２８ バンプ（接続電極）
Claims (6)
- 【請求項１】 一の面の周辺部に複数の接続電極が配列
形成された半導体チップと、この半導体チップの一の面
の中央部上に一方の面が対向するように配置されたフィ
ルム基板と、このフィルム基板の他方の面上に配列形成
された複数の第１の接続電極と、前記フィルム基板の他
方の面上から周囲に突出して配列形成され、かつ前記半
導体チップの接続電極に接合された複数の第２の接続電
極と、前記フィルム基板の他方の面上に形成された前記
第１と第２の接続電極間を導通するための複数の引き回
し線と、前記第１の接続電極上に設けられた金属バンプ
とを具備することを特徴とする半導体装置。 - 【請求項２】 一の面の周辺部に複数の接続電極が配列
形成された半導体チップと、この半導体チップの一の面
上に一方の面が対向するように配置され、かつ前記半導
体チップの接続電極と対応する部分にスリットが形成さ
れたフィルム基板と、このフィルム基板の他方の面上に
配列形成された複数の第１の接続電極と、前記フィルム
基板の他方の面上から前記スリットに突出してまたは架
け渡されて配列形成され、かつ前記半導体チップの接続
電極に接合された複数の第２の接続電極と、前記フィル
ム基板の他方の面上に形成された前記第１と第２の接続
電極間を導通するための複数の引き回し線と、前記第１
の接続電極上に設けられた金属バンプとを具備すること
を特徴とする半導体装置。 - 【請求項３】 請求項１または２記載の発明において、
前記フィルム基板の他方の面上において前記第１の接続
電極の少なくとも一部を除く部分には絶縁膜が設けられ
ていることを特徴とする半導体装置。 - 【請求項４】 一の面の周辺部に複数の接続電極が配列
形成された半導体チップと、 ベースフィルム基板の前記半導体チップの接続電極に対
応する部分にスリットが形成され、前記ベースフィルム
基板の一の面上であって前記スリットに対して内側に複
数の第１の接続電極が配列形成され、前記ベースフィル
ム基板の一の面上から前記スリットに突出してまたは架
け渡されて複数の第２の接続電極が配列形成され、前記
ベースフィルム基板の一の面上に前記第１と第２の接続
電極間を導通するための複数の引き回し線が形成された
ものとを用意し、 前記半導体チップの一の面と前記ベースフィルム基板の
他の面とを対向させて前記前記半導体チップの接続電極
を前記第２の接続電極に接合し、前記第１の接続電極上
に金属バンプを形成し、前記半導体チップの接続電極の
外側の所定の個所で前記ベースフィルム基板を切断する
ことを特徴とする半導体装置の製造方法。 - 【請求項５】 一の面の周辺部に複数の接続電極が配列
形成された半導体チップと、 ベースフィルム基板の前記半導体チップの接続電極に対
応する部分にスリットが形成され、前記ベースフィルム
基板の一の面上であって前記スリットに対して内側およ
び外側に複数の第１の接続電極が配列形成され、前記ベ
ースフィルム基板の一の面上から前記スリットに突出し
てまたは架け渡されて複数の第２の接続電極が配列形成
され、前記ベースフィルム基板の一の面上に前記第１と
第２の接続電極間を導通するための複数の引き回し線が
形成されたものとを用意し、 前記半導体チップの一の面と前記ベースフィルム基板の
他の面とを対向させて前記半導体チップの接続電極を前
記第２の接続電極に接合し、前記第１の接続電極上に金
属バンプを形成し、該金属バンプの外側の所定の個所で
前記ベースフィルム基板を切断することを特徴とする半
導体装置の製造方法。 - 【請求項６】 請求項４または５記載の発明において、
前記第１の接続電極上に前記金属バンプを形成する前
に、前記ベースフィルム基板の一の面上において前記第
１の接続電極の少なくとも一部を除く部分に絶縁膜を形
成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4960196A JP3743811B2 (ja) | 1996-02-14 | 1996-02-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4960196A JP3743811B2 (ja) | 1996-02-14 | 1996-02-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09223759A true JPH09223759A (ja) | 1997-08-26 |
| JP3743811B2 JP3743811B2 (ja) | 2006-02-08 |
Family
ID=12835762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4960196A Expired - Fee Related JP3743811B2 (ja) | 1996-02-14 | 1996-02-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3743811B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6175153B1 (en) | 1998-08-18 | 2001-01-16 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| US6351350B1 (en) | 1999-12-09 | 2002-02-26 | Hutchinson Technology Incorporated | Shock limiter system for a head suspension |
| US6504684B1 (en) | 1999-12-27 | 2003-01-07 | Hutchinson Technology Incorporated | Head suspension with integral shock limiter |
| WO2003012863A1 (en) * | 2001-07-31 | 2003-02-13 | Renesas Technology Corp. | Semiconductor device and its manufacturing method |
| KR100532863B1 (ko) * | 1998-06-25 | 2006-05-17 | 삼성전자주식회사 | 탄성 중합체를 사용하는 반도체 패키지 |
-
1996
- 1996-02-14 JP JP4960196A patent/JP3743811B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532863B1 (ko) * | 1998-06-25 | 2006-05-17 | 삼성전자주식회사 | 탄성 중합체를 사용하는 반도체 패키지 |
| US6175153B1 (en) | 1998-08-18 | 2001-01-16 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| US6387796B1 (en) | 1998-08-18 | 2002-05-14 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6759316B2 (en) | 1998-08-18 | 2004-07-06 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor chip |
| US6351350B1 (en) | 1999-12-09 | 2002-02-26 | Hutchinson Technology Incorporated | Shock limiter system for a head suspension |
| US6504684B1 (en) | 1999-12-27 | 2003-01-07 | Hutchinson Technology Incorporated | Head suspension with integral shock limiter |
| WO2003012863A1 (en) * | 2001-07-31 | 2003-02-13 | Renesas Technology Corp. | Semiconductor device and its manufacturing method |
| US6953709B2 (en) | 2001-07-31 | 2005-10-11 | Renesas Technology Corp. | Semiconductor device and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3743811B2 (ja) | 2006-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978861B2 (ja) | モールドｂｇａ型半導体装置及びその製造方法 | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP2005026680A (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
| JP2002110898A (ja) | 半導体装置 | |
| JP2003078106A (ja) | チップ積層型パッケージ素子及びその製造方法 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH06244360A (ja) | 半導体装置 | |
| JP2001035998A (ja) | ウェーハレベルスタックパッケージ及びその製造方法 | |
| JP3437477B2 (ja) | 配線基板および半導体装置 | |
| JP3743811B2 (ja) | 半導体装置の製造方法 | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| KR20000028840A (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| JP2004363319A (ja) | 実装基板及び半導体装置 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2665914B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001223289A (ja) | リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法 | |
| JPS58157147A (ja) | 混成集積回路基板 | |
| JP3275647B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP2000068271A (ja) | ウエハ装置およびチップ装置並びにチップ装置の製造方法 | |
| JP2007059547A (ja) | 半導体チップおよび半導体チップの製造方法 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JP3088391B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040413 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20051031 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |