JP7499114B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP7499114B2
JP7499114B2 JP2020140090A JP2020140090A JP7499114B2 JP 7499114 B2 JP7499114 B2 JP 7499114B2 JP 2020140090 A JP2020140090 A JP 2020140090A JP 2020140090 A JP2020140090 A JP 2020140090A JP 7499114 B2 JP7499114 B2 JP 7499114B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
main surface
semiconductor device
die pad
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020140090A
Other languages
English (en)
Other versions
JP2022035627A (ja
Inventor
敏幸 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2020140090A priority Critical patent/JP7499114B2/ja
Priority to CN202110916242.5A priority patent/CN114078802A/zh
Priority to US17/444,779 priority patent/US11810840B2/en
Publication of JP2022035627A publication Critical patent/JP2022035627A/ja
Application granted granted Critical
Publication of JP7499114B2 publication Critical patent/JP7499114B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本開示は、半導体装置及びその製造方法に関する。
ダイパッドの上に半導体素子搭載基板が設けられ、半導体素子搭載基板の上に半導体素子が搭載されるリードフレームが提案されている（特許文献１）。
特開平５－２１４８０号公報
従来のリードフレームを用いて製造した半導体装置では、内部で短絡が生じることがある。
本開示は、短絡を抑制することができる半導体装置及びその製造方法を提供することを目的とする。
本開示の一形態によれば、第１主面と、前記第１主面とは反対側の第２主面とを備え、前記第１主面に凹部を含むリードフレームと、第３主面と、前記第３主面とは反対側の第４主面とを備え、前記第４主面を前記凹部の底面に対向させて前記凹部内に配置された中継基板と、前記第３主面の上に設けられた第１半導体チップと、前記リードフレームと前記中継基板とを接続する第１導電材と、前記中継基板と前記第１半導体チップとを接続する第２導電材と、前記中継基板、前記第１半導体チップ、前記第１導電材及び前記第２導電材を封止する樹脂部と、を有し、前記リードフレームは、ダイパッドと、前記ダイパッドの周囲に配置されたリードと、を有し、前記リードは、前記第１主面に含まれる第１上面と、前記第２主面に含まれる第１下面と、前記第１上面及び前記第１下面に繋がる第１側面と、を有し、前記ダイパッドは、前記第１主面に含まれ、前記第１上面と面一の第２上面と、前記第２主面に含まれ、前記第１下面と面一の第２下面と、前記第２上面及び前記第２下面に繋がる第２側面と、を有し、前記ダイパッドの最大厚さは、前記第１上面と前記第１下面との間の距離と等しく、前記樹脂部は、前記第１下面及び前記第２下面と面一の第３下面を有し、前記樹脂部により、前記第１上面と、前記第１側面の一部と、前記第２上面と、前記第２側面とが被覆され、前記第３下面から、前記第１下面と、前記第２下面とが露出し、前記第２主面と前記第３主面との間の第２距離は、前記第２主面と前記第１主面との間の第１距離以下である半導体装置が提供される。
開示の技術によれば、短絡を抑制することができる。
第１実施形態に係る半導体装置を示す模式図である。 第１実施形態に係る半導体装置を示す断面図である。 中継基板の例を示す断面図である。 リードフレーム集合体のレイアウトを示す図である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その４）である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その５）である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その６）である。 第２例に係る中継基板の形成方法を示す断面図である。 第２実施形態に係る半導体装置を示す模式図である。 第２実施形態に係る半導体装置を示す断面図である。 第３実施形態に係る半導体装置を示す断面図である。
本願発明者は、従来の半導体装置において内部で短絡が生じる原因を究明すべく鋭意検討を行った。この結果、リードフレームと半導体素子とを接続する一部のボンディングワイヤが樹脂封止の際に封止樹脂の圧力によって移動し、他のボンディングワイヤに接触していることが判明した。また、このようなボンディングワイヤの移動はボンディングワイヤを短くすることで生じにくくなることも判明した。
以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。また、本開示においては、Ｘ１－Ｘ２方向、Ｙ１－Ｙ２方向、Ｚ１－Ｚ２方向を相互に直交する方向とする。Ｘ１－Ｘ２方向及びＹ１－Ｙ２方向を含む面をＸＹ面と記載し、Ｙ１－Ｙ２方向及びＺ１－Ｚ２方向を含む面をＹＺ面と記載し、Ｚ１－Ｚ２方向及びＸ１－Ｘ２方向を含む面をＺＸ面と記載する。なお、便宜上、Ｚ１－Ｚ２方向を上下方向とする。また、平面視とは、Ｚ１側から対象物を見ることをいう。但し、半導体装置及びリードフレームは天地逆の状態で用いることができ、又は任意の角度で配置することができる。
（第１実施形態）
まず、第１実施形態について説明する。第１実施形態は半導体装置に関する。
［半導体装置の構造］
まず、半導体装置の構造について説明する。図１は、第１実施形態に係る半導体装置を示す模式図である。図２は、第１実施形態に係る半導体装置を示す断面図である。図２は、図１中のII-II線に沿った断面図である。
図１及び図２に示すように、第１実施形態に係る半導体装置１は、リードフレーム１０と、中継基板２０と、第１半導体チップ３０と、第２半導体チップ４０とを有する。なお、図１では、樹脂部７０を透過してリードフレーム１０、中継基板２０、第１半導体チップ３０及び第２半導体チップ４０等を図示している。
リードフレーム１０は、上面１０Ａと、上面１０Ａとは反対側の下面１０Ｂとを備える。平面視で、リードフレーム１０は、平面形状が矩形のダイパッド１６と、ダイパッド１６の周囲に配置された複数のリード１７とを有する。例えば、リード１７の平面形状は矩形状であり、リード１７は立方体状である。ダイパッド１６の下面と、リード１７の下面とが面一になっている。ダイパッド１６の下面及びリード１７の下面は、リードフレーム１０の下面１０Ｂを構成する。また、ダイパッド１６の上面には凹部１１が形成されている。ダイパッド１６の上面のうち凹部が形成されていない部分の上面と、リード１７の上面とが面一になっており、ダイパッド１６の上面のうち凹部が形成されていない部分の上面及びリード１７の上面は、リードフレーム１０の上面１０Ａを構成する。リード１７の上面に金属膜１３が形成され、ダイパッド１６の上面で凹部１１の周囲に金属膜１４が形成されている。ダイパッド１６及びリード１７の下面には金属膜１５が形成されている。図１では、金属膜１３及び１４の図示を省略している。
リードフレーム１０の材料としては、例えば、銅（Ｃｕ）、Ｃｕをベースにした合金、鉄－ニッケル（Ｆｅ－Ｎｉ）、Ｆｅ－Ｎｉをベースにした合金、又はステンレス等を用いることができる。金属膜１３、１４及び１５としては、例えば、Ａｇ膜、Ａｕ膜、Ｎｉ／Ａｕ膜（リードフレーム１０側からＮｉ膜とＡｕ膜をこの順番で積膜した金属膜）、Ｎｉ／Ｐｄ／Ａｕ膜（リードフレーム１０側からＮｉ膜とＰｄ膜とＡｕ膜をこの順番で積膜した金属膜）等を用いることができる。例えば、リードフレーム１０の凹部１１が形成されていない部分の厚さは、１５０μｍ～３００μｍであり、凹部１１の深さは、１００μｍ～２５０μｍである。
中継基板２０は、上面２０Ａと、上面２０Ａとは反対側の下面２０Ｂとを備える。中継基板２０の厚さは、リード１７の厚さよりも小さく、ダイパッド１６の凹部１１が形成されていない部分の厚さよりも小さい。中継基板２０は凹部１１内に配置されている。中継基板２０は上面２０Ａに配線２１を有する。中継基板２０は下面２０Ｂが凹部１１の底面１１Ａに対向するように配置されている。底面１１Ａと下面２０Ｂとが接着剤６１により接合されている。接着剤６１としては、例えばダイアタッチフィルム、Ａｇペースト等が用いられる。図１では、配線２１の図示を省略している。
中継基板２０の上面２０Ａの上に第１半導体チップ３０が設けられている。第１半導体チップ３０は上面に電極３１を有する。中継基板２０の上面２０Ａと第１半導体チップ３０の下面とが接着剤６２により接合されている。接着剤６２としては、ダイアタッチフィルム、Ａｇペースト等が用いられる。図１では、電極３１の図示を省略している。
第１半導体チップ３０の上に第２半導体チップ４０が設けられている。第２半導体チップ４０は上面に電極４１を有する。第１半導体チップ３０の上面と第２半導体チップの下面とが接着剤６３により接合されている。接着剤６３としては、ダイアタッチフィルム、Ａｇペースト等が用いられる。図１では、電極４１の図示を省略している。
半導体装置１は、第１ボンディングワイヤ５１と、第２ボンディングワイヤ５２と、第３ボンディングワイヤ５３と、第４ボンディングワイヤ５４とを有する。第１ボンディングワイヤ５１は、リードフレーム１０の金属膜１３又は１４と中継基板２０の配線２１とを接続する。第２ボンディングワイヤ５２は、中継基板２０の配線２１と第１半導体チップ３０の電極３１とを接続する。第３ボンディングワイヤ５３は、中継基板２０の配線２１と第２半導体チップ４０の電極４１とを接続する。第４ボンディングワイヤ５４は、第１半導体チップ３０の電極３１と第２半導体チップ４０の電極４１とを接続する。１本又は複数本の第１ボンディングワイヤ５１は、リード１７の金属膜１３と中継基板２０の配線２１とを接続し、他の１本又は複数本の第１ボンディングワイヤ５１は、ダイパッド１６の金属膜１４と中継基板２０の配線２１とを接続する。半導体装置１は、リードフレーム１０の金属膜１３又は１４と第１半導体チップ３０の電極３１とを接続するボンディングワイヤを含んでもよい。第１ボンディングワイヤ５１は第１導電材の一例であり、第２ボンディングワイヤ５２は第２導電材の一例であり、第３ボンディングワイヤ５３は第３導電材の一例であり、第４ボンディングワイヤ５４は第４導電材の一例である。ボンディングワイヤとしては、例えば、銅、金等の金属のワイヤが用いられる。
第１ボンディングワイヤ５１には、例えば、リード１７の金属膜１３と中継基板２０の配線２１とを接続する第１ボンディングワイヤ５１Ａと、ダイパッド１６の金属膜１４と中継基板２０の配線２１とを接続する第１ボンディングワイヤ５１Ｂとが含まれる。例えば、第１ボンディングワイヤ５１Ａは信号の伝送に用いられ、第１ボンディングワイヤ５１Ｂは接地電位の印加に用いられる。
半導体装置１は、中継基板２０、第１半導体チップ３０、第２半導体チップ４０、第１ボンディングワイヤ５１、第２ボンディングワイヤ５２、第３ボンディングワイヤ５３及び第４ボンディングワイヤ５４を封止する樹脂部７０を有する。樹脂部７０としては、例えば、エポキシ樹脂にフィラーを含有させた所謂モールド樹脂等が用いられる。
ダイパッド１６の下面と樹脂部７０の下面とが面一になっており、ダイパッド１６の下面が樹脂部７０の下面から露出している。また、ダイパッド１６の上面及び側面は樹脂部７０により被覆されている。
リード１７の下面と樹脂部７０の下面とが面一になっており、リード１７の下面が樹脂部７０の下面から露出している。また、リード１７の上面は樹脂部７０により被覆されている。リード１７の側面のうち、ダイパッド１６に対向する側面は樹脂部７０により被覆され、この側面とは反対側の側面は樹脂部７０の側面から露出している。また、リード１７の側面のうち、ダイパッド１６に対向する側面とこの側面とは反対側の側面との間の側面は樹脂部７０により被覆されている。
ここで、中継基板２０の例について説明する。図３は、中継基板２０の例を示す断面図である。
図３（ａ）に示すように、第１例に係る中継基板２０１では、絶縁性の基材２２の上に、銅、銅合金等の金属を用いて配線２１が形成されている。例えば、基材２２の材料はガラスエポキシ樹脂である。すなわち、基材２２と配線２１とから片面配線基板が構成されている。基材２２の材料は、半導体装置１の用途に応じて選択できる。
図３（ｂ）に示すように、第２例に係る中継基板２０２では、テープ基材８１の上に、銅、銅合金等の金属を用いて配線２１が形成されている。すなわち、テープ基材８１と配線２１とからＴＡＢ（tape automated bonding）テープ等のフレキシブル配線基板が構成されている。テープ基材８１は下面に設けられた接着層８２によりキャリア８３に接合されている。例えば、テープ基材８１の材料はポリイミド等の絶縁樹脂であり、キャリア８３の材料は銅、銅合金、アルミニウム及びアルミニウム合金等の金属である。第２例によれば、第１例よりも中継基板２０を薄く構成しやすい。また、キャリア８３をヒートシンクとして機能させることも可能である。キャリア８３の材料が絶縁体であってもよい。なお、キャリア８３の材料が導電性を有する場合、平面視で、キャリア８３はテープ基材８１の縁の内側にあることが好ましい。これは、詳細は後述するが、製造時におけるキャリア８３と配線２１との間の絶縁信頼性の低下を抑制するためである。
中継基板２０として、多層配線構造のコアレス基板等のモジュール基板が用いられてもよい。
リードフレーム１０の下面１０Ｂと中継基板２０の上面２０Ａとの間の距離Ｌ２が、リードフレーム１０の下面１０Ｂと上面１０Ａとの間の距離Ｌ１以下である。距離Ｌ２が距離Ｌ１と等しくてもよい。上面１０Ａは第１主面の一例であり、下面１０Ｂは第２主面の一例であり、上面２０Ａは第３主面の一例であり、下面１０Ｂは第４主面の一例である。
このように、第１実施形態に係る半導体装置１では、中継基板２０が凹部１１内に配置され、リードフレーム１０の下面１０Ｂと中継基板２０の上面２０Ａとの間の距離Ｌ２が、リードフレーム１０の下面１０Ｂと上面１０Ａとの間の距離Ｌ１以下である。また、第１半導体チップ３０及び第２半導体チップ４０が中継基板２０の上に設けられている。このため、ボンディングワイヤ５１～５４として短いボンディングワイヤを用いることができる。例えば、距離Ｌ２が距離Ｌ１超であると、リードフレーム１０と中継基板２０とを接続する第１ボンディングワイヤ５１が長くなり、その分だけ第１ボンディングワイヤ５１が移動しやすくなる。本実施形態では、距離Ｌ２が距離Ｌ１以下であるため、第１ボンディングワイヤ５１の移動を抑制できる。また、リードフレーム１０と第２半導体チップ４０とを１本のボンディングワイヤで接続しようとする場合、当該ボンディングワイヤは長くなりやすいが、第１実施形態では、第１ボンディングワイヤ５１、配線２１及び第３ボンディングワイヤ５３を介してリードフレーム１０と第２半導体チップ４０とを互いに接続することができる。このため、長くなりやすいボンディングワイヤを用いる必要がなく、半導体装置１の内部での短絡を抑制しやすい。なお、距離Ｌ１に金属膜１４の厚さが含まれると共に、距離Ｌ２に配線２１の厚さが含まれ、距離Ｌ２が距離Ｌ１以下になっていてもよい。
更に、距離Ｌ２が距離Ｌ１以下であるため、半導体装置１の厚さ（Ｚ１－Ｚ２方向の寸法）を小さくすることができる。
［半導体装置の製造方法］
次に、第１実施形態に係る半導体装置１の製造方法について説明する。この方法では、複数のリードフレーム１０を含むリードフレーム集合体を形成し、その後に中継基板２０をリードフレーム１０の凹部１１に配置し、中継基板２０の上に第１半導体チップ３０及び第２半導体チップ４０を設ける。図４は、リードフレーム集合体のレイアウトを示す図である。図５～図１０は、第１実施形態に係る半導体装置１の製造方法を示す断面図である。
まず、リードフレーム集合体９０の平面構成について説明する。図４に示すように、リードフレーム集合体９０は、平面視略矩形状の基板フレーム９１に、複数のリードフレーム領域群９２が離間して配列された構造を有している。
図４に示す例では、３つのリードフレーム領域群９２を１列に配列しているが、配列するリードフレーム領域群９２の数は任意に決定することができる。また、リードフレーム領域群９２を複数列に配列しても構わない。また、図４に示す例では、互いに隣り合うリードフレーム領域群９２の間にスリット９１Ｘが設けられているが、これは必須ではない。
リードフレーム領域群９２には、複数のリードフレーム領域９３がマトリクス状に配列されている。リードフレーム領域９３は、最終的に第１半導体チップ３０及び第２半導体チップ４０が搭載され、切断位置Ｃ１で切断されて、個々のリードフレーム１０となる領域である。なお、図４に示す例では、リードフレーム領域群９２が８行８列に配列されたリードフレーム領域９３から構成されているが、リードフレーム領域群９２を構成するリードフレーム領域９３の数は任意に決定することができる。
リードフレーム集合体９０は、このような平面構成を備える。
リードフレーム集合体９０の形成に際して、まず、図５（ａ）に示すように、金属板１０１を準備する。金属板１０１は、上面１０１Ａと、上面１０１Ａとは反対側の下面１０１Ｂとを備える。金属板１０１は、最終的にリードフレーム１０となる部材であり、上面１０１Ａがリードフレーム１０の上面１０Ａとなり、下面１０１Ｂがリードフレーム１０の下面１０Ｂとなる。金属板１０１の材料としては、例えば、銅（Ｃｕ）、Ｃｕをベースにした合金、鉄－ニッケル（Ｆｅ－Ｎｉ）、Ｆｅ－Ｎｉをベースにした合金、又はステンレス等を用いることができる。
次に、図５（ｂ）に示すように、金属板１０１の上面１０１Ａの全面に感光性のレジスト層１１１を形成し、金属板１０１の下面１０１Ｂの全面に感光性のレジスト層１１２を形成する。レジスト層１１１及び１１２は、例えばレジスト液の塗布及び乾燥により形成してもよく、レジストフィルムの貼り付けにより形成してもよい。レジスト層１１１及び１１２としては、例えば、ドライフィルムレジストや電着レジスト等を用いることができる。
次に、図５（ｃ）に示すように、レジスト層１１１の露光及び現像により、レジスト層１１１に開口部１１１Ｘ及び１１１Ｙを形成し、レジスト層１１２の露光及び現像により、レジスト層１１２に開口部１１２Ｙを形成する。開口部１１１Ｘは、凹部１１を形成する予定の領域に形成される。開口部１１１Ｙ及び１１２Ｙは、ダイパッド１６とリード１７とを互いから離間させる貫通孔を形成する予定の領域に形成される。
次に、図６（ａ）に示すように、開口部１１１Ｘ及び１１１Ｙ内に露出する金属板１０１を上面１０１Ａ側からハーフエッチングすると共に、開口部１１２Ｙ内に露出する金属板１０１を下面１０１Ｂ側からハーフエッチングする。これにより、上面１０１Ａに凹部１１が形成され、金属板１０１を貫通する貫通孔１２が形成される。凹部１１は底面１１Ａを有する。金属板１０１が銅である場合には、金属板１０１のハーフエッチングには、例えば、塩化第二鉄又は塩化第二銅の水溶液を用いることができる。
次に、図６（ｂ）に示すように、レジスト層１１１及び１１２を剥離液により剥離する。
次に、図６（ｃ）に示すように、金属板１０１の上面１０１Ａ及び下面１０１Ｂと、凹部１１の側壁面及び底面と、貫通孔１２の側壁面とに感光性のめっきレジスト層１１３を形成する。
次に、図７（ａ）に示すように、めっきレジスト層１１３の露光及び現像により、めっきレジスト層１１３に開口部１１３Ｘ及び１１３Ｙを形成する。開口部１１３Ｘは上面１０１Ａの金属膜１３を形成する予定の領域に形成される。開口部１１３Ｙは上面１０１Ａの金属膜１４を形成する予定の領域に形成される。
次に、図７（ｂ）に示すように、開口部１１３Ｘ内に金属膜１３を形成し、開口部１１３Ｙ内に金属膜１４を形成する。金属膜１３及び１４は、例えば、金属板１０１を給電経路とする電解めっき法により形成できる。
次に、図７（ｃ）に示すように、レジスト層１１３を剥離液により剥離する。
このようにして、リードフレーム集合体９０が形成される。
次に、図８（ａ）に示すように、中継基板２０を凹部１１内に配置する。中継基板２０は下面２０Ｂが凹部１１の底面１１Ａに対向するように配置する。このとき、底面１１Ａと下面２０Ｂとを接着剤６１により接合する。接着剤６１としては、ダイアタッチフィルム、Ａｇペースト等が用いられる。
次に、図８（ｂ）に示すように、中継基板２０の上に第１半導体チップ３０を設ける。第１半導体チップ３０は上面に電極３１を有する。このとき、中継基板２０の上面２０Ａと第１半導体チップ３０の下面とを接着剤６２により接合する。接着剤６２としては、ダイアタッチフィルム、Ａｇペースト等が用いられる。
更に、同じく図８（ｂ）に示すように、第１半導体チップ３０の上に第２半導体チップ４０を設ける。第２半導体チップ４０は上面に電極４１を有する。このとき、第１半導体チップ３０の上面と第２半導体チップの下面とを接着剤６３により接合する。接着剤６３としては、ダイアタッチフィルム、Ａｇペースト等が用いられる。
次に、図９（ａ）に示すように、第１ボンディングワイヤ５１（５１Ａ及び５１Ｂ）と、第２ボンディングワイヤ５２と、第３ボンディングワイヤ５３と、第４ボンディングワイヤ５４とを形成する。第１ボンディングワイヤ５１は、リードフレーム集合体９０の金属膜１３又は１４と中継基板２０の配線２１とを接続する。第２ボンディングワイヤ５２は、中継基板２０の配線２１と第１半導体チップ３０の電極３１とを接続する。第３ボンディングワイヤ５３は、中継基板２０の配線２１と第２半導体チップ４０の電極４１とを接続する。第４ボンディングワイヤ５４は、第１半導体チップ３０の電極３１と第２半導体チップ４０の電極４１とを接続する。更に、リードフレーム１０の金属膜１３又は１４と第１半導体チップ３０の電極３１とを接続するボンディングワイヤを形成してもよい。
次に、図９（ｂ）に示すように、中継基板２０、第１半導体チップ３０、第２半導体チップ４０、第１ボンディングワイヤ５１、第２ボンディングワイヤ５２、第３ボンディングワイヤ５３及び第４ボンディングワイヤ５４を封止する樹脂部７０を形成する。金属板１０１の下面１０１Ｂが樹脂部７０の下面から露出するようにして、金属板１０１も樹脂部７０により封止される。例えば、金属板１０１は、その下面１０１Ｂと樹脂部７０の下面とが面一になるように、樹脂部７０により封止される。樹脂部７０としては、例えば、エポキシ樹脂にフィラーを含有させた所謂モールド樹脂等を用いることができる。樹脂部７０は、例えば、トランスファーモールド法やコンプレッションモールド法等により形成できる。
次に、図１０（ａ）に示すように、金属板１０１の下面１０１Ｂに金属膜１５を形成する。金属膜１５は、例えば、金属板１０１を給電経路とする電解めっき法により形成できる。
次に、図１０（ｂ）に示すように、図１０（ａ）に示す構造体を切断位置Ｃ１で切断して個片化することにより、複数の半導体装置１が完成する。金属板１０１からリードフレーム１０が得られる。切断は、例えば、スライサー等により実行できる。
なお、半導体装置１を１つの製品として流通させてもよいし、リードフレーム集合体９０を１つの製品として流通させてもよい。また、図８（ａ）に示すようなリードフレーム集合体９０に中継基板２０が搭載された状態の中継基板搭載リードフレームを１つの製品として流通させてもよい。
ここで、第２例に係る中継基板２０２の形成方法について説明する。図１１は、第２例に係る中継基板２０２の形成方法を示す断面図である。
まず、図１１（ａ）に示すように、複数のテープ基材８１が集合したテープ基材１８１と、テープ基材１８１の上面に形成された配線２１とを備えるＴＡＢテープ等のフレキシブル基板を準備する。テープ基材１８１は、後に切断位置Ｃ２で切断されてテープ基材８１となる。
次に、図１１（ｂ）に示すように、テープ基材１８１の下面に接着層１８２を形成する。
次に、図１１（ｃ）に示すように、テープ基材１８１のテープ基材８１となる領域ごとにキャリア８３を接着層１８２に貼り付ける。
次に、図１１（ｄ）に示すように、図１１（ｃ）に示す構造体を切断位置Ｃ２で切断して個片化することにより、複数の中継基板２０２が完成する。テープ基材１８１からテープ基材８１が得られ、接着層１８２から接着層８２が得られる。
図１１（ｃ）に示す工程では、テープ基材１８１のテープ基材８１となる領域ごとにキャリア８３を貼り付けているが、キャリア８３が集合して構成された１つのキャリア集合体を貼り付け、図１１（ｄ）に示す工程においてキャリア集合体を含む構造体を切断位置Ｃ２で切断してもよい。ただし、キャリア集合体が金属製である場合、キャリア集合体の切断時に金属バリが生じたり、金属の切断粉がテープ基材８１の側面に付着したりするおそれがある。そして、金属バリや切断粉により、キャリア８３と配線２１とがショートするおそれがある。このため、キャリア８３が金属製である場合は、絶縁信頼性の低下を抑制するために、キャリア８３をテープ基材８１となる領域ごとに準備し、その切断を行わないことが好ましい。そして、この場合には、結果的に、平面視で、キャリア８３がテープ基材８１の縁の内側に位置するようになる。
（第２実施形態）
次に、第２実施形態について説明する。第２実施形態は、主として第１半導体チップ及び第２半導体チップの配置の点で第１実施形態と相違する。図１２は、第２実施形態に係る半導体装置を示す模式図である。図１３は、第２実施形態に係る半導体装置を示す断面図である。図１３は、図１２中のXIII-XIII線に沿った断面図である。なお、図１２では、樹脂部７０を透過してリードフレーム１０、中継基板２０、第１半導体チップ３０及び第２半導体チップ４０等を図示している。また、図１２では、配線２１等の図示を省略している。
図１２及び図１３に示すように、第２実施形態に係る半導体装置２では、第２半導体チップ４０が中継基板２０の上に第１半導体チップ３０と並んで設けられている。中継基板２０の上面２０Ａと第２半導体チップ４０の下面とが接着剤６３により接合されている。
半導体装置２は、第１ボンディングワイヤ５１と、第２ボンディングワイヤ５２と、第３ボンディングワイヤ５３と、第４ボンディングワイヤ５４とを有する。第１ボンディングワイヤ５１は、リードフレーム１０の金属膜１３又は１４と中継基板２０の配線２１とを接続する。第２ボンディングワイヤ５２は、中継基板２０の配線２１と第１半導体チップ３０の電極３１とを接続する。第３ボンディングワイヤ５３は、中継基板２０の配線２１と第２半導体チップ４０の電極４１とを接続する。第４ボンディングワイヤ５４は、第１半導体チップ３０の電極３１と第２半導体チップ４０の電極４１とを接続する。
他の構成は第１実施形態と同様である。
例えば、平面視で、リードフレーム１０は、平面形状が矩形のダイパッド１６と、ダイパッド１６の周囲に配置された複数のリード１７とを有する。例えば、リード１７の平面形状は矩形状であり、リード１７は立方体状である。ダイパッド１６の下面と、リード１７の下面とが面一になっている。ダイパッド１６の下面及びリード１７の下面は、リードフレーム１０の下面１０Ｂを構成する。また、ダイパッド１６の上面には凹部１１が形成されている。ダイパッド１６の上面のうち凹部が形成されていない部分の上面と、リード１７の上面とが面一になっており、ダイパッド１６の上面のうち凹部が形成されていない部分の上面及びリード１７の上面は、リードフレーム１０の上面１０Ａを構成する。
ダイパッド１６の下面と樹脂部７０の下面とが面一になっており、ダイパッド１６の下面が樹脂部７０の下面から露出している。また、ダイパッド１６の上面及び側面は樹脂部７０により被覆されている。
リード１７の下面と樹脂部７０の下面とが面一になっており、リード１７の下面が樹脂部７０の下面から露出している。また、リード１７の上面は樹脂部７０により被覆されている。リード１７の側面のうち、ダイパッド１６に対向する側面は樹脂部７０により被覆され、この側面とは反対側の側面は樹脂部７０の側面から露出している。また、リード１７の側面のうち、ダイパッド１６に対向する側面とこの側面とは反対側の側面との間の側面は樹脂部７０により被覆されている。
第２実施形態においても、ボンディングワイヤ５１～５４として短いボンディングワイヤを用いることができる。例えば、本実施形態でも、距離Ｌ２が距離Ｌ１以下であるため、第１ボンディングワイヤ５１の移動を抑制できる。また、第２半導体チップ４０の電極４１に電気的に接続されるリード１７と第２半導体チップ４０との間に第１半導体チップ３０が位置する場合でも、第１ボンディングワイヤ５１、配線２１及び第３ボンディングワイヤ５３を介してリードフレーム１０と第２半導体チップ４０とを互いに接続することができる。つまり、第１半導体チップ３０を跨ぎ、長くなりやすいボンディングワイヤを用いる必要がなく、半導体装置２の内部での短絡を抑制しやすい。
（第３実施形態）
次に、第３実施形態について説明する。第３実施形態は、主として第１半導体チップの実装の形態の点で第１実施形態と相違する。図１４は、第３実施形態に係る半導体装置を示す断面図である。
図１４に示すように、第３実施形態に係る半導体装置３では、第１半導体チップ３０が電極３１に代えて電極３３１を有する。第１半導体チップ３０は、電極３３１が形成された面が中継基板２０の上面２０Ａに対向するようにして中継基板２０に実装されている。すなわち、第１半導体チップ３０は中継基板２０にフリップチップ実装されている。配線２１と電極３３１との間には導電バンプ３５２が設けられており、導電バンプ３５２により、配線２１と電極３３１とが互いに接続されている。導電バンプ３５２は第２導電材の一例である。導電バンプ３５２としては、例えばはんだバンプが用いられる。
第２半導体チップ４０は、第１半導体チップ３０の電極３３１が設けられた面とは反対側の面の上に設けられている。第１半導体チップ３０と第２半導体チップ４０とが接着剤６３により接合されている。
第１実施形態と同様に、半導体装置２は、第１ボンディングワイヤ５１と、第３ボンディングワイヤ５３とを有する。中継基板２０の配線２１と第１半導体チップ３０の電極３１とを接続する第２ボンディングワイヤ５２は必要とされない。第１半導体チップ３０の電極３１と第２半導体チップ４０の電極４１とを接続する第４ボンディングワイヤ５４も必要とされない。
他の構成は第１実施形態と同様である。
例えば、平面視で、リードフレーム１０は、平面形状が矩形のダイパッド１６と、ダイパッド１６の周囲に配置された複数のリード１７とを有する。例えば、リード１７の平面形状は矩形状であり、リード１７は立方体状である。ダイパッド１６の下面と、リード１７の下面とが面一になっている。ダイパッド１６の下面及びリード１７の下面は、リードフレーム１０の下面１０Ｂを構成する。また、ダイパッド１６の上面には凹部１１が形成されている。ダイパッド１６の上面のうち凹部が形成されていない部分の上面と、リード１７の上面とが面一になっており、ダイパッド１６の上面のうち凹部が形成されていない部分の上面及びリード１７の上面は、リードフレーム１０の上面１０Ａを構成する。
ダイパッド１６の下面と樹脂部７０の下面とが面一になっており、ダイパッド１６の下面が樹脂部７０の下面から露出している。また、ダイパッド１６の上面及び側面は樹脂部７０により被覆されている。
リード１７の下面と樹脂部７０の下面とが面一になっており、リード１７の下面が樹脂部７０の下面から露出している。また、リード１７の上面は樹脂部７０により被覆されている。リード１７の側面のうち、ダイパッド１６に対向する側面は樹脂部７０により被覆され、この側面とは反対側の側面は樹脂部７０の側面から露出している。また、リード１７の側面のうち、ダイパッド１６に対向する側面とこの側面とは反対側の側面との間の側面は樹脂部７０により被覆されている。
第３実施形態においても、ボンディングワイヤ５１及び５３として短いボンディングワイヤを用いることができる。例えば、本実施形態でも、距離Ｌ２が距離Ｌ１以下であるため、第１ボンディングワイヤ５１の移動を抑制できる。また、リードフレーム１０と第２半導体チップ４０とを１本のボンディングワイヤで接続しようとする場合、当該ボンディングワイヤは長くなりやすいが、第３実施形態では、第１ボンディングワイヤ５１、配線２１及び第３ボンディングワイヤ５３を介してリードフレーム１０と第２半導体チップ４０とを互いに接続することができる。このため、長くなりやすいボンディングワイヤを用いる必要がなく、半導体装置３の内部での短絡を抑制しやすい。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
１、２、３ 半導体装置
１０ リードフレーム
１０Ａ 上面（第１主面）
１０Ｂ 下面（第２主面）
１１ 凹部
１１Ａ 底面
１６ ダイパッド
１７ リード
２０、２０１、２０２ 中継基板
２０Ａ 上面（第３主面）
２０Ｂ 下面（第４主面）
３０、４０ 半導体チップ
５１、５２、５３、５４ ボンディングワイヤ

Claims (10)

  1. 第１主面と、前記第１主面とは反対側の第２主面とを備え、前記第１主面に凹部を含むリードフレームと、
    第３主面と、前記第３主面とは反対側の第４主面とを備え、前記第４主面を前記凹部の底面に対向させて前記凹部内に配置された中継基板と、
    前記第３主面の上に設けられた第１半導体チップと、
    前記リードフレームと前記中継基板とを接続する第１導電材と、
    前記中継基板と前記第１半導体チップとを接続する第２導電材と、
    前記中継基板、前記第１半導体チップ、前記第１導電材及び前記第２導電材を封止する樹脂部と、
    を有し、
    前記リードフレームは、
    前記凹部を含むダイパッドと、
    前記ダイパッドの周囲に配置されたリードと、
    を有し、
    前記リードは、
    前記第１主面に含まれる第１上面と、
    前記第２主面に含まれる第１下面と、
    前記第１上面及び前記第１下面に繋がる第１側面と、
    を有し、
    前記ダイパッドは、
    前記第１主面に含まれ、前記第１上面と面一の第２上面と、
    前記第２主面に含まれ、前記第１下面と面一の第２下面と、
    前記第２上面及び前記第２下面に繋がる第２側面と、
    を有し、
    前記ダイパッドの最大厚さは、前記第１上面と前記第１下面との間の距離と等しく、
    前記樹脂部は、前記第１下面及び前記第２下面と面一の第３下面を有し、
    前記樹脂部により、前記第１上面と、前記第１側面の一部と、前記第２上面と、前記第２側面とが被覆され、
    前記第３下面から、前記第１下面と、前記第２下面とが露出し、
    前記第２主面と前記第３主面との間の第２距離は、前記第２主面と前記第１主面との間の第１距離以下であることを特徴とする半導体装置。
  2. 前記第１導電材は、ボンディングワイヤであり、
    前記第２導電材は、ボンディングワイヤ又は導電バンプであることを特徴とする請求項１に記載の半導体装置。
  3. 前記第３主面の上方に設けられた第２半導体チップと、
    前記中継基板と前記第２半導体チップとを接続する第３導電材と、
    を有することを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第３導電材は、ボンディングワイヤであることを特徴とする請求項３に記載の半導体装置。
  5. 前記第１半導体チップと前記第２半導体チップとを接続する第４導電材を有することを特徴とする請求項３又は４に記載の半導体装置。
  6. 前記第２半導体チップは、前記第１半導体チップの上に設けられていることを特徴とする請求項３乃至５のいずれか１項に記載の半導体装置。
  7. 前記第２半導体チップは、前記中継基板の上に、前記第１半導体チップと並んで設けられていることを特徴とする請求項３乃至５のいずれか１項に記載の半導体装置。
  8. 前記中継基板は、配線基板を含むことを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
  9. 前記中継基板は、フレキシブル配線基板を含むことを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
  10. 第１主面と、前記第１主面とは反対側の第２主面とを備え、前記第１主面に凹部を含むリードフレームを作成する工程と、
    第３主面と、前記第３主面とは反対側の第４主面とを備える中継基板を、前記第４主面を前記凹部の底面に対向させて前記凹部内に配置する工程と、
    前記第３主面の上に第１半導体チップを設ける工程と、
    前記リードフレームと前記中継基板とを接続する第１導電材を設ける工程と、
    前記中継基板と前記第１半導体チップとを接続する第２導電材を設ける工程と、
    前記中継基板、前記第１半導体チップ、前記第１導電材及び前記第２導電材を封止する樹脂部を設ける工程と、
    を有し、
    前記リードフレームは、
    前記凹部を含むダイパッドと、
    前記ダイパッドの周囲に配置されたリードと、
    を有し、
    前記リードは、
    前記第１主面に含まれる第１上面と、
    前記第２主面に含まれる第１下面と、
    前記第１上面及び前記第１下面に繋がる第１側面と、
    を有し、
    前記ダイパッドは、
    前記第１主面に含まれ、前記第１上面と面一の第２上面と、
    前記第２主面に含まれ、前記第１下面と面一の第２下面と、
    前記第２上面及び前記第２下面に繋がる第２側面と、
    を有し、
    前記ダイパッドの最大厚さは、前記第１上面と前記第１下面との間の距離と等しく、
    前記樹脂部は、前記第１下面及び前記第２下面と面一の第３下面を有し、
    前記樹脂部により、前記第１上面と、前記第１側面の一部と、前記第２上面と、前記第２側面とが被覆され、
    前記第３下面から、前記第１下面と、前記第２下面とが露出し、
    前記第２主面と前記第３主面との間の第２距離は、前記第２主面と前記第１主面との間の第１距離以下であることを特徴とする半導体装置の製造方法。
JP2020140090A 2020-08-21 2020-08-21 半導体装置及びその製造方法 Active JP7499114B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020140090A JP7499114B2 (ja) 2020-08-21 2020-08-21 半導体装置及びその製造方法
CN202110916242.5A CN114078802A (zh) 2020-08-21 2021-08-10 半导体装置及其制造方法
US17/444,779 US11810840B2 (en) 2020-08-21 2021-08-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020140090A JP7499114B2 (ja) 2020-08-21 2020-08-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2022035627A JP2022035627A (ja) 2022-03-04
JP7499114B2 true JP7499114B2 (ja) 2024-06-13

Family

ID=80269806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020140090A Active JP7499114B2 (ja) 2020-08-21 2020-08-21 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US11810840B2 (ja)
JP (1) JP7499114B2 (ja)
CN (1) CN114078802A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274312A (ja) 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2004522297A (ja) 2001-02-27 2004-07-22 チップパック，インク． プラスチック半導体パッケージ
JP2006086337A (ja) 2004-09-16 2006-03-30 Sanken Electric Co Ltd 樹脂封止型電子装置及びその製法
JP2007110108A (ja) 2005-10-14 2007-04-26 Integrant Technologies Inc 積層型集積回路チップ及びパッケージ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521480A (ja) 1991-07-12 1993-01-29 Dainippon Printing Co Ltd リードフレーム
JP4268607B2 (ja) * 2005-09-30 2009-05-27 富士通マイクロエレクトロニクス株式会社 半導体装置に配設される中継部材及び半導体装置
JP4707548B2 (ja) * 2005-12-08 2011-06-22 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274312A (ja) 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2004522297A (ja) 2001-02-27 2004-07-22 チップパック，インク． プラスチック半導体パッケージ
JP2006086337A (ja) 2004-09-16 2006-03-30 Sanken Electric Co Ltd 樹脂封止型電子装置及びその製法
JP2007110108A (ja) 2005-10-14 2007-04-26 Integrant Technologies Inc 積層型集積回路チップ及びパッケージ

Also Published As

Publication number Publication date
US20220059438A1 (en) 2022-02-24
JP2022035627A (ja) 2022-03-04
US11810840B2 (en) 2023-11-07
CN114078802A (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
EP1235272B1 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US7692294B2 (en) Semiconductor device and method for fabricating the same
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
WO2001065602A1 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
US20020031867A1 (en) Semiconductor device and process of production of same
JP2001015679A (ja) 半導体装置及びその製造方法
JP2002208656A (ja) 半導体装置
JP2002009236A (ja) 多層半導体装置及びその製造方法
JP2010165992A (ja) 半導体装置及びその製造方法
JP2002343899A (ja) 半導体パッケージ用基板、半導体パッケージ
JPH09162348A (ja) 半導体装置及びその製造方法及びリードフレーム及びその製造方法
KR20050096851A (ko) 회로 장치 및 그 제조 방법
JP2000150760A (ja) ターミナルランドフレームおよびその製造方法
JPH10199924A (ja) 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ
JP3972183B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20040040348A (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP3660663B2 (ja) チップパッケージの製造方法
WO2022021799A1 (zh) 半导体封装方法及半导体封装结构
JP3972182B2 (ja) 半導体装置の製造方法
JP7499114B2 (ja) 半導体装置及びその製造方法
JPH07106509A (ja) 多層構造半導体装置
JP2001015629A (ja) 半導体装置及びその製造方法
JP3522403B2 (ja) 半導体装置
JP3490601B2 (ja) フィルムキャリアおよびそれを用いた積層型実装体
JP4364181B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240603

R150 Certificate of patent or registration of utility model

Ref document number: 7499114

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150