JP2595885B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2595885B2 JP2595885B2 JP5312724A JP31272493A JP2595885B2 JP 2595885 B2 JP2595885 B2 JP 2595885B2 JP 5312724 A JP5312724 A JP 5312724A JP 31272493 A JP31272493 A JP 31272493A JP 2595885 B2 JP2595885 B2 JP 2595885B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- opening
- basic
- minute
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アライメントマークを
備える半導体装置およびその製造方法に関し、特に、半
導体装置の回路パターン形成工程において同時に形成さ
れるアライメントマークを有する半導体装置およびその
製造方法に関する。
備える半導体装置およびその製造方法に関し、特に、半
導体装置の回路パターン形成工程において同時に形成さ
れるアライメントマークを有する半導体装置およびその
製造方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程で用いられる露光
装置として現在主流となっているのは縮小投影型露光装
置であるが、そのアライメント方法には、大別してテレ
ビ画像を利用するものと回折光を利用するものととの２
種類がある。そのうち、本発明は後者のものに関する。
この回折光を利用したアライメント方法の従来技術につ
いては、例えばProc.SPIE,vol.538,pp.9-16(1985) で発
表されているが、これについて図６を参照して説明す
る。
装置として現在主流となっているのは縮小投影型露光装
置であるが、そのアライメント方法には、大別してテレ
ビ画像を利用するものと回折光を利用するものととの２
種類がある。そのうち、本発明は後者のものに関する。
この回折光を利用したアライメント方法の従来技術につ
いては、例えばProc.SPIE,vol.538,pp.9-16(1985) で発
表されているが、これについて図６を参照して説明す
る。
【０００３】図６（ａ）は、この種アライメント装置の
光学系を示す概略構成図である。同図に示されるよう
に、ウェハ１０上にはアライメントマーク１１が形成さ
れており、またウェハ１０真上にはレティクル１２が配
置されている。レティクル１２の側方にはＨｅ−Ｎｅレ
ーザ１３が配置されており、このレーザ１３から出射さ
れたレーザ光はレンズ系１４により長楕円形状に加工さ
れた後、ビームスプリッタ１５、ミラー１６、投影レン
ズ１７を介してウェハ１０上に投射される。
光学系を示す概略構成図である。同図に示されるよう
に、ウェハ１０上にはアライメントマーク１１が形成さ
れており、またウェハ１０真上にはレティクル１２が配
置されている。レティクル１２の側方にはＨｅ−Ｎｅレ
ーザ１３が配置されており、このレーザ１３から出射さ
れたレーザ光はレンズ系１４により長楕円形状に加工さ
れた後、ビームスプリッタ１５、ミラー１６、投影レン
ズ１７を介してウェハ１０上に投射される。
【０００４】ウェハ上に形成されたアライメントマーク
１１は、図６（ｂ）に示すように、正方形形状の基本格
子１をピッチＰにて１列に配列したものである。ウェハ
は位置が知られたステージ（図示なし）上に固定されて
おり、ステージを移動させることによりアライメントマ
ーク１１をレーザビーム２１下を通過させる。このとき
アライメントマークより回折光が得られ、これが先のレ
ーザビームの行路の逆を辿りビームスプリッタ１５を介
して空間フィルタ１８を通過し、ここで０次の回折光が
除去された後、フォトセンサ１９に入射する。このフォ
トセンサ１９において光電変換により生成されたされた
信号は信号処理装置２０において処理される。
１１は、図６（ｂ）に示すように、正方形形状の基本格
子１をピッチＰにて１列に配列したものである。ウェハ
は位置が知られたステージ（図示なし）上に固定されて
おり、ステージを移動させることによりアライメントマ
ーク１１をレーザビーム２１下を通過させる。このとき
アライメントマークより回折光が得られ、これが先のレ
ーザビームの行路の逆を辿りビームスプリッタ１５を介
して空間フィルタ１８を通過し、ここで０次の回折光が
除去された後、フォトセンサ１９に入射する。このフォ
トセンサ１９において光電変換により生成されたされた
信号は信号処理装置２０において処理される。
【０００５】このようにして、アライメントマーク１１
がレーザビーム２１下を通過する点を検出することによ
りウェハ１０のステージ上でのステージの移動方向の位
置を知ることができる。同様に、このアライメントマー
クと直角方向にアライメントマークを設け、ステージを
先の移動方向と直角の方向に移動させてアライメントマ
ークをレーザビーム下を通過させることにより先の場合
の直角方向の位置を検出することができる。
がレーザビーム２１下を通過する点を検出することによ
りウェハ１０のステージ上でのステージの移動方向の位
置を知ることができる。同様に、このアライメントマー
クと直角方向にアライメントマークを設け、ステージを
先の移動方向と直角の方向に移動させてアライメントマ
ークをレーザビーム下を通過させることにより先の場合
の直角方向の位置を検出することができる。
【０００６】次に、図７を参照してこの種縮小投影露光
装置に用いられるアライメントマークの従来のパターン
について説明する。図７（ａ）は、前掲のProc.SPIE,vo
l.538,pp.9-16(1985) に掲載されたもので図６（ｂ）を
書き直したものである［基本格子１の数は実際には７個
であるが、図７（ａ）では５個に省略されている］。こ
の例では、４μｍ×４μｍの基本格子１がＰ＝８μｍの
ピッチで配列されている。ここで、回折格子は、レーザ
光を照射したときの±１次の回折光の強度をできるだけ
高めるために、基本格子１のピッチ方向の長さＬは主回
折格子のピッチＰの半分の長さＰ／２になるように形成
されている。
装置に用いられるアライメントマークの従来のパターン
について説明する。図７（ａ）は、前掲のProc.SPIE,vo
l.538,pp.9-16(1985) に掲載されたもので図６（ｂ）を
書き直したものである［基本格子１の数は実際には７個
であるが、図７（ａ）では５個に省略されている］。こ
の例では、４μｍ×４μｍの基本格子１がＰ＝８μｍの
ピッチで配列されている。ここで、回折格子は、レーザ
光を照射したときの±１次の回折光の強度をできるだけ
高めるために、基本格子１のピッチ方向の長さＬは主回
折格子のピッチＰの半分の長さＰ／２になるように形成
されている。
【０００７】図７（ｂ）は、Proc.SPIE,vol.1088, pp.2
38-247（1989）にて発表された回折格子であって、先の
例では、レーザ光走査方向の長さｄ1 がピッチ方向の長
さＬと等しく４μｍであったのに対し、この例では走査
方向の長さｄ2 が２μｍとＬの１／２になされている。
すなわち、この例では２μｍ×４μｍの基本格子１が８
μｍのピッチで配列されている。上記文献によれば、走
査方向の長さｄ2 を２μｍにすることにより、より精度
の高い測定が可能であるとされている。また、前掲のPr
oc.SPIE,vol.538,pp.9-16(1985) には、図７（ｃ）に示
すように、図７（ａ）で示された、回折格子をレーザ光
走査方向に複数個（例えば７個）配置することが記載さ
れている。このアライメントマークを適用する場合に
は、各回折格子を順次走査して各回折格子のそれぞれの
位置をすべて計測し、その平均値をウェハ位置として算
出するものである。
38-247（1989）にて発表された回折格子であって、先の
例では、レーザ光走査方向の長さｄ1 がピッチ方向の長
さＬと等しく４μｍであったのに対し、この例では走査
方向の長さｄ2 が２μｍとＬの１／２になされている。
すなわち、この例では２μｍ×４μｍの基本格子１が８
μｍのピッチで配列されている。上記文献によれば、走
査方向の長さｄ2 を２μｍにすることにより、より精度
の高い測定が可能であるとされている。また、前掲のPr
oc.SPIE,vol.538,pp.9-16(1985) には、図７（ｃ）に示
すように、図７（ａ）で示された、回折格子をレーザ光
走査方向に複数個（例えば７個）配置することが記載さ
れている。このアライメントマークを適用する場合に
は、各回折格子を順次走査して各回折格子のそれぞれの
位置をすべて計測し、その平均値をウェハ位置として算
出するものである。
【０００８】次に、半導体装置の配線パターン形成工程
における従来のアライメントマークの形成方法について
説明する。この例は、能動素子領域において、層間絶縁
膜にコンタクトホールを形成し、このコンタクトホール
内にタングステンプラグを形成した後、その上に配線を
形成する工程中において、能動素子領域外において同時
にアライメントマークを形成する場合に関するものであ
る。図８は、図７の（ａ）に示したアライメントマーク
の１つの基本格子（４μｍ×４μｍ）のＢ−Ｂ′線での
工程断面図である。
における従来のアライメントマークの形成方法について
説明する。この例は、能動素子領域において、層間絶縁
膜にコンタクトホールを形成し、このコンタクトホール
内にタングステンプラグを形成した後、その上に配線を
形成する工程中において、能動素子領域外において同時
にアライメントマークを形成する場合に関するものであ
る。図８は、図７の（ａ）に示したアライメントマーク
の１つの基本格子（４μｍ×４μｍ）のＢ−Ｂ′線での
工程断面図である。
【０００９】まず、図８（ａ）に示すように、半導体基
板２上の層間絶縁膜３上にフォトレジスト４を塗付し、
アライメントマークの基本格子形成個所に開口を形成す
る。このとき能動素子領域では、コンタクトホール形成
領域上に同時に開口が形成される。次に、このフォトレ
ジスト４をマスク材として層間絶縁膜３を、ＣＦ4 とＣ
ＨＦ3 を含む混合ガスを用いたＲＩＥ（Reactive Ion E
tching）法によりエッチングして、基本格子を構成する
開口を形成する［図８（ｂ）］（このとき、能動素子領
域においては同時にコンタクトホールが形成される）。
板２上の層間絶縁膜３上にフォトレジスト４を塗付し、
アライメントマークの基本格子形成個所に開口を形成す
る。このとき能動素子領域では、コンタクトホール形成
領域上に同時に開口が形成される。次に、このフォトレ
ジスト４をマスク材として層間絶縁膜３を、ＣＦ4 とＣ
ＨＦ3 を含む混合ガスを用いたＲＩＥ（Reactive Ion E
tching）法によりエッチングして、基本格子を構成する
開口を形成する［図８（ｂ）］（このとき、能動素子領
域においては同時にコンタクトホールが形成される）。
【００１０】その後、図８（ｃ）に示すように、窒化チ
タン膜５をスパッタリング法により約５００Åの膜厚に
成膜し、さらにＣＶＤ法によりタングステン膜６を全面
に約５０００Åの膜厚に成膜する。次に、ＳＦ6 とＮ2
を含む混合ガス中で全面をエッチバックすると、図８の
（ｄ）に示すように、アライメントマーク部の開口部は
面積が広いために、側壁部にはタングステン膜６がサイ
ドウォール状に残存するが、開口部の中央部分ではタン
グステン膜は完全に除去されて、下層の窒化チタン膜５
が露出した状態になる。その後配線材料となるアルミニ
ウム合金膜７をスパッタリング法で数１０００Åから１
μｍ程度の膜厚に成膜すると、図８（ｅ）に示すような
形状となる。この時、アルミニウム合金膜７はステップ
カバレッジが良好ではないので、同図に示されるよう
に、開口部を非対称な形状に被覆する。そして、開口部
におけるアルミニウム合金膜７の被覆形状には規則性は
なく、各基本格子毎に異なる形状の被膜が形成される。
タン膜５をスパッタリング法により約５００Åの膜厚に
成膜し、さらにＣＶＤ法によりタングステン膜６を全面
に約５０００Åの膜厚に成膜する。次に、ＳＦ6 とＮ2
を含む混合ガス中で全面をエッチバックすると、図８の
（ｄ）に示すように、アライメントマーク部の開口部は
面積が広いために、側壁部にはタングステン膜６がサイ
ドウォール状に残存するが、開口部の中央部分ではタン
グステン膜は完全に除去されて、下層の窒化チタン膜５
が露出した状態になる。その後配線材料となるアルミニ
ウム合金膜７をスパッタリング法で数１０００Åから１
μｍ程度の膜厚に成膜すると、図８（ｅ）に示すような
形状となる。この時、アルミニウム合金膜７はステップ
カバレッジが良好ではないので、同図に示されるよう
に、開口部を非対称な形状に被覆する。そして、開口部
におけるアルミニウム合金膜７の被覆形状には規則性は
なく、各基本格子毎に異なる形状の被膜が形成される。
【００１１】次に、アルミニウム合金膜７上にフォトレ
ジストが塗付され、このアライメントマークを使用して
の位置合わせが行われ、フォトレジストの露光・現像が
行われる。次いで、ＢＣｌ3 とＣｌ2 を含む混合ガスで
アルミニウム合金膜７がエッチングされ、配線パターン
が形成される。このとき、アライメントマーク部では、
アルミニウム合金膜７がエッチング除去されるが、開口
部側壁の窒化チタン膜５も幾分エッチングされて図８
（ｆ）に示す状態となる。
ジストが塗付され、このアライメントマークを使用して
の位置合わせが行われ、フォトレジストの露光・現像が
行われる。次いで、ＢＣｌ3 とＣｌ2 を含む混合ガスで
アルミニウム合金膜７がエッチングされ、配線パターン
が形成される。このとき、アライメントマーク部では、
アルミニウム合金膜７がエッチング除去されるが、開口
部側壁の窒化チタン膜５も幾分エッチングされて図８
（ｆ）に示す状態となる。
【００１２】上述の従来例はタングステン膜の下層に窒
化チタン膜をバリア層として使用した例であるが、次
に、バリア層として白金シリサイド膜を使用した場合の
従来例について説明する。図９は、図８の場合と同様
に、図７（ａ）に示す回折格子を製造する際のＢ−Ｂ′
線での工程断面図である。この例では、図８（ａ）、
（ｂ）に示すように、半導体基板２上の層間絶縁膜３に
基本格子となる開口部を形成した後、図９（ａ）に示す
ように、全面にスパッタリング法で白金膜８を被着す
る。続いて、数百度の温度で熱処理を施してＳｉ基板と
直接接している部分の白金をシリコンと反応させて白金
シリサイド層９を形成する。その後、王水に浸漬して未
反応の白金を除去する［図９（ｂ）］。
化チタン膜をバリア層として使用した例であるが、次
に、バリア層として白金シリサイド膜を使用した場合の
従来例について説明する。図９は、図８の場合と同様
に、図７（ａ）に示す回折格子を製造する際のＢ−Ｂ′
線での工程断面図である。この例では、図８（ａ）、
（ｂ）に示すように、半導体基板２上の層間絶縁膜３に
基本格子となる開口部を形成した後、図９（ａ）に示す
ように、全面にスパッタリング法で白金膜８を被着す
る。続いて、数百度の温度で熱処理を施してＳｉ基板と
直接接している部分の白金をシリコンと反応させて白金
シリサイド層９を形成する。その後、王水に浸漬して未
反応の白金を除去する［図９（ｂ）］。
【００１３】次に、図９（ｃ）に示すように、ＣＶＤ法
によりタングステン膜６を全面に約５０００Åの膜厚に
成膜し、続いて、ＳＦ6 とＮ2 を含む混合ガス中で全面
をエッチバックする。このとき、アライメントマーク開
口部の面積が広いために、図９（ｄ）に示されるよう
に、開口部底面中央に白金シリサイド膜９が露出してし
まう。その後、図８の従来例の場合と同様にアルミニウ
ム合金膜層を被着し、形成したアライメントマークを利
用してアルミニウム合金膜のパターニングを行う。
によりタングステン膜６を全面に約５０００Åの膜厚に
成膜し、続いて、ＳＦ6 とＮ2 を含む混合ガス中で全面
をエッチバックする。このとき、アライメントマーク開
口部の面積が広いために、図９（ｄ）に示されるよう
に、開口部底面中央に白金シリサイド膜９が露出してし
まう。その後、図８の従来例の場合と同様にアルミニウ
ム合金膜層を被着し、形成したアライメントマークを利
用してアルミニウム合金膜のパターニングを行う。
【００１４】
【発明が解決しようとする課題】上述の従来のアライメ
ントマークでは、回折格子を構成する基本格子のパター
ンが図７に示すように４×４μｍもしくは４×２μｍと
面積が大きいため、コンタクトホールをタングステン等
のプラグ形成材料にて埋め込むとき、プラグ状に埋め込
むことができず、開口がそのまま残る。この状態で配線
を形成するアルミニウム合金膜を被着すると、アルミニ
ウムのカバレッジ性が良くないため、図８（ｄ）に示す
ように、開口部に非対称に成膜されてしまう。そして、
開口部でのアルミニウム合金被膜は各基本格子毎に異な
る形状に成膜されるため、フォトレジストを塗付し縮小
投影露光装置でアライメントする際に、アライメント光
であるＨｅ−Ｎｅレーザ光のアライメントマークでの反
射光の規則性が乱される。そのため、回折光の空間分布
形状がランダムに変化してしまい、露光装置にあらかじ
め設置されている検出器が回折光を検出した時のステー
ジ位置が、本来の回折格子の位置からずれ、アライメン
ト誤差が生じてしまう。この問題点は、Proc.SPIE,vol.
1088,pp.238〜247(1989) によれば、アライメントに使
用する回折格子の基本格子を図７（ｂ）に示すように４
×４μｍから４×２μｍに変更することで多少軽減され
るがそれでも十分ではない。上記工程で図７（ａ）のア
ライメントマークを適用した場合のアライメント精度
は、図３（ｂ）に示すように、３σでおよそ０．７μｍ
であった。
ントマークでは、回折格子を構成する基本格子のパター
ンが図７に示すように４×４μｍもしくは４×２μｍと
面積が大きいため、コンタクトホールをタングステン等
のプラグ形成材料にて埋め込むとき、プラグ状に埋め込
むことができず、開口がそのまま残る。この状態で配線
を形成するアルミニウム合金膜を被着すると、アルミニ
ウムのカバレッジ性が良くないため、図８（ｄ）に示す
ように、開口部に非対称に成膜されてしまう。そして、
開口部でのアルミニウム合金被膜は各基本格子毎に異な
る形状に成膜されるため、フォトレジストを塗付し縮小
投影露光装置でアライメントする際に、アライメント光
であるＨｅ−Ｎｅレーザ光のアライメントマークでの反
射光の規則性が乱される。そのため、回折光の空間分布
形状がランダムに変化してしまい、露光装置にあらかじ
め設置されている検出器が回折光を検出した時のステー
ジ位置が、本来の回折格子の位置からずれ、アライメン
ト誤差が生じてしまう。この問題点は、Proc.SPIE,vol.
1088,pp.238〜247(1989) によれば、アライメントに使
用する回折格子の基本格子を図７（ｂ）に示すように４
×４μｍから４×２μｍに変更することで多少軽減され
るがそれでも十分ではない。上記工程で図７（ａ）のア
ライメントマークを適用した場合のアライメント精度
は、図３（ｂ）に示すように、３σでおよそ０．７μｍ
であった。
【００１５】また、窒化チタン膜をバリア層として用い
た図８に示す従来例では、アルミニウム合金膜をエッチ
ング除去する際に窒化チタン膜も一部除去されてしまう
ため、側壁部に残存するタングステン膜が後工程で側壁
から剥離し、能動素子領域内に再付着して回路パターン
のショートを引き起こし、製造歩留りを低下させる。さ
らに、白金シリサイド膜をバリア層として用いる従来例
では、アライメントマークの開口部底面に白金シリサイ
ド膜が露出してしまうため、ブラケットタングステンを
エッチバックするエッチングチャンバーおよびエッチバ
ック後の工程でのプロセス装置が露出した白金シリサイ
ドにより汚染されてしまうという問題点があった。
た図８に示す従来例では、アルミニウム合金膜をエッチ
ング除去する際に窒化チタン膜も一部除去されてしまう
ため、側壁部に残存するタングステン膜が後工程で側壁
から剥離し、能動素子領域内に再付着して回路パターン
のショートを引き起こし、製造歩留りを低下させる。さ
らに、白金シリサイド膜をバリア層として用いる従来例
では、アライメントマークの開口部底面に白金シリサイ
ド膜が露出してしまうため、ブラケットタングステンを
エッチバックするエッチングチャンバーおよびエッチバ
ック後の工程でのプロセス装置が露出した白金シリサイ
ドにより汚染されてしまうという問題点があった。
【００１６】
【課題を解決するための手段】上記問題点を解決するた
め、本発明によれば、一定寸法の正方形または長方形の
基本格子が所定のピッチで一列または複数列に配列され
てなる回折格子を備えるものであって、前記基本格子
は、半導体基板上に所定の寸法およびピッチで設けられ
た、少なくとも一辺の長さが１μｍ以下の正方形または
長方形の複数の微小開口の集合体で構成されていること
を特徴とする半導体装置が提供される。
め、本発明によれば、一定寸法の正方形または長方形の
基本格子が所定のピッチで一列または複数列に配列され
てなる回折格子を備えるものであって、前記基本格子
は、半導体基板上に所定の寸法およびピッチで設けられ
た、少なくとも一辺の長さが１μｍ以下の正方形または
長方形の複数の微小開口の集合体で構成されていること
を特徴とする半導体装置が提供される。
【００１７】また、本発明によれば、半導体基板表面の
拡散層または半導体基板上の導電層上に絶縁膜を形成す
る工程と、フォトリソグラフィ技法により、前記拡散層
または前記導電層上を露出させるコンタクトホールと、
回折格子の基本格子を構成する複数の微小開口とを同時
に開孔する工程と、前記コンタクトホールおよび前記微
小開口とを導電体により埋め込む工程と、全面に金属膜
およびフォトレジストを被着する工程と、前記回折格子
に基づいて位置決めを行って前記フォトレジストを露光
する工程と、を備える半導体装置の製造方法が提供され
る。
拡散層または半導体基板上の導電層上に絶縁膜を形成す
る工程と、フォトリソグラフィ技法により、前記拡散層
または前記導電層上を露出させるコンタクトホールと、
回折格子の基本格子を構成する複数の微小開口とを同時
に開孔する工程と、前記コンタクトホールおよび前記微
小開口とを導電体により埋め込む工程と、全面に金属膜
およびフォトレジストを被着する工程と、前記回折格子
に基づいて位置決めを行って前記フォトレジストを露光
する工程と、を備える半導体装置の製造方法が提供され
る。
【００１８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例のアライメ
ントマークの平面図である。本実施例のアライメントマ
ークは、図７（ａ）に示した従来の回折格子と同様に、
レーザ光走査方向の長さｄ1 が４μｍ、ピッチ方向の長
さＬが４μｍの基本格子１を、Ｐ＝８μｍのピッチで配
列したものである。本実施例のアライメントマークで
は、基本格子１は、走査方向の長さｍが０．８μｍ、ピ
ッチ方向の長さｌが０．８μｍのセグメント１ａを、ｓ
＝０．８μｍの間隔をおいて３×３個配列した集合体と
して形成されている。セグメント１ａは、半導体基板上
において微小開口として形成されるものであり、その平
面上の大きさは、金属膜の堆積とそのエッチバックによ
りその内部をほぼ完全に埋め込むことができる程度に選
定されている。
て説明する。図１は、本発明の第１の実施例のアライメ
ントマークの平面図である。本実施例のアライメントマ
ークは、図７（ａ）に示した従来の回折格子と同様に、
レーザ光走査方向の長さｄ1 が４μｍ、ピッチ方向の長
さＬが４μｍの基本格子１を、Ｐ＝８μｍのピッチで配
列したものである。本実施例のアライメントマークで
は、基本格子１は、走査方向の長さｍが０．８μｍ、ピ
ッチ方向の長さｌが０．８μｍのセグメント１ａを、ｓ
＝０．８μｍの間隔をおいて３×３個配列した集合体と
して形成されている。セグメント１ａは、半導体基板上
において微小開口として形成されるものであり、その平
面上の大きさは、金属膜の堆積とそのエッチバックによ
りその内部をほぼ完全に埋め込むことができる程度に選
定されている。
【００１９】次に、図１に示すアライメントマークを半
導体装置製造工程中において半導体基板上に形成する例
を、従来例と対比しつつ説明する。図２は、バリア層に
窒化チタンを使用してタングステンプラグを形成する場
合の図１のＡ−Ａ′線での工程断面図であって、図２
（ａ）〜図２（ｆ）は、図８（ａ）〜図８（ｆ）の工程
に対応している。まず、半導体基板２上の層間絶縁膜３
上に形成すべき微小開口のパターン状の開口を有するフ
ォトレジスト４を形成し［図２（ａ）］、フォトレジス
ト４をマスクに層間絶縁膜３をエッチングして基本格子
を構成する微小開口を形成する［図２（ｂ）］。次に、
窒化チタン膜５をスパッタリング法で約５００Åの膜厚
に成膜し、さらにＣＶＤ法によりタングステン膜６を全
面に約５０００Åの膜厚に成膜し［図２（ｃ）］、タン
グステン膜６をエッチバックする。このとき、開口内の
タングステン膜の表面を１０００〜２０００Å程度オー
バエッチする［図２（ｄ）］。次に、アルミニウム合金
膜７を被着し［図２（ｅ）］、これをパターニングして
能動素子領域に配線を形成する［図２（ｆ）］。
導体装置製造工程中において半導体基板上に形成する例
を、従来例と対比しつつ説明する。図２は、バリア層に
窒化チタンを使用してタングステンプラグを形成する場
合の図１のＡ−Ａ′線での工程断面図であって、図２
（ａ）〜図２（ｆ）は、図８（ａ）〜図８（ｆ）の工程
に対応している。まず、半導体基板２上の層間絶縁膜３
上に形成すべき微小開口のパターン状の開口を有するフ
ォトレジスト４を形成し［図２（ａ）］、フォトレジス
ト４をマスクに層間絶縁膜３をエッチングして基本格子
を構成する微小開口を形成する［図２（ｂ）］。次に、
窒化チタン膜５をスパッタリング法で約５００Åの膜厚
に成膜し、さらにＣＶＤ法によりタングステン膜６を全
面に約５０００Åの膜厚に成膜し［図２（ｃ）］、タン
グステン膜６をエッチバックする。このとき、開口内の
タングステン膜の表面を１０００〜２０００Å程度オー
バエッチする［図２（ｄ）］。次に、アルミニウム合金
膜７を被着し［図２（ｅ）］、これをパターニングして
能動素子領域に配線を形成する［図２（ｆ）］。
【００２０】図８に示した従来例ではアライメントマー
クの開口部の面積が広かったため、図８（ｄ）に示すよ
うに、タングステンにより平滑に埋め込むことができな
かったが、本実施例では、基本格子が小平面面積の微小
開口の集合体によって構成されているので、図２（ｄ）
に示されるように、開口内をほぼ完全にタングステン膜
６によって埋め込むことができる。開口部表面にはタン
グステンのオーバエッチにより１０００〜２０００Åの
凹部形成されるがこの程度の凹部であれば、その上に形
成されるアルミニウム合金膜は凹部を完全に埋めその表
面は滑らかに形成されるため、図２（ｅ）に示すよう
に、表面に対称性のよい凹凸を形成することができる。
また、アライメントマークに含まれる各基本格子に対し
てほぼ同一形状の凹凸を形成することができる。そのた
め、その上にフォトレジストを塗付して露光装置でアラ
イメントする際に、回折光の空間分布形状が理想位置か
ら対称に分布するようになり、回折格子の位置を正確に
測定することができるようになる。このときのアライメ
ント誤差の分布を図３（ａ）に示す。同図に示されるよ
うに、本実施例では、アライメント精度は３σで０．３
μｍと従来例の０．７μｍから大幅に改善されている。
クの開口部の面積が広かったため、図８（ｄ）に示すよ
うに、タングステンにより平滑に埋め込むことができな
かったが、本実施例では、基本格子が小平面面積の微小
開口の集合体によって構成されているので、図２（ｄ）
に示されるように、開口内をほぼ完全にタングステン膜
６によって埋め込むことができる。開口部表面にはタン
グステンのオーバエッチにより１０００〜２０００Åの
凹部形成されるがこの程度の凹部であれば、その上に形
成されるアルミニウム合金膜は凹部を完全に埋めその表
面は滑らかに形成されるため、図２（ｅ）に示すよう
に、表面に対称性のよい凹凸を形成することができる。
また、アライメントマークに含まれる各基本格子に対し
てほぼ同一形状の凹凸を形成することができる。そのた
め、その上にフォトレジストを塗付して露光装置でアラ
イメントする際に、回折光の空間分布形状が理想位置か
ら対称に分布するようになり、回折格子の位置を正確に
測定することができるようになる。このときのアライメ
ント誤差の分布を図３（ａ）に示す。同図に示されるよ
うに、本実施例では、アライメント精度は３σで０．３
μｍと従来例の０．７μｍから大幅に改善されている。
【００２１】また、アルミニウム合金膜をパターニング
して能動素子領域において配線を形成し、能動素子領域
外でアルミニウム合金膜を除去するとき、下層の窒化チ
タン膜も多少エッチングされるが、本実施例の場合、図
２（ｆ）に示されるように、タングステン膜は両側から
窒化チタン膜に挟まれているため、タングステン膜が剥
離することはなくなり、タングステン膜による回路ショ
ート不良の発生は抑制される。
して能動素子領域において配線を形成し、能動素子領域
外でアルミニウム合金膜を除去するとき、下層の窒化チ
タン膜も多少エッチングされるが、本実施例の場合、図
２（ｆ）に示されるように、タングステン膜は両側から
窒化チタン膜に挟まれているため、タングステン膜が剥
離することはなくなり、タングステン膜による回路ショ
ート不良の発生は抑制される。
【００２２】次に、図１に示すアライメントマークの回
折格子を半導体基板上に形成する際に、タングステン膜
の下層にバリア層として白金シリサイド膜を形成した場
合の例を、図１のＡ−Ａ′線の工程断面図である図４を
参照して説明する。図４（ａ）、（ｂ）は、従来例の図
９（ｃ）、（ｄ）の工程に対応している。半導体基板２
上の層間絶縁膜３に基本格子を構成する微細開口を形成
し、微細開口の底面に白金シリサイド膜９を形成した
後、全面にタングステン膜６を被着し［図４（ａ）］、
これをエッチバックする。このとき開口部表面のタング
ステン膜６の表面を１０００〜２０００Å程度オーバエ
ッチする［図４（ｂ）］。この後の工程は、図２
（ｅ）、図２（ｆ）に示される先の実施例の製造工程と
同様である。この製造工程において、白金シリサイド膜
９は図４（ｂ）に示すように表面に露出されることがな
いので、エッチバック装置やその他のプロセス装置が白
金シリサイドによって汚染されることはなくなる。
折格子を半導体基板上に形成する際に、タングステン膜
の下層にバリア層として白金シリサイド膜を形成した場
合の例を、図１のＡ−Ａ′線の工程断面図である図４を
参照して説明する。図４（ａ）、（ｂ）は、従来例の図
９（ｃ）、（ｄ）の工程に対応している。半導体基板２
上の層間絶縁膜３に基本格子を構成する微細開口を形成
し、微細開口の底面に白金シリサイド膜９を形成した
後、全面にタングステン膜６を被着し［図４（ａ）］、
これをエッチバックする。このとき開口部表面のタング
ステン膜６の表面を１０００〜２０００Å程度オーバエ
ッチする［図４（ｂ）］。この後の工程は、図２
（ｅ）、図２（ｆ）に示される先の実施例の製造工程と
同様である。この製造工程において、白金シリサイド膜
９は図４（ｂ）に示すように表面に露出されることがな
いので、エッチバック装置やその他のプロセス装置が白
金シリサイドによって汚染されることはなくなる。
【００２３】次に、図５（ａ）、（ｂ）、（ｃ）を参照
して、アライメントマークについての他の実施例につい
て説明する。図５（ａ）は、本発明のアライメントマー
クの第２の実施例を示す平面図である。この実施例で
は、４μｍ×４μｍの基本格子１が、主回折格子ピッチ
Ｐを８μｍとして配列されている。基本格子１は、走査
方向の長さｄ1 が４μｍ、ピッチ方向の長さｌが０．８
μｍのセグメント１ａを、ｓ＝０．８μｍのスペースを
おいて、ピッチ方向に３本並べることにより構成された
ものである。本実施例のアライメントマークを半導体基
板上に形成した場合、微細開口の平面形状は、先の実施
例の場合と相違して長方形となるが、その幅が０．８μ
ｍと狭いため、プラグ形成材料によって完全に埋め込む
ことが可能であり、先の実施例の場合と同様の効果を奏
することができる。
して、アライメントマークについての他の実施例につい
て説明する。図５（ａ）は、本発明のアライメントマー
クの第２の実施例を示す平面図である。この実施例で
は、４μｍ×４μｍの基本格子１が、主回折格子ピッチ
Ｐを８μｍとして配列されている。基本格子１は、走査
方向の長さｄ1 が４μｍ、ピッチ方向の長さｌが０．８
μｍのセグメント１ａを、ｓ＝０．８μｍのスペースを
おいて、ピッチ方向に３本並べることにより構成された
ものである。本実施例のアライメントマークを半導体基
板上に形成した場合、微細開口の平面形状は、先の実施
例の場合と相違して長方形となるが、その幅が０．８μ
ｍと狭いため、プラグ形成材料によって完全に埋め込む
ことが可能であり、先の実施例の場合と同様の効果を奏
することができる。
【００２４】図５（ｂ）は、本発明のアライメントマー
クの第３の実施例を示す平面図である。この実施例も、
４μｍ×４μｍの基本格子１が、主回折格子ピッチＰを
８μｍとして配列されたものである。基本格子１は、走
査方向の長さｍが０．８μｍ、ピッチ方向の長さＬが４
μｍのセグメント１ａを、ｓ＝０．８μｍのスペースを
おいて、走査方向に３本並べることにより構成されたも
のである。
クの第３の実施例を示す平面図である。この実施例も、
４μｍ×４μｍの基本格子１が、主回折格子ピッチＰを
８μｍとして配列されたものである。基本格子１は、走
査方向の長さｍが０．８μｍ、ピッチ方向の長さＬが４
μｍのセグメント１ａを、ｓ＝０．８μｍのスペースを
おいて、走査方向に３本並べることにより構成されたも
のである。
【００２５】図５（ｃ）は、本発明のアライメントマー
クの第４の実施例を示す平面図である。この実施例で
は、走査方向の長さｄ2 が２μｍ、ピッチ方向の長さＬ
が４μｍの基本格子１が、主回折格子ピッチＰを８μｍ
として配列されている。基本格子１は、走査方向の長さ
が２μｍ、ピッチ方向の長さｌが０．８μｍのセグメン
ト１ａを、ｓ＝０．８μｍのスペースをおいて、ピッチ
方向に３本並べることにより構成されたものである。第
１乃至第３の実施例のアライメントマークが図７（ａ）
に示す従来例に対応していたのに対し、本実施例のアラ
イメントマークは図７（ｂ）に示す従来例に対応するも
のであるが、先の実施例と同様の効果を奏することがで
きる。
クの第４の実施例を示す平面図である。この実施例で
は、走査方向の長さｄ2 が２μｍ、ピッチ方向の長さＬ
が４μｍの基本格子１が、主回折格子ピッチＰを８μｍ
として配列されている。基本格子１は、走査方向の長さ
が２μｍ、ピッチ方向の長さｌが０．８μｍのセグメン
ト１ａを、ｓ＝０．８μｍのスペースをおいて、ピッチ
方向に３本並べることにより構成されたものである。第
１乃至第３の実施例のアライメントマークが図７（ａ）
に示す従来例に対応していたのに対し、本実施例のアラ
イメントマークは図７（ｂ）に示す従来例に対応するも
のであるが、先の実施例と同様の効果を奏することがで
きる。
【００２６】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された本願発明の要旨内において各種
の変更が可能である。例えば、実施例では、アライメン
トマークは１列の回折格子によって構成されていたが、
図７（ｃ）に示すようにレーザ光走査方向に複数列配置
し、各回折格子の検出値から当該ウェハの位置を検出す
る場合にも本発明の適用は可能である。また、基本格子
の寸法やそのピッチ、あるいは基本格子を構成するセグ
メント（微小開口）の個数、寸法、形状等についても半
導体装置の製造プロセスに応じて適宜変更が可能であ
る。
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された本願発明の要旨内において各種
の変更が可能である。例えば、実施例では、アライメン
トマークは１列の回折格子によって構成されていたが、
図７（ｃ）に示すようにレーザ光走査方向に複数列配置
し、各回折格子の検出値から当該ウェハの位置を検出す
る場合にも本発明の適用は可能である。また、基本格子
の寸法やそのピッチ、あるいは基本格子を構成するセグ
メント（微小開口）の個数、寸法、形状等についても半
導体装置の製造プロセスに応じて適宜変更が可能であ
る。
【００２７】
【発明の効果】以上説明したように、本発明は、アライ
メントマークとなる回折格子の基本格子を複数個の微小
開口の集合体によって構成したものであるので、本発明
によれば、基本格子が大き過ぎるために基本格子を埋め
込むことができず、その上に形成される被膜が非対称に
なるのを防止することができる。したがって、本発明に
よれば、基本格子の非対称性に起因する回折光の乱れを
抑制することができるようになり、このアライメントマ
ークを用いた位置検出精度を格段に向上させることがで
きる。
メントマークとなる回折格子の基本格子を複数個の微小
開口の集合体によって構成したものであるので、本発明
によれば、基本格子が大き過ぎるために基本格子を埋め
込むことができず、その上に形成される被膜が非対称に
なるのを防止することができる。したがって、本発明に
よれば、基本格子の非対称性に起因する回折光の乱れを
抑制することができるようになり、このアライメントマ
ークを用いた位置検出精度を格段に向上させることがで
きる。
【００２８】また、本発明によれば、開口の面積が狭く
なったことにより、開口内においてプラグ形成材料が側
壁にサイドウォール状に付着することがなくなり、バリ
ア層のエッチングによりプラグ形成材料が剥離するのを
防止することができるため、回路ショートの発生を防止
して歩留りを向上させることができる。さらに、本発明
によれば、開口の面積が狭くなったことにより、開口底
面にバリア層である白金シリサイドを露出させないよう
にすることができるため、装置類を白金シリサイドの汚
染から保護することができる。
なったことにより、開口内においてプラグ形成材料が側
壁にサイドウォール状に付着することがなくなり、バリ
ア層のエッチングによりプラグ形成材料が剥離するのを
防止することができるため、回路ショートの発生を防止
して歩留りを向上させることができる。さらに、本発明
によれば、開口の面積が狭くなったことにより、開口底
面にバリア層である白金シリサイドを露出させないよう
にすることができるため、装置類を白金シリサイドの汚
染から保護することができる。
【図１】 本発明の第１の実施例におけるアライメント
マークの平面図。
マークの平面図。
【図２】 図１に示すアライメントマークを有する半導
体装置の製造方法の第１の実施例を説明するための工程
断面図。
体装置の製造方法の第１の実施例を説明するための工程
断面図。
【図３】 本発明の実施例のアライメント精度を示すグ
ラフと従来例のアライメント精度を示すグラフ。
ラフと従来例のアライメント精度を示すグラフ。
【図４】 図１に示すアライメントマークを有する半導
体装置の製造方法の第２の実施例を説明するための工程
断面図。
体装置の製造方法の第２の実施例を説明するための工程
断面図。
【図５】 本発明の第２、第３および第４の実施例にお
けるアライメントマークの平面図。
けるアライメントマークの平面図。
【図６】 縮小投影露光装置におけるアライメント装置
の概略構成図とそこにおいて用いられるアライメントマ
ークの平面図。
の概略構成図とそこにおいて用いられるアライメントマ
ークの平面図。
【図７】 従来のアライメントマークの平面図。
【図８】 従来のアライメントマークを有する半導体装
置の製造方法を説明するための工程断面図。
置の製造方法を説明するための工程断面図。
【図９】 従来のアライメントマークを有する半導体装
置の他の製造方法を説明するための工程断面図。
置の他の製造方法を説明するための工程断面図。
１ 基本格子 １ａ セグメント ２ 半導体基板 ３ 層間絶縁膜 ４ フォトレジスト ５ 窒化チタン膜 ６ タングステン膜 ７ アルミニウム合金膜 ８ 白金膜 ９ 白金シリサイド膜 １０ ウェハ １１ アライメントマーク １２ レティクル １３ Ｈｅ−Ｎｅレーザ １４ レンズ系 １５ ビームスプリッタ １６ ミラー １７ 投影レンズ １８ 空間フィルタ １９ フォトセンサ ２０ 信号処理装置 ２１ レーザビーム
Claims (7)
- 【請求項１】 一定寸法の正方形または長方形の基本格
子が所定のピッチで一列または複数列に配列されてなる
回折格子を備える半導体装置であって、前記基本格子
は、半導体基板上に所定の寸法およびピッチで設けられ
た、少なくとも一辺の長さが１μｍ以下の正方形または
長方形の複数の微小開口の集合体で構成されていること
を特徴とする半導体装置。 - 【請求項２】 前記微小開口は、該微小開口の深さ以下
の膜厚の金属膜の堆積とそのエッチバックによりその内
部をほぼ完全に埋め込むことのできる大きさであること
を特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記基本格子の平面形状は正方形または
基本格子列の並び方向を長辺とする長方形であり、か
つ、前記微小開口の平面形状が正方形であることを特徴
とする請求項１記載の半導体装置。 - 【請求項４】 前記基本格子の平面形状は正方形であ
り、かつ、前記微小開口の平面形状は基本格子列の並び
方向を長辺または短辺とする長方形であることを特徴と
する請求項１記載の半導体装置。 - 【請求項５】 前記基本格子の平面形状は基本格子列の
並び方向を長辺とする長方形であり、かつ、前記微小開
口の平面形状は基本格子列の並び方向を短辺とする長方
形であることを特徴とする請求項１記載の半導体装置。 - 【請求項６】 半導体基板表面の拡散層または半導体基
板上の導電層上に絶縁膜を形成する工程と、フォトリソ
グラフィ技法により、前記拡散層または前記導電層上を
露出させるコンタクトホールと、回折格子の基本格子を
構成する複数の微小開口とを同時に開孔する工程と、コ
ンタクトプラグを形成するための導電体を被着する工程
と、前記導電体をエッチバックして前記コンタクトホー
ル内および前記微小開口内以外の前記導電体を除去する
工程と、全面に金属膜およびフォトレジストを被着する
工程と、前記回折格子に基づいて位置決めを行って前記
フォトレジストを露光する工程と、を備える半導体装置
の製造方法。 - 【請求項７】 前記導電体をエッチバックして前記コン
タクトホール内および前記微小開口内以外の前記導電体
を除去する工程において、前記微小開口内の導電体の表
面を１０００〜２０００Åの厚さ分オーバエッチするこ
とを特徴とする請求項８記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5312724A JP2595885B2 (ja) | 1993-11-18 | 1993-11-18 | 半導体装置およびその製造方法 |
| US08/338,207 US5525840A (en) | 1993-11-18 | 1994-11-09 | Semiconductor device having an alignment mark |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5312724A JP2595885B2 (ja) | 1993-11-18 | 1993-11-18 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07142379A JPH07142379A (ja) | 1995-06-02 |
| JP2595885B2 true JP2595885B2 (ja) | 1997-04-02 |
Family
ID=18032661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5312724A Expired - Fee Related JP2595885B2 (ja) | 1993-11-18 | 1993-11-18 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5525840A (ja) |
| JP (1) | JP2595885B2 (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3239976B2 (ja) * | 1994-09-30 | 2001-12-17 | 株式会社東芝 | アライメントマーク、半導体装置の製造方法および半導体装置 |
| US5702567A (en) * | 1995-06-01 | 1997-12-30 | Kabushiki Kaisha Toshiba | Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features |
| EP0753893B1 (en) * | 1995-07-13 | 2004-04-21 | Eastman Kodak Company | An image sensor assembly and packaging method |
| US5861654A (en) * | 1995-11-28 | 1999-01-19 | Eastman Kodak Company | Image sensor assembly |
| US5976971A (en) * | 1995-07-19 | 1999-11-02 | Ricoh Company, Ltd. | Fabrication process of a semiconductor device having an interconnection structure |
| JP3634505B2 (ja) * | 1996-05-29 | 2005-03-30 | 株式会社ルネサステクノロジ | アライメントマーク配置方法 |
| US6307273B1 (en) * | 1996-06-07 | 2001-10-23 | Vanguard International Semiconductor Corporation | High contrast, low noise alignment mark for laser trimming of redundant memory arrays |
| US5898227A (en) * | 1997-02-18 | 1999-04-27 | International Business Machines Corporation | Alignment targets having enhanced contrast |
| US5956564A (en) | 1997-06-03 | 1999-09-21 | Ultratech Stepper, Inc. | Method of making a side alignment mark |
| US5863825A (en) * | 1997-09-29 | 1999-01-26 | Lsi Logic Corporation | Alignment mark contrast enhancement |
| JPH11186127A (ja) * | 1997-12-17 | 1999-07-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6200896B1 (en) | 1998-01-22 | 2001-03-13 | Cypress Semiconductor Corporation | Employing an acidic liquid and an abrasive surface to polish a semiconductor topography |
| US6143663A (en) * | 1998-01-22 | 2000-11-07 | Cypress Semiconductor Corporation | Employing deionized water and an abrasive surface to polish a semiconductor topography |
| US6171180B1 (en) | 1998-03-31 | 2001-01-09 | Cypress Semiconductor Corporation | Planarizing a trench dielectric having an upper surface within a trench spaced below an adjacent polish stop surface |
| US6274393B1 (en) * | 1998-04-20 | 2001-08-14 | International Business Machines Corporation | Method for measuring submicron images |
| US5972124A (en) * | 1998-08-31 | 1999-10-26 | Advanced Micro Devices, Inc. | Method for cleaning a surface of a dielectric material |
| US6232231B1 (en) | 1998-08-31 | 2001-05-15 | Cypress Semiconductor Corporation | Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect |
| US6534378B1 (en) | 1998-08-31 | 2003-03-18 | Cypress Semiconductor Corp. | Method for forming an integrated circuit device |
| US6566249B1 (en) | 1998-11-09 | 2003-05-20 | Cypress Semiconductor Corp. | Planarized semiconductor interconnect topography and method for polishing a metal layer to form wide interconnect structures |
| US6146969A (en) * | 1999-01-19 | 2000-11-14 | Chartered Semiconductor Manufacturing Ltd. | Printing optimized global alignment mark at contact/via layers |
| US6277658B1 (en) * | 1999-03-29 | 2001-08-21 | Taiwan Semiconductor Manufacturing Company | Method for monitoring alignment mark shielding |
| US6214496B1 (en) * | 1999-03-29 | 2001-04-10 | Infineon Technologies North America Corp. | Method for reducing corner rounding in mask fabrication utilizing elliptical energy beam |
| TW410391B (en) * | 1999-04-26 | 2000-11-01 | Taiwan Semiconductor Mfg | Alignment mark structure and method for reproducing the alignment mark |
| US6136662A (en) | 1999-05-13 | 2000-10-24 | Lsi Logic Corporation | Semiconductor wafer having a layer-to-layer alignment mark and method for fabricating the same |
| JP3348783B2 (ja) * | 1999-07-28 | 2002-11-20 | 日本電気株式会社 | 重ね合わせ用マーク及び半導体装置 |
| US7317531B2 (en) | 2002-12-05 | 2008-01-08 | Kla-Tencor Technologies Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
| US7541201B2 (en) | 2000-08-30 | 2009-06-02 | Kla-Tencor Technologies Corporation | Apparatus and methods for determining overlay of structures having rotational or mirror symmetry |
| US20030002043A1 (en) | 2001-04-10 | 2003-01-02 | Kla-Tencor Corporation | Periodic patterns and technique to control misalignment |
| US6969684B1 (en) | 2001-04-30 | 2005-11-29 | Cypress Semiconductor Corp. | Method of making a planarized semiconductor structure |
| TW536659B (en) * | 2001-05-23 | 2003-06-11 | Asml Netherlands Bv | Substrate provided with an alignment mark in a substantially transmissive process layer, mask for exposing said mark, device manufacturing method, and device manufactured thereby |
| US6767674B2 (en) | 2001-10-26 | 2004-07-27 | Infineon Technologies Ag | Method for obtaining elliptical and rounded shapes using beam shaping |
| US6828678B1 (en) | 2002-03-29 | 2004-12-07 | Silicon Magnetic Systems | Semiconductor topography with a fill material arranged within a plurality of valleys associated with the surface roughness of the metal layer |
| US7440105B2 (en) * | 2002-12-05 | 2008-10-21 | Kla-Tencor Technologies Corporation | Continuously varying offset mark and methods of determining overlay |
| JP4007231B2 (ja) * | 2003-04-01 | 2007-11-14 | ソニー株式会社 | マーク検出方法および露光方法 |
| KR20060009248A (ko) * | 2003-04-08 | 2006-01-31 | 에이오티아이 오퍼레이팅 컴퍼니 인코포레이티드 | 오버레이 측정 마크 |
| US7247952B2 (en) * | 2003-10-30 | 2007-07-24 | Hewlett-Packard Development Company, L.P. | Optical targets |
| JP4680624B2 (ja) * | 2005-02-15 | 2011-05-11 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| KR100695876B1 (ko) * | 2005-06-24 | 2007-03-19 | 삼성전자주식회사 | 오버레이 키 및 그 형성 방법, 오버레이 키를 이용하여형성된 반도체 장치 및 그 제조 방법. |
| WO2008007173A1 (en) * | 2006-07-06 | 2008-01-17 | Freescale Semiconductor, Inc. | Wafer and method of forming alignment markers |
| US8324742B2 (en) * | 2008-04-01 | 2012-12-04 | Texas Instruments Incorporated | Alignment mark for opaque layer |
| WO2010073226A2 (de) * | 2008-12-24 | 2010-07-01 | X-Fab Semiconductor Foundries Ag | Herstellung von hohen justiermarken und solche justiermarken auf einem halbleiterwafer |
| US8502324B2 (en) * | 2009-10-19 | 2013-08-06 | Freescale Semiconductor, Inc. | Semiconductor wafer having scribe lane alignment marks for reducing crack propagation |
| US8896136B2 (en) | 2010-06-30 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment mark and method of formation |
| US8692393B2 (en) * | 2012-06-12 | 2014-04-08 | Macronix International Co., Ltd. | Alignment mark design for semiconductor device |
| US10451412B2 (en) | 2016-04-22 | 2019-10-22 | Kla-Tencor Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
| CN112510017A (zh) * | 2020-12-15 | 2021-03-16 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2710935B2 (ja) * | 1987-08-08 | 1998-02-10 | 三菱電機株式会社 | 半導体装置 |
| US4893163A (en) * | 1988-03-28 | 1990-01-09 | International Business Machines Corporation | Alignment mark system for electron beam/optical mixed lithography |
| JPH053143A (ja) * | 1991-04-19 | 1993-01-08 | Hitachi Ltd | 位置合せ方法および装置 |
| JP3328676B2 (ja) * | 1991-11-28 | 2002-09-30 | 株式会社ニコン | 投影光学系の検査方法、マスク基板、及びマーク形成方法 |
| JPH06288710A (ja) * | 1993-04-05 | 1994-10-18 | Nippon Telegr & Teleph Corp <Ntt> | 回折格子を用いた位置ずれ量測定方法及びその装置 |
-
1993
- 1993-11-18 JP JP5312724A patent/JP2595885B2/ja not_active Expired - Fee Related
-
1994
- 1994-11-09 US US08/338,207 patent/US5525840A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5525840A (en) | 1996-06-11 |
| JPH07142379A (ja) | 1995-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2595885B2 (ja) | 半導体装置およびその製造方法 | |
| EP0126621B1 (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| US6767680B2 (en) | Semiconductor structure and method for determining critical dimensions and overlay error | |
| JP3343026B2 (ja) | 半導体集積回路およびその製造方法 | |
| US8980651B2 (en) | Overlay measurement for a double patterning | |
| KR101121354B1 (ko) | 반도체 프로세싱에서 웨이퍼 상에 형성된 구조의 임계 치수를 제어하는 방법 및 시스템 | |
| KR20010033319A (ko) | 격자 및 적어도 일부분 리세스된 산화물 패턴이 제공되는표면을 가지는 실리콘 바디에서 반도체 장치를 제조하는방법 | |
| US7099010B2 (en) | Two-dimensional structure for determining an overlay accuracy by means of scatterometry | |
| KR0158779B1 (ko) | 더미 패턴이 형성된 포토레지스트 마스크를 사용한 패턴 형성방법 | |
| JP3970546B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| GB2196476A (en) | A method for manufacturing a component and a component produced by the method | |
| JPH03138920A (ja) | 半導体装置 | |
| KR0165399B1 (ko) | 미세패턴 형성방법 | |
| JPH06180210A (ja) | スペーサの寸法を測定するための方法 | |
| JPH0722179B2 (ja) | 半導体ウエ−ハの位置合せマ−クの形成方法 | |
| JP3019839B2 (ja) | 重ね合わせ測定用マークを有する半導体装置及びその製造方法 | |
| JPS61248427A (ja) | 多層配線の形成方法 | |
| JPH02297922A (ja) | フォトリソグラフィック装置の焦点合せの方法 | |
| JPS607736A (ja) | 半導体装置の製造方法 | |
| JPH08148403A (ja) | 半導体装置の製造方法 | |
| KR20090079713A (ko) | 반도체 장치의 오버레이 키 및 그 형성방법 | |
| JP2700004B2 (ja) | 半導体装置の製造方法 | |
| KR100569516B1 (ko) | 유기막 버니어를 이용한 중첩도 측정 방법 | |
| KR100299516B1 (ko) | 반도체 소자의 오버레이 측정 패턴 형성방법 | |
| JPH03106013A (ja) | 位置合わせマーク作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |