CN112510017A - 半导体器件及其制造方法 - Google Patents

Abstract

本发明提供的一种半导体器件，在第一半导体结构中设有第一标记，在第二半导体结构中设有在第一半导体结构上的投影与第一标记至少部分重叠的第二标记，并在第一标记和第二标记之间阻挡结构。在第一标记被读取时，阻挡结构能够防止第二标记干扰第一标记的读取，基于此，即可使位于不同半导体结构内的标记在叠置方向上的投影至少部分重叠，如此以使半导体器件的结构紧凑，减小半导体结构的体积。

Description

半导体器件及其制造方法

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件及其制造方法。

背景技术

随着半导体技术的不断发展，3D-IC(三维集成电路)技术得到了广泛的应用，其是利用晶圆级封装技术将不同的晶圆堆栈键合在一起，该技术具有高性能、低成本且高集成度的优点。

在三维堆栈技术里，需要将多个具有标记的半导体结构堆叠键合在一起，而为了避免不同半导体结构层之间的标记在读取时不互相干扰，则每个标记在键合方向上的同一位置处不能设有其他的干扰标记。这样就会导致多个半导体结构在堆叠时，由于标记的数量较多，导致标记占用面积较大，如此导致芯片结构过大，结构不紧凑。

发明内容

本发明的目的在于提供一种半导体器件及其制造方法，以解决现有芯片结构过大，结构不紧凑的问题。

为解决上述问题，本发明提供一种半导体器件，包括键合设置的至少两个半导体结构，所述至少两个半导体结构至少包括第一半导体结构和第二半导体结构；

第一标记，所述第一标记设置在所述第一半导体结构中；

第二标记，所述第二标记设置在所述第二半导体结构中，所述第二标记在所述第一半导体结构上的投影与所述第一标记至少部分重叠；

阻挡结构，所述阻挡结构设置在所述第一标记和所述第二标记之间，以用于在所述第一标记被读取时，防止所述第二标记干扰所述第一标记的读取。

可选的，所述阻挡结构在所述第一半导体结构上的投影，至少与所述第二标记在所述第一半导体结构上的投影和所述第一标记重叠的部分重叠。

可选的，所述第二标记在所述第一半导体结构上的投影，位于所述阻挡结构在所述第一半导体结构上的投影内。

可选的，所述阻挡结构在所述第一半导体结构上的投影，以及所述第二标记在所述第一半导体结构上的投影，均与所述第一标记重叠。

可选的，所述第二标记在所述第一半导体结构上的投影和所述第一标记，均位于所述阻挡结构在所述第一半导体结构上的投影内。

可选的，所述阻挡结构的最大宽度比所述第一标记和/或所述第二标记的最大宽度大0.1um～10um。

可选的，形成所述阻挡结构的材料为金属或多晶硅。

可选的，所述第一标记和所述阻挡结构的形状相同，和/或所述第二标记和所述阻挡结构的形状相同。

可选的，所述阻挡结构的形状为圆形、方形、三角形、十字形或包括多个由间隙分开的平行线。

可选的，所述阻挡结构位于所述第一半导体结构或所述第二半导体结构内；或者，

所述半导体器件包括至少一个第三半导体结构，所述第三半导体结构位于所述第一半导体结构和所述第二半导体结构之间，所述阻挡结构位于所述至少一个第三半导体结构其中之一的所述第三半导体结构中。

本发明提供的一种半导体器件，在第一半导体结构中设有第一标记，在第二半导体结构中设有在第一半导体结构上的投影与第一标记至少部分重叠的第二标记，并在第一标记和第二标记之间阻挡结构。在第一标记被读取时，阻挡结构能够防止第二标记干扰第一标记的读取，基于此，即可使位于不同半导体结构内的标记在叠置方向上的投影至少部分重叠，如此以使半导体器件的结构紧凑，减小半导体结构的体积。

附图说明

图1是本发明一实施例中的半导体器件的结构示意图；

图2是本发明一实施例中的半导体器件的另一结构示意图；

图3是本发明一实施例中的半导体器件的另一结构示意图；

图4是本发明一实施例中的半导体器件的另一结构示意图；

其中，附图标记如下：

1-第一半导体结构； 11-第一衬底；

12-第一金属层； 13-第一介质层；

2-第二半导体结构； 21-第一衬底；

22-第二金属层； 23-第二介质层；

3-第一标记；

4-阻挡结构；

5-第二标记。

具体实施方式

以下结合附图和具体实施例对本发明提出的一种半导体器件及其制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

图1是本发明一实施例中的半导体器件的结构示意图。如图1所示，本实施例提供一种半导体器件，所述半导体器件包括键合设置的至少两个半导体结构，其中，所述至少两个半导体结构至少包括第一半导体结构1和第二半导体结构2，此外，所述半导体器件还包括第一标记3、第二标记5以及阻挡结构4。

其中，所述第一标记3设置在第一半导体结构1中。所述第二标记5设置在第二半导体结构2中，所述第二标记5在所述第一半导体结构1上的投影与所述第一标记3至少部分重叠。所述阻挡结构4设置在所述第一标记3和所述第二标记5之间，以用于在所述第一标记3被读取时，防止所述第二标记5干扰所述第一标记3的读取。

在本实施例中，在所述第一半导体结构1中设有所述第一标记3，在所述第二半导体结构2中设有在所述第一半导体结构1上的投影与所述第一标记3至少部分重叠的所述第二标记5，并在所述第一标记3和所述第二标记5之间设置阻挡结构4。在所述第一标记3被读取时，所述阻挡结构4能够防止所述第二标记5干扰所述第一标记3的读取。基于此，即可使位于不同半导体结构内的标记在叠置方向上的投影至少部分重叠，如此以使半导体器件的结构紧凑，减小半导体结构的体积。

具体的，继续参图1所示，在本实施例中，所述第一半导体结构1包括衬底11、第一金属层12以及第一介质层13，其中，所述第一金属层12和所述第一介质层13分别形成在所述衬底1相对的两表面上。所述第一标记3形成在所述第一金属层12内，形成所述第一标记3的材料为金属。所述第一金属层12可以由所述第一标记3和位于所述第一半导体结构1上的元器件的金属膜层构成。较佳的，所述第一标记3和所述第一金属层12在同一工艺中制备而成。例如，所述元器件可以为背照式图像传感器，所述第一金属层12可以由所述背照式图像传感器中的金属栅格层和所述第一标记3共同构成的金属膜层。在制备所述第一标记3和所述金属栅格层时，可在同一刻蚀及成膜过程中形成同层设置的所述第一标记3和所述金属栅格层。

进一步的，所述第二半导体结构2包括第二衬底21、第二金属层22以及第二介质层23，其中，所述第二金属层22和所述第二介质层23依次形成在所述第二衬底21上。所述第二标记5位于所述第二金属层22内，所述第二标记5和所述第二金属层22可在同一工艺中制备而成。

其中，所述第一衬底11和所述第二衬底21的材料包括半导体材料、导体材料或者它们的任意组合，可以为单层结构，也可以包括多层结构。因此，衬底可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料。也可以包括诸如，例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。所述第一金属层12和所述第二金属层22的材料可以为铝、铜、钨等常规在半导体结构中使用的金属。所述第一介质层13和所述第二介质层23的材料可以为氧化硅、氮化硅、氮氧化硅等。所述第一衬底11、所述第二衬底21、所述第一金属层12、所述第二金属层22、所述第一介质层13以及所述第二介质层23的材料组成在此不做具体限定，以实际需求为准。

此外，位于所述第一半导体结构1内的所述第一介质层13和位于所述第二半导体结构2内的所述第二介质层23键合，以键合所述第一半导体结构1和所述第二半导体结构2。

进一步的，继续参图1所示，在本实施例中，所述第二介质层23内还形成有所述阻挡结构4，所述阻挡结构4形成在所述第一标记3和所述第二标记5之间，且所述阻挡结构4在所述第一半导体结构1上的投影，至少与所述第二标记5在所述第一半导体结构1上的投影和所述第一标记3重叠的部分重叠。如此，当从靠近所述第一标记3的一侧，即所述半导体器件上方读取所述第一标记3时，所述阻挡结构4至少能够防止，所述第二标记5在所述第一半导体结构1的投影和所述第一标记3重叠的部分对所述第一标记3造成的干扰。

此外，在本实施例中，形成所述阻挡结构4的材料为金属或多晶硅。以及，所述阻挡结构4的形状为圆形、方形、三角形、十字形或包括多个由间隙分开的平行线。

在本实施例中，所述阻挡结构4形成在所述第二半导体结构2内，在其他实施例中，所述阻挡结构4还可以形成在所述第一半导体结构1内，或者所述第一半导体结构1和所述第二半导体结构2之间还设有至少一个第三半导体结构(图未示)，所述阻挡结构4形成在至少一个所述第三半导体结构(图未示)中。其中，所述阻挡结构4的位置在此不做具体限定，只要所述阻挡结构4位于所述第一标记3和所述第二标记5之间，且在所述第一标记3被读取时，能够防止所述第二标记5对所述第一标记3的读取造成干扰即可。

此外，所述第一半导体结构1和所述第二半导体结构2的结构仅为示例性的结构，所述第一半导体结构1和所述第二半导体结构2的具体结构在此不做具体限定，以实际情况为准。以及，所述第一标记3在所述第一半导体结构1内的位置，和所述第二标记5在所述第二半导体结构2内的位置也不做具体限定，以实际情况为准。

图2是本发明一实施例中的半导体器件的另一结构示意图。如图2所示，在本实施例中，所述第二标记5在所述第一半导体结构1上的投影，位于所述阻挡结构4在所述第一半导体结构1上的投影内。即所述阻挡结构4能够完全阻挡所述第二标记5对所述第一标记3的干扰，如此，以增强所述第一标记3的读取效果。

图3是本发明一实施例中的半导体器件的另一结构示意图。如图3所示，在本实施例中，所述阻挡结构4在所述第一半导体结构1上的投影，以及所述第二标记5在所述第一半导体结构1上的投影，均与所述第一标记3重叠。即，所述阻挡结构4、所述第一标记3以及所述第二标记5的大小均相等，且在第一半导体结构1上的投影重叠。如此，以增加所述半导体器件的紧凑度，以减小所述半导体器件的体积。

图4是本发明一实施例中的半导体器件的另一结构示意图。如图4所示，在本实施例中，所述第二标记5在所述第一半导体结构1上的投影和所述第一标记3，均位于所述阻挡结构4在所述第一半导体结构1上的投影内。即，所述阻挡结构4的面积同时大于所述第一标记3和所述第二标记5。如此，所述阻挡结构4阻挡所述第二标记5对所述第一标记4的效果最佳。

进一步的，在本实施例中，所述阻挡结构4的最大宽度比所述第一标记3和/或所述第二标记5的最大宽度大0.1um～10um。

进一步的，在本实施例中，所述第一标记3和所述阻挡结构4的形状相同，和/或所述第二标记5和所述阻挡结构4的形状相同。如此，以便于所述半导体器件的制备。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可，此外，各个实施例之间不同的部分也可互相组合使用，本发明对此不作限定。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件，其特征在于，包括键合设置的至少两个半导体结构，所述至少两个半导体结构至少包括第一半导体结构和第二半导体结构；

第一标记，所述第一标记设置在所述第一半导体结构中；

第二标记，所述第二标记设置在所述第二半导体结构中，所述第二标记在所述第一半导体结构上的投影与所述第一标记至少部分重叠；

阻挡结构，所述阻挡结构设置在所述第一标记和所述第二标记之间，以用于在所述第一标记被读取时，防止所述第二标记干扰所述第一标记的读取。

2.如权利要求1所述的半导体器件，其特征在于，所述阻挡结构在所述第一半导体结构上的投影，至少与所述第二标记在所述第一半导体结构上的投影和所述第一标记重叠的部分重叠。

3.如权利要求2所述的半导体器件，其特征在于，所述第二标记在所述第一半导体结构上的投影，位于所述阻挡结构在所述第一半导体结构上的投影内。

4.如权利要求2所述的半导体器件，其特征在于，所述阻挡结构在所述第一半导体结构上的投影，以及所述第二标记在所述第一半导体结构上的投影，均与所述第一标记重叠。

5.如权利要求2所述的半导体器件，其特征在于，所述第二标记在所述第一半导体结构上的投影和所述第一标记，均位于所述阻挡结构在所述第一半导体结构上的投影内。

6.如权利要求1所述的半导体器件，其特征在于，所述阻挡结构的最大宽度比所述第一标记和/或所述第二标记的最大宽度大0.1um～10um。

7.如权利要求1所述的半导体器件，其特征在于，形成所述阻挡结构的材料为金属或多晶硅。

8.如权利要求1所述的半导体器件，其特征在于，所述第一标记和所述阻挡结构的形状相同，和/或所述第二标记和所述阻挡结构的形状相同。

9.如权利要求1所述的半导体器件，其特征在于，所述阻挡结构的形状为圆形、方形、三角形、十字形或包括多个由间隙分开的平行线。

10.如权利要求1所述的半导体器件，其特征在于，所述阻挡结构位于所述第一半导体结构或所述第二半导体结构内；或者，

所述半导体器件包括至少一个第三半导体结构，所述第三半导体结构位于所述第一半导体结构和所述第二半导体结构之间，所述阻挡结构位于所述至少一个第三半导体结构其中之一的所述第三半导体结构中。

Images