JP3343026B2 - 半導体集積回路およびその製造方法 - Google Patents
半導体集積回路およびその製造方法Info
- Publication number
- JP3343026B2 JP3343026B2 JP13834796A JP13834796A JP3343026B2 JP 3343026 B2 JP3343026 B2 JP 3343026B2 JP 13834796 A JP13834796 A JP 13834796A JP 13834796 A JP13834796 A JP 13834796A JP 3343026 B2 JP3343026 B2 JP 3343026B2
- Authority
- JP
- Japan
- Prior art keywords
- mark
- small
- marks
- circuit pattern
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路お
よびその製造方法に関し、特に、例えば、ステッパもし
くはスキャナ等のフォトリソグラフ露光装置において半
導体ウエハとアライメントさせるために用いられるマー
ク、もしくは半導体ウエハとの合わせずれを測定するた
めのマークおよびその形成に関する。
よびその製造方法に関し、特に、例えば、ステッパもし
くはスキャナ等のフォトリソグラフ露光装置において半
導体ウエハとアライメントさせるために用いられるマー
ク、もしくは半導体ウエハとの合わせずれを測定するた
めのマークおよびその形成に関する。
【０００２】
【従来の技術】本明細書において使用されている“半導
体ウエハ”という用語は一般的に、回路パターン、装置
および／またはアライメントマーク（alignment marks
）を有している基板を含み、複数の個々のチップが形
成される半導体基板を意味している。この用語はまた、
一般的に製造工程中のもののみならず完成した半導体チ
ップをも含む。
体ウエハ”という用語は一般的に、回路パターン、装置
および／またはアライメントマーク（alignment marks
）を有している基板を含み、複数の個々のチップが形
成される半導体基板を意味している。この用語はまた、
一般的に製造工程中のもののみならず完成した半導体チ
ップをも含む。
【０００３】半導体集積回路を製造するための従来のＶ
ＬＳＩフォトグラフプロセスにおいて、所望の回路パタ
ーンを有するマスクは、像が適切な位置に投影されるの
を確実にするために、半導体ウエハもしくは半導体ウエ
ハ上に形成されたパターンと正確にアライメントされな
ければならない。集積密度を向上させるために、ＶＬＳ
Ｉチップは、一般的に、連続する像投影ステップによっ
て形成される多層構造を採用している。そのような多層
構造半導体装置の製造過程におけるフォトグラフプロセ
スにおいて、連続する像を正確にアライメントすること
は非常に重要である。
ＬＳＩフォトグラフプロセスにおいて、所望の回路パタ
ーンを有するマスクは、像が適切な位置に投影されるの
を確実にするために、半導体ウエハもしくは半導体ウエ
ハ上に形成されたパターンと正確にアライメントされな
ければならない。集積密度を向上させるために、ＶＬＳ
Ｉチップは、一般的に、連続する像投影ステップによっ
て形成される多層構造を採用している。そのような多層
構造半導体装置の製造過程におけるフォトグラフプロセ
スにおいて、連続する像を正確にアライメントすること
は非常に重要である。
【０００４】合わせずれ測定用マークは、連続して投影
される回路パターンが相互に関して確実に正確な位置に
投影されるようにするために用いられる。明らかに、合
わせずれの測定精度は、合わせずれ測定用マークが、検
査されるウエハおよび回路パターンといかに正確にアラ
イメントするかに依存する。以下の説明は、主としてフ
ォトリソグラフ用のアライメントマークの形成および検
出において生じる問題に焦点を当てているが、合わせず
れ測定用マークに関しても同様の問題が存在し、本発明
はそのいずれにも適用できるものであることは理解され
るであろう。
される回路パターンが相互に関して確実に正確な位置に
投影されるようにするために用いられる。明らかに、合
わせずれの測定精度は、合わせずれ測定用マークが、検
査されるウエハおよび回路パターンといかに正確にアラ
イメントするかに依存する。以下の説明は、主としてフ
ォトリソグラフ用のアライメントマークの形成および検
出において生じる問題に焦点を当てているが、合わせず
れ測定用マークに関しても同様の問題が存在し、本発明
はそのいずれにも適用できるものであることは理解され
るであろう。
【０００５】マスクとウエハとのアライメントを得るた
めに、マークが、マスクとウエハのそれぞれの周辺（カ
ーフ kerf）領域に位置される。これらのマークは、マ
スクとウエハの正確な相対的位置を確認するために露光
装置のフォト−オプチカル（photo-optical ）検出器に
よって検出される。その後、ウエハおよびマスクを適切
にアライメントするために高精度ステージの計測システ
ムが使用される。
めに、マークが、マスクとウエハのそれぞれの周辺（カ
ーフ kerf）領域に位置される。これらのマークは、マ
スクとウエハの正確な相対的位置を確認するために露光
装置のフォト−オプチカル（photo-optical ）検出器に
よって検出される。その後、ウエハおよびマスクを適切
にアライメントするために高精度ステージの計測システ
ムが使用される。
【０００６】アライメントマークは、使用されるフォト
−オプチカル（photo-optical ）検出システムの型式に
依存して、種々の形状、パターンおよび形態で与えられ
ている。マスク−ウエハアライメントマークおよびシス
テムは、例えば、Ayata 等による米国特許第4,794,648
号、Tanimoto等による同第4,769,523 号、Matsuura等に
よる同第4,723,221 号、Matsuura等による同第4,702,60
6 号、Murakami等による同第4,655,598 号、Matsuura等
による同第4,566,795 号、Imahashi等による同第4,441,
250 号、Nakazawa等による同第4,423,959 号、Imahashi
等による同第4,377,028 号、Suwa等による同第4,390,27
9 号、Suzuki等による同第4,315,201 号等の明細書に記
載されている。
−オプチカル（photo-optical ）検出システムの型式に
依存して、種々の形状、パターンおよび形態で与えられ
ている。マスク−ウエハアライメントマークおよびシス
テムは、例えば、Ayata 等による米国特許第4,794,648
号、Tanimoto等による同第4,769,523 号、Matsuura等に
よる同第4,723,221 号、Matsuura等による同第4,702,60
6 号、Murakami等による同第4,655,598 号、Matsuura等
による同第4,566,795 号、Imahashi等による同第4,441,
250 号、Nakazawa等による同第4,423,959 号、Imahashi
等による同第4,377,028 号、Suwa等による同第4,390,27
9 号、Suzuki等による同第4,315,201 号等の明細書に記
載されている。
【０００７】アライメントマークは、例えばクロム等の
材料の層が基板上に付着される付加的方法、もしくは、
基板を直接エッチングすることによってマークが形成さ
れる除去的方法によってウエハ上に形成されることがで
きる。プロセスの工程数を減少させ、それによって、生
産効率を高めるために、アライメントマークを形成する
工程を所望の回路パターンを形成するために使用される
工程と組合わせることが望ましい。従って、例えば、容
量性素子としてあるいは装置の分離用として用いられる
深いトレンチの形成のためのプロセスにおいて、深いト
レンチは、選択的反応性イオンエッチング（ＲＩＥ）に
よって形成される。この工程において、順次適用される
マスクまたは合わせずれ測定用マークのアライメントの
ために用いられるアライメントマークをエッチングする
ことも可能である。これは、回路素子を形成するために
使用されるマスクおよびレジストパターンに、例えばウ
エハのカ−フ領域等にアライメントマークを形成するた
めの付加的なパターンを含ませることによって達成され
る。
材料の層が基板上に付着される付加的方法、もしくは、
基板を直接エッチングすることによってマークが形成さ
れる除去的方法によってウエハ上に形成されることがで
きる。プロセスの工程数を減少させ、それによって、生
産効率を高めるために、アライメントマークを形成する
工程を所望の回路パターンを形成するために使用される
工程と組合わせることが望ましい。従って、例えば、容
量性素子としてあるいは装置の分離用として用いられる
深いトレンチの形成のためのプロセスにおいて、深いト
レンチは、選択的反応性イオンエッチング（ＲＩＥ）に
よって形成される。この工程において、順次適用される
マスクまたは合わせずれ測定用マークのアライメントの
ために用いられるアライメントマークをエッチングする
ことも可能である。これは、回路素子を形成するために
使用されるマスクおよびレジストパターンに、例えばウ
エハのカ−フ領域等にアライメントマークを形成するた
めの付加的なパターンを含ませることによって達成され
る。
【０００８】スキャナもしくはステッパのフォト−オプ
チカル検出器による適切な検出および位置確認を確実に
するために、一般的にＶＬＳＩ回路設計の設計基準より
も実質的に大きいアライメントマークをチップ上に設け
ることが必要である。例えば、２５６ＭのＤＲＡＭの設
計基準によれば、深いトレンチは、一般的に０．５５乃
至０．８μｍ×０．３μｍの長方形であり、０．１６５
乃至０．２４μｍ2 のエッチング可能な領域を設ける。
深いトレンチのアレイを具備しているＤＲＡＭ回路パタ
ーン1 が図１に示されている。一般的に、深いトレンチ
は、互いに約０．２５μｍの間隔を隔てられている。一
方、深いトレンチ（ＤＴ）のレベルで形成された通常の
アライメントマークは、図２に示されているように、一
般的に０．５乃至１．４μｍの幅と７０μｍの長さを有
する細長い線状の穴３を有しており、それにより３５乃
至９８μｍ2 のより大きいエッチング可能な領域を設け
ている。各アライメントマーク対のアライメントマーク
は、一般的に互いに約１０μｍ間隔を隔てられている。
チカル検出器による適切な検出および位置確認を確実に
するために、一般的にＶＬＳＩ回路設計の設計基準より
も実質的に大きいアライメントマークをチップ上に設け
ることが必要である。例えば、２５６ＭのＤＲＡＭの設
計基準によれば、深いトレンチは、一般的に０．５５乃
至０．８μｍ×０．３μｍの長方形であり、０．１６５
乃至０．２４μｍ2 のエッチング可能な領域を設ける。
深いトレンチのアレイを具備しているＤＲＡＭ回路パタ
ーン1 が図１に示されている。一般的に、深いトレンチ
は、互いに約０．２５μｍの間隔を隔てられている。一
方、深いトレンチ（ＤＴ）のレベルで形成された通常の
アライメントマークは、図２に示されているように、一
般的に０．５乃至１．４μｍの幅と７０μｍの長さを有
する細長い線状の穴３を有しており、それにより３５乃
至９８μｍ2 のより大きいエッチング可能な領域を設け
ている。各アライメントマーク対のアライメントマーク
は、一般的に互いに約１０μｍ間隔を隔てられている。
【０００９】単一の反応性イオンエッチング工程により
アライメントマークおよび深いトレンチを同時に形成す
るとき、マークを適切に検出することに関してある問題
が生じる。本発明者によって知見されたこの問題は、深
いトレンチがポリシリコンで充填され、その後、エッチ
バックされるようなＤＲＡＭチップの深いトレンチの容
量性素子を形成する場合において特に深刻になる。すな
わち、トレンチへのポリシリコンの充填は、一般的に、
化学的蒸着（ＣＶＤ）等によってレジストパターン層上
にポリシリコンを全面に蒸着することによって達成され
る。この工程に続いて、化学的機械的研磨（ＣＭＰ）が
行われ、それによって、表面を平坦にし、また、深いト
レンチの外部領域から過剰なポリシリコンを除去する。
このプロセスにおいて、アライメントマークを形成する
ために用いられる細長い穴もまたポリシリコンで充填さ
れ、そのポリシリコンは、ＣＭＰ処理後にも残存する。
それに続くＲＩＥプロセスは、深いトレンチ内でポリシ
リコンをシリコン基板の表面よりもわずかに下方の位置
（例えば、５０ｎｍ）までエッチバックするために行わ
れる。このエッチバック工程は、アライメントマークに
関しても同時に行われる。しかしながら、アライメント
マークの領域内での、ポリシリコンをエッチバックした
深さは、検出装置によってマークを適切に検出するには
不十分である。
アライメントマークおよび深いトレンチを同時に形成す
るとき、マークを適切に検出することに関してある問題
が生じる。本発明者によって知見されたこの問題は、深
いトレンチがポリシリコンで充填され、その後、エッチ
バックされるようなＤＲＡＭチップの深いトレンチの容
量性素子を形成する場合において特に深刻になる。すな
わち、トレンチへのポリシリコンの充填は、一般的に、
化学的蒸着（ＣＶＤ）等によってレジストパターン層上
にポリシリコンを全面に蒸着することによって達成され
る。この工程に続いて、化学的機械的研磨（ＣＭＰ）が
行われ、それによって、表面を平坦にし、また、深いト
レンチの外部領域から過剰なポリシリコンを除去する。
このプロセスにおいて、アライメントマークを形成する
ために用いられる細長い穴もまたポリシリコンで充填さ
れ、そのポリシリコンは、ＣＭＰ処理後にも残存する。
それに続くＲＩＥプロセスは、深いトレンチ内でポリシ
リコンをシリコン基板の表面よりもわずかに下方の位置
（例えば、５０ｎｍ）までエッチバックするために行わ
れる。このエッチバック工程は、アライメントマークに
関しても同時に行われる。しかしながら、アライメント
マークの領域内での、ポリシリコンをエッチバックした
深さは、検出装置によってマークを適切に検出するには
不十分である。
【００１０】例えば、図３に示されているように、深い
トレンチ5 内におけるポリシリコンのエッチバックは、
ＳｉＮ膜7 および薄い酸化膜を貫通して半導体基板の表
面から下方の所望の距離“ａ”（例えば５０ｎｍ）まで
行われる。一方、アライメントマーク領域9 内のポリシ
リコンのエッチバックの結果は著しく浅く、マーク領域
9 内のポリシリコンの表面レベル11は、シリコン基板の
表面13とほぼ同じ高さのままである。
トレンチ5 内におけるポリシリコンのエッチバックは、
ＳｉＮ膜7 および薄い酸化膜を貫通して半導体基板の表
面から下方の所望の距離“ａ”（例えば５０ｎｍ）まで
行われる。一方、アライメントマーク領域9 内のポリシ
リコンのエッチバックの結果は著しく浅く、マーク領域
9 内のポリシリコンの表面レベル11は、シリコン基板の
表面13とほぼ同じ高さのままである。
【００１１】ゲート導電体（ＧＣ）と深いトレンチ（Ｄ
Ｔ）のレベルのアライメントを含むある試験では、１０
ロットのうちの２つのロットにおいて適切なＤＴアライ
メント用信号が生成されなかった。図３に示されている
ように、マークのエッチングの深さを不十分なものにす
る１つの要因は、ＣＭＰ研磨の後にできるマーク領域と
回路パターン（セル）との間のＳｉＮ層７の厚さにおけ
る差（Ａ−Ｂ）であった。しかしながら、このことは、
不十分なエッチングの深さの問題を充分に理由づけるも
のではない。
Ｔ）のレベルのアライメントを含むある試験では、１０
ロットのうちの２つのロットにおいて適切なＤＴアライ
メント用信号が生成されなかった。図３に示されている
ように、マークのエッチングの深さを不十分なものにす
る１つの要因は、ＣＭＰ研磨の後にできるマーク領域と
回路パターン（セル）との間のＳｉＮ層７の厚さにおけ
る差（Ａ−Ｂ）であった。しかしながら、このことは、
不十分なエッチングの深さの問題を充分に理由づけるも
のではない。
【００１２】
【発明が解決しようとする課題】上述の事情の下では、
アライメントは、エッジもしくはステップの高さにより
トリガされる従来のフォト−オプチカル検出器では、確
実には検出することはできない。その結果として、マス
クおよび／または合わせずれ測定用マークの正確なアラ
イメントを確実にすることはできない。
アライメントは、エッジもしくはステップの高さにより
トリガされる従来のフォト−オプチカル検出器では、確
実には検出することはできない。その結果として、マス
クおよび／または合わせずれ測定用マークの正確なアラ
イメントを確実にすることはできない。
【００１３】本発明の目的は、確実に検出することので
きるアライメントマークもしくは合わせずれ測定用マー
クを半導体ウエハ上に形成する試みに関連した前述の問
題を解消することである。
きるアライメントマークもしくは合わせずれ測定用マー
クを半導体ウエハ上に形成する試みに関連した前述の問
題を解消することである。
【００１４】本発明の他の目的は、回路パターン特徴を
形成するプロセスにおいても用いられるエッチング工程
を使用した、容易に検出できるアライメントマークの形
成を確実にする製造技術を提供することである。
形成するプロセスにおいても用いられるエッチング工程
を使用した、容易に検出できるアライメントマークの形
成を確実にする製造技術を提供することである。
【００１５】本発明の他の目的は、エッチング工程にお
いて、マイクロローディング効果によるエッチングを不
完全なものにすることのないアライメントマークの形態
を使用する半導体集積回路の製造プロセスを提供するこ
とである。
いて、マイクロローディング効果によるエッチングを不
完全なものにすることのないアライメントマークの形態
を使用する半導体集積回路の製造プロセスを提供するこ
とである。
【００１６】本発明のさらに他の目的は、ポリシリコン
が充填されてエッチバックされた深いトレンチを含むセ
ル領域と、通常のフォト−オプチカル検出器を使用して
容易に検出されるアライメントマークを含む例えばカー
フ等のアライメントマーク領域とを確実に同時に形成で
きるようにする技術を提供することである。
が充填されてエッチバックされた深いトレンチを含むセ
ル領域と、通常のフォト−オプチカル検出器を使用して
容易に検出されるアライメントマークを含む例えばカー
フ等のアライメントマーク領域とを確実に同時に形成で
きるようにする技術を提供することである。
【００１７】
【課題を解決するための手段】本発明のこれらおよびそ
の他の目的は、エッチングによって半導体ウエハ上に回
路パターン特徴およびフォトリソグラフ・アライメント
マークを同時に形成することを含む半導体集積回路の製
造プロセスによって、本発明の第１の見地に従って達成
される。すなわち、本発明の半導体集積回路の製造方法
は、エッチングによって半導体ウエハ上に回路パターン
特徴およびフォトリソグラフ・アライメントマークを同
時に形成することを具備する半導体集積回路の製造方法
であって、前記アライメントマークは、複数の小さいマ
ークから構成されている複合マークとして形成され、前
記小さいマークは、形状、寸法、および間隔において前
記回路パターン特徴と十分に類似しており、前記回路パ
ターン特徴の領域内のエッチング速度と、それぞれの小
さいマークの領域内のエッチング速度が実質的に同じで
あることを特徴とする。アライメントマークは、複数の
小さいマークを具備している複合マークとして形成され
る。小さいマークは、形状、寸法、および間隔において
回路パターン特徴に十分に類似しているので、回路パタ
ーン特徴の領域内のエッチング速度とそれぞれの小さい
マークの領域内のエッチング速度は、実質的に同じであ
る。
の他の目的は、エッチングによって半導体ウエハ上に回
路パターン特徴およびフォトリソグラフ・アライメント
マークを同時に形成することを含む半導体集積回路の製
造プロセスによって、本発明の第１の見地に従って達成
される。すなわち、本発明の半導体集積回路の製造方法
は、エッチングによって半導体ウエハ上に回路パターン
特徴およびフォトリソグラフ・アライメントマークを同
時に形成することを具備する半導体集積回路の製造方法
であって、前記アライメントマークは、複数の小さいマ
ークから構成されている複合マークとして形成され、前
記小さいマークは、形状、寸法、および間隔において前
記回路パターン特徴と十分に類似しており、前記回路パ
ターン特徴の領域内のエッチング速度と、それぞれの小
さいマークの領域内のエッチング速度が実質的に同じで
あることを特徴とする。アライメントマークは、複数の
小さいマークを具備している複合マークとして形成され
る。小さいマークは、形状、寸法、および間隔において
回路パターン特徴に十分に類似しているので、回路パタ
ーン特徴の領域内のエッチング速度とそれぞれの小さい
マークの領域内のエッチング速度は、実質的に同じであ
る。
【００１８】本発明はまた、エッチングされた回路パタ
ーン特徴およびエッチングされたフォトリソグラフ・ア
ライメントマークを含む半導体ウエハを具備する半導体
集積回路にも適用される。すなわち、本発明の半導体集
積回路は、エッチングにより形成された回路パターン特
徴およびエッチングにより形成されたフォトリソグラフ
・アライメントマークとを含み前記アライメントマーク
は複数の小さいマークから構成されている複合マークと
して形成され前記小さいマークは回路パターン特徴の領
域の２倍以下の大きさのエッチング領域と前記回路パタ
ーン特徴の長さの２倍以下の長さの寸法とを有している
半導体ウエハを具備してなることを特徴とする。各小さ
いマークは、回路パターン特徴の領域の２倍以下の大き
さのエッチング領域と、回路パターン特徴の長さの２倍
以下の長さ寸法を有している。本発明のこれらおよびそ
の他の目的、特徴、および利点は、以下の好ましい実施
の形態の詳細な説明から明確かつ充分に理解されるであ
ろう。
ーン特徴およびエッチングされたフォトリソグラフ・ア
ライメントマークを含む半導体ウエハを具備する半導体
集積回路にも適用される。すなわち、本発明の半導体集
積回路は、エッチングにより形成された回路パターン特
徴およびエッチングにより形成されたフォトリソグラフ
・アライメントマークとを含み前記アライメントマーク
は複数の小さいマークから構成されている複合マークと
して形成され前記小さいマークは回路パターン特徴の領
域の２倍以下の大きさのエッチング領域と前記回路パタ
ーン特徴の長さの２倍以下の長さの寸法とを有している
半導体ウエハを具備してなることを特徴とする。各小さ
いマークは、回路パターン特徴の領域の２倍以下の大き
さのエッチング領域と、回路パターン特徴の長さの２倍
以下の長さ寸法を有している。本発明のこれらおよびそ
の他の目的、特徴、および利点は、以下の好ましい実施
の形態の詳細な説明から明確かつ充分に理解されるであ
ろう。
【００１９】
【発明の実施の形態】図３において示されている不十分
な深さのエッチングに影響する大きな要因は、アライメ
ントマークの形態に関係していることが本発明の発明者
によって知見された。詳しく説明すると、マーク領域に
おいて生じるエッチングの深さが浅いのは、エッチング
領域およびアライメントマークの間隔が比較的大きいた
めであることが本発明の発明者によって知見された。マ
イクロローディング効果によって比較的大きく、幅広い
間隔を隔てられて（分離されて）いるアライメントマー
クのエッチングは、比較的小さく、狭い間隔を隔てられ
た深いトレンチのエッチングと比較して著しく低い速度
でエッチングされることが本発明の発明者によって認識
された。エッチング時間は、深いトレンチ内で要求され
るエッチングの深さと、深いトレンチのセルアレイにお
いて得られたＳＥＭ（ＳｃａｎｎｉｎｇＥｌｅｃｔｒｏ
ｎ Ｍｉｃｒｏｓｃｏｐｅ 走査型電子顕微鏡）データ
とに基づいて正確に制御されるので、マーク領域におけ
る深さの浅いエッチングによって、結果的にアライメン
トマークは検出不可能となってしまう。
な深さのエッチングに影響する大きな要因は、アライメ
ントマークの形態に関係していることが本発明の発明者
によって知見された。詳しく説明すると、マーク領域に
おいて生じるエッチングの深さが浅いのは、エッチング
領域およびアライメントマークの間隔が比較的大きいた
めであることが本発明の発明者によって知見された。マ
イクロローディング効果によって比較的大きく、幅広い
間隔を隔てられて（分離されて）いるアライメントマー
クのエッチングは、比較的小さく、狭い間隔を隔てられ
た深いトレンチのエッチングと比較して著しく低い速度
でエッチングされることが本発明の発明者によって認識
された。エッチング時間は、深いトレンチ内で要求され
るエッチングの深さと、深いトレンチのセルアレイにお
いて得られたＳＥＭ（ＳｃａｎｎｉｎｇＥｌｅｃｔｒｏ
ｎ Ｍｉｃｒｏｓｃｏｐｅ 走査型電子顕微鏡）データ
とに基づいて正確に制御されるので、マーク領域におけ
る深さの浅いエッチングによって、結果的にアライメン
トマークは検出不可能となってしまう。
【００２０】この場合において観察されたマイクロロー
ディング効果は、エッチング速度がエッチング領域の寸
法の増大に伴って増大するという一般的に知られている
マイクロローディング現象とは逆である。逆の効果とな
る理由は完全には解明されていないが、以下のことは１
つの考えられる説明である。すなわち、反応性イオンエ
ッチングの期間中に、化学的副産物の形成により同時に
エッチング表面において付着現象が発生する。そのよう
な付着は、エッチングのプロセスを抑制する。直径が小
さいトレンチの底部では、高いアスペクト比のために付
着は容易には起こらない。一方、アライメントマークの
比較的大きいエッチング領域において付着はより容易に
生じ、それによって、そこにおけるエッチング速度はよ
り遅くなる。
ディング効果は、エッチング速度がエッチング領域の寸
法の増大に伴って増大するという一般的に知られている
マイクロローディング現象とは逆である。逆の効果とな
る理由は完全には解明されていないが、以下のことは１
つの考えられる説明である。すなわち、反応性イオンエ
ッチングの期間中に、化学的副産物の形成により同時に
エッチング表面において付着現象が発生する。そのよう
な付着は、エッチングのプロセスを抑制する。直径が小
さいトレンチの底部では、高いアスペクト比のために付
着は容易には起こらない。一方、アライメントマークの
比較的大きいエッチング領域において付着はより容易に
生じ、それによって、そこにおけるエッチング速度はよ
り遅くなる。
【００２１】上述の問題を解決するために、マスクもし
くは合わせずれ測定用のアライメントマークは、同じプ
ロセスステップで形成されるべき回路パターン特徴の形
態に基づいた形状、寸法、および相互間隔の小さいマー
クのパターン（アレイ）から形成される。従って、例え
ば、ポリシリコンが充填され、かつエッチバックされた
深いトレンチのアレイを具備している回路パターンの場
合、アライメントマークは、深いトレンチと同じである
か、もしくは実質的に同じ形状、寸法、および間隔を有
している小さなマークのアレイからなる複合マークとし
て形成される。この方法において、通常のアライメント
マークのような所望の全体の形状および寸法を有してい
るマークを形成することができる。同時に、通常のマー
クの比較的大きいエッチング領域は、形成される回路パ
ターン特徴の形状、寸法、および間隔に対応する複数の
小さいエッチング領域にされる。結果的に、マーク領域
内のポリシリコンのＲＩＥエッチバックは、回路パター
ン領域における速度と同じ速度で行われる。従って、図
３に示されているような深さの浅いエッチングの問題を
生じることなしに回路パターン（例えば、セルもしくは
周辺回路領域）の要求に合わせることができる。
くは合わせずれ測定用のアライメントマークは、同じプ
ロセスステップで形成されるべき回路パターン特徴の形
態に基づいた形状、寸法、および相互間隔の小さいマー
クのパターン（アレイ）から形成される。従って、例え
ば、ポリシリコンが充填され、かつエッチバックされた
深いトレンチのアレイを具備している回路パターンの場
合、アライメントマークは、深いトレンチと同じである
か、もしくは実質的に同じ形状、寸法、および間隔を有
している小さなマークのアレイからなる複合マークとし
て形成される。この方法において、通常のアライメント
マークのような所望の全体の形状および寸法を有してい
るマークを形成することができる。同時に、通常のマー
クの比較的大きいエッチング領域は、形成される回路パ
ターン特徴の形状、寸法、および間隔に対応する複数の
小さいエッチング領域にされる。結果的に、マーク領域
内のポリシリコンのＲＩＥエッチバックは、回路パター
ン領域における速度と同じ速度で行われる。従って、図
３に示されているような深さの浅いエッチングの問題を
生じることなしに回路パターン（例えば、セルもしくは
周辺回路領域）の要求に合わせることができる。
【００２２】本発明の例示的な複合アライメントマーク
は、図４乃至６に示されている。図４中の拡大図におい
て明確に示されているように、各アライメントマーク15
は、回路パターン特徴に応じて設定される狭い間隔を隔
てられた複数の小さいマーク17を具備している。例示的
な実施の形態において、小さいマーク17は、“ｂ”×
“ｃ”の寸法を有するほぼ長方形の穴を具備しており、
エッチング領域は、実質的にＤＲＡＭチップの回路パタ
ーンのセル領域における深いトレンチに対応する。小さ
いマーク17は、関連する（同時に形成される）回路パタ
ーン特徴、例えば、深いトレンチ等、と形状および寸法
において同一であることが好ましい。従って、回路パタ
ーンの深いトレンチが０．８μｍの長さと、０．３μｍ
の幅と、０．２４μｍ2 のエッチング領域を有している
場合、小さいマーク17もこれらの寸法を有していること
が好ましい。好ましい実施の形態の２５６ＭのＤＲＡＭ
設計基準によれば、深いトレンチは、ほぼ０．５５乃至
０．８μｍ×０．３μｍの長方形を有しており、それに
よって、０．１６５乃至０．２４μｍ2 のエッチング可
能な領域が設けられる。
は、図４乃至６に示されている。図４中の拡大図におい
て明確に示されているように、各アライメントマーク15
は、回路パターン特徴に応じて設定される狭い間隔を隔
てられた複数の小さいマーク17を具備している。例示的
な実施の形態において、小さいマーク17は、“ｂ”×
“ｃ”の寸法を有するほぼ長方形の穴を具備しており、
エッチング領域は、実質的にＤＲＡＭチップの回路パタ
ーンのセル領域における深いトレンチに対応する。小さ
いマーク17は、関連する（同時に形成される）回路パタ
ーン特徴、例えば、深いトレンチ等、と形状および寸法
において同一であることが好ましい。従って、回路パタ
ーンの深いトレンチが０．８μｍの長さと、０．３μｍ
の幅と、０．２４μｍ2 のエッチング領域を有している
場合、小さいマーク17もこれらの寸法を有していること
が好ましい。好ましい実施の形態の２５６ＭのＤＲＡＭ
設計基準によれば、深いトレンチは、ほぼ０．５５乃至
０．８μｍ×０．３μｍの長方形を有しており、それに
よって、０．１６５乃至０．２４μｍ2 のエッチング可
能な領域が設けられる。
【００２３】小さいアライメントマーク17の寸法および
形状が、関連する回路パターン特徴から多少ずれても、
エッチング特性がそれによって著しく影響を受けない限
り、許容される。例えば、深いトレンチが前述のような
寸法を有している場合には、アライメントマーク15を構
成している小さいマーク17は、一辺が０．５μｍの正方
形として構成され、従って、０．２５μｍ2 のエッチン
グ領域を有していてもよい。許容可能な変化幅は、実験
により、異なる形状および寸法の回路パタ−ン特徴にお
けるエッチング速度を測定し、どのようなエッチング速
度差がマーク領域におけるエッチング深さを浅くするか
を調べることによって決定される。
形状が、関連する回路パターン特徴から多少ずれても、
エッチング特性がそれによって著しく影響を受けない限
り、許容される。例えば、深いトレンチが前述のような
寸法を有している場合には、アライメントマーク15を構
成している小さいマーク17は、一辺が０．５μｍの正方
形として構成され、従って、０．２５μｍ2 のエッチン
グ領域を有していてもよい。許容可能な変化幅は、実験
により、異なる形状および寸法の回路パタ−ン特徴にお
けるエッチング速度を測定し、どのようなエッチング速
度差がマーク領域におけるエッチング深さを浅くするか
を調べることによって決定される。
【００２４】一般的には、小さいマーク17のエッチング
領域は、例えば深いトレンチ等の、関連する回路特徴の
エッチング領域の２倍を超えてはならない。加えて、小
さいマーク17の長さの寸法は、深いトレンチの長さの２
倍以上になってはならない。
領域は、例えば深いトレンチ等の、関連する回路特徴の
エッチング領域の２倍を超えてはならない。加えて、小
さいマーク17の長さの寸法は、深いトレンチの長さの２
倍以上になってはならない。
【００２５】小さいマーク17は、パターン密度が関連す
る回路パターンと実質的に同じになるように互いに狭い
間隔を設けられることが好ましい。間隔の許容可能な変
化幅は、実験により、異なる間隔におけるエッチング速
度を測定し、どのようなエッチング速度差がマーク領域
におけるエッチング深さを浅くするかを調べることによ
って決定される。上述のような正方形のマークの場合に
おいて、間隔は、マーク一辺の長さに等しいか、もしく
は、それより小さく、または大きくできる。小さいマー
ク17の各パターンは、検出装置において単一の大きいマ
ークとして検出される必要がある。従って、小さいマー
ク17の許容可能な間隔の変化幅は、検出装置の検出能力
にも依存している。
る回路パターンと実質的に同じになるように互いに狭い
間隔を設けられることが好ましい。間隔の許容可能な変
化幅は、実験により、異なる間隔におけるエッチング速
度を測定し、どのようなエッチング速度差がマーク領域
におけるエッチング深さを浅くするかを調べることによ
って決定される。上述のような正方形のマークの場合に
おいて、間隔は、マーク一辺の長さに等しいか、もしく
は、それより小さく、または大きくできる。小さいマー
ク17の各パターンは、検出装置において単一の大きいマ
ークとして検出される必要がある。従って、小さいマー
ク17の許容可能な間隔の変化幅は、検出装置の検出能力
にも依存している。
【００２６】小さいマーク17は、アライメントマークの
所望の全体の形状に依存して種々のパターンに配置され
ることができる。例えば、図４に示されているように、
小さいマーク17は、小さいマーク17の長さ“ｂ”に等し
い実効幅を有する傾斜線状もしくはハッチ状マーク15を
生成するために縦方向に階段状に配置されている。ある
いは、図５に示されているように、端と端を対向して配
置された小さいマーク17' の複数の隣接した列は、広い
幅を有するマーク15' を形成する。図６の配置におい
て、端と端を対向して配置された１列の小さいマーク1
7''は、小さいマーク17''の幅“ｃ”と等しい幅を有す
る１対のアライメントマーク15''を形成する。
所望の全体の形状に依存して種々のパターンに配置され
ることができる。例えば、図４に示されているように、
小さいマーク17は、小さいマーク17の長さ“ｂ”に等し
い実効幅を有する傾斜線状もしくはハッチ状マーク15を
生成するために縦方向に階段状に配置されている。ある
いは、図５に示されているように、端と端を対向して配
置された小さいマーク17' の複数の隣接した列は、広い
幅を有するマーク15' を形成する。図６の配置におい
て、端と端を対向して配置された１列の小さいマーク1
7''は、小さいマーク17''の幅“ｃ”と等しい幅を有す
る１対のアライメントマーク15''を形成する。
【００２７】以上、本発明は、好ましい例示的な実施の
形態に関連づけて説明されてきたが、本発明の特許請求
の範囲に記載された技術的範囲内で、他の種々の実施の
形態、変更、および特徴がこの開示の内容に関して当業
者によって実施され得ることは当然である。
形態に関連づけて説明されてきたが、本発明の特許請求
の範囲に記載された技術的範囲内で、他の種々の実施の
形態、変更、および特徴がこの開示の内容に関して当業
者によって実施され得ることは当然である。
【００２８】
【発明の効果】以上述べたようにこの発明によれば、確
実に検出することのできるアライメントマークおよび／
または合わせずれ測定用マークを容易に半導体ウエハ上
に形成することができる。
実に検出することのできるアライメントマークおよび／
または合わせずれ測定用マークを容易に半導体ウエハ上
に形成することができる。
【図１】深いトレンチのアレイが形成されている従来技
術の半導体ウエハの回路パターン（セル）領域の部分的
平面図。
術の半導体ウエハの回路パターン（セル）領域の部分的
平面図。
【図２】１対の通常のアライメントマークが形成されて
いる従来技術の半導体ウエハのアライメントマーク領域
（例えば、カーフ領域等）の部分的上面図。
いる従来技術の半導体ウエハのアライメントマーク領域
（例えば、カーフ領域等）の部分的上面図。
【図３】本発明によって考察された深さの浅いエッチン
グの問題を示している、深いトレンチおよび通常のマス
クのアライメントマークを具備している従来技術の半導
体ウエハの部分的に断面で示した斜視図。
グの問題を示している、深いトレンチおよび通常のマス
クのアライメントマークを具備している従来技術の半導
体ウエハの部分的に断面で示した斜視図。
【図４】本発明の一実施の形態に係る、複合アライメン
トマークが形成されている半導体ウエハのアライメント
マーク領域の部分的上面図。
トマークが形成されている半導体ウエハのアライメント
マーク領域の部分的上面図。
【図５】本発明の他の実施の形態に係る、複合アライメ
ントマークが形成された半導体ウエハのアライメントマ
ーク領域の部分的上面図。
ントマークが形成された半導体ウエハのアライメントマ
ーク領域の部分的上面図。
【図６】本発明のさらに他の実施の形態に係る、複合ア
ライメントマークが形成された半導体ウエハのアライメ
ントマーク領域の部分的上面図。
ライメントマークが形成された半導体ウエハのアライメ
ントマーク領域の部分的上面図。
１…回路パタ−ン、３…アライメントマーク、 ５…深
いトレンチ、 ７…ＳｉＮ膜、 ９…アライメントマー
ク領域、 １５、１５´、１５´´…アライメントマー
ク、１７、１７´、１７´´…小さいマーク
いトレンチ、 ７…ＳｉＮ膜、 ９…アライメントマー
ク領域、 １５、１５´、１５´´…アライメントマー
ク、１７、１７´、１７´´…小さいマーク
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−45507（ＪＰ，Ａ) 特開 昭59−100528（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027
Claims (22)
- 【請求項１】 エッチングによって半導体ウエハ上に回
路パターン特徴およびフォトリソグラフ・アライメント
マークを同時に形成することを具備する半導体集積回路
の製造方法であって、前記アライメントマークは、複数
の小さいマークから構成されている複合マークとして形
成され、前記小さいマークは、形状、寸法、および間隔
において前記回路パターン特徴と十分に類似しておりそ
れにより前記回路パターン特徴の領域内のエッチング速
度とそれぞれの小さいマークの領域内のエッチング速度
とが実質的に同じであることを特徴とする半導体集積回
路の製造方法。 - 【請求項２】 前記小さいマークは、回路パターン特徴
の領域の２倍以下の大きさのエッチング領域を有してい
ることを特徴とする請求項１記載の半導体集積回路の製
造方法。 - 【請求項３】 前記小さいマークの長さ寸法は、前記回
路パターン特徴の長さの２倍以下であることを特徴とす
る請求項１記載の半導体集積回路の製造方法。 - 【請求項４】 小さいマークの寸法、形状、および間隔
は、回路パターン特徴のものと実質的に同一であること
を特徴とする請求項１記載の半導体集積回路の製造方
法。 - 【請求項５】 前記回路パターン特徴および前記小さい
マークは、形状、寸法、および間隔において実質的に同
一である深いトレンチを具備していることを特徴とする
請求項１記載の半導体集積回路の製造方法。 - 【請求項６】 前記深いトレンチは、ほぼ長方形であ
り、０．１６５乃至０．２４μｍ2 のエッチング可能な
領域を有していることを特徴とする請求項５記載の半導
体集積回路の製造方法。 - 【請求項７】 回路パターン特徴およびアライメントマ
ークを形成するために、 前記深いトレンチをエッチングする工程と、 トレンチを半導体材料で充填する工程と、 トレンチにおいて半導体材料をエッチバックする工程と
を含んでいることを特徴とする請求項５記載の半導体集
積回路の製造方法。 - 【請求項８】 前記半導体材料は、ポリシリコンを含む
請求項７記載の半導体集積回路の製造方法。 - 【請求項９】 前記エッチングは、反応性イオンエッチ
ングであることを特徴とする請求項１記載の半導体集積
回路の製造方法。 - 【請求項１０】 アライメントマークは、半導体ウエハ
のカーフ領域に形成されたアライメントマークであるこ
とを特徴とする請求項１記載の半導体集積回路の製造方
法。 - 【請求項１１】 小さいマークは、そのマークの長さに
等しい実効的な長さを有している傾斜したハッチ状のマ
ークを生成するように階段状であることを特徴とする請
求項１記載の半導体集積回路の製造方法。 - 【請求項１２】 小さいマークは、複数の隣接した列に
配置されて前記アライメントマークを形成することを特
徴とする請求項１記載の半導体集積回路の製造方法。 - 【請求項１３】 小さいマークは、端部と端部とが対向
して１列に配置されて前記アライメントマークを形成し
ていることを特徴とする請求項１記載の半導体集積回路
の製造方法。 - 【請求項１４】 エッチングにより形成された回路パタ
ーン特徴およびエッチングにより形成されたフォトリソ
グラフ・アライメントマークとを含み、前記アライメン
トマークは複数の小さいマークから構成されている複合
マークとして形成され、前記小さいマークは前記回路パ
ターン特徴の領域の２倍以下の大きさのエッチング領域
と前記回路パターン特徴の長さの２倍以下の長さの寸法
とを有しており、前記小さいマークの寸法、形状、およ
び間隔は、前記回路パターン特徴のものと実質的に同一
であることを特徴とする半導体ウエハ。 - 【請求項１５】 エッチングにより形成された回路パタ
ーン特徴およびエッチングにより形成されたフォトリソ
グラフ・アライメントマークとを含み、前記アライメン
トマークは複数の小さいマークから構成されている複合
マークとして形成され、前記小さいマークは前記回路パ
ターン特徴の領域の２倍以下の大きさのエッチング領域
と前記回路パターン特徴の長さの２倍以下の長さの寸法
とを有 しており、前記回路パターン特徴および前記小さ
いマークは、形状、寸法、および間隔において実質的に
同一である深いトレンチを具備していることを特徴とす
る請求項１４記載の半導体ウエハ。 - 【請求項１６】 前記深いトレンチは、ほぼ長方形であ
り、０．１６５乃至０．２４μｍ2 のエッチング可能な
領域を有していることを特徴とする請求項１５記載の半
導体ウエハ。 - 【請求項１７】 前記深いトレンチは、半導体材料で充
填され、エッチバックされていることを特徴とする請求
項１５記載の半導体集積回路。 - 【請求項１８】 前記半導体材料は、ポリシリコンを含
んでいることを特徴とする請求項１７記載の半導体ウエ
ハ。 - 【請求項１９】 アライメントマークは、半導体ウエハ
のカーフ領域に形成されたアライメントマークであるこ
とを特徴とする請求項１４記載の半導体ウエハ。 - 【請求項２０】 小さいマークは、そのマークの長さに
等しい実効的な長さを有している傾斜したハッチ状のマ
ークを生成するように階段状であることを特徴とする請
求項１４記載の半導体ウエハ。 - 【請求項２１】 小さいマークは、複数の隣接した列に
配置されて前記アライメントマークを形成していること
を特徴とする請求項１４記載の半導体ウエハ。 - 【請求項２２】 小さいマークは、端部と端部とが対向
して１列に配置されて前記アライメントマークを形成す
ることを特徴とする請求項１４記載の半導体ウエハ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/457,670 US5702567A (en) | 1995-06-01 | 1995-06-01 | Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features |
| US457670 | 1995-06-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09102457A JPH09102457A (ja) | 1997-04-15 |
| JP3343026B2 true JP3343026B2 (ja) | 2002-11-11 |
Family
ID=23817676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13834796A Expired - Fee Related JP3343026B2 (ja) | 1995-06-01 | 1996-05-31 | 半導体集積回路およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5702567A (ja) |
| JP (1) | JP3343026B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10325857B2 (en) | 2017-09-14 | 2019-06-18 | Toshiba Memory Corporation | Semiconductor device manufacturing method and semiconductor wafer |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10177245A (ja) * | 1996-12-18 | 1998-06-30 | Fujitsu Ltd | レチクル、半導体基板及び半導体チップ |
| US5943587A (en) * | 1997-06-25 | 1999-08-24 | International Business Machines Corporation | Method for making offset alignment marks |
| KR100257811B1 (ko) * | 1997-10-24 | 2000-06-01 | 구본준 | 액정표시장치의 기판의 제조방법 |
| US6083806A (en) * | 1998-07-06 | 2000-07-04 | Motorola, Inc. | Method of forming an alignment mark |
| KR100307630B1 (ko) * | 1998-12-30 | 2001-09-28 | 윤종용 | 정렬 마크, 이를 사용하는 정렬 시스템 및 이를 이용한 정렬방법 |
| US6194287B1 (en) * | 1999-04-02 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Shallow trench isolation (STI) method with reproducible alignment registration |
| JP2001036036A (ja) * | 1999-07-21 | 2001-02-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6898561B1 (en) | 1999-12-21 | 2005-05-24 | Integrated Device Technology, Inc. | Methods, apparatus and computer program products for modeling integrated circuit devices having reduced linewidths |
| JP4528464B2 (ja) * | 2000-06-08 | 2010-08-18 | 株式会社東芝 | アライメント方法、重ね合わせ検査方法及びフォトマスク |
| TW588414B (en) | 2000-06-08 | 2004-05-21 | Toshiba Corp | Alignment method, overlap inspecting method and mask |
| US6462818B1 (en) | 2000-06-22 | 2002-10-08 | Kla-Tencor Corporation | Overlay alignment mark design |
| US7541201B2 (en) | 2000-08-30 | 2009-06-02 | Kla-Tencor Technologies Corporation | Apparatus and methods for determining overlay of structures having rotational or mirror symmetry |
| US7068833B1 (en) * | 2000-08-30 | 2006-06-27 | Kla-Tencor Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| US6486954B1 (en) | 2000-09-01 | 2002-11-26 | Kla-Tencor Technologies Corporation | Overlay alignment measurement mark |
| KR100583694B1 (ko) * | 2001-05-23 | 2006-05-25 | 에이에스엠엘 네델란즈 비.브이. | 정렬마크가 제공된 기판, 마스크 설계방법, 컴퓨터프로그램, 상기 마크를 노광하는 마스크, 디바이스제조방법 및 그 디바이스 |
| JP3989697B2 (ja) | 2001-05-30 | 2007-10-10 | 富士通株式会社 | 半導体装置及び半導体装置の位置検出方法 |
| DE10128269B4 (de) * | 2001-06-12 | 2004-05-27 | Advanced Micro Devices, Inc., Sunnyvale | Eine Chipflächen-Justierstruktur |
| US7804994B2 (en) * | 2002-02-15 | 2010-09-28 | Kla-Tencor Technologies Corporation | Overlay metrology and control method |
| US7190823B2 (en) * | 2002-03-17 | 2007-03-13 | United Microelectronics Corp. | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same |
| US7075639B2 (en) | 2003-04-25 | 2006-07-11 | Kla-Tencor Technologies Corporation | Method and mark for metrology of phase errors on phase shift masks |
| US7346878B1 (en) | 2003-07-02 | 2008-03-18 | Kla-Tencor Technologies Corporation | Apparatus and methods for providing in-chip microtargets for metrology or inspection |
| US7608468B1 (en) * | 2003-07-02 | 2009-10-27 | Kla-Tencor Technologies, Corp. | Apparatus and methods for determining overlay and uses of same |
| EP1496397A1 (en) * | 2003-07-11 | 2005-01-12 | ASML Netherlands B.V. | Method and system for feedforward overlay correction of pattern induced distortion and displacement, and lithographic projection apparatus using such a method and system |
| SG108975A1 (en) * | 2003-07-11 | 2005-02-28 | Asml Netherlands Bv | Marker structure for alignment or overlay to correct pattern induced displacement, mask pattern for defining such a marker structure and lithographic projection apparatus using such a mask pattern |
| DE10345524B4 (de) * | 2003-09-30 | 2005-10-13 | Infineon Technologies Ag | Verfahren zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops |
| KR100519252B1 (ko) * | 2003-11-24 | 2005-10-06 | 삼성전자주식회사 | 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법 |
| KR100568729B1 (ko) * | 2004-12-02 | 2006-04-07 | 삼성전자주식회사 | 오버레이 마크 형성 영역 보호용 구조물, 이 구조물을갖는 오버레이 마크 및 오버레이 마크의 형성 방법 |
| US7557921B1 (en) | 2005-01-14 | 2009-07-07 | Kla-Tencor Technologies Corporation | Apparatus and methods for optically monitoring the fidelity of patterns produced by photolitographic tools |
| US7645620B2 (en) * | 2005-10-11 | 2010-01-12 | International Business Machines Corporation | Method and structure for reducing prior level edge interference with critical dimension measurement |
| US7583359B2 (en) * | 2006-05-05 | 2009-09-01 | Asml Netherlands B.V. | Reduction of fit error due to non-uniform sample distribution |
| JP2007324371A (ja) * | 2006-06-01 | 2007-12-13 | Ebara Corp | オーバーレイ検査用オーバーレイマーク及びレンズ収差調査用マーク |
| JP4887958B2 (ja) * | 2006-07-27 | 2012-02-29 | 凸版印刷株式会社 | フォトマスク |
| JP4864776B2 (ja) | 2007-03-14 | 2012-02-01 | 株式会社東芝 | フォトマスク |
| KR101126169B1 (ko) * | 2007-05-17 | 2012-03-23 | 삼성전자주식회사 | 멤스소자 및 그 제조방법 |
| US8440375B2 (en) * | 2007-05-29 | 2013-05-14 | Nikon Corporation | Exposure method and electronic device manufacturing method |
| NL1036476A1 (nl) | 2008-02-01 | 2009-08-04 | Asml Netherlands Bv | Alignment mark and a method of aligning a substrate comprising such an alignment mark. |
| CN101924013B (zh) * | 2009-06-17 | 2012-10-03 | 上海华虹Nec电子有限公司 | 一种增强外延后光刻套准精度的方法 |
| JP2010219541A (ja) * | 2010-04-20 | 2010-09-30 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| US9927718B2 (en) | 2010-08-03 | 2018-03-27 | Kla-Tencor Corporation | Multi-layer overlay metrology target and complimentary overlay metrology measurement systems |
| WO2012073773A1 (ja) * | 2010-11-30 | 2012-06-07 | シャープ株式会社 | 基板および液晶表示装置 |
| US10890436B2 (en) | 2011-07-19 | 2021-01-12 | Kla Corporation | Overlay targets with orthogonal underlayer dummyfill |
| US10451412B2 (en) | 2016-04-22 | 2019-10-22 | Kla-Tencor Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
| US10777508B2 (en) | 2016-11-09 | 2020-09-15 | United Microelectronics Corp. | Semiconductor device |
| JP6937203B2 (ja) | 2017-09-14 | 2021-09-22 | キオクシア株式会社 | インプリント装置、インプリント方法および半導体装置の製造方法 |
| CN113777816A (zh) * | 2021-09-09 | 2021-12-10 | 蚌埠高华电子股份有限公司 | 一种lcd液晶显示屏蚀刻标识、辅助观察设备及方法 |
Family Cites Families (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53111280A (en) * | 1977-03-10 | 1978-09-28 | Canon Inc | Mask or wafer for production of semiconductor elements and device for aligning these |
| US4338620A (en) * | 1978-08-31 | 1982-07-06 | Fujitsu Limited | Semiconductor devices having improved alignment marks |
| US4390279A (en) * | 1979-07-12 | 1983-06-28 | Nippon Kogaku K. K. | Alignment device in an IC projection exposure apparatus |
| JPS56122128A (en) * | 1980-02-29 | 1981-09-25 | Telmec Co Ltd | Positioning system for printing device of semiconductor or the like |
| US4377436A (en) * | 1980-05-13 | 1983-03-22 | Bell Telephone Laboratories, Incorporated | Plasma-assisted etch process with endpoint detection |
| JPS5719726A (en) * | 1980-07-10 | 1982-02-02 | Nippon Kogaku Kk <Nikon> | Positioning device |
| JPS57138134A (en) * | 1981-02-20 | 1982-08-26 | Nippon Kogaku Kk <Nikon> | Positioning device |
| US4794648A (en) * | 1982-10-25 | 1988-12-27 | Canon Kabushiki Kaisha | Mask aligner with a wafer position detecting device |
| JP2530587B2 (ja) * | 1983-11-26 | 1996-09-04 | 株式会社ニコン | 位置決め装置 |
| US4702606A (en) * | 1984-06-01 | 1987-10-27 | Nippon Kogaku K.K. | Position detecting system |
| JPH0726803B2 (ja) * | 1984-11-26 | 1995-03-29 | 株式会社ニコン | 位置検出方法及び装置 |
| US4769523A (en) * | 1985-03-08 | 1988-09-06 | Nippon Kogaku K.K. | Laser processing apparatus |
| JP2623551B2 (ja) * | 1987-02-07 | 1997-06-25 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2710935B2 (ja) * | 1987-08-08 | 1998-02-10 | 三菱電機株式会社 | 半導体装置 |
| US4893163A (en) * | 1988-03-28 | 1990-01-09 | International Business Machines Corporation | Alignment mark system for electron beam/optical mixed lithography |
| US5003374A (en) * | 1988-05-23 | 1991-03-26 | North American Philips Corporation | Semiconductor wafer |
| US4952274A (en) * | 1988-05-27 | 1990-08-28 | Northern Telecom Limited | Method for planarizing an insulating layer |
| JP2666383B2 (ja) * | 1988-06-30 | 1997-10-22 | セイコーエプソン株式会社 | 半導体装置 |
| US4954214A (en) * | 1989-01-05 | 1990-09-04 | Northern Telecom Limited | Method for making interconnect structures for VLSI devices |
| US5026660A (en) * | 1989-09-06 | 1991-06-25 | Codenoll Technology Corporation | Methods for making photodectors |
| US5300460A (en) * | 1989-10-03 | 1994-04-05 | Applied Materials, Inc. | UHF/VHF plasma for use in forming integrated circuit structures on semiconductor wafers |
| KR910010516A (ko) * | 1989-11-15 | 1991-06-29 | 아오이 죠이치 | 반도체 메모리장치 |
| US5277740A (en) * | 1990-08-31 | 1994-01-11 | Mitsubishi Denki Kabushiki Kaisha | Apparatus and method for forming a fine pattern |
| US5356515A (en) * | 1990-10-19 | 1994-10-18 | Tokyo Electron Limited | Dry etching method |
| WO1992007377A1 (en) * | 1990-10-23 | 1992-04-30 | Genus, Inc. | Sacrificial metal etchback system |
| JP2831847B2 (ja) * | 1990-11-29 | 1998-12-02 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3220992B2 (ja) * | 1991-01-22 | 2001-10-22 | ソニー株式会社 | ドライエッチング方法 |
| JP3094470B2 (ja) * | 1991-01-22 | 2000-10-03 | ソニー株式会社 | ドライエッチング方法 |
| JP3018517B2 (ja) * | 1991-01-25 | 2000-03-13 | ソニー株式会社 | ドライエッチング方法 |
| US5231052A (en) * | 1991-02-14 | 1993-07-27 | Industrial Technology Research Institute | Process for forming a multilayer polysilicon semiconductor electrode |
| US5164330A (en) * | 1991-04-17 | 1992-11-17 | Intel Corporation | Etchback process for tungsten utilizing a NF3/AR chemistry |
| JP3175188B2 (ja) * | 1991-05-10 | 2001-06-11 | ソニー株式会社 | 位置合わせマークの形成方法 |
| JP3105990B2 (ja) * | 1991-06-26 | 2000-11-06 | 株式会社東芝 | Ｘ線マスクおよびｘ線マスクの製造方法 |
| TW222297B (ja) * | 1991-08-09 | 1994-04-11 | Hoechst Ag | |
| US5242538A (en) * | 1992-01-29 | 1993-09-07 | Applied Materials, Inc. | Reactive ion etch process including hydrogen radicals |
| JPH0831575B2 (ja) * | 1993-02-12 | 1996-03-27 | 日本電気株式会社 | 半導体記憶装置 |
| US5354417A (en) * | 1993-10-13 | 1994-10-11 | Applied Materials, Inc. | Etching MoSi2 using SF6, HBr and O2 |
| JP2595885B2 (ja) * | 1993-11-18 | 1997-04-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH07335721A (ja) * | 1994-06-13 | 1995-12-22 | Mitsubishi Electric Corp | アライメントマークを有する半導体装置 |
-
1995
- 1995-06-01 US US08/457,670 patent/US5702567A/en not_active Expired - Lifetime
-
1996
- 1996-05-31 JP JP13834796A patent/JP3343026B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-02 US US08/850,066 patent/US5917205A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10325857B2 (en) | 2017-09-14 | 2019-06-18 | Toshiba Memory Corporation | Semiconductor device manufacturing method and semiconductor wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09102457A (ja) | 1997-04-15 |
| US5917205A (en) | 1999-06-29 |
| US5702567A (en) | 1997-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3343026B2 (ja) | 半導体集積回路およびその製造方法 | |
| US4824254A (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| US7282422B2 (en) | Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same | |
| US6239031B1 (en) | Stepper alignment mark structure for maintaining alignment integrity | |
| US6407396B1 (en) | Wafer metrology structure | |
| US6255189B1 (en) | Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partly recessed oxide pattern | |
| US6589385B2 (en) | Resist mask for measuring the accuracy of overlaid layers | |
| JP2002118235A (ja) | 半導体装置、半導体製造方法、および半導体製造用マスク | |
| JPH0210716A (ja) | アライメント・マークの形成方法及びアライテント・マークを有する半導体ウエハ | |
| US5982044A (en) | Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates | |
| US20070194466A1 (en) | Overlay measurement mark and pattern formation method for the same | |
| US4640888A (en) | Alignment mark on a semiconductor and a method of forming the same | |
| US6399256B1 (en) | Reticle having accessory pattern divided into sub-patterns | |
| JPH1145852A (ja) | 半導体基板のアライメントマーク及びその製造方法 | |
| JPH09148242A (ja) | Ｘ線マスクとその製造方法 | |
| US6468704B1 (en) | Method for improved photomask alignment after epitaxial process through 90° orientation change | |
| JPH0795543B2 (ja) | エツチング方法 | |
| JP2767594B2 (ja) | 半導体装置の製造方法 | |
| JPH11224850A (ja) | 重ね合わせ測定用マークを有する半導体装置及びその製造方法 | |
| JPH06177027A (ja) | 電子ビーム描画方法及び半導体装置 | |
| KR100262667B1 (ko) | 반도체장치제조방법 | |
| JPH0290511A (ja) | 半導体装置 | |
| JPS6146021A (ja) | アライメント用マ−ク | |
| KR20020045743A (ko) | 반도체 소자의 웨이퍼 정렬용 마크 및 이를 이용한 웨이퍼정렬 방법 | |
| KR0147485B1 (ko) | 롬의 게이트전극 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |