KR100569516B1 - 유기막 버니어를 이용한 중첩도 측정 방법 - Google Patents

유기막 버니어를 이용한 중첩도 측정 방법 Download PDF

Info

Publication number
KR100569516B1
KR100569516B1 KR1020030096077A KR20030096077A KR100569516B1 KR 100569516 B1 KR100569516 B1 KR 100569516B1 KR 1020030096077 A KR1020030096077 A KR 1020030096077A KR 20030096077 A KR20030096077 A KR 20030096077A KR 100569516 B1 KR100569516 B1 KR 100569516B1
Authority
KR
South Korea
Prior art keywords
vernier
organic film
child
parent
measuring
Prior art date
Application number
KR1020030096077A
Other languages
English (en)
Other versions
KR20050064596A (ko
Inventor
박성남
길명군
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030096077A priority Critical patent/KR100569516B1/ko
Publication of KR20050064596A publication Critical patent/KR20050064596A/ko
Application granted granted Critical
Publication of KR100569516B1 publication Critical patent/KR100569516B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본원 발명은 유기막 버니어(Vernier)를 이용하여 중첩도를 측정하는 방법에 대한 것으로, 모 버니어(Mother Vernier)의 내측에 형성되는 자 버니어(Child Vernier) 예정 영역의 측벽이 식각 경사를 갖고 있어 중첩도 측정시 노이즈가 발생하는 문제를 해결하기 위하여, 모 버니어 전면에 유기막을 코팅한 후 자 버니어 예정 영역의 유기막을 부분 식각하되, 상기 식각된 유기막이 상기 모 버니어의 경사를 포함하는 형식으로 상기 자 버니어 예정 영역의 유기막 측벽이 수직한 모양을 갖도록 함으로써, 중첩도 측정 신호를 명확하게 할 수 있도록 하는 발명에 관한 것이다.

Description

유기막 버니어를 이용한 중첩도 측정 방법{Method of measuring overlay by using vernier of organic film}
도 1a 내지 도 1d는 종래의 방식에 따른 중첩도 측정 방법을 도시한 도면.
도 2는 종래 방식에 따른 문제점을 도시한 도면.
도 3a 내지 도 3d는 본원 발명에 따른 중첩도 측정 방법을 도시한 도면.
본원 발명은 유기막 버니어(Vernier)를 이용하여 중첩도를 측정하는 방법에 대한 것으로, 모 버니어(Mother Vernier)의 내측에 형성되는 자 버니어(Child Vernier) 예정 영역의 측벽이 식각 경사를 갖고 있어 중첩도 측정시 노이즈가 발생하는 문제를 해결하기 위하여, 모 버니어 전면에 유기막을 코팅한 후 자 버니어 예정 영역의 유기막을 부분 식각하되, 상기 식각된 유기막이 상기 모 버니어의 경사를 포함하는 형식으로 상기 자 버니어 예정 영역의 유기막 측벽이 수직한 모양을 갖도록 함으로써, 중첩도 측정 신호를 명확하게 할 수 있도록 하는 발명에 관한 것이다.
일반적으로, 반도체 소자를 제조하는 공정시에는 증착 공정과 식각 공정을 반복하여, 여러층의 증착막을 중첩하여 하나의 소자를 구성하게 된다. 여기서, 하부 패턴위에 상부 패턴이 증착되기 위해서는, 하부 패턴과 상부 패턴간의 정렬 과정을 수행하게 되는데, 특히 노광 공정(lithography process)을 통해서 하부 패턴형성 공정에서 사용되는 모 버니어와 상부 패턴 형성 공정에서 사용되는 자 버니어 간의 중첩도를 측정하는 방식으로 이루어 진다.
종래의 중첩도를 측정하는 방식에 따르면, 도 1a에 도시된 바와 같이 반도체 소자 기판(1)에 감광막(PR; 2)을 증착하고, 노광 공정 및 현상 공정을 통해 감광막패턴을 형성한다.
그 후에, 감광막 패턴을 마스크로 식각 공정을 통해 소정의 반도체 소자 기판(1)을 식각하여 하부 패턴 형성 공정에서 사용되는 모 버니어(1')를 형성하고, 잔존하는 감광막 패턴을 제거한다(도 1b).
그리고, 식각된 모 버니어(1') 상부에 자 버니어(3)를 형성한다(도 1c).
모 버니어(1')와 자 버니어(3)간의 중첩도를 측정하는데, 일반적으로 도 2d에 도시된 바와 같이 신호의 피크치를 감지하여 모 버니어(1')와 자 버니어(3)간의 벗어난 정도를 측정한다(도 1d).
그러나, 이러한 종래 기술에 따르면, 식각 특성에 의해서, 모 버니어(1')의 식각 단면에 경사(slope)가 발생하게 되고, 이러한 경사가 발생할 경우에는 실제 중첩도 측정 결과에는, 도 2와 같이 경사 부분에 대한 신호에 노이즈(noise)가 발생하기 때문에, 정확한 중첩도 측정이 불가능하게 된다.
특히, 모 버니어(1')가 산화막(oxide), 질화막(nitride) 및 알루미늄(Al)을 이용한 혼합 물질중 하나로 형성될 경우 금속 산화막으로 형성되게 되는데, 이러한 금속 산화막 물질은 반사율이 심하기 때문에, 중첩도 측정시에 난반사에 의한 노이즈가 추가적으로 발생하게 되어, 측정 결과에 정확성을 기할 수 없는 문제점이 있다.
결과적으로, 정확한 정렬을 수행할 수 없게 되고 경우에 따라서는 쇼트(short)성 콜룸 페일(column fail)이 발생하여 반도체 소자 전체의 공정의 신뢰성 또는 수율의 저하를 초래하게 된다.
이러한 종래 기술의 문제점에 착안한, 본원 발명은 모 버니어의 상부에 측벽이 수직으로 형성된 유기막을 적층하여 모 버니어의 경사를 제거함으로써, 금속 산화물에서 발생되는 노이즈 신호 뿐만아니라 경사로 인해 발생되는 노이즈 신호까지 제거하는 것을 목적으로 한다.
이러한 목적을 달성하기 위하여, 본원 발명에 따른 유기막 버니어를 이용한 중첩도 측정 방법은,
모 버니어(Mother Vernier)와 자 버니어(Child Vernier) 간의 중첩도를 측정하는 방법에 있어서,
내측에 자 버니어 예정 영역을 도시하는 트렌치를 형성하고, 상기 트렌치를 포함한 상기 모 버니어 전체 영역 상부에 유기막을 코팅하는 제1 단계와,
상기 유기막의 상부에 상기 자 버니어 예정 영역을 포함하는 트렌치 저부를 노출시키는 감광막 패턴을 형성하는 제2 단계와,
상기 감광막 패턴을 마스크로 상기 유기막을 수직하게 식각하여 트렌치 형태의 모 버니어를 형성하는 제3 단계와,
상기 모 버니어 상에 자 버니어를 형성하는 제4 단계 및
상기 모 버니어와 상기 자 버니어에 중첩도 측정 신호를 검출하여 중첩도를 측정하는 제5 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 유기막을 코팅하는 두께는 300 내지 1000 Å인 것을 특징으로 한다.
이하, 도면을 참조하여 본원 발명의 구체적인 실시예를 설명하기로 한다.
모 버니어의 기본 구조를 형성하는 공정은 도 1a 및 도 1b를 참조한 종래의 방식과 동일하다.
상술한 바와 같이, 이미 모 버니어(10)의 구조가 이미 형성되어 있는 상태에서, 모 버니어(10)의 상부에 유기막(20)을 코팅한다(도 3a). 여기서, 증착되는 유기막은 빛 반사율이 거의 없는 물질을 사용하기 때문에, 반사에 의한 노이즈 문제를 해결할 수 있게 된다. 본원 발명의 바람직한 실시예에 따르면, 유기막은 특별한 종류에 구애받지 않고, 빛 반사율이 거의 없다면 어떤 것이라도 무방하다. 이때, 유기막(20)을 코딩하는 두께는 300 내지 1000 Å로 얇게 하는 것이 바람직하다.
그리고, 유기막(20) 상부에 감광막(30)을 도포하고, 감광막(30)을 노광 및 현상하여 마스크 패턴을 형성한 후, 마스크 패턴을 이용하여 유기막(20)을 식각한다(도 3b).
식각 과정을 거치고 나면, 도 3c에 도시된 바와 같이 모 버니어(10)의 경사 식각 부분에 유기막(20)이 수직으로 형성되게 된다. 따라서, 경사에 기한 노이즈 문제를 해결할 수 있게 된다.
그 후, 모 버니어(10)의 상부에 자 버니어(40)를 형성하고(도3d), 중첩도를 측정하게 된다.
상술한 구성에 의하면, 종래의 모 버니어의 내측 경사면에 의해 발생하는 노이즈 문제를 유기막을 통해 해결할 수 있으며, 특히 모 버니어의 식각 경사로 인한 노이즈 문제도 해결할 수 있기 때문에, 리소그래피 중첩도를 측정함에 있어서 발생할 수 있는 에러(error)의 영향을 제거할 수 있어, 후속되는 포토 공정시 반도체 소자의 의 쇼트(short)의 가능성을 줄여 소자 특성 및 공정 수율을 향상시킬 수 있다.

Claims (2)

  1. 모 버니어(Mother Vernier)와 자 버니어(Child Vernier) 간의 중첩도를 측정하는 방법에 있어서,
    내측에 자 버니어 예정 영역을 도시하는 트렌치를 형성하고, 상기 트렌치를 포함한 상기 모 버니어 전체 영역 상부에 유기막을 코팅하는 제1 단계;
    상기 유기막의 상부에 상기 자 버니어 예정 영역을 포함하는 트렌치 저부를 노출시키는 감광막 패턴을 형성하는 제2 단계;
    상기 감광막 패턴을 마스크로 상기 유기막을 수직하게 식각하여 트렌치 형태의 모 버니어를 형성하는 제3 단계;
    상기 모 버니어 상에 자 버니어를 형성하는 제4 단계; 및
    상기 모 버니어와 상기 자 버니어에 중첩도 측정 신호를 검출하여 중첩도를 측정하는 제5 단계를 포함하는 것을 특징으로 하는 유기막 버니어를 이용한 중첩도 측정 방법.
  2. 제1항에 있어서,
    상기 제2 단계에서, 유기막을 코팅하는 두께는 300 내지 1000 Å인 것을 특징으로 하는 유기막 버니어를 이용한 중첩도 측정 방법.
KR1020030096077A 2003-12-24 2003-12-24 유기막 버니어를 이용한 중첩도 측정 방법 KR100569516B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030096077A KR100569516B1 (ko) 2003-12-24 2003-12-24 유기막 버니어를 이용한 중첩도 측정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030096077A KR100569516B1 (ko) 2003-12-24 2003-12-24 유기막 버니어를 이용한 중첩도 측정 방법

Publications (2)

Publication Number Publication Date
KR20050064596A KR20050064596A (ko) 2005-06-29
KR100569516B1 true KR100569516B1 (ko) 2006-04-07

Family

ID=37256177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030096077A KR100569516B1 (ko) 2003-12-24 2003-12-24 유기막 버니어를 이용한 중첩도 측정 방법

Country Status (1)

Country Link
KR (1) KR100569516B1 (ko)

Also Published As

Publication number Publication date
KR20050064596A (ko) 2005-06-29

Similar Documents

Publication Publication Date Title
US5917205A (en) Photolithographic alignment marks based on circuit pattern feature
US7282422B2 (en) Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same
US7629259B2 (en) Method of aligning a reticle for formation of semiconductor devices
US7459798B2 (en) Overlay mark
US7736844B2 (en) Overlay mark and method of forming the same
US4640888A (en) Alignment mark on a semiconductor and a method of forming the same
KR100569516B1 (ko) 유기막 버니어를 이용한 중첩도 측정 방법
US8305097B2 (en) Method for calibrating an inspection tool
JPS5846054B2 (ja) フオトマスク
US20020178600A1 (en) Method of manufacturing alignment mark
KR101067860B1 (ko) 멀티오버레이 측정마크 및 그 형성 방법
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
JP2000294490A (ja) 半導体装置及びその製造方法
JP3019839B2 (ja) 重ね合わせ測定用マークを有する半導体装置及びその製造方法
US6750554B2 (en) Mark configuration, wafer with at least one mark configuration and method for the fabrication of at least one mark configuration
WO2023035520A1 (zh) 半导体结构及其制作方法、存储器
KR100401523B1 (ko) 반도체 노광공정시의 오버레이 계측용 패턴 형성방법
KR100299516B1 (ko) 반도체 소자의 오버레이 측정 패턴 형성방법
KR100232216B1 (ko) 정렬도 측정용 오버레이 패턴을 이용한 커패시터의 제조방법
JP3111996B2 (ja) 半導体装置の製造方法
KR20010066143A (ko) 반도체소자의 트랜치 깊이 측정방법
KR100317581B1 (ko) 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법
KR100668730B1 (ko) 반도체 소자의 오버레이 키
KR20000043186A (ko) 반도체장치의 오버레이패턴(overlaypattern)형성방법
KR20010037472A (ko) 반도체소자 테스트패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee