KR0158779B1 - 더미 패턴이 형성된 포토레지스트 마스크를 사용한 패턴 형성방법 - Google Patents

더미 패턴이 형성된 포토레지스트 마스크를 사용한 패턴 형성방법 Download PDF

Info

Publication number
KR0158779B1
KR0158779B1 KR1019950056586A KR19950056586A KR0158779B1 KR 0158779 B1 KR0158779 B1 KR 0158779B1 KR 1019950056586 A KR1019950056586 A KR 1019950056586A KR 19950056586 A KR19950056586 A KR 19950056586A KR 0158779 B1 KR0158779 B1 KR 0158779B1
Authority
KR
South Korea
Prior art keywords
mask
pattern image
pattern
layer
photoresist
Prior art date
Application number
KR1019950056586A
Other languages
English (en)
Inventor
나오끼 사꾸라
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Application granted granted Critical
Publication of KR0158779B1 publication Critical patent/KR0158779B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

현상후 베이킹때의 수축으로 포토레지스트 마스크(23a)의 표면에 장력이 발생하며, 포토레지스트 마스크에 형성된 리세스(23c)는 장력을 흡수하며 반도체 기판(22)과의 부착력을 유지시키고 레지스트 패턴의 비바람직한 변형을 방지한다.

Description

더미 패턴이 형성된 포토레지스트 마스크를 사용한 패턴 형성방법
제1a도 내지 제1e도는 제1의 종래 반도체 기판 패턴 형성을 위한 제조 순서를 도시하는 단면도.
제2a도 내지 제2f도는 제2의 종래 도전성 패턴 형성을 위한 제조 순서를 도시하는 단면도.
제3a도 내지 제3e도는 본 발명에 의하여 반도체 기판에 패턴을 형성하는 제조 순서를 도시하는 단면도.
제4도는 발명에 있어서 포토 마스크의 후면상에 형성된 주 패턴 이미지와 더미 패턴 이미지를 도시하는 저면도.
제5도는 본 발명에 있어서 또다른 포토 마스크의 후면상에 형성된 주 패턴 이미지와 더미 패턴 이미지를 도시하는 저면도.
제6a도 내지 제6f도는 본 발명의 제조 공정 순서를 도시하는 단면도.
* 도면의 주요부분에 대한 부호의 설명
23,34 : 레지스트 층 23a, 34a : 레지스트 마스크
24a : 마스크 패턴 24c, 25a : 주 패턴 이미지
24d, 25b : 더미 패턴 이미지 23c, 34c : 리세스
본 발명은 반도체 장치의 제조 방법에 사용되는 리소그래피에 관한 것으로, 특히 원하는 형태로 소정의 층을 정확히 패터닝하는 방법에 관한 것이다.
리소그래피는 반도체 기판상에 소형 패턴을 형성하기위한 반도체 장치의 제조 방법시에 사용된다. 리소그래피는 다양한 패턴 형성 과정을 포함하며, 제1a도 내지 제1e도는 종래의 패턴 형성 과정중의 하나를 설명하고 있다.
종래의 패턴 형성 공정은 반도체 기판(2)에 홈(1)을 형성한다.
처음에, 포지티브 포토레지스트 용액을 반도체 기판(2)의 표면에 떨어뜨린후에 표면 전체에 대하여 흩뜨린다. 반도체 표면에 퍼진 포지티브 포토레지스트는 노광전 베이킹 처리되고, 반도체 기판(2)의 표면은 제1a도에 도시된 것처럼 1㎛ 두께의 포지티브 포토레지스트 층(3)으로 도포된다.
얼라이너(무도시)내에 반도체 기판(2)이 설치되며, 얼라이너내의 광 경로를 따라서 포토 마스크(4)가 이동된다. 포토 마스크(4)는 유리판(4b)상에 패턴된 불투명 영역(4a)을 가지며, 이 불투명 영역(4a)은 마스크 패턴을 형성한다. 제1b도에 도시된 것처럼, 포토마스크(4)를 통하여 포토레지스트 층(3)에 광선이 조사되어, 포토레지스트 층(3)상에 전달됨을 의미한다.
포토레지스트 층(3)을 현상한후에 건조시킨다. 제1c도에 도시된 것처럼, 포토레지스트 마스크(3a)는 포토레지스트 층(3)으로부터 형성되며, 포토레지스트 마스크(3a)의 패턴은 포토 마스크 패턴과 유사하다. 반도체 기판(2)의 일부분은 포토레지스트 마스크(3a)로 도포되어있지 않으며, 따라서 포토레지스트 마스크(3a)에 의하여 결정되는 슬릿에 부분적으로 노출되게된다.
다음에, 포토레지스트 마스크(3a)는 100℃에서 현상후 베이킹 처리되어, 포토레지스트 마스크(3a)와 반도체 기판(2)사이의 접착을 개선시킨다. 다음 단계의 에칭에서 포토레지스트 마스크(3A)의 에칭을 방지하기 위하여, 현상후 베이킹은 필수적이다. 그러나, 포토레지스트는 현상후 베이킹 처리동안 수축되고, 포토레지스트 마스크(3a)는 제1d도와 같이 변형된다.
반도체 기판(2)은 습식 에칭 시스템내에 놓여지고, 제1e도에 도시된 것처럼, 에칭액은 노출된 반도체 기판을 등방 에칭한다. 반도체 기판(2)으로부터 포토레지스트 마스크(3a)가 제거되고, 반도체 기판(2)의 표면에 홈(1)이 형성된다.
제2a도 내지 제2e도는 또다른 종래의 패턴 형성 방법이며, 반도체 기판(13)상에 금속 패턴을 형성한다.
처음에, 반도체 기판(12)의 표면상에 2000Å두께의 백금층(13)이 증착된다. 다음에, 백금층(13)의 표면상에 포지티브 감광액을 떨어뜨려 백금층(13)의 전체 표면에 퍼뜨린다. 이렇게 퍼진 포지티브 포토레지스트는 노광전 베이킹 처리되고, 반도체 기판(2)의 표면은 제2a도에 도시된 것처럼 2.5㎛ 두께의 포지티브 포토레지스트 층(14)으로 도포된다.
얼라이너(무도시)내에 반도체 기판(12)이 설치되며, 얼라이너내의 광 경로를 따라서 포토 마스크(15)가 이동된다. 포토 마스크(15)는 유리판(15b)상에 패턴된 불투명 영역(15a)을 가지며, 이 불투명 영역(15a)은 마스크 패턴을 형성한다. 제12b도에 도시된 것처럼, 포토마스크(15)를 통하여 포토레지스트 층(14)에 광선이 조사되어, 포토레지스트 층(14)은 부분적으로 용해되게 된다. 이는 마스크 패턴이 포토레지스트 층(14)상에 전사됨을 의미하며, 비용해 부분은 포토 마스크 패턴과 비슷한 포토레지스트 패턴을 형성한다.
포토레지스트 층(14)을 현상한후에 건조시킨다. 제2c도에 도시된 것처럼, 포토레지스트 마스크(15a)는 포토레지스트 층(15)으로부터 형성되며, 포토레지스트 마스크(15a)의 패턴은 포토 마스크 패턴과 유사하다. 백금층(13)의 일부분은 포토레지스트 마스크(15a)로 도포되어 있지 않으며, 따라서 포토레지스트 마스크(15a)에 의하여 결정되는 슬릿에 부분적으로 노출되게된다.
다음에, 포토레지스트 마스크(15a)는 100℃에서 현상후 베이킹 처리되어, 포토레지스트 마스크(15a)와 백금층(13)사이의 접착을 개선시킨다. 처음에 설명된 종래의 패턴 형성 방법과 비슷하게, 현상후 베이킹은 필수적이다. 그러나, 포토레지스트는 현상후 베이킹 처리동안 수축되고, 포토레지스트 마스크(15a)는 제2d도와 같이 변형된다.
포토레지스트 마스크(15a)를 사용하여, 노출된 백금층(13)의 표면은 전기 도금에 의하여 2㎛ 두께의 금이 형성되며, 제2e도에 도시된 것처럼, 노출된 백금층(13)의 표면에 금 기둥(16)이 형성된다.
다음에, 포토레지스트 마스크(15a)가 제거되며, 백금층(13)과 금기둥(16)은 이온 밀링 처리된다. 백금층(13)과 금 기둥(16)은 부분적으로 제거되며, 백금 스트립(13a 내지 13c)상의 금 기둥(16a 내지 16c)은 전기적으로 상호 고립된다. 금 기둥(16a 내지 16c)과 백금 스트립(13a 내지 13c)은 전체적으로 금속 패턴(11)을 구성하며, 제2f도에 도시된 것처럼, 백금 스트립(13a 내지 13c)사이의 반도체 기판(12)이 노출된다.
위에서 설명된 종래의 제 1 및 제 2 패턴 형성 방법의 문제점은 실재의 패턴 폭이 목적하는 패턴의 폭과 다르다는 것이다. 상세히 표현하면, 습식 에칭은 포토레지스트 마스크(3a)의 아래 부분에 대하여 수평적으로 진행되며, 이러한 측면 에칭으로 인하여 실재의 패턴 폭이 목적하는 패턴의 폭과 다르게 형성된다. 또한, 전기 도금에 의하여 가장 오른쪽의 금(16)의 외부 형태는 변형된 포토레지스트 마스크(15a)의 표면을 따라서 돌출부를 형성하게된다. 돌출부로 인하여 백금층(13)의 하부에는 이온 빔이 다다르지 못하며, 백금 스트립(13c)의 폭은 다른 백금 스트립(13a, 13b)의 폭보다 더 넓어진다. 또한, 돌출부로 인하여 금 기둥(16c)의 측면상에는 도전성 물질(17)이 증착되고, 금 기둥(16c)의 폭은 다른 금 기둥(16a, 16b)의 폭보다 넓어진다.
따라서, 종래의 패턴 형성 방법에서는 마스크 패턴을 정확하게 목적하는 층상에 전사하지 못하였으며, 반도체 기판상에 소형 패턴을 형성하기 어려웠다.
따라서, 본 발명의 중요한 목적은 목적하는 형태에 가까운 형태로 패턴을 형성하는 방법을 제공하는 것이다.
본 발명자는 종래 기술에 내재된 문제점을 연구한 결과, 상기의 수축은 포토레지스트 마스크의 외부 형태를 변형시키고 포토레지스트 마스크와 반도체 기판의 경계부사이의 밀착성도 저하시킨다는 것을 알아내었다. 밀착성이 약함으로서 습식 에칭시에 포토레지스트 마스크 하부로의 에칭이 광범위하게 진행되었으며, 변형으로 인하여 돌출부가 형성되었다.
위의 목적을 달성하기 위하여, 본 발명은 수축으로 인한 내부 스트레스를 흡수할 것을 제안한다.
본 발명에 있어서, 레지스트 층을 준비하는 단계(a)와, 소정의 패턴을 형성하기 위한 주 패턴 이미지와 레지스트 층에 하나 이상의 리세스를 형성하기 위한 더미 패턴 이미지를 갖는 마스크 패턴을 레지스트 층에 전사하는 단계와, 레지스트 층을 하나 이상의 리세스를 갖는 레지스트 마스크로 형성하기 위하여 레지스트 층내의 주 패턴 이미지와 더미 패턴 이미지를 현상하는 단계(c)와, 부착력을 증가시키기 위하여 레지스트 마스크를 베이킹시키는 단계(d)와, 레지스트 마스크를 사용하여 소정의 층을 형성하는 단계(e)로 이루어지는 층의 패턴 형성 방법이 제공되었다.
제3a도 내지 제3f도는 본 발명에 의한 패턴 형성 방법을 설명한다. 본 방법은 반도체 기판(22)의 표면부에 상호 평행하게 배열되는 홈(12)을 형성하며, 홈(21)의 폭은 1㎛ 이다.
본 방법을 실시하기 위하여, 처음에 반도체 기판(22)이 준비되며, 반도체 기판(22)의 표면상에 포토레지스트 용액을 떨어드려 전체표면에 퍼뜨린다. 반도체 표면에 퍼진 포지티브 포토레지스트는 노광전 베이킹 처리되고, 반도체 기판(22)의 표면은 제3a도에 도시된 것처럼 포지티브 포토레지스트 층(23)으로 도포된다.
얼라이너(무도시)내의 반도체 기판(22)이 설치되며, 얼라이너내의 광 경로를 따라서 포토 마스크(24)가 이동된다. 포토 마스크(24)는 투명한 유리판(24b)의 후면상에 불투명한 마스크 패턴(24a)을 가진다. 불투명한 마스크 패턴(24a)은 투명한 유리판(24b)의 후면상에 주 패턴 이미지(24c)와 더미 패턴 이미지(24d)를 형성한다.
주 패턴 이미지(24c)는 홈(21)의 패턴과 동일하며, 복수개의 슬릿으로 구성된다(제4도 참조). 슬릿의 폭은 홈(21)의 폭에 비례한다. 더미 패턴 이미지(24d)도 슬릿으로 이루어지며, 이 슬릿은, 인접한 두 개의 주 패턴 이미지간의 간격과 동일하거나 더 큰 간격으로, 주 패턴 이미지의 가장 오른쪽 슬릿 옆에 형성된다. 만약 주 패턴 이미지(24c)와 더미 패턴 이미지(24d)가 반도체 기판(22)의 표면상에 투영되면, 주 패턴 이미지의 슬릿은 1㎛ 정도로 상호 떨어져 형성되고, 더미 패턴 이미지의 슬릿은 주 패턴 이미지(24c)의 가장 오른쪽 슬릿으로부터 5 ㎛ 이하의 간격으로 위치하게된다.
더미 패턴 이미지(24d)의 슬릿은 감광 공정에 의하여 얻어지는 한계 해상도에서의 최소 선폭보다 조금 더 좁다. 한계 해상도는 감광층상의 이미지의 폭이 마스크 패턴의 폭과 비례하는 한계를 나타낸다. 예를들면, 파장이 365nm 인 이온광선을 사용하였을 때 한계 해상도가 0.4㎛ 이라면, 더미 패턴 이미지의 슬릿 폭은 25 % 감소된 0.3㎛ 이 된다.
다른 패턴 이미지는 투명 유리판(24b)의 후면상에 형성되지 않았으며, 반도체 기판(22)의 표면상에서 100 ㎛ 의 소정 거리만큼 주패턴 이미지(24c)로부터 분리되어있다.
제3b도에서, 포토 마스크(24)를 통하여 포토레지스트 층(23)에 광선이 조사되어, 포토레지스트 층(3)은 부분적으로 용해되게된다.
이는 불투명 마스크 패턴(24a)이 포토레지스트 층(23)상에 전달됨을 의미한다.
포토레지스트 층(23)을 현상한 후에 건조시킨다. 다음에, 제3c도와 같이 포토레지스트 층(23)으로부터 포토레지스트 마스크(23a)가 형성된다. 주 패턴 이미지(24c)에 의하여 포토레지스트 마스크(23a)가 형성되고 포토레지스트 층(23)에 형성된 슬릿(23b)에 의하여 반도체 기판(22)이 노출되며, 슬릿(23b)의 패턴은 주 패턴 이미지(24c)와 유사하다. 반면에, 더미 패턴 이미지(24b)는 리세스(23c)를 형성하며, 포토레지스트는 리세스(23c)하부의 반도체 기판을 여전히 덮고 있다. 이는 패턴 이미지(24d)를 통하여 불충분한 광조사가 행해졌기에, 포토레지스트 층(23)의 표면부만이 용해가능하게 되었기 때문이다.
다음에, 포토레지스트 마스크(3a)는 100℃ 의 오븐 또는 핫 플레이트내에서 현상후 베이킹 처리되며, 현상후 베이킹 처리에 의하여 포토레지스트 마스크(23a)와 반도체 기판(22)간의 밀착성이 강해진다.
포토레지스트는 현상후 베이킹동안에 수축되며, 포토레지스트 마스크(23a)의 표면을 따라서 장력이 발생한다. 리세스(23c)는 장력을 흡수하며 리세스(23c)의 개구부 단부는 제3d도와 같이 된다. 위의 장력은 가장 오른쪽 슬릿(23b)의 일부분을 형성하는 면과 반도체 기판(22)과 밀착된 저면에는 작용되지 않는다. 결과적으로, 포토레지스트 패턴을 결정하는 포토레지스트 마스크(23a)는 변형되지 않으며, 반도체 기판(22)과 강한 밀착력을 유지한다.
반도체 기판(22)은 습식 에칭 시스템내에 놓여지며, 제3e도에 도시된 것처럼, 에칭액은 노출된 반도체 기판을 등방 에칭한다. 결과적으로, 반도체 기판(22)의 표면에 홈(21)이 형성된다. 후술한 바와같이, 포토레지스트 마스크(23a)와 반도체 기판(22)간의 밀착력은 습식 에칭에 견딜만큼 충분히 강하며, 포토레지스트 마스크(23a)의 하부로 에칭이 행해지지 않는다.
반도체 기판(22)으로부터 포토레지스트 마스크(23a)가 제거되며, 홈(21)은 주 패턴 이미지(24c)와 비례한다.
제1실시예에서, 주 패턴 이미지는 복수개의 슬릿으로 이루어지며, 더미 패턴 이미지는 주 패턴 이미지에 인접한 슬릿에 의하여 형성된다. 그러나, 주 패턴 이미지는 사각형의 개구 영역(25a)으로 형성되며, 프레임형 개구 영역(25b)은 더미 패턴 이미지를 형성한다(제5도). 프레임형 개구 영역(25b)은 반도체 기판상에서 5 ㎛ 의 소정 간격만큼 사각형의 개구 영역(25a)으로부터 떨어져있다. 프레임형 개구영역(25b)의 폭은 더미 패턴 이미지(24d)의 슬릿폭과 동일하다.
설명된 바와같이, 리세스(23c)는 현상후 베이킹 처리시의 수축으로 인한 장력을 흡수하며, 포토레지스트 마스크(23a)와 반도체 기판(22)간의 강한 밀착력은 반도체 기판(22)의 과다한 에칭을 방지한다.
제6a도 내지 제6f도는 본 발명에 의한 또다른 제조 방법의 순서를 도시하며, 반도체 기판(32)에 도전성 기둥 패턴(31)을 형성하는데 사용된다.
본 제조 방법을 실시하기 위하여, 처음에 반도체 기판(32)을 준비하고, 반도체 기판(32)의 표면상에는 스퍼터링 장치에 의하여 1000Å 두께의 백금층(33)이 중착된다. 다음에, 포지티브 포토레지스트 용액을 백금층(33)의 표면에 떨어뜨린 후에 백금층(33)표면 전체에 대하여 흩뜨린다. 반도체 표면에 퍼진 포지티브 포토레지스트는 노관전베이킹 처리되고, 반도체 기판(32)의 표면은 제6a도에 도시된 것처럼 2.5㎛ 두께의 포지티브 포토레지스트 층(34)으로 도포된다.
얼라이너(무도시)내의 반도체 기판(32)이 설치되며, 얼라이너내의 광 경로를 따라서 포토 마스크(24)가 이동된다. 포토 마스크(24)는 제1실시예와 관련지어 기술되었으며, 각각의 층과 이미지는 제3b도에 도시된 층과 이미지에 대응하는 동일 번호로 표시하였다.
제6b도에서, 포토 마스크(24)를 통하여 포토레지스트 층(34)에 광선이 조사되어, 포토레지스트 층(34)은 부분적으로 용해되게된다.
이는 불투명 마스크 패턴(24a)이 포토레지스트 층(34)상에 전달됨을 의미한다.
포토레지스트 층(34)을 현상한후에 건조시킨다. 제6c도와 같이 포토레지스트 층(34)으로부터 포토레지스트 마스크(34a)가 형성된다. 주 패턴 이미지(24c)에 의하여 포토레지스트 마스크(34a)가 형성되고 포토레지스트 층에 형성된 슬릿(34b)에 의하여 백금층(33)이 노출되며, 슬릿(34b)의 패턴은 주 패턴 이미지(24c)와 유사하다.
반면에, 더미 패턴 이미지(24b)는 리세스(34c)를 형성하며, 포토레지스트는 리세스(34c)하부의 백금층(33)을 여전히 덮고 있다. 이는 패턴 이미지(24d)를 통하여 불충분한 광조사가 행해졌기에, 포토레지스트 층(34)의 표면부만이 용해가능하게 되었기 때문이다.
다음에, 포토레지스트 마스크(34a)는 100℃ 의 오븐 또는 핫 플레이트내에서 현상후 베이킹 처리되며, 현상후 베이킹 처리에 의하여 포토레지스트 마스크(34a)와 백금층(33)간의 밀착성이 강해진다.
포토레지스트는 현상후 베이킹동안에 수축되며, 포토레지스트 마스크(34a)의 표면을 따라서 장력이 발생한다. 리세스(34c)는 장력을 흡수하며 리세스(34c)의 개구부 단부는 제6d도와 같이된다. 위의 장력은 가장 오른쪽 슬릿(34b)의 일부분을 형성하는 면과 반도체 기판(32)과 밀착된 저면에는 작용되지 않는다. 결과적으로, 포토레지스트 패턴을 결정하는 포토레지스트 마스크(34a)는 변형되지 않으며, 반도체 기판(32)과 강한 밀착력을 유지한다.
포토레지스트 마스크(34a)를 사용하여, 노출된 백금층(33)의 표면은 전기 도금에 의하여 2 ㎛ 두께의 금이 형성되며, 제6e도에 도시된 것처럼, 노출된 백금층(33)의 표면에 금 기둥(35a, 36b, 35c)이 형성된다.
다음에, 포토레지스트 마스크(34a)가 제거되며, 백금층(33)과 금기둥(35a, 35b, 35c)은 이온 밀링 처리된다. 백금층(33)과 금 기둥(35a, 35b, 35c)은 부분적으로 제거되며, 백금 스트립(36a 내지 36c)상의 금 기둥(35a 내지 35c)은 전기적으로 상호 절연된다. 금 기둥(35a 내지 35c)과 백금 스트립(36a 내지 36c)은 전체적으로 도전성 기둥 패턴(31)을 구성하며, 제6f도에 도시된 것처럼, 백금 스트립(36a 내지 36c)사이의 반도체 기판(32)이 노출된다.
금 기둥(35a 내지 35c)의 폭은 주 패턴 이미지(24c)의 스트립 폭과 동일하며, 본 발명의 제조 방법은 회로 장치와 배선을 소형화하는데 이용가능하다.
제5도의 포토 마스크는 제2실시예에 이용가능하다.
지금까지 설명한 바와같이, 더미 패턴 이미지는 포토레지스트 마스크에 하나 이상의 리세스를 형성하며, 하나 이상의 리세스는 현상후 베이킹 처리시의 수축으로 인한 장력으로부터 포토레지스트 마스크를 보호한다. 이는 주 패턴 이미지가 포토레지스트 마스크를 통하여 베이스층에 정확히 전사되었기 때문이며, 과도한 에칭과 돌출부로부터 베이스층은 보호되게 된다.
본 발명의 소정 실시예를 설명하였지만, 당업자에게 있어서는 본 발명의 사상과 범위를 벗어남이 없이 다양한 변형이 가능할 것이다.
예를들면, 본 발명은 X 레이 리소그래피와 이온 빔 리소그래피와 같은 리소그래피 기술에도 적용가능하다.
또한, 패턴은 박막의 반도체 층, 절연층 또는 금속층에 전사될 수 있다.
상기 실시예에서, 포지티브 포토레지스트를 포토레지스트 마스크용으로 사용하였다. 그러나, 포토레지스트 마스크는 네거티브 광감층으로부터 형성될 수도 있다.

Claims (7)

  1. 레지스트 층(23; 34)을 준비하는 단계(a)와, 마스크 패턴(24a)을 상기 레지스트 층(23; 34)에 전사하는 단계(b)와, 상기 레지스트 층을 레지스트 마스크(23a; 34a)로 형성하기 위하여 상기 레지스트 층(23; 34)내의 상기 마스크 패턴(24a)을 현상하는 단계(c)와, 부착력을 증가시키기 위하여 상기 레지스트 마스크(23a; 34a)를 베이킹시키는 단계(d)와, 상기 레지스트 마스크(23a: 34a)를 사용하여 층(22: 31)을 형성하는 단계(e)로 이루어지는 층(22; 31)의 패턴 형성 방법에 있어서, 상기 마스크 패턴은 상기 층(22; 31)을 소정 형태로 형성하기 위한 주 패턴 이미지(24c; 25a)와 상기 레지스트 층(23; 34)내에 하나 이상의 리세스(23c; 34c)를 형성하기 위한 더미 패턴 이미지(24d; 25b)를 가지며, 상기 리세스(23c; 24c)는 상기 단계(c)에서 상기 레지스트 마스크(23a; 34a)내에 형성됨을 특징으로하는 패턴 형성 방법.
  2. 제1항에 있어서, 상기 단계(b)는, 상기 레지스트 층(23; 34)과 상기 마스크 패턴(24a)을 갖는 포토 마스크(24)를 중첩시키는 단계(b-1)와, 현상액내에서 상기 레지스트 층(23; 34)을 부분적으로 용해시키기 위하여 상기 포토 마스크(24)를 통하여 상기 레지스트 층(23; 34)에 광선을 조사하는 단계(b-1)를 더 구비하며, 상기 주 패턴 이미지(24c; 25a)를 통하여 조사된 상기 레지스트 층의 제1부분은 상기 레지스트의 두께만큼 용해되며, 상기 더미 패턴 이미지(24d; 25b)를 통하여 조사된 상기 레지스트 층(23; 34)의 제2부분은 상기 레지스트의 표면이 용해됨을 특징으로 하는 패턴 형성 방법.
  3. 제2항에 있어서, 상기 더미 패턴 이미지는 상기 레지스트 층(23; 34)상에 상기 광선을 불충분하게 전달시키는 개구부(24d; 25b)를 가짐을 특징으로 하는 패턴 형성 방법.
  4. 제3항에 있어서, 상기 개구부(24d; 25b)는 이미지를 전달 할 수 있는 해상 한계보다 더 좁은 것을 특징으로 하는 패턴 형성 방법.
  5. 제1항에 있어서, 상기 주 패턴 이미지(24c)는 소정 간격으로 평행하게 배열된 복수개의 제1슬릿을 가지며, 상기 더미 패턴 이미지(24d)는 상기 복수개의 제1슬릿 부근에 위치한 상기 복수개의 제1슬릿보다 더 좁은 제2슬릿을 가짐을 특징으로 하는 패턴 형성 방법.
  6. 제5항에 있어서, 인접한 두 개의 상기 복수개의 제1슬릿간의 간격은 복수개의 제1슬릿중의 하나와 상기 제2슬릿간의 간격과 동일함을 특징으로 하는 패턴 형성 방법.
  7. 제1항에 있어서, 상기 주 패턴 이미지는 사각형 개구부(25a)이며, 상기 더미 패턴 이미지는 상기 사각형 개구부의 외측에 형성된 프레임형의 개구부(25b)인 것을 특징으로 하는 패턴 형성 방법.
KR1019950056586A 1994-12-28 1995-12-26 더미 패턴이 형성된 포토레지스트 마스크를 사용한 패턴 형성방법 KR0158779B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-327512 1994-12-28
JP32751294A JP2701765B2 (ja) 1994-12-28 1994-12-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR0158779B1 true KR0158779B1 (ko) 1998-12-15

Family

ID=18199956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950056586A KR0158779B1 (ko) 1994-12-28 1995-12-26 더미 패턴이 형성된 포토레지스트 마스크를 사용한 패턴 형성방법

Country Status (5)

Country Link
US (1) US5763143A (ko)
JP (1) JP2701765B2 (ko)
KR (1) KR0158779B1 (ko)
CN (1) CN1106029C (ko)
TW (1) TW322589B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2822969B2 (ja) * 1996-01-29 1998-11-11 日本電気株式会社 集積回路マスクパターンの検証方法
US5998071A (en) * 1998-03-26 1999-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method to monitor lens heating effects
JP2000156377A (ja) * 1998-11-19 2000-06-06 Murata Mfg Co Ltd レジストパターン及びその形成方法並びに配線パターンの形成方法
DE19915245A1 (de) * 1999-04-03 2000-10-05 Philips Corp Intellectual Pty Verfahren zur Herstellung von elektronischen Bauelementen mit Streifenleitungen
JP3380960B2 (ja) 2000-01-14 2003-02-24 日本電気株式会社 レジストパターンの形成方法
KR100399060B1 (ko) * 2001-06-30 2003-09-26 주식회사 하이닉스반도체 반도체 제조용 레지스트 패턴 형성방법
KR20040007117A (ko) * 2002-07-16 2004-01-24 주식회사 하이닉스반도체 반도체 소자의 콘택홀 패턴 형성 방법
JP2004111527A (ja) * 2002-09-17 2004-04-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法／マスクパターンの生成方法
JP2007027406A (ja) * 2005-07-15 2007-02-01 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP5018044B2 (ja) * 2006-11-28 2012-09-05 パナソニック株式会社 半導体装置製造基材
JP4899829B2 (ja) * 2006-11-30 2012-03-21 パナソニック株式会社 半導体装置製造基材
US8361371B2 (en) * 2008-02-08 2013-01-29 Molecular Imprints, Inc. Extrusion reduction in imprint lithography
KR100959457B1 (ko) * 2008-05-27 2010-05-25 주식회사 동부하이텍 반도체 소자용 마스크 패턴 및 금속배선 형성 방법
US8836064B2 (en) * 2012-03-20 2014-09-16 Intersil Americas LLC Enhanced lift-off techniques for use with dielectric optical coatings and light sensors produced therefrom
US9612526B2 (en) * 2014-08-28 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask and method for fabricating integrated circuit
CN105573045B (zh) * 2014-10-17 2020-03-06 中芯国际集成电路制造(上海)有限公司 光掩膜、半导体器件的制作方法及半导体器件
SG10201408775SA (en) 2014-12-29 2016-07-28 Globalfoundries Sg Pte Ltd Etch bias control

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS631192A (ja) * 1986-06-19 1988-01-06 Matsushita Electric Ind Co Ltd 立体映像信号記録再生装置
US5032890A (en) * 1988-01-30 1991-07-16 Kabushiki Kaisha Toshiba Semiconductor integrated circuit with dummy patterns
JPH0389530A (ja) * 1989-08-31 1991-04-15 Nec Kansai Ltd 半導体集積回路装置の製造方法
JP2865727B2 (ja) * 1989-09-01 1999-03-08 株式会社日立製作所 レジストパターンの形成方法
JPH05109600A (ja) * 1991-10-18 1993-04-30 Fujitsu Ltd 半導体装置の製造方法
US5354632A (en) * 1992-04-15 1994-10-11 Intel Corporation Lithography using a phase-shifting reticle with reduced transmittance
JP3303077B2 (ja) * 1993-03-01 2002-07-15 日本電信電話株式会社 マスクおよびパタン形成方法
JPH06326106A (ja) * 1993-03-18 1994-11-25 Sony Corp ダミーパターンの形成方法
JP3283624B2 (ja) * 1993-04-12 2002-05-20 株式会社日立製作所 ホトマスク

Also Published As

Publication number Publication date
TW322589B (ko) 1997-12-11
JPH08186068A (ja) 1996-07-16
CN1183579A (zh) 1998-06-03
CN1106029C (zh) 2003-04-16
US5763143A (en) 1998-06-09
JP2701765B2 (ja) 1998-01-21

Similar Documents

Publication Publication Date Title
KR0158779B1 (ko) 더미 패턴이 형성된 포토레지스트 마스크를 사용한 패턴 형성방법
KR100206597B1 (ko) 반도체 장치의 미세패턴 제조방법
KR100223325B1 (ko) 반도체 장치의 미세패턴 제조방법
JP4613364B2 (ja) レジストパタン形成方法
JPS6347257B2 (ko)
JP2723476B2 (ja) 位相反転マスクの製造方法
US7432043B2 (en) Photo mask and method of manufacturing the same, and method of forming photosensitive film pattern of using the photo mask
JPH1145852A (ja) 半導体基板のアライメントマーク及びその製造方法
KR100855851B1 (ko) 반도체 소자 및 그 제조 방법
JP2000056469A (ja) レジストパターンの形成方法
KR100801738B1 (ko) 포토마스크 및 그 형성방법
JPH09293764A (ja) 半導体素子の工程欠陥検査方法
JPS62245251A (ja) レジストパタ−ン形成方法
KR101004513B1 (ko) 반도체소자의 콘택홀 형성방법
KR100516747B1 (ko) 반도체소자의 미세패턴 형성방법
KR100854859B1 (ko) 반도체 소자의 노광 마스크 및 이를 이용한 감광막 패턴형성 방법
KR100652388B1 (ko) 다-위상 위상 변조부를 구비하는 포커스 모니터링 마스크및 그 제조 방법
JPH0298147A (ja) 半導体装置の製造方法
JP2626234B2 (ja) 半導体装置の製造方法
KR100326430B1 (ko) 감광막패턴형성방법
JPS627538B2 (ko)
KR0152925B1 (ko) 부분 투과성을 갖는 하프톤 위상반전마스크 제조방법
KR0138066B1 (ko) 위상반전마스크 제작 방법
KR0130168B1 (ko) 미세 패턴 형성방법
KR0137610B1 (ko) 마스크 정렬 오차 측정을 위한 감광막 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050722

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee