KR0165399B1 - 미세패턴 형성방법 - Google Patents

미세패턴 형성방법 Download PDF

Info

Publication number
KR0165399B1
KR0165399B1 KR1019950013692A KR19950013692A KR0165399B1 KR 0165399 B1 KR0165399 B1 KR 0165399B1 KR 1019950013692 A KR1019950013692 A KR 1019950013692A KR 19950013692 A KR19950013692 A KR 19950013692A KR 0165399 B1 KR0165399 B1 KR 0165399B1
Authority
KR
South Korea
Prior art keywords
insulating layer
conductive layer
pattern
forming
layer pattern
Prior art date
Application number
KR1019950013692A
Other languages
English (en)
Other versions
KR960042979A (ko
Inventor
박규찬
김일권
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950013692A priority Critical patent/KR0165399B1/ko
Publication of KR960042979A publication Critical patent/KR960042979A/ko
Application granted granted Critical
Publication of KR0165399B1 publication Critical patent/KR0165399B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

미세패턴의 형성방법에 관하여 개시한다. 본 발명은 반도체 기판상에 패턴 형성을 위한 제1 도전층을 형성하는 단계와, 상기 제1 도전층상에 제1 절연층 패턴을 형성하는 단계와) 상기 제1 절연층 패턴이 형성된 기판의 전면에 상기 제1 도전층과 동일한 식각특성을 갖는 제2 도전층을 형성하는 단계와, 상기 제2 도전층 상에 제2절연층을 형성하여 상기 제1 절연층 패턴 사이를 매립하는 단계와, 상기 제2 절연층을 전면식각하여 상기 제1 절연층 패턴 상에 형성된 제2 도전층을 노출시키는 제2 절연층 패턴을 형성하는 단계와 상기 제2 절연층 패턴과 제1 절연층 패턴을 마스크로 상기 제2 도전층과 제1 도전층을 연속적으로 식각하는 단계를 구비한다. 본 발명에 의하면 해상도 이하의 미세패턴형성이 가능한 효과가 있다.

Description

미세패턴 형성방법
제1a도 내지 제 1f도는 본 발명에 의한 미세패턴 형성방법의 일예를 나타낸 단면도들이다.
제2a도 내지 제2f도는 본 발명에 의한 미세패턴 형성방법의 다른 예를 나타낸 단면도들이다.
본 발명은 초고집적 반도체 장치의 제조방법에 관한 것으로, 특히 초고집적 반도체 장치에서 미세패턴의 형성방법에 관한 것이다.
일반적으로 반도체 장치의 제조에 있어서 좁은 면적에 많은 소자를 집적시키기 위해서 많은 노력이 수행되고 있다. 좁은 면적에 많은 소자를 집적시키기 위해서는 개별 소자의 크기를 작게 만들어야 하며, 소자의 크기를 작게 하기 위해서는 패턴의 폭과 간격의 합인 피치(PITCH)를 작게 하여야 한다. 그런데, 피치를 줄이는 것은 사진공정에서 사용되는 빛의 파장의 함수로서 정해지는 해상도에 제약받게 되며 더 작은 패턴을 형성하기 위해서는 더 작은 파장을 갖는 빛을 사용하여야 한다. 즉 파장이 438nm인 G-라인의 광원을 사용할 경우 광학 기기에 따라 해상도의 차이는 있으나 약1.2㎛ 내지 1.4㎛ 피치를 갖는 패턴이 한계이며, 더 작은 패터이 필요할 경우 파장이 365nm인 1-라인의 광원을 사용하여야 하며 이대는 1.9㎛ 내지 0.8㎛ 피치를 갖는 패턴이 한계이다. 더욱더 작은 패터을 얻기 위해서는 X-ray, 레이져 등을 사용하여야 한다. 하지만 광원의 변경은 광학기기, 감광제와 현상제등 일체의 사진공정의 변경을 필요로 하며 이것은 많은 경비와 시간이 소요된다. 따라서 상기와 같은 고가의 장비의 사용없이 작은 피치를 갖는 패턴을 형성하는 방법이 요망되고 있다.
따라서 본 발명의 목적은 고가의 장비의 사용없이 미세한 피치를 갖는 패턴혀성 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 기판 사에 패턴 형성을 위한 제1 도전층을 형성하는 단계와, 상기 제1 도전층 상에 제1 절연층 패턴을 형성하는 단계와, 상기 제1 절연층 패턴이 형성된 기판의 전면에 상기 제1 도전층과 동일한 식각특성을 갖는 제2 도전층을 형성하는 단계와, 상기 제2 도전층 상에 제2 절연층을 형성하여 상기 제1 절연층 패턴 사이를 매립하는 단계와, 상기 제2 절연층을 전면식각하여 상기 제1절연층 패턴 상에 형성된 제2도전층을 노출시키는 제2 절연층 패턴을 형성하는 단계와 상기 제2 절연층 패턴과 제1 절연층 패턴을 마스크로 상기 제2 도전층과 제1 도전층을 연속적으로 식각하는 단계를 구비한다.
상기 제1 도전층은 단결정 실리콘막, 다결정실리콘칵 및 고융점 금속의 실리사이드막으로 선택된 일군에서 선택된 어느 하나로 형성하며, 상기 제2 도전층은 다결정 실리콘막 또는 고융점 실리사이드막으로 형성한다.
상기 제1 절연층 패턴 및 제2 절연층은 동일한 식각 특성을 갖는 막으로 형성하며, 상기 제1 절연층 패턴 및 제2 절연층은 실리콘 질화막으로 형성한다.
또한, 본 발명의 다른 예에 의하면, 본 발명은 반도체 기판 상에 패턴 형성을 위한 제1 도전층을 형성하는 단계와, 상기 제1 도전층 상에 제1 절연층을 형성하는 단계와, 상기 제1 절연층 상에 제2 절연층 패턴을 형성하는 단계와, 상기 제2 절연층 패턴이 형성된 기판의 전면에 상기 제1 도전층과 동일한 식각특성을 갖는 제2 도전층을 형성하는 단계와, 상기 제2 도전층 상에 제3 절연층을 형성하여 상기 제2 절연층 패턴 사이를 매립하는 단계와, 상게 제3 절연층을 전면식각하여 상기 제2절연층 패턴상에 형성된 제2 도전층을 노출시키는 제3 절연층 패턴을 형성하는 단계와, 상기 제2 절연층 패턴과 제3 절연층 패턴을 마스크로 상기 제2 도전층, 제1 절연층 및 제1 도전층을 연속적으로 식각하는 단계를 구비한다.
상기 제1 도전층은 단결정 실리콘, 다결정 실리콘 및 고융점 금속의 실리사이드막으로 선택된 일군에서 선택된 어느하나로 형성하며, 상기 제2 도전층은 다결정실리콘막 또는 고융점 실리사이드막으로 형성한다.
상기 제2 절연층 패턴 및 제3 절연층 패턴은 동일한 식각 특성을 갖는 막으로 형성하며, 상기 제2 절연층 패턴 및 제3 절연층 패턴은 실리콘 질화막으로 형성하며, 상기 제1 절연층은 실리콘 산화막으로 형성한다.
본 발명에 의하며, 사진 공정의 변경없이 단순한 공정으로 해상도 보다 작은 패턴의 형성이 가능하다.
이하 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제1a도 내지 제1f도는 본 발명에 의한 미세패턴 형성방법의 제1 실시예를 나타낸 단면도들이다.
제 1a도는 제1 도전층(6), 제1 절연층 패턴(8)을 형성하는 단계를 나타낸다.
구체적으로 절연층(2)이 형성된 실리콘 기판(4)위에 패턴 형성을 목적으로 하는 제1 도전층(6)을 형성하고, 상기 제1 도전층(6) 상에 절연물질을 형성한후 사진 식각공정으로 패터닝하여 원하는 형태로 제1 절연층 패턴(8)을 형성한다. 여기서 패턴형성을 목적으로 하는 제1 도전층(6)은 배선재료로 쓰이는 폴리실리콘막, 금속 실리사이드막 또는 상부실리콘층-절연층-실리콘기판(SOI:Silicon On Insulator, 이하 SOI라 칭함)형태의 상부 실리콘층이 될수 있다. 상기 제1 절연층 패턴(8)은 실리콘 산화막 또느 실리콘 질화막을 사용할 수 있으며, 제1 절연층 패턴(8)의 두께는 피치와 제1 도전층(6)의 두께에 따라서 다르게 할수 있다. 여기서 제1 절연층 패턴(8)의 피치 A-A'을 해상도의 한계라고 불 수 있다.
제1b도는 제1 절연층 패턴(8)이 형성된 기판(4)의 전면에 제2 도전층(10)과 제2 절연층(12)을 형성하는 단계를 나타낸다.
구체적으로, 제1 절연층 패턴(8)이 형성된 기판(4)의 전면에 제1 도전층(6)과 같은 식각특성을 갖는 제2 도전층(10)을 형성한 후, 상기 제2 도전층(10) 상에 제1 절연층 패턴(8)과 같은 식각 특성을 갖는 제2 절연층(12)을 형성한다. 여기서 제2 도전층(10)은 제1 도전층(6)과 같은 시각 특석을 갖는 막이어야 한다. 즉 제1 도전층(6)이 실리콘층일 경우 제2 도전층(10)은 폴리 실리콘층등을 사용 할 수 있으며, 제1 도전층(6)이 금속 실리사이드막일 경우 제2 도전층(10)도 같은 금속 실리사이드막으로 하여야 한다. 왜냐하면, 후속공정에서 제1 도전층(6)과 제2 도전층(10)을 연속적으로 식각하여야 하기 때문이다. 상기 제2도전층(10)의 두께는 후소공정에서 상기 제1 도전층(6)을 패터닝할때 그 간격을 결정한다. 왜냐하면, 후 공정에서 제1 도전층(6)을 식각할때 제1 절연층(8)의 측벽에 형성된 제1 도전층(6)의 두께만큼 식각되기 때문이다. 상기 제2 절연층(12)은 제1 절연층 패턴(8)과 제2 도전층(10)에 의하여 형성된 패턴 사이의 골을 완전히 채울수 있을 정도의 두께로 형성하여야 한다.
제1c도는 제2 절연층 패턴(12)을 패터닝하는 단계를 나타낸다.
구체적으로, 상기 제2 절연층(12)를 식각하여 상기 제1 절연층(8)과 제2 도전층(10)에 의해 형성된 패턴사이의 골에 제2 절연층 패턴(12a)을 형성한다. 즉, 제2 절연층(12)의 식각은 제1 절연층 패턴(8) 상의 제2 도전층(10)이 노출되고, 상기 골 사이에는 제2 절연층(12)이 남도록 식각한다. 상기 제2 절연층(12)의 식각은 에치백 방법에 의하여 용이하게 실시할 수 있다.
제1d도는 제2 도전층 패턴(10a)과 제1 도전층 패턴(6a)을 형성하는 단계를 나타낸다.
구체적으로, 제1 절연층 패턴(8)과 제2 절연층 패턴(12a)을 마스크로 하여 제2 도전층(10)과 제1 도전층(6)을 연속적으로 식각하여 제2 도전층 패턴(10a)과 제1 도전층 패턴(6a)을 형성한다. 여기서, 제2 도전층(10)은 제1 도전층(6)과 같은 식각 특성을 갖는 막을 형성하였으므로 연속적으로 식각 할 수 있다. 식각후 제1 도전층 패턴(6a)의 간격은 제1 절연층 패턴(8)의 측벽에 형성된 제2 도전층(10)의 두께가 되며 제1 도전층 패턴(6a)의 폭은 제1 절연층 패턴(8)의 폭과 제2 절연층 패턴(12a)의 폭과 동일하게 된다. 상기 제1 도전층 패턴(6a)의 폭을 일정하게 하기 위해서는 제1 절연층 패턴(8)의 간격을 제1 절연층 패턴(8a)의 폭에 2배의 제2 도전층(10) 두께를 더한 값이 같도록 하면 된다. 예를 들면, 제1 도전층 패턴(6a)의 폭을 0.3㎛, 간격을 0.1㎛, 피치를 0.4㎛로 패터닝을 원할 경우 제1 절연층 패턴(8)의 폭은 0.3㎛, 간격은 0.5㎛, 제2 도전층(10)의 두께를 0.1㎛로 하면 원하는 패턴을 얻을 수 있다. 이대 제2 절연층(12)의 두께는 제2 도전층 패턴(10a)의 골의 폭인 0.3㎛를 완전히 채울 수 있는 두께 0.15㎛ 이상이면 된다. 이렇게 되면, 식각후 제1 도전층 패턴(6a)의 피치인 B-B'은 제1a도의 제1 절연층 패턴(8)의 피치 A-A'에 비하여 1/2이 됨을 알 수 있다.
제1e도는 제3 절연층(14)을 형성하는 단계를 나타낸다.
구체적으로, 제1d도의 공정에 의하여 분리된 제1 도전층 패턴(6a)의 사이를 실리콘 산화막 또는 SOG(spin on glass)로 채우로록 제3 절연층(14)을 형성한다.
제1f도는 제2 절연층(12a)과 제1 절연층 패턴(8a)을 제거하는 단계를 나타낸다.
구체적으로, 제2 절연층(12a)과 제1 절연층 패턴(8a)을 제거한다. 상기 제2 절연층(12)과 제1 절연층 패턴(8a)을 제거하는 방법은 제1 도전층 패턴(6a)은 식각 되지 않고 제2 절연층(12)과 제1 절연층 패턴(8a)은 식각 되는 습식식각 방법 또는 CMP(Chemlacl Mechanlcal Poilshing;화학 기계 연마)방법으로 제거한다. 상기 습식식각방법은 제1 도전층 패턴(6a)이 실리콘층이고 제2 절연층(12)과 제1 절연층 패턴(8a)이 실리콘질화막일 경우 인산(H3PO4)이 포함된 용액으로 쉽게 식각 가능하다.
상기 제1a도 내지 제1f도에 도시한 제1 실시예에 의한 제1 도전층 패턴(6a)은 제2 도전층 패턴(10a)과 맞닿은 부분이 발생하여 두께가 제1f도에서 보듯이 일정하지 않다. 이와 같은 문제는 제1 실시예를 반도체 제조공정의 배선형성에 이용할 경우 문제되지 않으나, SOI웨이퍼의 상부 실리콘층을 패터닝 할 경우에는 부적합하여, 균일한 두께를 갖는 도전층 패턴의 형성방법을 제2 실시예를 이용하여 설명한다.
제2a도 내지 제2f도는 본 발명에 의한 미세패턴 형성방법의 다른 예를 나타낸 단면들이다.
상기 제1 실시예와 제2 실시예의 차이점은 패턴형성을 목적으로 형성한 제1 도전층의 상부에 얇은 절연층을 더 형성하여 제1 도전층과 제2 도전층이 접촉하는 부분이 없도록 한 것이다.
제2a도는 제1 도전층(6), 제1 절연층(20), 제2 절연츠 패턴(22)을 형성하는 단계를 나타낸다.
구체적으로, 절연층(2)이 형성된 실리콘 기판(4)위에 패턴 형성을 목적으로 하는 제1 도전층(6)을 형성한 후, 상기 제1 도전층(6) 상에 제1 절연층(20)을 형성한다. 다음에, 상기 제1 절연층 상에 절연물질을 형성한후 패터닝하여 제2 절연층(22)을 형성한다. 여기서 패턴형성을 목적으로 하는 제1 도전층(6)은 배선재료로 쓰이는 폴리실리콘층, 금속실리사이드막 또는 SOI 웨이퍼의 상부 실리콩층이 될 수 있다. 상기 제1 절연층(20)은 실리콘 산화막 또는 실리콘 질화막을 사용할 수 있으며, 상기 제1 절연층(20)은 제2 절연층 패턴(22)을 형성할 때 제1 도전층(6)이 노출되지 않도록 하는 보호층이므로 최소한의 두께로 형성하는 것이 바람직하다. 또한, 제2 절연층 패턴(22)의 두께는 패턴의 피치와 제1 도전층(6)의 두께에 따라서 다르게 할 수 있다. 여기서 제2 절연층(22) 패턴의 피치 A-A'을 해상도의 한계라고 볼 수 있다.
제2b도는 제2 절연층 패턴(22)이 형성된 기판의 전면에 제2 도전층(24)과 제3 절연층(26)을 형성하는 단계를 나타낸다.
구체적으로, 제2 절연층 패턴(22)이 형성된 기판의 전면에 제2 도전층(24)과 제3 절연층(26)을 형성한다. 상기 제2 도전층(24)은 제1 도전층(6)과 같은 식각 특성을 같는 막을 갖는 막이어야 한다. 즉 제1 도전층(6)이 실리콘층일 경우 제2 도전층(24)은 폴리 실리콘층 등을 사용 할 수 있으며, 제1 도전층(6)이 금속실리사이드막일 경우 제2 도전층(24)도 같은 금속실리사이드막으로 하여야 한다. 왜냐하면, 후속공정에서 제1 도전층(6)이 식각시 제2 절연층 패턴(22)의 측벽에 형성된 두께 만큼 제1 도전층(6)이 식각 되기 때문이다. 상기 제3 절연층(26)은 제2 절연층 패턴(22)과 제2 도전층(24)에 의하여 형성된 패턴 사이의 골을 완전히 채울수 있을 정도의 두게로 형성하여야 한다.
제2c도는 제3 절연층 패턴(26a)를 형성하는 단계를 나타낸다.
구체적으로, 상기 제3 절연층(26)을 식각하여 제3 절연층 패턴(26a)을 형성한다. 상기 제3 절연층(26)의 식각은 제2 절연층 패턴(22) 상의 제2 도전층(24)이 노출되고 제2 절연층 패턴(22)과 제2 도전층(24)에 의하여 형성된 패턴 사이의 골 사이에는 제3 절연층(26)이 남도록 식각한다. 상기 제3 절연층(26)의 식각은 에치백 방법에 의하여 용이하게 실시할 수 있다.
제2d도는 제2 도전층 패턴(24a)과 제1 절연층 패턴(20a)과 제1 도전층 패턴(6a)을 형성하는 단계를 나타낸다.
구체적으로, 제2 절연층 패턴(22)과 제3 절연층 패턴(26a)을 마스크로 하여 제2 도전층(24), 제1 절연층(20) 및 제1 도전층(6)을 연속적으로 식각하여 제2 도전층패턴(24a), 제1 절연층 패턴(20a) 및 제1 도전층 패턴(6a)를 형성한다. 이때 상기 제2 도전층(24)은 제1 도전층(6)과 같은 식각 특성을 갖는 막이므로 연속적으로 식각 할 수 있다. 또한, 제1 절연층(20)은 제2 절연층 패턴(22)와 제3 절연층(26a)에 비하여 두께가 얇으므로 식각공정의 변경없이 연속적인 식각이 가능한데, 이것은 건식 식각의 특석의 하나인 식각 선택비 (동일 식각조건에서 서로 다른 막질의 식각비율을 나타냄)가 일정 상수를 가짐으로서 식각 시간을 연장하면 두께가 얇은 막은 식각되기 때문이다. 식각후 제1 도전층 패턴(6a)의 간격은 제2 절연층 패턴(22)의 측벽에 형성된 제2 도전층(24)의 두께가 되며, 제1 도전층 패턴(6a)의 간격은 제2 절연층 패턴(22)의 폭과 제3 절연층 패턴(26a)의 폭이 된다. 제1 도전층 패턴(6a)의 폭을 일정하게 하기 위해서는 제2 절연층 패턴(22)의 간격을 제2 절연층 패턴(22)의 폭에 2배의 제2 도전층(24)의 두께를 더한 값이 같도록 하면 된다. 예를 들면, 제1 도전층 패턴(6a)의 폭을 0.3㎛, 간격을 0.1㎛, 피치를 0.4㎛로 패터닝을 원할 경우 제2 절연층 패턴(22)의 폭은 0.3㎛, 간격은 0.5㎛, 제2 도전층(24)의 두께를 0.1㎛로 하면 원하는 패턴을 얻을수 있다. 이때 제2 절연층(22)의 두께는 제2 도전층 패턴(24a)의 골의 폭인 0.3㎛를 완전히 채울수 있는 두께 0.15㎛ 이상이면 된다. 이렇게 되면, 식각후 제1 도전층 패턴(6a)의 피치인 B-B'은 제2a도의 제2 절연층(22)의 피치 A-A'에 비하여 1/2이 됨을 알 수 있다.
제2e도는 제4 절연층(28)을 형성하는 단계를 나타낸다.
구체적으로 ,상기 제2d도의 공정에 의하여 분리된 제1 도전층 패턴(6a)의 사이를 실리콘 산화막 또는 SOG(spin on glass)로 채우도록 제4 절연층(28)을 형성한다.
제2f도는 제3 절연층(26a), 제2 절연층 패턴(22) 및 제2 도전층 패턴(24a)을 식각하는 단계를 나타낸다.
구체적으로, 제1 절연층(20)은 식각 되지않고 제3 절연층(26a), 제2절연층 패턴(22)은 식각되는 습식식각방법 또는 CMP(Chemlcal Mechanlca Polishing:화학기계연막)방법으로 제거한다. 상기 습식식각방법은 제1 절연층(20)이 실리콘 산화막이고 제3 절연층(26a), 제2 절연층 패턴(22)이 실리콘 질화막일 경우 인산(H3PO4)용액으로 쉽게 식각 할 수 있으며, 제2 도전층 패턴(24a)도 제1 도전층 패턴(6a)과는 제1 절연층(20)에 의하여 분리되어 있으므로 쉽게 식각 할수 있다. 이렇게 되면, 두께가 균일한 도전층 패턴을 얻을 수 있다.
이상의 제1 실시예 및 제2 실시예에 의하여 형성된 패턴의 피치는 제1d도 및 제2d도의 B-B'의 간격이며 이것은 사진 식각 공정에 의하여 형성된 패턴 즉 해상도의 한계패턴 제1a도 및 제2a도의 A-A' 간격에 비하여 1/2의 크기임을 암 수 있다.
본 발명에 의하면, 사진 공정의 변경없이 단순한 공정으로 해상도 보다 작은 패턴의 형성이 가능하며 좁은 영역에 좀더 많은 소자를 집적시키는 것이 가능하다.
본 발명이 상기 실시에에 한정되지 않으며, 많은 변형이 본 발멸의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (11)

  1. 반도체기판 상에 패턴 형성을 위한 제1 도전층을 형성하는 단계; 상기 제1 도전층 상에 제1 절연층 패턴을 형성하는 단계; 상기 제1 절연층 패턴이 형성된 기판의 전면에 상기 제1 도전층과 동일한 식각 특성을 갖는 제2 도전층을 형성하는 단계; 상기 제2 도전층 상에 제2 절연층을 형성하여 상기 제1 절연층 패턴 사이를 매립하는 단계; 상기 제2 절연층을 전면식각하여 상기 제1 절연층 패턴 상에 형성된 제2 도전층을 노출시키는 제2 절연층 패턴을 형성하는 단계; 및 상기 제2 절연층 패턴과 제1 절연층 패턴을 마스크로 상기 제2 도전층과 제1 도전층을 연속적으로 식각하는 단계를 구비하는 것을 특징으로 하는 미세패턴 형성방법.
  2. 제1항에 있어서, 상기 제1 도전층은 단결정 실리콘막, 다결정실리콘막 및 고융점 금속의 실리사이드막으로 선택된 일군에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  3. 제1항에 있어서, 상기 제2 도전층은 다결정 실리콘막 또는 고융점 실리사이드막으로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  4. 제1항에 있어서, 상기 제1 절연층 패턴 및 제2 절연층은 동일한 식각 특성을 갖는 막으로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  5. 제4항에 있어서, 상기 제1 절연층 패턴 및 제2 절연층은 실리콘 질화막으로 형성하는 것을 특징으로 하는 패턴 형성방법.
  6. 반도체 기판 상에 패턴 형성을 위한 제1 도전층을 형성하는 단계; 상기 제1 도전층 상에 제1 절연층을 형성하는 단계; 상기 제1 절연층 상에 제2 절연층 패턴을 형성하는 단계; 상기 제2 절연층 패턴이 형성된 형성된 기판이 전면에 상기 제1 도전층과 동일한 식각특성을 갖는 제2 도전층을 형성하는 단계; 상기 제2 도전층 상에 제3 절연층을 형성하여 상기 제2 절연층 패턴 사이를 매립하는 단계; 상기 제3 절연층을 전면식각하여 상기 제2 절연층 패턴 상에 형성된 제2 도전층을 노출시키는 제3 절연층 패턴을 형성하는 단계; 및 상기 제2 절연층 패턴과 제3 절연층 패턴을 마스크로 상기 제2 도전층, 제1 절연층 및 제1 도전층을 연속적으로 식각하는 단계를 구비하는 것을 특징으로 하는 미세패턴 형성방법.
  7. 제6항에 있어서, 상기 제1 도전층은 단결정 실리콘, 다결정 실리콘, 및 고융점 금속의 실리사이드막으로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  8. 제6항에 있어서, 상기 제2 도전층은 다결정실리콘막 또는 고융점 실리사이드막으로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  9. 제6항에 있어서, 상기 제2 절연층 패턴 및 제3 절연층 패턴은 동일한 식각 특성을 갖는 막으로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  10. 제9항에 있어서, 상기 제2 절연층 패턴 및 제3 절연층 패턴은 실리콘 질화막으로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  11. 제6항에 있어서, 상기 제1 절연층은 실리콘 산화막으로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
KR1019950013692A 1995-05-29 1995-05-29 미세패턴 형성방법 KR0165399B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950013692A KR0165399B1 (ko) 1995-05-29 1995-05-29 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950013692A KR0165399B1 (ko) 1995-05-29 1995-05-29 미세패턴 형성방법

Publications (2)

Publication Number Publication Date
KR960042979A KR960042979A (ko) 1996-12-21
KR0165399B1 true KR0165399B1 (ko) 1999-02-01

Family

ID=19415755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013692A KR0165399B1 (ko) 1995-05-29 1995-05-29 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR0165399B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7473647B2 (en) 2005-04-19 2009-01-06 Samsung Electronics Co., Ltd Method of forming pattern using fine pitch hard mask
US7531456B2 (en) 2005-12-26 2009-05-12 Samsung Electronics Co., Ltd. Method of forming self-aligned double pattern
US7601647B2 (en) 2007-02-06 2009-10-13 Samsung Electronics Co., Ltd. Method of forming fine patterns of semiconductor device using double patterning
US7615496B2 (en) 2006-10-02 2009-11-10 Samsung Electronics Co., Ltd. Method of forming pad patterns using self-align double patterning method, pad pattern layout formed using the same, and method of forming contact holes using self-align double patterning method
US7687369B2 (en) 2007-02-16 2010-03-30 Samsung Electronics Co., Ltd. Method of forming fine metal patterns for a semiconductor device using a damascene process
US7892982B2 (en) 2006-03-06 2011-02-22 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using a double patterning process
US7998874B2 (en) 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
US8361904B2 (en) 2005-04-19 2013-01-29 Samsung Electronics Co., Ltd. Semiconductor device having fine pattern wiring lines integrally formed with contact plug and method of manufacturing same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7473647B2 (en) 2005-04-19 2009-01-06 Samsung Electronics Co., Ltd Method of forming pattern using fine pitch hard mask
US7576010B2 (en) 2005-04-19 2009-08-18 Samsung Electronics Co., Ltd. Method of forming pattern using fine pitch hard mask
US8062981B2 (en) 2005-04-19 2011-11-22 Samsung Electronics Co., Ltd. Method of forming pattern using fine pitch hard mask
US8361904B2 (en) 2005-04-19 2013-01-29 Samsung Electronics Co., Ltd. Semiconductor device having fine pattern wiring lines integrally formed with contact plug and method of manufacturing same
US7531456B2 (en) 2005-12-26 2009-05-12 Samsung Electronics Co., Ltd. Method of forming self-aligned double pattern
US7892982B2 (en) 2006-03-06 2011-02-22 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using a double patterning process
US7998874B2 (en) 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
US7615496B2 (en) 2006-10-02 2009-11-10 Samsung Electronics Co., Ltd. Method of forming pad patterns using self-align double patterning method, pad pattern layout formed using the same, and method of forming contact holes using self-align double patterning method
US7601647B2 (en) 2007-02-06 2009-10-13 Samsung Electronics Co., Ltd. Method of forming fine patterns of semiconductor device using double patterning
US7687369B2 (en) 2007-02-16 2010-03-30 Samsung Electronics Co., Ltd. Method of forming fine metal patterns for a semiconductor device using a damascene process

Also Published As

Publication number Publication date
KR960042979A (ko) 1996-12-21

Similar Documents

Publication Publication Date Title
US11335563B2 (en) Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US5300379A (en) Method of fabrication of inverted phase-shifted reticle
US5563079A (en) Method of making a field effect transistor
KR0165399B1 (ko) 미세패턴 형성방법
KR100443064B1 (ko) 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법
KR20010004612A (ko) 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법
KR930001956B1 (ko) 미세패턴의 형성방법
KR100310257B1 (ko) 반도체소자의 미세 패턴의 제조방법
JP3002961B2 (ja) 位相反転マスク及びその製造方法
JP2723476B2 (ja) 位相反転マスクの製造方法
KR0172255B1 (ko) 반도체 소자의 금속 배선 형성방법
KR19980026623A (ko) 위상 쉬프트 마스크 및 그 제조방법
JPH052981B2 (ko)
KR20020046040A (ko) 반도체소자의 미세패턴 제조방법
JPH04291345A (ja) パターン形成方法
KR950013789B1 (ko) 반도체 소자의 미세 게이트 전극 형성 방법
JPH06224161A (ja) 半導体装置の製造方法
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
KR19990003538A (ko) 반도체 소자의 제조방법
KR0184954B1 (ko) 반도체 소자의 금속배선 제조방법
JPS63258020A (ja) 素子分離パタ−ンの形成方法
KR0172249B1 (ko) 반도체소자의 콘택홀 형성방법
KR0179561B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100237758B1 (ko) 반도체 소자의 금속라인 형성 방법
KR20020002573A (ko) 반도체소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee