KR101121354B1 - 반도체 프로세싱에서 웨이퍼 상에 형성된 구조의 임계 치수를 제어하는 방법 및 시스템 - Google Patents

반도체 프로세싱에서 웨이퍼 상에 형성된 구조의 임계 치수를 제어하는 방법 및 시스템 Download PDF

Info

Publication number
KR101121354B1
KR101121354B1 KR1020077004318A KR20077004318A KR101121354B1 KR 101121354 B1 KR101121354 B1 KR 101121354B1 KR 1020077004318 A KR1020077004318 A KR 1020077004318A KR 20077004318 A KR20077004318 A KR 20077004318A KR 101121354 B1 KR101121354 B1 KR 101121354B1
Authority
KR
South Korea
Prior art keywords
wafer
structural
critical dimension
developing
photoresist
Prior art date
Application number
KR1020077004318A
Other languages
English (en)
Other versions
KR20070048736A (ko
Inventor
웬지 양
앨런 노렛
Original Assignee
팀버 테크놀로지스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 팀버 테크놀로지스, 인코포레이티드 filed Critical 팀버 테크놀로지스, 인코포레이티드
Publication of KR20070048736A publication Critical patent/KR20070048736A/ko
Application granted granted Critical
Publication of KR101121354B1 publication Critical patent/KR101121354B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y35/00—Methods or apparatus for measurement or analysis of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

반도체 프로세싱에 있어서, 먼저 현상 수단을 사용하여 웨이퍼 상의 필름층 상부의 포토레지스트를 현상함으로써 웨이퍼 상에 형성된 구조의 임계 치수가 제어되며, 포토레지스트 현상은 현상 온도 및 시간을 포함한 현상 수단 공정 변수의 함수이다. 포토레지스트를 현상한 후, 에칭 수단을 사용하여 웨이퍼 상의 필름층에 대하여 하나 이상의 에칭 단계가 수행된다. 하나 이상의 에칭 단계가 수행된 후, 광학 계측 수단을 사용하여 웨이퍼의 복수 위치에서 구조 임계 치수가 측정된다. 임계 치수가 측정된 후, 웨이퍼의 복수 위치에서 측정된 구조 임계 치수에 기초하여 하나 이상의 현상 수단 공정 변수가 조정된다.

Description

반도체 프로세싱에서 웨이퍼 상에 형성된 구조의 임계 치수를 제어하는 방법 및 시스템{METHOD AND SYSTEM OF CONTROLLING CRITICAL DIMENSIONS OF STRUCTURES FORMED ON A WAFER IN SEMICONDUCTOR PROCESSING}
본 발명은 반도체 프로세싱에 관한 것으로, 보다 상세하게는 웨이퍼 상에 형성된 구조의 임계 치수(critical dimension)를 제어하는 방법에 관한 것이다.
반도체 프로세싱에 있어서, 반도체 디바이스/회로는 재료층을 증착 및 패터닝함으로써 웨이퍼 상에 형성된다. 일반적으로, 디바이스/회로의 피쳐(feature)는 패터닝 공정을 사용하여 증착된 재료층 위에 형성된다.
종래의 패터닝 공정에 있어서, 디바이스/회로의 피쳐가 형성될 필름층의 상부에 포토레지스트층이 증착된다. 디바이스/회로 피쳐의 레이아웃을 갖춘 포토마스크가 포토레지스트 위에 위치된 다음, 빛에 노광된다. 현상 용액을 사용하여 포토마스크를 통해 빛에 노광된 또는 노광되지 않은 포토레지스트의 영역을 용해시킨다. 그 다음, 에칭 시스템을 사용하여 포토레지스트에 의해 보호되지 않은 필름층 영역을 제거한다. 이러한 방식으로, 포토마스크 상의 피쳐가 필름층 상의 구조로서 형성된다.
그러나, 패터닝 공정과 관련한 불균일도(non-uniformity)는 패터닝 공정에 의해 형성된 구조의 임계 치수에 있어서 바람직하지 못한 편차를 생성할 수 있다. 예를 들어, 레지스트 현상과, 플라즈마 드라이 에쳐와 같이 패터닝 공정에 사용되는 종래의 에칭 수단은 통상적으로 웨이퍼의 중앙으로부터 가장자리까지의 구조 임계 치수에 있어서 불균일한 편차를 생성한다. 종래의 에칭 수단으로는 불균일한 편차에 대한 보정이 어려울 수 있다.
예시적인 실시예에서는, 먼저 현상 수단을 사용하여 웨이퍼 상의 필름층 상부의 포토레지스트를 현상함으로써 웨이퍼 상에 형성된 구조의 임계 치수가 제어되며, 포토레지스트 현상은 현상 온도 및 시간을 포함한 현상 수단 공정 변수의 함수이다. 포토레지스트를 현상한 후, 에칭 수단을 사용하여 웨이퍼 상의 필름층에 대하여 하나 이상의 에칭 단계가 수행된다. 하나 이상의 에칭 단계가 수행된 후, 광학 계측 수단을 사용하여 웨이퍼의 복수 위치에서 구조 임계 치수가 측정된다. 임계 치수가 측정된 후, 웨이퍼의 복수 위치에서 측정된 구조 임계 치수에 기초하여 하나 이상의 현상 수단 공정 변수가 조정된다.
첨부된 도면과 함께 다음의 상세한 설명을 참조하여 본 발명을 잘 이해할 수 있을 것이며, 유사한 부분은 유사한 부호에 의해 지시될 수 있다.
도 1은 예시적인 웨이퍼를 도시한다.
도 2a 내지 도 2f는 예시적인 증착 및 패터닝 공정을 도시한다.
도 3 및 도 4는 예시적인 증착 및 패터닝 공정에 사용되는 예시적인 수단을 도시한다.
도 5는 예시적인 현상 수단의 예시적인 핫 플레이트를 도시한다.
도 6은 임계 치수와 온도 간의 관계를 도시한 예시적인 그래프이다.
도 7은 웨이퍼 전역에 걸친 임계 치수의 예시적인 편차 프로파일을 도시한 예시적인 그래프이다.
다음의 상세한 설명은 다수의 특정 구성, 파라미터 등을 설명한다. 그러나, 이러한 설명은 본 발명의 범주를 한정하는 것이 아니라, 예시적인 실시예의 설명으로서 제공된 것임을 인지하여야 한다.
앞서 설명한 바와 같이, 도 1을 참조하면 웨이퍼(102) 상의 구조로서 반도체 디바이스/회로의 피쳐를 형성하는 공정은 웨이퍼(102) 상에 재료층의 증착 및 패터닝을 포함한다. 보다 구체적으로, 재료층을 증착한 다음, 증착된 재료층의 일부를 제거함으로써, 한번에 하나의 층 구조로서 반도체 디바이스/회로의 피쳐가 형성된다.
재료층을 증착하는 공정은 일반적으로 증착 공정(deposition process)으로 불려진다. 예시적인 증착 공정으로는 화학 기상 증착법(CVD; chemical vapor deposition), 산화법, 스핀 코팅법, 스퍼터링법 등을 포함한다. 예시적인 증착 재료로는 폴리(poly), 산화물, 금속 등을 포함한다.
증착된 재료층에 대해 피쳐를 형성하는 공정은 일반적으로 패터닝 공정으로 불려지며, 통상적으로 포토리소그래피(photolithography) 공정 및 에칭 공정을 포함한다. 보다 구체적으로, 통상적인 리소그래피 공정에서는 일련의 포토마스크 상에 한번에 하나의 층에 반도체 디바이스/회로의 피쳐가 레이 아웃된다. 단일 포토마스크는 통상적으로 웨이퍼(102)의 전반에 걸쳐 하나 이상의 칩의 하나의 층에 대한 레이아웃을 포함한다.
이제 도 2a 내지 도 2f를 참조하면, 예시적인 증착 및 패터닝 공정이 도시된다. 다음의 설명은 포괄적이라기보다 예시적인 것으로서 간주되어야 한다. 따라서, 증착 및 패터닝 공정은 더 적거나 많은 공정 단계를 포함할 수 있다.
도 2a를 참조하면, 웨이퍼(102) 상에 필름층(200)이 증착된다. 앞서 언급한 바와 같이, 필름층(200)은 폴리, 산화물, 금속 등과 같은 다양한 재료를 포함할 수 있다. 필름층(200)은 웨이퍼(102) 상에 직접 증착되지 않고 후속층의 상부에 증착될 수도 있음을 인지하여야 한다.
도 2b를 참조하면, 포토레지스트층(202)이 필름층(200)의 상부에 증착된다.포토레지스트층(202)은 재료층(200)이 아닌 웨이퍼(102)의 상부에 직접 증착될 수도 있음을 인지하여야 한다. 도 3을 참조하면, 코터(coater) 수단(302)이 포토레지스트층(202)을 증착하는 데 사용될 수 있다(도 2b).
도 2c를 참조하면, 포토마스크(204)가 웨이퍼(102), 필름층(200) 및 포토레지스트층(202) 위에 위치된다. 포토마스크(204)는 빛을 차단하는 영역(206)과 빛을 투과하는 영역(208)을 포함한다. 포토마스크(204)의 빛을 차단하는 영역(206)은 형성되어야 할 구조와 동일한 형상을 갖도록 패터닝될 수 있다. 이러한 유형의 포토마스크는 일반적으로 “라이트 필드(light field)” 마스크로 불려진다. 다른 방법 으로, 포토마스크(204)의 빛을 투과하는 영역(208)이 형성되어야 할 구조와 동일한 형상을 갖도록 패터닝될 수 있다. 이러한 유형의 포토마스크는 일반적으로 “다크 필드(dark field)” 마스크로 불려진다. 편의상 명료화를 위해, 포토마스크(204)는 “라이트 필드” 마스크인 것으로 도시되고 설명된다.
도 2d를 참조하면, 포토마스크(204)는 웨이퍼(102)에 대하여 형성될 구조가 적당하게 의도된 위치에 위치되도록 정렬된다. 포토마스크(204)가 적당하게 정렬되면, 포토마스크(204)와 포토레지스트(202)의 일부는 빛에 노광된다. 도 2d에 도시된 바와 같이, 포토레지스트(202)의 특정 영역, 즉 포토마스크(204)의 빛을 투과하는 영역(208, 도 2c) 아래의 영역만 빛에 노광된다. 도 3을 참조하면, 스테퍼(stepper) 수단(304)이 포토마스크(204, 도 2c)를 위치시키고 노광하는 데 사용될 수 있다.
도 2d를 참조하면, 이 예에서는, 포토레지스트층(202)은 그의 용해성이 빛의 노광에 반응하는 재료 특성을 갖는다. 보다 구체적으로, 일부 포토레지스트는 빛에 노광되면 가용성에서 불용성 상태로 변화한다. 이러한 유형의 포토레지스트는 일반적으로 “네가티브형(negatively acting)”레지스트로 불려진다. 반대로, 일부 포토레지스트는 빛에 노광되면 불용성에서 가용성 상태로 변화한다. 이들 유형의 포토레지스트는 일반적으로 “포지티브형(positively acting)”레지스트로 불려진다.
편의상 명료화를 위해, 포토레지스트층(202)은 “포지티브형” 레지스트인 것으로 가정한다. 따라서 이제 도 2e를 참조하면, 포토레지스트층(202)이 적합한 화학 용매(즉, 현상액)에 노출되면, 포토레지스트층(202)의 빛에 노광되었던 영역 은 용해된다. 도 3을 참조하면, 현상 수단(306)이 포토레지스트층(202, 도 2e)을 현상하는 데 사용될 수 있으며, 포토레지스트 현상은 현상 온도 및 시간을 포함한 현상 수단 공정 변수의 함수이다.
도 2f를 참조하면, 그 다음 필름층(200)은 에칭되어 포토레지스트층(202)에 의해 보호되지 않은 필름층(200) 영역을 제거한다. 다수의 에칭 단계가 사용될 수 있음을 인지하여야 한다. 도 3을 참조하면, 에칭 수단(308)이 필름층(200)을 에칭하는 데 사용될 수 있다.
도 2f를 참조하면, 하나의 예시적인 실시예에서는, 필름층(200)이 에칭된 후, 웨이퍼(102) 상에 형성된 구조의 임계 치수가 웨이퍼(102)의 복수 위치에서 측정된다. 복수 위치에서의 임계 치수 측정에 기초하여, 웨이퍼 전역에 걸친 임계 치수 측정 프로파일이 산출될 수 있다. 본 실시예에서, 웨이퍼(102) 상에 형성된 구조는 필름층(200) 및 포토레지스트층(202)의 잔류 영역을 포함한다. 제시된 예시적인 실시예에서는, 측정된 임계 치수는 너비(예컨대, 상부 너비, 중부 너비, 하부 너비 등), 높이, 측벽각 등을 포함할 수 있다.
도 3을 참조하면, 광학 계측 수단(310)이 임계 치수를 측정하는 데 사용될 수 있다. 제시된 예시적인 실시예에서는, 광학 계측 수단(310)이 바람직하게는 1 나노미터보다 적은 오차, 보다 바람직하게는 0.2 또는 0.3 나노미터보다 적은 오차로써 임계 치수를 측정한다. 일반적으로, 광학 계측은 구조에 입사 빔을 지향시키는 단계, 그 결과의 회절 빔을 측정하는 단계, 및 회절 빔을 분석하여 구조의 임계 치수와 같은 다양한 특성을 결정하는 단계를 포함한다. 광학 계측의 보다 상세한 설명을 위해서는, 발명의 명칭이 “GENERATION OF A LIBRARY OF PERIODIC GRATING DIFFRACTION SIGNALS”이고 2001년 7월 16일자 출원된 미국 특허출원 제09/907,488호, 발명의 명칭이 “METHOD AND SYSTEM OF DYNAMIC LEARNING THROUGH A REGRESSION-BASED LIBRARY GENERATION PROCESS”이고 2001년 8월 6일자 출원된 미국 특허출원 제09/923,578호, 및 발명의 명칭이 “OPTICAL METROLOGY OF STRUCTURES FORMED ON SEMICONDUCTOR WAFERS USING MACHINE LEARNING SYSTEMS”이고 2003년 6월 27일자 출원된 미국 특허출원 제10/608,300호를 참고하며, 이들 모두는 그 전체가 참조용으로써 여기에 포함된다.
도 3을 참조하면, 제시된 예시적인 실시예에서는, 웨이퍼의 복수 위치에서 측정된 구조 임계 치수에 기초하여 현상 수단(306)의 하나 이상의 현상 수단 공정 변수가 조정된다. 특히, 웨이퍼 전역에 걸친 임계 치수 측정 프로파일의 불균일도를 보상하도록 현상 수단 공정 변수가 조정된다.
예를 들어, 측정된 임계 치수가 웨이퍼의 중앙에서 높고 웨이퍼의 가장자리에서 낮다면, 현상 수단(306)에서 웨이퍼 중앙에서는 낮고 웨이퍼 가장자리에서는 높은 임계 치수를 생성하도록 하나 이상의 현상 수단 공정 변수가 조정된다. 따라서, 그 다음 웨이퍼가 에칭 수단(308)으로 처리될 때, 웨이퍼 전역에 걸쳐 균일한 임계 치수가 생성된다.
하나의 예시적인 실시예에서는, 현상 수단(306)을 사용하여 포토레지스트를 현상하는 단계, 에칭 수단(308)을 사용하여 필름층을 에칭하는 단계, 광학 계측 수단(310)을 사용하여 구조 임계 치수를 측정하는 단계, 및 하나 이상의 현상 수단 공정 변수를 조정하는 단계의 공정은 웨이퍼에 대해 측정된 임계 치수가 받아들일 수 있는 기준 내로 균일해질 때까지 임의수의 추가의 웨이퍼에 대해 반복될 수 있다. 받아들일 수 있는 임계 치수의 균일도가 얻어지면, 추가의 웨이퍼는 현상 수단(306)의 현상 수단 공정 변수의 조정 없이 현상 수단(306) 및 에칭 수단(308)을 사용하여 처리된다. 광학 수단(310)을 사용하여 웨이퍼에 대한 구조 임계 치수를 계속 측정할 수 있어, 공정을 계속 모니터할 수 있다. 처리량(throughput)을 증가시키기 위하여, 웨이퍼에 대한 임계 치수가 확정된 시간 간격 또는 처리되는 웨이퍼의 수로 측정될 수 있다.
도 4를 참조하면, 하나의 예시적인 실시예에서는, 웨이퍼가 현상 수단(306)으로 처리된 후와 에칭 수단(308)에 의해 처리되기 전에, 다른 광학 수단(402)이 임계 치수를 측정하는 데 사용된다. 광학 수단(402)에 의해 얻어진 측정은 에칭 수단(308)으로 처리되기 전에 웨이퍼 전역에 걸친 임계 치수의 편차 프로파일을 제공한다. 광학 계측 수단(402 및 310)에 의해 측정된 임계 치수 편차 프로파일의 변화는 에칭 수단(308)과 관련한 불균일도를 결정하는 데 사용될 수 있다.
광학 계측 수단(402 및 310)은 독립형(stand-alone) 수단일 수 있음을 인지하여야 한다. 다른 방법으로, 광학 계측 수단(402 및 310)은 통합 수단일 수 있다. 예를 들어, 광학 계측 수단(402)은 현상 수단(306) 내에 통합될 수 있고, 광학 계측 수단(310)은 에칭 수단(308) 내에 통합될 수 있다. 또한, 두 개의 광학 계측 수단(402 및 310)을 사용하지 않고, 단일 독립형 광학 계측 수단이 하나 이상의 웨이퍼가 현상 수단(306)으로 처리된 후와 에칭 수단(308) 후에 임계 치수 측정을 얻기 위해 사용될 수 있음을 인지하여야 한다.
도 5를 참조하면, 하나의 예시적인 실시예에서는, 현상 수단(402, 도 3)은 포스트 노광 베이크 동안 웨이퍼를 가열시키는 데 사용되는 핫 플레이트(hot plate, 502)를 포함한다. 도 5에 도시된 바와 같이, 핫 플레이트(502)는 각각의 구역이 개별적인 온도 설정을 갖는 복수 구역(504a 내지 504g)을 포함할 수 있다. 핫 플레이트(502)가 일곱 개의 구역을 갖는 것으로 도시되었으나, 핫 플레이트(502)는 임의수의 구역을 가질 수 있음을 인지하여야 한다.
구역(504a 내지 504g)의 개별적인 온도 설정은 웨이퍼의 상이한 영역이 상이한 온도로 가열될 수 있게 할 수 있다. 도 6에 도시된 바와 같이, 일반적으로, 온도를 증가시킬수록 웨이퍼 상에 형성된 구조의 임계 치수를 감소시킨다. 따라서, 구역(504a 내지 504g, 도 5)의 온도 설정을 조정함으로써, 웨이퍼 전역에 걸친 구조 임계 치수의 프로파일이 조정될 수 있다.
예를 들어, 도 7을 참조하면, 프로파일(702)은 웨이퍼가 에칭 수단(308, 도 3)으로 처리된 후에 웨이퍼 전역에 걸친 임계 치수의 프로파일을 도시한 것으로 가정한다. 앞서 언급한 바와 같이, 에칭 수단은 웨이퍼 가장자리보다 웨이퍼 중앙에서의 임계 치수가 높아지는 구조를 생성하는 경향이 있다. 따라서, 이 예에서는, 프로파일(702)의 불균일도를 보상하기 위해, 현상 수단(306, 도 3)의 구역(504a 내지 504g, 도 5)의 온도 설정이 현상 수단(306)으로 처리된 후에 웨이퍼 전역에 걸친 임계 치수의 프로파일을 프로파일(702)의 반대로 산출하도록 조정될 수 있다. 특히, 도 5를 참조하면, 웨이퍼 중앙 근처 구역(504a 내지 504g)의 온도 설정을 웨 이퍼 가장자리 근처 구역(504a 내지 504g)의 온도 설정에 비하여 증가시킬 수 있다. 에칭 수단(308, 도 3)에 의해 생성된 웨이퍼 전역에 걸친 임계 치수 불균일도를 보상하기 위해 현상 수단(306, 도 3)의 현상 공정을 조정하는 것에 대한 하나의 이점으로는, 통상적으로 현상 수단(306, 도 3)의 현상 공정이 에칭 수단(308, 도 3)의 에칭 수단보다 더 잘 제어될 수 있다는 것이다.
전술한 특정 실시예의 상세한 설명은 예시 및 설명의 목적으로 제시되었다. 이는 바로 그 개시된 형태에 본 발명을 총망라하거나 한정하는 것으로 간주되지 않으며, 상기의 교시에 비추어 많은 수정 및 변경이 가능함은 물론이다.

Claims (27)

  1. 웨이퍼 상에 형성된 구조의 임계 치수를 제어하는 방법으로서,
    a) 현상 수단을 사용하여 웨이퍼 상의 필름층 상부에 포토레지스트를 현상하는 단계로서, 상기 포토레지스트 현상은 현상 온도 및 시간을 포함한 현상 수단 공정 변수의 함수이며, 웨이퍼가 현상 수단에서 각각의 구역이 개별적인 온도 설정을 갖는 구역들을 포함하는 핫 플레이트에 의해 가열되는 것인 단계;
    b) 상기 a) 단계 이후, 에칭 수단을 사용하여 상기 웨이퍼 상의 필름층에 대하여 하나 이상의 에칭 단계를 수행하는 단계;
    c) 상기 b) 단계 이후, 광학 계측 수단을 사용하여 상기 웨이퍼의 복수 위치에서 구조 회절 신호를 취득하는 단계;
    d) 상기 c) 단계에서 취득된 구조 회절 신호를 사용하여 구조 임계 치수를 결정하는 단계; 및
    e) 상기 웨이퍼의 복수 위치에서 측정된 구조 임계 치수에 기초하여, 상기 핫 플레이트의 둘 이상의 구역에 대해 개별적으로 온도 설정하는 것을 포함하여 하나 이상의 상기 현상 수단 공정 변수를 조정하는 단계
    를 포함하는 웨이퍼 상의 구조 임계 치수 제어 방법.
  2. 제 1 항에 있어서,
    상기 a) 내지 e) 단계는 추가의 웨이퍼에 대해 반복되고, 상기 d) 단계에서 측정된 임계 치수가 받아들일 수 있는 기준 내로 균일한 경우 상기 e) 단계가 생략되는 것인 웨이퍼 상의 구조 임계 치수 제어 방법.
  3. 제 1 항에 있어서,
    상기 e) 단계는,
    상기 d) 단계에서의 측정에 기초하여 웨이퍼 전역에 걸친 임계 치수 측정 프로파일을 산출하는 단계; 및
    상기 a) 단계 이후 상기 포토레지스트에 형성된 구조의 임계 치수 프로파일을 상기 산출된 프로파일의 반대로 생성하도록 하나 이상의 상기 현상 수단 공정 변수를 조정하는 단계
    를 포함하는 것인 웨이퍼 상의 구조 임계 치수 제어 방법.
  4. 제 1 항에 있어서,
    상기 a) 단계 이후, 다른 광학 계측 수단을 사용하여 상기 포토레지스트에 형성된 구조의 임계 치수를 측정하는 단계를 더 포함하는 웨이퍼 상의 구조 임계 치수 제어 방법.
  5. 제 4 항에 있어서,
    상기 다른 광학 계측 수단은 상기 현상 수단에 통합되는 것인 웨이퍼 상의 구조 임계 치수 제어 방법.
  6. 제 1 항에 있어서,
    상기 광학 계측 수단은 상기 에칭 수단에 통합되는 것인 웨이퍼 상의 구조 임계 치수 제어 방법.
  7. 제 1 항에 있어서,
    상기 광학 계측 수단은 상기 c) 단계에서 1 나노미터보다 적은 오차로써 구조 회절 신호를 취득하는 것인 웨이퍼 상의 구조 임계 치수 제어 방법.
  8. 제 7 항에 있어서,
    상기 광학 계측 수단은 상기 c) 단계에서 0.2 또는 0.3 나노미터보다 적은 오차로써 구조 회절 신호를 취득하는 것인 웨이퍼 상의 구조 임계 치수 제어 방법.
  9. 삭제
  10. 제 1 항에 있어서,
    상기 e) 단계에서 핫 플레이트의 둘 이상의 구역에 대해 개별적으로 온도 설정하는 것은,
    상기 웨이퍼 중앙 근처의 위치에서 측정된 구조 임계 치수가 상기 웨이퍼 가장자리 근처의 위치에서 측정된 구조 임계 치수보다 더 큰 경우, 상기 웨이퍼 중앙 근처의 핫 플레이트 구역의 온도 설정을 상기 웨이퍼 가장자리 근처의 핫 플레이트 구역의 온도 설정에 비하여 증가시키는 단계를 포함하는 것인 웨이퍼 상의 구조 임계 치수 제어 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 웨이퍼 상에 형성된 구조의 임계 치수를 제어하는 방법으로서,
    a) 코터 수단을 사용하여 웨이퍼 상의 필름층 상부에 포토레지스트를 코팅하는 단계;
    b) 스테퍼 수단을 사용하여 상기 포토레지스트를 빛에 노광시켜 상기 포토레지스트에 구조 패턴을 전사시키는 단계;
    c) 현상 수단을 사용하여 상기 포토레지스트를 현상하는 단계로서, 상기 포토레지스트 현상은 현상 온도 및 시간을 포함한 현상 수단 공정 변수의 함수이며, 웨이퍼가 현상 수단에서 각각의 구역이 개별적인 온도 설정을 갖는 구역들을 포함하는 핫 플레이트에 의해 가열되는 것인 단계;
    d) 상기 c) 단계 이후, 에칭 수단을 사용하여 상기 웨이퍼 상의 필름층을 에칭하는 단계;
    e) 상기 d) 단계 이후, 광학 계측 수단을 사용하여 상기 웨이퍼의 복수 위치에서 구조 회절 신호를 취득하는 단계;
    f) 상기 e) 단계에서 취득된 구조 회절 신호를 사용하여 구조 임계 치수를 결정하는 단계; 및
    g) 상기 웨이퍼의 복수 위치에서 측정된 구조 임계 치수에 기초하여, 상기 핫 플레이트의 둘 이상의 구역에 대해 개별적으로 온도 설정하는 것을 포함하여 하나 이상의 상기 현상 수단 공정 변수를 조정하는 단계
    를 포함하는 웨이퍼 상의 구조 임계 치수 제어 방법.
  17. 웨이퍼 상에 형성된 구조의 임계 치수를 제어하는 시스템으로서,
    상기 웨이퍼 상의 필름층 상부의 포토레지스트를 현상하는 현상 수단으로서, 상기 현상 수단은 하나 이상의 현상 수단 공정 변수에 의해 제어되는 것인, 상기 현상 수단;
    상기 현상 수단으로 상기 포토레지스트가 현상된 후, 상기 필름층을 에칭하는 에칭 수단;
    상기 에칭 수단으로 상기 필름층이 에칭된 후, 웨이퍼의 복수 위치에서 구조 회절 신호를 취득하는 제1 광학 계측 수단; 및
    상기 구조 회절 신호를 사용하여 구조 임계 치수를 결정하는 구조 임계 치수 결정 수단
    을 포함하고,
    상기 웨이퍼는 현상 수단에서 각각의 구역이 개별적인 온도 설정을 갖는 구역들을 포함하는 핫 플레이트에 의해 가열되며,
    상기 웨이퍼의 복수 위치에서 측정된 구조 임계 치수에 기초하여, 상기 핫 플레이트의 둘 이상의 구역에 대해 개별적으로 온도 설정하는 것을 포함하여 상기 하나 이상의 현상 수단 공정 변수가 조정되는 것인 웨이퍼 상의 구조 임계 치수 제어 시스템.
  18. 제 17 항에 있어서,
    추가의 웨이퍼가 상기 현상 수단 및 에칭 수단으로 처리되며, 상기 제1 광학 계측 수단에 의해 그 구조 회절 신호가 취득되고, 상기 구조 임계 치수 결정 수단에 의해 그 구조 임계 치수가 결정되고,
    웨이퍼에 대하여 상기 구조 임계 치수 결정 수단에 의해 결정된 임계 치수가 받아들일 수 있는 기준 내로 균일해질 때까지, 상기 하나 이상의 현상 수단 공정 변수가 조정되는 것인 웨이퍼 상의 구조 임계 치수 제어 시스템.
  19. 제 17 항에 있어서,
    상기 현상 수단에서 상기 포토레지스트에 형성된 구조의 임계 치수를 측정하는 제2 광학 계측 수단을 더 포함하는 웨이퍼 상의 구조 임계 치수 제어 시스템.
  20. 제 19 항에 있어서,
    상기 제2 광학 계측 수단은 상기 현상 수단에 통합되는 것인 웨이퍼 상의 구조 임계 치수 제어 시스템.
  21. 제 17 항에 있어서,
    상기 제1 광학 계측 수단은 상기 에칭 수단에 통합되는 것인 웨이퍼 상의 구조 임계 치수 제어 시스템.
  22. 제 17 항에 있어서,
    상기 제1 광학 계측 수단은 1 나노미터보다 적은 오차로써 구조 회절 신호를 취득하는 것인 웨이퍼 상의 구조 임계 치수 제어 시스템.
  23. 제 22 항에 있어서,
    상기 제1 광학 계측 수단은 0.2 또는 0.3 나노미터보다 적은 오차로써 구조 회절 신호를 취득하는 것인 웨이퍼 상의 구조 임계 치수 제어 시스템.
  24. 제 17 항에 있어서,
    상기 에칭 수단은 플라즈마 에칭 수단인 것인 웨이퍼 상의 구조 임계 치수 제어 시스템.
  25. 삭제
  26. 제 17 항에 있어서,
    상기 웨이퍼 중앙 근처의 위치에서 측정된 구조 임계 치수가 상기 웨이퍼 가장자리 근처의 위치에서 측정된 구조 임계 치수보다 더 큰 경우, 상기 웨이퍼 중앙 근처의 핫 플레이트 구역의 온도 설정은 상기 웨이퍼 가장자리 근처의 핫 플레이트 구역의 온도 설정에 비하여 증가되는 것인 웨이퍼 상의 구조 임계 치수 제어 시스템.
  27. 제 17 항에 있어서,
    상기 핫 플레이트의 둘 이상의 구역들의 온도 설정은, 현상 수단에서 포토레지스트에 형성된 구조의 임계 치수 프로파일을 상기 구조 임계 치수 결정 수단에 의해 결정된 웨이퍼 전역에 걸친 임계 치수 측정 프로파일의 반대로 생성하도록, 조정되는 것인 웨이퍼 상의 구조 임계 치수 제어 시스템.
KR1020077004318A 2004-09-01 2005-08-31 반도체 프로세싱에서 웨이퍼 상에 형성된 구조의 임계 치수를 제어하는 방법 및 시스템 KR101121354B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/933,028 US7566181B2 (en) 2004-09-01 2004-09-01 Controlling critical dimensions of structures formed on a wafer in semiconductor processing
US10/933,028 2004-09-01

Publications (2)

Publication Number Publication Date
KR20070048736A KR20070048736A (ko) 2007-05-09
KR101121354B1 true KR101121354B1 (ko) 2012-03-09

Family

ID=35943676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077004318A KR101121354B1 (ko) 2004-09-01 2005-08-31 반도체 프로세싱에서 웨이퍼 상에 형성된 구조의 임계 치수를 제어하는 방법 및 시스템

Country Status (6)

Country Link
US (1) US7566181B2 (ko)
JP (1) JP2008512003A (ko)
KR (1) KR101121354B1 (ko)
CN (1) CN101432658B (ko)
TW (1) TWI276144B (ko)
WO (1) WO2006028951A2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070239305A1 (en) * 2006-03-28 2007-10-11 Haoren Zhuang Process control systems and methods
US7869888B2 (en) * 2006-05-31 2011-01-11 Tokyo Electron Limited Information processing apparatus, semiconductor manufacturing system, information processing method, and storage medium
US20070292771A1 (en) * 2006-06-20 2007-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for optimizing intra-field critical dimension uniformity using a sacrificial twin mask
US7534627B2 (en) * 2006-08-07 2009-05-19 Sokudo Co., Ltd. Methods and systems for controlling critical dimensions in track lithography tools
KR100818388B1 (ko) * 2006-08-31 2008-04-01 동부일렉트로닉스 주식회사 반도체 소자의 패턴 임계치수 제어 방법
US20080248412A1 (en) * 2007-04-09 2008-10-09 John Douglas Stuber Supervisory etch cd control
DE102007019122B3 (de) * 2007-04-23 2008-06-26 Texas Instruments Deutschland Gmbh Verfahren zur Temperaturregelung während eines Epitaxieschrittes von Halbleiterwafern
US8930156B2 (en) * 2008-07-21 2015-01-06 Kla-Tencor Corporation Metrology through use of feed forward feed sideways and measurement cell re-use
US7845868B1 (en) * 2009-09-09 2010-12-07 Nanya Technology Corporation Apparatus for semiconductor manufacturing process
KR101073553B1 (ko) 2010-03-09 2011-10-17 삼성모바일디스플레이주식회사 반도체 생산 공정에서 임계 치수 제어 방법 및 이를 지원하는 반도체 제조 라인
JP2012124309A (ja) * 2010-12-08 2012-06-28 Tokyo Electron Ltd 現像方法、現像装置、およびこれを備える塗布現像処理システム
US11262657B2 (en) * 2019-07-15 2022-03-01 Tokyo Electron Limited System and method of planarization control using a cross-linkable material
US11289387B2 (en) 2020-07-31 2022-03-29 Applied Materials, Inc. Methods and apparatus for backside via reveal processing
TWI809913B (zh) * 2022-01-26 2023-07-21 南亞科技股份有限公司 臨界尺寸的測量方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114166A (ja) * 1998-07-14 2000-04-21 Nova Measuring Instruments Ltd 所定のフォトリソグラフィ工程に従って基板を加工する装置及びその方法
JP2002190446A (ja) * 2000-09-28 2002-07-05 Tokyo Electron Ltd レジストパターン形成装置及びその方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046116A (en) * 1997-11-19 2000-04-04 Tegal Corporation Method for minimizing the critical dimension growth of a feature on a semiconductor wafer
JPH11274030A (ja) * 1998-03-20 1999-10-08 Hitachi Ltd レジスト処理方法および装置ならびにレジスト塗布方法
US6196734B1 (en) * 1999-10-05 2001-03-06 Advanced Micro Devices CD uniformity by active control of developer temperature
US6746826B1 (en) * 2000-07-25 2004-06-08 Asml Holding N.V. Method for an improved developing process in wafer photolithography
US6943900B2 (en) 2000-09-15 2005-09-13 Timbre Technologies, Inc. Generation of a library of periodic grating diffraction signals
WO2002034451A1 (en) * 2000-10-25 2002-05-02 Tokyo Electron Limited Method of and structure for controlling electrode temperature
JP3825277B2 (ja) * 2001-05-25 2006-09-27 東京エレクトロン株式会社 加熱処理装置
US6561706B2 (en) * 2001-06-28 2003-05-13 Advanced Micro Devices, Inc. Critical dimension monitoring from latent image
US6785638B2 (en) 2001-08-06 2004-08-31 Timbre Technologies, Inc. Method and system of dynamic learning through a regression-based library generation process
JP2003158056A (ja) * 2001-11-21 2003-05-30 Tokyo Electron Ltd パターン形成システム
JP4030787B2 (ja) * 2002-03-04 2008-01-09 東京エレクトロン株式会社 基板加熱方法、基板加熱装置及び塗布、現像装置
US7330279B2 (en) * 2002-07-25 2008-02-12 Timbre Technologies, Inc. Model and parameter selection for optical metrology
US6770852B1 (en) * 2003-02-27 2004-08-03 Lam Research Corporation Critical dimension variation compensation across a wafer by means of local wafer temperature control
US20040173311A1 (en) * 2003-03-04 2004-09-09 Tomoyoshi Ichimaru Plasma processing apparatus and method
US20040267397A1 (en) 2003-06-27 2004-12-30 Srinivas Doddi Optical metrology of structures formed on semiconductor wafer using machine learning systems
US7415312B2 (en) * 2004-05-25 2008-08-19 Barnett Jr James R Process module tuning
US7356380B2 (en) * 2004-12-30 2008-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Process control method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114166A (ja) * 1998-07-14 2000-04-21 Nova Measuring Instruments Ltd 所定のフォトリソグラフィ工程に従って基板を加工する装置及びその方法
JP2002190446A (ja) * 2000-09-28 2002-07-05 Tokyo Electron Ltd レジストパターン形成装置及びその方法

Also Published As

Publication number Publication date
CN101432658B (zh) 2011-11-30
US7566181B2 (en) 2009-07-28
CN101432658A (zh) 2009-05-13
TW200618046A (en) 2006-06-01
TWI276144B (en) 2007-03-11
KR20070048736A (ko) 2007-05-09
WO2006028951A3 (en) 2009-04-30
JP2008512003A (ja) 2008-04-17
US20060046166A1 (en) 2006-03-02
WO2006028951A2 (en) 2006-03-16

Similar Documents

Publication Publication Date Title
KR101121354B1 (ko) 반도체 프로세싱에서 웨이퍼 상에 형성된 구조의 임계 치수를 제어하는 방법 및 시스템
KR100741408B1 (ko) 동적 임계치수 제어를 위한 일체형 광측정 및 리소그라피공정 트랙
US8980651B2 (en) Overlay measurement for a double patterning
US6767680B2 (en) Semiconductor structure and method for determining critical dimensions and overlay error
KR100334301B1 (ko) 가열 장치, 가열 장치의 평가법 및 패턴 형성 방법
JP5610664B2 (ja) レジストがコーティングされたウエハの熱処理をインラインで監視及び制御する方法
KR100844809B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템
CN108700826B (zh) 控制图案化工艺的方法、光刻设备、量测设备光刻单元和相关联的计算机程序
JP2004118194A (ja) マスク設計における基板トポグラフィ補償：アンカー付きトポグラフィによる３ｄｏｐｃ
JP4127664B2 (ja) 現像処理装置の調整方法
KR101404382B1 (ko) 레지스트 코팅 웨이퍼의 열처리 방법
KR20190095419A (ko) 피쳐의 위치를 결정하는 방법
US6255125B1 (en) Method and apparatus for compensating for critical dimension variations in the production of a semiconductor wafer
US7751025B2 (en) Scatterometric method of monitoring hot plate temperature and facilitating critical dimension control
US6780550B2 (en) Single pass lithography overlay technique
US20090023101A1 (en) Lithography track systems and methods for electronic device manufacturing
TW201835677A (zh) 判定圖案化製程之校正之方法、元件製造方法、用於微影裝置之控制系統及微影裝置
JP2007318181A (ja) 現像処理装置の調整方法及び半導体装置の製造方法
KR100252762B1 (ko) 반도체 장치 제조를 위한 포토레지스트의 베이크 조건 선정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 9