JP2018170409A - 選択成長方法 - Google Patents

選択成長方法 Download PDF

Info

Publication number
JP2018170409A
JP2018170409A JP2017066859A JP2017066859A JP2018170409A JP 2018170409 A JP2018170409 A JP 2018170409A JP 2017066859 A JP2017066859 A JP 2017066859A JP 2017066859 A JP2017066859 A JP 2017066859A JP 2018170409 A JP2018170409 A JP 2018170409A
Authority
JP
Japan
Prior art keywords
film
insulating film
conductive film
gas
selective growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017066859A
Other languages
English (en)
Other versions
JP6832776B2 (ja
Inventor
博紀 村上
Hiroki Murakami
博紀 村上
清水　亮
Akira Shimizu
亮 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017066859A priority Critical patent/JP6832776B2/ja
Priority to TW107108936A priority patent/TWI716675B/zh
Priority to KR1020180031468A priority patent/KR102264574B1/ko
Priority to US15/926,405 priority patent/US10546741B2/en
Priority to CN201810298565.0A priority patent/CN108695151B/zh
Publication of JP2018170409A publication Critical patent/JP2018170409A/ja
Application granted granted Critical
Publication of JP6832776B2 publication Critical patent/JP6832776B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】絶縁膜と導電膜とが露出している下地上に、薄膜を選択的に成長させる際に、より効果的に絶縁膜の選択成長を行うことができる選択成長方法を提供する。
【解決手段】絶縁膜と導電膜とが露出している下地上に、薄膜を選択的に成長させる選択成長方法であって、絶縁膜と導電膜とが露出している下地を有する被処理体を準備する工程と、絶縁膜および導電膜上にアミノシラン系ガスを吸着させる第１段階、および吸着されたアミノシラン系ガスと反応してＳｉ系絶縁膜を形成する反応ガスを供給する第２段階を複数回繰り返して前記絶縁膜上にシリコン系絶縁膜を選択的に成長させ、その際に反応ガスとの反応により導電膜を気化させ、減膜させる工程とを有する。
【選択図】図１

Description

本発明は、絶縁膜と導電膜とが露出している下地上に、薄膜を選択的に成長させる選択成長方法に関する。
下地上に薄膜を選択的に成長させる選択成長方法としては、下地結晶面の面方位を利用した単結晶のホモエピタキシャル成長法、およびヘテロエピタキシャル成長法が知られている。例えば、特許文献１には、下地である単結晶シリコン上に、シリコンエピタキシャル層を成長させるホモエピタキシャル成長法が記載されている。
また、例えば、特許文献２には、下地である単結晶シリコン上に、シリコンゲルマニウムエピタキシャル層を成長させるヘテロエピタキシャル成長法が記載されている。
上記ホモエピタキシャル成長法やヘテロエピタキシャル成長法では、選択成長させる下地が限定されること、界面の清浄化が必要であること、高温プロセスが必要であることといった制約がある。
そこで、このような制約のない技術として、特許文献３には、絶縁膜と金属とが露出している下地上に、薄膜を選択的に成長させる選択成長方法であって、下地の金属を触媒に用いて、下地の金属上に、燃焼により減膜する膜を選択的に成長させる工程と、燃焼により減膜する膜を燃焼させながら、下地の絶縁膜上に、シリコン酸化物膜を選択的に成長させる工程とを有する選択成長方法が提案されている。
特開２０１４−１７５３３７号公報 特開２００９―２３１８３６号公報 特開２０１６−８６１４５号公報
特許文献３には、絶縁膜上に絶縁膜を選択成長させる際に、燃焼により減膜する膜、例えばカーボンを燃焼させながら、絶縁膜としてのＳｉＯ２上にＳｉＯ２膜を選択成長させることは示されているが、そのことを効果的に生じさせる具体的手法までは示されていない。
したがって、本発明は、より微細な半導体装置構造に対する選択成長するために絶縁膜と導電膜とが露出している下地上に、薄膜を選択的に成長させる際に、より効果的に絶縁膜の選択成長を行うことができる選択成長方法を提供することを課題とする。
上記課題を解決するため、本発明の第１の観点は、絶縁膜と導電膜とが露出している下地上に、薄膜を選択的に成長させる選択成長方法であって、絶縁膜と導電膜とが露出している下地を有する被処理体を準備する工程と、前記絶縁膜および前記導電膜上にアミノシラン系ガスを吸着させる第１段階、および吸着された前記アミノシラン系ガスと反応してＳｉ系絶縁膜を形成する反応ガスを供給する第２段階を複数回繰り返して前記絶縁膜上にシリコン系絶縁膜を選択的に成長させ、その際に前記反応ガスとの反応により前記導電膜を気化させ、減膜させる工程とを有することを特徴とする選択成長方法を提供する。
本発明の第２の観点は、絶縁膜と導電膜とが露出している下地上に、薄膜を選択的に成長させる選択成長方法であって、絶縁膜と導電膜とが露出している下地を有する被処理体を準備する工程と、前記絶縁膜および前記導電膜上にアミノシラン系ガスを吸着させる第１段階、および吸着された前記アミノシラン系ガスと反応してＳｉ系絶縁膜を形成する反応ガスを供給する第２段階を複数回繰り返して前記絶縁膜上にシリコン系絶縁膜を選択的に成長させ、その際に前記反応ガスとの反応により前記導電膜を気化させ、減膜させる工程と、次いで、前記導電膜を選択的に成長させる工程とを有し、前記シリコン系絶縁膜の選択成長工程および前記導電膜の選択成長工程を所定回行うことを特徴とする選択成長方法を提供する。
本発明の第３の観点は、絶縁膜と導電膜とが露出している下地上に、薄膜を選択的に成長させる選択成長方法であって、絶縁膜と導電膜として金属膜とが露出している下地を有する被処理体を準備する工程と、前記金属膜の上に、所定の導電膜を選択的に成長させる工程と、前記絶縁膜および前記導電膜上にアミノシラン系ガスを吸着させる第１段階、および吸着された前記アミノシラン系ガスと反応してＳｉ系絶縁膜を形成する反応ガスを供給する第２段階を複数回繰り返して前記絶縁膜上にシリコン系絶縁膜を選択的に成長させ、その際に前記反応ガスとの反応により前記導電膜を気化させ、減膜させる工程とを有することを特徴とする選択成長方法を提供する。
本発明の第４の観点は、絶縁膜と導電膜とが露出している下地上に、薄膜を選択的に成長させる選択成長方法であって、絶縁膜と導電膜として金属膜とが露出している下地を有する被処理体を準備する工程と、前記金属膜の上に、所定の導電膜を選択的に成長させる工程と、前記絶縁膜および前記導電膜上にアミノシラン系ガスを吸着させる第１段階、および吸着された前記アミノシラン系ガスと反応してＳｉ系絶縁膜を形成する反応ガスを供給する第２段階を複数回繰り返して前記絶縁膜上にシリコン系絶縁膜を選択的に成長させ、その際に前記反応ガスとの反応により前記導電膜を気化させ、減膜させる工程と、前記導電膜を選択的に成長させる工程とを有し、前記シリコン系絶縁膜の選択成長工程および前記導電膜の選択成長工程を所定回行うことを特徴とする選択成長方法を提供する。
上記第２の観点および第４の観点において、前記シリコン系絶縁膜の選択成長工程および前記導電膜の選択成長工程のいずれかで終了してよい。
上記第３の観点および第４の観点において、前記金属膜は、タングステン（Ｗ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、テクネチウム（Ｔｃ）、ハフニウム（Ｈｆ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、タンタル（Ｔａ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）からなる群から選択されたものを用いることができる。
上記第１〜第４の観点において、成長させた前記シリコン系絶縁膜または成長させた導電膜を除去する工程をさらに有してもよい。
前記アミノシラン系ガスは、１分子中に２個以上の炭化水素基を含むものであることが好ましい。また、前記アミノシラン系ガスは、前記炭化水素基がメチル基の場合に、１分子中にメチル基が４個以上を含むものであることがさらに好ましい。
前記シリコン系絶縁膜はシリコン酸化膜であってよく、前記反応ガスは酸化剤であってよく、前記導電膜は酸化剤により酸化して気化する物質であってよい。この場合に、前記導電膜として、ルテニウム膜またはカーボン膜を用いることができる。また、前記酸化剤として、オゾンガス、Ｏ２ガス、Ｏ２／Ｈ２混合ガス、Ｈ２Ｏガスから選択されたものを用いることができる。
前記シリコン系絶縁膜はシリコン窒化膜であってよく、前記反応ガスは窒化剤であってよく、前記導電膜は窒化剤により窒化して気化する物質であってよい。前記導電膜として、ゲルマニウム膜を用いることができる。また、前記窒化剤として、アンモニアガス、ヒドラジン系ガス、水素ガスから選択されたものを用いることができる。
本発明によれば、絶縁膜および前記導電膜上にアミノシラン系ガスを吸着させる第１段階、および吸着された前記アミノシラン系ガスと反応してＳｉ系絶縁膜を形成する反応ガスを供給する第２段階を複数回繰り返して前記絶縁膜上にシリコン系絶縁膜を選択的に成長させ、その際に反応ガスとの反応により導電膜を気化させ、減膜させるので、微細な半導体装置構造であっても、シリコン系絶縁膜を効果的に選択成長させることができる。
第１の実施形態に係る選択成長方法の一例を示すフローチャートである。 図１に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図１に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図１に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図１に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図１に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図１に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図２Ｆの状態から導電膜６を除去した状態を示す断面図である。 図２Ｆの状態から絶縁膜５を除去した状態を示す断面図である。 第１の実施形態のステップ２を行う際のタイミングチャートである。 第１の実施形態に係る選択成長方法の他の例を示すフローチャートである。 第２の実施形態に係る選択成長方法の一例を示すフローチャートである。 図６に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図６に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図６に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図６に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図６に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図６に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図６に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図３Ｇの状態から導電膜８および９を除去した状態を示す断面図である。 図３Ｇの状態から絶縁膜５を除去した状態を示す断面図である。 第２の実施形態に係る選択成長方法の他の例を示すフローチャートである。 第３の実施形態に係る選択成長方法の一例を示すフローチャートである。 図１０に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図１０に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図１０に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図１０に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図１０に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図１０に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。 図１１Ｆの状態から導電膜１６を除去した状態を示す断面図である。 図１１Ｆの状態から絶縁膜１５を除去した状態を示す断面図である。 第３の実施形態に係る選択成長方法の他の例を示すフローチャートである。
以下、添付図面を参照して本発明の実施の形態について説明する。
＜第１の実施形態＞
まず、第１の実施形態について説明する。図１は第１の実施形態に係る選択成長方法の一例を示すフローチャート、図２Ａ〜図２Ｆは図１に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。
最初に、図２Ａに示すように、被処理体として、半導体基板である半導体ウエハ、例えば、シリコンウエハ（以下ウエハという）１上に、絶縁膜２と導電膜３とが交互に出現するパターンが形成された構造体を準備する（ステップ１）。この構造体は、半導体集積回路装置の製造中における構造体を模したものであり、絶縁膜２および導電膜３の露出面はウエハ１の被処理面であり、薄膜が選択的に成長される下地となっている。
絶縁膜２は、シリコン酸化膜（ＳｉＯ２膜）であり、導電膜３は、少なくとも表面部分が酸化（燃焼）により気化（昇華）する物質、例えばルテニウム膜（Ｒｕ膜）またはカーボン膜（Ｃ膜）である。導電膜３は、Ｒｕ膜やＣ膜のような、酸化により気化する物質のみであってもよいし、下地物質の上に酸化により気化する物質が形成されていてもよい。
なお、図２Ａでは、絶縁膜２と導電膜３の露出面が同じ高さとなっているが、導電膜３の高さが絶縁膜２よりも高くてもよい。
次に、Ｓｉプリカーサの供給（サブステップ２ａ）と酸化剤の供給（サブステップ２ｂ）とを交互に複数回繰り返す（ステップ２）。サブステップ２ａのＳｉプリカーサの供給の際には、図２Ｂに示すように、ＳｉプリカーサＰは絶縁膜２および導電膜３の露出面の全面に吸着する。一方、サブステップ２ｂの酸化剤の供給の際には、図２Ｃに示すように、酸化剤により、ＳｉＯ２膜からなる絶縁膜２上では吸着されたＳｉプリカーサが酸化され、薄いＳｉＯ２単分子膜４が形成されるが、導電膜３上では表面物質、例えばＲｕまたはＣが酸化剤により酸化して気化（昇華）し、減膜する。このとき、導電膜３上のＳｉプリカーサも脱離する。
このため、サブステップ２ａとサブステップ２ｂとを所定回数繰り返してステップ２を行うことにより、図２Ｄに示すように、絶縁膜２を構成するＳｉＯ２膜上には、原子層堆積法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ；ＡＬＤ）により所定の厚さのＳｉＯ２膜からなる絶縁膜５が成長し、導電膜３は減膜する。
次に、導電膜３の表面部分と同じ物質を含むプリカーサを供給し、図２Ｅに示すように導電膜３上のみに導電膜３と同様の酸化により気化する導電膜６を選択成長させる（ステップ３）。すなわち、ＲｕやＣ等の導電性物質は、ＳｉＯ２上ではインキュベーションタイムが非常に長く、ほとんど成膜されないので導電膜３上のみに選択成長する。このとき、導電膜６は、絶縁膜５にガイドされるように、ほぼ垂直に成長する。
上記ステップ２とステップ３とを所定回数行い、所定の膜厚に達したら終了する。
これにより、図２Ｆに示すように、絶縁膜２のパターンに自己整合した絶縁膜５および導電膜３のパターンに自己整合した導電膜６とを得ることができる。この場合に、ＳｉＯ２膜からなる絶縁膜５を選択的に成長させる際に、絶縁膜２上ではＡＬＤにより絶縁膜５が成膜され、導電膜３は酸化により気化して減膜するので、絶縁膜５を効果的に選択成長させることができる。
また、ＳｉＯ２膜からなる絶縁膜５およびＲｕ膜またはＣ膜からなる導電膜６を選択成長させるので、リソグラフィ工程の必要がない。このため、絶縁膜２の幅Ｗ１および導電膜３の幅Ｗ２の双方が、リソグラフィの解像度限界以下に微細化されていたとしても対応することが可能である。
以上のように、所定膜厚の絶縁膜５および導電膜６が形成された後、図３Ａ、図３Ｂに示すように、導電膜６または絶縁膜５を除去して、必要な膜を残すことで、上層配線のコネクションアライメントとして用いることが可能となる。なお、このとき、絶縁膜５とともに絶縁膜２の一部または全部を除去してもよく、導電膜６とともに導電膜３の一部または全部を除去してもよい。導電膜６がＣ膜であるときには、絶縁膜５を成膜する際の酸化剤を用いることにより容易に除去することができる。
処理装置は特に限定されず、例えば、５０〜１００枚程度の複数の被処理体を積み重ねた状態で処理する縦型バッチ式成膜装置、被処理体を１枚ずつ処理する枚葉式処理装置等、種々の装置を用いることができる。
次に、上記ステップ２について詳細に説明する。
上記ステップ２のサブステップ２ａに用いられるＳｉプリカーサとしては、アミノシラン系ガスを用いる。アミノシラン系ガスとしては、リガンドの分子量が比較的大きいものが好ましく、１分子内に存在する炭化水素基が２個以上のものが好ましい。また、炭化水素基が分子量の小さいメチル基である場合は、１分子内に存在するメチル基が４個以上であることが好ましい。このようなリガンドの分子量が比較的大きいアミノシランは、導電膜３上に付着した後、酸化剤を供給した際に、酸化剤が導電膜３に達しやすく、酸化剤によるＳｉＯ２の生成をほとんど生じさせずに導電膜３を酸化させることが可能となる。
アミノシラン系ガスの好適な例としては、トリスジメチルアミノシラン（３ＤＭＡＳ）、テトラキスジメチルアミノシラン（４ＤＭＡＳ）、トリメチルシランジメチルアミン（ＴＭＳＤＭＡ）等を挙げることができる。
アミノシラン系ガスの炭化水素基としては、アルカン、アルケン、アルキン、シクロアルカン、シクロアルケン、シクロアルキンから誘導された、例えばアルキル基、ビニル基、エチニル基、フェニル基等を含むものを用いることができる。
上記ステップ２のサブステップ２ｂに用いられる酸化剤としては、オゾン（Ｏ３）ガス、Ｏ２ガス、Ｏ２／Ｈ２混合ガス、Ｈ２Ｏガス等を挙げることができる。
ステップ２を行う際には、ウエハ１上に絶縁膜２および導電膜３を形成した構造体からなる被処理体を処理容器内に保持し、図４に示すように、Ｓｉプリカーサとしてのアミノシラン系ガスおよび酸化剤を、処理容器内のパージ等、被処理体の吸着ガス等の余分なガスを除去する処理を挟んで交互に供給する。パージガスとしては、Ｎ２ガスやＡｒガス等の不活性ガスを用いることができる。
縦型バッチ式処理装置を用いた場合におけるステップ２の処理条件の好ましい例は、以下の通りである。
処理温度：２００℃
Ｓｉプリカーサ：３ＤＭＡＳ
酸化剤：Ｏ３ガス
Ｓｉプリカーサ供給条件
３ＤＭＡＳガス流量：５０〜３００ｓｃｃｍ
供給時間：５〜３０ｓｅｃ
処理圧力：０．１〜４Ｔｏｒｒ（１３．３〜５３３Ｐａ）
酸化条件
Ｏ３ガス流量：６．５ｓＬｍ
供給時間：６０〜６００ｓｅｃ
処理圧力：０．５Ｔｏｒｒ（６６．７Ｐａ）
次に、ステップ３について詳細に説明する。
上記ステップ３に用いられるプリカーサとしては、導電膜３の少なくとも表面を構成する物質を含むものが用いられ、導電膜３の表面上に導電膜３の少なくとも表面と同じ材料からなる導電膜６を成膜する。例えば、導電膜３の少なくとも表面がＲｕ膜である場合には、導電膜６を成膜する際のルテニウムプリカーサとして、例えば、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を用いて、化学蒸着法（ＣＶＤ）、好適には熱ＣＶＤ法により導電膜６を成膜することができる。ルテニウムプリカーサとしては、シクロペンタジエニル系等の他の有機ルテニウム化合物を用いることもできる。
縦型バッチ式処理装置を用い、導電膜６をＲｕ膜とした場合のステップ３の処理条件の好ましい例は、以下の通りである。
処理温度：２００℃
ルテニウムプリカーサ：Ｒｕ３（ＣＯ）１２
Ｒｕ３（ＣＯ）１２ガス流量：１０ｓｃｃｍ
処理時間：９００ｓｅｃ
処理圧力：０．１Ｔｏｒｒ（１３．３Ｐａ）
導電膜３の少なくとも表面がカーボン膜である場合は、導電膜６を成膜する際のカーボンプリカーサとして、特許文献３に記載されているように、ブタジエン（Ｃ４Ｈ６）等の炭化水素ガスを用いることができ、反応ガスとしてハロゲン含有ガス、例えば、塩素ガス（Ｃｌ２ガス）等のハロゲンガスまたはハロゲン化炭化水素ガスを用いることができる。炭化水素ガスとしては、Ｃ４Ｈ６の他、Ｃ２Ｈ２、Ｃ５Ｈ８を挙げることができる。ハロゲンガスとしては、Ｃｌ２ガスの他、ヨウ素ガス（Ｉ２ガス）を用いることができる。
縦型バッチ式処理装置を用い、導電膜６をカーボン膜とした場合のステップ３の処理条件の好ましい例は、以下の通りである。
処理温度：３５０℃
カーボンプリカーサ：Ｃ４Ｈ６
反応ガス：Ｃｌ２ガス
Ｃ４Ｈ６ガス流量：２００ｓｃｃｍ
Ｃｌ２ガス流量５０ｓｃｃｍ
処理時間：１８０ｍｉｎ
処理圧力：６Ｔｏｒｒ（７９８Ｐａ）
なお、ステップ２およびステップ３の回数は特に限定されず、また、最終の工程も限定されず、ステップ２で終了してもステップ３で終了してもよい。また、絶縁膜５を残す場合は、図５に示すように、ステップ２を１回行うのみでステップ３を行わなくてもよい。また、導電膜６を残す場合はステップ２、３を繰り返さずにステップ３で終了してもよい。
＜第２の実施形態＞
次に、第２の実施形態について説明する。図６は第２の実施形態に係る選択成長方法の一例を示すフローチャート、図７Ａ〜図７Ｇは図６に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。
まず、図７Ａに示すように、被処理体としてのウエハ１上に、絶縁膜２と導電膜である金属膜７とが交互に形成された構造体を準備する（ステップ１１）。この構造体は、半導体集積回路装置の製造中における構造体を模したものであり、絶縁膜２および金属膜７の露出面はウエハ１の被処理面であり、薄膜が選択的に成長される下地となっている。
絶縁膜２は、第１の実施形態と同様、シリコン酸化膜（ＳｉＯ２膜）である。一方、金属膜７として、例えばタングステン（Ｗ）を用いる。
次に、図７Ｂに示すように、金属膜７上に、酸化（燃焼）により気化（昇華）する導電膜８、例えばＲｕ膜またはＣ膜を選択成長させる（ステップ１２）。この処理は、上記特許文献３の図２Ｂに示すステップ２（図１）と同様である。
これにより、金属膜７の触媒作用により金属膜７の表面で導電膜８の成膜反応が促進され、導電膜８として例えば特許文献３の段落００１７に記載された（１）〜（５）式によりＣ膜が成膜される。一方、特許文献３の段落００１５に記載されているように、絶縁膜２としてのＳｉＯ２膜上では成膜反応のインキュベーションタイムが極めて長くなり、金属膜７上に導電膜８が選択的に成長する。
金属膜７を構成する金属としては、Ｗの他、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、テクネチウム（Ｔｃ）、ハフニウム（Ｈｆ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、タンタル（Ｔａ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）等を挙げることができる。
ステップ１２においては、第１の実施形態のステップ３と同様の条件でＲｕ膜またはＣ膜を成膜することができる。
次に、Ｓｉプリカーサの供給（サブステップ１３ａ）と酸化剤の供給（サブステップ１３ｂ）とを交互に複数回繰り返す（ステップ１３）。これは第１の実施形態のステップ２と同様であり、サブステップ１３ａのＳｉプリカーサの供給の際には、図７Ｃに示すように、Ｓｉプリカーサは絶縁膜２および導電膜８の露出面の全面に吸着する。一方、サブステップ１３ｂの酸化剤の供給の際には、図７Ｄに示すように、酸化剤により、ＳｉＯ２膜からなる絶縁膜２上では吸着されたＳｉプリカーサが酸化され、薄いＳｉＯ２単分子膜４が形成されるが、導電膜８上では表面物質、例えばＲｕまたはＣが酸化剤により酸化して昇華（気化）し、減膜する。このとき、導電膜８上のＳｉプリカーサも脱離する。
このため、サブステップ１３ａとサブステップ１３ｂとを所定回数繰り返してステップ１３を行うことにより、図７Ｅに示すように、絶縁膜２を構成するＳｉＯ２膜上には、ＡＬＤにより所定の厚さのＳｉＯ２膜からなる絶縁膜５が形成されて成長し、導電膜８は減膜する。
ステップ１３の際のＳｉプリカーサ、酸化剤、処理条件の好ましい例等は、第１の実施形態のステップ２と同じである。
次に、導電膜８の表面部分と同じ物質を含むプリカーサを供給し、図７Ｆに示すように導電膜８上のみに導電膜８と同様の酸化により気化する導電膜９を選択成長させる（ステップ１４）。このステップは第１の実施形態のステップ３と同様に行われる。
上記ステップ１２を行った後、ステップ１３とステップ１４とを所定回数行い、所定の膜厚に達したら終了する。
これにより、図７Ｇに示すように、絶縁膜２のパターンに自己整合した絶縁膜５および金属膜７のパターンに自己整合した導電膜８および導電膜９とを得ることができる。この場合に、ＳｉＯ２膜からなる絶縁膜５を選択的に成長させる際に、絶縁膜２上ではＡＬＤにより絶縁膜５が成膜され、導電膜８は酸化により気化して減膜するので、絶縁膜５を効果的に選択成長させることができる。
また、本実施形態においても、ＳｉＯ２膜からなる絶縁膜５およびＲｕ膜またはＣ膜からなる導電膜９を選択成長させるので、リソグラフィ工程の必要がなく、絶縁膜２の幅Ｗ１および金属膜７の幅Ｗ２の双方が、リソグラフィの解像度限界以下に微細化されていたとしても、対応することが可能である。
本実施形態においても、所定膜厚の絶縁膜５および導電膜９が形成された後、図８Ａ、図８Ｂに示すように、導電膜８および９または絶縁膜５を除去して、必要な膜を残すことで、上層配線のコネクションアライメントとして用いることが可能となる。なお、このとき、絶縁膜５とともに絶縁膜２の一部または全部を除去してもよく、導電膜８および９とともに金属膜７の一部または全部を除去してもよい。導電膜８および９がＣ膜であるときには、絶縁膜５を成膜する際の酸化剤を用いることにより容易に除去することができる。
なお、ステップ１３およびステップ１４の回数は特に限定されず、また、最終の工程も限定されず、ステップ１３で終了してもステップ１４で終了してもよい。絶縁膜５を残す場合は、図９に示すように、ステップ１２およびステップ１３を１回行って終了し、ステップ１４を行わなくてもよい。
また、下地の金属膜７の材料によっては、導電膜８としてＣ膜を成膜する際に、炭化水素ガスおよびハロゲン含有ガスによる反応が低い温度では生じ難い場合がある。そのような場合には、この反応が生じやすい別の金属からなる金属膜を金属膜７の上に形成してもよい。この場合は、特許文献３の第３の実施形態に記載された方法を用いることができる。
＜第３の実施形態＞
次に、第３の実施形態について説明する。本実施形態では、絶縁膜としてシリコン窒化膜（ＳｉＮ膜）を適用した場合について説明する。図１０は第３の実施形態に係る選択成長方法の一例を示すフローチャート、図１１Ａ〜図１１Ｆは図１０に示す選択成長方法の各工程を行っている際の状態を概略的に示す断面図である。
最初に、図１１Ａに示すように、被処理体として、半導体基板である半導体ウエハ、例えば、シリコンウエハ（以下ウエハという）１上に、絶縁膜１２と導電膜１３とが交互に出現するパターンが形成された構造体を準備する（ステップ２１）。この構造体は、半導体集積回路装置の製造中における構造体を模したものであり、絶縁膜１２および導電膜１３の露出面はウエハ１の被処理面であり、薄膜が選択的に成長される下地となっている。
絶縁膜１２は、シリコン窒化膜（ＳｉＮ膜）であり、導電膜１３は、少なくとも表面部分が窒化により気化する物質、例えばゲルマニウム膜（Ｇｅ膜）である。導電膜１３は、Ｇｅ膜のような、窒化により気化する物質のみであってもよいし、下地物質の上に窒化により気化する物質が形成されていてもよい。
なお、図１１Ａでは、絶縁膜１２と導電膜１３の露出面が同じ高さとなっているが、導電膜１３の高さが絶縁膜１２よりも高くてもよい。
次に、Ｓｉプリカーサの供給（サブステップ２２ａ）と窒化剤の供給（サブステップ２２ｂ）とを交互に複数回繰り返す（ステップ２２）。サブステップ２２ａのＳｉプリカーサの供給の際には、図１１Ｂに示すように、ＳｉプリカーサＰは絶縁膜１２および導電膜１３の露出面の全面に吸着する。一方、サブステップ２２ｂの窒化剤の供給の際には、図１１Ｃに示すように、窒化剤により、ＳｉＮ膜からなる絶縁膜１２上では吸着されたＳｉプリカーサが窒化され、薄いＳｉＮ単分子膜１４が形成されるが、導電膜１３上では表面物質、例えばＧｅが窒化剤により窒化して気化（昇華）し、減膜する。このとき、導電膜１３上のＳｉプリカーサも脱離する。
このため、サブステップ２２ａとサブステップ２２ｂとを所定回数繰り返してステップ２２を行うことにより、図１１Ｄに示すように、絶縁膜１２を構成するＳｉＮ膜上には、ＡＬＤにより所定の厚さのＳｉＮ膜からなる絶縁膜１５が成長し、導電膜１３は減膜する。
次に、導電膜１３の表面部分と同じ物質を含むプリカーサを供給し、図１１Ｅに示すように導電膜１３上のみに導電膜１３と同様の窒化により気化する導電膜１６を選択成長させる（ステップ２３）。すなわち、Ｇｅ等の金属は、ＳｉＯ２上ではインキュベーションタイムが非常に長く、ほとんど成膜されないので導電膜１３上のみに選択成長する。このとき、導電膜１６は、絶縁膜１５にガイドされるように、ほぼ垂直に成長する。
上記ステップ２２とステップ２３とを所定回数行い、所定の膜厚に達したら終了する。
これにより、図１１Ｆに示すように、絶縁膜１２のパターンに自己整合した絶縁膜１５および導電膜１３のパターンに自己整合した導電膜１６とを得ることができる。この場合に、ＳｉＮ膜からなる絶縁膜１５を選択的に成長させる際に、絶縁膜１２上ではＡＬＤにより絶縁膜１５が成膜され、導電膜１３は窒化により気化して減膜するので、絶縁膜１５を効果的に選択成長させることができる。
また、ＳｉＮ膜からなる絶縁膜１５およびＧｅ膜からなる導電膜１６を選択成長させるので、リソグラフィ工程の必要がない。このため、絶縁膜１２の幅Ｗ１および導電膜１３の幅Ｗ２の双方が、リソグラフィの解像度限界以下に微細化されていたとしても対応することが可能である。
以上のように、所定膜厚の絶縁膜１５および導電膜１６が形成された後、図１２Ａ、図１２Ｂに示すように、導電膜１６または絶縁膜１５を除去して、必要な膜を残すことで、上層配線のコネクションアライメントとして用いることが可能となる。なお、このとき、絶縁膜１５とともに絶縁膜１２の一部または全部を除去してもよく、導電膜１６とともに導電膜１３の一部または全部を除去してもよい。
本実施形態においても、処理装置は特に限定されず、例えば、縦型バッチ式成膜装置、被処理体を１枚ずつ処理する枚葉式処理装置等、種々の装置を用いることができる。
次に、上記ステップ２２について詳細に説明する。
上記ステップ２２のサブステップ２２ａに用いられるＳｉプリカーサとしては、第１の実施形態と同様、アミノシラン系ガスを用いる。アミノシラン系ガスとしては、リガンドの分子量が比較的大きいものが好ましく、１分子内に存在する炭化水素基が２個以上のものが好ましい。また、炭化水素基が分子量の小さいメチル基の場合は、１分子内に存在するメチル基が４個以上であることが好ましい。このようなリガンドの分子量が比較的大きいアミノシランは、導電膜１３上に付着した後、窒化剤を供給した際に、窒化剤が導電膜１３に達しやすく、窒化剤によるＳｉＮの生成をほとんど生じさせずに導電膜３を酸化させることが可能となる。
アミノシラン系ガスとして好適な例としては、第１の実施形態と同様のものを用いることができる。アミノシラン系ガスの炭化水素基も第１の実施形態と同様のものを用いることができる。
上記ステップ２２のサブステップ２２ｂに用いられる窒化剤としては、アンモニア（ＮＨ３）、ヒドラジン系ガス、水素ガス等を挙げることができる。
ステップ２２を行う際には、ウエハ１上に絶縁膜１２および導電膜１３を形成した構造体からなる被処理体を処理容器内に保持し、Ｓｉプリカーサとしてのアミノシラン系ガスおよび窒化剤を、第１の実施形態の図４と同様、処理容器内のパージ等、被処理体の吸着ガス等の余分なガスを除去する処理を挟んで交互に供給する。パージガスとしては、Ｎ２ガスやＡｒガス等の不活性ガスを用いることができる。
縦型バッチ式処理装置を用いた場合におけるステップ２２の処理条件の好ましい例は、以下の通りである。
処理温度：３００℃
Ｓｉプリカーサ：３ＤＭＡＳ
窒化剤：ＮＨ３ガス
Ｓｉプリカーサ供給条件
３ＤＭＡＳガス流量：５０〜３００ｓｃｃｍ
供給時間：１〜６０ｓｅｃ
処理圧力：０．１〜５Ｔｏｒｒ（１３．３〜６６７Ｐａ）
窒化条件
ＮＨ３ガス流量：５ｓＬｍ
供給時間：５〜６０ｓｅｃ
処理圧力：０．３Ｔｏｒｒ（３９．９Ｐａ）
次に、ステップ２３について詳細に説明する。
上記ステップ２３に用いられるプリカーサとしては、導電膜１３の少なくとも表面を構成する物質を含むものが用いられ、導電膜１３の表面上に導電膜１３の少なくとも表面と同じ材料からなる導電膜１６を成膜する。例えば、導電膜１３の少なくとも表面がＧｅ膜である場合には、導電膜１６を成膜する際のゲルマニウムプリカーサとして、例えば、モノゲルマン（ＧｅＨ４）等のゲルマン系化合物を用いて、化学蒸着法（ＣＶＤ）、好適には熱ＣＶＤ法により導電膜１６を成膜することができる。
縦型バッチ式処理装置を用い、導電膜１６をＧｅ膜とした場合のステップ２３の処理条件の好ましい例は、以下の通りである。
処理温度：３００℃
ゲルマニウムプリカーサ：ＧｅＨ４
ＧｅＨ４ガス流量：１００ｓｃｃｍ
処理時間：９００ｓｅｃ
処理圧力：１Ｔｏｒｒ（１３３Ｐａ）
なお、ステップ２２およびステップ２３の回数は特に限定されず、また、最終の工程も限定されず、ステップ２２で終了してもステップ２３で終了してもよい。また、絶縁膜１５を残す場合は、図１３に示すように、ステップ２２を１回行うのみでステップ２３を行わなくてもよい。また、導電膜１６を残す場合はステップ２２、２３を繰り返さずにステップ２３で終了してもよい。
また、第２の実施形態のように、下地の金属膜の上に窒化により気化する導電膜を形成した後に、上述した手順でＳｉＮ膜の選択成長および導電膜の選択成長を行ってもよい。
＜他の適用＞
以上、本発明の実施の形態について説明したが、この発明は、上記の実施の形態に限定されることはなく、その趣旨を逸脱しない範囲で種々変形可能である。
例えば、上記実施の形態では、絶縁膜としてのＳｉＯ２膜と、導電膜としてのＲｕ膜やＣ膜のような酸化による気化する物質との組み合わせ、および絶縁膜としてのＳｉＮ膜と、導電膜としてのＧｅ膜のような窒化により気化する物質との組み合わせについて示したが、本発明は、これに限らず、Ｓｉ系の絶縁膜上にＳｉプリカーサとしてアミノシランガスと反応ガスとのＡＬＤによりＳｉ系の絶縁膜を選択成長させ、導電膜として、絶縁膜を膜成長させている間に、反応ガスとの反応により気化して減膜する物質を用いる場合であれば適用可能である。
１；半導体ウエハ（シリコンウエハ）
２；絶縁膜（ＳｉＯ２膜）
３；導電膜（Ｒｕ膜またはＣ膜）
４；ＳｉＯ２単分子膜
５；絶縁膜（ＳｉＯ２膜）
６，８，９；導電膜（Ｒｕ膜またはＣ膜）
７；金属膜
１２；絶縁膜（ＳｉＮ膜）
１３；導電膜（Ｇｅ膜）
１４；ＳｉＮ単分子膜
１５；絶縁膜（ＳｉＮ膜）
１６；導電膜（Ｇｅ膜）

Claims (15)

  1. 絶縁膜と導電膜とが露出している下地上に、薄膜を選択的に成長させる選択成長方法であって、
    絶縁膜と導電膜とが露出している下地を有する被処理体を準備する工程と、
    前記絶縁膜および前記導電膜上にアミノシラン系ガスを吸着させる第１段階、および吸着された前記アミノシラン系ガスと反応してＳｉ系絶縁膜を形成する反応ガスを供給する第２段階を複数回繰り返して前記絶縁膜上にシリコン系絶縁膜を選択的に成長させ、その際に前記反応ガスとの反応により前記導電膜を気化させ、減膜させる工程と
    を有することを特徴とする選択成長方法。
  2. 絶縁膜と導電膜とが露出している下地上に、薄膜を選択的に成長させる選択成長方法であって、
    絶縁膜と導電膜とが露出している下地を有する被処理体を準備する工程と、
    前記絶縁膜および前記導電膜上にアミノシラン系ガスを吸着させる第１段階、および吸着された前記アミノシラン系ガスと反応してＳｉ系絶縁膜を形成する反応ガスを供給する第２段階を複数回繰り返して前記絶縁膜上にシリコン系絶縁膜を選択的に成長させ、その際に前記反応ガスとの反応により前記導電膜を気化させ、減膜させる工程と、
    次いで、前記導電膜を選択的に成長させる工程と
    を有し、前記シリコン系絶縁膜の選択成長工程および前記導電膜の選択成長工程を所定回行うことを特徴とする選択成長方法。
  3. 絶縁膜と導電膜とが露出している下地上に、薄膜を選択的に成長させる選択成長方法であって、
    絶縁膜と導電膜として金属膜とが露出している下地を有する被処理体を準備する工程と、
    前記金属膜の上に、所定の導電膜を選択的に成長させる工程と、
    前記絶縁膜および前記導電膜上にアミノシラン系ガスを吸着させる第１段階、および吸着された前記アミノシラン系ガスと反応してＳｉ系絶縁膜を形成する反応ガスを供給する第２段階を複数回繰り返して前記絶縁膜上にシリコン系絶縁膜を選択的に成長させ、その際に前記反応ガスとの反応により前記導電膜を気化させ、減膜させる工程と
    を有することを特徴とする選択成長方法。
  4. 絶縁膜と導電膜とが露出している下地上に、薄膜を選択的に成長させる選択成長方法であって、
    絶縁膜と導電膜として金属膜とが露出している下地を有する被処理体を準備する工程と、
    前記金属膜の上に、所定の導電膜を選択的に成長させる工程と、
    前記絶縁膜および前記導電膜上にアミノシラン系ガスを吸着させる第１段階、および吸着された前記アミノシラン系ガスと反応してＳｉ系絶縁膜を形成する反応ガスを供給する第２段階を複数回繰り返して前記絶縁膜上にシリコン系絶縁膜を選択的に成長させ、その際に前記反応ガスとの反応により前記導電膜を気化させ、減膜させる工程と、
    前記導電膜を選択的に成長させる工程と
    を有し、前記シリコン系絶縁膜の選択成長工程および前記導電膜の選択成長工程を所定回行うことを特徴とする選択成長方法。
  5. 前記シリコン系絶縁膜の選択成長工程および前記導電膜の選択成長工程のいずれかで終了することを特徴とする請求項２または請求項４に記載の選択成長方法。
  6. 前記金属膜は、タングステン（Ｗ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、テクネチウム（Ｔｃ）、ハフニウム（Ｈｆ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、タンタル（Ｔａ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）からなる群から選択されたものであることを特徴とする請求項３または請求項４に記載の選択成長方法。
  7. 成長させた前記シリコン系絶縁膜または成長させた導電膜を除去する工程をさらに有することを特徴とする請求項１から請求項６のいずれか１項に記載の選択成長方法。
  8. 前記アミノシラン系ガスは、１分子中に２個以上の炭化水素基を含むものであることを特徴とする請求項１から請求項７のいずれか１項に記載の選択成長方法。
  9. 前記アミノシラン系ガスは、前記炭化水素基がメチル基の場合に、１分子中に４個以上のメチル基を含むものであることを特徴とする請求項８に記載の選択成長方法。
  10. 前記シリコン系絶縁膜はシリコン酸化膜であり、前記反応ガスは酸化剤であり、前記導電膜は酸化剤により酸化して気化する物質であることを特徴とする請求項１から請求項９のいずれか１項に記載の選択成長方法。
  11. 前記導電膜は、ルテニウム膜またはカーボン膜であることを特徴とする請求項１０に記載の選択成長方法。
  12. 前記酸化剤は、オゾンガス、Ｏ２ガス、Ｏ２／Ｈ２混合ガス、Ｈ２Ｏガスから選択されたものであることを特徴とする請求項１０または請求項１１に記載の選択成長方法。
  13. 前記シリコン系絶縁膜はシリコン窒化膜であり、前記反応ガスは窒化剤であり、前記導電膜は窒化剤により窒化して気化する物質であることを特徴とする請求項１から請求項９のいずれか１項に記載の選択成長方法。
  14. 前記導電膜は、ゲルマニウム膜であることを特徴とする請求項１３に記載の選択成長方法。
  15. 前記窒化剤は、アンモニアガス、ヒドラジン系ガス、水素ガスから選択されたものであることを特徴とする請求項１３または請求項１４に記載の選択成長方法。
JP2017066859A 2017-03-30 2017-03-30 選択成長方法 Active JP6832776B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017066859A JP6832776B2 (ja) 2017-03-30 2017-03-30 選択成長方法
TW107108936A TWI716675B (zh) 2017-03-30 2018-03-16 選擇性成長方法
KR1020180031468A KR102264574B1 (ko) 2017-03-30 2018-03-19 선택 성장 방법
US15/926,405 US10546741B2 (en) 2017-03-30 2018-03-20 Selective growth method
CN201810298565.0A CN108695151B (zh) 2017-03-30 2018-03-30 选择性沉积方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017066859A JP6832776B2 (ja) 2017-03-30 2017-03-30 選択成長方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020197850A Division JP2021040159A (ja) 2020-11-30 2020-11-30 選択成長方法

Publications (2)

Publication Number Publication Date
JP2018170409A true JP2018170409A (ja) 2018-11-01
JP6832776B2 JP6832776B2 (ja) 2021-02-24

Family

ID=63669771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017066859A Active JP6832776B2 (ja) 2017-03-30 2017-03-30 選択成長方法

Country Status (5)

Country Link
US (1) US10546741B2 (ja)
JP (1) JP6832776B2 (ja)
KR (1) KR102264574B1 (ja)
CN (1) CN108695151B (ja)
TW (1) TWI716675B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020145269A1 (ja) * 2019-01-10 2020-07-16 セントラル硝子株式会社 基板、選択的膜堆積方法、有機物の堆積膜及び有機物
JP2020147788A (ja) * 2019-03-13 2020-09-17 東京エレクトロン株式会社 成膜方法
JP2021014613A (ja) * 2019-07-11 2021-02-12 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
US9895715B2 (en) 2014-02-04 2018-02-20 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10566185B2 (en) 2015-08-05 2020-02-18 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10814349B2 (en) 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US9803277B1 (en) 2016-06-08 2017-10-31 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
JP7169072B2 (ja) * 2017-02-14 2022-11-10 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
CN115233183A (zh) 2017-05-16 2022-10-25 Asm Ip 控股有限公司 电介质上氧化物的选择性peald
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
SG11202110268WA (en) * 2019-03-20 2021-10-28 Kokusai Electric Corp Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus, and program
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
CN110257868B (zh) * 2019-06-13 2020-10-27 西安交通大学 一种硅/镍铁钒光阳极制备方法
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
TW202140833A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積
TW202204658A (zh) 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
KR102364476B1 (ko) * 2020-05-08 2022-02-18 주식회사 한솔케미칼 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법
KR20230173313A (ko) * 2022-06-17 2023-12-27 에스케이스페셜티 주식회사 아미노실란계 전구체를 이용한 실리콘 산화막의 선택적 증착 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142421A (ja) * 2010-12-28 2012-07-26 Tokyo Electron Ltd 薄膜形成方法、薄膜形成装置及びプログラム
JP2016086145A (ja) * 2014-10-29 2016-05-19 東京エレクトロン株式会社 選択成長方法および基板処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3272532B2 (ja) * 1993-12-27 2002-04-08 富士通株式会社 半導体装置の製造方法
TW297158B (ja) * 1994-05-27 1997-02-01 Hitachi Ltd
US7666773B2 (en) * 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
US7790631B2 (en) * 2006-11-21 2010-09-07 Intel Corporation Selective deposition of a dielectric on a self-assembled monolayer-adsorbed metal
EP2104135B1 (en) 2008-03-20 2013-06-12 Siltronic AG A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer
TWI509695B (zh) * 2010-06-10 2015-11-21 Asm Int 使膜選擇性沈積於基板上的方法
JP5931780B2 (ja) 2013-03-06 2016-06-08 東京エレクトロン株式会社 選択エピタキシャル成長法および成膜装置
US9236292B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)
US9895715B2 (en) * 2014-02-04 2018-02-20 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
US10047435B2 (en) * 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
US10103057B2 (en) * 2014-11-11 2018-10-16 The Board Of Trustees Of The University Of Illinois Use of an inhibitor molecule in chemical vapor deposition to afford deposition of copper on a metal substrate with no deposition on adjacent SIO2 substrate
US9349687B1 (en) * 2015-12-19 2016-05-24 International Business Machines Corporation Advanced manganese/manganese nitride cap/etch mask for air gap formation scheme in nanocopper low-K interconnect

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142421A (ja) * 2010-12-28 2012-07-26 Tokyo Electron Ltd 薄膜形成方法、薄膜形成装置及びプログラム
JP2016086145A (ja) * 2014-10-29 2016-05-19 東京エレクトロン株式会社 選択成長方法および基板処理装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020145269A1 (ja) * 2019-01-10 2020-07-16 セントラル硝子株式会社 基板、選択的膜堆積方法、有機物の堆積膜及び有機物
JP7502644B2 (ja) 2019-01-10 2024-06-19 セントラル硝子株式会社 基板、選択的膜堆積方法、有機物の堆積膜及び有機物
JP2020147788A (ja) * 2019-03-13 2020-09-17 東京エレクトロン株式会社 成膜方法
WO2020184212A1 (ja) * 2019-03-13 2020-09-17 東京エレクトロン株式会社 成膜方法
JP7109397B2 (ja) 2019-03-13 2022-07-29 東京エレクトロン株式会社 成膜方法
JP2021014613A (ja) * 2019-07-11 2021-02-12 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム
JP7278164B2 (ja) 2019-07-11 2023-05-19 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム
US11680320B2 (en) 2019-07-11 2023-06-20 Tokyo Electron Limited Ruthenium film forming method and substrate processing system

Also Published As

Publication number Publication date
US20180286667A1 (en) 2018-10-04
KR102264574B1 (ko) 2021-06-11
US10546741B2 (en) 2020-01-28
CN108695151B (zh) 2023-08-22
CN108695151A (zh) 2018-10-23
TWI716675B (zh) 2021-01-21
KR20180111537A (ko) 2018-10-11
TW201901749A (zh) 2019-01-01
JP6832776B2 (ja) 2021-02-24

Similar Documents

Publication Publication Date Title
JP6832776B2 (ja) 選択成長方法
TWI731074B (zh) 相對於基板的第二表面選擇性沈積在基板的第一表面上的製程與方法
KR102626489B1 (ko) 산화물 박막의 증착을 위한 반응기
JP7182676B2 (ja) 周期的堆積により基材上に金属性膜を形成する方法及び関連する半導体デバイス構造
TWI773897B (zh) 用於在圖案化基材的表面上選擇性形成材料的製程
TWI763839B (zh) 電漿增強型原子層沉積製程和通過其來選擇性地於基板的介電表面上沉積氧化物的方法
TWI652734B (zh) 雙重選擇性沉積
TWI686499B (zh) 金屬、金屬氧化物與介電質的選擇性沉積
US8945305B2 (en) Methods of selectively forming a material using parylene coating
JP5497442B2 (ja) 金属炭化物膜の気相成長
KR20200074008A (ko) 주기적 증착 공정에 의해 기판 상에 레늄 함유 막을 형성하는 방법 및 관련 반도체 소자 구조
CN112951729A (zh) 用于在衬底上选择性地形成目标膜的方法
CN110993482A (zh) 选择性钝化和选择性沉积
TWI716346B (zh) 原子層沈積方法及氟化物薄膜
JP2013084959A (ja) 酸化アンチモン膜の原子層堆積
TWI729285B (zh) 金屬薄膜的選擇性沈積
CN113463069A (zh) 两种不同材料同时选择性沉积在两个不同表面上
KR20230152748A (ko) 박막 증착 공정에서 금속 옥시할로겐화물 전구체로부터 산소를 제거하기 위한 시약
Yuan et al. Role of NH3 feeding period to realize high-quality nickel films by hot-wire-assisted atomic layer deposition
TW202237881A (zh) 含過渡金屬材料的選擇性沉積
JP2021040159A (ja) 選択成長方法
JP7245521B2 (ja) 金属薄膜の原子層堆積方法
KR20220087543A (ko) 저 저항률 금속 함유 필름들을 성장시키기 위한 방법들
KR102642469B1 (ko) 유기금속 전구체를 이용한 금속 박막 증착 방법
CN117721436A (zh) 用于选择性地沉积过渡金属的方法和组件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201130

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201130

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201209

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210202

R150 Certificate of patent or registration of utility model

Ref document number: 6832776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250