JP2018022902A - トレンチ型絶縁ゲートmos半導体装置 - Google Patents
トレンチ型絶縁ゲートmos半導体装置 Download PDFInfo
- Publication number
- JP2018022902A JP2018022902A JP2017176446A JP2017176446A JP2018022902A JP 2018022902 A JP2018022902 A JP 2018022902A JP 2017176446 A JP2017176446 A JP 2017176446A JP 2017176446 A JP2017176446 A JP 2017176446A JP 2018022902 A JP2018022902 A JP 2018022902A
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- type
- conductivity type
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 230000015556 catabolic process Effects 0.000 claims abstract description 84
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 100
- 238000009792 diffusion process Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 85
- 238000004519 manufacturing process Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 19
- 238000009826 distribution Methods 0.000 description 17
- 210000000746 body region Anatomy 0.000 description 14
- 230000006378 damage Effects 0.000 description 13
- 230000009191 jumping Effects 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- -1 boron ions Chemical class 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000011835 investigation Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
【解決手段】ストライプ状の平面パターンを有するトレンチ61に囲まれたフローティングp領域152の表面に形成されている絶縁膜62に一定の間隔でコンタクトホール63が設けられ、エミッタ電極が導電接続される。フローティングp領域152の不純物濃度分布とコンタクトホール63間の距離で決まる抵抗成分を、デバイスの活性領域の単位面積当たり100mΩ/cm2以下にする。
【選択図】図30
Description
構成と言える。この構成では、トレンチゲート構造でありながら、チャネル電流が半導体基板の表面に垂直な方向だけでなく、基板に水平な方向にも流れるようになるので、縦型/トレンチ型IGBTが低オン抵抗と高耐圧を同時に実現可能なものとなる(特許文献3)。また、pベース領域の周囲を半導体基板よりも高濃度(密度)のn+型領域によって囲うことで、nベース層(ドリフト層)内の表面近傍のホール濃度(密度)を上昇させる構造(特許文献4)等もある。
m2,1200V級デバイスでは100A/cm2〜150A/cm2,2500V級デバイスでは40A/cm2〜60A/cm2と、概ね、V×I ≒ 150k VA 程度である。
:総エミッタ幅(または長さ)で調整することが望ましい。すなわち、総エミッタ幅(または長さ)を調整することで制限電流を調整することが望ましい。ここで、総エミッタ幅(または長さ)Zとは、トレンチ13間にある単位セルにおけるエミッタ領域16がトレンチ13と接触する部分の幅(長さ)について単位面積当たりの全セル数を合計した幅(長さ)である。以下、エミッタ幅をエミッタ長さということもあるが、同じことである。
上記発明のトレンチ型絶縁ゲートMOS半導体装置において、前記局部的な開口部は、形成間隔が一定であり、かつ、前記トレンチの長手方向の幅よりも、トレンチの長手方向に対する直角の方向に長い辺を持つことにしてもよい。
[数2]tn->5×ρ−90 式(2)
上記発明のトレンチ型絶縁ゲートMOS半導体装置において、耐圧クラスが1200V級において、前記一導電型半導体基板の抵抗率(ρ(Ωcm))および厚さ(tn-(μm))が次式(3)で示される関係を有することにしてもよい。
[数3]tn->4×ρ−110 式(3)
上記発明のトレンチ型絶縁ゲートMOS半導体装置において、耐圧クラスが3300V級において、前記一導電型半導体基板の抵抗率(ρ(Ωcm))および厚さ(tn-(μm))が次式(4)で示される関係を有することにしてもよい。
[数4]tn->3×ρ−180 式(4)
上記発明のトレンチ型絶縁ゲートMOS半導体装置において、耐圧クラスをVmaxとした場合、前記一導電型半導体基板の抵抗率(ρ(Ωcm))と濃度((密度)ND(cm-3))の相関はρ×ND≒4.59×1016cm-3を適用して換算し、前記抵抗率および厚さ(tn-(μm))が次式(5)で示される関係を有することにしてもよい。
[数5]ND×(tn-+0.033Vmax+70)>1.54×1018×Vmax-0.299 式(5)
(参考例1)
以下、本発明の参考例1について、図1〜図9を参照して説明する。なお、本参考例1では、特に、耐圧1200Vのトレンチ型IGBTについて説明する。
の最小幅を1μmとし、トレンチとトレンチの間の中央部に最小幅部分が配置されるように形成した。
ッファ層50およびp型コレクタ層51をイオン注入ならびに熱処理によって形成しない製造方法とすることもできる。
1)半導体基板の仕様とフィールドストップ層(FS層)に起因するアバランシェ降伏突入時の電流増加
2)IGBTの表面構造に起因するアバランシェ降伏突入時の電流増加、である。
[数6]
ND×(tn-+0.033Vmax+70)>1.54×1018Vmax-0.299で示される範囲で基板濃度(密度)NDと基板厚さtn-を選択すればよい。ここで、抵抗率と濃度(密度)の相関はρ×ND≒4.59×1016cm-3を適用して換算した。
(実施例)
実施例にかかる図30(a)の要部平面図では、ストライプ状の平面パターンを有するトレンチ61に囲まれた領域がフローティングp領域152であり、図30(c)に示すように、このフローティングp領域152の表面に形成されている絶縁膜62に一定の間隔でコンタクトホール63が設けられ、エミッタ電極71がコンタクトホール63を介してフローティングp領域152に導電接続される。図30(a)、(b)に示すように、隣接するフローティングp領域152の間にはトレンチ61を挟んで、pベース領域52とその表面層に形成されるエミッタ領域53と高濃度p+型ボディ領域54の表面に、エミッタ電極71のエミッタコンタクトホール64が形成される。
(参考例2)
図31に示すIGBTの平面図(a)と(a)のA−A断面図である同図(b)では、フローティングp領域の濃度(密度)(またはシート抵抗(Ω/cm2))と、トレンチ長手方向のエミッタランナー65間の距離を調節することで、チップの活性領域外周部に設けられたエミッタランナー65を、前述したフローティングp領域上のコンタクトホール63と同様の機能を持たせた場合である。
12、12a、52 pベース領域
12b、152 フローティングp領域、第二トレンチ間表面領域
13、61 トレンチ
14 ゲート酸化膜、
15、72 ゲート電極
16、53 n+型エミッタ領域、
17、54 p+型ボディ領域
18、62 絶縁膜、BPSG
19、71 エミッタ電極
22、73 コレクタ電極
23 レジストマスク
40、64 エミッタコンタクトホール
50、55 n型バッファ層、n型FS層
51、56 p型コレクタ層
63 コンタクトホール
65 エミッタランナー
80 トレンチゲート構造
Claims (10)
- 一導電型半導体基板の一方の主表面に選択的に形成される他導電型ベース領域と、
該ベース領域の表面に選択的に形成される一導電型エミッタ領域と、
該一導電型エミッタ領域表面から前記他導電型ベース領域を貫き、前記一導電型半導体基板に達する複数の直線状平面パターンを有するトレンチと、
該トレンチ内にゲート絶縁膜を介して形成されるゲート電極と、
前記他導電型ベース領域と前記一導電型エミッタ領域の両表面に接触するエミッタ電極と、
前記一導電型半導体基板の他方の主表面に形成される他導電型コレクタ層と、
該コレクタ層に接触するコレクタ電極と、
前記一導電型半導体基板であるドリフト層と前記他導電型コレクタ層との間に一導電型で、かつ、前記ドリフト層よりも高濃度であって前記他方の主表面からの拡散深さが10μm以上のフィールドストップ層と、
を備えるトレンチゲート型絶縁ゲートバイポーラトランジスタにおいて、
前記他導電型ベース領域は前記複数のトレンチによって第一領域と第二領域に区分され、該第一領域の半導体基板表面にはエミッタ電極が直接接触し、前記第二領域表面には絶縁膜を介してエミッタ電極が接触し、かつ前記第二領域表面の絶縁膜に設けられる局部的な開口部を介して前記エミッタ電極が前記第二領域表面に接続され、前記局部的な開口部の形成間隔によって調整され単位面積当たり100mΩ/cm2以下の抵抗成分を有するように形成された前記第二領域を通って電流の一部がエミッタ電極に流れる構成を備えることを特徴とするトレンチ型絶縁ゲートMOS半導体装置。 - 前記局部的な開口部は、形成間隔が一定であり、かつ、前記トレンチの長手方向の幅よりも、トレンチの長手方向に対する直角の方向に長い辺を持つことを特徴とする請求項1に記載のトレンチ型絶縁ゲートMOS半導体装置。
- オフ状態において、アバランシェ降伏を起こす際に、前記他導電型ベース領域の第一領域と前記ドリフト層との間のpn接合から該ドリフト層内を前記コレクタ層に向かって広がる空間電荷領域の端部と前記コレクタ層の間隔が少なくとも10μm以上であることを特徴とする請求項1または2に記載のトレンチ型絶縁ゲートMOS半導体装置。
- 前記フィールドストップ層の不純物濃度が1×1016cm-3よりも低濃度であることを特徴とする請求項1から3のいずれか一項に記載のトレンチ型絶縁ゲートMOS半導体装置。
- オフ状態において、アバランシェ降伏を起こす際に、前記他導電型ベース領域と前記ドリフト層との間に形成されるpn接合から該ドリフト層内を前記コレクタ層に向かって広がる空間電荷領域の端部から前記コレクタ層までの間に存在する、前記フィールドストップ層の非空間電荷領域の不純物濃度が1×1012cm-3以上であることを特徴とする請求項4に記載のトレンチ型絶縁ゲートMOS半導体装置。
- 前記ドリフト層のライフタイムが1μsよりも長いことを特徴とする請求項5に記載のトレンチ型絶縁ゲートMOS半導体装置。
- 耐圧クラスが600V級において、前記一導電型半導体基板の抵抗率(ρ(Ωcm))および厚さ(tn-(μm))が次式(1)で示される関係を有することを特徴とする請求項6に記載のトレンチ型絶縁ゲートMOS半導体装置。
[数1]tn->5×ρ−90 式(1) - 耐圧クラスが1200V級において、前記一導電型半導体基板の抵抗率(ρ(Ωcm))および厚さ(tn-(μm))が次式(2)で示される関係を有することを特徴とする請求項6に記載のトレンチ型絶縁ゲートMOS半導体装置。
[数2]tn->4×ρ−110 式(2) - 耐圧クラスが3300V級において、前記一導電型半導体基板の抵抗率(ρ(Ωcm))および厚さ(tn-(μm))が次式(3)で示される関係を有することを特徴とする請求項6に記載のトレンチ型絶縁ゲートMOS半導体装置。
[数3]tn->3×ρ−180 式(3) - 耐圧クラスをVmaxとした場合、前記一導電型半導体基板の抵抗率(ρ(Ωcm))と濃度((密度)ND(cm-3))の相関はρ×ND≒4.59×1016cm-3を適用して換算し、前記抵抗率および厚さ(tn-(μm))が次式(4)で示される関係を有することを特徴とする請求項6に記載のトレンチ型絶縁ゲートMOS半導体装置。
[数4]ND×(tn-+0.033Vmax+70)>1.54×1018×Vmax-0.299 式(4)
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007181025 | 2007-07-10 | ||
JP2007181025 | 2007-07-10 | ||
JP2007279761 | 2007-10-29 | ||
JP2007279761 | 2007-10-29 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017130340A Division JP6356322B2 (ja) | 2007-07-10 | 2017-07-03 | トレンチゲート型絶縁ゲートバイポーラトランジスタ |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018206664A Division JP6501331B2 (ja) | 2007-07-10 | 2018-11-01 | トレンチゲート型mos半導体装置 |
JP2019079085A Division JP2019117953A (ja) | 2007-07-10 | 2019-04-18 | トレンチゲート型絶縁ゲートバイポーラトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018022902A true JP2018022902A (ja) | 2018-02-08 |
JP6547803B2 JP6547803B2 (ja) | 2019-07-24 |
Family
ID=40252347
Family Applications (7)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008156098A Active JP5596278B2 (ja) | 2007-07-10 | 2008-06-16 | トレンチ型絶縁ゲートmos半導体装置 |
JP2013140305A Pending JP2013191896A (ja) | 2007-07-10 | 2013-07-04 | トレンチ型絶縁ゲートmos半導体装置 |
JP2015122316A Pending JP2015201660A (ja) | 2007-07-10 | 2015-06-17 | トレンチ型絶縁ゲートmos半導体装置 |
JP2017130340A Active JP6356322B2 (ja) | 2007-07-10 | 2017-07-03 | トレンチゲート型絶縁ゲートバイポーラトランジスタ |
JP2017176446A Active JP6547803B2 (ja) | 2007-07-10 | 2017-09-14 | トレンチゲート型絶縁ゲートバイポーラトランジスタ |
JP2018206664A Active JP6501331B2 (ja) | 2007-07-10 | 2018-11-01 | トレンチゲート型mos半導体装置 |
JP2019079085A Withdrawn JP2019117953A (ja) | 2007-07-10 | 2019-04-18 | トレンチゲート型絶縁ゲートバイポーラトランジスタ |
Family Applications Before (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008156098A Active JP5596278B2 (ja) | 2007-07-10 | 2008-06-16 | トレンチ型絶縁ゲートmos半導体装置 |
JP2013140305A Pending JP2013191896A (ja) | 2007-07-10 | 2013-07-04 | トレンチ型絶縁ゲートmos半導体装置 |
JP2015122316A Pending JP2015201660A (ja) | 2007-07-10 | 2015-06-17 | トレンチ型絶縁ゲートmos半導体装置 |
JP2017130340A Active JP6356322B2 (ja) | 2007-07-10 | 2017-07-03 | トレンチゲート型絶縁ゲートバイポーラトランジスタ |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018206664A Active JP6501331B2 (ja) | 2007-07-10 | 2018-11-01 | トレンチゲート型mos半導体装置 |
JP2019079085A Withdrawn JP2019117953A (ja) | 2007-07-10 | 2019-04-18 | トレンチゲート型絶縁ゲートバイポーラトランジスタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US8334565B2 (ja) |
JP (7) | JP5596278B2 (ja) |
DE (2) | DE102008032547B4 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019036748A (ja) * | 2007-07-10 | 2019-03-07 | 富士電機株式会社 | トレンチゲート型絶縁ゲートバイポーラトランジスタ |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2045844A1 (en) * | 2007-10-03 | 2009-04-08 | ABB Technology AG | Semiconductor Module |
WO2011074124A1 (ja) * | 2009-12-18 | 2011-06-23 | 富士電機ホールディングス株式会社 | 半導体装置 |
KR101211041B1 (ko) * | 2010-10-29 | 2012-12-12 | 에스케이하이닉스 주식회사 | 식각 균일도 향상을 위한 반도체장치 제조 방법 |
JP6270799B2 (ja) * | 2011-05-16 | 2018-01-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN103078489B (zh) * | 2011-10-25 | 2015-12-16 | 昂宝电子(上海)有限公司 | 用于利用开关频率抖动减少电磁干扰的***和方法 |
JP5973730B2 (ja) * | 2012-01-05 | 2016-08-23 | ルネサスエレクトロニクス株式会社 | Ie型トレンチゲートigbt |
JP2014075582A (ja) * | 2012-09-12 | 2014-04-24 | Fuji Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
US20140131766A1 (en) * | 2012-11-15 | 2014-05-15 | Infineon Technologies Ag | Inhomogenous Power Semiconductor Devices |
JP6038737B2 (ja) * | 2013-06-24 | 2016-12-07 | 株式会社 日立パワーデバイス | 半導体装置及びそれを用いた電力変換装置 |
DE112014003712T5 (de) * | 2013-12-16 | 2016-04-28 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
JP2016096307A (ja) * | 2014-11-17 | 2016-05-26 | トヨタ自動車株式会社 | 半導体装置 |
CN106960867B (zh) * | 2016-01-08 | 2020-04-21 | 常州中明半导体技术有限公司 | 一种绝缘栅双极型晶体管器件 |
JP7020185B2 (ja) * | 2017-03-15 | 2022-02-16 | 富士電機株式会社 | 半導体装置 |
WO2019097836A1 (ja) | 2017-11-16 | 2019-05-23 | 富士電機株式会社 | 半導体装置 |
DE112019002288T5 (de) * | 2018-12-19 | 2021-02-04 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
CN112687728B (zh) * | 2020-12-14 | 2022-09-09 | 株洲中车时代半导体有限公司 | 一种沟槽栅igbt器件及其制备方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260662A (ja) * | 1996-03-27 | 1997-10-03 | Fuji Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
JPH1050724A (ja) * | 1996-07-30 | 1998-02-20 | Toshiba Corp | 半導体装置 |
JP2003338626A (ja) * | 2002-03-12 | 2003-11-28 | Fuji Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
JP2004039838A (ja) * | 2002-07-03 | 2004-02-05 | Renesas Technology Corp | トレンチゲート型半導体装置 |
JP2004335719A (ja) * | 2003-05-07 | 2004-11-25 | Fuji Electric Holdings Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
JP2005175425A (ja) * | 2003-11-20 | 2005-06-30 | Fuji Electric Device Technology Co Ltd | 絶縁ゲート型半導体装置 |
JP2007074006A (ja) * | 1996-04-11 | 2007-03-22 | Mitsubishi Electric Corp | 高耐圧半導体装置およびその製造方法 |
JP2007165424A (ja) * | 2005-12-12 | 2007-06-28 | Fuji Electric Device Technology Co Ltd | イグナイタ用半導体装置 |
JP2015201660A (ja) * | 2007-07-10 | 2015-11-12 | 富士電機株式会社 | トレンチ型絶縁ゲートmos半導体装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3288218B2 (ja) | 1995-03-14 | 2002-06-04 | 三菱電機株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
JP3850054B2 (ja) * | 1995-07-19 | 2006-11-29 | 三菱電機株式会社 | 半導体装置 |
JP3488772B2 (ja) * | 1996-01-16 | 2004-01-19 | 三菱電機株式会社 | 半導体装置 |
US6040599A (en) * | 1996-03-12 | 2000-03-21 | Mitsubishi Denki Kabushiki Kaisha | Insulated trench semiconductor device with particular layer structure |
JP3924975B2 (ja) | 1999-02-05 | 2007-06-06 | 富士電機デバイステクノロジー株式会社 | トレンチ型絶縁ゲートバイポーラトランジスタ |
JP2000269520A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 高耐圧型半導体装置 |
JP2001274400A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | 半導体装置 |
JP4581179B2 (ja) | 2000-04-26 | 2010-11-17 | 富士電機システムズ株式会社 | 絶縁ゲート型半導体装置 |
JP4904612B2 (ja) | 2000-05-22 | 2012-03-28 | 富士電機株式会社 | Igbt |
JP3687614B2 (ja) | 2001-02-09 | 2005-08-24 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
JP4023773B2 (ja) * | 2001-03-30 | 2007-12-19 | 株式会社東芝 | 高耐圧半導体装置 |
JP3927111B2 (ja) * | 2002-10-31 | 2007-06-06 | 株式会社東芝 | 電力用半導体装置 |
JP4085781B2 (ja) * | 2002-11-01 | 2008-05-14 | トヨタ自動車株式会社 | 電界効果型半導体装置 |
JP4703138B2 (ja) * | 2004-06-18 | 2011-06-15 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
JP5179703B2 (ja) * | 2005-01-04 | 2013-04-10 | 富士電機株式会社 | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 |
JP4857566B2 (ja) * | 2005-01-27 | 2012-01-18 | 富士電機株式会社 | 絶縁ゲート型半導体装置とその製造方法 |
US7956419B2 (en) * | 2005-11-02 | 2011-06-07 | International Rectifier Corporation | Trench IGBT with depletion stop layer |
JP4910489B2 (ja) * | 2006-06-07 | 2012-04-04 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
US7638839B2 (en) * | 2007-03-09 | 2009-12-29 | Hitachi, Ltd. | Power semiconductor device and power conversion device using the same |
-
2008
- 2008-06-16 JP JP2008156098A patent/JP5596278B2/ja active Active
- 2008-07-10 US US12/171,041 patent/US8334565B2/en active Active
- 2008-07-10 DE DE102008032547.3A patent/DE102008032547B4/de active Active
- 2008-07-10 DE DE102008064829.9A patent/DE102008064829B3/de active Active
-
2013
- 2013-07-04 JP JP2013140305A patent/JP2013191896A/ja active Pending
-
2015
- 2015-06-17 JP JP2015122316A patent/JP2015201660A/ja active Pending
-
2017
- 2017-07-03 JP JP2017130340A patent/JP6356322B2/ja active Active
- 2017-09-14 JP JP2017176446A patent/JP6547803B2/ja active Active
-
2018
- 2018-11-01 JP JP2018206664A patent/JP6501331B2/ja active Active
-
2019
- 2019-04-18 JP JP2019079085A patent/JP2019117953A/ja not_active Withdrawn
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260662A (ja) * | 1996-03-27 | 1997-10-03 | Fuji Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
JP2007074006A (ja) * | 1996-04-11 | 2007-03-22 | Mitsubishi Electric Corp | 高耐圧半導体装置およびその製造方法 |
JPH1050724A (ja) * | 1996-07-30 | 1998-02-20 | Toshiba Corp | 半導体装置 |
JP2003338626A (ja) * | 2002-03-12 | 2003-11-28 | Fuji Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
JP2004039838A (ja) * | 2002-07-03 | 2004-02-05 | Renesas Technology Corp | トレンチゲート型半導体装置 |
JP2004335719A (ja) * | 2003-05-07 | 2004-11-25 | Fuji Electric Holdings Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
JP2005175425A (ja) * | 2003-11-20 | 2005-06-30 | Fuji Electric Device Technology Co Ltd | 絶縁ゲート型半導体装置 |
JP2007165424A (ja) * | 2005-12-12 | 2007-06-28 | Fuji Electric Device Technology Co Ltd | イグナイタ用半導体装置 |
JP2015201660A (ja) * | 2007-07-10 | 2015-11-12 | 富士電機株式会社 | トレンチ型絶縁ゲートmos半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019036748A (ja) * | 2007-07-10 | 2019-03-07 | 富士電機株式会社 | トレンチゲート型絶縁ゲートバイポーラトランジスタ |
Also Published As
Publication number | Publication date |
---|---|
JP2015201660A (ja) | 2015-11-12 |
US20090014754A1 (en) | 2009-01-15 |
DE102008032547A1 (de) | 2009-04-16 |
DE102008064829B3 (de) | 2017-06-29 |
JP2009135408A (ja) | 2009-06-18 |
DE102008032547B4 (de) | 2015-08-20 |
JP6501331B2 (ja) | 2019-04-17 |
JP6547803B2 (ja) | 2019-07-24 |
JP2019117953A (ja) | 2019-07-18 |
JP2013191896A (ja) | 2013-09-26 |
JP2019036748A (ja) | 2019-03-07 |
JP5596278B2 (ja) | 2014-09-24 |
JP6356322B2 (ja) | 2018-07-11 |
JP2017195406A (ja) | 2017-10-26 |
US8334565B2 (en) | 2012-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6356322B2 (ja) | トレンチゲート型絶縁ゲートバイポーラトランジスタ | |
US9634130B2 (en) | Semiconductor device | |
US10109725B2 (en) | Reverse-conducting semiconductor device | |
KR101745776B1 (ko) | 전력용 반도체 소자 | |
US8614483B2 (en) | Insulated gate semiconductor device | |
JP5272410B2 (ja) | 半導体装置およびその製造方法 | |
US8405122B2 (en) | Insulated gate semiconductor device | |
KR100776786B1 (ko) | 공핍 중지층을 구비한 트렌치 igbt | |
JP2019537274A (ja) | ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法 | |
JP3338185B2 (ja) | 半導体装置 | |
JP2023087117A (ja) | 半導体装置 | |
US11189688B2 (en) | Insulated gate power semiconductor device and method for manufacturing such device | |
US11482615B2 (en) | Super-junction power MOSFET device with improved ruggedness, and method of manufacturing | |
US9245986B2 (en) | Power semiconductor device and method of manufacturing the same | |
CN115241268A (zh) | 半导体装置 | |
JP4904635B2 (ja) | 半導体装置およびその製造方法 | |
WO2016001182A2 (en) | Semiconductor device | |
WO2023112547A1 (ja) | 半導体装置 | |
JP2024046362A (ja) | 半導体装置 | |
JP2022016169A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181101 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190128 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190610 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6547803 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |