JP2013191896A - トレンチ型絶縁ゲートmos半導体装置 - Google Patents
トレンチ型絶縁ゲートmos半導体装置 Download PDFInfo
- Publication number
- JP2013191896A JP2013191896A JP2013140305A JP2013140305A JP2013191896A JP 2013191896 A JP2013191896 A JP 2013191896A JP 2013140305 A JP2013140305 A JP 2013140305A JP 2013140305 A JP2013140305 A JP 2013140305A JP 2013191896 A JP2013191896 A JP 2013191896A
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- conductivity type
- type
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 111
- 230000015556 catabolic process Effects 0.000 claims abstract description 86
- 239000012535 impurity Substances 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 3
- 210000000746 body region Anatomy 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 92
- 238000004519 manufacturing process Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 19
- 238000009826 distribution Methods 0.000 description 17
- 230000006378 damage Effects 0.000 description 11
- 230000009191 jumping Effects 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- -1 boron ions Chemical class 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000011835 investigation Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
【解決手段】複数の直線状で平行な表面パターンを有するトレンチの複数のトレンチ13間に、p型ベース領12域表面とn型半導体基板11表面が前記トレンチ13の長手方向に沿って交互に繰返し表面配置され、エミッタ電極19が前記p型ベース領域12表面内の前記n型エミッタ領域16とp+型ボディ領域17の両表面に共通に導電接触する第一トレンチ間表面領域と、前記トレンチ13の長手方向に沿った表面に前記p型ベース領域12表面と前記n型半導体基板11表面とのいずれかが占有する第二トレンチ間表面領域とを備えていることとする。
【選択図】 図12
Description
1)ゲート電流igがiGCを決定している(=igがdVCE/dtを決定している)状態。
すなわち、比較的GC間容量が小さい場合には、前記1)の状態が、逆に比較的GC間容量が大きい場合には、前記2)の状態が現れる。
電極に流れる構成を備えることを特徴とするトレンチ型絶縁ゲートMOS半導体装置。
特許請求の範囲の請求項9記載の発明によれば、耐圧クラスが600V級において、前記一導電型半導体基板の抵抗率(ρ(Ωcm))および厚さ(tn-(μm))が次式(2)で示される関係を有することを特徴とする請求項8記載のトレンチ型絶縁ゲートMOS半導体装置。
[数2]tn->5×ρ−90 式(2)
特許請求の範囲の請求項10記載の発明によれば、耐圧クラスが1200V級において、前記一導電型半導体基板の抵抗率(ρ(Ωcm))および厚さ(tn-(μm))が次式(3)で示される関係を有することを特徴とする請求項8記載のトレンチ型絶縁ゲートMOS半導体装置。
[数3]tn->4×ρ−110 式(3)
特許請求の範囲の請求項11記載の発明によれば、耐圧クラスが3300V級において、前記一導電型半導体基板の抵抗率(ρ(Ωcm))および厚さ(tn-(μm))が次式(4)で示される関係を有することを特徴とする請求項8記載のトレンチ型絶縁ゲートMOS半導体装置。
[数4]tn->3×ρ−180 式(4)
特許請求の範囲の請求項12記載の発明によれば、耐圧クラスをVmaxとした場合、前記一導電型半導体基板の抵抗率(ρ(Ωcm))と濃度((密度)ND(cm-3))の相関はρ×ND≒4.59×1016cm-3を適用して換算し、前記抵抗率および厚さ(tn-(μm))が次式(5)で示される関係を有することを特徴とする請求項8記載のトレンチ型絶縁ゲートMOS半導体装置。
[数5]ND×(tn-+0.033Vmax+70)>1.54×1018×Vmax-0.299 式(5)
まず、従来の技術と同様に、n-ベース領域11となる、面方位100で比抵抗が約50Ωcmのn-型のシリコン半導体基板11を用意する(図1)。その基板11の表面に、図示しないガードリング形成のためのレジストマスクパターンを形成し、p型不純物をイオン注入し、レジスト除去後に熱処理を行うことで、チップの周辺部にガードリング層を形成する。この熱処理の際に酸化膜30を形成し、ホトリソグラフィにより前記酸化膜30にトレンチ形成用の開口を形成し、図2に示すようにトレンチ13を所定の深さまで半導体基板11を異方性のガスエッチングすることにより形成する。
ッファ層50およびp型コレクタ層51をイオン注入ならびに熱処理によって形成しない製造方法とすることもできる。
1)半導体基板の仕様とフィールドストップ層(FS層)に起因するアバランシェ降伏突入時の電流増加
2)IGBTの表面構造に起因するアバランシェ降伏突入時の電流増加、である。
[数6]
ND×(tn-+0.033Vmax+70)>1.54×1018Vmax-0.299で示される範囲で基板濃度(密度)NDと基板厚さtn-を選択すればよい。ここで、抵抗率と濃度(密度)の相関はρ×ND≒4.59×1016cm-3を適用して換算した。
)では、アバランシェ降伏突入時の破壊は見られない(前記図22で、破壊されないような範囲の基板抵抗率/基板厚さをそれぞれ選択しているため)。
アバランシェ突入時の発生電流が多い、かつ、電流経路が狭く、電流密度が高いという状態となっているので、アバランシェ降伏突入時に破壊しやすい。従って、アバランシェ降伏時の破壊を回避するためには、アバランシェ降伏突入時の電流経路を図27のデバイスのように均一にする必要がある。この結果、1)全てのトレンチ61間に電流経路を設け、等電位面を均一にし、電界強度分布を均一に近づける構造。2)電流経路をできるだけ均一にして、電流集中を緩和する構造とすることが重要であることが分かる。
エミッタ電極71のエミッタコンタクトホール64が形成される。
12、12a、52 pベース領域
12b、152 フローティングp領域、第二トレンチ間表面領域
13、61 トレンチ
14 ゲート酸化膜、
15、72 ゲート電極
16、53 n+型エミッタ領域、
17、54 p+型ボディ領域
18、62 絶縁膜、BPSG
19、71 エミッタ電極
22、73 コレクタ電極
23 レジストマスク
40、64 エミッタコンタクトホール
50、55 n型バッファ層、n型FS層
5156 p型コレクタ層
63 コンタクトホール
65 エミッタランナー
80 トレンチゲート構造。
Claims (12)
- 一導電型半導体基板の一方の主表面に選択的に形成される他導電型ベース領域と該ベース領域表面に選択的に形成される一導電型エミッタ領域と、該一導電型エミッタ領域表面から前記他導電型ベース領域を貫き、前記一導電型半導体基板に達する複数の直線状平面パターンを有するトレンチと、該トレンチ内にゲート絶縁膜を介して形成されるゲート電極と、前記他導電型ベース領域と前記一導電型エミッタ領域の両表面に接触するエミッタ電極と、前記一導電型半導体基板の他方の主表面に形成される他導電型コレクタ層と、該コレクタ層に接触するコレクタ電極と、前記一導電型半導体基板であるドリフト層と前記他導電型コレクタ層との間に一導電型で、かつ、前記ドリフト層よりも高濃度であって前記他方の主表面からの拡散深さが10μm以上のフィールドストップ層を備えるトレンチゲート型絶縁ゲートバイポーラトランジスタにおいて、前記他導電型ベース領域は前記複数のトレンチによって第一領域と第二領域に区分され、該第一領域の半導体基板表面にはエミッタ電極が直接接触し、前記第二領域表面には絶縁膜を介してエミッタ電極が接触し、かつ単位面積当たり100mΩ/cm2以下の抵抗成分を有するように形成された前記第
二領域を通って電流の一部がエミッタ電極に流れる構成を備えることを特徴とするトレンチ型絶縁ゲートMOS半導体装置。 - 前記第二領域を通って電流の一部がエミッタ電極に流れる構成が、前記第二領域表面の絶縁膜に設けられる選択的開口部を介して前記エミッタ電極が前記第二領域表面に接続される構成であることを特徴とする請求項1記載のトレンチ型絶縁ゲートMOS半導体装置。
- 前記第二領域を通って電流の一部がエミッタ電極に流れる構成が、前記第一領域と第二領域の長手方向の外側に配置されるエミッタランナーに前記エミッタ電極が接続される構成であることを特徴とする請求項1記載のトレンチ型絶縁ゲートMOS半導体装置。
- オフ状態において、アバランシェ降伏を起こす際に、前記他導電型ベース領域の第一領域と前記ドリフト層との間のpn接合から該ドリフト層内を前記コレクタ層に向かって広がる空間電荷領域の端部と前記コレクタ層の間隔が少なくとも10μm以上であることを特徴とする請求項2または3に記載のトレンチ型絶縁ゲートMOS半導体装置。
- 一導電型半導体基板の一方の主表面に選択的に形成される他導電型ベース領域と該ベース領域表面に選択的に形成される一導電型エミッタ領域と、該一導電型エミッタ領域表面から前記他導電型ベース領域を貫き、前記一導電型半導体基板に達する複数の直線状平面パターンを有するトレンチと、該トレンチ内にゲート絶縁膜を介して形成されるゲート電極と、前記他導電型ベース領域と前記一導電型エミッタ領域の両表面に接触するエミッタ電極と、前記一導電型半導体基板の他方の主表面に形成される他導電型コレクタ層と、該コレクタ層に接触するコレクタ電極と、前記一導電型半導体基板であるドリフト層と前記他導電型コレクタ層との間に一導電型で、かつ、前記ドリフト層よりも高濃度であって前記他方の主表面からの拡散深さが10μm以上のフィールドストップ層を備え、前記複数トレンチの間に位置する他導電型ベース領域表面にはエミッタ電極が直接接触するトレンチゲート型絶縁ゲートバイポーラトランジスタにおいて、オフ状態において、アバランシェ降伏を起こす際に、前記他導電型ベース領域と前記ドリフト層との間に形成されるpn接合から前記コレクタ層に向かって広がる空間電荷領域の端部と前記コレクタ層の間隔が少なくとも10μm以上であることを特徴とするトレンチ型絶縁ゲートMOS半導体装置。
- 前記フィールドストップ層の不純物濃度が1×1016cm-3よりも低濃度であることを特徴とする請求項1または5に記載のトレンチゲート型絶縁ゲートバイポーラトランジスタ。
- オフ状態において、アバランシェ降伏を起こす際に、前記他導電型ベース領域と前記ドリフト層との間に形成されるpn接合から該ドリフト層内を前記コレクタ層に向かって広がる空間電荷領域の端部から前記コレクタ層までの間に存在する、前記フィールドストップ層の非空間電荷領域の不純物濃度が1×1012cm-3以上であることを特徴とする請求項6記載のトレンチ型絶縁ゲートMOS半導体装置。
- 前記ドリフト層のライフタイムが1μsよりも長いことを特徴とする請求項7記載のトレンチ型絶縁ゲートMOS半導体装置。
- 耐圧クラスが600V級において、前記一導電型半導体基板の抵抗率(ρ(Ωcm))および厚さ(tn-(μm))が次式(1)で示される関係を有することを特徴とする請求項8記載のトレンチ型絶縁ゲートMOS半導体装置。
[数1]tn->5×ρ−90 式(1) - 耐圧クラスが1200V級において、前記一導電型半導体基板の抵抗率(ρ(Ωcm))および厚さ(tn-(μm))が次式(2)で示される関係を有することを特徴とする請求項8記載のトレンチ型絶縁ゲートMOS半導体装置。
[数2]tn->4×ρ−110 式(2) - 耐圧クラスが3300V級において、前記一導電型半導体基板の抵抗率(ρ(Ωcm))および厚さ(tn-(μm))が次式(3)で示される関係を有することを特徴とする請求項8記載のトレンチ型絶縁ゲートMOS半導体装置。
[数3]tn->3×ρ−180 式(3) - 耐圧クラスをVmaxとした場合、前記一導電型半導体基板の抵抗率(ρ(Ωcm))と濃度((密度)ND(cm-3))の相関はρ×ND≒4.59×1016cm-3を適用して換算し、前記抵抗率および厚さ(tn-(μm))が次式(4)で示される関係を有することを特徴とする請求項8記載のトレンチ型絶縁ゲートMOS半導体装置。
[数4]ND×(tn-+0.033Vmax+70)>1.54×1018×Vmax-0.299 式(4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013140305A JP2013191896A (ja) | 2007-07-10 | 2013-07-04 | トレンチ型絶縁ゲートmos半導体装置 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007181025 | 2007-07-10 | ||
JP2007181025 | 2007-07-10 | ||
JP2007279761 | 2007-10-29 | ||
JP2007279761 | 2007-10-29 | ||
JP2013140305A JP2013191896A (ja) | 2007-07-10 | 2013-07-04 | トレンチ型絶縁ゲートmos半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008156098A Division JP5596278B2 (ja) | 2007-07-10 | 2008-06-16 | トレンチ型絶縁ゲートmos半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015122316A Division JP2015201660A (ja) | 2007-07-10 | 2015-06-17 | トレンチ型絶縁ゲートmos半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013191896A true JP2013191896A (ja) | 2013-09-26 |
Family
ID=40252347
Family Applications (7)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008156098A Active JP5596278B2 (ja) | 2007-07-10 | 2008-06-16 | トレンチ型絶縁ゲートmos半導体装置 |
JP2013140305A Pending JP2013191896A (ja) | 2007-07-10 | 2013-07-04 | トレンチ型絶縁ゲートmos半導体装置 |
JP2015122316A Pending JP2015201660A (ja) | 2007-07-10 | 2015-06-17 | トレンチ型絶縁ゲートmos半導体装置 |
JP2017130340A Active JP6356322B2 (ja) | 2007-07-10 | 2017-07-03 | トレンチゲート型絶縁ゲートバイポーラトランジスタ |
JP2017176446A Active JP6547803B2 (ja) | 2007-07-10 | 2017-09-14 | トレンチゲート型絶縁ゲートバイポーラトランジスタ |
JP2018206664A Active JP6501331B2 (ja) | 2007-07-10 | 2018-11-01 | トレンチゲート型mos半導体装置 |
JP2019079085A Withdrawn JP2019117953A (ja) | 2007-07-10 | 2019-04-18 | トレンチゲート型絶縁ゲートバイポーラトランジスタ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008156098A Active JP5596278B2 (ja) | 2007-07-10 | 2008-06-16 | トレンチ型絶縁ゲートmos半導体装置 |
Family Applications After (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015122316A Pending JP2015201660A (ja) | 2007-07-10 | 2015-06-17 | トレンチ型絶縁ゲートmos半導体装置 |
JP2017130340A Active JP6356322B2 (ja) | 2007-07-10 | 2017-07-03 | トレンチゲート型絶縁ゲートバイポーラトランジスタ |
JP2017176446A Active JP6547803B2 (ja) | 2007-07-10 | 2017-09-14 | トレンチゲート型絶縁ゲートバイポーラトランジスタ |
JP2018206664A Active JP6501331B2 (ja) | 2007-07-10 | 2018-11-01 | トレンチゲート型mos半導体装置 |
JP2019079085A Withdrawn JP2019117953A (ja) | 2007-07-10 | 2019-04-18 | トレンチゲート型絶縁ゲートバイポーラトランジスタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US8334565B2 (ja) |
JP (7) | JP5596278B2 (ja) |
DE (2) | DE102008032547B4 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5596278B2 (ja) * | 2007-07-10 | 2014-09-24 | 富士電機株式会社 | トレンチ型絶縁ゲートmos半導体装置 |
EP2045844A1 (en) * | 2007-10-03 | 2009-04-08 | ABB Technology AG | Semiconductor Module |
WO2011074124A1 (ja) * | 2009-12-18 | 2011-06-23 | 富士電機ホールディングス株式会社 | 半導体装置 |
KR101211041B1 (ko) * | 2010-10-29 | 2012-12-12 | 에스케이하이닉스 주식회사 | 식각 균일도 향상을 위한 반도체장치 제조 방법 |
JP6270799B2 (ja) * | 2011-05-16 | 2018-01-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN103078489B (zh) * | 2011-10-25 | 2015-12-16 | 昂宝电子(上海)有限公司 | 用于利用开关频率抖动减少电磁干扰的***和方法 |
JP5973730B2 (ja) * | 2012-01-05 | 2016-08-23 | ルネサスエレクトロニクス株式会社 | Ie型トレンチゲートigbt |
JP2014075582A (ja) * | 2012-09-12 | 2014-04-24 | Fuji Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
US20140131766A1 (en) * | 2012-11-15 | 2014-05-15 | Infineon Technologies Ag | Inhomogenous Power Semiconductor Devices |
JP6038737B2 (ja) * | 2013-06-24 | 2016-12-07 | 株式会社 日立パワーデバイス | 半導体装置及びそれを用いた電力変換装置 |
DE112014003712T5 (de) * | 2013-12-16 | 2016-04-28 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
JP2016096307A (ja) * | 2014-11-17 | 2016-05-26 | トヨタ自動車株式会社 | 半導体装置 |
CN106960867B (zh) * | 2016-01-08 | 2020-04-21 | 常州中明半导体技术有限公司 | 一种绝缘栅双极型晶体管器件 |
JP7020185B2 (ja) * | 2017-03-15 | 2022-02-16 | 富士電機株式会社 | 半導体装置 |
WO2019097836A1 (ja) | 2017-11-16 | 2019-05-23 | 富士電機株式会社 | 半導体装置 |
DE112019002288T5 (de) * | 2018-12-19 | 2021-02-04 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
CN112687728B (zh) * | 2020-12-14 | 2022-09-09 | 株洲中车时代半导体有限公司 | 一种沟槽栅igbt器件及其制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09199713A (ja) * | 1996-01-16 | 1997-07-31 | Mitsubishi Electric Corp | 半導体装置 |
JPH09260662A (ja) * | 1996-03-27 | 1997-10-03 | Fuji Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
JPH1050724A (ja) * | 1996-07-30 | 1998-02-20 | Toshiba Corp | 半導体装置 |
JP2003338626A (ja) * | 2002-03-12 | 2003-11-28 | Fuji Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
JP2004039838A (ja) * | 2002-07-03 | 2004-02-05 | Renesas Technology Corp | トレンチゲート型半導体装置 |
JP2007165424A (ja) * | 2005-12-12 | 2007-06-28 | Fuji Electric Device Technology Co Ltd | イグナイタ用半導体装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3288218B2 (ja) | 1995-03-14 | 2002-06-04 | 三菱電機株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
JP3850054B2 (ja) * | 1995-07-19 | 2006-11-29 | 三菱電機株式会社 | 半導体装置 |
US6040599A (en) * | 1996-03-12 | 2000-03-21 | Mitsubishi Denki Kabushiki Kaisha | Insulated trench semiconductor device with particular layer structure |
JP4205128B2 (ja) * | 1996-04-11 | 2009-01-07 | 三菱電機株式会社 | 高耐圧半導体装置およびその製造方法 |
JP3924975B2 (ja) | 1999-02-05 | 2007-06-06 | 富士電機デバイステクノロジー株式会社 | トレンチ型絶縁ゲートバイポーラトランジスタ |
JP2000269520A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 高耐圧型半導体装置 |
JP2001274400A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | 半導体装置 |
JP4581179B2 (ja) | 2000-04-26 | 2010-11-17 | 富士電機システムズ株式会社 | 絶縁ゲート型半導体装置 |
JP4904612B2 (ja) | 2000-05-22 | 2012-03-28 | 富士電機株式会社 | Igbt |
JP3687614B2 (ja) | 2001-02-09 | 2005-08-24 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
JP4023773B2 (ja) * | 2001-03-30 | 2007-12-19 | 株式会社東芝 | 高耐圧半導体装置 |
JP3927111B2 (ja) * | 2002-10-31 | 2007-06-06 | 株式会社東芝 | 電力用半導体装置 |
JP4085781B2 (ja) * | 2002-11-01 | 2008-05-14 | トヨタ自動車株式会社 | 電界効果型半導体装置 |
JP4136778B2 (ja) * | 2003-05-07 | 2008-08-20 | 富士電機デバイステクノロジー株式会社 | 絶縁ゲート型バイポーラトランジスタ |
JP4765000B2 (ja) * | 2003-11-20 | 2011-09-07 | 富士電機株式会社 | 絶縁ゲート型半導体装置 |
JP4703138B2 (ja) * | 2004-06-18 | 2011-06-15 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
JP5179703B2 (ja) * | 2005-01-04 | 2013-04-10 | 富士電機株式会社 | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 |
JP4857566B2 (ja) * | 2005-01-27 | 2012-01-18 | 富士電機株式会社 | 絶縁ゲート型半導体装置とその製造方法 |
US7956419B2 (en) * | 2005-11-02 | 2011-06-07 | International Rectifier Corporation | Trench IGBT with depletion stop layer |
JP4910489B2 (ja) * | 2006-06-07 | 2012-04-04 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
US7638839B2 (en) * | 2007-03-09 | 2009-12-29 | Hitachi, Ltd. | Power semiconductor device and power conversion device using the same |
JP5596278B2 (ja) * | 2007-07-10 | 2014-09-24 | 富士電機株式会社 | トレンチ型絶縁ゲートmos半導体装置 |
-
2008
- 2008-06-16 JP JP2008156098A patent/JP5596278B2/ja active Active
- 2008-07-10 US US12/171,041 patent/US8334565B2/en active Active
- 2008-07-10 DE DE102008032547.3A patent/DE102008032547B4/de active Active
- 2008-07-10 DE DE102008064829.9A patent/DE102008064829B3/de active Active
-
2013
- 2013-07-04 JP JP2013140305A patent/JP2013191896A/ja active Pending
-
2015
- 2015-06-17 JP JP2015122316A patent/JP2015201660A/ja active Pending
-
2017
- 2017-07-03 JP JP2017130340A patent/JP6356322B2/ja active Active
- 2017-09-14 JP JP2017176446A patent/JP6547803B2/ja active Active
-
2018
- 2018-11-01 JP JP2018206664A patent/JP6501331B2/ja active Active
-
2019
- 2019-04-18 JP JP2019079085A patent/JP2019117953A/ja not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09199713A (ja) * | 1996-01-16 | 1997-07-31 | Mitsubishi Electric Corp | 半導体装置 |
JPH09260662A (ja) * | 1996-03-27 | 1997-10-03 | Fuji Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
JPH1050724A (ja) * | 1996-07-30 | 1998-02-20 | Toshiba Corp | 半導体装置 |
JP2003338626A (ja) * | 2002-03-12 | 2003-11-28 | Fuji Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
JP2004039838A (ja) * | 2002-07-03 | 2004-02-05 | Renesas Technology Corp | トレンチゲート型半導体装置 |
JP2007165424A (ja) * | 2005-12-12 | 2007-06-28 | Fuji Electric Device Technology Co Ltd | イグナイタ用半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2015201660A (ja) | 2015-11-12 |
US20090014754A1 (en) | 2009-01-15 |
DE102008032547A1 (de) | 2009-04-16 |
DE102008064829B3 (de) | 2017-06-29 |
JP2009135408A (ja) | 2009-06-18 |
DE102008032547B4 (de) | 2015-08-20 |
JP6501331B2 (ja) | 2019-04-17 |
JP6547803B2 (ja) | 2019-07-24 |
JP2019117953A (ja) | 2019-07-18 |
JP2018022902A (ja) | 2018-02-08 |
JP2019036748A (ja) | 2019-03-07 |
JP5596278B2 (ja) | 2014-09-24 |
JP6356322B2 (ja) | 2018-07-11 |
JP2017195406A (ja) | 2017-10-26 |
US8334565B2 (en) | 2012-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6356322B2 (ja) | トレンチゲート型絶縁ゲートバイポーラトランジスタ | |
US9634130B2 (en) | Semiconductor device | |
KR101745776B1 (ko) | 전력용 반도체 소자 | |
US10109725B2 (en) | Reverse-conducting semiconductor device | |
JP5272410B2 (ja) | 半導体装置およびその製造方法 | |
US8614483B2 (en) | Insulated gate semiconductor device | |
KR101933244B1 (ko) | 절연형 게이트 바이폴라 트랜지스터 | |
JP5472309B2 (ja) | 半導体装置 | |
KR100776786B1 (ko) | 공핍 중지층을 구비한 트렌치 igbt | |
US9214536B2 (en) | Lateral insulated gate bipolar transistor | |
US20150084123A1 (en) | Semiconductor Device | |
JP3338185B2 (ja) | 半導体装置 | |
CN113838917A (zh) | 一种三维分离栅沟槽电荷存储型igbt及其制作方法 | |
US11482615B2 (en) | Super-junction power MOSFET device with improved ruggedness, and method of manufacturing | |
CN110943124A (zh) | Igbt芯片及其制造方法 | |
WO2015097157A1 (en) | Reverse-conducting semiconductor device | |
CN115241268A (zh) | 半导体装置 | |
JP4904635B2 (ja) | 半導体装置およびその製造方法 | |
WO2023112547A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140924 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150317 |