JP4703138B2 - 絶縁ゲート型半導体装置 - Google Patents

絶縁ゲート型半導体装置 Download PDF

Info

Publication number
JP4703138B2
JP4703138B2 JP2004181580A JP2004181580A JP4703138B2 JP 4703138 B2 JP4703138 B2 JP 4703138B2 JP 2004181580 A JP2004181580 A JP 2004181580A JP 2004181580 A JP2004181580 A JP 2004181580A JP 4703138 B2 JP4703138 B2 JP 4703138B2
Authority
JP
Japan
Prior art keywords
region
emitter
electrode
emitter electrode
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004181580A
Other languages
English (en)
Other versions
JP2006005248A (ja
Inventor
前 智 寺
滋 長谷川
宮 英 彰 二
中 雅 浩 田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004181580A priority Critical patent/JP4703138B2/ja
Priority to EP05013117A priority patent/EP1608024A3/en
Priority to US11/154,743 priority patent/US7211861B2/en
Publication of JP2006005248A publication Critical patent/JP2006005248A/ja
Application granted granted Critical
Publication of JP4703138B2 publication Critical patent/JP4703138B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は絶縁ゲート型半導体装置に係り、特にトレンチゲートを有する絶縁ゲート型バイポーラトランジスタ(IGBT)およびその素子構造に関するものである。
絶縁ゲート型トランジスタとしては、従来ＩＧＢＴが広く用いられているが、その改良されたものとしてゲート下に電子を蓄積できる注入促進型ゲートトランジスタ’(Injection Enhanced Gate Transistor: ＩＥＧＴ)が開発され、より大電力が実現できるため、最近は広く使用されるようになっている。
従来の絶縁ゲート型半導体装置においては、外周部のリング状拡散領域やゲート配線部下の拡散層領域は、セル領域のベース拡散層と接続して形成される。
ところが、特に耐圧の高いＩＥＧＴのような半導体素子は、セル領域に蓄積キャリア増加させ、かつ負性容量を低減するために、ゲート電極としてはトレンチゲートを用い、トレンチゲート間のベース領域にエミッタ電極とコンタクトしていない、いわゆるフローティング状態のダミーベース領域を設けている。
この負性容量に関しては、ダミーセル領域におけるｐ型ダミーベース層の電位が完全にはフローティング化していないと、ゲート・エミッタ間電圧Ｖｇｅのオーバーシュートを招く点で問題となっている。より具体的には、ｐ型ダミーベース層の電位がフローティングするように設計しても、寄生構造（例えば、セル端や接合終端部との部分的接続）による寄生抵抗を介してオフ時の電位がゼロ電位近傍で固定されると、ターンオンに際してゲート・エミッタ間電圧Ｖｇｅが閾値電圧Ｖｔｈに達した後、正孔の注入に伴ってｐ型ダミーベース層の電位が急上昇し、ゲート・エミッタ間電圧Ｖｇｅがオーバーシュートしてしまう現象が見られる。
また、エミッタ層と接続されていないダミーベース領域を設けることにより、キャリアの注入を促し、オン電圧の低減が可能となるが、半導体装置のスイッチング時にはこのダミーベース領域にキャリアが残留し破壊耐量の低下を招くという問題がある。
さらに、電流遮断時には、素子中に存在するキャリアを排出する必要があり、このため、セル領域のキャリアはエミッタ電極から、素子の周辺部に存在するキャリアは上述の外周部のリング状拡散領域からセル領域のベース拡散層を介して排出される。ところが外周部のリング状拡散領域やゲート配線部下の拡散層領域とセル領域のベース拡散層とを完全に分離すると、電流遮断時に外周部領域のキャリアが排出される経路がなくなるため、遮断耐量の低下を招く虞れがある。
特開昭２００１−１６８３３３号公報
本発明は、絶縁ゲート型半導体装置において、オン電圧の低減を可能としつつ、スイッチング時の残留キャリアによる破壊を防止することが可能な素子構造を提供することを目的とする。
また、本発明は、絶縁ゲート型半導体装置において、特にターンオフ時におけるチップ周辺領域での残留キャリアの排出を促し、遮断耐量を高めることのできる素子構造を提供することを目的とする。
本発明の一態様によれば、
半導体基板周辺部に周回状に形成され、内部の素子領域を画定する分離構造と、
前記半導体基板であって前記分離構造の外側に形成された周辺拡散領域と、
前記素子領域内に形成され、絶縁されたトレンチゲートで分割され、表面部にエミッタ領域を有するベース領域と、コレクタ領域と、前記エミッタ領域および前記ベース領域と接続されるエミッタ電極とを備えた複数のセル構造と、
前記セル構造に隣接し、表面部に前記エミッタ電極と接続されたエミッタ領域を有しないベース領域であるダミーベース領域と、
前記周辺拡散領域を前記エミッタ電極と電気的に接続する接続部と、を備え、
前記エミッタ電極は複数列２行の分割部分に分割され、各分割部分の端部において前記接続部が設けられたことを特徴とする絶縁ゲート型半導体装置が提供される。
本発明の第１の態様では、絶縁ゲート型半導体装置において、チップ周辺領域拡散領域をエミッタ電極に接続しているため、特にターンオフ時における残留キャリアの排出を促し、遮断耐量を高めることができる。
また、本発明の第２の態様では、絶縁ゲート型半導体装置において、ダミーベースの中にキャリア排出領域を設けたので、オン電圧の低減を可能としつつ、スイッチング時の残留キャリアによる破壊を防止することが可能となる。
以下、図面を参照して本発明の実施の形態を説明する。
図１は本発明が適用される絶縁ゲート型半導体装置を示す平面図、図２はそのＡ−Ａ’線に沿った拡大断面図である。
これらの図に示されるように、Ｎ型基板１０の周辺部を分離用トレンチ８が周回することにより外周リング部と素子部が分離され、この分離用トレンチ８の外側にＰ型拡散領域の最内周終端部９、内側にフローティング構成のＰ型拡散領域であるダミーベース領域７が設けられている。
図２の断面図においては、素子部の構成も示されており、ダミーベース７の内周側には絶縁膜４で覆われたトレンチゲート電極３により画定されたＰ型のベース領域６とダミーベース領域７が交互に形成されている。ベース領域の上端部でゲート電極３に隣接してＮ型のエミッタ領域５が形成されている。なお、ダミーベース領域とは、表面部に前記エミッタ電極と接続されたエミッタ領域を有しないベース領域であるダミーベース領域という意味である。ダミーベース領域７およびゲート電極３の上には層間絶縁膜２が形成され、全体の上にはエミッタ電極１が形成されている。
第１の実施の形態
以下、本発明にかかる絶縁ゲート型半導体装置の第１の実施の形態を説明する。この形態は外周部拡散領域のキャリアを排出するのに適したものである。
図３は本発明の第１の実施の形態の第一の実施例を示す模式的な平面図であり、半導体素子を上から見た平面図である。この半導体素子は例えば１辺約１５ｍｍ程度の大きさの高出力型ＩＧＢＴである。
同図によれば、外周部にリング状電極１１が形成され、その内部にエミッタ電極１２、ゲート電極１３が形成されている。図３の例では、エミッタ電極が４列に形成され、右から２番目の列の図中下側がゲート電極となっている。また、図中の太線は低抵抗化のためにゲート配線上に設けられる金属配線１４を示している。また、この実施例では各エミッタ電極１２の図中上側で外周リング状電極１１とを接続し、これらと同一工程で一体的に形成された金属配線１５が設けられている。
図４から図６は、エミッタ電極と外周リング電極とを接続した様子を示す。
図４は配線箇所１５でゲート電極が分断される配線構造を示す断面図、図５はこの配線構造の斜視図である。図４に示されるように、分離用トレンチ８の外側にはリング状拡散領域の最内周終端部９が位置しており、その一部の上方には絶縁膜２を介してゲート電極１９が形成されている。このゲート電極１９は、図５に示されるように、配線箇所では分断され、この部分には金属配線１５が設けられ、分離用トレンチの内側のエミッタ電極１と分離用トレンチの外側に位置する外周リング状電極１１間を連結している。
リング状拡散領域９と分離用トレンチ８の外側に位置する外周リング状電極１１とは絶縁膜２に設けられたスルーホール１８を介して接続される。
このような構成では、素子の周辺部に存在するキャリアを外周リング状電極１１、金属配線１５およびエミッタ配線を介して排出することができ、遮断耐量を向上させることができる。
図６はエミッタ電極と外周リング電極との接続構造の他の例を示す断面図である。この例では図４と比較することにより明らかなように、ゲート電極１９は絶縁膜１７により覆われているので、このゲート電極１９は分断される必要はなく、全体がエミッタ電極１で覆われた状態となっている。
この例ではエッチング処理などが少なくて済む。
図７は本発明の第１の実施の形態の第２の実施例として、エミッタ電極１２が５列設けられ、各列はそれぞれ上下に分割されているものを示す。なお、最も右側の列では上下のエミッタ電極間にゲート電極１３が設けられた構成となっている。
そして、この実施例でも、総てのエミッタ電極１２と外周部のリング状電極１１との間に金属配線１５が設けられており、実施例１と同様に外周部領域のキャリアを電流遮断時に排出できるが、実施例１と比べて導通箇所が多くなっているため、特に大電流を扱う大面積の半導体素子に適している。
図８は本発明の第１の実施の形態の第３の実施例を示す平面図であり、４列に形成されたエミッタ領域１２が上下に分割された点では図４と類似するが、最右列の下端のコーナ部にゲート電極１３が設けられ、その上側のエミッタ電極との間に外周リング電極１１の一部１１ａが延びて位置している。この延びた部分１１ａとエミッタ電極１２ａとの間にも接続用の金属配線１５ａが設けられる。
この実施例では、ゲート電極１３がコーナ部に位置しており、ゲート電極の配置がそのように設計がされた素子に最適である。
図９は本発明の第１の実施の形態の第４の実施例を示す平面図であり、エミッタ電極１２は７列に形成され、そのうち中央の４列目の下側はゲート電極１３となっている。これらのエミッタ電極１２とその周囲に配置された外周リング状電極１１とは最左端と最右端のエミッタ電極では側面に、偶数列のエミッタ電極では上側に、最左端と最右端を除く奇数列では下側にそれぞれ接続用の金属配線が設けられている。
この実施例では接続用の金属配線が設けられるのは上側と下側が交互になっているので、配線領域を余裕を持って製作することができる。
第２の実施の形態
以上説明した第１の実施の形態は外周部拡散領域のキャリアを排出するのに適したものであったが、以下に示す第２の実施の形態は素子内部の領域からのキャリア排出に適したものである。
図１０は以下に示す本発明の第２の実施の形態に共通なＩＧＢＴ構造の平面図であり、基板５０の外周部５１と内周部を分離する周回状のトレンチ形状の分離領域５２を有しているのは従来と同様であるが、このトレンチ状分離領域をエミッタセル外周部だけではなくエミッタセル内部にも設けるようにし、複数の列状に形成されたエミッタ領域５３間を分離する直線状のトレンチ形状の分離領域５４が設けられている。また、図１で説明したのと同様に、分離領域のすぐ外側には最内周終端部５５が設けられ、内側にはダミーベース領域５６が形成されている。このダミーベース領域５６はエミッタ領域間の各分離領域に沿っても形成されている。なお、エミッタセル外周部は耐圧を保持するための最内周終端部でエミッタ電極と同電位となっている。
図１１は本発明の第２の実施の形態における第１の実施例にかかるＩＧＢＴの構造を示す図１１におけるＢ−Ｂ’線に沿った断面図である。
多数のトレンチが形成されているが、分離用トレンチ５２・５４とトレンチゲート電極５９とがある。これらのトレンチ上の基板表面上には層間絶縁膜５８が形成されている。トレンチ間の領域の上部に層間絶縁膜がなく、エミッタ電極６１が形成されている場合は、当該トレンチはトレンチゲート電極５９となっており、このトレンチゲート間の領域はベース領域５７であり、その表面にはエミッタ領域６０がＮ型不純物拡散領域として形成されている。
また、トレンチゲート間の領域でその上部に層間絶縁膜が形成された領域はＰ型のダミーベース領域５６となっている。また、層間絶縁膜５８の下方領域で、トレンチゲート電極５９と分離用トレンチ５４との間の領域もダミーベース領域５６となっている。さらに、分離用トレンチ５４間の領域は例えばＰ型のキャリア排出用拡散層６２となっている。 図１２は図１１におけるＣ−Ｃ’線に沿って奥行き方向の様子を表した一部切り欠き斜視図である。この図においては、右側の４つのトレンチの上に形成される層間絶縁膜５８とエミッタ電極の大部分を省略して表してある。これは、キャリア排出用拡散層６２の上の層間絶縁膜には図１２中に破線で示されたコンタクト領域６３において層間絶縁膜５８に形成されたコンタクトホールおよび配線（いずれも図示せず）を介してエミッタ電極と接続され、同一電位とされる。この様子は図１３に簡略的に構造が示される。
このような構成によれば、スイッチング時には残留キャリアがエミッタセル内部のＰ型拡散層６２を通りエミッタに排出されるため、キャリアの蓄積がなく、破壊耐量の改善になる。
図１３ではキャリア排出用拡散層６２はエミッタ電極６１とつながる配線６４と接続されているが、同様に簡略的な構造を示す図１４に示すように、エミッタ電極６１とは分離されたゲート電極６５と接続するようにしても良い。これはゲート電極直下にはアクティブ層を形成することはできず、かつゲート電極は一般に１００μｍ程度の広い幅を有しているため、キャリアを集めるキャリア排出用拡散層６２を設けることに適しているためである。
図１５は素子内部の領域からのキャリア排出を行う第２の実施例を示す素子断面図であり、図１１の場合と同様に図１１のＢ−Ｂ’断面を示すものである。また、図１６は図１５におけるＤ−Ｄ’断面を示す。これらの図において図１１および図１２における構成要素と同じものについては同じ参照番号を付すこととする。
この実施例では、図１１および図１２に示した実施例では設けられていた分離領域５２および５４が設けられておらず、代わりに拡散層６６、例えばｎ型不純物拡散層で分離したものである。
この実施例は分離領域の構成が異なるのみであるので、実施例１の場合と作用・効果は全く同じで、スイッチング時には残留キャリアがエミッタセル内部のｐ型拡散層を通りエミッタに排出されるため、キャリアの蓄積がなく、破壊耐量の改善になる。
図１７は本発明の第２の実施の形態の第３の実施例の構成を示す、図１１におけるＢ−Ｂ’断面図である。
上述した第１および第２の実施例ではｐ型拡散層および配線を介して残留キャリアをエミッタに排出していたが、この実施例ではキャリア排出用P型拡散層６２に直接コンタクトするエミッタ電極６７を設けたものである。
この実施例の場合も残留キャリアを効率的に排出することができるが、実施例１および２の場合とは異なって、配線を介さずにキャリア排出用ｐ型拡散層から直接エミッタ電極に残留キャリアを排出することができるため、排出能力は実施例１および２の場合よりも高い。
以上説明した第１の実施の形態と第２の実施の形態は単独で適用しても良いが、両者を共に適用することも可能である。
本発明が適用される絶縁ゲート型半導体装置を示す平面図である。 図１のＡ−Ａ’線に沿ったコ拡大断面図である。 本発明の第１の実施の形態の第一の実施例を示す模式的な平面図である。 配線構造の例を示す素子の部分断面図である。 図１４の構造を示す斜視図である。 配線構造の他の例を示す素子断面図である。 本発明の第１の実施の形態の第２の実施例を示す平面図である。 本発明の第１の実施の形態の第３の実施例を示す平面図である。 本発明の第１の実施の形態の第４の実施例を示す平面図である。 本発明の第２の実施の形態に共通なＩＧＢＴ構造の平面図である。 本発明の第２の実施の形態における第１の実施例にかかるＩＧＢＴの構造を示す断面図である。 図１１におけるＣ−Ｃ’線に沿って奥行き方向の様子を表した一部切り欠き斜視図である。 キャリア排出用拡散層と配線の関係を簡略的に示す図である。 同様に簡略的な構造を示す図である。 第２の実施例を示す素子断面図である。 図１５におけるＤ−Ｄ’断面を示す断面図である。 本発明の第２の実施の形態の第３の実施例の構成を示す断面図である。
符号の説明
１１ 外周部リング状電極
１，１２ エミッタ電極
１５ 金属配線
１８ スルーホール


９，５５ 最内周終端部
５６ ダミーベース領域
５７ ベース領域
５８ 層間絶縁膜
５９ トレンチゲート電極
６０ エミッタ領域
６１ エミッタ電極
６２ キャリア排出用拡散層

Claims (2)

  1. 半導体基板周辺部に周回状に形成され、内部の素子領域を画定する分離構造と、
    前記半導体基板であって前記分離構造の外側に形成された周辺拡散領域と、
    前記素子領域内に形成され、絶縁されたトレンチゲートで分割され、表面部にエミッタ領域を有するベース領域と、コレクタ領域と、前記エミッタ領域および前記ベース領域と接続されるエミッタ電極とを備えた複数のセル構造と、
    前記セル構造に隣接し、表面部に前記エミッタ電極と接続されたエミッタ領域を有しないベース領域であるダミーベース領域と、
    前記周辺拡散領域を前記エミッタ電極と電気的に接続する接続部と、を備え、
    前記エミッタ電極は複数列２行の分割部分に分割され、各分割部分の端部において前記接続部が設けられたことを特徴とする絶縁ゲート型半導体装置。
  2. 両端の列のいずれかのコーナ部にゲート電極が設けられ、このゲート電極とこのコーナ部が属する区画に設けられた分割エミッタ電極との間に前記周辺拡散領域が延びており、この区画ではこの周辺拡散領域と前記分割エミッタ電極との間に前記接続部が設けられたことを特徴とする請求項１に記載の絶縁ゲート型半導体装置。
JP2004181580A 2004-06-18 2004-06-18 絶縁ゲート型半導体装置 Expired - Fee Related JP4703138B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004181580A JP4703138B2 (ja) 2004-06-18 2004-06-18 絶縁ゲート型半導体装置
EP05013117A EP1608024A3 (en) 2004-06-18 2005-06-17 Insulated gate semiconductor device
US11/154,743 US7211861B2 (en) 2004-06-18 2005-06-17 Insulated gate semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004181580A JP4703138B2 (ja) 2004-06-18 2004-06-18 絶縁ゲート型半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011013429A Division JP2011082585A (ja) 2011-01-25 2011-01-25 絶縁ゲート型半導体装置

Publications (2)

Publication Number Publication Date
JP2006005248A JP2006005248A (ja) 2006-01-05
JP4703138B2 true JP4703138B2 (ja) 2011-06-15

Family

ID=34982161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004181580A Expired - Fee Related JP4703138B2 (ja) 2004-06-18 2004-06-18 絶縁ゲート型半導体装置

Country Status (3)

Country Link
US (1) US7211861B2 (ja)
EP (1) EP1608024A3 (ja)
JP (1) JP4703138B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4721653B2 (ja) * 2004-05-12 2011-07-13 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP2006303287A (ja) * 2005-04-22 2006-11-02 Toshiba Corp 電力用半導体装置
JP5044950B2 (ja) * 2006-03-14 2012-10-10 株式会社デンソー 半導体装置
JP5092548B2 (ja) * 2007-05-30 2012-12-05 株式会社デンソー 半導体装置
JP5596278B2 (ja) * 2007-07-10 2014-09-24 富士電機株式会社 トレンチ型絶縁ゲートｍｏｓ半導体装置
JP5359182B2 (ja) * 2008-01-28 2013-12-04 富士電機株式会社 半導体装置
US8264033B2 (en) 2009-07-21 2012-09-11 Infineon Technologies Austria Ag Semiconductor device having a floating semiconductor zone
KR101171886B1 (ko) * 2009-07-31 2012-08-07 에스케이하이닉스 주식회사 매립게이트를 구비한 반도체장치 및 그 제조 방법
JP5638218B2 (ja) * 2009-10-15 2014-12-10 三菱電機株式会社 半導体装置およびその製造方法
KR101070289B1 (ko) * 2009-12-30 2011-10-06 주식회사 하이닉스반도체 반도체 장치 제조방법
JP2011187693A (ja) * 2010-03-09 2011-09-22 Toshiba Corp 半導体装置
JP5287893B2 (ja) * 2011-02-08 2013-09-11 株式会社デンソー 半導体装置およびその製造方法
EP2725623B1 (en) 2011-09-08 2019-10-30 Fuji Electric Co., Ltd. Semiconductor device
JP5973730B2 (ja) * 2012-01-05 2016-08-23 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
JP5990437B2 (ja) * 2012-09-10 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP6077252B2 (ja) * 2012-09-28 2017-02-08 エスアイアイ・セミコンダクタ株式会社 半導体集積回路装置
JP6094392B2 (ja) 2013-06-11 2017-03-15 株式会社デンソー 半導体装置
JP6038737B2 (ja) * 2013-06-24 2016-12-07 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
JP5987990B2 (ja) * 2013-08-15 2016-09-07 富士電機株式会社 半導体装置
WO2015037095A1 (ja) * 2013-09-11 2015-03-19 富士電機株式会社 半導体装置
JP2015162610A (ja) * 2014-02-27 2015-09-07 株式会社東芝 半導体装置
CN107949916B (zh) * 2015-08-26 2021-07-16 三菱电机株式会社 半导体元件
KR101870808B1 (ko) * 2016-06-03 2018-06-27 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
DE102016112018B4 (de) * 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
JP6953734B2 (ja) * 2017-02-06 2021-10-27 富士電機株式会社 半導体装置
DE102018112344A1 (de) 2017-05-29 2018-11-29 Infineon Technologies Ag Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
KR101949519B1 (ko) * 2017-06-27 2019-04-29 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
JP7027287B2 (ja) * 2018-09-19 2022-03-01 株式会社東芝 半導体装置
JP6806213B2 (ja) * 2019-10-02 2021-01-06 三菱電機株式会社 半導体素子
CN111933702B (zh) * 2020-09-22 2021-01-29 中芯集成电路制造(绍兴)有限公司 绝缘栅双极型晶体管及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163483A (ja) * 1996-11-29 1998-06-19 Toshiba Corp 電力用半導体装置
JPH10173170A (ja) * 1996-12-05 1998-06-26 Toshiba Corp 半導体装置
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
JP2001168324A (ja) * 1999-12-06 2001-06-22 Toyota Central Res & Dev Lab Inc 半導体装置
JP2001203356A (ja) * 2000-01-20 2001-07-27 Toshiba Corp 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2314206A (en) 1996-06-13 1997-12-17 Plessey Semiconductors Ltd Preventing voltage breakdown in semiconductor devices
DE19646678A1 (de) * 1996-11-12 1998-05-14 Heuft Systemtechnik Gmbh Verfahren zum Testen der Zuverlässigkeit eines Prüfgerätes, insbesondere eines Leerflascheninspektors
JPH10256550A (ja) * 1997-01-09 1998-09-25 Toshiba Corp 半導体装置
JP3545590B2 (ja) * 1997-03-14 2004-07-21 株式会社東芝 半導体装置
FR2776872B1 (fr) * 1998-03-25 2000-06-02 Nortel Matra Cellular Procede d'egalisation numerique, et recepteur de radiocommunication mettant en oeuvre un tel procede
JP3400348B2 (ja) * 1998-05-19 2003-04-28 株式会社東芝 絶縁ゲート型半導体装置
EP1078402B1 (de) * 1999-01-07 2006-08-30 Infineon Technologies AG Halbleiteranordnung mit gräben zur trennung von dotierten gebieten
KR100745557B1 (ko) 1999-02-17 2007-08-02 가부시키가이샤 히타치세이사쿠쇼 Ｉｇｂｔ 및 전력변환 장치
EP1835542A3 (en) * 1999-09-30 2007-10-03 Kabushiki Kaisha Toshiba Semiconductor device with trench gate
JP2001168333A (ja) 1999-09-30 2001-06-22 Toshiba Corp トレンチゲート付き半導体装置
JP4371521B2 (ja) * 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
JP4581179B2 (ja) * 2000-04-26 2010-11-17 富士電機システムズ株式会社 絶縁ゲート型半導体装置
JP4357753B2 (ja) * 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
JP4230681B2 (ja) * 2001-07-06 2009-02-25 株式会社東芝 高耐圧半導体装置
JP2004111885A (ja) * 2002-07-23 2004-04-08 Toshiba Corp 半導体装置
JP3927111B2 (ja) 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
JP3525257B1 (ja) * 2002-11-01 2004-05-10 アンリツ株式会社 半導体発光素子
JP3906181B2 (ja) * 2003-05-26 2007-04-18 株式会社東芝 電力用半導体装置
JP2004363136A (ja) * 2003-06-02 2004-12-24 Nec Electronics Corp 半導体回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163483A (ja) * 1996-11-29 1998-06-19 Toshiba Corp 電力用半導体装置
JPH10173170A (ja) * 1996-12-05 1998-06-26 Toshiba Corp 半導体装置
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
JP2001168324A (ja) * 1999-12-06 2001-06-22 Toyota Central Res & Dev Lab Inc 半導体装置
JP2001203356A (ja) * 2000-01-20 2001-07-27 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US7211861B2 (en) 2007-05-01
EP1608024A2 (en) 2005-12-21
EP1608024A3 (en) 2008-08-06
JP2006005248A (ja) 2006-01-05
US20050280078A1 (en) 2005-12-22

Similar Documents

Publication Publication Date Title
JP4703138B2 (ja) 絶縁ゲート型半導体装置
US6392272B1 (en) Insulating gate type semiconductor device
US8212283B2 (en) Reverse-conducting semiconductor device
JP5694505B2 (ja) 電力半導体デバイス
JP5070941B2 (ja) 半導体装置
JP6946219B2 (ja) 半導体装置
KR20150140270A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP6565815B2 (ja) 半導体装置
JP2006245477A (ja) 半導体装置
EP2345081A2 (en) Reverse-conducting semiconductor device
JP4198302B2 (ja) 半導体装置
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
JP2011082585A (ja) 絶縁ゲート型半導体装置
JP2001077357A (ja) 半導体装置
US20070075376A1 (en) Semiconductor device
US9553086B2 (en) Reverse-conducting semiconductor device
JP2011238681A (ja) 半導体装置
JP2008042073A (ja) 半導体装置
US20190214383A1 (en) Semiconductor device
JP2018198266A (ja) 半導体装置
JP2001274399A (ja) 半導体装置とその製造方法
US7652350B2 (en) Semiconductor device
US10937899B1 (en) Semiconductor device
JP2007194575A (ja) 半導体装置
US6441406B1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110308

R151 Written notification of patent or utility model registration

Ref document number: 4703138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees