JP5272410B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5272410B2 JP5272410B2 JP2008005013A JP2008005013A JP5272410B2 JP 5272410 B2 JP5272410 B2 JP 5272410B2 JP 2008005013 A JP2008005013 A JP 2008005013A JP 2008005013 A JP2008005013 A JP 2008005013A JP 5272410 B2 JP5272410 B2 JP 5272410B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- forming
- body region
- contact
- forming step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 137
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 210000000746 body region Anatomy 0.000 claims abstract description 207
- 239000012535 impurity Substances 0.000 claims abstract description 55
- 239000002344 surface layer Substances 0.000 claims description 78
- 238000005468 ion implantation Methods 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 37
- 238000009792 diffusion process Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 229910052796 boron Inorganic materials 0.000 claims description 14
- -1 boron ions Chemical class 0.000 claims description 14
- 230000001133 acceleration Effects 0.000 claims description 11
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 30
- 150000002500 ions Chemical class 0.000 description 12
- 230000000694 effects Effects 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 208000029523 Interstitial Lung disease Diseases 0.000 description 1
- 238000000342 Monte Carlo simulation Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/086—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
図1は、実施の形態1にかかる半導体装置の構成を示す図である。図1に示す半導体装置は、SOI基板を用いて作製されている。SOI基板は、支持基板1の上に埋め込み絶縁領域(BOX領域)2、第1半導体領域であるn-ドリフト領域3を、この順に積層した構成となっている。BOX領域2によって、n-ドリフト領域3と、支持基板1とが、絶縁されている。第2半導体領域であるpボディ領域4は、n-ドリフト領域3の表面層の一部に設けられている。第3半導体領域であるn++エミッタ領域5は、pボディ領域4の表面層の一部に設けられている。n+エミッタ領域5は、n-ドリフト領域3より低い抵抗率を有する。p++コンタクト領域6は、pボディ領域4の表面層の一部に、n+エミッタ領域5に接して設けられている。p+コンタクト領域6は、pボディ領域4より低い抵抗率を有する。また、例えば、p+コンタクト領域6の一部は、n+エミッタ領域5の下側の一部を占めていてもよい。
図19は、実施の形態2にかかる半導体装置の構成を示す図である。図19に示すように、実施の形態2にかかる半導体装置は、実施の形態1の半導体装置において、nバッファ領域7、p+コレクタ領域8およびコレクタ電極14が、n-ドリフト領域3の、pボディ領域4が形成された面とは逆側の面に設けられている。したがって、実施の形態2にかかる半導体装置は、縦型IGBT構造を有している。このような縦型IGT構造の半導体装置を製造する際には、p+コレクタ領域8となるp+基板を用いればよい。このp+基板の一方の主面側の表面層にnバッファ領域7を形成し、このnバッファ領域7の表面層にn-ドリフト領域3を形成する。また、p+基板の他方の主面側の表面にコレクタ電極14を形成する。その他の構成および製造方法は、実施の形態1と同じである。したがって、実施の形態1と同様の構成については、同一の符号を付し、説明を省略する。
図20は、実施の形態3にかかる半導体装置の構成を示す図である。図20に示すように、実施の形態3にかかる半導体装置は、実施の形態1の半導体装置において、pボディ領域4に第1n+エミッタ領域5aと第2n+エミッタ領域5bが互いに離れて設けられている。p++コンタクト領域6は、第1n+エミッタ領域5aおよび第2n+エミッタ領域5bの間に、第1n+エミッタ領域5aおよび第2n++エミッタ領域5bと接するように設けられている。p+低抵抗領域41は、第1n+エミッタ領域5a、p+コンタクト領域6および第2n+エミッタ領域5bと、pボディ領域4との界面の付近に設けられている。
図21は、実施の形態4にかかる半導体装置の構成を示す図である。図21に示すように、実施の形態4にかかる半導体装置は、中心軸C−C’によって中心対称の構造となっている。ここでは、中心軸C−C’の左側の構造のみを説明する。図21に示すように、実施の形態4にかかる半導体装置は、実施の形態3の半導体装置において、一つの基板にプレーナゲート構造のデバイスと、トレンチゲート構造のデバイスと、をともに有している。
2 BOX領域
3 n-ドリフト領域
4 pボディ領域
5 n+エミッタ領域(n+ソース領域)
6 p+コンタクト領域
7 nバッファ領域
8 p+コレクタ領域(n+ドレイン領域)
9 絶縁膜
10 ゲート絶縁膜
11 ゲート電極
12 ゲート側壁スペーサ
13 エミッタ電極(ソース電極)
14 コレクタ電極(ドレイン電極)
41 p+低抵抗領域
Claims (15)
- 第1導電型のドリフト領域の表面層に設けられた第2導電型のボディ領域と、
前記ボディ領域の表面層に設けられたエミッタ領域と、
前記ボディ領域の表面層に、前記エミッタ領域と接するように設けられた、前記ボディ領域よりも抵抗率の低いコンタクト領域と、
前記ドリフト領域の表面層に前記ボディ領域と離れて設けられた第2導電型のコレクタ領域と、
前記エミッタ領域と前記ドリフト領域の間の前記ボディ領域の表面上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
前記ボディ領域内の、前記ボディ領域と、前記エミッタ領域および前記コンタクト領域との界面に設けられた第2導電型の低抵抗領域と、
を備え、
前記低抵抗領域を含む前記ボディ領域は、前記ゲート絶縁膜との界面で不純物濃度が極大となる位置が2箇所あることを特徴とする半導体装置。 - 第1導電型のドリフト領域の表面層に設けられた第2導電型のボディ領域と、
前記ボディ領域の表面層に設けられたソース領域と、
前記ボディ領域の表面層に、前記ソース領域と接するように設けられた、前記ボディ領域よりも抵抗率の低いコンタクト領域と、
前記ドリフト領域の表面層に前記ボディ領域と離れて設けられた第1導電型のドレイン領域と、
前記ソース領域と前記ドリフト領域の間の前記ボディ領域の表面上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
前記ボディ領域内の、前記ボディ領域と、前記ソース領域および前記コンタクト領域との界面に設けられた第2導電型の低抵抗領域と、
を備え、
前記低抵抗領域を含む前記ボディ領域は、前記ゲート絶縁膜との界面で不純物濃度が極大となる位置が2箇所あることを特徴とする半導体装置。 - 前記低抵抗領域の、前記ゲート電極の下に設けられている部分の幅が、当該ゲート電極のエミッタ側もしくはソース側の端部から0.5μmより大きいことを特徴とする請求項1または2に記載の半導体装置。
- 前記低抵抗領域の、前記ゲート電極の下に設けられている領域の幅が、好ましくは、当該ゲート電極のエミッタ側もしくはソース側の端部から1.0μm以上であることを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。
- 前記低抵抗領域の不純物濃度がピークとなる位置は、前記ボディ領域と前記ゲート絶縁膜との界面には接していないことを特徴とする請求項1〜4のいずれか一つに記載の半導体装置。
- 前記ドリフト領域が、支持基板の上に埋め込み絶縁膜を介して設けらていることを特徴とする請求項1〜5のいずれか一つに記載の半導体装置。
- 前記ドリフト領域が、第2導電型の半導体基板の表面層に設けられていることを特徴とする請求項1〜5のいずれか一つに記載の半導体装置。
- 第1導電型のドリフト領域の表面層に第2導電型のボディ領域を形成するボディ領域形成工程と、
前記ボディ領域内に、当該ボディ領域よりも抵抗率の低い第2導電型の低抵抗領域を形成する低抵抗領域形成工程と、
前記ボディ領域の表面層に、第1導電型のエミッタ領域を前記低抵抗領域と接するように形成するエミッタ領域形成工程と、
前記ボディ領域の表面層に、前記エミッタ領域と接するように、前記ボディ領域よりも抵抗率の低いコンタクト領域を形成するコンタクト領域形成工程と、
前記ドリフト領域の表面層に、前記ボディ領域と離れるように、第2導電型のコレクタ領域を形成するコレクタ領域形成工程と、
前記ドリフト領域の上に絶縁膜を形成する絶縁膜形成工程と、
前記エミッタ領域と前記ドリフト領域の間の前記ボディ領域の表面上に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜の上にゲート電極を形成するゲート電極形成工程と、
前記エミッタ領域および前記コンタクト領域の表面に接するように、エミッタ電極を形成するエミッタ電極形成工程と、
前記コレクタ領域の表面に接するように、コレクタ電極を形成するコレクタ電極形成工程と、
を含み、
前記ボディ領域形成工程は、前記ボディ領域を拡散による横拡がりによって形成し、前記低抵抗領域形成工程は、前記ボディ領域形成工程の後で前記ゲート電極形成工程の前に行い、前記低抵抗領域をイオン注入によって形成し、前記エミッタ領域形成工程は、前記ゲート電極形成工程の後に行うことを特徴とする半導体装置の製造方法。 - 第1導電型のドリフト領域の表面層に第2導電型のボディ領域を形成するボディ領域形成工程と、
前記ボディ領域内に、当該ボディ領域よりも抵抗率の低い第2導電型の低抵抗領域を形成する低抵抗領域形成工程と、
前記ボディ領域の表面層に、第1導電型のソース領域を前記低抵抗領域と接するように形成するソース領域形成工程と、
前記ボディ領域の表面層に、前記ソース領域と接するように、前記ボディ領域よりも抵抗率の低いコンタクト領域を形成するコンタクト領域形成工程と、
前記ドリフト領域の表面層に、前記ボディ領域と離れるように、第1導電型のドレイン領域を形成するドレイン領域形成工程と、
前記ドリフト領域の上に絶縁膜を形成する絶縁膜形成工程と、
前記ソース領域と前記ドリフト領域の間の前記ボディ領域の表面上に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜の上にゲート電極を形成するゲート電極形成工程と、
前記ソース領域および前記コンタクト領域の表面に接するように、ソース電極を形成するソース電極形成工程と、
前記ドレイン領域の表面に接するように、ドレイン電極を形成するドレイン電極形成工程と、
を含み、
前記ボディ領域形成工程は、前記ボディ領域を拡散による横拡がりによって形成し、前記低抵抗領域形成工程は、前記ボディ領域形成工程の後で前記ゲート電極形成工程の前に行い、前記低抵抗領域をイオン注入によって形成し、前記ソース領域形成工程は、前記ゲート電極形成工程の後に行うことを特徴とする半導体装置の製造方法。 - 第2導電型のコレクタ領域の一方の主面側の表面層に、第1導電型のドリフト領域を形成するドリフト領域形成工程と、
前記ドリフト領域の表面層に第2導電型のボディ領域を形成するボディ領域形成工程と、
前記ボディ領域内に、当該ボディ領域よりも抵抗率の低い第2導電型の低抵抗領域を形成する低抵抗領域形成工程と、
前記ボディ領域の表面層に、第1導電型のエミッタ領域を前記低抵抗領域と接するように形成するエミッタ領域形成工程と、
前記ボディ領域の表面層に、前記エミッタ領域と接するように、前記ボディ領域よりも抵抗率の低いコンタクト領域を形成するコンタクト領域形成工程と、
前記ドリフト領域の上に絶縁膜を形成する絶縁膜形成工程と、
前記エミッタ領域と前記ドリフト領域の間の前記ボディ領域の表面上に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜の上にゲート電極を形成するゲート電極形成工程と、
前記エミッタ領域および前記コンタクト領域の表面に接するように、エミッタ電極を形成するエミッタ電極形成工程と、
前記コレクタ領域の他方の主面側の表面に接するように、コレクタ電極を形成するコレクタ電極形成工程と、
を含み、
前記ボディ領域形成工程は、前記ボディ領域を拡散による横拡がりによって形成し、前記低抵抗領域形成工程は、前記ボディ領域形成工程の後で前記ゲート電極形成工程の前に行い、前記低抵抗領域をイオン注入によって形成し、前記エミッタ領域形成工程は、前記ゲート電極形成工程の後に行うことを特徴とする半導体装置の製造方法。 - 第1導電型のドレイン領域の一方の主面側の表面層に、第1導電型のドリフト領域を形成するドリフト領域形成工程と、
前記ドリフト領域の表面層に第2導電型のボディ領域を形成するボディ領域形成工程と、
前記ボディ領域内に、当該ボディ領域よりも抵抗率の低い第2導電型の低抵抗領域を形成する低抵抗領域形成工程と、
前記ボディ領域の表面層に、第1導電型のソース領域を前記低抵抗領域と接するように形成するソース領域形成工程と、
前記ボディ領域の表面層に、前記ソース領域と接するように、前記ボディ領域よりも抵抗率の低いコンタクト領域を形成するコンタクト領域形成工程と、
前記ドリフト領域の上に絶縁膜を形成する絶縁膜形成工程と、
前記ソース領域と前記ドリフト領域の間の前記ボディ領域の表面上に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜の上にゲート電極を形成するゲート電極形成工程と、
前記ソース領域および前記コンタクト領域の表面に接するように、ソース電極を形成するソース電極形成工程と、
前記ドレイン領域の他方の主面側の表面に接するように、ドレイン電極を形成するドレイン電極形成工程と、
を含み、
前記ボディ領域形成工程は、前記ボディ領域を拡散による横拡がりによって形成し、前記低抵抗領域形成工程は、前記ボディ領域形成工程の後で前記ゲート電極形成工程の前に行い、前記低抵抗領域をイオン注入によって形成し、前記ソース領域形成工程は、前記ゲート電極形成工程の後に行うことを特徴とする半導体装置の製造方法。 - 前記低抵抗領域形成工程においては、硼素イオンを、100keV以上200keV以下の加速電圧でイオン注入をおこなうことで、前記低抵抗領域を形成することを特徴とする請求項8〜11のいずれか一つに記載の半導体装置の製造方法。
- 前記低抵抗領域形成工程においては、硼素イオンを、1×10 13 cm -2 以上5×10 13 cm -2 以下のドーズ量でイオン注入をおこなうことで、前記低抵抗領域を形成することを特徴とする請求項8〜12のいずれか一つに記載の半導体装置の製造方法。
- 前記低抵抗領域形成工程と前記ゲート絶縁膜形成工程との間に、
窒素雰囲気内で、900℃以上960℃以下の温度で、20分間以上40分間以下のアニール処理をおこない、前記低抵抗領域の拡散を抑制し、前記低抵抗領域形成工程における結晶格子の乱れを回復するアニール工程を含むことを特徴とする請求項8〜13のいずれか一つに記載の半導体装置の製造方法。 - 前記低抵抗領域形成工程は、レジストをマスクとして前記イオン注入を行うことを特徴とする請求項8〜14のいずれか一つに記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008005013A JP5272410B2 (ja) | 2008-01-11 | 2008-01-11 | 半導体装置およびその製造方法 |
US12/318,868 US7999317B2 (en) | 2008-01-11 | 2009-01-09 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008005013A JP5272410B2 (ja) | 2008-01-11 | 2008-01-11 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009170552A JP2009170552A (ja) | 2009-07-30 |
JP5272410B2 true JP5272410B2 (ja) | 2013-08-28 |
Family
ID=40930796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008005013A Expired - Fee Related JP5272410B2 (ja) | 2008-01-11 | 2008-01-11 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7999317B2 (ja) |
JP (1) | JP5272410B2 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8114750B2 (en) * | 2008-04-17 | 2012-02-14 | International Business Machines Corporation | Lateral diffusion field effect transistor with drain region self-aligned to gate electrode |
JP5124533B2 (ja) * | 2009-06-30 | 2013-01-23 | 株式会社日立製作所 | 半導体装置、それを用いたプラズマディスプレイ駆動用半導体集積回路装置、及びプラズマディスプレイ装置 |
JP5585481B2 (ja) * | 2011-02-10 | 2014-09-10 | 株式会社デンソー | 半導体装置 |
CN102487078A (zh) * | 2010-12-06 | 2012-06-06 | 无锡华润上华半导体有限公司 | 绝缘栅双极型功率管及其制造方法 |
JP5734725B2 (ja) * | 2011-04-27 | 2015-06-17 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US8704328B2 (en) * | 2011-06-24 | 2014-04-22 | Fuji Electric Co., Ltd. | High-voltage integrated circuit device |
WO2013005304A1 (ja) | 2011-07-05 | 2013-01-10 | 三菱電機株式会社 | 半導体装置 |
US8482066B2 (en) * | 2011-09-02 | 2013-07-09 | Macronix International Co., Ltd. | Semiconductor device |
DE112011103506T5 (de) * | 2011-11-17 | 2014-11-06 | Fuji Electric Co., Ltd | Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung |
US8835978B2 (en) * | 2012-05-14 | 2014-09-16 | Infineon Technologies Ag | Lateral transistor on polymer |
US8735937B2 (en) * | 2012-05-31 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fully isolated LIGBT and methods for forming the same |
CN102769038B (zh) * | 2012-06-30 | 2014-12-10 | 东南大学 | 一种抗闩锁n型绝缘体上硅横向双扩散场效应晶体管 |
US9076837B2 (en) * | 2012-07-06 | 2015-07-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lateral insulated gate bipolar transistor structure with low parasitic BJT gain and stable threshold voltage |
CN102832232B (zh) * | 2012-08-14 | 2014-12-10 | 东南大学 | 一种高维持电压的可控硅横向双扩散金属氧化物半导体管 |
US8896061B2 (en) * | 2012-09-14 | 2014-11-25 | Macronix International Co., Ltd. | Field device and method of operating high voltage semiconductor device applied with the same |
CN103413824B (zh) * | 2013-07-17 | 2015-12-23 | 电子科技大学 | 一种rc-ligbt器件及其制作方法 |
JP2015026751A (ja) * | 2013-07-29 | 2015-02-05 | 株式会社日立製作所 | 横型バイポーラトランジスタおよびその製造方法 |
KR101467703B1 (ko) * | 2013-10-10 | 2014-12-02 | 매그나칩 반도체 유한회사 | 반도체 소자 및 그 제조 방법 |
CN103779404B (zh) * | 2014-01-24 | 2016-03-30 | 东南大学 | P沟道注入效率增强型绝缘栅双极型晶体管 |
US9263436B2 (en) * | 2014-04-30 | 2016-02-16 | Vanguard International Semiconductor Corporation | Semiconductor device and method for fabricating the same |
KR102164721B1 (ko) * | 2014-11-19 | 2020-10-13 | 삼성전자 주식회사 | 반도체 장치 |
CN105990408A (zh) * | 2015-02-02 | 2016-10-05 | 无锡华润上华半导体有限公司 | 横向绝缘栅双极型晶体管 |
US10566200B2 (en) * | 2018-04-03 | 2020-02-18 | Texas Instruments Incorporated | Method of fabricating transistors, including ambient oxidizing after etchings into barrier layers and anti-reflecting coatings |
KR102109712B1 (ko) * | 2018-06-28 | 2020-05-12 | 경희대학교 산학협력단 | 그래핀 실리콘 접합 트랜지스터 |
CN112768521B (zh) * | 2019-10-21 | 2022-08-12 | 东南大学 | 横向双扩散金属氧化物半导体器件 |
US11482543B2 (en) * | 2020-05-29 | 2022-10-25 | metaMOS Solutions Inc. | Radio frequency (RF) amplifier device on silicon-on-insulator (SOI) and method for fabricating thereof |
TWI818371B (zh) * | 2021-01-12 | 2023-10-11 | 立錡科技股份有限公司 | 高壓元件及其製造方法 |
DE102022128549B3 (de) | 2022-10-27 | 2023-12-07 | Infineon Technologies Ag | Feldeffekttransistor mit drainerweiterungsgebiet |
Family Cites Families (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0817233B2 (ja) | 1987-11-11 | 1996-02-21 | 三菱電機株式会社 | 絶縁ゲート型バイポーラトランジスタ |
JPH04322470A (ja) * | 1991-04-23 | 1992-11-12 | Fuji Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
US5386136A (en) * | 1991-05-06 | 1995-01-31 | Siliconix Incorporated | Lightly-doped drain MOSFET with improved breakdown characteristics |
EP0537684B1 (en) * | 1991-10-15 | 1998-05-20 | Texas Instruments Incorporated | Improved performance lateral double-diffused MOS transistor and method of fabrication thereof |
JPH06244430A (ja) | 1993-02-16 | 1994-09-02 | Fuji Electric Co Ltd | 半導体装置 |
US5349225A (en) * | 1993-04-12 | 1994-09-20 | Texas Instruments Incorporated | Field effect transistor with a lightly doped drain |
JP3125567B2 (ja) * | 1994-03-28 | 2001-01-22 | 富士電機株式会社 | 絶縁ゲート型サイリスタ |
US5665988A (en) * | 1995-02-09 | 1997-09-09 | Fuji Electric Co., Ltd. | Conductivity-modulation semiconductor |
US6064086A (en) * | 1995-08-24 | 2000-05-16 | Kabushiki Kaisha Toshiba | Semiconductor device having lateral IGBT |
US6831331B2 (en) * | 1995-11-15 | 2004-12-14 | Denso Corporation | Power MOS transistor for absorbing surge current |
US6242787B1 (en) * | 1995-11-15 | 2001-06-05 | Denso Corporation | Semiconductor device and manufacturing method thereof |
JP3575908B2 (ja) * | 1996-03-28 | 2004-10-13 | 株式会社東芝 | 半導体装置 |
US6404025B1 (en) * | 1997-10-02 | 2002-06-11 | Magepower Semiconductor Corp. | MOSFET power device manufactured with reduced number of masks by fabrication simplified processes |
US5970343A (en) * | 1998-08-12 | 1999-10-19 | Harris Corp. | Fabrication of conductivity enhanced MOS-gated semiconductor devices |
US6117738A (en) * | 1998-11-20 | 2000-09-12 | United Microelectronics Corp. | Method for fabricating a high-bias semiconductor device |
US6424005B1 (en) * | 1998-12-03 | 2002-07-23 | Texas Instruments Incorporated | LDMOS power device with oversized dwell |
JP3485491B2 (ja) * | 1999-03-29 | 2004-01-13 | シャープ株式会社 | 絶縁ゲート型半導体装置及びその製造方法 |
JP2001094094A (ja) * | 1999-09-21 | 2001-04-06 | Hitachi Ltd | 半導体装置およびその製造方法 |
US6222233B1 (en) * | 1999-10-04 | 2001-04-24 | Xemod, Inc. | Lateral RF MOS device with improved drain structure |
JP2002026328A (ja) * | 2000-07-04 | 2002-01-25 | Toshiba Corp | 横型半導体装置 |
JP4750933B2 (ja) * | 2000-09-28 | 2011-08-17 | 株式会社東芝 | 薄型パンチスルー型パワーデバイス |
JP5183835B2 (ja) * | 2000-11-02 | 2013-04-17 | ローム株式会社 | 半導体装置およびその製造方法 |
EP1220323A3 (en) * | 2000-12-31 | 2007-08-15 | Texas Instruments Incorporated | LDMOS with improved safe operating area |
JP2002270844A (ja) * | 2001-03-07 | 2002-09-20 | Toshiba Corp | 半導体装置及びその製造方法 |
US6822292B2 (en) * | 2001-11-21 | 2004-11-23 | Intersil Americas Inc. | Lateral MOSFET structure of an integrated circuit having separated device regions |
US6847081B2 (en) * | 2001-12-10 | 2005-01-25 | Koninklijke Philips Electronics N.V. | Dual gate oxide high-voltage semiconductor device |
US20030107050A1 (en) * | 2001-12-10 | 2003-06-12 | Koninklijke Philips Electronics N.V. | High frequency high voltage silicon-on-insulator device with mask variable inversion channel and method for forming the same |
DE60131094D1 (de) * | 2001-12-20 | 2007-12-06 | St Microelectronics Srl | Verfahren zur Integration von Metalloxid-Halbleiter Feldeffekttransistoren |
KR100859701B1 (ko) * | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
JP2005064472A (ja) * | 2003-07-25 | 2005-03-10 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
SE0302594D0 (sv) * | 2003-09-30 | 2003-09-30 | Infineon Technologies Ag | Vertical DMOS transistor device, integrated circuit, and fabrication method thereof |
JP4193662B2 (ja) | 2003-09-30 | 2008-12-10 | 富士電機デバイステクノロジー株式会社 | トレンチ横型伝導度変調半導体装置および半導体装置の製造方法 |
EP1577952B1 (en) * | 2004-03-09 | 2018-07-04 | STMicroelectronics Srl | Method of making a high voltage insulated gate field-effect transistor |
US7238986B2 (en) * | 2004-05-03 | 2007-07-03 | Texas Instruments Incorporated | Robust DEMOS transistors and method for making the same |
JP4387291B2 (ja) | 2004-12-06 | 2009-12-16 | パナソニック株式会社 | 横型半導体デバイスおよびその製造方法 |
US7928470B2 (en) * | 2005-11-25 | 2011-04-19 | Denso Corporation | Semiconductor device having super junction MOS transistor and method for manufacturing the same |
TW200741892A (en) * | 2006-03-02 | 2007-11-01 | Volterra Semiconductor Corp | A lateral double-diffused MOSFET (LDMOS) transistor and a method of fabricating |
US7605446B2 (en) * | 2006-07-14 | 2009-10-20 | Cambridge Semiconductor Limited | Bipolar high voltage/power semiconductor device having first and second insulated gated and method of operation |
US7531888B2 (en) * | 2006-11-30 | 2009-05-12 | Fairchild Semiconductor Corporation | Integrated latch-up free insulated gate bipolar transistor |
JP2008147318A (ja) * | 2006-12-08 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 高耐圧半導体装置及びその製造方法 |
JP5261927B2 (ja) * | 2006-12-11 | 2013-08-14 | パナソニック株式会社 | 半導体装置 |
JP5191132B2 (ja) * | 2007-01-29 | 2013-04-24 | 三菱電機株式会社 | 半導体装置 |
-
2008
- 2008-01-11 JP JP2008005013A patent/JP5272410B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-09 US US12/318,868 patent/US7999317B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7999317B2 (en) | 2011-08-16 |
JP2009170552A (ja) | 2009-07-30 |
US20090194785A1 (en) | 2009-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5272410B2 (ja) | 半導体装置およびその製造方法 | |
JP6400778B2 (ja) | 絶縁ゲート型炭化珪素半導体装置及びその製造方法 | |
US7737490B2 (en) | Vertical and trench type insulated gate MOS semiconductor device | |
JP5596278B2 (ja) | トレンチ型絶縁ゲートmos半導体装置 | |
US8492771B2 (en) | Heterojunction semiconductor device and method | |
JP5543364B2 (ja) | 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法 | |
JP2019537274A (ja) | ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法 | |
JPWO2012032735A1 (ja) | 半導体装置およびその製造方法 | |
US10916628B2 (en) | Semiconductor device | |
US20150123165A1 (en) | High-voltage insulated gate type power semiconductor device and method of manufacturing the same | |
JP4840551B2 (ja) | Mosトランジスタ | |
KR20080111943A (ko) | 반도체 소자 및 그의 제조 방법 | |
JP7127389B2 (ja) | 炭化珪素半導体装置 | |
JP2002164542A (ja) | 集積回路装置及びその製造方法 | |
JP7327672B2 (ja) | 半導体装置 | |
US11482615B2 (en) | Super-junction power MOSFET device with improved ruggedness, and method of manufacturing | |
US9698024B2 (en) | Partial SOI on power device for breakdown voltage improvement | |
US20230369475A1 (en) | Insulated-gate bipolar transistor (igbt) device with 3d isolation | |
KR101870824B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
KR100277680B1 (ko) | 개선된 엘아이지비티 전력소자 | |
JP2006086423A (ja) | 絶縁ゲート型バイポーラトランジスタの製造方法 | |
KR20180057404A (ko) | 전력 반도체 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20101215 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130429 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5272410 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |